KR20120056015A - 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법 - Google Patents

반도체 패키지용 리이드 프레임과, 이를 제조하는 방법 Download PDF

Info

Publication number
KR20120056015A
KR20120056015A KR1020100117517A KR20100117517A KR20120056015A KR 20120056015 A KR20120056015 A KR 20120056015A KR 1020100117517 A KR1020100117517 A KR 1020100117517A KR 20100117517 A KR20100117517 A KR 20100117517A KR 20120056015 A KR20120056015 A KR 20120056015A
Authority
KR
South Korea
Prior art keywords
substrate
plating layer
top surface
resin
surface plating
Prior art date
Application number
KR1020100117517A
Other languages
English (en)
Other versions
KR101187913B1 (ko
Inventor
유상수
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR20100117517A priority Critical patent/KR101187913B1/ko
Publication of KR20120056015A publication Critical patent/KR20120056015A/ko
Application granted granted Critical
Publication of KR101187913B1 publication Critical patent/KR101187913B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 패키지용 리이드 프레임과, 이를 제조하는 방법을 개시한다. 본 발명은 기판의 바텀면에 제 1 바텀면 도금층을 패턴화시키는 단계;와, 제 1 바텀면 도금층이 형성된 기판 상에 레진을 충진하는 단계;와, 기판의 탑면에 제 1 탑면 도금층을 패턴화시키는 단계;와, 기판을 에칭하여 기판의 탑면 및 바텀면에 제 1 바텀면 도금층 및 제 1 탑면 도금층을 가지는 2층의 재배선을 완성하는 단계;를 포함하는 것으로서, 기판 원소재의 두께가 2차 상부 에칭시 에칭되어야 할 두께가 되므로, 2차 에칭시 에칭 깊이의 차이가 없게 된다. 따라서, 미세한 회로 패턴층의 구현이 가능하다.

Description

반도체 패키지용 리이드 프레임과, 이를 제조하는 방법{Leadframe for semiconductor package and the fabrication method thereof}
본 발명은 미세한 회로 패턴층을 구현할 수 있는 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법에 관한 것이다.
통상적으로, 반도체 패키지는 그 구조나 기능에 따라, 칩 온 필름(Chip on film, COF)형 반도체 패키지나, 보드 온 칩(Board on chip, BOC)형 반도체 패키지나, 리드 온 칩(Lead on chip, LOC)형 반도체 패키지나, 비지에이(Ball grid array, BGA)형 반도체 패키지등 다양하게 분류할 수 있다.
이러한 반도체 패키지는 기판 상에 회로 패턴층이 형성되고, 반도체 칩을 실장하고, 회로 패턴층과 반도체 칩을 전기적으로 연결하고, 몰딩재로 몰딩하는 것에 의하여 완성된다.
최근 들어서는, 모바일 폰, 노트북과 같은 휴대 가능한 전자 기기의 수요가 급격히 늘어나면서, 반도체 패키지는 파인 피치(Fine pitch), 하이 I/O(High Input/Output), 경박 단소, 및 열적, 전기적 특성이 우수한 요구된다. 특히, BGA 영역에서 저 비용(Low cost), 높은 밀도(High density) 특성을 충족시키기 위하여 금속 리이드 프레임(Metal lead frame)을 기반으로 하는 차세대 QFN(Quad flat non-leads)형 반도체 패키지의 수요 증가가 예상된다.
본 발명은 에칭 방식과, 도금 방식이 혼용되어서 파인 피치의 회로 패턴층의 구현이 가능한 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법을 제공하는 것을 주된 과제로 한다.
본 발명의 일 측면에 따른 반도체 패키지용 리이드 프레임을 제조하는 방법은,
기판의 바텀면에 제 1 바텀면 도금층을 패턴화시키는 단계;
상기 제 1 바텀면 도금층이 형성된 기판 상에 레진을 충진하는 단계;
상기 기판의 탑면에 제 1 탑면 도금층을 패턴화시키는 단계; 및
상기 기판을 에칭하여 기판의 탑면 및 바텀면에 상기 제 1 바텀면 도금층 및 제 1 탑면 도금층을 가지는 2층의 재배선을 완성하는 단계;를 포함한다.
또한, 상기 레진은 상기 제 1 바텀면 도금층 사이의 공간에 충진되고,
상기 기판은 상기 제 1 탑면 도금층이 형성된 부분으로부터 반대 방향으로 상기 레진이 충진된 면까지 에칭에 의하여 에칭 홀이 형성되어서,
상기 기판의 탑면 및 바텀면에 2층의 재배선을 형성한다.
나아가, 상기 제 1 바텀면 도금층을 패턴화시키는 단계에서는,
상기 기판의 탑면과, 바텀면에 제 1 도금용 레지스트를 각각 코팅하고,
상기 제 1 도금용 레지스트를 노광 및 현상하여 기판의 바텀면 일부 영역을 노출하고,
상기 바텀면 일부 영역에 제 1 바텀면 도금층를 도금하여서,
상기 제 1 바텀면 도금층을 패턴화시킨다.
아울러, 상기 기판 상에 레진을 충진하는 단계에서는,
상기 제 1 도금용 레지스트를 박리하여서 기판의 바텀면에는 제 1 바텀면 도금층이 형성된 이외의 영역을 공간으로 형성하고,
상기 공간에 상기 레진을 충진한다.
게다가, 상기 기판의 탑면에 제 1 탑면 도금층을 패턴화시키는 단계에서는,
상기 기판의 탑면 및 바텀면에 제 2 도금용 레지스트를 코팅하고,
상기 제 2 도금용 레지스트를 선택적으로 제거하는 것에 의하여 기판의 탑면 일부와, 기판의 바텀면 일부를 노출하고,
상기 기판의 탑면의 일부 노출된 부분에 제 1 탑면 도금층을 패턴화하고,
상기 기판의 바텀면의 제 1 바텀면 도금층 상에 제 2 바텀면 도금층을 더 형성한다.
아울러, 상기 2층의 재배선을 완성하는 단계에서는,
상기 제 2 도금용 레지스트를 박리하는 것에 의하여 상기 기판의 탑면에서 제 1 탑면 도금층이 형성된 이외의 영역이 공간으로 형성되고,
상기 기판의 바텀면에서 제 2 바텀면 도금층이 형성된 이외의 영역이 공간으로 형성되고,
상기 기판의 탑면으로부터 상기 레진의 탑면이 노출되는 부분까지 에칭하여서,
상기 기판의 탑면 및 바텀면에 패턴화된 재배선을 형성한다.
또한, 상기 제 1 탑면 도금층 상에 반도체 칩이 더 실장되고,
상기 반도체 칩에 대하여 상기 제 1 탑면 도금층을 와이어본딩하고,
상기 제 1 탑면 도금층이 형성되는 부분을 몰딩한다.
본 발명의 다른 측면에 따른 반도체 패키지용 리이드 프레임은,
기판;과,
상기 기판의 탑면에 패턴화된 제 1 탑면 도금층;과,
상기 기판의 탑면에 대하여 반대되는 바텀면에 패턴화된 제 1 바텀면 도금층;과,
상기 기판의 제 1 바텀면 도금층 이외의 바텀면 영역에 충진된 레진;을 포함하되,
상기 제 1 탑면 도금층이 형성된 기판의 탑면으로부터 상기 레진의 탑면까지 에칭 홀이 형성되어서 기판의 탑면 및 바텀면에 2층의 재배선 회로 패턴층이 형성된 것을 특징으로 한다.
또한, 상기 기판은 금속재로 이루어진다.
나아가, 상기 레진이 충진되는 공간에 대하여 접하는 기판의 내면은 직각 형상으로 형성된다.
게다가, 상기 제 1 탑면 도금층은 상기 기판의 탑면에 1 층 구조로 형성된다.
더욱이, 상기 제 1 바텀면 도금층과, 상기 레진은 동일한 평면을 이루고,
상기 제 1 바텀면 도금층 상에는 제 2 바텀면 도금층이 더 형성되어서, 2 층 구조로 형성된 것을 특징으로 하는 반도체 패키지용 리이드 프레임.
상기한 바와 같이 본 발명의 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법은 기판 원소재의 두께가 2차 상부 에칭시 에칭되어야 할 두께가 되므로, 2차 에칭시 에칭 깊이의 차이가 없게 된다. 따라서, 미세한 회로 패턴층의 구현이 가능하다.
또한, 박형화된 기판을 제조할 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1a 내지 도 1m은 본 발명의 일 실시예에 따른 반도체 패키지용 리이드 프레임의 제조 방법을 단계별로 도시한 단면도로서,
도 1a는 본 발명의 일 실시예에 따른 기판이 준비된 이후의 상태를 도시한 단면도,
도 1b는 도 1a의 기판 상에 제 1 탑면 도금용 및 제 2 탑면 도금용 레지스트를 코팅한 이후의 상태를 도시한 단면도,
도 1c는 도 1b의 기판 상에 랜드부를 패터닝한 이후의 상태를 도시한 단면도,
도 1d는 도 1c의 기판 상에 제 1 바텀면 도금층을 형성한 이후의 상태를 도시한 단면도,
도 1e는 도 1d의 기판 상에 랜드부를 완성한 이후의 상태를 도시한 단면도,
도 1f는 도 1e의 기판 상에 레진을 충진한 이후의 상태를 도시한 단면도,
도 1g는 도 1f의 기판 상에 레진 일부를 제거한 이후의 상태를 도시한 단면도,
도 1h는 도 1g의 기판 상에 제 2 탑면 도금용 및 제 2 바텀면 도금용 레지스트를 코팅한 이후의 상태를 도시한 단면도,
도 1i는 도 1h의 기판 상에 제 2 탑면 도금용 및 제 2 바텀면 도금용 레지스트를 선택적으로 제거한 이후의 상태를 도시한 단면도,
도 1j는 도 1i의 기판 상에 제 1 탑면 도금층 및 제 2 바텀면 도금층을 형성한 이후의 상태를 도시한 단면도,
도 1k는 도 1j의 기판 상에 제 2 탑면 도금용 및 제 2 바텀면 도금용 레지스트를 박리한 이후의 상태를 도시한 단면도,
도 1l는 도 1k의 기판 상에 에칭한 이후의 상태를 도시한 단면도,
도 1m는 도 1l의 기판 상에 다이 어태치, 와이어 본딩, 몰딩을 한 이후의 상태를 도시한 단면도,
도 2는 도 1e의 기판 상에 랜드부를 형성한 상태를 도시한 사진,
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, “포함한다” 또는 “가지다” 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법의 실시예를 첨부 도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
통상적인 빌드 업(Build up) 방식의 반도체 리이드 프레임의 제조 방법을 살펴보면 다음과 같다.
금속재로 된 기판을 표면 처리하고, 기판 상에 제 1 드라이 필름을 마스킹하고, 바텀 피니시 도금(Bottom finish plating) 및 금속 도금층을 형성하고, 금속 도금층 상에 제 2 드라이 필름을 마스킹하고, 와이어 본딩을 위한 탑 피니시 도금(Top finish plating) 공정을 수행하고, 제 1 드라이 필름 및 제 2 드라이 필름을 제거하고, 금속 도금층의 표면을 처리하게 된다.
그러나, 상기와 같은 빌드 업 방식의 반도체 리이드 프레임의 제조 방법은 두꺼운 도금층의 두께로 인하여 제조 비용이 상승하고, 반도체 패키지의 조립 단계에서 금 와이어의 소모량이 크다.
이러한 점을 개선하기 위하여, 고밀도 I/O는 유지하고, 반도체 패키지의 조립시의 금 와이어의 소모량을 줄이는 방식인 재배선 반도체 리이드 프레임 방식이 있다.
금속재로 된 기판이 마련되면, 기판의 양면에 포토 솔더 레지스트(Photo solder resist, PSR)층을 코팅하고, 바텀면에 마스킹을 하고, 노광 및 현상하는 것에 의하여 기판의 탑면 일부를 노출시키고, 노출된 일면에 도금층을 형성하고, 기판의 탑면 랜드부, 패드부, 및 포토 솔더 레지스트층 전체에 금속 시드층(Metal seeding layer)를 형성하기 위한 스퍼터링(Sputtering) 공정을 실시하고, 금속 시드층의 일부 영역을 제거하기 위하여 패터닝 작업 이후에 부분 에칭을 실시하고, 금속 시드층의 윗면에 와이어 본딩을 위한 도금층을 형성하고, 다이 어태치(Die attach), 와이어 본딩, 몰딩 등의 공정을 수행하여 반도체 패키지를 조립하고, 기판의 바텀면에 대한 기판의 백 에칭(Back etching)을 수행하게 된다.
그러나, 상기와 같은 빌드 업 방식의 재배선 반도체 리이드 프레임의 제조 공정은 도금 영역을 형성하기 위한 패터닝 공정과, 와이어 본딩 영역을 형성하기 위한 패터닝 공정등 2번의 패터닝을 수행해야 하므로 제조 비용이 상승된다.
또한, 포토 솔더 레지스트층과 같은 고분자 소재 윗면에 금속층을 형성시켜야 하므로, 제조 비용이 높은 스퍼터링 공정이 추가되는 반면에 높은 신뢰성을 주지 못한다.
게다가, 포토 솔더 레지스트층를 기판 상에 코팅할 경우, 포토 솔더 레지스트층의 코팅 두께가 최소한 10 마이크로미터 이상의 두께를 형성하게 되는데, 상기한 두께를 도금법에 의하여 형성시키기 위해서는 도금 시간이 장시간 요구되며, 제조 비용의 상승을 가져온다.
이에 반하여, 에칭 방식의 재배선 반도체 리이드 프레임 제조 방식은 제조 비용이 저렴하고, 통상적인 반도체 리이드 프레임 공정을 활용할 수 있는 장점이 있는 과정이다.
상기와 같은 에칭 방식의 재배선 반도체 리이드 프레임의 제조 공정은 금속재로 된 기판이 마련되면, 기판의 바텀면의 랜드부, 패드부, 및 도금층이 형성될 영역을 제외한 나머지 영역을 하프 에칭하고, 바텀면의 하프 에칭된 영역에 포토 솔더 레지스트를 충진하고, 바텀면의 랜드부와 패드부의 표면에 코팅된 포토 솔더 레지스트를 브러시(Brush) 공정 또는 노광, 현상을 통하여 제거하고, 포토 레지스트층이 충진된 소재의 양면에 도금용 레지스트를 코팅하고, 도금 영역, 즉, 랜드부 및 패드부에 대한 노광 현상을 통하여 노출시키고, 도금하고, 도금용 레지스트를 박리하여 도금 영역을 제외한 나머지 영역의 기판을 노출시키고, 노출된 기판의 표면에 에칭을 실시하고, 다이 어태치, 와이어 본딩, 몰딩 등의 공정을 수행하여 반도체 패키지를 조립하게 된다.
상기와 같은 에칭 방식의 반도체 리이드 프레임의 제조 공정은 포토 솔더 레지스트가 충진되는 기판의 반대면에 반도체 패키지의 조립시 와이어 본딩이 수행될 수 있는 미세한 회로 구현이 가능하다.
상기와 같은 에칭 방식의 재배선 반도체 리이드 프레임은 고밀도 Input/Output 및 금 와이어의 소모량 감소를 통하여 반도체 패키지 조립시 제조 비용이 절감될 수 있다. 그러나, 최초의 하프 에칭시에 발생하는 기판의 단면 형상이 곡률지게 되는데, 상기한 현상에 의하여 잔량으로 남아 있는 금속재의 두께가 불균일하게 되어서 상부의 미세 회로를 구현하는데 어려움이 있다.
1차 에칭후 남게 되는 상부의 금속재 잔량은 이후 2차 에칭시에 미세 회로가 구현되어야 할 영역이 된다. 그러나, 상부 금속재 두께가 일정하지 않게 되면, 상부 에칭시 에칭 깊이의 차이에 의하여 회로 패턴층의 선폭을 구현하는데 어려움이 있다.
도 1a 내지 도 1m은 본 발명의 일 실시예에 따른 반도체 리이드 프레임의 제조 방법을 단계별로 도시한 것이다.
도 1a를 참조하면, 기판(101)이 준비된다. 상기 기판(101)은 금속재와 같은 도전성을 가진 소재이다. 상기 기판(101)의 원소재로는 반도체 리이드 프레임용 구리 소재를 이용할 수 있다. 종래의 경우, 상기 기판(101)는 0.1 밀리미터가 두께의 한계였으나, 본 실시예의 경우, 상기 기판(101)을 더 얇게, 예컨대, 20 내지 30 마이크로미터의 두께로 이용할 수 있다. 이에 따라, 반도체 패키지의 박형화에 보다 유리하다.
상기 기판(101)이 준비된 다음에는 도 1b에 도시된 바와 같이 상기 기판(101)의 탑면(102)에 제 1 탑면 도금용 레지스트(104)를 코팅하고, 이와 동시에, 상기 탑면(102)에 대하여 반대되는 바텀면(103)에 제 1 바텀면 도금용 레지스트(105)를 코팅하게 된다. 상기 제 1 탑면 도금용 레지스트(104)와, 제 1 바텀면 도금용 레지스트(105)는 실질적으로 서로 동일한 소재이다. 상기 제 1 탑면 도금용 레지스트(104)와, 제 1 바텀면 도금용 레지스트(105)로는 드라이 필름 레지스트(Dry film resist, DFR)나, 액상 레지스트를 사용할 수 있으며, 이 외에 통상적인 반도체 패키지 조립시에 사용되는 도금용 레지스트 소재라면 어느 하나에 한정되는 것은 아니다.
다음으로, 도 1c에 도시된 바와 같이, 상기 제 1 바텀면 도금용 레지스트(105)를 선택적으로 노광 및 현상하는 것에 의하여 기판(101)의 바텀면(103)에는 소망하는 패턴의 랜드부(106)을 패터닝하게 된다. 이에 따라, 상기 기판(101)의 바텀면(103) 일부가 노출된다.
이어서, 도 1d에 도시된 바와 같이, 상기 기판(101)의 바텀면(103) 일부가 노출된 영역에 제 1 바텀면 도금층(107)을 형성하게 된다. 상기 제 1 바텀면 도금층(107)은 상기 기판(101)에 대하여 동일한 소재로 이루어지는 것이 바람직하다. 본 실시예에서는 상기 기판(101)이 구리 소재로 이루어지므로, 상기 제 1 바텀면 도금층(107)도 구리 도금층이다.
상기 제 1 바텀면 도금층(107)의 표면은 상기 바텀면 도금용 레지스트(105)의 표면에 대하여 실질적으로 동일한 평면을 이루는 것이 바람직하다. 이때, 상기 제 1 바텀면 도금층(107)의 두께는 1 마이크로미터 이상이 바람직하다. 상기 제 1 바텀면 도금층(107)의 두께는 추후 레진 충진시 레진의 종류에 따라 그 두께가 정해질 수 있다.
다음으로, 상기 기판(101)의 탑면(102)에 코팅된 탑면 도금용 레지스트(104)와, 상기 기판(101)의 바텀면(103)에 코팅된 바텀면 도금용 레지스트(105)를 박리하게 된다. 이에 따라, 도 1e에 도시된 바와 같이, 상기 기판(101)의 바텀면(103) 쪽으로 제 1 바텀면 도금층(107)이 형성된 랜드부(106)가 완성되고, 상기 제 1 바텀면 도금층(107)이 형성된 영역 이외의 영역은 공간(108)으로 존재하게 된다.
상기한 방식으로 랜드부(106)를 구현하게 되면, 도 2에 도시된 바와 같이, 상기 공간(108)에 대하여 접하는 상기 기판(101)의 내면(120)은 실질적인 직각 형상을 이루게 되어서, 상기 기판(101)의 두께가 균일하다.
이어서, 도 1f에 도시된 바와 같이, 상기 기판(101)의 바텀면(103)에는 레진(109)을 충진하게 된다. 상기 레진(109)은 상기 공간(도 1e의 108)이 형성된 부분과, 상기 제 1 바텀면 도금층(107)이 형성된 부분을 다같이 커버하도록 형성된다. 상기 레진(109)은 포토 솔더 레지스트나, 액상 EMC나, 폴리이미드와 같은 절연성 폴리머 소재라면, 어느 하나의 소재에 한정되는 것은 아니다.
다음으로, 도 1g에 도시된 바와 같이, 상기 기판(101)의 공간(108)에 충진된 레진(109)을 제외하고, 상기 제 1 바텀면 도금층(107)을 커버하는 레진(109)을 브러쉬 공정과 같은 방식으로 제거하게 된다. 이에 따라, 상기 기판(101)의 바텀면(103)은 제 1 바텀면 도금층(107)이 형성되는 부분의 표면과, 상기 공간(108)에 충진된 레진(109)이 형성되는 부분의 표면이 실질적으로 수평면을 이루고 있다.
이어서, 도 1h에 도시된 바와 같이, 상기 기판(101)의 탑면(102)에는 제 2 탑면 도금용 레지스트(110)를 코팅하고, 이와 동시에, 상기 탑면(102)에 대하여 반대되는 바텀면(103)에 제 2 바텀면 도금용 레지스트(111)를 코팅하게 된다. 상기 제 2 바텀면 도금용 레지스트(111)는 상기 기판(101)의 바텀면(102)의 제 1 바텀면 도금층(106)이 형성되는 부분과, 레진층(109)이 형성되는 부분을 다같이 커버한다.
다음으로, 도 1i에 도시된 바와 같이, 상기 기판(101)의 탑면(102) 상에 형성된 제 2 탑면 도금용 레지스트(110)와, 상기 기판(101)의 바텀면(103) 상에 형성된 제 2 바텀면 도금용 레지스트(111)를 선택적으로 제거하는 것에 의하여 패턴화시킨다. 이에 따라, 상기 기판(101)의 탑면(102)의 일부가 노출되고, 상기 기판(101)의 바텀면(103)에 있어서, 상기 제 1 바텀면 도금층(107)이 형성된 부분이 노출된다.
이어서, 도 1j에 도시된 바와 같이, 상기 기판(101)의 탑면(102)의 일부가 노출된 부분에 제 1 탑면 도금층(112)이 도금되고, 이와 동시에, 상기 기판(101)의 바텀면(103)의 제 1 바텀면 도금층(107)이 형성된 부분에 제 2 바텀면 도금층(113)이 도금된다. 이때, 상기 제 1 탑면 도금층(112)과 제 2 바텀면 도금층(113)은 동일한 도금 공정에서 형성되는 것이 바람직하며, 상기 기판(101)에 대하여 동일한 소재로 이루어지는 것이 바람직하다.
또한, 상기 제 1 탑면 도금층(112)의 표면은 상기 제 2 탑면 도금용 레지스트(110)의 표면에 대하여 동일한 평면을 이루고, 상기 제 2 바텀면 도금층(113)의 표면은 상기 제 2 바텀면 도금용 레지스트(111)의 표면에 대하여 동일한 평면을 이루고 있다.
다음으로, 도 1k에 도시된 바와 같이, 상기 기판(101)의 탑면(102)에 코팅된 제 2 탑면 도금용 레지스트(도 1j의 110)와, 상기 기판(101)의 바텀면(103)에 코팅된 제 2 바텀면 도금용 레지스트(111)를 박리하게 된다.
이에 따라, 상기 기판(101)의 탑면(102) 상에는 1층 구조로 된 제 1 탑면 도금층(112)이 형성되고, 상기 기판(101)의 바텀면(103) 상에는 2층 구조로 적층된 제 1 바텀면 도금층(107) 및 제 2 바텀면 도금층(113)이 형성된다.
또한, 상기 기판(101)의 탑면(102)에는 제 1 탑면 도금층(112)이 패턴화된 이외의 영역이 공간(114)으로 존재하고, 상기 기판(101)의 바텀면(103)에는 적층된 제 1 바텀면 도금층(107) 및 제 2 바텀면 도금층(113)이 패턴화된 이외의 영역이 상기 레진층(109) 상에 공간(115)으로 존재하게 된다.
이어서, 도 1l에 도시된 바와 같이, 상기 기판(101)의 탑면(102)으로부터 에칭 공정을 수행하는 것에 의하여 노출된 상기 기판(101)을 두께 방향으로 관통하게 된다. 상기와 같은 에칭 공정을 통하여 형성된 에칭 홀(116)이 형성된 부분은 상기 레진층(109)의 탑면(121)이 노출되는 영역과 대응된다.
다음으로, 도 1m에 도시된 바와 같이, 상기 제 1 탑면 도금층(112) 상에 반도체 칩(117)을 실장하고, 상기 반도체 칩(117)에 대하여 패턴화된 제 1 탑면 도금층(112)을 금 와이어(112) 등과 같은 소재를 이용하여 와이어 본딩하게 된다. 와이어 본딩이 완료되면, 상기 기판(101)의 탑면(102) 쪽에는 몰딩재(119)로 몰딩하게 된다. 이에 따라, 와이어 본딩되는 부분을 포함하여 기판(101)의 탑면 측이 몰딩재(119)에 의하여 보호된다.
이처럼, 상기와 같은 에칭 방식과, 도금 방식을 혼용하여 적용하는 것에 의하여 기판(101)의 탑면(102)에 패턴화된 1층 구조의 제 1 탑면 도금층(112)과, 기판(101)의 바텀면(103)에 패턴화된 2층 구조의 제 1 바텀면 도금층(107) 및 제 2 바텀면 도금층(113)을 구비한 2층의 재배선을 포함하는 반도체 패키지(100)가 완성된다.
100...반도체 패키지 101...기판
102...탑면 103...바텀면
104...제 1 탑면 도금용 레지스트 105...제 1 바텀면 도금용 레지스트
106...랜드부 107...제 1 바텀면 도금층
109...레진 110...제 2 탑면 도금용 레지스트
111...제 2 바텀면 도금용 레지스트
112...제 1 탑면 도금층 113...제 2 바텀면 도금층
116..에칭 홀 117...반도체 칩
119...몰딩재

Claims (15)

  1. 기판의 바텀면에 제 1 바텀면 도금층을 패턴화시키는 단계;
    상기 제 1 바텀면 도금층이 형성된 기판 상에 레진을 충진하는 단계;
    상기 기판의 탑면에 제 1 탑면 도금층을 패턴화시키는 단계; 및
    상기 기판을 에칭하여 기판의 탑면 및 바텀면에 상기 제 1 바텀면 도금층 및 제 1 탑면 도금층을 가지는 2층의 재배선을 완성하는 단계;를 포함하는 반도체 패키지용 리이드 프레임의 제조 방법.
  2. 제 1 항에 있어서,
    상기 레진은 상기 제 1 바텀면 도금층 사이의 공간에 충진되고,
    상기 기판은 상기 제 1 탑면 도금층이 형성된 부분으로부터 반대 방향으로 상기 레진이 충진된 면까지 에칭에 의하여 에칭 홀이 형성되어서,
    상기 기판의 탑면 및 바텀면에 2층의 재배선을 형성하는 것을 특징으로 하는 반도체 패키지용 리이드 프레임의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 1 바텀면 도금층을 패턴화시키는 단계에서는,
    상기 기판의 탑면과, 바텀면에 제 1 도금용 레지스트를 각각 코팅하고,
    상기 제 1 도금용 레지스트를 노광 및 현상하여 기판의 바텀면 일부 영역을 노출하고,
    상기 바텀면 일부 영역에 제 1 바텀면 도금층를 도금하여서,
    상기 제 1 바텀면 도금층을 패턴화시키는 것을 특징으로 하는 반도체 패키지용 리이드 프레임의 제조 방법.
  4. 제 3 항에 있어서,
    상기 기판 상에 레진을 충진하는 단계에서는,
    상기 제 1 도금용 레지스트를 박리하여서 기판의 바텀면에는 제 1 바텀면 도금층이 형성된 이외의 영역을 공간으로 형성하고,
    상기 공간에 상기 레진을 충진하는 것을 특징으로 하는 반도체 패키지용 리이드 프레임의 제조 방법.
  5. 제 4 항에 있어서,
    상기 도금용 레지스트를 박리하여 공간에 대하여 접하는 상기 기판의 접하는 내면은 직각 형상으로 형성되는 것을 특징으로 하는 반도체 패키지용 리이드 프레임의 제조 방법.
  6. 제 4 항에 있어서,
    상기 레진은 절연성의 폴리머 소재인 것을 특징으로 하는 반도체 패키지용 리이드 프레임의 제조 방법.
  7. 제 4 항에 있어서,
    상기 기판의 탑면에 제 1 탑면 도금층을 패턴화시키는 단계에서는,
    상기 기판의 탑면 및 바텀면에 제 2 도금용 레지스트를 코팅하고,
    상기 제 2 도금용 레지스트를 선택적으로 제거하는 것에 의하여 기판의 탑면 일부와, 기판의 바텀면 일부를 노출하고,
    상기 기판의 탑면의 일부 노출된 부분에 제 1 탑면 도금층을 패턴화하고,
    상기 기판의 바텀면의 제 1 바텀면 도금층 상에 제 2 바텀면 도금층을 더 형성하는 것을 특징으로 하는 반도체 패키지용 리이드 프레임의 제조 방법.
  8. 제 7 항에 있어서,
    상기 2층의 재배선을 완성하는 단계에서는,
    상기 제 2 도금용 레지스트를 박리하는 것에 의하여 상기 기판의 탑면에서 제 1 탑면 도금층이 형성된 이외의 영역이 공간으로 형성되고,
    상기 기판의 바텀면에서 제 2 바텀면 도금층이 형성된 이외의 영역이 공간으로 형성되고,
    상기 기판의 탑면으로부터 상기 레진의 탑면이 노출되는 부분까지 에칭하여서,
    상기 기판의 탑면 및 바텀면에 패턴화된 재배선을 형성하는 것을 특징으로 하는 반도체 패키지용 리이드 프레임의 제조 방법.
  9. 제 8 항에 있어서,
    상기 제 1 탑면 도금층 상에 반도체 칩이 더 실장되고,
    상기 반도체 칩에 대하여 상기 제 1 탑면 도금층을 와이어본딩하고,
    상기 제 1 탑면 도금층이 형성되는 부분을 몰딩하는 것을 특징으로 하는 반도체 패키지용 리이드 프레임의 제조 방법.
  10. 기판;과,
    상기 기판의 탑면에 패턴화된 제 1 탑면 도금층;과,
    상기 기판의 탑면에 대하여 반대되는 바텀면에 패턴화된 제 1 바텀면 도금층;과,
    상기 기판의 제 1 바텀면 도금층 이외의 바텀면 영역에 충진된 레진;을 포함하되,
    상기 제 1 탑면 도금층이 형성된 기판의 탑면으로부터 상기 레진의 탑면까지 에칭 홀이 형성되어서 기판의 탑면 및 바텀면에 2층의 재배선 회로 패턴층이 형성된 것을 특징으로 하는 반도체 패키지용 리이드 프레임.
  11. 제 10 항에 있어서,
    상기 기판은 금속재로 이루어진 것을 특징으로 하는 반도체 패키지용 리이드 프레임.
  12. 제 10 항에 있어서,
    상기 레진이 충진되는 공간에 대하여 접하는 기판의 내면은 직각 형상으로 형성된 것을 특징으로 하는 반도체 패키지용 리이드 프레임.
  13. 제 10 항에 있어서,
    상기 레진은 절연성의 폴리머 소재인 것을 특징으로 하는 반도체 패키지용 리이드 프레임.
  14. 제 10 항에 있어서,
    상기 제 1 탑면 도금층은 상기 기판의 탑면에 1 층 구조로 형성된 것을 특징으로 하는 반도체 패키지용 리이드 프레임.
  15. 제 10 항에 있어서,
    상기 제 1 바텀면 도금층과, 상기 레진은 동일한 평면을 이루고,
    상기 제 1 바텀면 도금층 상에는 제 2 바텀면 도금층이 더 형성되어서, 2 층 구조로 형성된 것을 특징으로 하는 반도체 패키지용 리이드 프레임.
KR20100117517A 2010-11-24 2010-11-24 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법 KR101187913B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100117517A KR101187913B1 (ko) 2010-11-24 2010-11-24 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100117517A KR101187913B1 (ko) 2010-11-24 2010-11-24 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20120056015A true KR20120056015A (ko) 2012-06-01
KR101187913B1 KR101187913B1 (ko) 2012-10-05

Family

ID=46608285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100117517A KR101187913B1 (ko) 2010-11-24 2010-11-24 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR101187913B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113811982A (zh) * 2019-05-10 2021-12-17 应用材料公司 基板结构化方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7939379B2 (en) 2008-02-05 2011-05-10 Advanced Semiconductor Engineering, Inc. Hybrid carrier and a method for making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113811982A (zh) * 2019-05-10 2021-12-17 应用材料公司 基板结构化方法

Also Published As

Publication number Publication date
KR101187913B1 (ko) 2012-10-05

Similar Documents

Publication Publication Date Title
US8115104B2 (en) Circuit board with buried conductive trace formed thereon and method for manufacturing the same
US7262499B2 (en) Semiconductor packages
JP2007318076A (ja) Ｓｉｐモジュール
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
US20120097430A1 (en) Packaging substrate and method of fabricating the same
JP3983930B2 (ja) 回路部材の製造方法
US20070269929A1 (en) Method of reducing stress on a semiconductor die with a distributed plating pattern
US20070267759A1 (en) Semiconductor device with a distributed plating pattern
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
KR101683825B1 (ko) 반도체 패키지용 회로 기판의 제조 방법
KR20130023432A (ko) 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법
JP2003060155A (ja) 半導体パッケージ及びその製造方法
KR101674536B1 (ko) 리드프레임을 이용한 회로 기판의 제조 방법
US20140284803A1 (en) Semiconductor package and fabrication method thereof
US20090288861A1 (en) Circuit board with buried conductive trace formed thereon and method for manufacturing the same
US20070105270A1 (en) Packaging methods
KR20100006898A (ko) 반도체 패키지와, 이의 제조 방법
TW201721824A (zh) 半導體封裝結構及其製作方法
KR20030072855A (ko) 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
KR101168414B1 (ko) 리드 프레임 및 그 제조 방법
KR20050073678A (ko) 비지에이 타입 패키지의 제조방법
KR101503044B1 (ko) Pcb제품 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 8