KR20120048670A - 반도체 웨이퍼의 제조 방법 - Google Patents

반도체 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20120048670A
KR20120048670A KR1020127005720A KR20127005720A KR20120048670A KR 20120048670 A KR20120048670 A KR 20120048670A KR 1020127005720 A KR1020127005720 A KR 1020127005720A KR 20127005720 A KR20127005720 A KR 20127005720A KR 20120048670 A KR20120048670 A KR 20120048670A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
abrasive
polishing
cloth
grinding
Prior art date
Application number
KR1020127005720A
Other languages
English (en)
Other versions
KR101316364B1 (ko
Inventor
쥐르겐 슈반트너
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20120048670A publication Critical patent/KR20120048670A/ko
Application granted granted Critical
Publication of KR101316364B1 publication Critical patent/KR101316364B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Abstract

본 발명은 a) 단결정으로부터 분리된 반도체 웨이퍼의 양면으로부터 재료를 제거하는 단계; b) 반도체 웨이퍼의 에지를 라운딩하는 단계; c) 반도체 웨이퍼의 정면 및 후면을 연삭하는 단계로서, 반도체 웨이퍼의 각각 하나의 면이 웨이퍼 홀더에 의해 고정되는 한편, 다른 면은 연삭 공구로 가공되는 단계; d) 단단히 결합된 연삭재를 포함하는 연마포로 반도체 웨이퍼의 하나 이상의 면을 연마하는 단계; e) 반도체 웨이퍼의 면당 1 ㎛ 미만의 재료 제거 시 에천트로 반도체 웨이퍼의 양면을 처리하는 단계; f) 단단히 결합된 연삭재를 포함하는 연마포를 사용해서 반도체 웨이퍼의 정면을 연마하고 동시에 연삭재를 포함하지 않는 연마포로 반도체 웨이퍼의 후면을 연마하는 단계로서, 연삭재를 포함하는 연마제가 연마포와 반도체 웨이퍼의 후면 사이에 제공되는 단계; g) 반도체 웨이퍼의 에지를 연마하는 단계; h) 단단히 결합된 연삭재를 포함하는 연마포로 반도체 웨이퍼의 후면을 연마하고 동시에 단단히 결합된 연삭재를 포함하지 않은 연마포로 반도체 웨이퍼의 정면을 연마하는 단계로서, 연삭재를 포함하는 연마제는 연마포와 반도체 웨이퍼의 정면 사이에 제공되는 단계를 포함하는 반도체 웨이퍼의 제조 방법에 관한 것이다.

Description

반도체 웨이퍼의 제조 방법{METHOD FOR PRODUCING A SEMICONDUCTOR WAFER}
본 발명은 반도체 웨이퍼의 제조 방법에 관한 것이다.
선행 기술에 따라, 반도체 웨이퍼들은 일반적으로 하기 그룹으로 세분될 수 있는 다수의 연속하는 단계들로 제조된다.
a) 반도체 재료로 이루어진 단결정의 제조 단계(결정 인상);
b) 반도체 단결정을 개별 웨이퍼로 분리하는 단계("웨이퍼링", "소잉");
c) 반도체 웨이퍼의 기계적 가공 단계;
d) 반도체 웨이퍼의 화학적 가공 단계;
e) 반도체 웨이퍼의 화학-기계적 가공 단계;
f) 반도체 웨이퍼의 열 처리 및/또는 반도체 웨이퍼의 에피택셜 코팅 단계.
또한, 다수의 보조 단계, 예컨대 세척 단계, 측정 단계 및 패키징 단계가 있다.
반도체 단결정의 제조는 통상 용융물로부터의 단결정의 인상에 의해(CZ법, 즉 "초크랄스키"법에 의해) 또는 다결정 반도체 재료로 이루어진 로드의 재결정화에 의해(FZ법, 즉 "플로팅 존"법에 의해) 이루어진다.
분리 방법으로는 와이어 소잉("멀티-와이어 슬라이싱", MWS) 및 환상 소잉(annular sawing)이 공지되어 있다.
와이어 소잉시, 하나의 작업 단계에서 하나의 결정 조각으로부터 다수의 반도체 웨이퍼들이 분리된다.
기계적 가공은, 소잉 리플의 제거에, 거친 소잉 프로세스에 의해 결정 손상된 또는 소잉 와이어에 의해 오염된 표면 층의 제거에, 그리고 특히 반도체 웨이퍼의 전반적인 레벨링에 사용된다. 여기서, 표면 연삭(단면 연삭, 양면 연삭) 및 래핑, 그리고 기계적 에지 가공 단계가 공지되어 있다.
단면 연삭시, 반도체 웨이퍼의 후면이 베이스("척") 상에 지지되고 정면은 베이스와 연삭 휠의 회전 상태에서 느리게 방사 방향으로 이동하면서 컵 휠에 의해 레벨링된다. 반도체 웨이퍼의 표면 연삭을 위한 방법 및 장치는, 예컨대 US-3,905,162 및 US-5,400,548 또는 EP 0955126에 공지되어 있다. 이 경우, 반도체 웨이퍼의 하나의 표면은 웨이퍼 홀더 상에 고정되는 한편, 반대편 표면은, 웨이퍼 홀더와 연삭 휠이 회전하며 서로에 대해 압박됨으로써, 연삭 휠에 의해 가공된다. 반도체 웨이퍼는 그 중심이 웨이퍼 홀더의 회전 중심과 실질적으로 일치하도록 웨이퍼 홀더 상에 고정된다. 또한, 연삭 휠은 반도체 웨이퍼의 회전 중심이 작업 영역에 또는 톱니에 의해 형성된 연삭 휠의 가장자리 영역에 이르도록 위치 설정된다. 이로 인해, 반도체 웨이퍼의 전체 표면이 어떤 운동도 없이 연삭 평면 내에서 연삭될 수 있다.
동시 양면 연삭("Double-Disk Grinding", DDG)의 경우, 반도체 웨이퍼는 동일 선상의 마주 놓인 스핀들 상에 장착된 2개의 연삭 휠들 사이에서 자유 부동식으로 동시에 양면이 가공되고, 강제력 없이 정면 및 후면에 작용하는 물 쿠션(유체 정역학적 원리에 따름) 또는 에어 쿠션(기체 정역학적 원리에 따름) 사이로 축 방향으로 안내되며 방사방향으로 느슨하게 둘레의 얇은 가이드 링 또는 개별 방사방향 크로싱에 의해 그것으로부터 부동(floating)되지 않는다.
래핑시, 반도체 웨이퍼들은 연삭재를 포함하는 현탁액(슬러리)의 공급 하에 상부 작업 휠과 하부 작업 휠 사이에 일정한 압력으로 이동됨으로써 반도체 재료가 제거된다. 상기 상부 작업 휠과 상기 하부 작업 휠은 대개 강으로 이루어지고 통상 래핑제의 양호한 분배를 위한 채널을 포함한다.
DE 103 44 602 A1 및 DE 10 2006 032 455 A1은, 래핑의 운동 과정과 유사한 운동 과정에 의해 다수의 반도체 웨이퍼들의 양면을 동시 연삭하기 위한 방법으로서, 작업 휠 상에 제공된 작업 층("박막", "포")에 단단히 결합된 연삭재가 사용되는 것을 특징으로 하는 방법을 개시한다. 이러한 방법은 "래핑 운동학에 의한 미세 연삭" 또는 "플래너테리 패드 그라인딩(PPG; Planetary Pad Grinding)"이라 한다.
PPG 에서 사용되는 작업 층들, 즉 2개의 작업 휠에 접착된 작업 층들은, 예컨대 US 6,007,407 A 및 US 6,599,177 B2에 개시되어 있다. 가공 동안, 반도체 웨이퍼들은 반도체 웨이퍼의 수용을 위한 대응 개구를 가진 얇은 가이드 케이지들, 소위 회전자 디스크들 내로 삽입된다. 회전자 디스크들은 외부 톱니들을 가지며, 상기 외부 톱니들은 내부 링 기어 및 외부 링 기어로 이루어진 롤링 장치 내로 맞물리고, 상기 외부 톱니에 의해 회전자 디스크가 상부 작업 휠 및 하부 작업 휠 사이에 형성된 작업 갭(gap) 내에서 이동된다.
경우에 따라 존재하는 기계적 마킹, 예컨대 방향 설정 노치("notch")를 포함하는 반도체 웨이퍼의 에지도 통상적으로 가공된다(에지 라운딩, "에지-노치-그라인딩"). 이를 위해, 프로파일링된 연삭 휠에 의한 종래의 연삭 단계 또는 연속되거나 주기적인 공구 전진에 의한 벨트 연삭 방법이 사용된다. 이러한 에지 라운딩 방법이 필요한 이유는, 에지가 미가공 상태에서 특히 파손에 민감하고 반도체 웨이퍼가 미미한 압력 부하 및/또는 온도 부하에 의해서도 에지 영역에서 손상될 수 있기 때문이다.
나중의 가공 단계에서, 연삭된 그리고 에천트로 처리된 웨이퍼 에지는 통상 연마된다. 이 경우, 중심 회전되는 반도체 웨이퍼의 에지는 중심 회전되는 연마 드럼에 대해 특정 힘(압착력)으로 압박된다. US 5,989,105에는, 연마 드럼이 알루미늄 합금으로 이루어지고 연마포를 포함하는 것인, 에지 연마 방법이 공지되어 있다. 반도체 웨이퍼는 통상 편평한 웨이퍼 홀더, 소위 척 상에 고정된다. 반도체 웨이퍼의 에지는 척을 지나 돌출되므로, 이것은 연마 드럼에 대해 자유로이 접근 가능하다.
화학적 처리 단계들의 그룹은 통상 습식 화학적 세척 및/또는 에칭 단계를 포함한다.
화학-기계적 처리 단계들의 그룹은 연마 단계들을 포함하고, 상기 연마 단계들에서 부분적으로 화학적 반응 및 부분적으로 기계적 재료 제거(연삭)에 의해 표면이 평탄해지며, 표면의 나머지 손상들이 제거된다.
한 면을 가공하는 연마 방법("single-side polishing")이 일반적으로 더 나쁜 평면 평행도를 야기하는 한편, 양면에 작용하는 연마 방법("double-side polishing")에 의해서는 양호한 평면성을 가진 반도체 웨이퍼들이 제조된다.
연삭 단계, 세척 단계 및 에칭 단계 후에, 선행 기술에 따라 반도체 웨이퍼의 표면의 평탄화가 제거 연마에 의해 이루어진다. 단면 연마("Single-Side Polishing, SSP)의 경우, 반도체 웨이퍼들은 가공 동안 후면이 실란트를 가진 지지 플레이트 상에 진공에 의해 또는 접착에 의해 지지된다. 양면 연마(DSP)의 경우, 반도체 웨이퍼들은 얇은 톱니 판 내로 느슨하게 삽입되고 정면 및 후면이 동시에 연마포를 가진 상부 연마 디스크와 하부 연마 디스크 사이에서 "자유 부동 방식으로" 연마된다.
또한, 반도체 웨이퍼들의 정면은 알칼리 연마 졸의 도움으로, 예컨대 부드러운 연마포에 의해 종종 헤이즈(haze) 없이 연마된다. 전술한 간행물에서 상기 단계는 종종 CMP-연마("Chemo-Mechanical Polishing")라고 한다. CMP-방법은, 예컨대 US 2002-0077039 및 US 2008-0305722 에 개시되어 있다.
선행 기술에서도 소위 고정 연삭재 연마("Fixed Abrasive Polishing; FAP") 기술이 공지되어 있으며, 이 기술에서 실리콘 웨이퍼는 결합된 연삭재를 포함하는 연마포("fixed-abrasive pad")에 의해 연마된다. 이러한 FAP-연마포가 사용되는 연마 단계는 이하에서 FAP-단계라 약칭한다.
WO 99/55491 A1에는 제 1 FAP-연마 단계 및 후속하는 제 2 CMP-연마 단계를 포함하는 2단계 연마 방법이 개시되어 있다. CMP에서, 연마포는 결합된 연삭재를 포함하지 않는다. 여기서, 연삭재는 DSP-단계에서와 같이 현탁액의 형태로 실리콘 웨이퍼와 연마포 사이에 제공된다. 이러한 2 단계 연마 방법은 특히 FAP-단계 후에 웨이퍼의 연마된 표면 상에 남은 스크래치를 제거하기 위해 사용된다.
독일 특허 출원 DE 102 007 035 266 A1은, 제 1 연마 단계에서 고체로서 결합된 연삭재를 포함하는 연마제 현탁액이 웨이퍼와 연마포 사이에 제공되며, 제 2 연마 단계에서 연마제 현탁액 대신에 고체가 없는 연마제 용액이 제공되는 점에서 차이점을 갖는, FAP 타입의 2개의 연마 단계들을 포함하는 실리콘 재료로 이루어진 웨이퍼의 연마 방법을 개시한다.
종종 반도체 웨이퍼들은 액피택셜 층, 즉 동일한 결정 배향을 가진 단결정 성장 층을 포함하고, 상기 층 상에 나중에 반도체 소자들이 제공된다. 이러한 에피택셜 코팅된 또는 에피택시화된 반도체 웨이퍼들은 균질한 재료로 이루어진 반도체 웨이퍼에 비해 장점들, 예컨대 소자의 단락에 후속하는 2극 CMOS 회로에서의 전하 반전("래치-업" 문제) 방지, 더 낮은 결함 밀도[예컨대 COP("Crystal-Originated Particles") 수의 감소] 및 상당한 산소 함량의 존재 등의 장점을 가지며, 이로 인해 소자 관련 영역에서 산소 침전에 의한 단락 위험이 배제될 수 있다.
전술한 기계적 단계 및 화학-기계적 단계 또는 순수한 화학적 단계들이 어떻게 반도체 웨이퍼의 제조 프로세스 내에 배치되는지가 중요하다.
SSP, DSP 및 CMP와 같은 연마 단계들, 에칭 처리, 및 에피택시 단계가 반도체 웨이퍼의 평면성, 특히 가장자리 영역에서의 평면성을 떨어뜨린다는 것은 공지되어 있다.
따라서, 선행 기술에서 평면성의 열화를 최소로 제한하기 위해 연마 시에 재료 제거를 가능한 작게 유지하고자 했다.
US 5942445 A에는, 반도체 웨이퍼를 결정으로부터 분리하고(소잉), 반도체 웨이퍼의 에지를 라운딩하며, 후속해서 연삭 단계를 수행하고, 반도체 웨이퍼를 알카리 습식 에칭하며, 끝으로 반도체 웨이퍼를 DSP에 의해 연마하는 것이 개시되어 있다. 상기 연삭 단계는 반도체 웨이퍼의 정면 및 후면의 양면 연삭 그리고 단면 연삭을 포함할 수 있다. 양면 연삭은 래핑 단계로 대체될 수 있다. 습식 에칭 후에 플라즈마 에칭이 이루어질 수 있다. 연삭 단계 및 습식 에칭은 플라즈마 에칭으로 대체될 수 있다.
이 방법에 의해 얻어지는, DSP에 의해 연마된 반도체 웨이퍼들은, 습식 화학적 처리의 사용 및 화학적 에칭의 플라즈마 지지(PACE)에 의해 가장자리 영역에서 만족스럽지 못한 형상을 갖는다. 따라서, 항상 적어도 2 mm의 가장자리 제거를 기초로 하면, 최선의 경우 허용 가능한 평면성을 가진 반도체 웨이퍼들이 제공될 수 있다(ITRS "Roadmap" 참고). 특히, 나노토폴로지가 에칭 방법에 의해 부정적인 영향을 받는다. 에칭 단계 후에 나노토폴로지를 개선하기 위해, DSP에서 재료 제거의 증가가 필요하지만, 재료 증가는 가장자리 영역에서 형상에 부정적인 영향을 준다.
예컨대 웨이퍼의 가장 외부의 가장자리 영역을 최신 리소그래픽 방법(액침 리소그래피)에 적절하게 만들기 위해, 반도체 웨이퍼들의 에지 영역에 대한 높은 요구를 충족시키는, 앞으로의 기술 세대를 위한 반도체 웨이퍼들을 제공하기 위해서는 다른 대책이 필요하다.
전술한 문제점으로부터 본 발명의 과제는 특히 450 ㎜의 직경을 가진 반도체 웨이퍼들을 제조하기 위한 새로운 프로세스 시퀀스를 제공하는 것이다.
상기 과제는
a) 단결정으로부터 분리된 반도체 웨이퍼의 양면으로부터 재료를 제거하는 단계;
b) 반도체 웨이퍼의 에지를 라운딩하는 단계;
c) 반도체 웨이퍼의 정면 및 후면을 연삭하는 단계로서, 반도체 웨이퍼의 각각 하나의 면이 웨이퍼 홀더에 의해 고정되는 한편, 다른 면은 연삭 공구로 가공되는 단계;
d) 단단히 결합된 연삭재를 포함하는 연마포로 반도체 웨이퍼의 하나 이상의 면을 연마하는 단계;
e) 반도체 웨이퍼의 면당 1 ㎛ 이하의 재료 제거량만큼 에천트로 반도체 웨이퍼의 양면을 처리하는 단계;
f) 단단히 결합된 연삭재를 포함하는 연마포를 사용해서 반도체 웨이퍼의 정면을 연마하고 동시에 연삭재를 포함하지 않는 연마포로 반도체 웨이퍼의 후면을 연마하는 단계로서, 연삭재를 포함하는 연마제가 연마포와 반도체 웨이퍼의 후면 사이에 제공되는 것인 단계;
g) 반도체 웨이퍼의 에지를 연마하는 단계;
h) 단단히 결합된 연삭재를 포함하는 연마포로 반도체 웨이퍼의 후면을 연마하고 동시에 단단히 결합된 연삭재를 포함하지 않은 연마포로 반도체 웨이퍼의 정면을 연마하는 단계로서, 연삭재를 포함하는 연마제는 연마포와 반도체 웨이퍼의 정면 사이에 제공되는 것인 단계
를 포함하는 반도체 웨이퍼의 제조 방법에 의해 달성된다.
먼저, 반도체 웨이퍼는 반도체 재료로 이루어진, CZ법 또는 FZ법에 의해 성장된 단결정으로부터 분리된다. 반도체 웨이퍼의 분리는 바람직하게 와이어 소잉에 의해 이루어진다. 와이어 소잉에 의한 반도체 웨이퍼의 분리는 예컨대 US 4655191, EP 522 542 A1, DE 39 42 671 A1 또는 EP 433 956 A1에 공지되어 있다. 반도체 재료로부터 성장된 단결정은 바람직하게 실리콘 단결정이다. 반도체 웨이퍼는 바람직하게 단결정 실리콘 웨이퍼이다.
하기에서 본 발명에 따른 방법의 중요한 단계들 및 그 바람직한 실시예가 상세히 설명된다.
단계 a) - 단결정으로부터 분리된 반도체 웨이퍼의 양면으로부터 재료 제거
본 발명에 따른 방법의 단계 a)에서 반도체 웨이퍼의 양면으로부터 재료가 제거된다.
이는 동시 양면 연삭(DDG) 또는 PPG(플래너테리 패드 그라인딩)에 의해 이루어질 수 있다. 래핑 단계는 본 발명에 따른 방법에서는 덜 바람직하다.
예컨대 JP 2000-280155 A 및 JP 2002-307303 A에 개시되어 있는 바와 같은 선행 기술에 따른 DDG-기계는, 서로 마주 놓인 2개의 연삭 휠들을 포함하며, 그 회전 축들은 동일 선상에 배치된다. 연삭 과정 동안 연삭 휠들 사이에 위치 설정되는 디스크형 공작물은, 양면이 동시에 그 축을 중심으로 회전하는 2개의 연삭 휠들에 의해 가공되는 한편, 링형 지지 및 회전 장치에 의해 제 위치에 지지되고 동시에 고유한 축을 중심으로 회전된다. 연삭 과정 동안 2개의 연삭 휠들은 축 방향으로, 공작물의 소정 최종 두께가 얻어질 때까지 이동된다.
지지 및 회전 장치는 예컨대 마찰 휠들을 포함할 수 있고, 상기 휠들은 공작물의 가장자리에 작용한다. 물론, 상기 지지 및 회전 장치가 공작물을 링형으로 둘러싸는 장치일 수 있고, 경우에 따라 공작물의 원주에 있는 채널, 홈 또는 노치 내로 맞물린다. 이러한 장치는 통상 "노치 핑거"라고 한다. 공작물의 전체 면을 가공하기 위해, 공작물은 연삭 휠들에 대해, 연삭 휠들의 연삭 세그먼트들이 공작물 중심을 통해 계속 연장되는 궤도를 그리도록 안내된다.
공작물은 일반적으로 단단히 고정되지 않고, 공작물의 양면에 대해 장착된 2개의 유체 정역학적 지지를 위한 장치("하이드로 패드"라고 함)에 의해 축 방향으로 제 위치에 지지된다. 이러한 장치는 JP 2002-280155 A에 개시된다. 선행 기술에 따라 2개의 하이드로 패드의, 공작물을 향한 표면은, 편평하게 형성되고 서로 평행하게 정렬된다. 각각의 하이드로 패드는 다수의 유체 정역학적 베어링을 포함하고, 상기 베어링들 사이에 유체 정역학적 베어링을 위해 사용된 매체(이하, "하이드로 베어링 매체" 라고 함) 및 연삭 냉각재의 배출을 위한 홈들이 배치된다.
각각 하나 또는 다수의 측정 센서가 하이드로 패드 내로 통합된다. 상기 측정 센서들은 연삭 과정 동안 하이드로 패드의 표면과 공작물 표면 사이의 간격의 측정을 가능하게 한다. 이러한 간격 측정은 통상 동압 노즐에 의해 압축 공기의 동압 측정으로서 실시된다. 동압 노즐들은 가이드 면을 형성하는 유체 정역학적 베어링의 가장자리 내의 간단한 홀(hole)로서 실시된다. 하이드로 패드와 공작물 사이의 간격을 연삭 가공 지점에 가능한 가깝게 측정하기 위해, 동압 노즐들은 일반적으로 연삭 휠들에 인접한 하이드로 패드의 가장자리에 가깝게 장착된다.
PPG는 다수의 반도체 웨이퍼들의 동시 양면 연삭 방법이다. 각각의 반도체 웨이퍼는 롤링 장치에 의해 회전되는 다수의 회전자 디스크의 리세스 내에 자유로이 이동 가능하게 놓이고, 이로 인해 사이클로이드 궤도에서 이동된다. 반도체 웨이퍼들은 2개의 회전하는 작업 디스크들 사이에서 재료 제거 방식으로 가공되는데, 각각의 작업 디스크는 작업 층을 포함하고, 상기 작업 층은 결합된 연삭재를 포함한다.
본 발명에 따른 방법의 단계 a)에서 PPG-방법의 사용이 특히 바람직하다.
PPG에 의해 가공될 반도체 웨이퍼가 라운딩된 에지를 갖는 것이 바람직하지만, PPG-단계의 실시 후에 다시 그러한 에지 라운딩이 실시된다. 이렇게 2개로 분할된 에지 라운딩 단계는, 라운딩된 에지를 가진 반도체 웨이퍼들에서의 PPG 방법이 개선된 형상 및 나노토포그래피를 가진 반도체 웨이퍼들을 만든다는 장점을 갖는 것으로 나타났다.
작업 층 내에 결합된 연삭재로는 모스 경도가 6 이상인 경질 재료가 바람직하다. 연삭재로는 바람직하게는 다이아몬드, 실리콘 카바이드(SiC), 세륨디옥사이드(CeO2) 알루미늄옥사이드(Al2O3) 지르코늄디옥사이드(ZrO2), 보론니트라이드(BN; 큐빅 보론니트라이드, CBN), 또한 실리콘디옥사이드(SiO2), 보로카바이드(B4C) 내지 훨씬 더 부드러운 재료, 예컨대 바륨카보네이트(BaCO3), 칼슘카보네이트(CaCO3) 또는 마그네슘카보네이트(MgCO3)가 있다. 다이아몬드, 실리콘카바이드(SiC) 및 알루미늄옥사이드(Al2O3)가 특히 바람직하다.
연삭재의 평균 입자 크기는 9 ㎛ 미만이어야 한다. 작업 층 내에 결합된 연삭 입자의 바람직한 크기는 연삭재로서 다이아몬드의 경우 평균 0.1 내지 9 ㎛이며, 0.1 내지 6 ㎛이 특히 바람직하다. 다이아몬드들은 바람직하게는 개별적으로 또는 클러스터로서 작업 층의 결합 매트릭스 내에 결합된다. 클러스터 결합의 경우, 바람직한 것으로 제시된 입자 직경은 클러스터 구성 요소의 1차 입자 크기에 대한 것이다.
세라믹 결합을 가진 작업 층이 바람직하게 사용되며, 합성 수지 결합이 특히 바람직하다. 클러스터를 가진 작업 층의 경우, 하이브리드 결합된 시스템이 사용된다(클러스터 내부의 세라믹 결합 및 클러스터와 작업 층 매트릭스 사이의 합성 수지 결합).
작업 층의 경도는 바람직하게 80 쇼어 A 이상이다. 작업 층이 다층으로 구성되는 것이 특히 바람직하며, 상부 층과 하부 층은 상이한 경도를 가짐으로써, 작업 층의 점탄력성 및 장파 컴플라이언스가 서로 독립적으로 방법상 요구에 맞춰질 수 있다.
작업 층의 첫 번째 사용 전에, 작업 층 내에 결합된 연삭재가 바람직하게는 가장 상부 층의 제거에 의해 노출됨으로써, 그것이 연삭 과정에 이용될 수 있게 된다. 이러한 초기 커터 연삭은 바람직하게는 특별히 변형된 회전자 디스크 상에 장착되며 롤링 장치에 의해 2개의 작업 디스크 위로 안내되는 예컨대 연삭 숫돌 또는 커터에 의해 실시된다. 초기 커터 연삭은 영어로 "드레싱(dressing)" 이라고 한다.
상기 커터 연삭("dressing")은 작업 층 내의 연삭재와 유사한 입자 크기를 가진 연삭 입자를 포함하는 연삭 숫돌에 의해 이루어지는 것이 바람직하다. 이 "커터 연삭 숫돌"은 바람직하게 링형으로 그리고 외부 톱니들을 가진 드라이빙 칼라 내로 삽입될 수 있어서, 연삭 기계의 롤링 장치에 의해 적합한 방식으로 상부 작업 층과 하부 작업 층 사이를 따라 안내될 수 있다. 바람직하게는 커터 연삭 숫돌이 조절 동안 작업 층의 전체 면을 지나가고, 특히 바람직하게는 일시적으로 또는 계속 그 가장자리를 지나 움직인다. 바람직하게는, 커터 연삭 숫돌의 마모가 경제적인 커터 연삭 작업을 허용하도록 연삭 입자가 커터 연삭 숫돌 내에 결합되지만, 커터 연삭 프로세스 동안 항상 느슨한 커터 연삭 숫돌 입자의 하나 이상의 층이 커터 연삭 숫돌 표면과 작업 층 표면 사이에 배치됨으로써, 커터 연삭이 주로 자유(결합되지 않은) 입자에 의해 이루어진다.
커터 연삭 프로세스가 작업 층 내에 방해를 받는 표면 근처 층을 형성하고, 상기 층의 깊이는 대략 커터 연삭 입자의 크기인 것으로 나타났다. 따라서, 너무 거친 입자를 가진 커터 연삭 숫돌은 작업 층에, 커터 연삭 숫돌의 입자에 의해 나타나며 작업 층의 특성에 의해 나타나지 않은 구조를 형성한다. 이는 후속하는 연삭 작업에서 작업 층의 소정의, 가능한 동일한 형태의 셀프 커터 연삭에 바람직하지 않다. 너무 미세한 커터 연삭 숫돌은 너무 적은 재료 제거를 제공하고 비경제적인 커터 연삭 과정을 야기한다. 끝으로, 커터 연삭 운동시 커터 연삭 입자의 롤링 운동으로 인해, 주로 자유 연삭 입자에 의한 커터 연삭은, 주로 고정 커터 연삭 입자에 의한 커터 연삭보다 더 작은 힘을 작업 층에 가하고, 더 거칠지만, 특히 등방성으로 커터 연삭된 작업층을 야기하는 것으로 나타났다.
바람직하게는 작업 층의 커터 연삭 또는 조절을 위해 작업 층에 사용된 연삭 입자보다 더 부드러운 입자가 사용된다. 알루미늄옥사이드(Al2O3)로 이루어진 커터 연삭 입자가 특히 바람직하다.
작업 층의 지속적인 마모에 의해 날이 무뎌진 연삭재는 바람직하게는 제거되고 계속 절삭에 양호한 새로운 연삭재가 노출된다. 이로 인해, 작업 층의 완전한 마모까지 연속 작동이 가능하다. 중간에 재차 커터 연삭 조치가 없는 이러한 작동 조건은 작업 층의 "셀프 커터 연삭 작업"이라 하며 특히 바람직하다. 작업 층의 표면에 노출된 입자들의 반도체 웨이퍼 표면 내로의 결합, 및 작업 층과 반도체 웨이퍼의 상대 운동에 의해 이루어지는 재료 제거는 기술적으로 "형상 미결정 커터를 가진 다입자-연삭"이라 한다.
작업 층의 주로 면 결합에 의해 재료 제거가 야기되는 것이 바람직하다. "면 결합"이라는 표현은, 연삭 가공 동안 실제로 평균적으로 반도체 웨이퍼와 접촉하는 작업 층의 면의 부분이 종래의 컵 휠 연삭 프로세스, 예컨대 DDG 또는 SSG에 의한 가공시 컵 휠의 연삭 층의 접촉 면보다 훨씬 더 큰 것을 의미한다.
회전자 디스크들은 바람직하게는 완전히 금속이 없는 재료, 예컨대 세라믹 재료로 제조된다. 그러나, 회전자 디스크는 예컨대 강 또는 특수강으로 이루어진 코어를 가지며, 상기 코어가 비금속 코팅으로 피복되는 것도 바람직하다. 이러한 코팅은 바람직하게 열가소성 또는 열경화성 플라스틱, 세라믹 또는 유기-무기 하이브리드폴리머, 다이아몬드("diamond-like carbon", DLC)로 이루어지며, 대안으로 경질 크롬 도금 또는 니켈-인 코팅으로 이루어진다.
금속으로 이루어진 또는 금속 코어를 가진 회전자 디스크의 경우, 반도체 웨이퍼를 수용하기 위한 리세스의 벽은 바람직하게는 세라믹 재료로 피복된다. 이로 인해, 반도체 웨이퍼와 회전자 디스크의 금속 사이의 직접적인 접촉이 없다.
회전자 디스크 내에 반도체 웨이퍼들을 수용하기 위한 리세스들은, 회전자 디스크의 중심이 반도체 웨이퍼들의 표면 외부에 놓이도록, 각각의 회전자 디스크의 중심에 대해 편심으로 형성되는 것이 바람직하다. 회전자 디스크는 바람직하게, 반도체 웨이퍼용으로 3 내지 8개의 리세스를 갖는다. 연삭 과정 동안, 바람직하게는 5 내지 9개의 회전자 디스크들이 동시에 연삭 기계 내에 배치된다.
가공 동안 작업 층이 반도체 웨이퍼들에 대해 압박되는 압력, 및 작업 층 위로의 반도체 웨이퍼들의 트랙 속도는, 메인 로딩 단계 동안 바람직하게는 전체 제거율, 즉 반도체 웨이퍼의 양면 상의 제거율들의 합이 2 내지 60 ㎛/min이 되도록 선택된다. 메인 로딩 단계는 전체 연삭 처리의 전체 제거의 최대량이 제거되는 가공 단계를 의미한다. 가공 단계는 모든 방법 파라미터가 일정하게 유지되는 동안의 시간 구간을 의미한다. 일반적으로, 메인 로딩 단계는 최대 압력 또는 비례적으로 가장 긴 지속 시간 또는 양자 모두를 가진 가공 단계이다. 3 내지 15 ㎛의 평균 크기를 가진 다이아몬드로 이루어진 연삭 입자를 가진 작업 층의 경우, 2.5 내지 25 ㎛/min의 제거율이 특히 바람직하다.
작업 디스크가 메인 로딩 단계 동안 반도체 웨이퍼들에 가하는 압력은 0.007 내지 0.5 바아의 범위가 바람직하며, 0.012 내지 0.3 바아의 범위가 특히 바람직하다. 이때, 압력은 가공을 위해 장치 내에 있는 반도체 웨이퍼들의 전체 면에 대한 것을 나타내고, 작업 층과 반도체 웨이퍼들 사이의 유효 접촉면에 대한 것이 아니다.
또한, 가공의 메인 로딩 단계 동안 회전자 디스크의 평균 회전 속도와 관련해서 작업 디스크들의 반대 방향 회전이 바람직하다. 추가로, 압력, 회전수 및 트랙 속도가 상이한 가공 단계에서 상이한 값을 갖는 것이 특히 바람직하다. 끝으로, 특정 저압 가공 단계("스파크 아웃" 단계)에서 작업 디스크들이 동일한 방향으로 회전하는 것이 특히 바람직하다. 이러한 스파크 아웃 단계는 전체 연삭 처리의 종료 시에 특히 중요하기 때문에 바람직하다.
바람직하게는 가공 동안 작업 층들 사이에 형성된 작업 갭 내의 온도가 일정하게 유지된다. 이러한 목적을 위해, 회전자 디스크들은 개구들을 가질 수 있고, 상기 개구들을 통해 하부 작업 디스크와 상부 작업 디스크 사이로 냉각 윤활제가 교환될 수 있어서, 상부 작업 층 및 하부 작업 층이 항상 동일한 온도를 갖는다. 이는, 열 팽창으로 인해 또는 작업 디스크들의 변형에 의해 작업 층들 사이에 형성되는 작업 갭의 바람직하지 않은 변형을 막는다. 또한, 작업 층에 결합된 연삭재의 냉각이 개선되고, 더 균일해지며 이로 인해 그 유효 수명이 연장된다.
사용된 냉각 윤활제는 바람직하게 물을 기초로 하는, 점성 변성 첨가제, 예컨대 글리콜, 짧은 사슬 폴리에틸렌글리콜 또는 긴 사슬 폴리에틸렌글리콜, 알코올, 졸 또는 겔 및 냉각재 또는 윤활제로서 공지된 유사한 물질과의 혼합물로 이루어지는 것이 바람직하다.
특히 바람직한 냉각 윤활제는 첨가제 없는 순수한 물이다.
상부 작업 디스크 내의 통로를 통해 작업 갭에 공급된 냉각 윤활제의 양은 바람직하게 0.2 내지 50 l/min 의 범위 내에 있고, 특히 바람직하게는 0.5 내지 20 l/min 의 범위 내에 있다.
본 발명에 따른 방법의 단계 a)에 의한 가공 전에 바람직한 초기 두께는 500 내지 1000 ㎛이다. 300 ㎜의 직경을 가진 실리콘 웨이퍼에 있어서, 775 내지 950 ㎛의 초기 두께가 특히 바람직하다.
본 발명에 따른 방법의 단계 a)에 따른 가공 후 반도체 웨이퍼들의 최종 두께는 바람직하게 500 내지 950 ㎛ 이고, 특히 바람직하게는 775 내지 870 ㎛ 이다.
전체 제거, 즉 반도체 웨이퍼의 양면의 개별 제거들의 합은 바람직하게 7.5 내지 120 ㎛ 이고, 특히 바람직하게는 15 내지 90 ㎛이다.
바람직하게는 작업 층으로서 형성된 작업 갭의 형태는 연삭 동안 결정되며 하나 이상의 작업 디스크의 작업 면의 형태는 작업 갭의 측정된 형상에 따라, 작업 갭이 미리 정해진 형태를 갖도록 기계적으로 또는 열적으로 변화된다.
바람직하게는 반도체 웨이퍼들이 가공 동안 일시적으로 그 면의 일부가 작업 층에 의해 제한된 작업 갭을 벗어나며, 방사방향으로 오버 사이즈(over-size)의 최대치는 반도체 웨이퍼의 직경의 0%보다 크며 20%보다 작다. 상기 오버 사이즈는 작업 디스크와 관련해서 방사방향으로 측정된 길이, 즉 연삭 동안 특정 시점에 하나의 반도체 웨이퍼가 작업 갭의 내부 가장자리 또는 외부 가장자리를 벗어나는 길이로서 규정된다.
단계 b) - 반도체 웨이퍼의 에지의 라운딩:
단계 b)에서 반도체 웨이퍼는 라운딩된 에지를 갖는다.
이를 위해 반도체 웨이퍼가 회전 테이블 상에 고정되고 그 에지가 가공 공구의 마찬가지로 회전하는 작업 면에 대해 이동된다. 여기서 사용되는 가공 공구는 디스크로서 형성될 수 있고, 상기 디스크는 스핀들에 고정되고, 반도체 웨이퍼의 에지의 가공을 위한 작업 면으로서 사용되는 원주면을 갖는다. 재료를 제거하는 입자는 가공 공구의 작업 면 내로 단단히 고정될 수 있다. 사용된 입자는 대개 거친 입자이다. 평균 입자 크기는 바람직하게 10 ㎛보다 크거나 같다.
이러한 연삭 가공 공구는 반도체 웨이퍼에 라운딩된 에지를 제공하기에 적합하다. 통상, 에지 라운딩 후에, 에지 표면에는 특정 최소 조도가 남는다.
더 나중의 가공 단계에서, 웨이퍼의, 연삭되고 에천트로 처리된 에지가 단계 g)에서 연마된다.
이 방법의 단계 a)에서 PPG가 사용되는 경우, 2개의 에지 연삭 단계들이 실시되는 것이 바람직하다. 제 1 에지 라운딩은 PPG-단계 전에 이루어진다.
단계 c) - 반도체 웨이퍼의 정면 및 후면의 연삭
이 방법의 단계 c)에서 반도체 웨이퍼의 양면이 연삭된다.
정면 및 후면의 연삭은 바람직하게 순차적으로 이루어진다.
이를 위해, 웨이퍼 홀더에 지지된 반도체 웨이퍼 및 마주 놓인 연삭 휠이 서로 독립적으로 회전되고, 연삭 휠은 반도체 웨이퍼에 대해 측면으로 오프셋 배치되고, 반도체 웨이퍼의 축 방향 중심이 연삭 휠의 작업 영역 내에 이르도록 위치 설정되고, 연삭 휠은 전진 속도로 반도체 웨이퍼의 방향으로 이동됨으로써, 연삭 휠과 반도체 웨이퍼가 서로 이동되는 한편, 반도체 웨이퍼와 연삭 휠이 평행한 축을 중심으로 회전됨으로써, 반도체 웨이퍼의 표면이 연삭되고, 특정 재료 제거에 도달 후, 연삭 휠이 리턴 속도로 되돌아 온다.
반도체 웨이퍼의 1 회전 동안 연삭 휠과 반도체 웨이퍼가 0.03 - 0.5 ㎛의 거리만큼 이동되는 것이 바람직하다. 반도체 웨이퍼의 1 회전 동안 0.03 - 0.1 ㎛의 이동이 특히 바람직하다.
바람직하게는 # 2000보다 크거나 같은, 특히 바람직하게는 # 2000 - # 8000의 입자 크기를 가진 연삭 휠이 사용된다.
입자 크기는 통상 일본 산업 표준 JIS R 6001:1998에 따른 #("메시")로 표시된다.
메시-수로부터 평균 입자 크기가 계산될 수 있다:
미세한 입자를 가진 연삭 휠이 사용되면, 종종 미세 연삭이라 한다. 이러한 미세 연삭은, 예컨대 # 1000 내지 # 4000의 입자를 갖는다(예컨대 Disco Corporation 에 의해 판매됨).
입자 크기로 환산시, 예컨대 # 1200은 9.5 ㎛의 평균 입자 크기에 상응하고, # 5000은 2.5 ㎛의 평균 입자 크기에 상응하며, # 8000은 1.2 ㎛의 평균 입자 크기에 상응하는 것으로 나타났다.
미세 연삭시 평균 입자 크기는 1 ㎛보다 약간 더 크거나 같고, 10 ㎛보다 작거나 같다.
연속해서 이어지는 2개의 연삭 단계의 시퀀스가 특히 바람직하다. 제 1 단계는 가능한 높은 제거율과 짧은 프로세스 시간을 얻기 위해(거친 연삭) # 2000보다 작거나 같은 입자의 연삭 휠로 실시되고, 후속하는 제 2 단계는 약 1 ㎛의 최소 손상을 가진 특히 매끄럽게 연삭된 웨이퍼를 얻기 위해(미세 연삭) # 2000보다 크고 # 8000보다 작거나 같은 입자의 연삭 휠로 이루어진다.
미세 연삭 단계의 전체 제거로는 25 ㎛가 바람직하고, 대칭 제거시 면 당 약 12.5 ㎛이다.
연삭 휠의 회전수는 바람직하게 1000-5000 min- 1 이다.
반도체 웨이퍼의 회전수는 바람직하게 50-300 min-1, 특히 바람직하게는 200-300 min- 1 이다.
전진 속도는 바람직하게 10-20 ㎛/min 이다.
단계 d) - 반도체 웨이퍼의 하나 이상의 면의 FAP -연마
단계 d)에서 반도체 웨이퍼의 하나 이상의 면이 연삭재를 포함하는 연마포로 연마된다.
바람직하게는 단계 d)에서 반도체 웨이퍼의 정면만이 연마된다.
바람직하게는 단계 d)에서 반도체 웨이퍼의 후면만이 연마된다.
바람직하게는 단계 d)에서 반도체 웨이퍼의 정면 및 후면이 연마된다.
연마 단계 동안 바람직하게는 고체가 없는 연마제 용액이 반도체 웨이퍼의 연마할 면과 연마포 사이에 제공된다.
연마제 용액은 가장 간단한 경우 물, 바람직하게는 반도체 산업에서 통상적으로 사용되는 순도를 가진 탈이온수(DIW)이다.
연마제 용액은 나트륨카보네이트(Na2CO3), 칼륨카보네이트(K2CO3), 나트륨하이드록사이드(NaOH), 칼륨하이드록사이드(KOH), 암모늄하이드록사이드(NH4OH), 테트라메틸암모늄하이드록사이드(TMAH) 또는 이들의 임의의 혼합물과 같은 화합물을 포함할 수 있다. 칼륨카보네이트의 사용이 특히 바람직하다. 이 경우, 연마제 용액의 pH-값은 바람직하게 10 내지 12의 범위 내에 있고, 연마제 용액 중 이러한 화합물의 양은 바람직하게 0.01 내지 10 중량%, 특히 바람직하게 0.01 내지 0.2 중량% 이다.
연마제 용액은 또한 하나 또는 다수의 다른 첨가제, 예컨대 표면 활성제 및 계면활성제와 같은 표면 활성 첨가제, 보호 콜로이드로서 작용하는 안정화제, 보존제, 살생물제, 알코올 및 착물 형성제를 포함할 수 있다.
연마포에 결합된 연삭재를 포함하는 연마포(FAP-포 또는 FA-포 또는 FA-패드)가 사용된다.
적합한 연삭재는, 예컨대 원소 세륨, 알루미늄, 실리콘, 지르코늄의 산화물의 입자 및 실리콘 카바이드, 보론니트라이드 및 다이아몬드와 같은 경질 재료의 입자를 포함한다.
특히 적합한 연마포는 반복된 마이크로 구조를 나타내는 표면 토포그래피를 갖는다. 이 마이크로구조("posts")는, 예컨대 원통형 또는 다각형 횡단면을 가진 기둥의 형태 또는 피라미드 또는 절두 피라미드의 형태를 갖는다.
이러한 연마포의 상세한 설명은, 예컨대 WO 92/13680 A1 및 US 2005/227590 A1에 포함된다.
예컨대 US 6602117 B1에 개시된 바와 같은 세륨옥사이드로 이루어진 연삭재가 결합된 연마포의 사용이 특히 바람직하다.
사용된 FAP-연마포의 입자 크기(단단히 결합된 연삭재/입자의 크기)는 바람직하게 0.1 ㎛보다 크거나 같고 1.0 ㎛보다 작거나 같다.
0.1 내지 0.6 ㎛의 입자 크기가 더욱 바람직하다.
0.1 내지 0.25 ㎛의 입자 크기가 특히 바람직하다.
FA-연마를 위해 바람직하게 면 당 1 ㎛ 보다 크거나 같은 제거량만큼 가공된다. 이와 관련해서, 1 - 3 ㎛ 범위가 더욱 바람직하고, 1.5 - 2 ㎛ 범위가 특히 바람직하다.
FA-연마에 의해 가공되는 웨이퍼들은 바람직하게 이전에 # 2000 - # 8000의 입자를 가진 연삭 휠에 의해 양면이 가공되었다(미세 연삭).
단계 e) - 반도체 웨이퍼의 에칭 또는 세척
본 발명에 따른 방법의 단계 e)에서 반도체 웨이퍼의 양면의 처리는 에천트로 반도체 웨이퍼의 면 당 1 ㎛보다 크지 않은 재료 제거량으로 이루어진다.
반도체 웨이퍼의 면 당 최소 재료 제거량은 바람직하게 1 단층막, 즉 약 0.1 nm 이다.
바람직하게 산성 매체로 반도체 웨이퍼의 습식 화화적 처리가 이루어진다.
산성 매체로는 플루오르화 수소산, 질소산 또는 아세트산의 수용액이 적합하다.
플루오르화 수소산 및 반도체 웨이퍼의 표면을 산화시키는 하나 이상의 산화제를 포함하는 기체로 반도체 웨이퍼를 처리하는 것이 특히 바람직하다. 이 경우, 기체는 반도체 웨이퍼의 표면에 40 ㎜/s 내지 300 m/s 범위의 상대 속도로 유입되는 것이 특히 바람직하다.
기체는 플루오르화 수소산 및 하나 이상의 산화제를 포함한다. 산화제는 반도체 재료, 예컨대 실리콘을 산화시킬 수 있어야 한다.
실리콘 표면의 산화시, 예컨대 실리콘옥사이드, 바람직하게는 실리콘디옥사이드가 생긴다. 이는 플루오르화 수소산에 의해 화학적으로 부식된다. 반응 생성물로는 헥사플루오로규산(H2SiF6), 실리콘테트라플루오라이드(SiF4) 및 물이 생기고, 이들은 기체의 유동에 의해 배출된다. 기체는 또한 유동 상태 및 제거율에 영향을 주기기 위해 다른 성분, 예컨대 불활성 운반 기체, 예를 들어 질소 또는 아르곤을 포함한다.
바람직하게는 질소디옥사이드, 오존 및 염소의 그룹으로부터 선택된 하나 이상의 산화제가 사용된다. 순수한 염소의 사용 시에, 실리콘 표면을 산화시키기 위해 수증기의 첨가가 필요하다. 질소디옥사이드 및 염소 그리고 오존 및 염소의 혼합물을 사용하면, 플루오르화 수소산과 실리콘디옥사이드의 반응 중에 유리되는 물을 실리콘 표면의 추가 산화를 위해 사용함으로써, 낮은 유동 속도 및 온도에서도 반응 중에 유리된 물의 응축을 방지하기 위해, 염소 첨가가 이루어진다. 오존의 사용은 오존의 높은 산화 포텐셜, 문제없는 반응 생성물 및 반도체 산업에서 널리 보급된 오존 발생기에 의한 간단한 제공으로 인해 특히 바람직하다.
기체의 제조를 위해, 성분들이 소정 비율의 양으로 혼합될 수 있다. 전형적으로, 플루오르화 수소산 대 산화제의 비율은 1:1 내지 4:1 범위로 선택될 수 있다. 기체는 프로세스 챔버 또는 그 앞에 접속된 혼합기 내로 개별 성분을 직접 공급함으로써 공급될 수 있거나, 또는 기체 산화제가 적합한 농도의 플루오르화 수소산의 수용액에 의해 안내된다. 이는, 예컨대 소위 세척 병 또는 유사한 장치에서 이루어질 수 있다. 기체 산화제가 수용액을 통과할 때, 산화제는 물 및 플루오르화 수소산으로 농축됨으로써, 필요한 기체가 생긴다.
방법 파라미터가 동일하고 플루오르화 수소산 대 산화제의 비율이 일정할 때, 온도의 상승 및 농도의 상승은 반응 촉진 작용을 한다.
반도체 웨이퍼의 조도를 낮추기 위해 기상 에칭이 사용됨으로써, 불순물을 제거하고 결정 구조의 표면 장애를 줄이기 위해 필요한 연마 제거가 감소될 수 있다.
상기 세척 및 에칭 방법은 바람직하게 개별 웨이퍼 처리로서 이루어진다.
본 발명에 따른 방법의 범주에서 특히 바람직한 450 ㎜의 직경을 가진 반도체 웨이퍼에는 500 ㎜ x 500 ㎜ 크기까지의 웨이퍼에 대해 설계된, 솔리드 스테이트 이큅먼트 코오포레이션/미국 소재(Solid State Equipment Corp./USA)의 SSEC 3400 ML이 특히 적합하다.
단계 g) - 반도체 웨이퍼의 에지의 연마
단계 g)에서, 반도체 웨이퍼의 에지의 연마가 이루어진다.
본 발명에 따른 방법의 단계 g)를 실시하기 위해, 통상의 자동 에지 연마가 적합하다.
US 5,989,105에는 연마 드럼이 알루미늄 합금으로 이루어지고 연마포를 포함하는 에지 연마 장치가 공지되어 있다.
반도체 웨이퍼는 통상 편평한 웨이퍼 홀더 상에, 소위 척 상에 고정된다. 반도체 웨이퍼의 에지는 척을 지나 돌출됨으로써, 이것은 연마 드럼에 대해 자유로이 접근 가능하다. 척에 대해 특정 각만큼 기울어져 중심 회전하며 연마포를 포함하는 연마 드럼과 반도체 웨이퍼를 가진 척은 서로 이동되며 연마제의 연속 공급 하에 서로 특정 압착력으로 압착된다.
에지 연마 시에 척은 그것에 지지된 반도체 웨이퍼와 함께 중심 회전된다.
척의 1 회전은 바람직하게 20 - 300 s, 특히 바람직하게 50 - 150 s(회전 시간)가 걸린다.
바람직하게는 300 - 1500 min- 1 의 회전수, 특히 바람직하게는 500 - 1000 min-1 의 회전수로 중심 회전되는, 연마포를 가진 연마 드럼, 및 척은 서로 이동되며, 연마 드럼은 반도체 웨이퍼에 대해 일정한 접근 각으로 경사져 접근하고, 반도체 웨이퍼는 척을 지나 약간 돌출됨으로써 연마 드럼에 대해 접근 가능하도록 척에 고정된다.
접근 각은 바람직하게 30 - 50°이다.
반도체 웨이퍼 및 연마 드럼은 특정 압착력으로 연마제의 연속 공급 하에, 바람직하게는 0.1 - 1 리터/min, 특히 바람직하게는 0.15 - 0.40 리터/min 의 연마제 흐름으로, 서로 압착되고, 압착력은 롤러에 고정된 평형추에 의해 조절될 수 있고, 바람직하게는 1 - 5 kg, 특히 바람직하게는 2 - 4 kg이다.
바람직하게는, 반도체 웨이퍼 또는 반도체 웨이퍼를 지지하는 척의 2 - 20 회전 후에, 특히 바람직하게는 2 - 8 회전 후에 연마 드럼과 반도체 웨이퍼가 서로 분리된다.
이러한 통상의 에지 연마 방법에서, 반도체 웨이퍼의 가장자리 영역에 있는 국부적 형상은 대개 부정적인 영향을 받는다. 이는, 이 경우 사용되는 비교적 "부드러운 에지 연마포"(통상 비교적 부드럽고 실리카 졸을 가진 연마포가 사용됨)로 에지 자체뿐만 아니라, 반도체 웨이퍼의 정면 및/또는 후면의 외부 부분도 연마되는 것과 관련되고, 이는, 연마제 현탁액이 제공된 연마포 내로의 경질 에지의 "삽입"에 의해 설명된다. 이로 인해, 실제 에지의 영역에서뿐만 아니라 정면 및/또는 후면 상의 인접 영역에서도 제거된다.
따라서, 본 발명에 따른 방법에서 반도체 웨이퍼의 에지 연마는 바람직하게 중심 회전 척 상의 반도체 웨이퍼의 고정, 반도체 웨이퍼, 및 척에 대해 경사진, 중심 회전하는, 단단히 결합된 연삭재를 포함하는 연마포(FAP-연마포)를 가진 연마 드럼의 이동, 그리고 고체를 포함하지 않는 연마제 용액을 연속 공급하는 상태에서의 반도체 웨이퍼와 연마 드럼의 압착에 의해 이루어진다.
이것에 의해, 반도체 웨이퍼의 정면 및/또는 후면의 인접 영역에 영향을 주지 않으면서 웨이퍼 에지에 의도적으로 영향을 주는 것이 가능하고, 따라서 예컨대 웨이퍼 에지에만 소정 형상 특성 및 표면 특성을 설정하는 것이 가능하다.
사용된 FAP-포는 표준적으로 사용되는 연마포보다 훨씬 더 경질이고 훨씬 더 작은 압축성을 가지며, 또한 알칼리로 충전된 실리카 졸 없이 - 예컨대 알칼리 용액의 사용에 의해서만 - 제거를 형성하는 장점을 갖는다. 이는 또한 웨이퍼 정면으로 연마제를 유도하는 것, 그리고 그에 따라 - 에칭으로 인한 예컨대 LLS(localised light scatterers)와 같은 증가된 결함률 형태인 - 웨이퍼 표면의 추가의 부정적 영향을 방지한다.
그외에도, 동일한 FAP-연마포에 의해, 에지 조도 및 에지 결함을 줄이기 위해, 부드럽게 제거하는 실리카 졸을 가진 짧은 소프트 연마 단계가 이어질 수 있다.
2개의 연마 단계들이 연달아 조정될 수 있어서, 웨이퍼 정면 및 웨이퍼 후면에서 웨이퍼 부분 위치의 부정적 영향 없이, 웨이퍼 에지 형상 및 웨이퍼 에지 표면에 의도적인 긍정적 영향이 주어질 수 있다.
기본적으로 반도체 웨이퍼는, 단단히 결합된 연삭재를 포함하는, 경질의 그리고 작은 압축성의 연마포가 표면에 접착된 연마 드럼에 의해, 알칼리 용액의 공급 하에 연마된다.
바람직하게는 후속해서 제 2 단계에서 동일한 연마포에 의해, 예컨대 약 1 중량% SiO2 를 가진 Glanzox 3900*과 같은 실리카 졸의 공급 하에 평탄화 단계가 이루어진다.
*Glanzox 3900은 일본 후지미 인코포레이티드(Fujimi Incorporated)에 의해 농축물로서 판매되는 연마제 현탁액의 제품명이다. 상기 농축물의 기본 용액은 10.5의 pH를 가지며, 30 내지 40 ㎚의 평균 입자 크기를 가진 약 9 중량% 콜로이드 SiO2를 포함한다.
FAP-포에 의한 이러한 에지 연마에 의해, 선행 기술에서 관찰되는, 반도체 웨이퍼의 가장자리 영역에서 국부적 형상의 열화가 방지되는 것으로 나타났다.
다른 장점은 에지 연마의 제거 단계에서 연마제 유도 및 그에 따라 웨이퍼 표면에서 제어되지 않은 에칭에 의한 표면 결함의 발생이 방지된다는 것이다.
에지 연마에 사용된 연마제 용액은 가장 간단한 경우 물, 바람직하게는 반도체 산업에서 통상적으로 사용되는 순도를 가진 탈이온수(DIW)이다.
연마제 용액은 나트륨카보네이트(Na2CO3), 칼륨카보네이트(K2CO3), 나트륨하이드록사이드(NaOH), 칼륨하이드록사이드(KOH), 암모늄하이드록사이드(NH4OH), 테트라메틸암모늄하이드록사이드(TMAH) 또는 이들의 임의의 혼합물과 같은 화합물을 포함할 수 있다.
칼륨카보네이트의 사용이 특히 바람직하다.
연마제 용액의 pH-값은 바람직하게 10 내지 12의 범위 내에 있고, 연마제 용액 중 상기 화합물의 양은 바람직하게 0.01 내지 10 중량%, 특히 바람직하게 0.01 내지 0.2 중량%이다.
연마제 용액은 또한 하나 또는 다수의 다른 첨가제, 예컨대 표면 활성제 및 계면활성제와 같은 표면 활성 첨가제, 보호 콜로이드로서 작용하는 안정화제, 보존제, 살생물제, 알코올 및 착물 형성제를 포함할 수 있다.
에지 연마의 바람직한 제 2 단계에서, 연삭재를 포함하는 연마제가 사용된다.
연마제 현탁액 중 연삭재의 양은 바람직하게 0.25 내지 20 중량%, 특히 바람직하게는 0.25 내지 1 중량%이다.
연삭재 입자의 크기 분포는 바람직하게는 단일모드(monomodal)이다.
평균 입자 크기는 5 내지 300 nm, 특히 바람직하게는 5 내지 50 nm이다.
연삭재는, 기판 재료를 기계식으로 제거하는 재료, 바람직하게는 원소 알루미늄, 세륨 또는 실리콘의 하나 또는 다수의 산화물로 이루어진다.
콜로이드-분산 규산(colloidally dispersed silica)을 포함하는 연마제 현탁액이 특히 바람직하다.
에지 연마의 선택적 제 2 단계에서는, 제 1 단계와는 달리 바람직하게는 나트륨카보네이트(Na2CO3), 칼륨카보네이트(K2CO3), 나트륨하이드록사이드(NaOH), 칼륨하이드록사이드(KOH), 암모늄하이드록사이드(NH4OH), 테트라메틸암모늄하이드록사이드(TMAH)와 같은 첨가제가 첨가되지 않는다.
그러나, 연마제 현탁액은 하나 또는 다수의 다른 첨가제, 예컨대 표면 활성제 및 계면활성제와 같은 표면 활성 첨가제, 보호 콜로이드로서 작용하는 안정화제, 보존제, 살생물제, 알코올 및 착물 형성제를 포함할 수 있다.
바람직하게는 본 발명에 따른 방법의 단계 g)에서 연삭재가 결합된 연마포(FAP-포 또는 FA-포)가 사용된다.
적합한 연삭재는 예컨대 원소 세륨, 알루미늄, 실리콘, 지르코늄의 산화물 입자 및 실리콘카바이드, 보론니트라이드 및 다이아몬드와 같은 경질 재료의 입자를 포함한다.
특히 적합한 연마포는 반복된 마이크로 구조를 나타내는 표면 토포그래피를 갖는다. 이 마이크로구조("posts")는 예컨대 원통형 또는 다각형 횡단면을 가진 기둥의 형태 또는 피라미드 또는 절두 피라미드의 형태를 갖는다.
이러한 연마포에 대한 상세한 설명은 예컨대 WO 92/13680 A1 및 US 2005/227590 A1에 포함되어 있다.
연마포에 결합된 세륨옥사이드 입자의 사용이 특히 바람직하다(US 6602117 B1 참고).
FAP-연마포의 평균 입자 크기는 바람직하게 0.1 내지 1.0 ㎛, 특히 바람직하게는 0.1 내지 0.25 ㎛ 이다.
다층 구조를 가진, 즉 연삭재를 포함하는 하나의 층, 강성 플라스틱으로 이루어진 하나의 층, 및 가요성 부직 층을 포함하는 연마포가 본 방법을 실시하기에 특히 적합하다. 상기 층들은 압력 감지 접착층에 의해 서로 결합된다.
강성 플라스틱으로 이루어진 층은 바람직하게 폴리카보네이트를 포함한다.
연마포는 폴리우레탄 폼으로 이루어진 추가 층을 포함할 수 있다.
연마포의 층들 중 하나는 가요성이다.
가요성 층은 바람직하게 부직 층이다.
가요성 층은 바람직하게 폴리에스테르 섬유를 포함한다. 폴리우레탄으로 액침된 부직 폴리에스테르 섬유의 층이 특히 적합하다.
가요성 층에 의해 포의 높이가 조절되고 끊임없는 전이를 따른다.
가요성 층은 바람직하게 연마포의 가장 하부 층에 상응한다. 그 위에 예컨대 폴리우레탄으로 이루어진 폼 층이 배치되며, 상기 폼 층은 접착층에 의해 가요성 층에 고정된다. PU-폼 위에 더 경질의 강성 재료, 바람직하게는 경질 플라스틱으로 이루어진 층이 배치되고, 이것에는 예컨대 폴리카보네이트가 적합하다. 이러한 강성 층 위에 마이크로 반복을 가진 층, 즉 고정된 연삭재 층이 배치된다.
가요성 층은 폼 층과 강성 층 사이에 또는 고정된 연삭재 층 바로 아래에 배치될 수 있다.
여러 층들의 고정은 바람직하게 감압 접착 층(PSA)에 의해 이루어진다.
발명자는 FAP-연마포의 선행 기술에 항상 존재하는 PU-폼 층이 없는 연마포가 양호한 결과를 가져온다는 것을 알아냈다.
이 경우, 연마포는 마이크로 반복을 가진 층, 가요성 층 및 강성 플라스틱, 예컨대 폴리카보네이트로 이루어진 층을 포함한다. 가요성 층은 연마포의 중간 또는 가장 하부 층일 수 있다.
사용된 FAP-연마포의 입자 크기는 바람직하게 0.1 ㎛보다 크거나 같고, 1.0 ㎛보다 작거나 같고, 특히 바람직하게는 0.1 - 0.25 ㎛이다.
단계 f) 및 단계 h) - FAP 및 CMP 에 의한 양면 연마
또한, 단계 f)에서 단단히 결합된 연삭재를 가진 연마포를 사용해서 반도체 웨이퍼의 정면의 연마가 이루어지고, 동시에 연삭재를 포함하지 않지만 연마포와 반도체 웨이퍼의 후면 사이에 연삭재를 포함하는 연마제가 제공되는, 연마포를 사용해서 반도체 웨이퍼의 후면의 연마가 이루어진다.
단계 g)에서 전술한 바와 같이 에지 연마가 이루어진다.
후속해서, 단계 h)에서 단단히 결합된 연삭재를 포함하는 연마포에 의해 반도체 웨이퍼의 후면의 연마가 이루어지고, 동시에 단단히 결합된 연삭재를 포함하지 않는 연마포를 사용해서 반도체 웨이퍼의 정면의 연마가 이루어지고, 이 경우 연삭재를 포함하는 연마제는 연마포와 반도체 웨이퍼의 정면 사이에 제공된다.
본 발명은 단계 f) 및 단계 h)에서, FAP-연마 및 CMP-연마는 동시에 정면/후면에서 그리고 나서 후면/정면에서 이루어짐으로써, 조합형 동시 양면 연마 프로세스를 제공한다. 종래의 DSP-단계 및 후속하는 별도의 CMP-단계는 생략된다.
단계 f) 및 단계 h)는 반도체 웨이퍼를 양면 연마하기 위한 기존 시스템에서, 예컨대 독일 렌트스부르크(Rendsburg)에 소재하는 페테르 볼테르스(Peter Wolters)의 타입 AC2000의 양면 연마 기계에서 실시될 수 있다.
이 연마 기계는 회전자 디스크를 구동시키기 위한 외부 림 및 내부 림의 핀 맞물림부를 포함한다. 이 시스템은 하나 또는 다수의 회전자 디스크에 대해 구성될 수 있다. 더 큰 처리량 때문에, 예컨대 DE 100 07 390 A1에 개시되어 있으며 회전자 디스크가 궤도에서 시스템 중심 주위로 이동되는, 다수의 회전자 디스크용 시스템이 바람직하다. 이 시스템에는 수평으로 자유롭게 회전 가능하고 연마포에 의해 커버되는 하부 연마 마스크 및 상부 연마 디스크가 포함된다.
연마 동안 반도체 웨이퍼들은 회전자 디스크의 리세스 내에, 그리고 회전되며 특정 연마 압력을 반도체 웨이퍼에 가하는 2개의 연마 디스크들 사이에 배치되는 한편, 연마제는 연속해서 공급된다. 이 경우, 회전자 디스크들은 운동하고, 바람직하게는 회전자 디스크의 원주에 있는 톱니들 내로 맞물리는 회전 핀 림에 의해 운동하게 된다.
전형적인 회전자 디스크는 3개의 반도체 웨이퍼들을 수용하기 위한 리세스들을 포함한다. 리세스의 원주에는 반도체 웨이퍼들의 파손 민감 에지를 보호해야 하는, 특히 회전자 디스크 바디의 금속의 노출을 방지해야 하는 인서트가 배치된다. 회전자 디스크 바디는 예컨대 금속, 세라믹, 플라스틱, 섬유 강화 플라스틱, 또는 플라스틱 또는 다이아몬드 층("diamond like carbon", DLC 층)으로 코팅된 금속으로 이루어질 수 있다. 이는 바람직하게는 강, 특히 바람직하게는 스테인리스 크롬강이다. 리세스들은 적어도 200 ㎜, 바람직하게는 300 ㎜, 특히 바람직하게는 450 ㎜의 직경 및 500 내지 1000 ㎛의 두께를 가진 홀수의 반도체 웨이퍼를 수용하도록 구성된다.
단단히 결합된 연삭재를 포함하지 않는 연마포로 연마하는 경우 사용되는 연마제는 연삭재를 포함한다. 이 경우, 연마제 현탁액이 사용된다.
연삭재 입자의 크기 분포는 바람직하게 단일모드이다.
평균 입자 크기는 5 내지 300 nm, 바람직하게는 5 내지 50 nm 이다.
연삭재는, 기판 재료를 기계식으로 제거하는 재료, 바람직하게는 원소 알루미늄, 세륨 또는 실리콘의 하나 또는 다수의 산화물로 이루어진다.
연마제 현탁액 중 연삭재의 양은 바람직하게 0.25 내지 20 중량%, 특히 바람직하게는 0.25 내지 1 중량%이다.
연마제 현탁액으로서 콜로이드-분산 규산의 사용이 특히 바람직하다.
예컨대, 수성 연마제, 바이어 아게(Bayer AG)의 Levasil® 200 및 후지미(Fujimi)의 Glanzox 3900®이 사용된다.
바람직하게는 연마제는 나트륨카보네이트(Na2CO3), 칼륨카보네이트(K2CO3), 나트륨하이드록사이드(NaOH), 칼륨하이드록사이드(KOH), 암모늄하이드록사이드(NH4OH), 테트라메틸암모늄하이드록사이드(TMAH)와 같은 첨가제를 포함한다.
연마제 현탁액은 하나 또는 다수의 다른 첨가제, 예컨대 표면 활성제 및 계면활성제와 같은 표면 활성 첨가제, 보호 콜로이드로서 작용하는 안정화제, 보존제, 살생물제, 알코올 및 착물 형성제를 포함할 수 있다.
단계 f) 및 단계 h)에 따른 본 발명의 방법에서, 결합된 연삭재를 포함하는 연마포(FAP-포 또는 FA-포 또는 FA-패드)가 사용된다.
적합한 연삭재는, 예컨대 원소 세륨, 알루미늄, 실리콘, 지르코늄의 산화물 입자 및 실리콘카바이드, 보론니트라이드 및 다이아몬드와 같은 경질 재료의 입자를 포함한다.
특히 적합한 연마포는 반복된 마이크로 구조를 나타내는 표면 토포그래피를 갖는다. 이 마이크로구조("posts")는, 예컨대 원통형 또는 다각형 횡단면을 가진 기둥의 형태 또는 피라미드 또는 절두 피라미드의 형태를 갖는다.
이러한 연마포에 대한 더 상세한 설명은, 예컨대 WO 92/13680 A1 및 US 2005/227590 A1에 포함된다.
예컨대 US 6602117 B1 에 개시된 바와 같은 세륨옥사이드로 이루어진 연삭재가 결합된 연마포의 사용이 특히 바람직하다.
사용된 FAP-연마포의 입자 크기(단단히 결합된 연삭재/입자의 크기)는 바람직하게 0.1 ㎛ 보다 크거나 같고 1.0 ㎛ 보다 작거나 같다.
0.1 내지 0.6 ㎛의 입자 크기가 더욱 바람직하다.
0.1 내지 0.25 ㎛의 입자 크기가 특히 바람직하다.
하나의 연마 디스크는 이러한 FAP-포를 포함한다.
제 2 연마 디스크는 종래의 CMP-연마포를 포함한다.
사용된 CMP-연마포는 다공성 매트릭스를 가진 연마포이다.
바람직하게 연마포는 열가소성 또는 열경화성 폴리머로 이루어진다. 재료로는 다수의 재료, 예컨대 폴리우레탄, 폴리카보네이트, 폴리아미드, 폴리아크릴레이트, 폴리에스테르 등이 있다.
바람직하게는 연마포가 고체의 마이크로-다공성 폴리우레탄을 포함한다.
폴리머로 액침된 펠트 또는 섬유 기판 또는 발포된 플레이트로 이루어진 연마포의 사용이 바람직하다.
코팅된/액침된 연마포들은 기판에서의 코팅에서와는 다른 공극 분포 및 공극 크기를 갖도록 형성될 수 있다.
연마포들은 편평하거나 천공될 수 있다.
연마포의 다공도를 제어하기 위해, 충전제가 연마포 내로 도입될 수 있다.
판매되는 연마포들은, 예컨대 Rodel Inc.의 SPM 3100 또는 Rohm & Hass의 DCP-시리즈의 포들 및 Marken IC1000TM, PolytexTM 또는 SUBATM 의 포들이다.
전술한 바와 같이, 양면 연마 기계에서 본 발명에 따른 방법의 단계 f) 및 단계 h)에 따른 연마를 실시할 때, 예컨대 렌트스부르크(Rendsburg)에 소재하는 페테르 볼테르스(Peter Wolters)의 타입 AC 2000에서처럼 선행 기술에서 필수적인 한 면의 헤이즈 프리(haze-free) 연마(CMP)가 생략되는데, 그 이유는 형상을 결정하는 그리고 표면 품질을 결정하는 연마가 하나의 타입의 기계에서 완전히 실시되기 때문이다.
선행 기술에서는 제거 및 헤이즈 프리 연마(DSP 및 CMP)가 서로 분리되어 그리고 상이한 연마 기계에서 실시되었다. 선행 기술에서는 CMP에 의해 반도체 웨이퍼의 정면만이 연마되었다.
최적의 웨이퍼 형상을 얻기 위해, 여기서는 특히 에지 형상(에지 롤-오프 제거)을 얻기 위해, 플래너테리 운동학과 고정된 연삭재 및 CMP-연마포의 조합된 사용을 이용한 동시 양면 연마가 바람직한데, 그 이유는 고정된 연삭재 연마 프로세스가, 필요한 연마 제거를 얻기 위한 경질의 그리고 선택적으로 오버 사이즈로 형성 가능한 포로 인해, 실리카 졸 함유 성분을 생략하는 것을 가능하게 하고, 반도체 웨이퍼의 가장자리 영역에 의도적으로 영향을 주는 것을 가능하게 하기 때문이다.
추가로, 연마 디스크들 중 하나의 연마 디스크에 CMP 단계의 CMP 연마포가 제공됨으로써, CMP 연마가 동시 양면 연마의 범주에 통합된다.
본 발명에 따른 양면 연마는 2개의 부분 연마 단계 f) 및 단계 h)에서 이루어지며, 이 단계들 사이에서 반도체 웨이퍼가 단계 g)에 따라 에지 연마된다.
바람직하게는 2단계 에지 연마가 이루어지고, 제 1 에지 연마는 양면 연마의 2개의 부분 단계 f)와 단계 h) 사이에서 실시되고, 제 2 에지 연마는 완전한 양면 연마의 종료 후에, 즉 단계 h) 후에 실시된다. 이는, 2 단계로의 이러한 분할에 의해 에지 연마를 더 미세하게 조정할 수 있게 하고, 따라서 반도체 웨이퍼의 가장자리 형상에 가능한 적은 영향을 줄 수 있게 한다.
바람직하게는 에지 연마의 2 단계가 단단히 결합된 연삭재를 가진 연마포에 의해 이루어진다.
바람직하게 제 2 에지 연마는 단계 g)에서 설명된 선택된 소프트 연마 단계와 같이, 연삭재를 포함하는 연마제 현탁액의 공급 하에 이루어진다.
연마제 현탁액 중의 연삭재의 양은 바람직하게 0.25 내지 20 중량%이다.
연마제 현탁액 중의 연삭재는 바람직하게 원소 알루미늄, 세륨 또는 실리콘의 산화물로 이루어진 하나 또는 다수의 그룹으로부터 선택된다.
바람직하게는 연마제 현탁액이 콜로이드-분산 규산이다.
바람직하게는 연마제 현탁액의 pH-값이 9 내지 11.5이다.
바람직하게는 연마제 현탁액의 pH-값이 나트륨카보네이트(Na2CO3), 칼륨카보네이트(K2CO3), 나트륨하이드록사이드(NaOH), 칼륨하이드록사이드(KOH), 암모늄하이드록사이드(NH4OH), 테트라메틸암모늄하이드록사이드(TMAH) 또는 이 화합물들의 임의의 혼합물로 이루어진 그룹으로부터 선택된 첨가제의 첨가에 의해 조절된다.
연마된 웨이퍼 후면의 특히 바람직하게 규정된 후면 조도를 얻기 위해, 후면의 추가의 단면 FAP-연마를 실시하는 것이 바람직할 수 있다:
이는, 바람직하게는 3개의 단계에서 각각, 연마포에 결합된 연삭재를 포함하며 연마 압력으로 반도체 웨이퍼의 후면에 압박되는 연마포를 사용해서 이루어진다. 제 1 단계에서는 고체 없는 연마제가, 제 2 및 제 3 단계에서는 연삭재를 포함하는 연마제가, 연마포와 반도체 웨이퍼의 후면 사이에 제공되고, 연마 압력은 제 1 단계 및 제 2 단계에서의 8-15 psi로부터 제 3 단계에서의 0.5-5 psi로 감소된다.
반도체 웨이퍼는 그 후면의 편평한 면 상에서 250 ㎛보다 작거나 같은 파장에 대해, 바람직하게는 0.3 내지 4.5 nm의 넓은 범위의 평균 표면 조도 Ra를 갖는다.
표면 조도를 결정하기 위해, 예컨대 250 ㎛ 필터를 가진 채프만 서피스 프로필터(Chapman Surface Profilter) MP 2000이 적합하다(250 ㎛ 보다 큰 공간 파장 = 표면 파형 데이터, Chapman Technical Note-TG-1, Rev-01-09 참고).
이러한 범위의 높은 후면 조도가 바람직하면, 0.5 - 1.0 ㎛의 입자 크기를 가진 FAP-포를 사용하는 것이 바람직하다.
낮은 후면 조도가 바람직하면, 0.1 - 0.25 ㎛의 입자 크기를 가진 FAP-포를 사용하는 것이 바람직하다.
본 발명에 따른 방법의 실리콘 웨이퍼의 후면 연마의 제 1 단계에서 연마제 용액은 가장 간단한 경우 물, 바람직하게는 반도체 산업에서 통상적으로 사용되는 순도를 가진 탈이온수(DIW)이다.
연마제 용액은 나트륨카보네이트(Na2CO3), 칼륨카보네이트(K2CO3), 나트륨하이드록사이드(NaOH), 칼륨하이드록사이드(KOH), 암모늄하이드록사이드(NH4OH), 테트라메틸암모늄하이드록사이드(TMAH) 또는 이들의 임의의 혼합물과 같은 화합물을 포함할 수 있다.
칼륨 카보네이트의 사용이 특히 바람직하다.
반도체 웨이퍼의 후면 연마의 제 2 단계에서, 연삭재를 포함하는 연마제가 사용된다.
연삭재는, 기판 재료를 기계식으로 제거하는 재료, 바람직하게는 원소 알루미늄, 세륨 또는 실리콘의 하나 또는 다수의 산화물로 이루어진다.
콜로이드-분산 규산을 포함하는 연마제 현탁액이 특히 바람직하다.
반도체 웨이퍼의 후면 연마의 제 3 단계에서는, 제 2 단계에서와 같이 연삭재를 포함하는 연마제가 사용된다. 연마 압력은 제 1 단계 및 제 2 단계에 비해 8-15 psi로부터 0.5-5 psi로 감소된다.
이러한 연마를 실시하기 위해, 예컨대 슈트라바우프 인크(Strasbaugh Inc.)의 연마 기계 "nHance 6EG"와 같은 종래의 연마 기계가 적합하다.
슈트라바우프 인크의 연마 기계는, 연마포를 가진 연마 디스크와 연마 헤드를 포함하고, 연마 헤드는 반도체 웨이퍼를 자동으로 처리한다. 연마 헤드는 카르단(cardan) 방식으로 지지되고, "백킹 패드(backing pad)"로 코팅된 고정 베이스 플레이트 및 가동성 가이드 링을 포함한다. 베이스 플레이트 내의 홀을 통해 2개의 중심 압력 구역, 하나의 내부 압력 구역 및 하나의 외부 압력 구역 내에 에어 쿠션이 형성되고, 상기 에어 쿠션 상에서 반도체 웨이퍼들이 연마 동안 부동한다. 반도체 웨이퍼와의 접촉 시 연마포에 예비 응력을 제공하고 연마포를 편평하게 지지하기 위해, 압축 공기 벨로우즈에 의해 가동성 가이드 링에 압력이 가해질 수 있다.
본 발명에 의해, 특히 450 ㎜의 직경을 가진 반도체 웨이퍼들을 제조하기 위한 새로운 프로세스 시퀀스가 제공된다.
특히 바람직한 실시예
하기에, 본 발명에 따른 방법의 특히 바람직한 실시예 A-F가 설명된다. 사용된 약어 PPG, DDG, FAP 및 CMP는 전술된 바 있다.
A
단결정으로부터의 웨이퍼의 분리 - 에지 라운딩 - PPG - 에지 라운딩 - 양면 미세 연삭 > 양면 FAP - 기상 에칭 - 후면의 FAP 및 동시에 후면의 CMP > 에지 연마 - 후면의 FAP 및 동시에 정면의 CMP - 에지 연마
B
단결정으로부터의 웨이퍼의 분리 - 에지 라운딩 - PPG - 에지 라운딩 - 양면 미세 연삭 > 후면의 FAP - 기상 에칭 - 후면의 FAP 및 동시에 후면의 CMP > 에지 연마 - 후면의 FAP 및 동시에 정면의 CMP - 에지 연마
C
단결정으로부터의 웨이퍼의 분리 - 에지 라운딩 - PPG - 에지 라운딩 - 양면 미세 연삭 > 정면의 FAP - 기상 에칭 - 후면의 FAP 및 동시에 후면의 CMP > 에지 연마 - 후면의 FAP 및 동시에 정면의 CMP - 에지 연마
D
단결정으로부터의 웨이퍼의 분리 - DDG - 에지 라운딩 - 양면 미세 연삭 > 양면 FAP - 기상 에칭 - 후면의 FAP 및 동시에 후면의 CMP > 에지 연마 - 후면의 FAP 및 동시에 정면의 CMP - 에지 연마
E
단결정으로부터의 웨이퍼의 분리 - DDG - 에지 라운딩 - 양면 미세 연삭 > 후면의 FAP - 기상 에칭 - 후면의 FAP 및 동시에 후면의 CMP > 에지 연마 - 후면의 FAP 및 동시에 정면의 CMP - 에지 연마
F
단결정으로부터의 웨이퍼의 분리 - DDG - 에지 라운딩 - 양면 미세 연삭 > 정면의 FAP - 기상 에칭 - 후면의 FAP 및 동시에 후면의 CMP > 에지 연마 - 후면의 FAP 및 동시에 정면의 CMP - 에지 연마
에지 연마의 종료 단계 후에, 바람직하게는 최종 세척이 이어진다.
또한, 반도체 웨이퍼가 열처리될 수 있거나 또는 에피택셜 층이 반도체 웨이퍼에 제공될 수 있다.

Claims (23)

  1. 반도체 웨이퍼의 제조 방법으로서,
    a) 단결정으로부터 분리된 상기 반도체 웨이퍼의 양면으로부터 재료를 제거하는 단계;
    b) 상기 반도체 웨이퍼의 에지를 라운딩하는 단계;
    c) 상기 반도체 웨이퍼의 정면 및 후면을 연삭하는 단계로서, 상기 반도체 웨이퍼의 각각 하나의 면이 웨이퍼 홀더에 의해 고정되는 한편, 다른 면은 연삭 공구로 가공되는 것인 단계;
    d) 단단히 결합된 연삭재를 포함하는 연마포로 상기 반도체 웨이퍼의 적어도 하나의 면을 연마하는 단계;
    e) 상기 반도체 웨이퍼의 면당 1 ㎛ 이하의 재료 제거량만큼 에천트로 상기 반도체 웨이퍼의 양면을 처리하는 단계;
    f) 단단히 결합된 연삭재를 포함하는 연마포를 사용해서 상기 반도체 웨이퍼의 정면을 연마하고, 동시에 연삭재를 포함하지 않는 연마포로 상기 반도체 웨이퍼의 후면을 연마하는 단계로서, 연삭재를 포함하는 연마제가 연마포와 상기 반도체 웨이퍼의 후면 사이에 제공되는 것인 단계;
    g) 상기 반도체 웨이퍼의 에지를 연마하는 단계;
    h) 단단히 결합된 연삭재를 포함하는 연마포로 상기 반도체 웨이퍼의 후면을 연마하고, 동시에 단단히 결합된 연삭재를 포함하지 않은 연마포로 상기 반도체 웨이퍼의 정면을 연마하는 단계로서, 연삭재를 포함하는 연마제는 연마포와 상기 반도체 웨이퍼의 정면 사이에 제공되는 단계
    를 포함하는 반도체 웨이퍼의 제조 방법.
  2. 제 1항에 있어서, 상기 단계 a)는 동시 양면 연삭(DDG)인 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  3. 제 1항에 있어서, 상기 단계 a)는 PPG에 의해 이루어지는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  4. 제 3항에 있어서, 상기 반도체 웨이퍼에 단계 a)에 따른 PPG 단계의 실시 전에 이미 라운딩 에지가 제공되고, 상기 반도체 웨이퍼의 에지는 상기 PPG 단계의 실시 후에 다시 단계 b)에 따라 라운딩되는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 단계 c)에 따른 정면 연삭 및 후면 연삭은 순차적으로 이루어지는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 단계 c)에 따른 정면 연삭 및 후면 연삭은 # 2000 - # 8000의 입자 크기를 가진 연삭 공구에 의해 이루어지는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서, 상기 단계 d)에서 상기 반도체 웨이퍼의 정면이 연마되는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  8. 제 1항 내지 제 6항 중 어느 한 항에 있어서, 상기 단계 d)에서 상기 반도체 웨이퍼의 후면이 연마되는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  9. 제 1항 내지 제 6항 중 어느 한 항에 있어서, 상기 단계 d)에서 상기 반도체 웨이퍼의 정면 및 후면이 연마되는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  10. 제 1항 내지 제 9항 중 어느 한 항에 있어서, 상기 단계 d)에서 고체 없는 연마제 용액이 상기 반도체 웨이퍼의 연마될 면과 상기 연마포 사이에 제공되는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  11. 제 1항 내지 제 10항 중 어느 한 항에 있어서, 상기 단계 d)에서 사용되는 상기 연마포는 실리콘카바이드, 보론니트라이드, 다이아몬드 및 원소 세륨, 알루미늄, 실리콘, 지르코늄의 산화물로 이루어진 그룹으로부터 선택된 연삭재 입자를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  12. 제 11항에 있어서, 상기 연삭재 입자의 입자 크기는 0.1 ㎛보다 크거나 같고, 1.0 ㎛보다 작거나 같은 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  13. 제 1항 내지 제 12항 중 어느 한 항에 있어서, 상기 단계 f)에서 상기 반도체 웨이퍼의 면 당 재료 제거량이 0.1 nm 이상이며 1 ㎛ 이하인 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  14. 제 13항에 있어서, 상기 단계 f)에서 상기 반도체 웨이퍼들은 플루오르화 수소산 및 상기 반도체 웨이퍼의 표면을 산화시키는 적어도 하나의 산화제를 포함하는 기체로 처리되는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  15. 제 1항 내지 제 14항 중 어느 한 항에 있어서, 상기 단계 g)에서 중심 회전되는 반도체 웨이퍼의 에지가 특정 힘으로 중심 회전되는 연마 드럼에 대해 압박되고, 상기 연마 드럼에는 단단히 결합된 연삭재를 포함하는 연마포가 제공되고, 고체를 포함하지 않는 연마제 용액이 연속해서 공급되는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  16. 제 15항에 있어서, 상기 단계 g)에서 사용되는, 연삭재를 포함하는 상기 연마포는, 제 11항 또는 제 12항에 따른 연마포에 상응하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  17. 제 1항 내지 제 16항 중 어느 한 항에 있어서, 상기 단계 f) 및 단계 h)에서 사용되는, 연삭재를 포함하는 연마포는 제 11항 또는 제 12항에 따른 연마포에 상응하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  18. 제 17항에 있어서, 연삭재를 포함하지 않는 나머지 연삭포는 다공성 매트릭스를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  19. 제 1항 내지 제 18항 중 어느 한 항에 있어서, 상기 단계 f) 및 단계 h)에서 사용되는, 연삭재를 포함하는 연마제는 원소 알루미늄, 세륨 또는 실리콘의 하나 또는 다수의 산화물로 이루어진 그룹으로부터 선택된 입자를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  20. 제 1항 내지 제 18항 중 어느 한 항에 있어서, 상기 연마제는 콜로이드-분산 규산(colloidally dispersed silica)인 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  21. 제 1항 내지 제 20항 중 어느 한 항에 있어서, 2 단계 에지 연마가 이루어지고, 제 1 에지 연마는 단계 g)에서 이루어지고, 제 2 에지 연마는 단계 h) 후에 이루어지는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  22. 제 21항에 있어서, 상기 제 2 에지 연마는, 제 19항 또는 제 20항의 상기 연마제에 상응하는, 연삭재를 포함하는 연마제 용액의 공급 하에 이루어지는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  23. 제 1항 내지 제 22항 중 어느 한 항에 있어서, 상기 후면의 추가 연마가 단계 h) 후에 이루어지고, 상기 후면은 3개의 단계에서 각각, 상기 연마포에 결합된 연삭재를 포함하며 연마 압력으로 상기 반도체 웨이퍼의 후면에 압박되는 연마포를 사용해서 연마되고, 제 1 단계에서는 고체를 포함하지 않는 연마제가, 제 2 단계 및 제 3 단계에서는 연삭재를 포함하는 연마제가, 연마포와 반도체 웨이퍼의 후면 사이에 제공되고, 연마 압력은 제 1 단계 및 제 2 단계에서의 8 - 15 psi로부터 제 3 단계에서의 0.5 - 5 psi로 감소되는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
KR1020127005720A 2009-08-26 2010-08-11 반도체 웨이퍼의 제조 방법 KR101316364B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009038941.5 2009-08-26
DE102009038941A DE102009038941B4 (de) 2009-08-26 2009-08-26 Verfahren zur Herstellung einer Halbleiterscheibe
PCT/EP2010/004916 WO2011023297A1 (de) 2009-08-26 2010-08-11 Verfahren zur herstellung einer halbleiterscheibe

Publications (2)

Publication Number Publication Date
KR20120048670A true KR20120048670A (ko) 2012-05-15
KR101316364B1 KR101316364B1 (ko) 2013-10-08

Family

ID=43384186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127005720A KR101316364B1 (ko) 2009-08-26 2010-08-11 반도체 웨이퍼의 제조 방법

Country Status (9)

Country Link
US (1) US8343873B2 (ko)
EP (1) EP2471088A1 (ko)
JP (1) JP5458176B2 (ko)
KR (1) KR101316364B1 (ko)
CN (1) CN102484042B (ko)
DE (1) DE102009038941B4 (ko)
MY (1) MY153463A (ko)
SG (1) SG178470A1 (ko)
WO (1) WO2011023297A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10065288B2 (en) 2012-02-14 2018-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical mechanical polishing (CMP) platform for local profile control
JP6045869B2 (ja) * 2012-10-01 2016-12-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
CN103029026B (zh) * 2012-12-13 2014-11-26 天津中环领先材料技术有限公司 一种超高清洗能力的单晶硅晶圆片清洗方法
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
DE102013204839A1 (de) * 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
JP6106535B2 (ja) * 2013-06-24 2017-04-05 昭和電工株式会社 ＳｉＣ基板の製造方法
KR102379168B1 (ko) * 2014-09-16 2022-03-29 삼성전자주식회사 반도체 칩 본딩 장치
CN106141903A (zh) * 2015-04-11 2016-11-23 天津西美科技有限公司 双面陶瓷研磨盘的合成
CN106466805B (zh) * 2015-08-19 2020-01-14 台湾积体电路制造股份有限公司 用于局部轮廓控制的化学机械抛光(cmp)平台
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
JP6779541B1 (ja) * 2019-07-02 2020-11-04 株式会社東京ダイヤモンド工具製作所 合成砥石
CN112386128B (zh) * 2020-11-16 2021-11-05 台州智子科技有限公司 一种咖啡饮料的原料研磨装置
CN112658975A (zh) * 2020-12-17 2021-04-16 江苏集萃精凯高端装备技术有限公司 片状氧化镥激光晶体研磨方法
CN113601376A (zh) * 2021-08-10 2021-11-05 山西烁科晶体有限公司 碳化硅双面抛光中单面抛光速率的测定方法
CN114770366B (zh) * 2022-05-17 2023-11-17 西安奕斯伟材料科技股份有限公司 一种硅片双面研磨装置的静压板及硅片双面研磨装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3905162A (en) 1974-07-23 1975-09-16 Silicon Material Inc Method of preparing high yield semiconductor wafer
US4655191A (en) 1985-03-08 1987-04-07 Motorola, Inc. Wire saw machine
DE3942671A1 (de) 1989-12-22 1991-06-27 Wacker Chemitronic Drahtsaege zum abtrennen von scheiben von stab- oder blockfoermigen werkstuecken und ihre verwendung
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
DE4123095A1 (de) 1991-07-12 1993-01-14 Wacker Chemitronic Verfahren und vorrichtung zur herstellung von nahtlosen band- und drahtschlaufen, und deren verwendung als trennwerkzeuge in band- und drahtsaegen
DE4224395A1 (de) 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
JP3620554B2 (ja) 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
DE19732433A1 (de) 1996-07-29 1998-02-12 Mitsubishi Material Silicon Verfahren und Gerät zum Polieren von Schrägkanten von Halbleiterwafern
US5692950A (en) 1996-08-08 1997-12-02 Minnesota Mining And Manufacturing Company Abrasive construction for semiconductor wafer modification
US5897426A (en) 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
JP3292835B2 (ja) 1998-05-06 2002-06-17 信越半導体株式会社 薄板ワークの平面研削方法およびその研削装置
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
US6299514B1 (en) 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
JP3951496B2 (ja) 1999-03-30 2007-08-01 光洋機械工業株式会社 薄板円板状ワークの両面研削装置
JP3494119B2 (ja) * 2000-04-24 2004-02-03 三菱住友シリコン株式会社 両面研磨装置を用いた半導体ウェーハの研磨方法
JP2002124490A (ja) * 2000-08-03 2002-04-26 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
WO2002035593A1 (fr) * 2000-10-26 2002-05-02 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes, appareil de polissage et plaquette
DE10058305A1 (de) 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
JP2002164306A (ja) * 2000-11-27 2002-06-07 Mitsubishi Materials Silicon Corp 半導体ウェーハ用研磨液
JP4462778B2 (ja) 2001-03-21 2010-05-12 三洋電機株式会社 加熱調理器
JP2002307303A (ja) 2001-04-10 2002-10-23 Koyo Mach Ind Co Ltd 薄板円板状ワークの両面研削方法および装置
US6599177B2 (en) 2001-06-25 2003-07-29 Saint-Gobain Abrasives Technology Company Coated abrasives with indicia
JP2003142434A (ja) * 2001-10-30 2003-05-16 Shin Etsu Handotai Co Ltd 鏡面ウエーハの製造方法
US7416962B2 (en) * 2002-08-30 2008-08-26 Siltronic Corporation Method for processing a semiconductor wafer including back side grinding
DE10344602A1 (de) 2003-09-25 2005-05-19 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
DE102005012446B4 (de) * 2005-03-17 2017-11-30 Siltronic Ag Verfahren zur Material abtragenden Bearbeitung einer Halbleiterscheibe
JP4820108B2 (ja) * 2005-04-25 2011-11-24 コマツＮｔｃ株式会社 半導体ウエーハの製造方法およびワークのスライス方法ならびにそれらに用いられるワイヤソー
DE102005034120B4 (de) * 2005-07-21 2013-02-07 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102006032455A1 (de) 2006-07-13 2008-04-10 Siltronic Ag Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben sowie Halbleierscheibe mit hervorragender Ebenheit
DE102007026292A1 (de) 2007-06-06 2008-12-11 Siltronic Ag Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben
DE102007035266B4 (de) 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE102007049811B4 (de) * 2007-10-17 2016-07-28 Peter Wolters Gmbh Läuferscheibe, Verfahren zur Beschichtung einer Läuferscheibe sowie Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben

Also Published As

Publication number Publication date
EP2471088A1 (de) 2012-07-04
DE102009038941A1 (de) 2011-03-10
US8343873B2 (en) 2013-01-01
SG178470A1 (en) 2012-04-27
US20120149198A1 (en) 2012-06-14
KR101316364B1 (ko) 2013-10-08
WO2011023297A1 (de) 2011-03-03
JP2013502733A (ja) 2013-01-24
CN102484042A (zh) 2012-05-30
CN102484042B (zh) 2014-11-19
DE102009038941B4 (de) 2013-03-21
MY153463A (en) 2015-02-13
JP5458176B2 (ja) 2014-04-02

Similar Documents

Publication Publication Date Title
KR101316364B1 (ko) 반도체 웨이퍼의 제조 방법
KR101230112B1 (ko) 반도체 웨이퍼 제조 방법
JP5538253B2 (ja) 半導体ウェハの製造方法
JP5127882B2 (ja) 半導体ウェハの両面研磨方法
KR101229707B1 (ko) 반도체 웨이퍼의 양면 연마 방법
KR101152462B1 (ko) 반도체 웨이퍼 에지의 폴리싱 방법
JP5697368B2 (ja) 両面で半導体ウェハを化学的に研削する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160922

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170922

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 6