KR20120045049A - 전기적으로 펌핑된 광전자 반도체 칩 - Google Patents

전기적으로 펌핑된 광전자 반도체 칩 Download PDF

Info

Publication number
KR20120045049A
KR20120045049A KR1020127006584A KR20127006584A KR20120045049A KR 20120045049 A KR20120045049 A KR 20120045049A KR 1020127006584 A KR1020127006584 A KR 1020127006584A KR 20127006584 A KR20127006584 A KR 20127006584A KR 20120045049 A KR20120045049 A KR 20120045049A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
optoelectronic semiconductor
quantum wells
layers
radioactive
Prior art date
Application number
KR1020127006584A
Other languages
English (en)
Other versions
KR101682345B1 (ko
Inventor
마티아스 페터
토비아스 마이어
위르겐 오프
테츠야 타키
요아힘 헤르트코른
마티아스 사바틸
안스가르 라우브슈
안드레아스 비버스도르프
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20120045049A publication Critical patent/KR20120045049A/ko
Application granted granted Critical
Publication of KR101682345B1 publication Critical patent/KR101682345B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 전기적으로 펌핑된 광전자 반도체 칩(1)에 관한 것으로서, 상기 반도체 칩의 적어도 한 가지 실시 예에서 상기 광전자 반도체 칩은 2개 이상의 방사성 양자 웰(2)을 포함하며, 이 경우 상기 방사성 양자 웰들(2)은 InGaN을 포함하거나 InGaN으로 이루어진다. 또한, 상기 광전자 반도체 칩(1)은 2개 이상의 피복 층(4)을 포함하며, 상기 피복 층들은 AlGaN을 포함하거나 AlGaN으로 이루어진다. 피복 층들 각각(4)은 방사성 양자 웰들 중 정확히 하나의 방사성 양자 웰(2)에 할당되어 있다. 상기 피복 층들(4)은 각각 할당된 방사성 양자 웰(2)의 p-측면에 존재한다. 상기 방사성 양자 웰(2)과 할당된 피복 층(4) 간의 간격은 최대 1.5㎚이다.

Description

전기적으로 펌핑된 광전자 반도체 칩 {ELECTRICALLY PUMPED OPTOELECTRONIC SEMICONDUCTOR CHIP}
본 발명은 전기적으로 펌핑된 광전자 반도체 칩에 관한 것이다.
간행물 US 6,849,881 B1호는 다중 양자 웰 구조물을 갖는 광전자 반도체 칩과 관련이 있다.
간행물 US 2002/0179923 A1호에는 발광 다이오드가 제시되어 있다.
본 발명의 과제는 낮은 전류 밀도에서 높은 효율을 보이는 전기적으로 펌핑된 광전자 반도체 칩을 제공하는 것이다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 상기 광전자 반도체 칩은 2개 이상의 방사성 양자 웰(quantum well)을 갖는다. "방사성"이라는 표현은 반도체 칩의 작동 중에 상기 양자 웰들 안에서 전자기 방사선이 발생되는 것을 의미한다. 예를 들어 각각의 방사성 양자 웰 안에서는, 반도체 칩에 의해서 발생된 전체 방사선을 기준으로, 적어도 2.5%, 특히 적어도 4.0%의 출력율이 발생된다. 방사선의 파장은 바람직하게 파장이 420㎚ (420㎚ 이상) 내지 480㎚인 경우 자외선 및/또는 가시 스펙트럼 범위에 놓일 수 있다.
"양자 웰"이라는 표기는 양자화의 차원과는 전혀 관련이 없다. 따라서, "양자 웰"이라는 용어는 예컨대, 다차원 양자 웰들, 1차원 양자 선들(quantum wire), 0차원으로 간주되는 양자 점들(quantum dot) 그리고 상기 구조물들의 각각의 조합을 포함한다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 상기 광전자 반도체 칩은 전기적으로 펌핑되었다. 다시 말해, 반도체 칩의 p-측 전기 접속부 및 n-측 전기 접속부에는 각각 포지티브 또는 네거티브 전하 캐리어가 주입되며, 상기 전하 캐리어들은 반도체 칩의 용도에 따른 작동 중에 각각 다른 측 연결부 쪽으로 전파(propagate)된다. 상기 반도체 칩에 의한 전파 시에는 상기 전하 캐리어들이 적어도 부분적으로 방사성 양자 웰들 내부로 이르고, 상기 양자 웰들 내부에서는 포지티브 전하 캐리어들이 네거티브 전하 캐리어들과 적어도 부분적으로 재결합한다. 이러한 전하 캐리어 재-결합에 의해서는 반도체 칩에 의해 방출된 방사선이 발생된다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 방사성 양자 웰들은 InGaN을 포함하거나 InGaN으로 이루어진다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 상기 광전자 반도체 칩은 2개 이상의 피복 층을 포함하며, 상기 피복 층들은 AlGaN을 포함하거나 AlGaN으로 이루어진다. 각각의 피복 층은 바람직하게 방사성 양자 웰들 중 적어도 하나의 양자 웰에 할당되어 있다. 특히, 피복 층들과 방사성 양자 웰들 사이에는 1대 1 대응하는 할당이 이루어진다.
"방사성 양자 웰들이 InGaN으로 이루어지고, 피복 층들이 AlGaN을 포함한다."라는 표현은 상기 양자 웰들 및 피복 층들이 단지 인용한 원자들로만 이루어지고, 예를 들어 도펀트 형태로 이종 원자들의 혼합물을 포함하는 것을 의미할 수 있다. 방사성 양자 웰들 그리고 피복 층들에 상호 결합된 모든 이종 원자 성분은 바람직하게 각각 최대 1 원자-%, 특히 최대 0.1 원자-%, 바람직하게는 최대 0.01 원자-%이다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 피복 층들은 방사성 양자 웰들의 각 하나의 p-측면에 존재한다. "피복 층들이 P-측면에 존재한다."라는 표현은, 피복 층이 반도체 칩의 작동 중에 포지티브 전하 캐리어들의 주 전파 방향으로 할당된 방사성 양자 웰 앞에 배치되었음을 의미한다. 다른 말로 표현하자면, 포지티브 전하 캐리어들, 특히 소위 홀들은 반도체 칩의 용도에 따른 작동 중 제일 먼저 피복 층 그리고 나서 상기 피복 층에 할당된 방사성 양자 웰을 관통한다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 방사성 양자 웰들과 각각 할당된 피복 층들 사이의 간격은 최대 1.5㎚, 특히 최대 1.0㎚, 바람직하게는 최대 0.5㎚이다. 다시 말해, 상기 피복 층들은 방사성 양자 웰들에 아주 근접하는 위치에 있다.
전기적으로 펌핑된 광전자 반도체 칩의 적어도 한 가지 실시 예에서, 상기 광전자 반도체 칩은 2개 이상의 방사성 양자 웰을 가지며, 이 경우 상기 방사선 양자 웰은 InGaN을 포함하거나 InGaN으로 이루어진다. 또한, 상기 광전자 반도체 칩은 2개 이상의 피복 층을 포함하며, 상기 피복 층들은 AlGaN을 포함하거나 AlGaN으로 이루어진다. 각각의 피복 층은 상기 방사성 양자 웰들 중 적어도 하나의 양자 웰에 할당되었다. 상기 피복 층들은 상기 할당된 방사성 양자 웰들의 각 하나씩의 p-측면에 위치한다. 방사성 양자 웰과 할당된 피복 층 사이의 간격은 최대 1.5㎚이다.
다수의 양자 웰을 사용함으로써, 반도체 칩의 작동 중에는 방사성 양자 웰당 유효 전하 캐리어 밀도가 감소될 수 있다. 이러한 전하 캐리어 밀도 감소는 재차, 각각 방사성 양자 웰들 중 하나의 방사성 양자 웰에 적합하게 내부 및 외부 양자 효율 증가를 야기할 수 있다. 따라서, 순방향 전압 하강과 마찬가지로, 반도체 칩에 의해서 방출된 휘도 상승도 함께 나타난다.
인용한 바와 같이, AlGaN으로 이루어진 피복 층들이 사용되어 InGaN-양자 웰들에 제공되면, 압전 필드들과 같은 경계 전하 효과로 인해 반도체 재료의 전도대(conduction band) 및 가전자대(valence band)의 구조물들이 구부러지게 된다. 전도대 및 가전자대의 이러한 구부러짐에 의해서는 네거티브 전하 캐리어들, 특히 전자들이 더 우수하게 차단된다. 반면에 포지티브 전하 캐리어들에 의해, 특히 소위 홀들에 의해서는 라인이 조장되었다. 포지티브 전하 캐리어들의 이동성 개선으로 인해, 방사성 양자 웰 내에서는 포지티브 및 네거티브 전하 캐리어들의 웨이브 기능의 오버랩이 효과적으로 상승될 수 있다.
상승된 웨이브 기능 오버랩에 의해서는 포지티브 및 네거티브 전하 캐리어의 재결합률이 증가할 수 있다. 또한, 이러한 재결합률 증가는 반도체 칩의 소전류 특성 및 예컨대 120℃를 초과하는 온도 또는 약 120℃의 온도에서의 고온 안정성을 개선할 수 있다. 다른 말로 표현하자면, 상대적으로 높은 양자 수율과 함께 전류 밀도가 낮고 그리고 고온인 상황에서 광이 방출된다. 그 외에도 양자 웰들이 더 활발히 방사성을 띄고, 더 나아가 양자 웰당 전하 캐리어 밀도가 축소된 결과로서 순방향 전압이 하강될 수 있도록 포지티브 전하 캐리어들의 이동성이 상승될 수 있다.
반도체 칩의 온도 안정성을 상승하기 위한 추가의 가능성은 보다 적은 그리고 비교적 얇은 양자 웰을 형성하는 것이다. 하지만, 이러한 양자 웰 형성은 실온에서는 효율 감소와 함께 나타날 수 있다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 상기 반도체 칩은 에피택셜 성장에 의해 제조되었다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 피복 층들의 알루미늄 함량은 20% (20% 이상) 내지 70%이다. 다른 말로 하자면, GaN의 갈륨 격자 위치들의 20% 내지 70%가 알루미늄 원자에 의해 점유되었다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 피복 층들은 0.2㎚ (0.2㎚ 이상) 내지 1.5㎚, 특히 0.5㎚ (0.5㎚ 이상) 내지 1.0㎚의 두께 또는 평균 두께를 갖는다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 상기 반도체 칩은 2개 이상의 중간층을 포함한다. 상기 중간층들은 GaN으로 이루어지거나 GaN을 포함한다. "중간층들이 GaN을 포함한다."라는 표현은, 1 원자-% 미만, 특히 0.1 원자-% 미만, 바람직하게는 0.01 원자-% 미만의 농도를 갖는 이종 원자들이 상기 중간층 내에 있다는 것을 의미할 수 있다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 각 하나의 피복 층과 상기 피복 층에 할당된 방사성 양자 웰 사이에는 각 하나의 중간층이 위치한다. 이 경우 상기 중간층은 방사성 양자 웰뿐만 아니라 할당된 피복 층에도 직접 접촉한다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 중간층들의 두께는 각각 0.3㎚ (0.3㎚ 이상) 내지 1.2㎚, 특히 0.4㎚ (0.4㎚ 이상) 내지 0.8㎚이다. 상기 방식으로 중간층들이 형성되면, 피복 층들의 알루미늄 함량은 바람직하게 40% (40% 이상) 내지 70%이다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 방사성 양자 웰들, 피복 층들 및/또는 중간층들의 전이 구역은 1개의 단분자층(monolayer)(1개 이상의 단분자층) 내지 3개의 단분자층의 두께를 갖는다. 이 경우 단분자층은 조밀하게 패킹된, 원자들로 이루어진 개별 층이다. 그러므로 단분자층의 두께는 거의 단분자층 원자들의 평균 원자 지름에 상응한다. GaN의 경우에는 단분자층의 두께가 약 0.3㎚ 내지 0.4㎚이다.
전이 구역에서는 단분자층들 중 하나의 단분자층의 화학양론적 조성이 예컨대 방사성 양자 웰들로부터 예를 들면 피복 층의 화학양론적 조성으로 변경된다. 다른 말로 표현하자면, 단분자층 내부에 있는 전이 구역에는 예를 들어 InGaN뿐만 아니라 AlGaN도 1개의 단분자층 내부로 한정하여 국부적으로 존재한다. 이 경우 단분자층들은 반도체 칩의 성장 방향에 수직인 주 연장 방향을 갖는다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 방사성 양자 웰들과 각각 할당된 피복 층들 간의 간격은 최대 2개의 단분자층에 이른다. 다른 말로 표현하자면, 제조 오차의 범위 내에서 특히 InGaN만을 갖는 양자 웰의 단분자층과 제조 오차의 범위 내에서 AlGaN만을 포함하는 피복 층의 단분자층 사이에는 InGaN, GaN 및/또는 AlGaN의 혼합물을 갖는 최대 2개의 단분자층만 놓인다. 본 실시 예에서, 상기 피복 층의 알루미늄 함량은 바람직하게 20% (20% 이상) 내지 50%이다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 상기 광전자 반도체 칩은 3개의 방사성 양자 웰 (3개 이상의 방사성 양자 웰) 내지 20개의 방사성 양자 웰, 특히 5개의 방사성 양자 웰 (5개 이상의 방사성 양자 웰) 내지 15개의 방사성 양자 웰을 포함한다. 이 경우 반도체 칩은 상대적으로 더 많은 수의 양자 웰, 예를 들면 30개보다 많은 수의 양자 웰을 포함할 수 있으며, 그러한 경우에는 반도체 칩의 작동 중에 양자 웰들의 일부분만 방사성을 띈다. 다른 말로 표현하자면, 이러한 경우에는 반도체 칩이 방사성 양자 웰들 및 비방사성 양자 웰들 모두를 포함할 수 있다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 성장 방향으로 연속하는 2개의 피복 층 간의 간격은 3㎚ (3㎚ 이상) 내지 8㎚, 특히 4㎚ (4㎚ 이상) 내지 6㎚이다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 방사성 양자 웰들의 밴드 갭은 각각 2.55 eV (2.55 eV 이상) 내지 3.0 eV이다. 방사선 양자 웰들의 밴드 갭이 이러한 값 범위에 있는 경우, 포지티브 전하 캐리어들의 이동성 상승은 AlGaN으로 이루어지거나 AlGaN을 포함하는 피복 층에 의해 효과적이게 된다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 중간층의 평균 밴드 갭은 할당된 방사성 양자 웰의 평균 밴드 갭에 비해 적어도 20%만큼 상승하였다. 다른 말로 표현하면, 평균 밴드 갭이 할당된 방사성 양자 웰의 영역에 대해 평균으로 존재하는 바와 같이, 중간층 영역 내 평균 밴드 갭은 상기 방사성 양자 웰의 밴드 갭의 적어도 120%, 특히 적어도 130%이다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 평균 밴드 갭은 방사성 양자 웰의 n-측면의 상응하는 영역 내에서보다 방사성 양자 웰의 p-측면에 바로 인접하는 방사성 양자 웰의 외부 영역에서 더 크다. 이 경우 n-측면은 반도체 칩의 n-측 연결부 쪽을 향한다. p-측면 및 n-측면의 방사성 양자 웰 외부 영역들은 바람직하게 0.4㎚ (0.4㎚ 이상) 내지 1.0㎚, 특히 0.6㎚의 폭을 갖는다. 또한, p-측면 영역의 평균 밴드 갭은 바람직하게 n-측면 영역의 평균 밴드 갭의 적어도 105%, 특히 적어도 110%이다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 이웃하는 2개의 방사성 양자 웰은 서로 상이한 평균 밴드 갭을 갖는다. 다른 말로 표현하면, 상기 이웃하는 방사성 양자 웰들은 반도체 칩의 작동 중에 상이한 파장들을 갖는 방사선들을 방출할 목적으로 설치되었다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 이웃하는 양자 웰들 간의 평균 밴드 갭의 편차는 0.03 eV (0.03 eV 이상) 내지 0.20 eV, 특히 0.05 eV (0.05 eV 이상) 내지 0.18 eV이다.
광전자 반도체 칩의 적어도 한 가지 실시 예에 따라, 상기 광전자 반도체 칩은 적어도 하나의 배리어 층을 포함하며, 상기 배리어 층은 이웃하는 2개의 방사성 양자 웰 사이에 배치되었다. 바람직하게 상기 배리어 층은 GaN을 포함하거나 GaN으로 이루어진다. 특히, 상기 배리어 층은 피복 층들 그리고 상기 피복 층에 할당되지 않은 방사성 양자 웰에 직접 인접한다.
후속해서 본 발명에 따른 광전자 반도체 칩은 실시 예들을 인용하는 도면을 참조하여 상세하게 설명된다. 각 도면에서 동일한 소자들에는 동일한 도면 부호가 제공되었다. 본 발명에서 각 도면은 정확한 척도로 도시되지 않았으며, 오히려 개별 소자들은 이해를 도울 목적으로 과도하게 크게 도시될 수 있다.
도 1, 도 3 및 도 4는 본 발명에 따른 광전자 반도체 칩의 실시 예들을 도시한 개략적인 단면도이며, 그리고
도 2는 종래의 반도체 칩을 도시한 개략적인 단면도이다.
도 1A에는 전기적으로 펌핑되는 반도체 칩(1)의 실시 예가 도시되어 있다. 바람직하게 에피택셜 방식으로 성장된 상기 반도체 칩(1)은 p-측 연결부(p) 및 n-측 연결부(n)를 갖는다. 반도체 칩(1)의 용도에 따른 작동시, 상기 p-측 연결부(p)에는 포지티브 전압이 인가되고, n-측 연결부(n)에는 상기 p-측 연결부(p)에 상대적으로 네거티브 전압이 인가된다. 전자들과 같이 네거티브 전하 캐리어들은 반도체 칩(1)의 작동 중에 n-측 연결부(n)로부터 p-측 연결부(p)로 이동되고, 홀들과 같은 포지티브 전하 캐리어들은 p-측 연결부(p)로부터 n-측 연결부(n)로 이동된다. 상기 전하 캐리어들은 각각 상기 연결부들(p, n)을 통해서 반도체 칩(1) 내부로 주입된다.
반도체 칩(1)은 다수의 방사성 양자 웰(2)을 포함한다. 반도체 칩(1)의 작동 중에는, 전하 캐리어들의 재결합에 의해 상기 방사성 양자 웰들(2) 내에서 전자기 방사선이 발생된다. p-측 연결부(p) 방향으로, 예를 들면 성장 방향(G)으로 방사성 양자 웰들(2) 다음에는 각각 하나의 피복 층(4)이 배치되어 있다. 상기 피복 층(4)은 0.2㎚ (0.2㎚ 이상) 내지 0.5㎚, 바람직하게는 약 0.5㎚의 두께(T)를 갖는다. 피복 층(4)은 실제로 AlGaN으로 이루어지며, 이 경우 상기 피복 층(4)은 이종 원자 형태의 도펀트를 포함할 수 있다. 이 경우 피복 층(4)에서의 이종 원자 비율은 최대 0.01 원자-%이다.
방사성 양자 웰들(2)의 두께(Q)는 예컨대 1.5㎚ (1.5㎚ 이상) 내지 4.5㎚, 특히 약 3.5㎚이다. 이 경우 상기 양자 웰들(2)은 InGaN으로 이루어진다. 인듐 함량은 바람직하게 15% (15% 이상) 내지 35%이다. 다른 말로 표현하자면, 갈륨 격자 위치들의 15% 내지 35% (35% 이하)의 부분은 인듐 원자로 나타났다.
성장 방향(G)을 따라서, 피복 층들(4)과 방사성 양자 웰들(2) 사이에는 각각 하나의 배리어 층(5)이 존재한다. 상기 배리어 층(5)은 바람직하게 GaN으로 이루어진다. 상기 배리어 층들(5)도 마찬가지로 이종 원자 도펀트를 포함할 수 있다.
이웃하는 2개의 피복 층(4) 간의 간격은 바람직하게 3㎚ (3㎚ 이상) 내지 8㎚, 특히 약 6㎚이다. 도 1A에 따른 실시 예의 경우에 상기 피복 층들(4)의 알루미늄 함량은 예를 들어 20% (20% 이상) 내지 50%이다.
도 1B에는 성장 방향(G)을 따라서 밴드 갭(EG)의 프로파일이 개략적으로 도시되어 있다. 방사성 양자 웰들(2)의 영역에서 상기 밴드 갭(EG)은 예를 들어 약 2.55 eV이다. 피복 층들(4)의 영역에서 밴드 갭(EG)은 바람직하게 약 3.4 eV를 초과한다. 그러므로 피복 층들(4)에 의해 p-측 연결부(p) 쪽을 향하는 방사성 양자 웰들(2)의 p-측면에서는 밴드 갭(EG)의 국부적 상승 및 가전자대 구조물의 만곡이 수행된다. p-측면들에 있는 방사성 양자 웰들(2) 외부의 밴드 갭(EG)은 n-측 연결부(n) 쪽을 향하는 n-측면들에 있는 방사성 양자 웰들(2) 외부의 밴드 갭(EG)을 초과한다. 밴드 갭 구조물들의 이러한 만곡에 의해 홀들의 이동성이 상승되었다.
이로 인해 달성된 사실은, 특히 모든 방사성 양자 웰들(2)이 방사선 방출에 기여한다는 것이다. 이 경우 p-측 연결부(p)에 가장 가까운 양자 웰(2)이 가장 많은 비율의 방사선을 방출하며, 그에 반해 n측 연결부(n)에 가장 가까운 양자 웰(2)은 가장 적은 비율의 방사선을 방출한다. 각각의 방사성 양자 웰(2)은 바람직하게 적어도 2.5%의 반도체 칩(1)에 의해서 발생된 전체 방사선 출력을 방출한다.
도 2에는 종래의 광전자 반도체 칩이 도시되어 있다(도 2A의 단면도 및 도 2B의 밴드 갭 구조물 참조). 성장 방향(G)으로 볼 때, 반도체 소자는 배리어 층들(5)과 양자 웰들(2) 사이의 시퀀스를 갖는다. 특히 도 2에 따른 반도체 소자에는 피복 층들(4)이 없기 때문에, 방사선의 방출에는 양자 웰들(2) 중 단 하나의 양자 웰만 도움이 될 수 있다.
밴드 갭(EG)의 구조물은 양자 웰들(2)의 p-측면에서 밴드 갭의 상승을 갖지 않는다. 반대로 양자 웰의 n-측면에 비해 p-측면에서는 밴드 갭(EG)이 심지어 낮아진다.
도 3에 따른 반도체 칩(1)의 실시 예의 경우, 방사성 양자 웰들(2a 내지 2c)과 각각 할당된 피복 층들(4) 사이에는 각 하나씩의 중간층(3)이 존재한다. 상기 중간층(3)은 GaN으로 이루어지고, 양자 웰들(2), 피복 층들(4) 및 배리어 층들(5)과 마찬가지로 이종 원자의 도펀트를 포함할 수 있다. 중간층(3)의 두께는 바람직하게 1㎚보다 더 작다. 특히 상기 두께는 약 0.5㎚이다. 도 3에 따른 반도체 칩(1)에서 피복 층들(4)의 알루미늄 함량은 바람직하게 40% (40% 이상) 내지 70%이다.
반도체 칩(1)은 바람직하게 3개의 층 시퀀스(8) (3개 이상의 층 시퀀스) 내지 20개의 층 시퀀스(8)를 갖는다. 상기 층 시퀀스들(8)은 각각 추가의 중간층 없이 직접 인접한다. 각각의 층 시퀀스(8)는 하나의 방사성 양자 웰(2a 내지 2c), 하나의 중간층(3), 하나의 피복 층(4) 및 하나의 배리어 층(5)으로 이루어진다. 언급한 층들은 추가의 중간층들 없이 언급한 순서대로 직접 인접한다.
다른 모든 실시 예와 마찬가지로 방사성 양자 웰들(2a 내지 2c)은 반도체 칩(1)의 작동 중에 서로 상이한 파장들(λ1, λ2, λ3)을 갖는 방사선을 각각 발생할 수 있다. 예를 들어 파장(λ1)은 약 440㎚이고, 파장(λ2)은 약 450㎚이며, 파장(λ3)은 약 465㎚이다. 이 경우 파장은 반도체 칩(1)의 작동 중에 최대 스펙트럼 출력 밀도가 방출되는 파장을 의미할 수 있다.
도 4A에는 반도체 칩(1)의 한 추가 실시 예의 개략적인 단면도가 도시되어 있으며, 상기 반도체 칩은 예컨대 도 1과 유사하게 설계될 수 있다. 도 4B에는 특히 도 3과 유사한 반도체 칩(1)의 상세도가 도시되어 있다.
반도체 칩(1)은 성장 방향(G)을 따라서 단분자층들(9)의 시퀀스를 갖는다. 상기 단분자층(9)은 성장 방향(G)에 수직 방향으로 연장되고, 각각 개별 단분자층(9) 내에 있는 원자들의 평균 원자 지름의 두께를 갖는다. 도 4A 및 도 4B에서는 단분자층들(9)이 파선에 의해 서로 한정된 반도체 칩(1)의 영역들로 표시되었다.
방사성 양자 웰(2)과 피복 층(4) 사이에는 전이 구역(24)이 있다(도 4A 참조). 상기 전이 구역(24)에는 재료 조성이 방사성 양자 웰(2)의 재료 조성에 상응하는 하부 영역들이 있다. 마찬가지로 재료 조성이 피복 층(4)의 조성에 상응하는 다른 하부 영역들도 존재한다. 도 4A에 따르면, 전이 영역(24)의 두께는 2개의 단분자층에 이른다.
도 4B에 따른 실시 예에서, 방사성 양자 웰(2)과 중간층(3) 사이에 그리고 방사성 양자 웰(2)과 피복 층(4) 사이에 있는 전이 구역들(23, 24)은 각각 1개의 단분자층의 두께를 갖는다. 도 4A 및 도 4B와는 달리, 전이 영역들(23, 24, 34)의 바람직한 두께는 1개의 단분자층 (1개 이상의 단분자층) 내지 3개의 단분자층일 수 있다. 전이 구역들(23, 24, 34)의 두께는 예컨대 투과 전자 현미경(TEM)을 통해서 측정될 수 있다.
다른 실시 예들에서도 마찬가지로, 반도체 칩(1)은 하나 또는 다수의 추가 (도면에는 도시되지 않은) 층들을 포함할 수 있다. 상기와 같은 층들은 터널 층들 또는 터널 전이부들, 전하 캐리어 차단 층들, 비방사성 양자 웰들, 전기 접촉 층들, 외부 층들 및/또는 광 파장 전도 층들일 수 있다. 마찬가지로 방사성 양자 웰들(2)은 각각 성장 방향(G)을 따라서 가변적인 인듐 함량을 포함할 수 있다. 따라서, 방사성 양자 웰들(2)은 도면에는 도시되지 않은 다수의 부분 층들을 포함할 수 있으며, 상기 부분 층들의 인듐 함량은 서로 상이하다.
방사성 양자 웰들(2)의 개수 검출은, 예컨대 반도체 칩(1)에 공급되는 전류 세기에 대해 반도체 칩(1)에 의해 방출된 방사선의 파장 이동을 검출함으로써, 검출될 수 있다. 파장 이동이 크면 클수록, 방사성 양자 웰의 개수는 작다. 마찬가지로 반도체 칩(1)을 작동시키는 전류 세기에 대해, 방사성 양자 웰들의 내부 양자 효율을 규정함으로써, 방사성 양자 웰의 개수가 검출된다.
본 발명은 실시 예들을 참조하는 상세한 설명에 의해 한정되지 않는다. 오히려 본 발명은 각각의 새로운 특징 그리고 각각의 특징 조합을 포함하며, 상기 특징 또는 특징 조합 자체가 특허청구범위 또는 실시 예들에 명시적으로 기재되어 있지 않더라도, 특히 각각의 특징 조합은 특허청구범위에 포함된 것으로 간주한다.
본 특허 출원서는 독일 특허 출원서 10 2009 037 416.7호를 우선권으로 주장하며, 상기 우선권 서류의 공개 내용은 본 출원서에 인용의 형태로 수용된다.

Claims (13)

  1. 전기적으로 펌핑된 광전자 반도체 칩(1)으로서,
    상기 광전자 반도체 칩은 InGaN을 포함하거나 InGaN으로 이루어진 2개 이상의 방사성 양자 웰(2) 및
    AlGaN을 포함하거나 AlGaN으로 이루어진 2개 이상의 피복 층(4)을 포함하며,
    피복 층들 각각(4)은 방사성 양자 웰들 중 정확히 하나의 방사성 양자 웰(2)에 할당되어 있고,
    상기 피복 층들(4)은 상기 방사성 양자 웰들(2)의 각 하나의 p-측면에 존재하며, 그리고
    상기 방사성 양자 웰들(2)과 할당된 피복 층들(4) 간의 간격은 최대 1.5㎚인,
    광전자 반도체 칩.
  2. 제 1 항에 있어서,
    층 시퀀스(8)가 3번 (3번 이상) 내지 20번 반복되고,
    이웃하는 층 시퀀스들(8)이 직접적으로 연속되며, 그리고
    상기 층 시퀀스들(8)이
    방사성 양자 웰(2),
    GaN을 포함하거나 GaN으로 이루어진 중간층(3),
    피복 층(4) 및
    GaN을 포함하거나 GaN으로 이루어진 배리어 층(5)의 순서로 연속하는 층들로 이루어지고: 그리고
    또한, 상기 피복 층들(4)의 두께가 0.5㎚ (0.5㎚ 이상) 내지 1.0㎚이며, 중간층들(3)의 두께가 0.4㎚ (0.4㎚ 이상) 내지 0.8㎚이며, 성장 방향으로 연속하는 2개의 피복 층(4)의 간격이 4㎚ (4㎚ 이상) 내지 6㎚인,
    광전자 반도체 칩.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 피복 층들(4)의 Al-함량은 20% (20% 이상) 내지 70%인,
    광전자 반도체 칩.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 피복 층들(4)의 두께 또는 평균 두께가 0.3㎚ (0.3㎚ 이상) 내지 1.5㎚인,
    광전자 반도체 칩.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 광전자 반도체 칩(1)이 GaN을 포함하거나 GaN으로 이루어진 2개 이상의 중간층(3)을 가지며, 상기 중간층들 중 각 하나의 중간층이 상기 피복 층들(4)과 각각 할당된 방사성 양자 웰들(2) 사이에 있는,
    광전자 반도체 칩.
  6. 제 5 항에 있어서,
    상기 중간층들(3)의 두께가 0.3㎚ (0.3㎚ 이상) 내지 1.2㎚이고, 상기 피복 층들(4)의 Al-함량은 40% (40% 이상) 내지 70%인,
    광전자 반도체 칩.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 방사성 양자 웰들(2), 피복 층들(4) 및/또는 중간층들(3)의 전이 영역(23, 24, 34)이 1개 (1개 이상) 내지 3개의 단분자층의 두께를 갖는,
    광전자 반도체 칩.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 방사성 양자 웰들(2)과 각각 할당된 피복 층들(4) 간의 간격이 최대 2개의 단분자층에 이르고, 상기 피복 층들(4)의 Al-함량이 20% (20% 이상) 내지 50%인,
    광전자 반도체 칩.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 광전자 반도체 칩이 3개 (3개 이상) 내지 20개의 방사성 양자 웰(2)을 포함하는,
    광전자 반도체 칩.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    성장 방향으로 연속하는 2개의 피복 층(4) 간의 간격이 3㎚ (3㎚ 이상) 내지 8㎚인,
    광전자 반도체 칩.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 방사성 양자 웰들(2)의 밴드 갭이 각각 2.55 eV (2.55 eV 이상) 내지 3.0 eV인,
    광전자 반도체 칩.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 중간층들(4)의 평균 밴드 갭이 각각 할당된 방사성 양자 웰들(2)의 평균 밴드 갭의 적어도 120%인,
    광전자 반도체 칩.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    적어도 2개의 이웃하는 방사성 양자 웰(2)이 서로 상이한 평균 밴드 갭을 갖고, 상기 평균 밴드 갭의 편차는 0.03 eV (0.03 eV 이상) 내지 0.20 eV인,
    광전자 반도체 칩.
KR1020127006584A 2009-08-13 2010-06-30 전기적으로 펌핑된 광전자 반도체 칩 KR101682345B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009037416.7A DE102009037416B4 (de) 2009-08-13 2009-08-13 Elektrisch gepumpter optoelektronischer Halbleiterchip
DE102009037416.7 2009-08-13
PCT/EP2010/059291 WO2011018273A1 (de) 2009-08-13 2010-06-30 Elektrisch gepumpter optoelektronischer halbleiterchip

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167033319A Division KR101733149B1 (ko) 2009-08-13 2010-06-30 전기적으로 펌핑된 광전자 반도체 칩

Publications (2)

Publication Number Publication Date
KR20120045049A true KR20120045049A (ko) 2012-05-08
KR101682345B1 KR101682345B1 (ko) 2016-12-05

Family

ID=42711811

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127006584A KR101682345B1 (ko) 2009-08-13 2010-06-30 전기적으로 펌핑된 광전자 반도체 칩
KR1020167033319A KR101733149B1 (ko) 2009-08-13 2010-06-30 전기적으로 펌핑된 광전자 반도체 칩

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167033319A KR101733149B1 (ko) 2009-08-13 2010-06-30 전기적으로 펌핑된 광전자 반도체 칩

Country Status (7)

Country Link
US (1) US8581236B2 (ko)
EP (1) EP2465148B1 (ko)
JP (1) JP5705222B2 (ko)
KR (2) KR101682345B1 (ko)
CN (1) CN102576785B (ko)
DE (1) DE102009037416B4 (ko)
WO (1) WO2011018273A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649895B (zh) 2010-04-30 2019-02-01 美國波士頓大學信託會 具能帶結構位變動之高效率紫外光發光二極體
US8723189B1 (en) 2012-01-06 2014-05-13 Trustees Of Boston University Ultraviolet light emitting diode structures and methods of manufacturing the same
DE102013200507A1 (de) * 2013-01-15 2014-07-17 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
JP6010088B2 (ja) * 2014-11-07 2016-10-19 株式会社東芝 半導体発光素子
JP2022172792A (ja) * 2021-05-07 2022-11-17 日機装株式会社 窒化物半導体発光素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060114683A (ko) * 2003-08-26 2006-11-07 소니 가부시끼 가이샤 ＧａＮ계 Ⅲ-Ｖ족 화합물 반도체 발광 소자 및 그 제조방법
JP2008034851A (ja) * 2006-07-27 2008-02-14 Osram Opto Semiconductors Gmbh 超格子を有する半導体層構造

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023685A (en) * 1988-06-06 1991-06-11 Bethea Clyde G Quantum-well radiation-interactive device, and methods of radiation detection and modulation
JP3304782B2 (ja) * 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子
JP3705047B2 (ja) * 1998-12-15 2005-10-12 日亜化学工業株式会社 窒化物半導体発光素子
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
JP4032636B2 (ja) * 1999-12-13 2008-01-16 日亜化学工業株式会社 発光素子
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
WO2002103814A1 (en) * 2001-06-15 2002-12-27 Cree, Inc. Gan based led formed on a sic substrate
JP2004289112A (ja) * 2003-03-06 2004-10-14 Ricoh Co Ltd 半導体発光素子およびその製造方法および光送信モジュールおよび光送受信モジュールおよび光通信システム
US6927412B2 (en) 2002-11-21 2005-08-09 Ricoh Company, Ltd. Semiconductor light emitter
JP2006108585A (ja) * 2004-10-08 2006-04-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2006210692A (ja) * 2005-01-28 2006-08-10 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体発光素子
JP2006332258A (ja) * 2005-05-25 2006-12-07 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
EP1764840A1 (en) * 2005-09-15 2007-03-21 SuperNova Optoelectronics Corporation Gallium nitride semiconductor light emitting device
KR101345517B1 (ko) * 2006-09-01 2013-12-27 조지아 스테이트 유니버시티 리서치 파운데이션, 인크. 고온 작동 온도 스플릿오프 밴드 적외선 검출기
KR101330898B1 (ko) 2007-04-05 2013-11-18 엘지전자 주식회사 반도체 레이저 다이오드
US20090183774A1 (en) * 2007-07-13 2009-07-23 Translucent, Inc. Thin Film Semiconductor-on-Sapphire Solar Cell Devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060114683A (ko) * 2003-08-26 2006-11-07 소니 가부시끼 가이샤 ＧａＮ계 Ⅲ-Ｖ족 화합물 반도체 발광 소자 및 그 제조방법
JP2008034851A (ja) * 2006-07-27 2008-02-14 Osram Opto Semiconductors Gmbh 超格子を有する半導体層構造

Also Published As

Publication number Publication date
CN102576785A (zh) 2012-07-11
EP2465148B1 (de) 2017-08-09
CN102576785B (zh) 2015-05-20
KR101682345B1 (ko) 2016-12-05
JP5705222B2 (ja) 2015-04-22
WO2011018273A1 (de) 2011-02-17
EP2465148A1 (de) 2012-06-20
KR20160142890A (ko) 2016-12-13
DE102009037416B4 (de) 2021-10-14
US8581236B2 (en) 2013-11-12
JP2013502058A (ja) 2013-01-17
KR101733149B1 (ko) 2017-05-08
US20120161103A1 (en) 2012-06-28
DE102009037416A1 (de) 2011-02-17

Similar Documents

Publication Publication Date Title
TWI455353B (zh) 深紫外線發光二極體
JP4163192B2 (ja) 窒化物半導体素子
TWI452723B (zh) 光電半導體晶片
EP1791189B1 (en) Semiconductor device and method of semiconductor device fabrication
US20140225059A1 (en) LED with Improved Injection Efficiency
TWI418052B (zh) Surface emitting laser element and its manufacturing method and surface emitting laser array and manufacturing method thereof
TWI502767B (zh) 半導體發光結構
US20100025652A1 (en) Multiple Quantum-Well Structure, Radiation-Emitting Semiconductor Base and Radiation-Emitting Component
US10121936B2 (en) Optoelectronic semiconductor chip comprising a multi-quantum well comprising at least one high barrier layer
KR20170080718A (ko) 발광 반도체 칩
KR101682345B1 (ko) 전기적으로 펌핑된 광전자 반도체 칩
US10522699B2 (en) Optoelectronic semiconductor chip
US20120201264A1 (en) Light emitting device with varying barriers
CN102623595A (zh) 一种发光二极管外延材料结构
KR101283538B1 (ko) 표면 플라즈몬 공명을 이용하여 발광 특성이 향상된 발광소자
US20120104356A1 (en) Light emitting device
JP6192722B2 (ja) オプトエレクトロニクス半導体ボディ及びオプトエレクトロニクス半導体チップ
CN111108658B (zh) 激光二极管
KR102199635B1 (ko) 광전자 컴포넌트
KR101303589B1 (ko) 질화물계 반도체 발광 소자 및 그의 제조 방법
JP6284638B2 (ja) 半導体層列および半導体層列の製造方法
TW201318203A (zh) 光電組件
JP2017195213A (ja) 半導体発光素子
WO2019070949A1 (en) ALUMINUM ALUMINUM NITRIDE OXIDE LAYERS FOR IMPROVING THE EFFICIENCY OF GROUP III NITRIDE ELECTROLUMINESCENT DEVICES

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent