KR20120040038A - 적층 반도체 패키지 및 그 제조 방법 - Google Patents

적층 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20120040038A
KR20120040038A KR1020100101545A KR20100101545A KR20120040038A KR 20120040038 A KR20120040038 A KR 20120040038A KR 1020100101545 A KR1020100101545 A KR 1020100101545A KR 20100101545 A KR20100101545 A KR 20100101545A KR 20120040038 A KR20120040038 A KR 20120040038A
Authority
KR
South Korea
Prior art keywords
semiconductor die
wiring board
package
semiconductor
cavity
Prior art date
Application number
KR1020100101545A
Other languages
English (en)
Inventor
정진욱
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020100101545A priority Critical patent/KR20120040038A/ko
Publication of KR20120040038A publication Critical patent/KR20120040038A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 적층 반도체 패키지 및 그 제조 방법에 관한 것으로, 배선기판에 반도체 다이가 노출되도록 실장하여 배선 및 공정을 간소화하면서도 패키지 전체 두께를 감소시킬 수 있는 적층 반도체 패키지 및 그 제조 방법을 제공한다. 이를 위한 본 발명은 상면에 캐비티가 형성된 제 1 배선기판; 상기 캐비티에 페이스-업(face-up)으로 실장되는 제 1 반도체 다이; 및 제 2 반도체 다이를 포함하며 상기 제 1 배선기판 및 상기 제 1 반도체 다이와 전기적으로 연결되도록 적층되는 상부 패키지;를 포함하는 것을 특징으로 한다. 상기와 같은 구성에 의해 본 발명은 패키지 전체 두께를 감소시키면서도 공정을 단순화시킬 수 있는 효과가 있다.

Description

적층 반도체 패키지 및 그 제조 방법{Stacked semiconductor package and method of manufacturing thereof}
본 발명은 적층 반도체 패키지 및 그 제조 방법에 관한 것으로, 특히, 배선기판에 반도체 다이가 노출되도록 실장하여 배선 및 공정을 간소화하면서도 패키지 전체 두께를 감소시킬 수 있는 적층 반도체 패키지 그 제조 방법에 관한 것이다.
최근의 반도체 패키지가 실장되는 제품들은 경박단소화되고, 많은 기능이 요구됨에 따라 반도체 패키지 기술은 반도체 패키지 내에 복수의 반도체 칩을 실장하는 SIP(System in Package) 및 POP(Package on Package) 등과 같은 방식을 사용하는 추세이다.
이와 같은 반도체 패키지는 용량의 증가를 위하여 적층되는 반도체 다이의 수가 증가되고 있으나 반도체 다이를 단순 적층하는 경우에는 적층 수가 증가할수록 패키지 전체 두께가 증가하므로 제품의 경박단소화를 달성하지 못하는 경향이 있다. 이를 해결하기 위하여 반도체 패키지의 용량을 증가시키면서도 패키지 전체의 두께는 축소될 것이 요구되고 있다.
이에 대한 해결책으로서 하부에 적층되는 패키지의 경우 배선기판(PCB) 내부에 반도체 다이를 내장하는 임베디드(embedded) PCB가 등장하게 되었는데, 이는 적층되는 반도체 다이를 배선기판 내부에 내장함으로써 그에 대응하는 적층 두께를 감소시키므로 전제 패키지의 두께를 감소시킬 수 있다.
또한, 반도체 다이가 배선기판 내부에 내장됨으로써 해당 반도체에 대한 배선이 배선기판의 내부배선으로 대체될 수 있어 전체적인 배선이 단순화되고 짧아짐으로써 제품 성능이 향상될 수 있다.
그러나, 이와 같은 종래의 임베디드 PCB를 이용한 반도체 패키지는 반도체 다이가 배선기판 내에 내장되므로 배선기판의 제조 공정이 복잡하고, 일부 와이어 본딩이 생략되어 배선이 단순화되지만, 배선기판 내부에서의 배선은 오히려 복잡하게 구성되는 문제점이 있다.
상기와 같은 종래 기술의 문제점을 해결하기 위해, 본 발명은 배선을 간소화시키는 동시에 패키지 전체 두께를 감소시킬 수 있는 적층 반도체 패키지 및 그 제조 방법을 제공하고자 한다.
위와 같은 과제를 해결하기 위한 본 발명은 상면에 캐비티가 형성된 제 1 배선기판; 상기 캐비티에 페이스-업(face-up)으로 실장되는 제 1 반도체 다이; 및 제 2 반도체 다이를 포함하며 상기 제 1 배선기판 및 상기 제 1 반도체 다이와 전기적으로 연결되도록 적층되는 상부 패키지;를 포함하는 것을 특징으로 한다.
바람직하게는 상기 제 1 배선기판에 내장되는 수동 소자를 추가로 포함할 수 있다.
바람직하게는 상기 상부 패키지는 상기 제 2 반도체 다이가 적층되는 제 2 배선기판과, 상기 제 2 반도체 다이를 밀봉하는 몰딩부를 추가로 포함할 수 있다.
바람직하게는 상기 상부 패키지는 멀티칩 패키지일 수 있다.
바람직하게는 상기 상부패키지는 상기 제 2 배선기판 상에 플립칩 본딩되는 하부 반도체 다이와, 상기 하부 반도체 칩 상에 페이스-업으로 적층되는 상부 반도체 다이를 포함할 수 있다.
바람직하게는 상기 제 1 반도체 다이 상에 형성되는 재배선층을 추가로 포함할 수 있다.
바람직하게는 상기 제 1 반도체 다이의 하면에 형성되는 접착층을 추가로 포함할 수 있다.
본 발명의 다른 양태에 따른 적층 반도체 패키지는 상면에 캐비티가 형성된 제 1 배선기판; 상기 캐비티에 페이스-업(face-up)으로 실장되는 제 1 반도체 다이; 및 상기 제 1 반도체 다이 및 상기 제 1 배선기판 상에 플립칩(flip-chip) 본딩되는 상기 제 2 반도체 다이;를 포함하는 것을 특징으로 한다.
바람직하게는 상기 제 1 배선기판 상에 적층되는 수동 소자를 추가로 포함할 수 있다.
바람직하게는 상기 제 1 반도체 다이 상에 형성되는 재배선층을 추가로 포함할 수 있다.
바람직하게는 상기 제 1 반도체 다이의 하면에 형성되는 접착층을 추가로 포함할 수 있다.
본 발명의 또 다른 양태에 따른 적층 반도체 패키지 제조 방법은 제 1 배선기판을 준비하는 단계; 상기 제 1 배선기판의 상면에 캐비티를 형성하는 단계; 상기 캐비티에 제 1 반도체 다이를 페이스-업으로 실장하는 단계; 및 제 2 반도체 다이를 포함하는 상부 패키지를 상기 제 1 배선기판 및 상기 제 1 반도체 다이와 전기적으로 연결되도록 적층하는 단계;를 포함하는 것을 특징으로 한다.
바람직하게는 상기 준비 단계는 상기 제 1 배선기판에 수동 소자를 내장할 수 있다.
바람직하게는 상기 제 1 반도체 다이 실장 단계 이전에 상기 제 1 반도체 다이에 재배선층을 형성하는 단계를 추가로 포함할 수 있다.
바람직하게는 상기 실장 단계는 상기 제 1 반도체 다이를 접착제로 접착할 수 있다.
바람직하게는 상기 상부 패키지는 멀티칩 패키지일 수 있다.
본 발명의 또 다른 양태에 따른 적층 반도체 패키지 제조 방법은 제 1 배선기판을 준비하는 단계; 상기 제 1 배선기판의 상면에 캐비티를 형성하는 단계; 상기 캐비티에 제 1 반도체 다이를 페이스-업으로 실장하는 단계; 및 상기 제 1 배선기판 및 상기 제 1 반도체 다이 상에 제 2 반도체 다이를 플립칩 본딩하여 적층하는 단계;를 포함하는 것을 특징으로 한다.
바람직하게는 상기 제 1 배선기판 상에 수동 소자를 적층하는 단계를 추가로 포함할 수 있다.
바람직하게는 상기 제 1 반도체 다이 실장 단계 이전에 상기 제 1 반도체 다이에 재배선층을 형성하는 단계를 추가로 포함할 수 있다.
바람직하게는 상기 실장 단계는 상기 제 1 반도체 다이를 접착제로 접착할 수 있다.
본 발명에 따른 적층 반도체 패키지 및 그 제조 방법은 배선기판에 반도체 다이가 노출되도록 실장하여 배선을 간소화함으로써 패키지 전체 두께를 감소시키면서도 공정을 단순화시킬 수 있는 효과가 있다.
도 1은 본 발명의 제 1 실시예에 따른 적층 반도체 패키지의 단면도이고,
도 2는 본 발명의 제 1 실시예에 따른 적층 반도체 패키지 제조 과정을 나타낸 단면도이며,
도 3은 도 1의 변형예를 나타낸 단면도이고,
도 4는 본 발명의 제 2 실시예에 따른 적층 반도체 패키지의 단면도이며,
도 5는 본 발명의 제 3 실시예에 따른 적층 반도체 패키지의 단면도이다.
이하, 본 발명을 바람직한 실시예와 첨부한 도면을 참고로 하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되는 것은 아니다.
먼저, 도 1을 참조하여 본 발명의 제 1 실시예에 따른 적층 반도체 패키지를 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 적층 반도체 패키지의 단면도이다.
적층 반도체 패키지(10)는 PoP(Package-on-Package) 패키지의 변형예로서, 제 1 반도체 다이(120)가 내장된 임베디드 기판(100)과 임베디드 기판(100) 상에 적층되며 적어도 하나의 반도체 다이(220)가 실장된 상부 패키지(200)를 포함한다.
임베디드 기판(100)은 상면에 캐비티(118)가 형성된 제 1 배선기판(110)과, 캐비티(118)에 실장되는 제 1 반도체 다이(120)를 포함한다.
제 1 배선기판(110)은 상부 패키지(200)와 전기적으로 연결되는 제 1 배선단자(112)와, 제 1 배선단자(112)와 제 1 외부단자(116)를 전기적으로 연결하는 제 1 비어홀(114)과, 제 1 솔더볼(130)을 통하여 외부와 접속하기 위한 제 1 외부단자(116)를 포함한다. 여기서, 제 1 비어홀(114)은 제 1 배선단자(112)와 제 1 외부단자(116)를 관통하는 홀로 이루어지며 홀 내부는 도전성 페이스트가 충전된다.
본 실시예에서는 제 1 배선기판(110)이 단층으로 이루어지는 것으로 설명하였으나, 후술하는 도 3에 도시된 바와 같이, 상측 배선기판과, 코어기판 및 하측 배선기판을 포함하는 다층 인쇄회로 기판일 수 있다.
또한, 제 1 배선기판(110)은 그 상면에 제 1 반도체 다이(120)를 실장하기 위한 캐비티(118)가 형성되는데, 이러한 캐비티(118)는 제 1 반도체 다이(120)의 상면이 제 1 배선기판(110)의 상면과 일치하도록 제 1 반도체 다이(120)의 두께와 유사한 깊이로 형성된다.
제 1 반도체 다이(120)는 캐비티(118)에 페이스-업(face-up)으로 실장되는데, 다이 패드(122)가 제 1 배선기판(110)의 상면을 향하도록 배치되며, 제 1 반도체 다이(120)의 하면은 제 1 접착층(124)이 형성된다. 여기서, 제 1 접착층(124)은 액상 또는 필름 형태로 이루어질 수 있으며, 제 1 배선기판(110)의 상면과 제 1 반도체 다이(120)의 상면이 일치하도록 형성된다.
본 실시예에서는 제 1 반도체 다이(120)가 베어(bare) 상태로 실장되는 것으로 설명하였지만, 후술하는 바와 같이 상부 패키지(200)에 전기적으로 연결되기 위하여 다이 패드(122)의 위치가 변경되고, 제 2 솔더볼(230)의 크기와 일치시키기 위하여 다이 패드(122)의 크기가 변경되도록 제 1 반도체 다이(120) 상에 재배선층을 형성할 수도 있다.
상부 패키지(200)는 제 1 배선기판(110) 및 제 1 반도체 다이(120)와 전기적으로 연결되도록 적층되는데, 배선이 형성되는 제 2 배선기판(210)과, 제 2 배선기판(210)에 실장되는 제 2 반도체 다이(220)와, 제 2 배선기판(210)의 상면 전체를 몰딩하는 몰딩부(240)를 포함한다.
제 2 배선기판(210)은 제 2 반도체 다이(220)와 전기적으로 연결되는 제 2 배선단자(212)와, 제 2 배선단자(212)와 제 2 외부단자(216)를 전기적으로 연결하는 제 2 비어홀(214)과, 제 2 솔더볼(230)을 통하여 제 1 배선기판(110)과 접속하기 위한 제 2 외부단자(216)를 포함한다. 여기서, 제 2 비어홀(214)은 제 2 배선단자(212)와 제 2 외부단자(216)를 관통하는 홀로 이루어지며 홀 내부는 도전성 페이스트가 충전된다.
제 2 반도체 다이(220)는 제 2 배선기판(210)에 페이스-업의 계단 형태로 적층되며 제 2 다이 패드(222) 및 본딩 와이어(226)를 통하여 제 2 배선기판(210)에 전기적으로 연결된다.
본 실시예에서는 제 2 반도체 다이(220)가, 도 1에 도시된 바와 같이, 계단형태로 다수 적층되는 멀티칩인 것으로 설명하였으나, 이에 제한되지 않고 상부 패키지(200)가 단일 패키지로서 단일칩 또는 3단 이상으로 임의의 형태로 적층될 수도 있다.
몰딩부(240)는 제 2 반도체 다이(220) 및 본딩 와이어(226)를 외부의 영향으로부터 보호하기 위하여 제 2 반도체 다이(220)를 완전히 덮도록 몰딩된다.
이와 같은 구성에 의해 적층 반도체 패키지(10)는 제 1 반도체 다이(120)를 제 1 배선기판(110)에 완전 매립시키지 않고 간단한 공정에 의해 PoP 패키지 전체 두께를 경감시킬 수 있다.
이하, 도 2를 참조하여 본 발명의 제 1 실시예에 따른 적층 반도체 패키지의 제조 방법을 설명한다.
도 2는 본 발명의 제 1 실시예에 따른 적층 반도체 패키지 제조 과정을 나타낸 단면도이다.
적층 반도체 패키지(10)의 제조 방법은 제 1 배선기판(110)을 준비하는 단계와, 제 1 배선기판(110)의 상면에 캐비티(118)를 형성하는 단계와, 캐비티(118)에 제 1 반도체 다이(120)를 페이스-업으로 실장하는 단계와, 제 2 반도체 다이(220)를 포함하는 상부 패키지(200)를 제 1 배선기판(110) 및 제 1 반도체 다이(120)와 전기적으로 연결되도록 적층하는 단계를 포함한다.
보다 상세하게는, 도 2a에 도시된 바와 같이, 상면에 제 1 배선단자(112)가 형성되고 하면에 제 1 외부단자(116)가 형성되며 제 1 배선단자(112)와 제 1 외부단자(116)를 연결하는 제 1 비어홀(114)이 형성된 제 1 배선기판(110)을 준비한다.
도 2b에 도시된 바와 같이, 제 1 배선기판(110)의 상면의 중앙부에 제 1 반도체 다이(120)를 실장하기 위한 캐비티(118)를 형성한다.
여기서, 제 1 배선기판(110)에 형성되는 캐비티(118)는 제 1 반도체 다이(120)의 상면이 제 1 배선기판(110)의 상면과 일치하도록 제 1 반도체 다이(120)의 두께와 유사한 깊이로 형성된다.
도 2c에 도시된 바와 같이, 캐비티(118)에 제 1 반도체 다이(120)를 페이스-업으로 실장한다. 이러한 제 1 반도체 다이(120)는 제 1 접착층(124)을 통하여 접착되는데, 캐비티(118)에 제 1 접착층(124)을 형성한 다음 다이 패드(122)가 제 1 배선기판(110)의 상면을 향하도록 배치한다.
여기서, 제 1 접착층(124)은 액상 또는 필름 형태로 이루어질 수 있으며, 제 1 배선기판(110)의 상면과 제 1 반도체 다이(120)의 상면이 일치하도록 형성한다.
본 실시예에서는 제 1 반도체 다이(120)가 베어(bare) 상태로 실장되는 것으로 설명하였지만, 상부 패키지(200)에 전기적으로 연결하기 위하여 다이 패드(122)의 위치를 변경하거나, 제 2 솔더볼(230)의 크기와 일치하도록 다이 패드(122)의 크기를 변경할 수 있으며, 이 경우 제 1 반도체 다이(120) 상에 재배선층을 형성한다.
즉, 제 1 반도체 다이(120)를 캐비티(118)에 실장하기 이전에 제 1 반도체 다이(120)의 상면에 제 2 솔더볼(230)의 위치 및 크기에 따라 재배선층을 형성할 수도 있다.
이와 같이 제 1 배선기판(110)에 제 1 반도체 다이(120)의 상면이 노출되도록 실장하여 임베디드 기판(100)을 완성한다.
도 2d에 도시된 바와 같이, 제 2 반도체 다이(220)를 포함하는 상부 패키지(200)를 제 1 배선기판(110) 및 제 1 반도체 다이(120)와 전기적으로 연결되도록 임베디드 기판(100)상에 적층한다.
여기서, 임베디드 기판(100)에 적층되는 상부 패키지(200)는 배선이 형성되는 제 2 배선기판(210)과, 제 2 배선기판(210)에 실장되는 제 2 반도체 다이(220)와, 제 2 배선기판(210)의 상면 전체를 몰딩하는 몰딩부(240)를 포함한다.
본 실시예에서는 제 2 반도체 다이(220)가, 도 1 및 도 2d에 도시된 바와 같이, 계단형태로 다수 적층되는 멀티칩으로 설명하였으나, 이에 제한되지 않고 상부 패키지(200)가 단일 패키지로서 단일칩 또는 3단 이상으로 임의의 형태로 적층될 수도 있다.
이와 같은 방법에 의해 제 1 반도체 다이(120)를 제 1 배선기판(110)에 완전 매립시키지 않고 간단한 공정에 의해 PoP 패키지 전체 두께가 경감된 적층 반도체 패키지를 제조할 수 있다.
도 3은 도 1의 변형예를 나타낸 단면도이다.
적층 반도체 패키지(30)는 제 1 배선기판(110)에 내장되는 수동소자(340)를 제외하면 도 1의 적층 반도체 패키지(10)의 구성과 동일하므로 여기서는 그에 대한 구체적인 설명은 생략한다.
적층 반도체 패키지(30)는 제 1 반도체 다이(120)가 실장된 임베디드 기판(100) 내에 내장되는 저항(R), 인덕터(L), 커패시터(C)와 같은 수동소자(340)를 포함한다.
도 3에 도시된 바와 같이, 제 1 배선기판(110)은 제 1 배선단자(112)가 형성되는 상측 배선기판(110a)과, 제 1 외부단자(116)가 형성되는 하측 배선기판(110c)과, 상측 배선기판(110a)과 하측 배선기판(110c) 사이에 형성되는 코어기판(110b)을 포함하는 다층 인쇄회로 기판이며, 수동소자(340)는 내부의 일층에 형성되는데, 예를 들면, 코어기판(110b)에 실장 또는 내장된다.
이와 같이 수동소자(340)가 임베디드 기판(100)에 내장된 적층 반도체 패키지(30)의 제조 방법은 도 2를 참조하여 상술한 바와 같으며, 다만, 제 1 배선기판(110) 준비 단계에서 제 1 배선기판(110)에 수동소자(340)를 내장한다.
보다 구체적으로 설명하면, 제 1 배선기판(110)의 코어기판(110b)에 캐비티 또는 관통홀을 형성하고 이러한 캐비티 또는 관통홀에 수동소자를 삽입한 후 상측 배선기판(110a) 및 하측 배선기판(110c)을 빌드업(build-up)하여 제 1 배선기판(110)을 형성한다. 여기서, 수동소자(340)를 제 1 배선기판(110)에 내장하는 방법은 이에 제한되지 않고, 수동소자(340)를 제 1 배선기판(110)에 내장할 수 있는 다양한 형태의 제조 방법을 포함한다.
도 4는 본 발명의 제 2 실시예에 따른 적층 반도체 패키지의 단면도이다.
본 실시예는 임베디드 기판(100) 상에 실장되는 패키지를 제외한 구성이 실시예 1과 동일하므로 여기서는 그 설명을 생략한다.
적층 반도체 패키지(40)는 SiP(System-in-Package) 패키지로서, 제 1 반도체 다이(120)가 실장된 임베디드 기판(100) 상에 적층되는 제 2 반도체 다이(410)와 제 2 반도체 다이(410)의 일측에 형성되는 수동소자(420)를 포함한다.
제 2 반도체 다이(410)는 제 1 반도체 다이(120) 및 제 1 배선기판(110) 상에 플립칩(flip-chip) 본딩된다. 즉, 제 2 반도체 다이(410)는 페이스-다운(face-down)으로 임베디드 기판(100) 상에 적층되는데, 제 2 다이 패드(412)가 제 2 솔더볼(414)을 통하여 제 1 배선기판(110)의 제 1 배선단자(112)와 전기적으로 연결되는 동시에 제 1 반도체 다이(120)의 다이 패드(122)와 전기적으로 연결된다.
수동소자(420)는 제 1 배선기판(110) 상에서 제 2 반도체 다이(410)의 일측에 형성되며, 제 2 반도체 다이(410)와 관련된 저항(R), 인덕터(L), 커패시터(C) 일 수 있다.
여기서, 임베디드 기판(100)은 도 3에 도시된 바와 같이 제 1 배선기판(110)에 또 다른 수동소자가 내장될 수 있다. 즉, 제 1 배선기판(110)은 저항(R), 인덕터(L), 커패시터(C)와 같은 수동소자가 내장된다.
이와 같은 구성에 의해 적층 반도체 패키지(40)는 제 1 반도체 다이(120)를 제 1 배선기판(110)에 완전 매립시키지 않고 간단한 공정에 의해 SiP 패키지 전체 두께를 경감시킬 수 있다.
이와 같이 제 2 반도체 다이(410)가 임베디드 기판(100)에 플립칩 본딩된 적층 반도체 패키지(40)의 제조 방법은 도 2를 참조하여 상술한 바와 같으며, 다만, 상부 패키지(200) 적층 단계에서 제 2 반도체 다이(410)를 제 1 배선기판(110)에 플립칩 본딩하고, 제 2 반도체 다이(420)와 관련된 수동소자(420)를 제 1 배선기판(110) 상에 적층한다.
보다 구체적으로 설명하면, 제 1 반도체 다이(120)가 실장된 임베디드 기판(100) 상에 제 2 반도체 다이(410)를 제 2 솔더볼(414)을 통하여 플립칩 본딩하는데, 이 경우, 제 1 배선기판(110)의 제 1 배선단자(112) 및 제 1 반도체 다이(120)의 다이 패드(122)에 플럭스(flux)를 도포하거나 솔더 프린팅을 수행한 후에 제 2 반도체 다이(410)를 페이스-다운하여 플립칩 본딩한다.
다음으로, 제 2 반도체 다이(410)와 관련된 수동소자(420)는 제 1 배선기판(110) 상에서 제 2 반도체 다이(410)의 일측에 적층한다.
본 실시예에서는 임베디드 기판(100)에 제 1 반도체 다이(120)만 실장되고 수동소자는 내장되지 않은 것으로 설명하였지만, 임베디드 기판(100)에 또 다른 수동소자가 내장되는 경우, 제 1 배선기판(110) 준비 단계에서 상술한 바와 같이 제 1 배선기판(110)에 수동소자(340)를 내장한다.
이와 같은 방법에 의해 제 1 반도체 다이(120)를 제 1 배선기판(110)에 완전 매립시키지 않고 간단한 공정에 의해 SiP 패키지 전체 두께가 경감된 적층 반도체 패키지를 제조할 수 있다.
도 5는 본 발명의 제 3 실시예에 따른 적층 반도체 패키지의 단면도이다.
본 실시예는 상부 패키지(200)를 제외한 구성이 실시예 1과 동일하므로 여기서는 그 설명을 생략한다.
상부 패키지(200)는 배선이 형성되는 제 2 배선기판(210)과, 제 2 배선기판(210)에 실장되는 하부 반도체 다이인 제 3 반도체 다이(520)와, 제 3 반도체 다이(520) 상에 적층되는 상부 반도체 다이인 제 2 반도체 다이(220)와, 제 2 배선기판(210)의 상면 전체를 몰딩하는 몰딩부(240)를 포함한다.
제 3 반도체 다이(520)는 제 2 배선기판(210) 상에 솔더볼(522)을 통하여 플립칩 본딩(flip-chip) 본딩된다. 즉, 제 3 반도체 다이(520)는 페이스-다운(face-down)으로 제 2 배선기판(210) 상에 적층되는데, 칩 패드가 솔더볼(522)을 통하여 제 2 배선기판(210)의 제 2 외부단자(216)와 전기적으로 연결된다.
제 2 반도체 다이(220)는 제 3 반도체 다이(520) 상에 페이스-업(face-up)의 계단 형태로 적층되며, 제 2 다이 패드(222) 및 본딩 와이어(226)를 통하여 제 2 배선기판(210)에 전기적으로 연결된다.
이러한 제 2 반도체 다이(220)의 하면은 제 2 접착층(224)이 형성된다. 여기서, 제 2 접착층(224)은 액상 또는 필름 형태로 이루어질 수 있다.
도 5에서는 제 3 반도체 다이(520)가 제 2 반도체 다이(220)보다 큰 경우를 예로 하였지만, 플립칩 본딩된 제 3 반도체 다이(520) 상에 제 2 접착층(224)을 통하여 적층되는 제 2 반도체 다이(220)는 제 3 반도체 다이(520)와 동일 크기이거나 보다 큰 것일 수 있다.
본 실시예에서는 제 3 반도체 다이(520)가 베어(bare) 상태로 적층되는 것으로 설명하였지만, 제 2 배선기판(210)의 배선 복잡성을 해소하기 위하여 칩 패드의 위치가 변경되도록 제 3 반도체 다이(520) 상에 재배선층을 형성할 수도 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 본 발명의 기술 사상 범위 내에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 첨부된 특허 청구 범위에 속하는 것은 당연하다.
10 : 적층 반도체 패키지 100 : 임베디드 기판
110 : 제 1 배선기판 112 : 제 1 배선단자
114 : 제 1 비어홀 116 : 제 1 외부단자
118 : 캐비티 120 : 제 1 반도체 다이
122 : 다이 패드 124 : 제 1 접착층
130 : 제 1 솔더볼 200 : 상부 패키지
210 : 제 2 배선기판 212 : 제 2 배선단자
214 : 제 2 비어홀 216 : 제 2 외부단자
220 : 제 2 반도체 다이 222 : 제 2 다이 패드
224 : 제 2 접착층 226 : 본딩 와이어
230 : 제 2 솔더볼 240 : 몰딩부

Claims (20)

  1. 상면에 캐비티가 형성된 제 1 배선기판;
    상기 캐비티에 페이스-업(face-up)으로 실장되는 제 1 반도체 다이; 및
    제 2 반도체 다이를 포함하며 상기 제 1 배선기판 및 상기 제 1 반도체 다이와 전기적으로 연결되도록 적층되는 상부 패키지;를 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 배선기판에 내장되는 수동 소자를 추가로 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 상부 패키지는 상기 제 2 반도체 다이가 적층되는 제 2 배선기판과, 상기 제 2 반도체 다이를 밀봉하는 몰딩부를 추가로 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 상부 패키지는 멀티칩 패키지인 것을 특징으로 하는 적층 반도체 패키지.
  5. 제 4 항에 있어서,
    상기 상부패키지는 상기 제 2 배선기판 상에 플립칩 본딩되는 하부 반도체 다이와, 상기 하부 반도체 다이 상에 페이스-업으로 적층되는 상부 반도체 다이를 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 제 1 반도체 다이 상에 형성되는 재배선층을 추가로 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 제 1 반도체 다이의 하면에 형성되는 접착층을 추가로 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  8. 상면에 캐비티가 형성된 제 1 배선기판;
    상기 캐비티에 페이스-업(face-up)으로 실장되는 제 1 반도체 다이; 및
    상기 제 1 반도체 다이 및 상기 제 1 배선기판 상에 플립칩(flip-chip) 본딩되는 상기 제 2 반도체 다이;를 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  9. 제 8 항에 있어서,
    상기 제 1 배선기판 상에 적층되는 수동 소자를 추가로 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  10. 제 8 항에 있어서,
    상기 제 1 반도체 다이 상에 형성되는 재배선층을 추가로 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  11. 제 8 항에 있어서,
    상기 제 1 반도체 다이의 하면에 형성되는 접착층을 추가로 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  12. 제 1 배선기판을 준비하는 단계;
    상기 제 1 배선기판의 상면에 캐비티를 형성하는 단계;
    상기 캐비티에 제 1 반도체 다이를 페이스-업으로 실장하는 단계; 및
    제 2 반도체 다이를 포함하는 상부 패키지를 상기 제 1 배선기판 및 상기 제 1 반도체 다이와 전기적으로 연결되도록 적층하는 단계;를 포함하는 것을 특징으로 하는 적층 반도체 패키지 제조 방법.
  13. 제 12 항에 있어서,
    상기 준비 단계는 상기 제 1 배선기판에 수동 소자를 내장하는 것을 특징으로 하는 적층 반도체 패키지 제조 방법.
  14. 제 12 항에 있어서,
    상기 제 1 반도체 다이 실장 단계 이전에 상기 제 1 반도체 다이에 재배선층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 적층 반도체 패키지 제조 방법.
  15. 제 12 항에 있어서,
    상기 실장 단계는 상기 제 1 반도체 다이를 접착제로 접착하는 것을 특징으로 하는 적층 반도체 패키지 제조 방법.
  16. 제 12 항에 있어서,
    상기 상부 패키지는 멀티칩 패키지인 것을 특징으로 하는 적층 반도체 패키지 제조 방법.
  17. 제 1 배선기판을 준비하는 단계;
    상기 제 1 배선기판의 상면에 캐비티를 형성하는 단계;
    상기 캐비티에 제 1 반도체 다이를 페이스-업으로 실장하는 단계; 및
    상기 제 1 배선기판 및 상기 제 1 반도체 다이 상에 제 2 반도체 다이를 플립칩 본딩하여 적층하는 단계;를 포함하는 것을 특징으로 하는 적층 반도체 패키지 제조 방법.
  18. 제 17 항에 있어서,
    상기 제 1 배선기판 상에 수동 소자를 적층하는 단계를 추가로 포함하는 것을 특징으로 하는 적층 반도체 패키지 제조 방법.
  19. 제 17 항에 있어서,
    상기 제 1 반도체 다이 실장 단계 이전에 상기 제 1 반도체 다이에 재배선층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 적층 반도체 패키지 제조 방법.
  20. 제 17 항에 있어서,
    상기 실장 단계는 상기 제 1 반도체 다이를 접착제로 접착하는 것을 특징으로 하는 적층 반도체 패키지 제조 방법.
KR1020100101545A 2010-10-18 2010-10-18 적층 반도체 패키지 및 그 제조 방법 KR20120040038A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100101545A KR20120040038A (ko) 2010-10-18 2010-10-18 적층 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100101545A KR20120040038A (ko) 2010-10-18 2010-10-18 적층 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120040038A true KR20120040038A (ko) 2012-04-26

Family

ID=46140125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100101545A KR20120040038A (ko) 2010-10-18 2010-10-18 적층 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20120040038A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200143629A (ko) * 2019-06-14 2020-12-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 그를 형성하는 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200143629A (ko) * 2019-06-14 2020-12-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 그를 형성하는 방법
US11380620B2 (en) 2019-06-14 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including cavity-mounted device

Similar Documents

Publication Publication Date Title
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
US7582963B2 (en) Vertically integrated system-in-a-package
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
CN109427725B (zh) 中介基板及其制法
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
US10741499B2 (en) System-level packaging structures
KR102262907B1 (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
CN102176450A (zh) 高密度系统级封装结构
CN107275312A (zh) 无源元件封装件和包括该无源元件封装件的半导体模块
KR101185457B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
KR101123799B1 (ko) 반도체 패키지 및 그 제조방법
US20080237831A1 (en) Multi-chip semiconductor package structure
KR101046251B1 (ko) 적층형 반도체 패키지
KR20120033848A (ko) 적층 반도체 패키지
KR20120040038A (ko) 적층 반도체 패키지 및 그 제조 방법
KR20120093584A (ko) 반도체 패키지 및 그의 제조방법
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
KR100994209B1 (ko) 반도체 적층 패키지
CN101236958B (zh) 半导体封装体
KR102029804B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
KR101096441B1 (ko) 박형 패키지 및 이를 이용한 멀티 패키지
KR20120033843A (ko) 적층 반도체 패키지 및 그 제조 방법
CN107993992A (zh) 一种三维芯片堆叠芯片尺寸封装结构及制造方法
CN1971904A (zh) 半导体元件埋入承载板的叠接结构

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101018

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20111212

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120326

Patent event code: PE09021S01D

PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20121114

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20120326

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20111212

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I