KR20120030094A - 다중 계층 통신 시스템에서 간섭이 적은 페이징을 지원하는 방법 및 장치 - Google Patents

Abstract

제 1 기지국 및 단말은 통신에 기인하는 간섭을 제 2 기지국으로부터 완화할 수 있다. 기지국은 페이징 슬롯의 적어도 일부가 제 2 기지국이 송신하는 제 2 기지국의 가용 구간(AI)과 오버랩되는지를 판단할 수 있다. 제 1 기지국은 페이징 슬롯이 제 2 기지국의 비가용 구간(UAI) 내에서 오버랩 및/또는 발생되도록 페이징 슬롯의 발생을 조정하며, 여기서 기지국은 제한된 자원을 사용하여 송신하지 않거나 송신한다. 또한, 단말은 청취 슬롯의 적어도 일부가 AI와 오버랩되는지를 판단할 수 있고, 제 1 기지국이 페이징 슬롯을 재계산하기 위해 사용한 동일 절차를 사용하여 청취 슬롯이 LDC 모드의 UAI 내에서 오버랩 및/또는 발생되도록 청취 슬롯을 재계산할 수 있다.

Description

다중 계층 통신 시스템에서 간섭이 적은 페이징을 지원하는 방법 및 장치{METHODS AND APPARATUS TO SUPPORT PAGING WITH LESS INTERFERENCE IN MULTI-TIER COMMUNICATION SYSTEMS}

본 출원은 일반적으로 이동 통신 장치에 관한 것으로, 특히 매크로, 피코, 펨토 기지국 등과 같은 상이한 종류 및 크기의 기지국을 포함하는 다중 계층 통신 시스템에서 간섭이 적은 페이징에 관한 것이다.

무선 데이터 트래픽의 수요는 폭발적으로 증가하고 있다. 그런 수요를 충족시키기 위해, 셀룰러 시스템은 크기, 종류, 사용 사례 등이 다양한 기지국을 갖는 다중 계층 네트워크로 진화되고 있다. 셀룰러 시스템에서 펨토셀, 피코셀, 중계기 등과 같은 더 많은 다중 계층 기지국을 구성하는 것이 무선 네트워크에서 탄력을 받고 있다. 피코셀, 펨토셀 등과 같은 소형 저전력 기지국은 저비용이고, 매크로 셀로부터의 트래픽을 완화시키고(offloading), 대량의 무선 데이터 트래픽을 단말에 제공하는 잠재적인 장점 등 때문에 집중되고 있다.

펨토셀 장치는 홈 또는 소기업 사용을 위해 설계된 소형 기지국이다. 펨토셀 장치는 작은 범위에서 동작하고 가정 또는 사무실에 셀룰러 커버리지를 제공하도록 설계되어 있다. 전형적인 펨토셀 장치는 디지털 가입자선(Digital Subscriber Line: DSL) 또는 광대역 케이블 접속과 같은 인터넷 프로토콜(Internet Protocol: IP) 접속으로 보안 게이트웨이 또는 소프트 스위치에 접속된다. 보안 게이트웨이 또는 소프트 스위치는 표준 이더넷 케이블을 사용하여 DSL 또는 케이블 모뎀으로 플러그 된다.

펨토 기지국(Femto Base Station: FBS)들은 개방(open) 또는 폐쇄(closed) 두 가지 방식이 있다. 개방 FBS는 어떤 호환성 이동 장치를 수락한다(예컨대, 통신을 어떤 호환성 휴대 전화, PDA 등으로 그리고 이들로부터 수락한다). 폐쇄 FBS는 이동 장치가 FBS를 통해 액세스하도록 인가되는 것을 필요로 한다.

본 발명의 목적은 다중 계층 통신 시스템에서 간섭이 적은 페이징을 지원하는 방법 및 장치를 제공함에 있다.

본 발명에서 페이징 메시지를 전달할 수 있는 제1 기지국이 제공된다. 상기 페이징 메시지는 페이징 슬롯에서 복수의 단말 중 적어도 하나 이상 단말로 브로드캐스팅된다. 상기 제1 기지국은 페이징 슬롯의 적어도 일부가 제 2 기지국이 송신하는 제 2 기지국의 가용 구간(available interval: AI)과 오버랩되는지를 판단할 수 있다. 또한, 상기 제1 기지국은 상기 페이징 슬롯이 LDC(Low Duty Cycle) 모드의 비가용 구간(unavailable interval: UAI) 내에서 오버랩되거나 그리고 발생되도록 페이징 슬롯 구성을 조절할 수 있다.

본 발명에서 페이징 메시지를 페이징 슬롯에서 복수의 단말 중 적어도 하나 이상의 단말에 전달하는 방법이 제공된다. 상기 방법은 하나 이상의 기지국이 송신하는 상기 하나 이상의 기지국의 가용 구간(AI) 그리고 하나 이상의 기지국이 제한된 자원을 통해 송신하거나 송신하지 않는 상기 하나 이상의 기지국의 비가용 구간(UAI) 구성 패턴을 획득하는 과정을 포함한다. 또한, 상기 방법은 상기 페이징 슬롯을 상기 기지국의 AI 그리고 UAI 중 적어도 하나 이상의 구성 패턴과 비교하는 과정을 포함한다. 상기 페이징 슬롯의 적어도 일부가 상기 기지국의 가용 구간(AI)과 오버랩된다고 판단되면, 상기 페이징 슬롯의 구성은 상기 페이징 슬롯이 상기 기지국의 UAI 내에서 오버랩 혹은 발생하도록 조정된다.

본 발명에서 페이징 메시지를 수신할 수 있는 단말이 제공된다. 상기 단말은 페이징 메시지를 페이징 청취 슬롯(listening slot)에서 하나 이상의 기지국으로부터 수신하도록 구성된 복수의 안테나를 포함한다. 또한, 상기 단말은 안테나에 연결된 메인 프로세서를 포함한다. 상기 메인 프로세서는 페이징 청취 슬롯의 적어도 일부가 제2 기지국이 송신하는 상기 제2 기지국의 가용 구간(AI)과 오버랩되는지를 판단할 수 있다. 또한, 상기 메인 프로세서는 페이징 청취 슬롯이 기지국이 제한된 자원을 통해 송신하거나 송신하지 않는 상기 제2 기지국의 비가용 구간(UAI) 내에서 오버랩되거나 발생되도록 상기 페이징 청취 슬롯의 구성을 조정할 수 있다.

본 발명에서 페이징 메시지를 청취 슬롯에서 수신하는 방법이 제공된다. 상기 방법은 하나 이상의 기지국이 송신하는 하나 이상의 기지국의 가용 구간(AI) 그리고 하나 이상의 기지국이 제한된 자원을 통해 송신하거나 송신하지 않는 하나 이상의 기지국의 비가용 구간(UAI)의 구성 패턴을 획득하는 과정을 포함한다. 또한, 상기 방법은 페이징 슬롯 정보를 서빙 기지국으로부터 수신하는 과정을 포함한다. 상기 페이징 슬롯 정보는 청취 슬롯이 계산될 수 있도록 페이징 슬롯 구성을 식별하도록 구성된다. 또한, 상기 방법은 페이징 슬롯을 하나 이상의 기지국의 AI 및 UAI의 하나 이상의 구성 패턴과 비교하는 과정, 상기 페이징 슬롯의 적어도 일부가 하나 이상의 기지국의 AI와 오버랩되는지를 판단하는 과정, 그리고 상기 페이징 슬롯이 하나 이상의 기지국의 UAI 내에서 오버랩되거나 발생되도록 상기 페이징 슬롯의 구성을 조정하는 과정을 더 포함한다.

본 발명에서 페이징 메시지를 브로드캐스팅할 수 있는 기지국이 제공된다. 상기 페이징 메시지는 페이징 슬롯에서 복수의 단말 중 하나 이상으로 브로드캐스팅된다. 상기 기지국은 LDC(Low Duty Cycle: LDC) 모드에서 동작할 수 있다. 상기 LDC 모드는 가용 구간(AI) 및 비가용 구간(UAI)을 포함한다. 상기 기지국은 AI에서 송신 및 수신할 수 있고 UAI 동안 송신하지 않거나 제한된 자원을 사용하여 송신하도록 구성된다. 상기 기지국은 상기 페이징 슬롯의 적어도 일부가 UAI와 오버랩되는지를 판단하고 페이징 슬롯이 AI 내에서 오버랩되거나 발생되도록 상기 페이징 슬롯의 구성을 조정할 수 있다.

본 발명에서 페이징 메시지를 페이징 슬롯에서 복수의 단말 중 하나 이상으로 브로드캐스팅하는 방법이 제공된다. 상기 방법은 기지국을 LDC 모드에서 동작시키는 과정을 포함한다. 상기 LDC 모드는 가용 구간(AI) 및 비가용 구간(UAI)을 포함한다. 상기 기지국은 AI에서 송신 및 수신할 수 있고 UAI 동안 송신하지 않거나 제한된 자원을 사용하여 송신하도록 구성된다. 또한, 상기 방법은 상기 페이징 슬롯을 기지국에 대한 LDC 모드 패턴과 비교하는 과정과 상기 페이징 슬롯의 적어도 일부가 UAI와 오버랩되는지를 판단하는 과정과, 그리고 상기 페이징 슬롯이 AI 내에서 오버랩되거나 발생되도록 상기 페이징 슬롯의 구성을 조정하는 과정을 포함한다.

본 발명에서 페이징 메시지를 수신할 수 있는 단말이 제공된다. 단말은 페이징 메시지를 청취 슬롯에서 기지국으로부터 수신하도록 구성된 복수의 안테나를 포함한다. 또한, 상기 단말은 안테나에 연결된 메인 프로세서를 포함한다. 상기 메인 프로세서는 상기 페이징 청취 슬롯의 적어도 일부가 기지국의 LDC 모드의 비가용 구간(UAI)과 오버랩되는지를 판단할 수 있다. 상기 메인 프로세서는 상기 페이징 청취 슬롯이 상기 LDC 모드의 가용 구간(AI) 내에서 오버랩되거나 발생되도록 상기 페이징 청취 슬롯의 구성을 조정한다.

본 발명에서 페이징 메시지를 청취 슬롯에서 수신하는 방법이 제공된다. 상기 방법은 LDC 모드에서 동작하는 기지국에 대한 LDC 모드 패턴을 획득하는 과정을 포함한다. 상기 LDC 모드는 가용 구간(AI) 및 비가용 구간(UAI)을 포함한다. 기지국은 AI에서 송신 및 수신할 수 있고 UAI 동안 송신하지 않거나 제한된 자원을 사용하여 송신하도록 구성된다. 또한, 상기 방법은 상기 페이징 슬롯의 적어도 일부가 LDC 모드의 UAI와 오버랩되는지를 판단하는 과정과 그리고 청취 슬롯이 LDC 모드의 AI 내에서 오버랩되거나 발생되도록 상기 청취 슬롯의 구성을 재계산하는 과정을 포함한다.

이하 본 발명의 상세한 설명을 착수하기 전에, 이 특허 문서 도처에 사용되는 어떤 단어 및 구의 정의를 설명하는 것이 유리할 수 있고: "포함하다" 및 "구비하다"라는 용어뿐만 아니라 그 파생어는 제한없이 포함을 의미하며; "또는"이라는 용어는 포함되는 것으로 의미되고 및/또는; "와 관련된" 및 "와 함께 관련된" 구뿐만 아니라 그 파생어는 포함하고, 내에 포함되고, 와 서로 접속되고, 함유하고, 내에 함유되고, 에 또는 와 접속되고, 에 또는 와 연결되고, 와 통신가능하고, 와 협력하고, 인터리브하고, 병렬하고, 에 근접하고, 에 또는 와 구속되고, 갖고, 의 성질을 갖고 등으로 의미될 수 있고; "컨트롤러"라는 용어는 1개 이상의 동작을 제어하는 임의 장치, 시스템 또는 그 부품을 의미하며, 그러한 장치는 하드웨어, 펌웨어나 소프트웨어, 또는 동일한 것 중 2개 이상의 일부 조합으로 실행될 수 있다. 임의 특정 컨트롤러와 관련된 기능성은 국부적이든 원격이든 집중되거나 분배될 수 있는 것에 주목해야 한다. 어떤 단어 및 구의 정의는 이 특허 문서 도처에 제공되고, 당업자는 모든 점에서 대부분의 경우가 아니면, 그러한 정의가 그렇게 정의된 단어 및 구의 이전 사용뿐만 아니라 장래 사용에 적용되는 것을 이해해야 한다.

본 발명 및 그 장점의 더 완전한 이해를 위해 이제 동일 참조 번호가 동일 부분을 나타내는 첨부 도면과 함께 이하의 설명이 참조된다:

상술한 바와 같이, 페이징 슬롯이 가용구간(Available Interval: AI)과 오버랩되는지를 비교하여, 상기 페이징 슬롯이 비가용 구간(UnAvailable Interval:UAI) 내에서 오버랩되거나 발생되도록 상기 페이징 슬롯의 구성을 조정함으로써, LDC 모드에서 펨토 BS의 전력 소비를 감소시킬 수 있고 매크로셀에 생성되는 펨토 BS의 간섭을 효율적으로 감소시킬 수 있는 이점이 있다.

도 1은 본 발명의 실시 예에 따른 예시적인 무선 네트워크(100)를 예시하며;
도 2는 본 발명의 실시 예에 따른 OFDMA 송신기의 장치도이며;
도 3은 본 발명의 실시 예에 따른 OFDMA 수신기의 장치도이며;
도 4는 본 발명의 실시 예에 따른 무선 단말을 예시하며;
도 5는 본 발명의 실시 예에 따른 기지국에 대한 LDC 모드를 예시하며;
도 6 내지 8은 본 발명의 실시 예에 따른 유휴 모드에서의 페이징 단말에 대한 프로세스를 예시하며;
도 9는 본 발명의 실시 예에 따른 비가용 구간에서의 페이징에 대한 프로세스를 예시하며;
도 10은 본 발명의 실시 예에 따른 페이징 타이밍을 변경하기 위한 프로세스를 예시하며;
도 11은 본 발명의 실시 예에 따른 청취 구간 타이밍을 변경하기 위한 프로세스를 예시하며;
도 12는 본 발명의 실시 예에 따른 페이징 구간 오프셋 변경에 대한 프로세스를 예시하며;
도 13은 본 발명의 실시 예에 따른 단말을 페이징하기 위해 펨토셀의 페이징 구간 오프셋 변경에 대한 프로세스를 예시하며;
도 14는 본 발명의 실시 예에 따른 멤버 MS를 페이징하기 위해 펨토셀의 펨토셀 LDC 패턴에 따른 페이징/페이징-청취 구간 타이밍 변경을 예시하며;
도 15는 본 발명의 실시 예에 따른 가용 구간 개시 시간을 조정함으로써 가용 페이징 구간을 조정하는 것을 예시하며;
도 16은 본 발명의 실시 예에 따른 가용 구간 개시 시간 및 크기를 조정함으로써 가용 페이징 구간을 조정하는 것을 예시하며;
도 17은 본 발명의 실시 예에 따른 가용 구간 개시 시간 및 크기를 조정함으로써 가용 페이징 구간을 조정하는 다른 예를 예시하고;
도 18은 본 발명의 실시 예에 따른 단말 슬립 사이클을 조정하는 예시이다.

이하에 논의되는 도 1 내지 도 18, 및 이 특허 문서에서 본 발명의 원리를 기재하는 사용되는 각종 실시형태는 예시만을 위한 것이고 조금도 본 발명의 범위를 제한하는 것으로 해석되지 않아야 한다. 당업자는 본 발명의 원리가 어떤 적절하게 배치된 무선 통신 시스템에서 구현될 수 있다는 것을 이해할 것이다.

IEEE 802.16m 시스템 요건에 기재된 바와 같이, 펨토셀은 저전력 기지국(BS)이다. 펨토셀은 통상 가입자 및/또는 액세스 제공자에 의해 구성되는 바와 같이 사용자의 폐쇄 그룹 또는 개방 그룹에 액세스를 제공하기 위해 홈 또는 작은 오피스/홈 오피스에서 가입자에 의해 설치된다. 펨토셀 기지국(BS)은 통상 라이센스 스펙트럼에서 동작하고 매크로-셀과 동일 또는 상이한 주파수를 사용할 수 있고 백홀에 대한 케이블 또는 DSL과 같은 광대역 접속을 사용한다. 펨토셀에서 액세스를 사용하는 단말(MS)은 통상 정지되거나 느린(즉, 보행) 속도로 이동한다.

본 발명은 소형 저전력 기지국 및 저전력 소형 기지국을 오버레이할 수 있는 매크로와 같은 대형 기지국의 공존을 지원하는 것이다. 이하 본 발명에서, 펨토셀은 저전력 소형 기지국의 예로서 사용되고, 매크로셀은 소형 기지국을 오버레이할 수 있는 대형 기지국의 예로서 사용된다. 모든 실시형태는 다중 계층 네트워크에서 임의 종류 또는 크기의 기지국에 적용가능하며, 일부 대형 셀은 일부 소형 셀을 오버레이할 수 있다.

펨토셀과 같은 저전력 소형 셀은 매크로 셀과 같은 대형 셀과 상이하다. 여러 종류 및 크기의 기지국을 갖는 다중 계층 네트워크는 펨토 기지국을 식별하고 펨토셀을 매크로 셀로부터 구별하는 능력을 가질 수 있다. 또한, 다중 계층 네트워크는 핸드오버, 페이징 등과 같은 것이지만 이들에 제한되지 않는 일부 동작이 펨토셀 및 매크로 셀, 그리고 개방 액세스 및 CSG 펨토셀과 상이하므로 개방 액세스 펨토셀(어떤 호환성 MS가 액세스되게 하는)을 폐쇄 가입자 그룹(Closed Subscriber Group: CSG) 펨토셀(허가된 MS만, 즉 펨토셀에 속하는 MS가 액세스되게 하는)로부터 구별하는 능력을 가질 수 있다. 예컨대, 고속 MS는 어떤 펨토셀에 대한 핸드오버를 필요로 하지 않을 수 있고, 개방 액세스 펨토 기지국은 CSG 펨토셀에 속하지 않는 MS가 핸드오버 요청을 그 펨토셀 등에 송신하는 것을 요구하지 않는 동안 핸드오버 요청을 MS로부터 수락할 수 있다. 셀(즉, 커버리지 영역)에 단말이 존재하지 않을 때, 펨토 기지국은 제한된 활성 주파수, 시간, 또는 둘 다를 갖는 LDC(low duty cycle: LDC) 모드에 진입할 수 있다. LDC 모드는 절전 모드 등과 같은 각종 예에서 상이하게 참조될 수 있다.

LDC 모드는 기지국에 대한 신규 속성이다. LDC 모드는 매크로 셀에 필요하지 않을 수 있으며 2009년 3월 IEEE 802.16, Rev2_D9a에서 논의된 바와 같이 그 내용이 여기에 참조문헌으로 포함되어 있기 때문에, 매크로 셀이 그 커버리지 내에 액티브 또는 잠재적 사용자를 갖지 않는 것은 매우 희박하다. 또한, 매크로셀은 장래에도, 예를 들어 밤 동안 거주가 없거나 거의 없는 영역에서 LDC 모드를 포함할 수 있다. 그러나, 펨토 기지국과 같은 소형 기지국은 거주자가 어떤 액티브 세션 설정 없이 집을 떠난 후에 홈 펨토와 같은 커버리지에 액티브 사용자가 없을 수 있다. 이 예에서, LDC 모드는 펨토 BS의 전력 소비를 감소시킬 수 있고 매크로셀에 생성되는 펨토 BS의 간섭을 감소시킬 수 있다.

본 발명의 실시형태는 펨토 셀이 저전력, 소형 셀의 예로서 예시될지라도 펨토셀에 제한되지 않는다. 다른 저전력 소형 셀은 피코셀, 핫 존 셀, 소몰 릴레이 셀 등을 포함할 수 있다. 또한, 상기 실시형태는 대형 셀의 커버리지 내에 소형 셀을 커버하거나 오버레이할 수 있는 대형 셀의 예로서 예시될지라도 매크로셀에 제한되지 않는다. 상기 실시형태는 모든 단말(예컨대, 개방 BS)에 개방되는 것, 또는 제한된/허가된/가입된 단말(예컨대, CSG BS)에 개방되는 것, 또는 모든 단말이지만 높은 우선순위를 갖는 제한된/허가된/가입된 단말 및 낮은 우선순위를 갖는 다른 단말(예컨대, 하이브리드 기지국)에 개방되는 것 등과 같은 액세스가능성 구별의 일부 레벨을 갖는 어떤 종류 또는 크기의 기지국에 사용될 수 있다. CSG의 개념은 펨토셀에 제한되지 않으며, 마이크로셀, 피코셀, 중계기 등과 같은 다른 BS에 적용가능할 수도 있다.

펨토셀 기지국은 CSG ID를 CSG의 식별에 관하여 단말에게 통지하도록 구성된다. 그러므로, MS는 펨토셀이 CSG 타입이라는 것을 알지라도, MS는 또한 이 펨토셀이 액세스하는 MS에 폐쇄되거나 허가되는지가 또한 통지된다. 즉 MS은 상기 CSG에 액세스할 수 있는지의 여부를 안다. MS는 MS가 액세스할 수 있는 CSG 펨토셀의 리스트(화이트 리스트(white-list)와 같은)를 저장하도록 구성될 수 있다. 이와 같이, MS가 CSG 펨토셀의 CSG ID를 수신할 때, MS는 수신된 CSG ID와 액세스가능한 펨토셀의 리스트를 확인한다. 수신된 CSG ID가 액세스 가능한 펨토셀의 MS 리스트에 있으면, MS는 CSG가 액세스 가능하다는 것을 안다. 그러므로, CSG 펨토셀의 CSG ID는 무선 통신 시그널링을 통해 MS에 송신된다. MS의 액세스 가능한 CSG 펨토셀의 리스트를 줄이기 위해, 다수의 CSG 펨토셀은 동일 MS 셋을 그것에 액세스하게 하면, 이 CSG 펨토셀은 공통 CSG ID를 공유한다. 예컨대, 사용자가 각 커피숍에서 폐쇄된 펨토셀에 액세스하도록 커피숍 체인을 통해 가입하면, 커피숍에 대한 CSG 펨토셀은 공통 CSG ID를 공유할 것이다.

일부 예에서, 프리앰블의 상이한 그룹은 펨토셀을 매크로 셀로부터 구별하는데 사용된다. 프리앰블은 2개의 그룹으로 분할되는데, 한쪽은 펨토셀에 대한 것이고, 다른 쪽은 매크로 셀에 대한 것이다. 다수의 펨토셀 및 불충분한 프리앰블의 경우에, 프리앰블이 동적으로 할당된다. 일부 예에서, 기지국 ID의 24 프로그램가능한 비트 세그먼트인 최하위 비트(LSB)에서의 하나의 비트는 펨토셀과 매크로 셀을 구별하는데 사용되고, LSB에서의 다른 비트는 펨토셀 개방 액세스 모드와 CSG 모드를 구별하는데 사용된다. 이 접근법은 매우 고가인 브로드캐스트 채널(Broadcast Channel: BCH)의 오버헤드를 증가시킬 것이다. 추가적인 그리고 선택적인 예에서, 상이한 스크램블링 시퀀스 및/또는 상이한 CRC(cyclic redundancy check)는 펨토 BS를 매크로 BS로부터 식별하고, 개방 액세스 펨토 BS 및 CSG 펨토 BS를 식별한다.

도 1은 본 발명의 실시 예에 따른 예시적인 무선 네트워크(100)를 도시한다. 도 1에 예시된 무선 네트워크(100)의 실시형태는 예시만을 위한 것이다. 무선 네트워크(100)의 다른 실시형태는 본 발명의 범위로부터 벗어나지 않고 사용될 수 있다.

무선 네트워크(100)는 기지국(BS), BS(101), BS(102), 또는 BS(103) 또는 펨토 기지국(FBS), FBS(104), FBS(105) 또는 FBS(106) 중 하나를 각각 포함하는 복수의 셀(121-126)을 포함한다. 기지국(101-103)은 보다 큰 크기일 수 있는 반면에, 기지국(104-106)은 작은 크기일 수 있다. 기지국(101-106)은 당업자에 공지된 바와 같이 코드 분할 다중 접속(code division multiple access: CDMA) 채널, 직교 주파수 분할 다중 접속(Orthogonal Frequency Division Multiple Access: OFDMA), 또는 어떤 다른 통신 표준에 의해 복수의 단말(MS)(111-116)과 통신한다. 일부 실시형태에 있어서, 단말(111-116)은 2개 이상의 CDMA 채널 상에 데이터 트래픽 및/또는 음성 트래픽를 동시에 수신할 수 있다. 단말(111-116)은 무선 링크를 통해 기지국(101-106)과 통신할 수 있는 어떤 적당한 무선 장치(예컨대, 종래의 휴대 전화, PCS 핸드셋, 개인 휴대 정보 단말기(PDA) 핸드셋, 휴대용 컴퓨터, 원격 측정 장치)일 수 있다.

점선은 기지국(101-103)이 위치되는 셀(121-123)의 근접한 경계를 도시한다. 셀은 예시 및 설명만을 위해 대략 원형으로 도시된다. 셀은 선택된 셀 구성 및 자연적이고 인공적인 방해물에 따라 다른 불규칙적인 형상을 가질 수 있는 명확히 것이 이해되어야 한다.

당업자에 잘 공지되어 있는 바와 같이, 셀(121-123) 각각은 복수의 섹터로 구성되고, 여기서 기지국에 연결된 지향성 안테나는 각 섹터를 커버한다. 도 1의 실시형태는 셀의 중심에서 기지국을 예시한다. 대체 실시형태는 섹터의 코너에서 지향성 안테나를 위치시킬 수 있다. 본 발명의 시스템은 어떤 특정 셀 구성에 제한되지 않는다.

본 발명의 실시 예에 있어서, BS(101), BS(102) 및 BS(103) 각각은 기지국 컨트롤러(base station controller: BSC) 및 1개 이상의 기지국 송수신 서브시스템(base transceiver subsystem: BTS)을 포함한다. 상기 기지국 컨트롤러 및 상기 기지국 송수신 서브시스템은 당업자에게 잘 알려져 있다. 상기 기지국 컨트롤러는 무선 네트워크 내의 특정 셀에 대한 상기 기지국 송수신 서브시스템을 포함하는 무선 통신 자원을 관리하는 장치이다. 상기 기지국 송수신 서브시스템은 각 셀 사이트에 위치된 RF 송수신기, 안테나, 및 다른 전기 장비를 포함한다. 이 장비는 공조 유닛, 가열 유닛, 전원, 전화선 인터페이스 및 RF 송신기와 RF 수신기를 포함할 수 있다. 본 발명의 동작을 설명할 시에 단순화 및 명료함을 위해, 셀(121, 122, 123) 각각의 기지국 송수신 서브시스템 및 각 기지국 송수신 서브시스템과 관련된 기지국 컨트롤러는 BS(101), BS(102), 및 BS(103) 각각에 의해 집합적으로 표시된다.

일부 실시형태에 있어서, BS(101), BS(102) 및 BS(103)는 당업자에 공지된 바와 같이 각각 다른 그리고 공중 교환 전화망(Public Switched Telephone Network: PSTN)(도시되지 않음), 또는 어떤 IS-41 통신 네트워크 사이의 음성 및 데이터 신호를 통신선(도시되지 않음) 및 이동 교환 센터(Mobile Swtiching Center: MSC)(도시되지 않음)를 통해 전송한다. 통신선은 T1 선, T3 선, 광섬유 링크, 네트워크 패킷 데이터 백본 접속, 또는 어떤 다른 종류의 데이터 접속을 포함하는 어떤 적당한 접속 수단일 수 있다. 통신선은 BSC 내의 각 보코더와 MSC 내의 스위치 소자를 링크시킨다. 통신선 상의 접속은 아날로그 음성 신호 또는 디지털 음성 신호를 펄스 코드 변조(Pulse Code Modulation: PCM) 포맷, 인터넷 프로토콜(IP) 포맷, 비동기 전송 모드(Asynchronous Transfer Mode: ATM) 포맷 등으로 송신할 수 있다.

MSC는 IS-41, PSTN, 또는 인터넷과 같은 무선 네트워크 및 외부 네트워크에서 가입자 사이의 서비스 및 조정(coordination)을 제공하는 교환 장치이다. MSC는 당업자에게 잘 알려져 있다. 본 발명의 일부 실시형태에 있어서, 통신선은 수 개의 상이한 데이터 링크일 수 있으며, 각 데이터 링크는 BS(101), BS(102), 또는 BS(103) 중 하나를 MSC에 연결한다.

무선 네트워크(100)는 펨토-셀 기지국(124-126)을 포함한다. 각 FBS(124-126)는 매크로 기지국 BS(101), BS(102) 및 BS(103)에서 발견되는 것과 유사한 컴포넌트를 포함한다. 이와 같이, FBS(124), FBS(125) 및 FBS(126)는 펨토 기지국 컨트롤러(FBSC) 및 1개 이상의 펨토 기지국 송수신 서브시스템(FBTS)을 각각 포함한다. FBS(124), FBS(125) 및 FBS(126) 각각은 와이파이(wireless fidelity), IS-95, CDMA 또는 어떤 다른 셀룰러 통신 표준을 사용하여 서비스 영역에서 단말과 통신한다.

음성 및 데이터 신호는 통신선, 무선 게이트웨이 및 무선 소프트 스위치를 통해 FBS(104), FBS(105) 및 FBS(106) 및 IS-41 네트워크(예컨대, PSTN) 사이에서 전송된다. 예컨대, 음성 신호는 통신선(130), 무선 게이트웨이(WGW)(132)를 통해 FBS(105)와 IS-41 네트워크 사이에서 전송된다. 데이터 신호는 통신선(134) 및 무선 소프트 스위치(WSS)(136)를 통해 FBS(105)와 IS-41 네트워크 사이에서 전송된다. WGW(132) 및 WSS(136)는 백홀 접속(도시되지 않음), 예컨대 IS-41을 통해 MSC에 연결된다. WGW(132)는 IS-41을 통해 FBS(105)와 MSC 사이에 베어러 경로를 제공한다. WSS(136)는 IS-41을 통해 MSC뿐만 아니라 시그널링 경로 FBS(105) 및 WGW(132)를 제공한다.

점선은 FBS(104), FBS(105) 및 FBS(106)가 위치되는 셀(124-126)의 근접한 경계를 도시한다. 셀은 예시 및 설명만을 위해 대략 원형으로 도시된다. 셀은 선택된 셀 구성 및 자연적이고 인공적인 방해물에 따라 다른 불규칙적인 형상을 가질 수 있는 명확히 것이 이해되어야 한다.

예시적인 무선 네트워크(100)에서, MS(111)는 셀(121)에 위치되고 BS(101)와 통신하고 있다. MS(112)는 셀(121) 및 셀(124)에 위치되고 BS(102)와 통신하고 있다. MS(113)는 셀(126)에 위치되고 FBS(106)와 통신하고 있다. MS(114)는 MS(114)에 근접한 화살표 방향으로 지시된 바와 같이 셀(123)에 위치되고, BS(103)와 통신하고 있고 셀(126)의 방향으로 이동하고 있다. 일부 포인트에서, MS(114)가 셀(126)로 이동되므로 MS(114)는 신호를 FBS(106)로부터 검출할 것이다. MS(115)는 셀(122)에 위치되고 BS(102)와 통신하고 있다. 또한, MS(115)는 셀(123)의 에지에 인접하여 위치된다. MS(116)는 셀(123)에 위치되고, BS(103)와 통신하고 있고 셀(121) 및 셀(125)의 방향으로 이동하고 있다. 일부 포인트에서, MS(116)는 셀(121) 및 셀(125)에 의해 커버된 영역으로 이동되므로, MS(116)는 신호를 BS(101) 및 FBS(105)로부터 검출하고 핸드오프가 발생될 것이다.

핸드오프 절차는 콜의 제어를 제 1 셀로부터 제 2 셀로 전송한다. 핸드오프는 "소프트 핸드오프" 또는 "하드 핸드오프 중 어느 하나일 수 있다. "소프트 핸드오프"에 있어서 기존 접속이 제 1 셀 내의 단말과 기지국 사이에서 차단되기 전에 제 2 셀 내의 단말과 기지국 사이에서 접속이 이루어진다. "하드 핸드오프"에서 제 1 셀 내의 단말과 기지국 사이의 기존 접속은 새로운 접속이 제 2 셀 내의 단말과 기지국 사이에서 이루어지기 전에 차단된다.

도 1에 도시된 바와 같이, MS(112)는 셀(122)과 셀(124) 둘 다에 위치된다. FBS(104)는 CSG FBS이다. 또한, MS(112)는 FBS(104)에 가입되지 않았다. 그러므로, MS(112)는 FBS(104)에 액세스하도록 허가되지 않는다. 따라서, MS(112)는 FBS(104)와 통신하지 않고 오로지 BS(102)와 통신하고 있다.

또한, MS(114)는 BS(103)로부터 FBS(106)를 향해 이동하고 있다. FBS(106)는 개방 액세스 FBS이다. MS(114)가 셀(126)에 진입함에 따라, MS(114)는 MS(114)가 시그널링을 FBS(106)로부터 수신함에 따라 FBS(106)를 인식한다. 시그널링은 FBS(106)가 개방 FAP인 것을 지시하는 FBS(106)에 대한 기지국 식별자(예컨대, 기지국 ID, 또는 일부 다른 값)을 포함한다. FBS(106)가 개방 FAP이므로, MS(114)를 포함하는 모든 호환성 무선 장치는 FBS(106)에 액세스하도록 허가된다. 일부 실시형태에 있어서, 핸드오프가 발생되며 여기서 MS(114)와 BS(103) 사이의 통신이 종료되고 MS(114)와 FBS(106) 사이의 통신이 확립된다. MS(114)는 셀(123) 내에 여전히 위치되고 FBS(104)와 통신할 수 있다.

또한, MS(116)는 BS(103)로부터 FBS(105)를 향해 이동하고 있다. FBS(105)는 폐쇄 FBS이다. 그러므로, 허가된 무선 장치만이 FBS(105)에 액세스하도록 허용된다. 예컨대, FBS(105)는 Starbucks？에 위치될 수 있고 Starbucks？를 통해 FBS에 액세스하기 위해 가입한 개인만이 FBS(105)에 액세스하도록 허용된다. MS(116)을 갖는 가입자는 셀(125)에 진입한다. MS(116)는 시그널링을 FBS(105)로 수신한다. 시그널링은 FBS(105)에 대한 폐쇄 가입자 그룹(CSG) 신원 확인(ID)을 포함한다. MS(116)는 FBS(105)에 대한 CSG ID를 인지하고 BS(103)로부터 FBS(105)로의 MS(116)의 핸드오프가 발생한다.

도 2는 직교 주파수 분할 다중 접속(OFDMA) 송신장치 블록도이다. 도 3은 직교 주파수 분할 다중 접속(OFDMA) 수신장치 블록도이다. 도 2 및 도 3에서, 예시 및 설명만을 위해 OFDMA 송신장치는 기지국(BS)(102) 또는 펨토 기지국(FBS)(104)에서 구현되고 OFDMA 수신장치는 단말(MS)(112)에서 구현된다. 그러나, 또한 OFDMA 수신장치가 BS(102) 및/또는 FBS(104)에서 구현될 수 있고 OFDMA 송신장치가 MS(112)에서 구현될 수 있는 것은 당업자에 의해 이해될 것이다.

BS(102) 내의 송신장치는 채널 코딩 및 변조 블록(205), 직-병렬(S-to-P) 변환블록(210), 크기 N의 역 고속 푸리에 변환(IFFT) 블록(215), 병-직렬(P-to-S) 변환블록(220), CP(Cyclic Prefix) 추가 블록(225), 업변환기(Up-Converter: UC)(230)를 포함한다. MS(116) 내의 수신장치는 다운변환기(Down-Converter: DC)(255), CP 제거 블록(260), 직-병렬(S-to-P) 변환블록(265), 크기 N의 고속 푸리에 변환(FFT) 블록(270), 병-직렬(P-to-S) 변환블록(275), 채널 디코딩 및 복조 블록(280)을 포함한다.

도 2 및 도 3에서의 컴포넌트의 적어도 일부는 소프트웨어로 구현될 수 있는 반면에, 다른 컴포넌트는 구성가능한 하드웨어 또는 소프트웨어 및 구성가능한 하드웨어의 혼합에 의해 구현될 수 있다. 특히, 본 발명 문서에 기재된 FFT 블록 및 IFFT 블록이 구성가능한 소프트웨어 알고리즘으로 구현될 수 있는 것이 주목되며, 여기서 크기 N의 값은 본 구현에 따라 수정될 수 있다.

또한, 본 발명은 고속 푸리에 변환 및 역 고속 푸리에 변환을 구현하는 실시형태에 관한 것일지라도, 이것은 예시만을 위한 것이고 본 발명의 범위를 제한하는 것으로 해석되지 않아야 한다. 본 발명의 대체 실시형태에서, 고속 푸리에 변환 기능 및 역 고속 푸리에 변환 기능은 이산 푸리에 변환(DFT) 기능 및 역 이산 푸리에 변환(IDFT) 기능 각각으로 용이하게 대체될 수 있는 것이 이해될 것이다. DFT 및 IDFT 기능에 대해서는 N 변수의 값이 어떤 정수(즉, 1, 2, 3, 4 등)인 반면에, FFT 및 IFFT 기능에 대해서는 N 변수의 값이 2의 거듭제곱(즉, 1, 2, 4, 8, 16 등)인 어떤 정수일 있는 것이 이해될 것이다.

BS(102)에서, 채널 코딩 및 변조 블록(205)은 주파수 도메인 변조 심볼의 시퀀스를 생성하기 위해 정보 비트 셋(set)을 수신하고, 코딩(예컨대, 터보 코딩)을 적용하고 입력 비트를 변조한다(예컨대, QPSK, QAM). 직-병렬 변환블록(210)은 N 병렬 심볼 스트림을 생성하기 위해 직렬 변조된 심볼을 병렬 데이터로 변환하며(즉, 디멀티플렉스한다), 여기서 N은 BS(102) 및 MS(116)에 사용된 IFFT/FFT 크기이다. 크기 N의 IFFT 블록(215)은 이때 시간 도메인 출력 신호를 생성하기 위해 IFFT 동작을 N 병렬 심볼 스트림에 대해서 수행한다. 병-직렬 변환블록(220)은 직렬 시간 도메인 신호를 생성하기 위해 병렬 시간 도메인 출력 심볼을 크기 N IFFT 블록(215)으로부터 변환한다(즉, 멀티플렉스한다). 그 다음, CP 추가 블록(225)은 CP를 시간 도메인 신호에 삽입한다. 최종적으로, 업변환기(230)는 CP 추가 블록(225)의 출력을 무선 채널을 통해 송신용 RF 주파수로 변조한다(즉, 업변환한다). 또한, 신호는 RF 주파수로의 변환 전에 기저대역에서 필터링될 수 있다.

송신된 RF 신호는 무선 채널을 통과한 후에 MS(116)에 도달되고 BS(102)에 대한 역 동작이 수행된다. 다운변환기(255)는 수신된 신호를 기저대역 주파수로 다운변환하고 CP 제거 블록(260)은 CP를 제거해서 직렬 시간 도메인 기저대역 신호를 생성한다. 직-병렬 변환블록(265)은 시간 도메인 기저대역 신호를 병렬 시간 도메인 신호로 변환한다. 그 다음, 크기 N의 FFT 블록(270)은 N 병렬 주파수 도메인 신호를 생성하기 위해 FFT 알고리즘을 수행한다. 병-직렬 변환블록(275)은 병렬 주파수 도메인 신호를 변조된 데이터 심볼의 시퀀스로 변환한다. 채널 디코딩 및 복조 블록(280)은 원래의 입력 데이터 스트림을 회복하기 위해 변조한 다음 변조된 심볼을 디코딩한다.

기지국(101-106) 각각은 다운링크에서 단말(111-116)에 송신하는 것과 유사한 송신 경로를 구현할 수 있고 업링크에서 단말(111-116)으로부터 수신하는 것과 유사한 수신 경로를 구현할 수 있다. 유사하게도, 각각의 단말(111-116) 중 하나는 업링크에서 기지국(101-106)에 송신하기 위한 아키텍처에 대응하는 송신 경로를 구현할 수 있고 다운링크에서 기지국(101-106)으로부터 수신하기 위한 아키텍처에 대응하는 수신 경로를 구현할 수 있다.

도 4는 본 발명의 실시 예에 따른 무선 단말(112)을 예시한다. 도 4에 예시된 무선 단말(112)의 실시형태는 예시만을 위한 것이다. 무선 단말(112)의 다른 실시형태는 본 발명의 범위로부터 벗어나지 않고 사용될 수 있다. MS(112)가 예시 및 예만을 위해 기재될지라도 설명은 MS(112-116)에 동일하게 적용할 수 있는 것이 이해될 것이다.

무선 단말(112)은 안테나(405), 무선 주파수(RF) 송수신기(410), 송신(TX) 처리 회로(415), 마이크로폰(420), 및 수신(RX) 처리 회로(425)를 포함한다. 또한, MS(112)는 스피커(430), 메인 프로세서(440), 입/출력(I/O) 인터페이스(IF)(445), 키패드(450), 디스플레이(455), 및 메모리(460)를 포함한다. 메모리(460)는 기본 운용 시스템(OS) 프로그램(461), 복수의 CSG ID(462)를 포함하는 화이트 리스트, 및 페이징 청취 구간 및/또는 페이징 청취 슬롯을 변경하기 위한 기능 또는 알고리즘을 포함할 수 있는 간섭 완화(464)를 위한 명령어를 더 포함한다.

무선 주파수(RF) 송수신기(410)는 안테나(405)로부터 무선 네트워크(100)의 기지국(예컨대, 기지국 또는 펨토 기지국 중 어느 하나)에 의해 송신되는 착신 RF 신호를 수신한다. 무선 주파수(RF) 송수신기(410)는 중간 주파수(IF) 또는 기저대역 신호를 생성하기 위해 착신 RF 신호를 다운변환한다. IF 또는 기저대역 신호는 기저대역 또는 IF 신호를 필터링, 디코딩, 및/또는 디지털화에 의해 처리된 기저대역 신호를 생성하는 수신기(RX) 처리 회로(425)에 송신된다. 수신기(RX) 처리 회로(425)는 처리된 기저대역 신호를 스피커(430)(즉, 음성 데이터)에 또는 그 이상의 처리(예컨대, 웹 브라우징)를 위한 메인 프로세서(440)에 송신한다.

송신기(TX) 처리 회로(415)는 아날로그 또는 디지털 음성 데이터 마이크로폰(420)으로부터 또는 다른 발신 기저대역 데이터(예컨대, 웹 데이터, 이메일, 상호작용적 비디오 게임 데이터)를 메인 프로세서(440)로부터 수신한다. 송신기(TX) 처리 회로(415)는 처리된 기저대역 또는 IF 신호를 생성하기 위해 발신 기저대역 데이터를 인코딩, 멀티플렉싱, 및/또는 디지털화한다. 무선 주파수(RF) 송수신기(410)는 발신 처리된 기저대역 또는 IF 신호를 송신기(TX) 처리 회로(415)로부터 수신한다. 무선 주파수(RF) 송수신기(410)는 기저대역 또는 IF 신호를 안테나(405)를 통해 송신되는 무선 주파수(RF) 신호로 업변환한다.

본 발명의 일부 실시형태에서, 메인 프로세서(440)는 마이크로프로세서 또는 마이크로컨트롤러이다. 메모리(460)는 메인 프로세서(440)에 연결된다. 일부 실시형태에 의하면, 메모리(460) 부분은 랜덤 액세스 메모리(RAM)를 포함하고, 메모리(460)의 다른 부분은 플래시 메모리를 포함하고, 읽기 전용 메모리(ROM)로서 작용한다.

메인 프로세서(440)는 무선 단말(112)의 전체 동작을 제어하기 위해 메모리(460)에 기억된 기본 운용 시스템(OS) 프로그램(461)을 수행한다. 하나의 그러한 동작에서, 메인 프로세서(440)는 공지된 원칙에 따라 무선 주파수(RF) 송수신기(410), 회로(425)를 처리하는 수신기(RX), 및 회로(415)를 처리하는 송신기(TX)에 의해 전달 채널 신호의 수신과 리버스 채널 신호의 송신을 제어한다.

메인 프로세서(440)는 메모리(460)에 상주하는 다른 처리와 프로그램을 수행할 수 있다. 메인 프로세서(340)는 수행 처리에 의해 요구된 바와 같은 메모리(460)에 또는 메모리(460) 밖으로 데이터를 이동할 수 있다. 메인 프로세서(440)는 I/O 인터페이스(445)에도 연결된다. I/O 인터페이스(445)는 랩톱 컴퓨터와 휴대용 컴퓨터와 같은 다른 장치에 접속된 능력과 함께 단말(112)을 제공한다. I/O 인터페이스(445)는 이 액세서리와 메인 컨트롤러(440) 사이의 통신 경로이다.

메인 프로세서(440)는 키패드(450)와 디스플레이 유닛(455)에도 연결된다. 단말(112)의 조작자는 키패드(450)를 이용하여 데이터를 단말(112)에 진입시킨다. 디스플레이(455)는 랜더링 텍스트 및/또는 웹 사이트로부터 적어도 제한된 그래픽가능한 액정 표시 장치일 수 있다. 대안의 실시형태는 다른 종류의 디스플레이를 이용할 수 있다.

메인 프로세서(440)는 폐쇄된 FAP의 액세스에 이용하는 하나 이상의 CSG ID(462)에 기억되도록 구성된다. 사용자(예컨대, 가입자)가 FAP 서비스에 가입할 때 사용자는 하나 이상의 각각의 FBS에 액세스하기 위해 하나 이상의 CSG ID(462)에 제공된다. 일부 실시형태에서, 사용자의 무선 장치[예컨대, MS(112)]는 MS와 BS 및 MS와 다른 FBS 사이의 하나 이상의 무선 접속을 통해 무선으로 CSG ID(462)를 수신한다. 일부 실시형태에서, 사용자는 I/O IF(445), 키패드(450), 및 디스플레이(455) 중 하나 이상을 이용하는 무선 장치[예컨대, MS(112)]에 CSG ID(462)로 진입시킨다. 또한, 사용자는 다수 폐쇄된 FAP에 가입할 수 있고, 따라서 가입이 획득된 다양한 폐쇄된 FAP에 따라 다수 CSG ID의 462에 수신하고 기억한다.

일부 실시형태에서, 메인 프로세서(440)는 페이징 청취 구간 및/또는 페이징 청취 슬롯을 재계산하도록 구성된다. 메인 프로세서(440)는 재계산이 필요한지를 판단하도록 구성된다. 메인 프로세서(440)는 FBS(104)와 같은 펨토 기지국, 또는 BS(102)와 같은 매크로 기지국에 의해 이용된 동일 처리를 이용할 수 있어 페이징 청취 구간 또는 페이징 청취 슬롯에 대한 위치를 재계산한다.

본 발명의 실시형태는 펨토셀과 함께 통신 시스템에서 적은 간섭으로 페이징을 지원하는 시스템 및 방법을 제공한다. 펨토셀이 페이징 메시지를 유휴 단말에 보낼 때 CSG 펨토셀의 비가입자 또는 가입자일 수 있고, 페이징 메시지는 CSG 펨토셀도 펨토셀의 CSG에 가입하지 않은 페이징을 그들의 단말에 송신하기 때문에 페이징에 대해 다수 오버헤드의 원인일 수 있다. IEEE 802.16m-08/003r8 및 IEEE 802.16m System Description Document(SDD), 2009, 참조 문헌에 의해 통합된 그 내용은, 펨토셀이 페이징 오버헤드를 줄이기 위해 페이징 메시지를 비가입자에 송신하지 않을 수 있는 것을 주장한다. 그러나, CSG 펨토셀은 비가입자 MS와 함께 계속 간섭할 수 있다. 예컨대, 유휴 모드에 의해 통과된 비가입자 MS가 CSG 펨토셀에 의해 통과되고 CSG 펨토셀로부터 강한 간섭을 수신하면 그 후 매크로셀로부터 페이징 메시지는 MS에 의해 청취되지 않을 것이다.

IEEE 802.16, Rev2_D9a, 가입자 단말을 페이징하는 절차가 개시된다. 그러나, 펨토셀이 IEEE 802.16, Rev2_D9a에서 고려되지 않으므로 매크로셀 단말은 펨토셀에 근접할 때 페이징 메시지를 수신할 수 없을 것이다. 예컨대, MS(112)가 유휴 모드에 있고 FBS(104)에 매우 인접할 때 MS(112)는 가입자가 아닌 규칙적인 모드(LDC(low duty clcle) 모드가 아님)에서 동작하는 CSG 펨토 기지국이다; 또는 페이징 메시지가 그러한 CSG 펨토셀(104)의 LDC 모드의 활성 구간에서 할당되게 발생하면, 그리고 펨토셀(104)이 MS(112)를 페이징하지 않고 그 후 BS(102)로부터 MS(112)에 페이징 메시지는 FBS(104)에 의해 압도될 수 있으며, MS(112)는 페이징 메시지를 수신할 수 없을 것이기 때문이다. 여기서, 간섭 시나리오는 매크로셀 MS가 액세스 가능한 펨토셀에 인접해서 간섭되는 것이고, 그러나 간섭 시나리오는 이 실시 예에 한정되지 않는다. 매크로 BS, 다른 펨토 BS에 의해 간섭된 펨토 MS, 및 피코 BS에 의해 간섭된 매크로 MS 등에 의해 간섭된 펨토 MS와 같은 다른 간섭 시나리오가 있을 수 있다. 이 발명에서 실시형태는 간섭 완화의 조정과 다중 계층 네트워크에서 믿을 수 있는 페이징 전달에 대해 어떤 간섭 시나리오에 적용한다.

동일 주파수 할당에서 동작하는 펨토셀과 매크로셀에 대해, MS(112)와 같은 비가입자 단말이 FBS(104)와 같은 CSG 펨토셀에 근접할 때 MS(112)와 매크로셀 사이의 접속은 FBS(104)로부터 큰 간섭에 의해 압도될 수 있기 때문에 손실될 수 있다. MS(112)는 FBS(104)로부터 강한 간섭 때문에 BS(102)와 접속을 잃을 것이다. 또한, MS(112)는 FBS(104)에 가입자가 아니기 때문에 FBS(104)에 액세스할 수 없다. 그러므로, FBS(104)는 MS(112)가 유휴 모드에 있으면 MS(112)를 페이징하지 않을 것이다.

도 5는 본 발명의 실시 예에 따른 기지국에 대해 LDC 모드를 예시한다. 도 5에 도시된 LDC 모드 패턴(500)의 실시형태는 예시만을 위한 것이다. 다른 실시형태가 본 발명의 범위로부터 벗어나지 않고 이용될 수 있다.

간섭 완화를 위해, FBS(104)는 LDC 모드에 있을 수 있다. IEEE 802.16m-08/003r8 및 IEEE 802.16m System Description Document(SDD), 2009, 참조 문헌에 의해 여기에 통합된 내용은 LDC 모드를 더 검토한다. 상기 LDC 모드에서, 기지국은 무선 인터페이스에서 제한된 시간과 주파수 자원에만 활성화한다. 다른 단말들에 간섭을 감소시키기 위해 커버리지 내에 어떤 MS도 없고 전송 에너지 또는 전력을 절전할 때, 펨토셀은 LDC 모드에 진입할 것이고, 그것은 주파수/시간과 같은 제한된 액티브 자원을 갖는다.

도 5에 도시한 실시 예에서, LDC 모드 패턴(500)은 가용 구간(Available Interval: AI)(505)과 비가용 구간(UnAvailable Interval: UAI)(510)을 포함한다. LDC 모드 패턴(500)은 주기적이거나 불규칙적인 구간에서 발생하는 AI의 505의 패턴과 UAI의 510을 포함할 수 있다. AI의 505와 UAI의 510의 비교되는 크기는 변화될 수 있다. 예컨대, 제1 AI(505)는 제1 UAI(510)보다 클 수 있고, 제2 AI는 제1 UAI(510)보다 작거나 제2 UAI(510)와 다른 크기로 조정될 수 있다. AI(505)에서, FBS(104)는 무선 인터페이스에서 활성 자원을 갖고 FBS(104)가 송신하고 수신할 수 있다. 즉, AI(505) 동안 FBS(104)는 신호를 송신하거나 수신할 수 있다. UAI(510)에서, FBS(104)는 무선 인터페이스에서 송신할 수 없거나 동기화 채널이나 프리앰블과 같은 최소화된 신호를 송신할 수 있다. 오히려 FBS(104)가 무선 인터페이스로부터 수신될 수 있다. 즉, UAI(510) 동안 FBS(104)는 침묵하거나 거의 침묵할 수 있다. 또한, UAI(510)에서 FBS(104)는 코어 네트워크와 함께 백홀 통신을 할 수 있다. FBS(104)의 커버리지 영역에 어떤 액티브 사용자도 존재하지 않으면, FBS(104)는 LDC 모드(500)에서 동작할 수 있어 FBS(104)는 다른 기지국에 간섭을 감소할 수 있다. 추가로, LDC 모드(500)에서 동작은 FBS(104)가 에너지도 절전할 수 있게 한다. LDC 패턴은 네트워크에 의해 MS에 제공될 수 있어 MS는 LDC 패턴을 저장하고 그것들을 LDC 모드에서 상기 기지국을 스캐닝하거나 검색하기 위해 사용할 수 있다. 예컨대, MS가 LDC 모드에서 BS가 특정한 구간에서 어떤 것도 송신할 수 없는 것을 구별한 후, MS는 BS로부터 어떤 것도 연산 중일 것이기 때문에 송신하지 않을 구간에서 그러한 BS에 대해 스캐닝하려고 하지 않는다.

LDC 모드에서, AI(505)와 UAI(510)는 주기적일 수 있거나 주기적이지 않을 수 있다. 예컨대, 기지국은 다음이 필요할 때 1개의 UAI(510)를 포함할 수 있다; 그 후 UAI(510)는 기지국 구성에 의거하여 규칙적이거나 불규칙적이거나 및/또는 주기적으로 또는 비주기적으로 다른 위치(예컨대, 여기와 거기)에 위치될 수 있다. 그러한 시나리오는 때때로 일부 UAI를 포함하는 기지국의 규칙적인 모드로 여겨질 수 있거나 LDC 모드의 개별 구성으로서 여겨질 수 있다. 이 발명을 통해 LDC 모드 및/또는 LDC 패턴은 그들의 일반적인 수단으로 지칭되는 것을 의미하고, 때때로 일부 UAI는 규칙적이거나 불규칙적일 수 있는 어떤 송신 구성 패턴으로 지칭되고, UAI(510)에서 기지국은 송신할 수 있거나 AI(505)에서 송신과 비교하여 제한되거나 적은 시간, 주파수, 전력, 공간 각도 등과 같은 한정되거나 적은 자원을 송신할 수 있다. LDC 모드 또는 LDC 패턴은 다른 시스템에서 다른 명칭으로 지칭될 수 있다. 기지국은 LDC 모드, 어떤 활성 이동 사용자, 또는 어떤 활성 세션에 있을 수 있거나, 이동 사용자는 활성이지만 그들은 슬립 모드 등에 있을 수 있다.

BS(102)와 같은 네트워크 엔티티는 LDC 모드 패턴(500)을 MS(112)에 보낼 수 있다(예컨대, 브로드캐스팅, 멀티캐스팅, 유니캐스팅 등에 의해). 이와 같이, BS(102)와 MS(112) 양쪽은 LDC 모드 패턴(500)을 알고 있다.

일부 실시형태에서, LDC 모드에서 동작하는 펨토셀을 검출하는 것은 모든 펨토셀이 동일 주파수 할당에서 동작하고 동일 LDC 패턴을 이용한다. 예컨대, BS(102)는 MS(112)와 같은 그 커버리지에서 MS에 송신할 수 있고, 동일 LDC 모드 패턴(500)은 FBS(104), FBS(144), 및 FBS(154)에 의해 이용된다. 동일 LDC 모드 패턴(500)이 이용되어 MS(112)는 더 효과적으로 LDC 모드에서 동작하는 펨토셀을 동시에 동기화(sync)하고 감지할 수 있고, 즉 MS는 다수 구간에서보다는 1개의 공통 구간에서 LDC 모드에서 다수 BS에 대해 동기 채널을 검출할 수 있다.

일부 실시형태에서, 하나 이상의 펨토셀은 다수(가산가능한) LDC 패턴 중 하나를 이용한다. 예컨대, FBS(104)와 FBS(144)은 FBS(104)로서 동일 패턴(500)을 이용하는 다른 LDC 모드 패턴(500)을 이용하여 동작될 수 있다. 다른 실시 예에서, FBS(104), FBS(144), 및 FBS(154) 각각은 다른 LDC 모드 패턴(500)을 이용하여 동작한다.

일부 실시형태에서, 모든 펨토셀과 매크로셀은 동일 주파수 할당에서 동작된다.

도 6 내지 도 8은 유휴 모드에서 페이징 단말에 대한 예시적인 처리를 예시한다. 도 6에 도시한 실시 예에서, 페이징 컨트롤러(도시되지 않음)는 단말이 페이징되는 BS(102)에 보고한다. 페이징 컨트롤러가 각각의 단말에 페이징하는 하나의 기지국 이상을 지시할 수 있는 것이 이해될 것이다. 일부 실시형태에서, 페이징 컨트롤러는 FBS(144) 및 FBS(154)와 같은 하나 이상의 펨토 기지국에 지시하고 단말이 페이징된다. 그 후, 페이징 사이클(605) 동안 BS(102)는 하나 이상의 페이징 메시지(610, 615)를 페이징 슬롯(612 및 617) 각각에 브로드캐스팅한다. 페이징 메시지(610, 615)는 페이징되는 단말 식별자와 일부 다른 보조(assisting)정보를 포함할 수 있다. 페이징 슬롯은 페이징 메시지를 송신하기 위해 필요한 시간과 유사하거나 길게 될 수 있다. 페이징 슬롯이 페이징 메시지에 대해 필요한 시간보다 짧으면 페이징 슬롯이 확대될 수 있다. MS(112)와 같은 단말은 특정한 시간에 유휴 모드에서 활성화되어 페이징 메시지(610, 615)를 청취한다. MS(112)는 그 식별자(MSID)가 페이징 메시지(610)에 포함되는 것을 결정할 때 그 후 MS(112)는 페이징되는 것을 결정하고, MS(112)는 유휴 모드에서 깨어나 네트워크 재진입을 수행하는 것과 같은 액션을 더 수행한다. 페이징 메시지(610)가 MS(112)에 대해 MSID를 포함하지 않으면 MS(112)는 청취하지 않고 유휴 모드에 남아있는 페이징 비가용 구간으로 진행한다.

유휴 모드에 있을 때 MS(112)는 페이징 사이클(605) 내에 주기적으로 페이징 청취 시간과 페이징 청취 이용가능하지 않은 시간의 주기를 가질 수 있다. 페이징 사이클(605)은 주기적으로 발생해서 다수 페이징 사이클(605)이 오직 하나의 페이징 사이클(605)이 도 6 내지 8에 예시되는 것만 존재한다. 페이징 사이클(605)에서, 페이징 메시지(610, 615)는 페이징 사이클(605) 내의 오프셋인 시간에서 BS(102)에 의해 송신될 수 있다. 페이징 메시지(610, 615)를 MS(112)와 MS(115)에 브로드캐스팅하는 BS(102)에 대한 타이밍은 MS(112)에 대해 청취 주기(“슬롯”)(620)와 MS(115)에 대해 청취 슬롯(630)에 대한 타이밍에 정렬되어 페이징 메시지를 청취할 것이다. 예컨대, 페이징 슬롯(612)은 청취 슬롯(620)과 함께 정렬할 것이고 페이징 슬롯(617)은 청취 슬롯(630)과 함께 정렬할 것이다. 타이밍 정렬은 BS로부터 MS에 전파 지연과 같은 지연을 미리 고려할 수 있다. BS(102)와 MS(112)에 대해 타이밍 정렬은 BS(102)와 MS(112) 양쪽에서 명백한 시그널링이나 동일한 미리 규정된 알고리즘에 의해 달성되어 페이징 메시지에 대해 타이밍 정보를 산출할 수 있다. 예컨대, 미리 규정된 알고리즘은 페이징 사이클(605)의 기능(해쉬 기능과 같은)과 페이징 사이클(605)내의 페이징 메시지(또는 페이징 슬롯과 청취 슬롯)에 대해 원하는 타이밍 오프셋(625)일 수 있다.

페이징 사이클(605)에서, 다른 MS(112, 115)는 다른 페이징 슬롯(612, 617)에서 페이징될 수 있어 페이징 메시지가 짧아질 수 있다. 예컨대, MS(112, 115)는 다른 시간 오프셋에서 페이징되는 MS의 다른 그룹과 함께 그룹으로 분할된다. 일부 실시형태에서, 페이징 메시지(610)에 대해 타이밍 정보를 산출하여 BS(102)와 MS(112) 양쪽에 수행된 미리 규정된 처리(미리 규정된 알고리즘과 같은)는 MS 식별자의 기능(해쉬 기능과 같은)을 포함할 수 있다. 그러므로, MS(112)는 청취 구간 슬롯(620, 630)이 MS(112)에 대해 가능한 메시지를 포함하는 것을 구별할 수 있고, 이와 같이 MS(112)는 MS의 다른 그룹과 관련될 때 청취할 필요가 없다. 예컨대, 미리 규정된 기능을 이용하는 것은 MS(112)는 청취 구간 슬롯(620)이 MS(112)에 대해 페이징 메시지(610)를 포함하는 것을 결정할 수 있고, 이와 같이 MS(112)는 청취 구간 슬롯(630)을 청취할 필요가 없다. 미리 규정된 처리는 제 1, 제 2, 제 3, 및 제 4 슬롯에서 각각 ‘00’, ‘01’, ‘10’, ‘11’로 끝나는 식별자의 레팅(letting) MS와 같은 MS 식별자를 페이징 슬롯의 인덱스에 해싱(hashing)할 수 있다. 일부 실시형태에서, 명백한 시그널링은 BS(102)가 청취하도록 슬롯되는 MS(112)에 명확하게 알리도록 대안으로 이용될 수 있다. 일부 실시형태에서, 페이징 메시지를 짧게 하고 전세계적으로 유일한 MS 식별자(MSID)는 짧은 식별자로 해싱될 수 있다.

도 7은 본 발명에 의한 페이징 구간과 페이징 청취 구간을 예시한다. 페이징 사이클(605) 내의 BS(102)는 BS(102)가 MS(112, 115)를 페이징하는 내의 1개 또는 다수 페이징 구간(635)을 규정할 수 있다. 페이징 구간 오프셋(625)은 페이징 구간(635)의 시작 시간을 확인한다. 구간 오프셋(625)은 BS(102)의 속성일 수 있다. 일부 실시형태에서, 페이징 구간 오프셋(625)은 페이징 영역(area) 식별자 또는 기지국 페이징 그룹 ID(BSPG ID)에 의해 결정될 수 있고, 동일 BSPG ID와 함께 모든 기지국은 동일 페이징 구간 오프셋(625)을 가질 수 있다. 페이징 영역은 다수 기지국을 포함할 수 있고 모든 기지국은 BSPG ID를 공유할 수 있다. 기지국은 다수 페이징 영역에 관련될 수 있으므로 BS는 다수 BSPG ID를 포함한다. 일부 실시형태에서, BS(102)는 그것의 BSPG ID를 MS(112)와 MS(115)에 브로드캐스팅한다. MS(112)와 MS(115) 각각은 BS(102)의 페이징 구간 오프셋(625)에 의한 각각의 페이징 청취 구간 오프셋(626, 627)을 포함한다. 하나의 페이징 구간(635) 내에서, BS(102)는 MS의 다수 그룹을 페이징할 수 있다. 각 그룹은 다른 페이징 청취 오프셋(626, 627)과 공통 페이징 청취 구간 오프셋(628)을 포함할 수 있고 MS 식별자와 관련된다. 페이징 청취 오프셋(626-627)은 도 8에 도시한 바와 같이 페이징 청취 구간(640)의 시작에 관해서 규정될 수도 있다. 예컨대, 페이징 구간 오프셋(625a)은 페이징 구간(635)의 시작 시각을 확인하고, 제 1 페이징 슬롯 오프셋(625b)은 제 1 페이징 슬롯(612)의 시작을 확인하고 제 2 페이징 슬롯(625c)은 제 2 페이징 슬롯(617)의 시작을 확인한다. 또한, 페이징 청취 오프셋(628a)은 페이징 청취 구간(640)의 시작을 확인하고, 제 1 청취 슬롯 오프셋(628b)은 제 1 청취 슬롯(620)의 시작을 확인하고, 제 2 청취 슬롯(628c)은 제 2 청취 슬롯(630)의 시작을 확인한다. 하나의 청취 구간(640)에서, MS(112)와 MS(115)는 항상 청취할 필요가 없지만 메시지가 될 수 있는 한 그들과 관련할 때만을 청취한다. 일부 실시형태에서, 타이밍 오프셋(625-629)은 명백한 시그널링에 의해 판단될 수 있다. 일부 실시형태에서, 타이밍 오프셋(625-629)은 BS(102)와 MS(111, 115)에 의해 미리 규정된 알고리즘에 의해 결정될 수 있다.

본 발명의 실시형태는 펨토셀로부터 매크로셀에 간섭을 완화시켜서 페이징 메시지를 MS(112)에 보장하고, FBS(104)에 매우 근접하게 위치되고, MS(112)가 권리를 갖지 않는 CSG 펨토셀이거나 MS(112)가 FBS(104)에 가입자가 아니기 때문에 액세스에 제한되거나 낮은 우선권을 갖는다.

예시의 용이함을 위해 BS(102)가 페이징 메시지를 송신하는 타임 슬롯은 페이징 슬롯으로서 지칭되고, MS(112)가 페이징 메시지에 청취되는 청취 구간 슬롯(즉, 타임 슬롯)은 청취 슬롯으로서 지칭된다. 그러나, 각 슬롯은 본 발명의 범위로부터 벗어나지 않고 다른 명칭으로 지칭될 수 있다.

도 9는 본 발명의 실시 예에 따른 비가용 구간에서 페이징에 대한 처리를 예시한다. 도 9에 도시된 페이징 처리의 실시형태는 예시만을 위한 것이다. 다른 실시형태가 본 발명의 범위로부터 벗어나지 않고 이용될 수 있다.

일부 실시형태에서, BS(102)와 같은 네트워크 엔티티는 펨토셀, FBS(104), FBS(144), 및 FBS(154)에 대해 LDC의 AI(505)에 브로드캐스팅될 것인지를 검사한다. 도 9에 예시된 실시예에 도시한 바와 같이, 제 1 페이징 메시지(610)는 페이징 슬롯(612)에서 브로드캐스팅되고 AI(505)에서 구성한다. 미리 규정된 기능이나 알고리즘 BS(102)과 같은 소정의 처리를 이용하는 것은, 페이징 오프셋(725)을 재계산해서 페이징 메시지(610)가 FBS(104), FBS(144), 및 FBS(154)의 LDC의 UAI(510b)에서 송신될 수 있다. 그 후, BS(102)는 신규 페이징 오프셋(725)의 페이징 슬롯(712)에서 페이징 메시지(610)를 브로드캐스팅한다.

MS(112)는 그것의 예상된 페이징 메시지(610)가 AI(505)에 있는지를 검사한다. MS(112)는 페이징 메시지(610)가 페이징 청취 슬롯(620)에 구성될 때를 판단하고, AI(505)에서 구성하고, MS(112)는 BS(102)에 의해 이용된 동일한 미리 규정된 처리를 이용하여 페이징 청취 오프셋을 재계산해서 청취 슬롯(720)이 UAI(510) 내에 발생한다. 그 후, MS(112)는 신규 페이징 청취 오프셋(725b)에 의거하여 신규 청취 슬롯(720)에서 페이징 메시지(610)를 청취한다.

또한, MS(115)는 그 예상된 페이징 메시지(615)가 AI(505)에 있는지를 검사한다. MS(115)는 페이징 메시지(615)가 AI(505)에서 구성될지를 판단하면 MS(115)는 BS(102)에 의해 이용된 동일한 미리 규정된 처리를 이용하여 페이징 청취 오프셋을 재계산해서 MS(115)가 UAI(510) 내의 청취 슬롯에서 페이징 메시지(615)에 대해 청취할 것이다. 그러나, MS(115)는 페이징 메시지(615)가 UAI(510)에 발생하는 것을 결정하면 MS(115)는 페이징 오프셋을 재계산하지 않는다. MS(115)는 이전 페이징 청취 오프셋(627)에 의거하여 이전 청취 구간 슬롯(630)에서 페이징 메시지(615)를 청취한다.

AI와 페이징 충돌을 결정하는 것과 페이징 오프셋을 재계산함으로써 페이징 메시지를 조정하는 처리는 반복적으로 또는 주기적으로 수행될 수 있으며, AI(505)에서 페이징 슬롯의 패턴은 오버 타임과 페이징 사이클(605)의 주기를 변화시킬 수 있기 때문이고 펨토 LDC 모드(500)는 같지 않을 것이다. 또한, 1개의 MS는 1개의 MS에 대한 다수 페이징 슬롯은 본 발명의 범위로부터 벗어나지 않고 발생할 수 있는 실시예에서 하나의 페이징 사이클(605) 내에 페이징되는 것이 이해될 것이다.

따라서, BS(102), MS(112), 및 MS(115)는 LDC 모드에서 펨토셀의 UAI(510)를 기회적으로 이용할 수 있어, 펨토셀로부터 매크로셀에 간섭을 완화시킨다. 그러므로, MS(112)는 MS(112)가 FBS(104)에 매우 인접할 때에도 페이징 메시지(610)를 수신할 큰 기회를 가질 수 있다. 또한, 매크로셀의 재계산된 페이징 구간의 타이밍에 대한 통지/업데이팅 MS(112)에서 오버헤드와 지연(latency)은 MS가 BS로부터 시그널링을 통해 그러한 타이밍을 추출하기보다는 페이징 청취 타이밍을 결정하기 위해 미리 규정된 알고리즘을 이용하기 때문에 감소될 수 있다.

도 10은 본 발명의 실시 예에 따른 페이징 타이밍을 변경하기 위한 처리를 예시한다. 도 10에 도시한 처리(800)의 실시형태는 예시만을 위한 것이다. 다른 실시형태가 본 발명의 범위로부터 벗어나지 않고 이용될 수 있다.

805단계에서, BS(102)는 펨토셀 LDC 모드 패턴(500)을 확인한다. BS(102)는 백홀 접속을 통해서 펨토셀 LDC 패턴(500)을 수신할 수 있다. 일부 실시형태에서, LDC 패턴(500)이 미리 규정된다. BS(102)는 810단계에서 펨토셀 LDC 모드 패턴(500)과 페이징 슬롯(612, 617)을 비교한다. 815단계에서, BS(102)는 어떤 페이징 슬롯(612, 617)이 LDC 모드 패턴(500)의 AI(505)와 오버랩되었는지를 판단한다. 어떤 페이징 슬롯(612, 617)이 AI(505)와 오버랩되었으면 BS(102)는 820단계에서 하나 이상의 신규 페이징 오프셋(725)을 재계산한다. BS(102)는 페이징 슬롯 오프셋(725)을 재계산해서 신규 페이징 슬롯(712)이 펨토셀의 UAI(510) 내에 구성한다. 825단계에서, BS(102)는 신규 페이징 슬롯(712)에서 페이징 메시지(610)를 송신한다. 반면 BS(102)는 페이징 슬롯(612, 617)이 815단계에서 AI(505)와 오버랩하지 않는 것으로 결정하면 BS(102)는 830단계에서 원래 페이징 슬롯(612, 617) 동안 각각의 페이징 메시지(610, 615)를 송신한다.

도 11은 본 발명의 실시 예에 따른 청취 구간 타이밍을 변경하기 위한 처리를 예시한다. 도 11에 도시한 처리(900)의 실시형태는 예시만을 위한 것이다. 다른 실시형태가 본 발명의 범위로부터 벗어나지 않고 이용될 수 있다.

905단계에서, MS(112)는 액티브 모드에 있다. MS(112)는 910단계에서 펨토셀 LDC 모드 패턴(500)과 매크로셀 페이징 슬롯(612)을 확인한다. MS(112)는 시그널링을 통해 펨토셀 LDC 패턴(500)을 수신할 수 있다. 일부 실시형태에서, LDC 패턴(500)이 미리 규정된다. MS(112)는 블록(915)에서 유휴 모드로 진입한다. 유휴 모드에서 MS(112)는 페이징 그룹에 할당된다. 추가로, MS(112)는 920단계에서 셀(124)에 진입하므로 유휴 모드일 수 있다. 920단계에서, MS(112)는 펨토셀 LDC 모드 패턴(500)을 확인한다. LDC 패턴(500)은 시그널링을 통해 미리 규정되거나 수신될 수 있다. MS(112)는 925단계에서 페이징 슬롯(612)과 함께 펨토셀 LDC 모드 패턴(500)에서 AI의 505와 비교한다. 930단계에서, MS(112)는 페이징 슬롯(612)이 LDC 모드 패턴(500)의 AI(505) 내에 구성되는지를 판단한다. 페이징 슬롯(612)이 AI(505) 내에 구성되면 MS(112)는 930단계에서 신규 페이징 청취 슬롯(720)을 재계산한다. MS(112)는 청취 오프셋(726)을 재계산해서 신규 페이징 청취 슬롯(720)이 FBS(104)의 UAI(510) 내에 구성된다. 940단계에서, MS(112)는 신규 페이징 청취 슬롯(720)에서 페이징 메시지(610)에 대해 청취한다. 대안으로, MS(112)는 페이징 슬롯(612)이 930단계에서 AI(505)와 함께 오버랩하지 않는 것으로 결정되면 MS(112)는 945단계에서 원래 페이징 청취 슬롯(620) 동안 페이징 메시지(610)에 대해 청취한다.

페이징 슬롯(612), 청취 슬롯(620), 페이징 오프셋(625) 및/또는 페이징 구간 오프셋(625b)의 조정은 신규 페이징 슬롯(720)과 AI(505)의 오버랩핑을 피하기 위해 페이징 사이클(605)마다 수행될 수 있다. 다시 말하면, 이 조정은 페이징 사이클(605)마다 수행될 수 있다. 규칙적인 유휴 모드 동작에 의거하여 다음 페이징 슬롯(612)이 다음 페이징 사이클(605)에서 AI(505)와 함께 오버랩하지 않으면 BS(102)와 MS(112) 양쪽은 규칙적인 방법에 의해 결정되므로 페이징 슬롯(612)과 청취 슬롯(620)의 타이밍을 이용할 수 있다. 이것은 MS(112)가 셀(124)에 바로 진입하거나 장시간 동안 셀(124)에 있는지에 상관없이 MS(112)는 페이징 메시지(610)에 위치하는 것을 아는 것을 보장한다.

하지만, BS(102)가 신규 페이징 오프셋(725)의 이용과 페이징 슬롯(712)의 타이밍을 산출하기 대한 다른 파라미터를 명확하게 시그널링하면 MS(112)와 MS(115)와 같은 모든 MS는 신규 파라미터의 이용에 영향을 받는다.

일부 실시형태에서, 페이징과 페이징-청취 오프셋의 재계산에 대해 미리 규정된 처리는 미리 규정된 알고리즘이다. 페이징/페이징-청취 오프셋을 재계산하는 미리 규정된 알고리즘은 펨토셀과 다음 하나 이상의 MSID의 LDC 패턴의 기능(해쉬 기능과 같은)일 수 있다: MSID 또는 MSID로부터 얻어진 일부 시퀀스, 매크로 기지국 식별자, 페이징 사이클, 페이징 영역 식별자, 및 BSPG ID 등이다.

예컨대, 하나의 페이징 사이클에서 하나의 페이징 오프셋과 관련된 각 페이징 슬롯과 함께 M 페이징 오프셋(0,1,…,M-1)과 M 관련 페이징 슬롯(0,1,…,M-1)이 있다. 펨토셀 LDC 패턴을 포함하지 않는 시스템에서 페이징/페이징-청취 오프셋을 산출하는 알고리즘은 MSID의 기능일 수 있다. 식별자 MS_ID와 함께 MS(112)에 대해 페이징 오프셋/슬롯이 하기 <수학식 1>에 의해 결정될 수 있다.

그러나, 본 발명의 실시형태에서 알고리즘은 펨토셀 LDC 모드 패턴을 포함한다. 예컨대, 하나의 페이징 사이클에서 M 이용가능 페이징 슬롯(0,1,…,M-1) 중 펨토셀 LDC의 UAI 내에 발생하는 L 페이징 슬롯이 있다. 이들 L 페이징 슬롯은 신규 세팅 S=(s0, s1, … , sL-1)에서 LDC의 UAI에 배치된다. 식별자 MS_ID와 함께 MS(112)에 대해 그 페이징 슬롯이 세팅 S에 있지 않으면 페이징 슬롯은 재계산되고 신규 슬롯은 하기 <수학식 2>에 의해 산출된다.

상기 <수학식 2>에서, S는 하나의 페이징 사이클에서 펨토셀 LDC의 UAI에서 페이징 오프셋의 셋이다.

일부 실시형태에서, MS(112)와 BS(102) 양쪽은 AI(505)의 페이징 청취 슬롯(620)에 이동한다. 예컨대, 페이징 청취 슬롯(620)은 AI(505)로부터 이동될 수 있어 신규 청취 슬롯(720)이 바로 다음 UAI(510b)의 시작, 바로 다음 UAI(510b)의 중간 또는 바로 다음 UAI(510b)의 미리 결정된 곳에 구성된다. 유사하게, 페이징 청취 슬롯(730)은 즉시 이전 UAI(510a)의 시작, 즉시 이전 UAI(510a)의 중간 또는 즉시 이전 UAI(510a)의 미리 결정된 곳에 이동될 수 있다.

또한, 알고리즘은 세팅 S로부터 1개의 슬롯을 무작위로 선택하도록 구성될 수 있다. 대안으로, 해시 기능은 입력으로서 MS_ID의 일부 부분을 이용할 수 있다(예컨대, MS_ID의 첫번째 8 최상위 비트(MSB); MS_ID의 일부 기능 등). 해쉬 기능은 매크로 기지국 ID, 페이징 영역 ID, 및 페이징 그룹 ID 등과 같은 입력으로서 다른 파라미터를 고려할 수도 있다. 예컨대, 다른 페이징 영역 ID에 대해 페이징 오프셋은 다르게 더 이동될 수 있다.

일부 실시형태에서, BS(102)와 같은 네트워크 엔티티는 펨토셀의 LDC의 AI(505) 내에 발생하는 페이징 메시지(610)에 대해 페이징 오프셋(725)을 재계산하여 결과로서 신규 청취 슬롯(720)이 펨토셀의 LDC의 UAI(510) 내에 구성시킨다. 또한, BS(102)는 재계산된 페이징 오프셋에 대해 MS(112)에 시그널링한다. MS(112)는 BS(102)의 시그널링으로부터 신규 페이징 오프셋(725)을 수신하고 청취 슬롯(720)에서 페이징 메시지(610)에서 청취한다.

도 12는 본 발명의 실시 예에 따른 페이징 구간 오프셋 변경에 대한 처리를 예시한다. 도 12에 도시한 페이징 구간 오프셋 변경의 실시형태는 예시만을 위한 것이다. 다른 실시형태가 본 발명의 범위로부터 벗어나지 않고 이용될 수 있다.

일부 실시형태에서, BS(102)와 같은 네트워크 엔티티는 페이징 구간(635)의 일부 또는 전체가 동일 페이징 사이클(605)에서 AI(505)와 오버랩되었는지를 검사한다. BS(102)는 페이징 구간(635)에 대해 페이징 구간 오프셋(625)을 재계산하여 결과로서 신규 페이징 오프셋(1025)이 신규 페이징 구간(1035)과 AI(505)의 오버랩핑을 감소시키거나 제거할 수 있다. BS(102)는 신규 페이징 구간 오프셋(1025)의 페이징 구간(1035)에서 페이징 메시지(610)를 브로드캐스팅한다. MS(112)는 그것의 예상된 페이징 청취 구간(640)이 AI(505)를 오버랩하는지를 검사한다. 페이징 청취 구간(640)이 AI(505)를 오버랩하였으면 MS(112)는 BS(102)에 의해 이용된 동일 처리를 이용해서 신규 페이징 청취 구간 오프셋(1028)을 재계산한다. 그 후, MS(112)는 신규 페이징 청취 구간(1040)에서 페이징 메시지(610)를 청취한다. 추가적으로, MS(115)는 그것의 예상된 페이징 청취 구간(640)이 AI(505)를 오버랩하는지를 검사한다. 페이징 청취 구간(640)이 AI(505)를 오버랩하였으면 MS(115)는 BS(102)에 의해 이용된 동일 처리를 이용해서 신규 페이징 청취 구간 오프셋(1028)을 재계산한다. 그 후, MS(115)는 신규 페이징 청취 구간(1040)에서 페이징 메시지(615)를 청취한다.

여기서, 페이징 구간(635)의 오프셋(625)과 페이징 청취 구간(640)에 대한 오프셋(628)이 재계산된다. 페이징 구간(635)은 페이징 메시지(610, 615)에 대해 1개 또는 다수 페이징 슬롯(612, 617)을 포함할 수 있고 조정되므로, 다수 페이징 슬롯(612, 617)과 청취 슬롯(620, 630)은 도 9에 도시한 바와 같이 개개의 페이징 슬롯(612, 617)과 청취 슬롯(620, 630) 또는 개개의 페이징 슬롯 오프셋의 조정에 반대되어 조정된다. 그러므로, 실시형태는 큰 단위(granularity)를 가질 수 있다.

일부 실시형태에서, 페이징/페이징-청취 구간 오프셋을 재계산하는 미리 규정된 처리는 펨토셀의 MSID의 LDC 패턴의 기능(해쉬 기능과 같은) 및 이하 중 하나 이상일 수 있다: MSID 또는 MSID로부터 얻어진 일부 시퀀스, 매크로 기지국 식별자, 페이징 사이클, 페이징 영역 식별자, 및 BSPG ID 등.

예컨대, 하나의 페이징 사이클을 가정하면 M 가능한 페이징 구간 오프셋(0,1,…,K-1)이 있고 펨토셀 LDC 패턴이 고려되지 않고, 페이징/페이징-청취 구간 오프셋을 산출하는 기능은 BSPG ID의 기능(해쉬 기능과 같은)일 수 있다. 다수 기지국은 하나의 페이징 그룹으로 그룹핑될 수 있고 그들은 페이징 그룹 ID를 공유할 수 있다. BSPG_ID와 함께 페이징 구간 오프셋 J 매크로 BS는 하기 <수학식 3>에 의해 산출될 수 있다.

그러나, 펨토셀 LDC 패턴이 페이징 오프셋을 재계산하도록 고려될 때 기능은 펨토셀 LDC를 고려하도록 조정될 것이다. 예컨대, 오프셋(0,1,…,K-1)을 시작하는 K 페이징 구간 중에서 하나의 페이징 사이클을 가정하면 펨토셀 LDC의 AI와 함께 오버랩하는 (0, 1, … , N)유닛을 갖는 (Q0, Q1, …, QN)페이징 구간이 있고, N-유닛은 AI와 페이징 사이클의 최소의 길이이다. 유닛은 유닛 프레임, 서브프레임 등과 같은 다른 시스템에서 다를 수 있는 것에 주의한다. Q0=Q1=…=Qi-1 =0, Qi>0을 가정하면, 즉 Qi는 (Q0, Q1, …, QN)에서 제 1 영이 아닌 엘리먼트이다.

R은 하기 <수학식 4>에 예시된 바와 같이 AI와 함께 오버랩핑의 최소 유닛을 포함하는 페이징 구간과 관련된 모든 이들 Qi 오프셋의 세팅을 표시한다.

BSPG_ID와 함께 BS에 대해 오프셋 J와 함께 그것의 페이징 구간 시작이 AI와 함께 Qi 유닛 오버랩핑 이상을 포함하면 페이징 구간은 재계산되고 신규 슬롯 I는 하기 <수학식 5>에 의해 생성된다.

상기 <수학식 4>와 상기 <수학식 5>에 의해 도시한 기능이 하나의 실시예 기능을 예시하는 것이 이해될 것이다. 다른 처리는 집합 R로부터 하나의 오프셋을 무작위로 선택하는 것과 같거나, 해쉬 기능이 입력(예컨대, BSPG_ID의 첫번째 3 최상위 비트(MSB); BSPG_ID 등의 일부 기능)으로서 BSPG_ID의 일부 부분을 이용할 수 있는 것과 같이 본 발명의 범위로부터 벗어나지 않고 이용될 수 있다. 해쉬 기능은 매크로 기지국 ID, 페이징 영역 ID, 및 MSID 등과 같은 입력으로서 다른 파라미터를 고려할 수도 있다. 그러므로, 페이징 구간 타이밍은 펨토의 LDC 패턴의 기능일 것이다.

일부 실시형태에서, BS(102)와 같은 네트워크 엔티티가 AI(505)를 오버랩하는 페이징 구간(635)에 대해 페이징 구간 오프셋(625)을 재계산할 때 결과로서 신규 페이징 구간(1040)은 AI(505)와 함께 적거나 없는 오버랩핑도 포함한다. BS(102)는 재계산된 페이징 오프셋(1025)에 대한 MS(112)에도 시그널링한다. MS(112)는 BS(102)의 시그널링으로부터 신규 페이징 구간 오프셋(1025)을 수신하고 페이징 메시지(610)에 청취한다.

BS(102)는 명백한 시그널링을 이용해서 신규 페이징 구간 오프셋(1025)에 대해 MS(112)에 통지한다. 명백한 시그널링은 시그널링 때문에 오버헤드를 도입할 수 있지만 더 유연한 페이징 구간 오프셋(1025) 할당을 하도록 이용되고, MS(112)에 의해 청취 슬롯(720)에 (재)산출을 위해 복잡함을 감소시킬 수 있다.

일부 실시형태에서, 도 12에 도시한 바와 같이 페이징 구간 오프셋(1025)과 도 9에 도시한 바와 같이 페이징 슬롯(626, 627) 오프셋의 재계산이 공동으로 수행될 수 있다. 예컨대, 페이징 구간 오프셋(625)(및 청취 구간 오프셋(628))의 재계산이 먼저 수행될 수 있다. AI(505)와 함께 오버랩하지 않는 신규 구간(1035, 1040)이 발견될 수 있으면 그 후 처리가 끝난다. 대안으로, BS(102)와 MS(112) 각각은 페이징 오프셋(625)과 청취 오프셋(626) 각각을 재계산해서 신규 페이징 슬롯(712)과 청취 슬롯(720)을 결정한다.

일부 실시형태에서, FBS(104), FBS(144), 및 FBS(154)와 같은 복수의 펨토셀은 동일 페이징 영역에서 공통 구간을 예약하고, BS(102)와 같은 비가용 구간(510)의 공통 구간 부분과 매크로셀을 이루고, 동일 페이징 영역에서 공통 구간을 이용하여 페이징 메시지를 브로드캐스팅한다. 공통 구간의 타이밍 정보는 MS(112)에 고정되거나 시그널링될 수 있어 MS(112)는 MS(112)가 유휴 모드에 있을 때 공통 구간에서 페이징 메시지를 청취한다.

그러므로, 페이징 구간(1035)에 대한 타이밍이 고정되거나 시그널링될 수 있어 페이징 구간(1035)이 AI(505)와 오버랩하거나 하지 않는지를 조정하는 BS(102) 또는 MS(112)에 대해 필요가 없다.

일부 실시형태에서, FBS(104)는 매크로셀 페이징 메시지에 대해 특정한 구간 및/또는 간섭 완화에 대해 다른 목적에 대해 예약할 수 있다. 예약된 구간은 비가용 구간(510)과 함께 관련될 필요가 없다. 예약된 구간의 타이밍 정보는 MS(112)에 고정되거나 시그널링될 수 있다. 일부 실시형태에서, 예약된 구간의 타이밍 정보는 시스템 구성의 부분으로서 BS(102) 또는 FBS(104)와 같은 다른 네트워크 엔티티에 의해 MS와 같은 네트워크 엔티티에 송신되거나 시그널링(예컨대, 브로드캐스팅, 유니캐스팅, 멀티캐스팅 등에 의해)될 수 있다. 예약된 구간의 타이밍 정보의 브로드캐스팅과 같은 추가 시그널링은 필요하면 더 구성가능한 자원 할당을 할 수 있다. 예약된 구간의 타이밍 정보의 브로드캐스팅과 같은 시그널링은 효과적인 예약된 구간 전에 미리 이루어질 수 있다.

일부 실시형태에서, MS(112)가 유휴 모드에 진입하기 전에 네트워크는 페이징 사이클, 페이징 청취 오프셋, 및 페이징 청취 구간을 구성해서 모든 페이징 슬롯은 UAI(510)에 항상 폴링하거나 페이징 슬롯의 수를 오버랩핑하고 AI(505)가 최소화된다. 그러므로, 네트워크도 동시에 LDC 모드를 구성할 필요가 있을 수 있어 페이징 슬롯과 AI(505)는 가능한한 많이 서로(즉, 오버랩하지 않음) 피하도록 구성된다. 일부 실시형태에서, 네트워크는 페이징 슬롯과 AI(505) 사이에 오버랩핑을 최소로 하기 위해 기존의 LDC 모드 및/또는 기존의 유휴 모드 파라미터에 존재할 수 있다. 기존의/변경된 LDC 모드 타이밍 정보와 같은 파라미터 및/또는 기존의/변경된 유휴 모드 파라미터는 시스템 구성이나 재구성의 부분으로서 BS(102) 또는 FBS(104)와 같은 다른 네트워크 엔티티에 의해 MS와 같은 네트워크 엔티티에 송신되거나 시그널링(예컨대, 브로드캐스팅, 유니캐스팅, 멀티캐스팅 등에 의해)될 수 있다. 추가 시그널링은 필요하다면 더 구성가능한 자원 할당을 이룰 수 있다. 상기 참조된 그들의 타이밍 오프셋과 같은 타이밍 정보 및/또는 유휴 모드 파라미터와 같은 (재)구성된 LDM 패턴 파라미터의 브로드캐스팅과 같은 시그널링은 효과적인 파라미터 전에 미리 이루어질 수 있다.

일부 실시형태에서, FBS(104), FBS(144), 및 FBS(154)의 하나 이상(또는 모든)은 그들의 송신을 조정할 수 있어 FBS(104), FBS(144), 및 FBS(154)로부터 어떤 송신도 BS(102)가 페이징 메시지를 브로드캐스팅할 때 발생하지 않는다. 이것은 정상 동작 모드 또는 저부하 동작 모드에서 동작하는 각 펨토셀 BS을 동등하게 적용한다. 네트워크를 통해 및/또는 BS(102)(즉, 오버랩핑된 매크로 BS)를 통해 FBS(104)는 BS(102)가 페이징 메시지를 브로드캐스팅할 때 구별한다. 정상 동작 모드에서 FBS(104)가 페이징 슬롯에서 송신을 정지하거나 그들의 페이징 슬롯에서 송신을 최소화한다. 저부하 동작 모드에서 FBS(104)가 그들의 주기가 AI(505)에서 발생되면 그들의 페이징 슬롯에서 어떤 송신을 정지하거나 최소화한다. 이 예에서, BS(102)나 MS(112)도 유휴 모드에서 동작을 조정할 필요가 있다. 규칙적인 모드나 LDC 모드에서, 송신이 정지되거나 최소화될 수 있는 페이징 슬롯의 타이밍과 같은 파라미터는 시스템 구성이나 재구성의 일부로서 BS(102) 또는 FBS(104)와 같은 다른 네트워크 엔티티에 의해 MS와 같은 네트워크 엔티티에 송신되거나 시그널링(예컨대, 브로드캐스팅, 유니캐스팅, 멀티캐스팅 등에 의해)될 수 있다. 추가 시그널링은 필요하다면 더 구성가능한 자원 할당을 이룰 수 있다. 송신이 상기 참조된 정지되거나 최소화될 수 있는 페이징 슬롯의 타이밍과 같은 파라미터의 브로드캐스팅과 같은 시그널링이 효과적인 파라미터 전에 미리 이루어질 수 있다.

일부 실시형태에서, 페이징 슬롯의 조정이나 FBS(104)로부터 송신의 조정은 네트워크 재진입을 완료하도록 페이징되는 MS(112)에 대해 충분한 룸을 남긴다. 예컨대, 페이징 슬롯은 AI(505)로부터 충분히 이동될 수 있어 MS(112)(페이징된 MS)가 FBS(104)로부터 심각한 간섭을 경험없이 네트워크 재진입을 종료할 수 있다. 유사하게, FBS(104)가 BS(102)가 페이징 메시지를 브로드캐스팅할 때 송신을 회피하려고 시도하면 FBS(104)는 네트워크 재진입을 완료하기 위해 어떤 페이징된 MS에 대해 BS(102)에 의해 스케줄링된 자원의 이용을 최소화할 수 있다.

도 13은 본 발명의 실시 예에 따른 단말을 페이징해서 펨토셀에 대해 페이징 구간 오프셋 변경에 대한 처리를 예시한다. 도 13에 도시한 페이징 구간 오프셋 변경의 실시형태는 예시만을 위한 것이다. 다른 실시형태가 본 발명의 범위로부터 벗어나지 않고 이용될 수 있다.

일부 실시형태에서, LDC 모드에서 동작하는 FBS(104)는 유휴 모드에서 MS(115)를 페이징할 수 있다. FBS(104)는 활성 구간(505)에서 페이징 메시지를 브로드캐스팅할 수 있다. MS(115)가 페이징 메시지에 대해 FBS(104)를 청취할 때 MS(115)는 FBS(104)에 대해 가용 구간과 함께 페이징 청취 오프셋을 정렬한다. 필요하다면, 도 5 내지 도 10에 대해 상기 여기에 기재된 실시형태와 유사한 소정의 처리를 이용하는 타이밍의 재계산은 페이징 메시지와 UAI의 LDC에 대한 시간의 오버랩을 감소시키거나 최소화되거나 제거하고, 가능한 한 많이 LDC의 AI와 함께 오버랩하는 페이징 메시지에 대한 시간을 이루고, 다른 BS에 간섭을 감소시키기 위해 펨토의 전체 송신 시간을 감소시킨다. 예컨대, FBS(104)가 규칙적인 모드에 있을 때 MS(115)에 대해 원래 페이징 오프셋(1110)에 의거하여 원래 페이징 슬롯(1105)이 비가용 구간(510)과 함께 오버랩하면 FBS(104)는 신규 페이징 오프셋(1125)을 재계산하여 소정의 처리를 이용하여 가능한한 많이 활성 구간(505)을 오버랩한다. MS(115)가 원래 페이징 슬롯(1105)이 비가용 구간(510)과 함께 오버랩하는 것을 감지할 때 MS(115)는 동일한 미리 규정된 처리를 이용하여 신규 페이징 청취 오프셋(1135)과 페이징 청취 슬롯(1130)을 재계산해서 페이징 메시지를 청취한다. 미리 규정된 처리는 펨토셀, MS의 식별자, 페이징 사이클, 및 요구된 페이징 오프셋 등의 LDC 패턴의 기능(해쉬 기능과 같은)일 수 있다. 또한, MS(112)는 원래 페이징 슬롯(1140)이 AI(505) 내에 발생하는 것을 감지하므로 MS(115)는 오프셋을 재계산하지 않는다; 오히려 MS(115)는 원래 페이징 슬롯(1140)에서 페이징 메시지를 청취한다.

일부 실시형태에서, 재계산된 오프셋(1125, 1135)은 페이징/페이징-청취 구간 오프셋이다. 그러므로, 실시형태는 큰 입도를 가질 수 있다.

도 14는 펨토셀에 대해 펨토셀 LDC 패턴에 의한 페이징/페이징-청취 구간 타이밍 변화를 예시해서 본 발명의 실시 예에 따른 그것의 멤버 MS를 페이징한다. 도 14에 도시한 페이징/페이징-청취 구간 타이밍 변화의 실시형태는 예시만을 위한 것이다. 다른 실시형태가 본 발명의 범위로부터 벗어나지 않고 이용될 수 있다.

페이징 구간(1205)은 UAI(510)를 오버랩한다. 그러므로, FBS(104)는 신규 페이징 구간(1210)이 가능한한 많이 AI(505)와 오버랩하는 신규 페이징 구간 오프셋을 재계산하고, 다른 BS에 간섭을 감소시키기 위해 펨토의 전체 송신 시간을 감소시킨다. 도 14에 도시한 실시예에서 오직 하나의 페이징 메시지만 도시된다; 그러나, MS의 다른 그룹에 대해 다수 페이징 메시지가 페이징 구간(1210)에 브로드캐스팅될 수 있다. 또한, MS(112)는 페이징 청취 구간 오프셋을 재계산할 수 있어 페이징 청취 구간(1215)은 가능한한 많이 AI(505)와 오버랩된다. 그러므로, 원래 페이징 청취 구간(1220)에서 페이징 메시지에 대해 청취 대신에 UAI(510)에서 오버랩하고 MS(112)는 신규 페이징 청취 구간(1215) 내에서 페이징 메시지를 청취한다.

일부 실시형태에서, LDC 모드에서 동작하는 FBS(104)는 UAI(510)에서 페이징 메시지를 브로드캐스팅할 수 있다. FBS(104)가 규칙적인 모드에 있을 때 MS(112)에 대해 페이징 메시지의 타이밍이 UAI(510)를 오버랩하면, 그 후 FBS(104)는 그것의 UAI(510)에서 에어를 통해 우수한 송신을 수행하여 MS(112)에 페이징 메시지를 송신한다. 그러므로, MS(112)는 그것의 페이징 청취 구간이나 슬롯을 변경할 필요가 없다.

일부 실시형태에서, 페이징 메시지가 FBS(104)에 의해 전달될 필요가 있을 때 MS(112)에 LDC 모드에서 동작할 때 네트워크(또는 페이징 컨트롤러)는 FBS(104)에 메시지를 송신해서 FBS(104)에 활성화한다. 응답에서, FBS(104)는 LDC 모드(즉, 규칙적인 모드에 진입함)에 존재하고 페이징 메시지를 MS(112)에 전달한다.

일부 실시형태에서, MS(112)는 멤버 단말이고 유휴 모드에 있다. FBS(104)는 LDC 모드에서 CSG 펨토이다. 페이징 컨트롤러가 업데이팅된 MS(112)의 위치를 가질 때 MS(112)는 동일 CSG 페이지 MS(112)에서 모든 펨토에 페이징될 수 있다. 모든 동일 CSG에서 LDC에 있는 펨토에 활성화하는 것을 피하기 위해 MS 페이징 청취 타이밍은 펨토셀 LDC의 가용 구간 내에 발생하도록 구성된다. 필요하다면, 실시형태와 유사한 소정의 처리를 이용하는 BS(102) 페이징 타이밍과 MS(112) 페이징 청취 타이밍의 재계산이 여기에 개시된다. 일부 실시형태에서, 동일 CSG에서 모든 펨토는 규칙적인 모드(즉, LDC 모드로 퇴장)로 돌아가고 MS(112)를 페이징한다.

일부 실시형태에서, 펨토의 송신 시간이 감소된다. 보다 바람직하게, 본 발명의 실시형태는 AI(505)의 전체 길이를 감소시켜 간섭 완화를 더 향상시킬 수 있다.

도 15는 본 발명의 실시 예에 따른 가용 구간 개시 시간을 조정함으로써 조정 가용과 페이징 구간을 예시한다. 도 15에 도시한 조정 처리의 실시형태는 예시만을 위한 것이다. 다른 실시형태가 본 발명의 범위로부터 벗어나지 않고 이용될 수 있다.

도 15에 도시한 실시예에서, FBS(104)는 LDC 모드(500a)에서 동작하고 AI(505a)는 페이징 구간 슬롯(1305)보다 길다. 펨토 페이징 구간 슬롯(1305)을 포함하지 않는 AI(505a)의 개시 시간이 펨토 페이징 구간 슬롯(1305) 개시 시간으로부터 특정한 거리 내이면 FBS(104)는 소정의 처리를 이용하는 AI(505a) 개시 시간을 변경한다. 예컨대, FBS(104)는 505a의 개시 시간을 조정해서 페이징 구간 슬롯(1305)이 LDC 모드(500b)에서 도시한 동시통합된 AI(505b)와 함께 오버랩한다. FBS(104)는 앞으로(이전의)나 뒤로(이후의) 새롭게 위치된 동시통합된 AI(505b)의 개시 시간을 조정할 수 있다. 일실시예에서, FBS(104)는 페이징(505c)에 대한 AI를 AI(505a)에 더해서 2개의 AI의 505a, 505c는 LDC 모드(500c)에서 예시된 바와 같이 발생한다. 페이징(505c)에 대해 AI가 생성될 수 있어 펨토 페이징 구간 슬롯(1305)으로서 실질적으로 동일 크기이다.

FBS(104)는 AI(505a)에 대한 타이밍과 페이징 구간 슬롯(1305)을 MS(112)에 미리 알린다. 그 후에, MS(112) 동일 처리를 이용하여 AI(505a)가 이동되는 방법을 결정한다.

일부 실시형태에서, 미리 규정된 처리는 식 6에 예시된 바와 같은 기능에 의거할 수 있다:

그러므로, FBS 페이징 구간 슬롯(1305) 시작 시간(PG_OFFSET(1310))의 거리와 AI(505a) 시작 시간(AI_OFFSET)이 정해진 파라미터(PARAMETER)보다 적으면 그 후 FBS(104)는 AI(505a)로 이동하여 페이징 구간 슬롯(1305)에 대해 오프셋(1310)을 매칭하고, 페이징 메시지(1315)를 매칭할 것이다.

PG_OFFSET과 AI_SC_OFFSET은 슈퍼프레임, 프레임, 및 서브프레임 등과 같은 프레임의 매트릭의 유닛으로 구성될 수 있다.

도 15에 도시한 실시예에서, 500b는 500c와 비교되는 바와 같이 펨토의 송신 시간을 감소시킨다.

도 16은 본 발명의 실시 예에 따른 가용 구간 개시 시간 및 크기를 조정함으로써 조정 가용과 페이징 구간을 예시한다. 도 16에 도시한 조정 처리의 실시형태는 예시만을 위한 것이다. 다른 실시형태가 본 발명의 범위로부터 벗어나지 않고 이용될 수 있다.

도 16에 도시한 실시예에서 AI(505a)는 포함되지 않고, 즉 FBS(104)의 페이징 구간(1405)을 오버랩하고 LDC 모드(LDM)(500)에서 동작된다. FBS(104)는 AI(505a)의 구간 길이를 연장할 수 있고, AI(505a) 구간 길이는 페이징 구간 슬롯(1405)의 하나보다 작다. AI(505a) 구간 길이가 연장되어 가용 구간(505a)은 FBS(104)의 페이징 구간 슬롯(1405)을 포함한다.

페이징 구간 슬롯(1405)을 포함하지 않는 AI(505a)는 MS(112)를 어시스팅하기 위해 이용되어 LDM에 펨토를 스캐닝할 수 있거나 다른 목적으로 이용될 수 있다. AI(505a)의 크기와 개시 시간을 조정하는 것은 AI(505)에 대한 전체 시간을 감소시킬 수 있어 다른 셀에 간섭이 감소될 수 있다.

FBS(104)는 AI(505a)가 페이징 구간 슬롯(1405)보다 짧은 것을 결정하면 FBS(104)는 MS(112)를 어시스트하는 AI(505a)의 크기를 확대하여 FBS(104)를 감지한다. 필요하다면, FBS(104)는 도 15에 예시한 바와 같이 AI(505)의 개시 시간을 조정한다. 그러므로, FBS(104)는 개시 시간을 조정할 수 있어 페이징 구간 슬롯(1405)이 LDC 모드(500b)에 도시한 바와 같이 동시통합된 AI(505b)와 함께 오버랩한다. FBS(104)는 새롭게 위치된 동시통합된 AI(505b)의 크기를 조정하여 페이징 구간 슬롯(1405)의 크기를 매칭할 수 있다.

일부 실시형태에서, AI(505)의 시작 시간은 주파수 할당, 페이징 그룹 ID, 및 펨토의 타입 등과 같은 시스템 정보의 미리 규정된 기능일 수 있다. MS(112)는 미리 규정된 기능을 구별하고 MS(112)는 수신된 시스템 정보에 의거하여 AI(505)에 대해 타이밍을 산출할 수 있다.

도 17은 본 발명의 실시 예에 따른 가용 구간 개시 시간 및 크기를 조정함으로써 조정 가용과 페이징 구간에 대한 다른 실시예이다. 도 17에 도시한 조정 처리의 실시형태는 예시만을 위한 것이다. 다른 실시형태가 본 발명의 범위로부터 벗어나지 않고 이용될 수 있다.

도 17에 도시한 실시예에서 주파수 할당에 의거하여 AI(505)의 조정과 AI(505) 시작 시간을 조정함으로써 페이징 구간 슬롯(1505)이 도시된다. FBS(104)는 MS(112)를 어시스팅하도록 동시통합된 AI(505b)의 시작을 조정하여 FBS(104)의 주파수 할당(FA)의 기능으로서 LDM에서 FBS(104)를 감지한다. 이 예에서, 페이징 그룹 ID에 의해 결정될 수 있는 주파수 할당과 페이징 구간 슬롯(1505)은 기능의 입력일 수 있다. 펨토를 감지하도록 MS(112)를 어시스팅하는 동시통합된 AI(505b)에 대한 타이밍은 FA에 의거하여 결정될 수 있다. 예컨대, 제 1 FA에 대해 싱크(sync) AI(1510)는 동시통합된 AI(505b)의 제 1 부와 제 2 FA에 포함될 수 있고, 싱크 AI(1515)는 동시통합된 AI(505b)의 제 2 부에 포함될 수 있다. 그 후, 페이징을 조정하는 추가 처리는 상기 실시형태에 기재가 이용될 수 있다.

일부 실시형태에서, AI(505)의 시작 시간의 변화는 FBS(104)에 의해 MS(112)에 시그널링될 수 있다.

일부 실시형태에서, AI(505)에 대한 시간은 다수 MS가 슬립 모드에 있을 때 짧아지게 된다.

도 18은 본 발명의 실시 예에 따른 단말 슬립 사이클의 조정을 예시한다. 도 18에 도시한 조정의 실시형태는 예시만을 위한 것이다. 다른 실시형태가 본 발명의 범위로부터 벗어나지 않고 이용될 수 있다.

일부 실시형태에서, FBS(104)는 슬립 모드에서 단말에 대해 슬리핑 사이클을 조정한다. 도 18에 도시한 실시 예에서, MS(112)는 청취 구간(LI)(1610a)과 슬립 구간(SI)(1615a)을 포함하고, MS(115)는 LI(1620a)와 SI(1625a)를 포함한다. FBS(104)는 AI(505a)를 조정하고 확대하여 변경된 AI(505d)가 될 수 있다. FBS(104)는 필요에 따라 추가 변경된 AI(505d)를 더할 수도 있다. 변경된 AI(505d)는 적어도 가능한한 제 1 LI(1610a, 1620a)에서 시작하도록 구성되고, 적어도 최종 LI(1610a, 1620a)의 종료까지 지속된다. 그 결과, SI(1615a, 1625a)의 적어도 일부는 UAI(510)와 오버랩한다. 그러므로, FBS(104)는 기본 저부하(500) 패턴에서 이용가능한 자원만큼 많이 이용되어 기본 저부하 패턴에서 AI와 슬립 모드에서 단말을 어시스팅하는 AI 양쪽을 고려하는 가용 구간에 대한 전체 시간을 감소시킬 수 있고 그것은 변경된 AI(505d)이다.

일부 실시형태에서, FBS(104)는 조정된 LDC 패턴을 단말에 시그널링할 수 있다.

일부 실시형태에서, MS(112)와 MS(115)는 그들의 LI의 개시 시간을 조정한다. 펨토 기지국은 미리 규정된 룰을 따라 LDC 패턴을 조정할 수 있고, 단말은 동일 미리 규정된 룰을 이용하여 패턴을 구별할 것이다. MS는 일부 다른 MS 슬립 모드에 대해 룰과 수신된 신호에 의거하여 그들의 슬립 모드를 조정할 수 있다.

미리 규정된 룰은, 예컨대 MS의 청취 구간의 시작 시각은 MS가 펨토를 감지하도록 보조하는 AI의 가장 근접한 시작 시각이 되도록 변경될 수 있고, 따라서 상기 청취 구간은 이동한다. 또는 MS의 청취 구간은 최소 거리로 이동될 수 있어 MS가 펨토를 감지하도록 어시스팅하는 인근의 AI를 포함할 것이다.

예컨대, MS(112)에 대한 LI(1610b)는 MS(112)에 대한 LI(1620b)로서 실질적으로 동일 시간에서 시작할 수 있다. 또한, FBS(104)는 AI(505a)를 조정하거나 확대하여 변경된 AI(505e)가 될 수 있다. FBS(104)는 필요에 따라 추가 변경된 AI(505e)를 더할 수도 있다. 변경된 AI(505e)는 제 1 LI(1610a, 1620a)가 시작하자마자 시작하도록 구성되고, 최종 LI(1610a, 1620a)의 종료까지 지속된다. 그 결과, SI(1615a, 1625a)의 적어도 일부는 UAI(510)와 오버랩한다. 그러나, 변경된 AI(505e)는 오버랩하도록 필요한 그들의 자원만 이용한다.

본 발명는 예시적인 실시형태와 함께 기재되었지만 다양한 변경과 개량이 당업자에게 제안될 수 있다. 본 발명는 첨부된 청구범위 내로부터 얻음으로써 그러한 변경과 변경을 포함하는 것을 지시한다.

505: AI, 510: UAI
605: 페이징 사이클, 612, 617: 페이징 슬롯, 625: 페이징 오프셋

Claims (15)

1. 무선 통신 네트워크에 사용하기 위해, 페이징 메시지를 페이징 슬롯에서 복수의 단말 중 적어도 하나 이상의 단말에 전달할 수 있는 제1 기지국에 있어서,
   상기 페이징 슬롯의 적어도 일부가 제2 기지국이 송신하는 제2 기지국의 가용구간(Available Interval: AI)과 오버랩되는지를 판단하고,
   상기 페이징 슬롯이 상기 제2 기지국의 비가용 구간(UnAvailable Interval:UAI) 내에서 오버랩되거나 발생되도록 상기 페이징 슬롯의 구성을 조정하며, 상기 비가용 구간은 상기 제2 기지국이 제한된 자원을 통해 송신하거나 송신하지 않는 구간을 포함하도록 구성된 것을 특징으로 하는 제 1 기지국.
2. 무선 통신 네트워크에 사용하기 위해, 페이징 메시지를 수신할 수 있는 단말에 있어서:
   상기 페이징 메시지를 페이징 청취 슬롯에서 제 1 기지국으로부터 수신하도록 구성된 복수의 안테나와,
   상기 안테나에 연결되고, 상기 페이징 청취 슬롯의 적어도 일부가 상기 기지국이 송신하는 제2 기지국의 가용 구간(AI)과 오버랩되는지를 판단하고, 상기 페이징 청취 슬롯이 상기 기지국이 제한된 자원을 통해 송신하거나 송신하지 않는 제2 기지국의 비가용 구간(UAI) 내에서 오버랩되거나 발생되도록 상기 페이징 청취 슬롯의 발생을 조정하도록 구성된 메인 프로세서를 포함하는 것을 특징으로 하는 단말.
3. 무선 통신 네트워크에 사용하기 위해, 페이징 메시지를 페이징 슬롯에서 복수의 단말 중 적어도 하나 이상의 단말로 브로드캐스팅할 수 있는 기지국에 있어서:
   가용 구간(AI) 및 비가용 구간(UAI)을 포함하는 LDC(Low Duty Cycle) 모드에서 동작하며, 상기 기지국은 상기 가용 구간에서 송수신하도록 구성되고 상기 비가용 구간 동안 제한된 자원에 의해 송신하거나 송신하지 않도록 구성되고;
   상기 페이징 슬롯의 적어도 일부가 상기 비가용 구간과 오버랩되는지를 판단하고;
   상기 페이징 슬롯이 상기 가용 구간 내에서 오버랩되거나 발생되도록 상기 페이징 슬롯의 발생을 조정하기 위해 구성된 것을 특징으로 하는 기지국.
4. 무선 통신 네트워크에 사용하기 위해, 페이징 메시지를 수신할 수 있는 단말에 있어서:
   상기 페이징 메시지를 페이징 청취 슬롯에서 기지국으로부터 수신하도록 구성된 복수의 안테나와,
   상기 안테나에 연결되고, 상기 페이징 청취 슬롯의 적어도 일부가 상기 기지국의 LDC(Low Duty Cycle) 모드의 비가용 구간(UAI)과 오버랩되는지를 판단하고, 상기 페이징 청취 슬롯이 상기 LDC 모드의 가용 구간(AI) 내에서 하나 이상 오버랩되고 발생되도록 상기 페이징 청취 슬롯의 발생을 조정하기 위해 구성된 메인 프로세서를 포함하는 것을 특징으로 하는 단말.
5. 제4항에 있어서,
   상기 메인 프로세서는 상기 기지국의 LDC 패턴의 기능과,
   단말 식별자(MSID),
   페이징 사이클, 및
   필요한 페이징 오프셋 중 적어도 하나 이상에 기초하여 해당 청취 타이밍 오프셋을 재계산함으로써 청취의 타이밍을 조정하는 것을 특징으로 하는 단말.
6. 제1항 및 제2항에 있어서,
   상기 제2 기지국의 가용 구간 및 비가용 구간 중 적어도 하나 이상의 구성에 대한 패턴 기능과,
   단말 식별자(MSID);
   MSID로부터 얻어지는 하나 이상의 시퀀스;
   기지국 식별자;
   페이징 사이클;
   페이징 영역 식별자; 및
   기지국 페이징 그룹 식별자 중 하나 이상에 기반하여 상기 페이징 슬롯의 페이지 타이밍을 재계산함으로써 상기 페이징 슬롯의 발생이 조정되는 것을 특징으로 하는 제1 기지국 및 단말.
7. 제1항 및 제3항에 있어서,
   상기 페이징의 타이밍의 조정 전에 복수의 메시지는 브로드캐스팅, 멀티캐스팅, 유니캐스팅 중 하나에 의해 송신되고,
   상기 메시지는,
   상기 제 1 기지국의 조정된 페이징 슬롯의 타이밍의 구성에 관한 정보,
   상기 조정된 페이징 슬롯의 타이밍의 재계산을 위한 다른 관련 정보, 및
   상기 제 2 기지국의 가용 구간 및 비가용 구간 중 하나 이상의 구성에 관한 정보 중 하나 이상을 포함하는 것을 특징으로 하는 기지국.
8. 제3항에 있어서,
   상기 기지국은 상기 페이징 슬롯의 타이밍 오프셋과,
   단말 식별자(MSID),
   페이징 사이클, 및
   필요한 페이징 오프셋 중 하나 이상을 재계산함으로써 하나 이상 조정하는 것을 특징으로 하는 기지국.
9. 무선 통신 네트워크에 사용하기 위해, 페이징 메시지를 페이징 슬롯에서 복수의 단말 중 적어도 하나 이상의 단말에 전달하는 방법에 있어서:
   적어도 하나 이상의 기지국이 송신하는 상기 적어도 하나 이상의 기지국의 가용 구간(AI)과, 상기 적어도 하나 이상의 기지국이 제한된 자원을 통해 송신하거나 송신하지 않는 상기 적어도 하나 이상의 기지국의 비가용 구간(UAI) 중 하나 이상의 구상의 패턴을 획득하는 과정과,
   상기 페이징 슬롯을 상기 하나 이상의 기지국의 가용 구간 및 비가용 구간의 하나 이상의 발생의 패턴과 비교하는 과정과,
   상기 페이징 슬롯의 적어도 일부가 상기 하나 이상의 기지국의 가용 구간과 오버랩되는지를 판단하는 과정과,
   상기 페이징 슬롯이 상기 하나 이상의 기지국의 비가용 구간 내에서 오버랩되거나 발생되도록 상기 페이징 슬롯의 구성을 조정하는 과정을 포함하는 것을 특징으로 하는 페이징 메시지 전달 방법.
10. 무선 통신 네트워크에 사용하기 위해, 페이징 메시지를 청취 슬롯에서 수신하는 방법에 있어서:
    하나 이상의 기지국이 송신하는 하나 이상의 기지국의 가용 구간(AI)과, 상기 하나 이상의 기지국이 제한된 자원을 통해 송신하거나 송신하지 않는 하나 이상의 기지국의 비가용 구간(UAI) 중 하나 이상의 발생의 패턴을 획득하는 과정과;
    페이징 슬롯 정보를 서빙 기지국으로부터 수신하되, 상기 페이징 슬롯 정보는 상기 청취 슬롯이 계산되도록 페이징 슬롯의 구성을 식별하도록 구성되는 과정과,
    상기 페이징 슬롯을 상기 하나 이상의 기지국의 가용 구간 및 비가용 구간의 하나 이상의 발생의 패턴과 비교하는 과정과,
    상기 페이징 슬롯의 적어도 일부가 상기 하나 이상의 기지국의 가용 구간과 오버랩되는지를 판단하는 과정과,
    상기 페이징 슬롯이 상기 하나 이상의 기지국의 비가용 구간 내에서 오버랩되거나 발생되도록 상기 페이징 슬롯의 발생을 조정하는 과정을 포함하는 것을 특징으로 하는 페이징 메시지 수신 방법.
11. 무선 통신 네트워크에 사용하기 위해, 페이징 메시지를 페이징 슬롯에서 복수의 단말 중 하나 이상으로 브로드캐스팅하는 방법에 있어서:
    가용 구간(AI) 및 비가용 구간(UAI)을 포함하는 LDC(Low Duty Cycle) 모드에서 기지국을 동작시키되, 상기 기지국은 상기 가용 구간에서 송수신하도록 구성되고 상기 비가용 구간 동안 제한된 자원에 의해 하나 이상 송신하지 않고 송신하도록 구성되는 과정과;
    상기 페이징 슬롯을 상기 기지국에 대한 LDC 모드 패턴과 비교하는 과정과;
    상기 페이징 슬롯의 적어도 일부가 상기 비가용 구간과 오버랩되는지를 판단하는 과정과,
    상기 페이징 슬롯이 상기 가용 구간 내에서 하나 이상 오버랩되고 발생되도록 상기 페이징 슬롯의 발생을 조정하는 과정을 포함하는 것을 특징으로 하는 페이지 메시지 브로드캐스팅 방법.
12. 무선 통신 네트워크에 사용하기 위해, 페이징 메시지를 청취 슬롯에서 수신하는 방법에 있어서:
    LDC(Low Duty Cycle) 모드에서 동작하는 기지국에 대한 LDC 모드 패턴을 얻고, 상기 LDC 모드는 가용 구간(AI) 및 비가용 구간(UAI)을 포함하고, 상기 기지국은 상기 가용 구간에서 송수신하도록 구성되고 상기 비가용 구간 동안 제한된 자원에 의해 하나 이상 송신하지 않고 송신하도록 구성되는 과정과;
    페이징 슬롯의 적어도 일부가 상기 LDC 모드의 비가용 구간과 오버랩되는지를 판단하는 과정과
    상기 청취 슬롯이 상기 LDC 모드의 가용 구간 내에서 하나 이상 오버랩되고 발생되도록 상기 청취 슬롯의 발생을 재계산하는 과정을 포함하며,
    상기 재계산 과정은 상기 기지국의 LDC 패턴의 기능과,
    단말 식별자(MSID);
    페이징 사이클; 및
    필요한 페이징 오프셋 중 하나 이상에 기반하여 해당 청취 타이밍 오프셋을 재계산함으로써 청취의 타이밍을 조정하는 과정을 더 포함하는 것을 특징으로 하는 페이징 메시지 수신 방법.
13. 제9항 및 제10항에 있어서,
    상기 조정 단계는 제2 기지국의 가용 구간 및 비가용 구간의 하나 이상의 구성에 대한 패턴의 기능과,
    단말 식별자(MSID);
    MSID로 부터 유도된 하나 이상의 시퀀스;
    기지국 식별자; 페이징 사이클;
    페이징 영역 식별자; 및
    기지국 페이징 그룹 식별자 중 하나 이상에 기반하여 상기 페이징 슬롯의 페이징 타이밍을 재계산함으로써 페이징 슬롯의 발생을 조정하는 과정을 포함하는 것을 특징으로 하는 페이징 메시지 전달 방법 및 페이징 메시지 수신 방법.
14. 제9항 및 제11항에 있어서,
    상기 페이징의 타이밍의 조정 전에 복수의 메시지를 브로드캐스팅하는 과정, 멀티캐스팅하는 과정, 및 유니캐스팅하는 과정 중 하나를 더 포함하며,
    상기 복수의 메시지는,
    상기 제 1 기지국의 조정된 페이징 슬롯의 타이밍의 구성에 관한 정보,
    상기 조정된 페이징 슬롯의 타이밍의 재계산을 위한 다른 관련 정보, 및
    상기 제 2 기지국의 가용 구간 및 비가용 구간 중 하나 이상의 발생에 관한 정보 중 하나 이상을 포함하는 것을 특징으로 하는 페이징 메시지 전달 방법 및 페이지 메시지 브로드캐스팅 방법.
15. 제11항에 있어서,
    상기 조정 과정은 LDC 패턴의 기능과,
    MSID,
    페이징 사이클, 및
    필요한 페이징 오프셋 중 하나 이상에 기반하여 기능을 컴퓨팅하는 과정을 포함하는 것을 특징으로 하는 페이지 메시지 브로드캐스팅 방법.

Images