KR20120030066A - 세라믹계 절연층과 금속층의 적층체 및 그 제조 방법 - Google Patents

세라믹계 절연층과 금속층의 적층체 및 그 제조 방법 Download PDF

Info

Publication number
KR20120030066A
KR20120030066A KR20117028526A KR20117028526A KR20120030066A KR 20120030066 A KR20120030066 A KR 20120030066A KR 20117028526 A KR20117028526 A KR 20117028526A KR 20117028526 A KR20117028526 A KR 20117028526A KR 20120030066 A KR20120030066 A KR 20120030066A
Authority
KR
South Korea
Prior art keywords
ceramic
metal layer
layer
insulating layer
laminate
Prior art date
Application number
KR20117028526A
Other languages
English (en)
Inventor
야스시 이데모토
류이치 사토
나오히코 아베
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20120030066A publication Critical patent/KR20120030066A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1254—Sol or sol-gel processing
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/02—Electrophoretic coating characterised by the process with inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B17/00—Insulators or insulating bodies characterised by their form
    • H01B17/56—Insulating bodies
    • H01B17/62—Insulating-layers or insulating-films on metal bodies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/252—Glass or ceramic [i.e., fired or glazed clay, cement, etc.] [porcelain, quartz, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Electrochemistry (AREA)
  • Laminated Bodies (AREA)

Abstract

균일하고 얇으며 저렴하게 제조 가능한 절연층 부착 금속층의 제공을 목적으로 한다. 이 목적을 달성하기 위해, 세라믹계 절연층과 금속층의 적층체로서, 당해 세라믹계 절연층은 세라믹 입자를 영동전착(泳動電着)시켜 형성한 세라믹 입자 피막의 세라믹 입자 사이에 바인더를 구비하는 것을 특징으로 한 세라믹계 절연층과 금속층의 적층체 등을 채용한다. 이 적층체는 프린트 배선판의 회로 형성, 반도체 회로, 반도체 회로를 포함하는 회로 형성, 세라믹계 절연층이 구비하는 유전 특성을 이용해 얻어지는 커패시터 등의 형성 재료 등 각종 전자 부품의 제조에 적합하게 사용할 수 있다.

Description

세라믹계 절연층과 금속층의 적층체 및 그 제조 방법{LAMINATE OF CERAMIC INSULATING LAYER AND METAL LAYER, AND METHOD FOR PRODUCING SAME}
본 발명은 세라믹계 절연층과 금속층의 적층체, 그 세라믹계 절연층과 금속층 적층체의 제조 방법에 관한 것이다. 특히, 이 세라믹계 절연층과 금속층의 적층체는 프린트 배선판의 회로 형성, 반도체 회로, 반도체 회로를 포함하는 회로 형성, 세라믹계 절연층이 구비하는 유전 특성을 이용해 얻어지는 커패시터 등의 형성 재료 등 각종 전자 부품의 제조에 적합하게 사용할 수 있다.
절연층 또는 유전층(이하, 단순히 "절연층 등"이라고 칭한다)을 구비하는 금속박(이하, 단순히 "절연층 부착 금속박"이라고 칭한다)은 프린트 배선판 등의 전자 부품 회로로 제작되는 재료로서 이용되고 있다. 이들 절연층 등의 제조 방법으로는, 세라믹 입자를 수지 바인더에 분산시킨 것을 금속박에 도포해 경화시킨 콤퍼짓(composite) 타입(미리 세라믹 구조를 구비하고 있어, 공정 중에서 그것을 변화시키지 않는 것이 주류이다), 또는 졸겔법, 스퍼터법, CVD법 등에 의해 제조 과정에서 세라믹화한 세라믹층을 금속층 상에 형성시킨 바인더리스(binder-less) 타입이 있다.
상기 콤퍼짓 타입은 세라믹 입자와 바인더 수지의 비율을 변경함으로써 얻어지는 특성을 제어할 수 있고, 수지가 바인더로서 존재하기 때문에, 리크 전류가 작고, 절연성이 높은 절연층 등이 쉽게 얻어진다는 특징이 있다. 또한, 제조 방법도 비교적 간략화할 수 있어 생산성도 높다는 특징을 갖는다. 콤퍼짓 타입은 비교적 두꺼운 절연층 등을 형성하는 경우에 적합하다. 이 콤퍼짓 타입은 특허 문헌 1 등에 개시되어 있다.
그리고, 상기 바인더리스 타입은 절연성을 향상시키기 위해, 주성분이 되는 성분 이외의 원소를 넣고, 이 원소 성분을 어닐링했을 때 주성분 입자 계면에 석출시켜 코어-쉘 구조를 형성해, 리크 전류를 저감시키는 방법 등이 채택되고 있다. 이는 균일한 박막 절연층 등을 얻는다는 관점에서는 우수하다. 이 바인더리스 타입은 특허 문헌 2 등에 개시되어 있다.
특허 문헌 1: 일본 특허공개 2003-292733호 공보 특허 문헌 2: 일본 특허공개 2006-196848호 공보
그러나, 콤퍼짓 타입에서 두께 5㎛ 이하 수준의 절연층은 형성하기 힘들다. 또한, 세라믹 입자의 함유 비율을 높이려고 하면, 금속박 상의 균일한 도포가 곤란해진다는 문제가 있었다.
한편, 바인더리스 타입에서의 졸겔법으로 절연층을 형성하는 경우에는, 소정 막 두께를 얻기 위해 여러 차례 도포를 행하는 것이 일반적이다. 게다가, 고온에서의 열프로세스가 필요하게 되어, 금속 기재의 열화가 일어나기 쉬워 바람직하지 않다. 또한, 스퍼터법으로 절연층을 형성하는 경우에는, 대형 진공 장치가 필요해 제품 가격을 저렴하게 하는 것에 한계가 있었다.
이상으로부터 이해할 수 있듯이, 균일하고 얇으며 저렴하게 제조 가능한 절연층이 있는 금속층의 제공이 요구되어 왔다.
따라서, 본 발명자들이 예의 연구한 결과, 미리 세라믹 구조를 갖는 입자만으로 절연층을 형성하고, 그 다음에 바인더를 함침시킴으로써, 기계적 및 전기적 특성을 보충하는 것에 이르렀다. 즉, 세라믹 절연층을 영동전착법(泳動電着法) 등으로 형성하고 수지 등을 함침시키면, 졸겔법 등과 동일한 정도로 얇은 콤퍼짓막을 저렴하고 신속하게 제조할 수 있다. 또한, 이 방법은 절연층 등의 내부의 세라믹 입자의 충전 밀도를 콤퍼짓 타입에 비해 비약적으로 향상시킬 수 있는 것이기도 하다.
[세라믹계 절연층과 금속층의 적층체]
본 발명에 따른 세라믹계 절연층과 금속층의 적층체는, 세라믹계 절연층과 금속층의 적층체로서, 당해 세라믹계 절연층은 세라믹 입자를 영동전착시켜 형성한 세라믹 입자 피막의 세라믹 입자 사이에 바인더를 구비하는 것을 특징으로 한다. 그리고, 이 세라믹계 절연층과 금속층의 적층체는, 다음 두 가지 타입을 포함한다. 이를 타입 I, 타입 Ⅱ라고 칭하고 분별해 설명한다.
타입 I: 본 발명에 따른 타입 I의 세라믹계 절연층과 금속층의 적층체는, 금속층 표면에 세라믹계 절연층을 구비하는 절연층 부착 금속층으로서, 당해 절연층은 세라믹 입자 사이에 세라믹계 바인더를 구비하는 것을 특징으로 한다.
타입 Ⅱ: 본 발명에 따른 타입 Ⅱ의 세라믹계 절연층과 금속층의 적층체는, 금속층 표면에 세라믹계 절연층을 구비하는 절연층 부착 금속층으로서, 당해 절연층은 세라믹 입자 사이에 수지계 바인더를 구비하는 것을 특징으로 한다.
[세라믹계 절연층과 금속층 적층체의 제조 방법]
본 발명에 따른 세라믹계 절연층과 금속층 적층체의 제조 방법은, 타입별로 타입 I의 제조 방법을 제1 제조 방법, 타입 Ⅱ의 제조 방법을 제2 제조 방법이라고 칭하고 분별해 설명한다.
제1 제조 방법: 상기 타입 I의 세라믹계 절연층과 금속층 적층체의 제조 방법은, 금속층 표면에 세라믹 입자 피막을 형성하고, 당해 세라믹 입자 피막을 구성하는 세라믹 입자 사이에 세라믹이 되는 전구체 용액을 함침시킨 다음, 가열 처리함으로써, 함침시킨 당해 전구체 용액을 세라믹으로 전환하여 세라믹 입자 사이에 세라믹계 바인더를 형성해 절연층으로 하는 것을 특징으로 한다.
제2 제조 방법: 상기 타입 Ⅱ의 세라믹계 절연층과 금속층 적층체의 제조 방법은, 금속층 표면에 세라믹 입자 피막을 형성하고, 당해 세라믹 입자 피막을 구성하는 세라믹 입자 사이에, 수지 바니시(resin varnish)를 함침시킨 다음, 가열 처리함으로써, 함침시킨 수지 바니시를 반경화 또는 경화하여 세라믹 입자 사이에 수지계 바인더를 형성해 절연층으로 하는 것을 특징으로 한다.
[세라믹계 절연층과 금속층의 적층체를 이용한 각종 제품]
본 발명에 따른 세라믹계 절연층과 금속층의 적층체는, 프린트 배선판의 회로 형성, 반도체 회로, 반도체 회로를 포함하는 회로 형성, 세라믹계 절연층이 구비하는 유전 특성을 이용해 얻어지는 커패시터 등의 형성 재료 등 각종 전자 부품의 제조에 적합하게 사용 가능하다.
본 발명에 따른 세라믹계 절연층과 금속층의 적층체는, 당해 세라믹계 절연층을 구성하는 "세라믹 입자" 및 "세라믹 입자 사이에 존재하는 바인더"의 재질로서 임의의 재질을 선택할 수 있다. 그 결과, 당해 세라믹계 절연층은, 용도에 따라, 고절연 재료~유전재료의 폭넓은 전기 특성을 부여할 수 있다. 또한, 당해 바인더의 재질과 함침량을 적정하게 선택함으로써, 전자 부품 분야에서의 리지드계 전자 재료, 플렉서블계 전자 재료로서 사용할 수 있다.
그리고, 이들 세라믹계 절연층과 금속층 적층체의 제조 방법은, 금속층 표면에 세라믹 입자를 영동전착시켜 금속층 표면에 세라믹 입자 피막을 형성하고, 여기에 세라믹이 되는 전구체 용액을 함침시키거나 수지 바니시를 함침시킨 후, 소정의 가열 처리에 의해 세라믹 입자 사이에 바인더를 형성해 절연층으로 하는 것이다. 따라서, 종래의 콤퍼짓법으로 절연층을 형성한 경우에 비해, 당해 세라믹계 절연층은 박막화가 뛰어나게 된다.
이하, 본 발명에 따른 세라믹계 절연층과 금속층 적층체의 형태, 세라믹계 절연층과 금속층 적층체의 제조 형태, 세라믹계 절연층과 금속층의 적층체를 이용한 각종 제품 형태에 관해 설명한다.
A. 세라믹계 절연층과 금속층 적층체의 형태
본 발명에 따른 세라믹계 절연층과 금속층의 적층체는, 다음 두 가지 타입을 포함한다. 이를 타입 I, 타입 Ⅱ라고 칭하고 분별해 설명한다.
[타입 I의 형태]
본 발명에 따른 타입 I의 세라믹계 절연층과 금속층의 적층체는, 세라믹계 절연층과 금속층의 적층체이다. 여기에서, 당해 세라믹계 절연층은 세라믹 입자의 사이에 세라믹계 바인더를 구비하는 것을 특징으로 한다. 이하, 이 구성 요소인 "세라믹 입자" 및 "세라믹계 바인더"에 관해 설명한다.
금속층: 여기에서 말하는 금속층이란, 어떤 방법으로 형성된 금속층이라도 상관없다. 예를 들면, 금속층의 형성에 금속박을 이용하는 경우에는, 압연법 및 전해법 등으로 얻어진 동박, 니켈박, 동 합금박(놋쇠박, 콜슨 합금박), 니켈 합금박(니켈-인 합금박, 니켈-코발트 합금박 등) 등의 모든 금속박의 사용이 가능하다. 그리고, 당해 금속박의 표층에 이종의 금속층을 구비하는 복합박과 같은 것도 포함한다. 예를 들면, 동박의 표면에 니켈층 혹은 니켈 합금층을 구비한 복합박이다. 또한, 수지 필름 등의 표면에 금속층을 구비하는 복합재의 사용도 가능하다. 이 수지 필름 등의 표면에 금속층을 구비하는 복합재는, 수지 필름 등의 표면에 금속박을 접합하거나, 수지 필름 등의 표면에 물리 증착법으로 금속층을 형성함으로써 얻어진다. 그러나, 당해 금속층에 사후적으로 에칭 가공을 실시하는 것을 상정하면, 단일 조성의 금속층을 이용하는 것이 바람직하다. 미세한 회로의 형성이 가능해지기 때문이다.
세라믹 입자: 여기에서 이용하는 세라믹 입자는, 영동전착법으로 금속층의 표면에 전착시켜 세라믹 입자 피막을 형성하기 위한 것이며, 그 평균 입경이 300㎚ 이하의 입자를 이용하는 것이 바람직하다. 이 평균 입경이 300㎚를 넘으면, 영동전착해 얻어지는 절연막의 표면이 거칠어져, 그 후의 함침 처리에 의한 표면 평활화가 곤란하게 된다. 이 평균 입자의 하한치는 5㎚ 정도이다. 5㎚ 미만의 평균 입경의 경우에는, 입자 응집이 현저하게 되어 핸들링이 곤란하고 절연층의 막질이 불균일하게 되기 쉬워진다. 또한, 평균 입경이 10㎚ 내지 120㎚의 세라믹 입자를 이용하는 것이 보다 바람직하다. 한편, 여기에서 말하는 평균 입경이란 투과형 전자현미경으로 관찰한 입자의 입경의 평균치이다.
세라믹 입자로는 세라믹계 절연층과 금속층 적층체의 용도에 따라, 알루미나 입자, 지르코니아 입자, 티타네이트 입자, 징케이트 입자 등을 선택적으로 이용할 수 있다. 그리고, 당해 산화물 세라믹계 절연층에 유전 특성을 부여하는 경우에는, 세라믹 입자로서 페로브스카이트형의 유전체 입자를 이용하는 것이 바람직하다. 여기에서 말하는 페로브스카이트형의 유전체 입자란, 예를 들면 티탄산바륨, 티탄산스트론튬, 티탄산바륨 스트론튬, 지르콘산 스트론튬, 지르콘산 비스무트 등의 기본 조성을 구비하는 것이다. 그 중에서도 티탄산바륨, 티탄산스트론튬, 티탄산바륨 스트론튬 중 어느 하나의 기본 조성을 구비하는 것이 특히 바람직하다.
세라믹계 바인더: 본 발명에 따른 세라믹계 절연층과 금속층 적층체의 경우, 전술한 세라믹 입자 피막을 형성한 후에, 그 입자 사이에 바인더를 형성한다. 타입 I에 이용하는 세라믹계 바인더는, 사후적으로 가열 처리함으로써 세라믹이 되는 졸겔 용액 등의 전구체 용액을 당해 세라믹 입자 피막에 함침시키고, 가열 처리해 형성한다. 한편, 세라믹 입자 피막에 함침시킨 세라믹계 바인더가 세라믹 입자 피막의 표면에 얇은 세라믹계 바인더층을 형성하는 경우가 있지만, 절연층 또는 유전층으로서의 효과를 현저하게 열화시키는 것은 아니고, 세라믹 입자 피막의 표면을 평활하게 하는 효과가 중첩적으로 얻어지기 때문에, 문제없다.
[타입 Ⅱ]
본 발명에 따른 타입 Ⅱ의 세라믹계 절연층과 금속층의 적층체는, 세라믹계 절연층과 금속층의 적층체로서, 구체적으로는 타입 I과 마찬가지로, 금속층 표면에 세라믹계 절연층을 구비하는 절연층 부착 금속층이다. 그리고, 당해 절연층은 세라믹 입자 사이에 수지계 바인더를 구비하는 세라믹계 절연층인 것을 특징으로 하는 점에서, 타입 I과 다르다. 따라서, 여기에서는 "수지계 바인더"에 관해서만 설명하기로 한다.
수지계 바인더: 타입 Ⅱ에 이용하는 수지계 바인더는, 사후적으로 가열함으로써 반경화 또는 경화한 수지가 되는 수지 바니시를 당해 세라믹 입자 피막에 함침시키고, 가열해 형성한다. 한편, 세라믹 입자 피막에 함침시킨 수지계 바인더가, 세라믹 입자 피막의 표면에 얇은 수지계 바인더층을 형성한 경우라도, 절연층 또는 유전층으로서의 효과를 현저하게 열화시키는 것은 아니고, 세라믹 입자 피막의 표면을 평활하게 하는 효과가 중첩적으로 얻어지기 때문에, 문제없다.
[타입 I과 타입 Ⅱ의 공통되는 다른 요소]
전술한 타입 I과 타입 Ⅱ의 세라믹계 절연층과 금속층의 적층체에 공통되는 다른 요소에 관해 이하에 설명한다.
세라믹계 절연층의 두께: 전술한 타입 I 및 타입 Ⅱ의 세라믹계 절연층과 금속층 적층체의 세라믹계 절연층은, 두께가 0.1㎛ 내지 5㎛, 바람직하게는 2㎛ 이하인 것이 바람직하다. 타입 I 및 타입 Ⅱ의 세라믹계 절연층과 금속층의 적층체는 금속박롤을 이용하고, 후술하는 제조 방법을 적용해 연속 생산할 수 있다. 이 연속 생산에 있어서는, 롤 상태의 제품으로 하는 것이 생산성 및 제조 코스트의 관점에서 바람직하다. 따라서, 롤 상태로 감았다 하더라도 당해 세라믹계 절연층과 금속층 적층체의 세라믹계 절연층에 마이크로 크랙이 생길 위험성이 없도록 해야 한다. 이 때, 타입 I 및 타입 Ⅱ의 세라믹계 절연층과 금속층 적층체의 세라믹계 절연층의 두께를 5㎛ 이하로 하면, 롤 상태의 제품으로서 제조하기 쉽기 때문에 바람직하다. 그리고, 이 세라믹계 절연층의 두께가 얇아짐에 따라, 세라믹계 절연층에 마이크로 크랙이 생길 위험성이 단계적으로 감소한다.
B. 세라믹계 절연층과 금속층 적층체의 제조 형태
이하, 타입 I의 제1 제조 방법, 타입 Ⅱ의 제2 제조 방법으로 분별해 설명한다.
본건 출원에 따른 세라믹계 절연층과 금속층 적층체의 제조 방법에서의 영동전착법은, 세라믹 입자를 함유한 슬러리(slurry)(이하, 단순히 "세라믹 입자 슬러리"라고 칭한다)를 조제하고, 그 안에서 세라믹 입자를 전기영동시킴으로써 금속층의 표면에 퇴적시킨다. 이와 같이 하여, 제1 제조 방법 및 제2 제조 방법에서 금속층 표면에 세라믹 입자 피막을 형성한다.
제1 제조 방법에서의 세라믹계 바인더의 제조 형태: 이 세라믹계 바인더는 금속층 표면에 영동전착시켜 형성한 세라믹 입자 피막의 세라믹 입자 사이에, 세라믹이 되는 전구체 용액을 함침시킨 후, 가열 처리함으로써, 함침시킨 당해 전구체 용액을 세라믹으로 전환해 형성한다. 제1 제조 방법에 포함되는 구체적 공정으로서, 이하의 "프로세스 1-1" 및 "프로세스 1-2" 중 하나의 프로세스를 채용할 수 있다.
프로세스 1-1: "금속층 표면에의 세라믹 입자의 전착(세라믹 입자 피막의 형성)"→"세라믹계 바인더를 형성하는 전구체 용액의 함침"→"가열 처리"의 공정.
프로세스 1-2: "금속층 표면에의 세라믹 입자의 전착(세라믹 입자 피막의 형성)"→"예비 가열 처리"→세라믹계 바인더를 형성하는 전구체 용액의 함침"→"가열 처리"의 공정.
여기에서 말하는 예비 가열 처리 및 가열 처리는, 200℃ 내지 900℃의 온도 범위를 채용하는 것이 바람직하다.
이때의 전구체 용액은 가열에 의해 세라믹이 되는 전구체 용액이면 특별히 한정은 없다. 용도 및 요구 특성에 따라 적의 선택적으로 사용하면 된다. 예를 들면, 유전재의 형성에 이용할 수 있는 시판의 졸겔 용액 등을 이용하는 것도 가능하다.
그리고, 이 전구체 용액을 세라믹 입자 피막의 세라믹 입자 사이에 함침시키려면, 세라믹 입자 피막을 형성한 금속층을 전구체 용액 내에 침지하는 방법, 금속층 표면에 있는 세라믹 입자 피막에 전구체 용액을 스프레이하는 방법 등, 결과적으로 금속층 표면에 있는 세라믹 입자 피막과 전구체 용액이 접촉하는 방법인 한, 어떤 방법을 이용해도 무방하다.
제2 제조 방법에서의 수지계 바인더의 제조 형태: 이 수지계 바인더는, 금속층 표면에 영동전착시켜 형성한 세라믹 입자 피막의 세라믹 입자 사이에 수지 바니시를 함침시킨 후, 가열 처리함으로써, 함침시킨 수지 바니시를 반경화 또는 경화시켜 형성한다. 제2 제조 방법에 포함되는 구체적 공정으로서 이하의 "프로세스 2-1" 및 "프로세스 2-2" 중 하나의 프로세스를 채용할 수 있다.
프로세스 2-1: "금속층 표면에의 세라믹 입자의 전착(세라믹 입자 피막의 형성)"→"수지계 바인더를 형성하는 수지 바니시의 함침"→"가열 처리"의 공정.
프로세스 2-2: "금속층 표면에의 세라믹 입자의 전착(세라믹 입자 피막의 형성)"→"예비 가열 처리"→"수지계 바인더를 형성하는 수지 바니시의 함침"→"가열 처리"의 공정.
여기에서 말하는 가열 처리에 관해서는 후술하지만, 상기 "프로세스 2-2" 공정의 예비 가열 처리는 200℃ 내지 900℃의 온도로 행하는 것이 바람직하다.
본 발명에 이용되는 수지 바니시로는 시판의 열경화성 수지를 물이나 유기용제에 용해 또는 분산한 것을 사용할 수 있다. 열경화성 수지로는 공업 제품으로서 시판되고 있는 각종 수지를 사용할 수 있으며, 특별히 한정되는 것은 아니지만, 경화시에 부생성물로서 물이나 포름알데히드 등의 휘발 물질을 방출하지 않는 수지가 바람직하다. 예를 들면 에폭시 수지, 우레탄 수지, 불포화 폴리에스테르 수지, 디알릴 프탈레이트 수지, 아크릴레이트류, 에폭시(메타) 아크릴레이트 수지, 우레탄 아크릴레이트 수지, 말레이미드계 수지, 시아네이트 에스테르 수지 등을 들 수 있다. 이들 열경화성 수지는 단독 또는 2 종류 이상을 혼합해 사용할 수 있다. 또한, 이들 수지는 각각의 수지에 적합한 경화제나 경화촉진제를 소정량 첨가해 사용하는 것이 일반적인데, 본 발명에서도 필요에 따라 첨가할 수 있다. 이에 따라 경화 시간의 조정이 가능해진다.
본 발명에 이용되는 바니시의 용매로는, 물 또는 유기용제가 이용된다. 이 때 사용되는 수지는 물 또는 유기용매에 완전히 용해되어 있어도 되지만, 용매 중에 미분산 상태나 에멀젼이라고 불리는 유화된 상태라도 무방하다. 본 발명에 사용되는 유기용매는 특별히 한정되지 않지만, 메틸에틸케톤 등의 케톤류나 톨루엔 등의 방향족 탄화수소류, 에틸알코올 등의 알코올류, 디에틸에테르 등의 에테르류, 아세트산메틸 등의 에스테르류, 디메틸포름아미드 등의 함질소 용제, 사염화탄소 등의 염소 함유 용제 등을 이용할 수 있다. 이들 용제는 단독으로 이용해도, 2 종류 이상 혼합해 이용해도 무방하다. 이 때 물 또는 유기용매의 첨가량은, 필요로 하는 점도나 수지 고형분에 의해 결정되므로, 특별히 한정되는 것은 아니다.
이들 수지는 도포된 후에 소정의 온도로 가열됨으로써 용제의 제거 및 경화가 행해진다. 가열 조건에 대해서는 각각의 수지에 적합한 조건이 알려져 있으므로 이에 따르면 되고, 특별히 한정되는 것은 아니다.
이상으로 설명한 수지 바니시는, 세라믹 입자 피막 내로의 함침이 용이해지도록, 용제를 이용해 고형분량을 일정한 범위로 제어한 묽은 수지 바니시로서 이용한다. 즉, 수지 바니시는, 상기 수지 조성물을 유기용제를 이용해 용해하고, 고형분량 0.1wt% 내지 1.0wt%의 수지 바니시가 바람직하다. 여기에서, 고형분량 0.1wt% 미만의 경우에는 점도가 너무 낮아, 세라믹 입자 피막 중에 유기 성분이 잔류하기 어려워진다. 한편, 고형분량이 1.0wt%를 넘으면, 함침시킨 수지 바니시 분포에 편차가 생기기 쉽고, 과잉량의 수지를 함침시킨 상황이 되었을 때, 점도가 너무 높기 때문에 세라믹 입자 피막 위에 과잉의 수지막이 형성되어, 결과적으로 양호한 유전 특성을 구비하는 세라믹 입자 피막을 얻을 수 없게 되는 경우가 있어 바람직하지 않다. 한편, 수지 함침을 행하기 전에, 세라믹 입자와 수지 바니시의 젖음성(wettability)을 향상시키기 위해, 전 처리로서 세라믹 입자 피막 내에 실란커플링제 용액을 침투시켜 가열하는 것이 바람직하다.
당해 수지 바니시를 함침시킨 후의 가열 처리란, 당해 수지 바니시를 함침시킨 세라믹 입자 피막을 건조, 가열하는 것이다. 보다 구체적으로는, 수지의 경화 온도인 170℃ 내지 230℃의 온도로 가열해 반경화 또는 경화한 상태로 한다. 이상과 같이 하여 수지계 바인더를 형성한다. 한편, 건조에는 실온에서의 바람 건조, 100℃ 내지 130℃ 온도에서의 가열 등의 방법을 채용하는 것이 가능하다.
또한, 폴리이미드계 수지 조성을 이용하는 것도 가능하다. 여기에서 말하는 폴리이미드계 수지 조성에 관해서는 특별한 한정은 없고, 일본 특허공개 평5-51453호 공보, 일본 특허공개 평5-59173호 공보, 일본 특허공개 평5-70590호 공보, 일본 특허공개 평5-70591호 공보, 일본 특허공개 2006-117791호 공보 등에 개시된 폴리아믹산 공중합체를 이용하는 것이 가능하다. 폴리이미드계 수지 조성의 제조 방법을 간단하게 말하면, 대략 같은 몰의 테트라카복실산 이무수물과 디아민을 원료로서 이용해 용액 중에서 폴리이미드 수지의 전구체인 폴리아믹산 공중합체를 합성하는 방법이다. 그리고, 이 폴리아믹산 공중합체에 이미드화 반응을 일으키게 함으로써 폴리이미드 수지가 얻어진다.
이 폴리이미드계 수지의 수지 바니시의 조제에 이용하는 유기용제로는, 페놀계 용매, 피롤리돈계 용매나 아세트아미드계 용매 등의 아미드계 용매, 디옥산이나 트리옥산 등의 옥산계 용매, 시클로헥사논 등의 케톤계 용매, 메틸디글라임이나 메틸트리글라임 등의 글라임계 용매 등을 주로 사용하는 것이 가능하다. 그리고, 이들 유기용매와 병용하여 벤젠이나 톨루엔 등의 방향족 탄화수소 용매, 헥산이나 데칸 등의 지방족 탄화수소 용매를 혼합 사용할 수도 있다.
그리고, 폴리이미드계 수지 조성을 이용하는 경우의 가열 처리란, 당해 수지 바니시를 함침시킨 세라믹 입자 피막을 건조, 가열하는 것이다. 이때의 가열에 의해 폴리아믹산 공중합체에 이미드화 반응을 일으키게 한다. 가열 조건은, 건조하고, 200℃ 이상, 바람직하게는 300℃ 이상의 가열 처리를 가하는 것이 바람직하다. 200℃ 미만의 가열에서는 충분한 이미드화 반응이 일어나지 않아 바람직하지 않기 때문이다. 이상과 같이 하여, 폴리이미드계 수지로 구성한 수지계 바인더가 형성된다. 한편, 여기에서의 건조에도 실온에서의 바람 건조, 100℃ 내지 130℃ 온도에서의 가열 등의 방법을 채용할 수 있다.
전술한 수지 바니시를 세라믹 입자 피막의 세라믹 입자 사이에 함침시키려면, 세라믹 입자 피막을 형성한 금속층을 수지 바니시 중에 침지하는 방법, 금속층 표면에 있는 세라믹 입자 피막에 수지 바니시를 스프레이하는 방법 등, 결과적으로 금속층 표면에 있는 세라믹 입자 피막과 수지 바니시가 접촉하는 방법인 한 어떤 방법을 이용해도 상관없다.
C. 세라믹계 절연층과 금속층의 적층체를 이용한 각종 제품
본 발명에 따른 세라믹계 절연층과 금속층의 적층체는 전자 부품 분야에서 널리 사용할 수 있다. 여러 가지 프린트 배선판의 회로 형성, 반도체 회로, 반도체 회로를 포함한 회로 형성, 세라믹계 절연층이 구비하는 유전 특성을 이용해 얻어지는 커패시터 등의 형성 재료 등 각종 전자 부품의 제조에 적합하게 사용 가능하다.
〈제1 실시예〉
본 실시예에서는 타입 I의 세라믹계 절연층과 금속층의 적층체를, 이하의 방법으로 제조하였다.
금속층의 준비: 세라믹 입자 피막을 형성하는 측의 전극재(캐소드 전극)로서, 전해법으로 제조한 평균 두께 15㎛의 동박(조도 Rz=0.6㎛, Ra=0.16㎛)을 준비하였다. 한편, 동박의 평균 두께는 게이지 두께로 나타낸 것이다.
세라믹 입자 분산 슬러리의 조제: 평균 입경이 약 80㎚, 비표면적 18.38 ㎡/g의 (Ba0 .9Sr0 .1)TiO3 입자를 n-부탄올에 분산시킨 현탁액에 아세톤을 혼합해 유전체 입자 농도가 10 g/l가 되도록 하고, 5분간 초음파 진동 교반하여 세라믹 입자 분산 슬러리를 얻었다.
영동전착: 세라믹 입자 피막을 형성하는 측의 동박(캐소드 전극)과 스테인레스판(애노드 전극)을 당해 세라믹 입자 분산 슬러리 내에 20㎜ 이간시켜 배치하고, 인가 전압을 10V, 통전 시간 30초로 하여 세라믹 입자 피막을 형성하는 측의 동박(캐소드 전극) 상에 (Ba0 .9Sr0 .1)TiO3의 세라믹 입자 피막을 형성하였다.
전구체 용액의 함침: 세라믹 입자 피막을 표면에 구비하는 동박을, 주식회사 코쥰도카가쿠켄큐죠(高純度化學硏究所)제의 BS-05S(SiO2-B2O3, 농도 5wt%: 1L에서 50g의 SiO2-B2O3가 얻어진다)를 에탄올로 20배로 희석하여 농도 0.25wt%로 한 전구체 용액에 침지해, 세라믹 입자 피막에 당해 전구체 용액을 함침시키고, 천천히 인상하였다.
가열 처리: 그 후, 실온에서 건조하고, 대기 분위기 120℃에서 다시 3분간 건조하였다. 그리고, 질소 분위기(25℃의 포화 수증기 함유 질소를 불어넣은 분위기)를 채용해, 승온 속도 5 ℃/min로 600℃까지 승온하고, 600℃에서 1시간 유지한 후, 강온 속도 5 ℃/min로 실온으로 되돌렸다. 그 후, 산소 농도를 6 ppm으로 조절한 조건(캐리어 가스는 질소)으로 600℃에서 15분간 유지한 후 실온으로 되돌려, 세라믹 입자 피막을 구성하는 입자의 틈새에 세라믹계 바인더를 형성하여 두께 1.2㎛의 세라믹계 절연층을 구비하는 세라믹계 절연층 부착 동박을 얻었다.
롤 상태의 권취 평가: 직경이 10㎝인 심관을 이용하여, 당해 세라믹계 절연층과 금속층의 적층체를 권취(捲取)하였다. 그 후, 당해 세라믹계 절연층과 금속층의 적층체를 권출(捲出)하였다. 그리고, 세라믹계 절연층과 금속층 적층체의 세라믹계 절연층에 마이크로 크랙이 존재하는지 여부를 검사했는데, 마이크로 크랙의 발생은 볼 수 없었다.
〈제2 실시예〉
제2 실시예에서는 타입 Ⅱ의 세라믹계 절연층과 금속층의 적층체를, 이하의 방법으로 제조하였다. 한편, "금속층의 준비" 및 "세라믹 입자"는 제1 실시예과 동일하다. 따라서, 이 이후의 공정에 관해서만 설명한다.
영동전착: 세라믹 입자 피막을 형성하는 측의 동박(캐소드 전극)과 스테인레스판(애노드 전극)을 당해 세라믹 입자 분산 슬러리 내에 20㎜ 이간시켜 배치하고, 인가 전압을 10V, 통전 시간 20초로 하여 세라믹 입자 피막을 형성하는 측의 동박(캐소드 전극) 상에 (Ba0 .9Sr0 .1)TiO3의 세라믹 입자 피막을 형성하였다.
가열 처리: 그 후, 질소 분위기(25℃의 포화 수증기 함유 질소를 불어넣은 분위기)를 채용해, 승온 속도 5 ℃/min로 600℃까지 승온하고 1시간 유지한 후, 강온 속도 5 ℃/min로 실온으로 되돌리는 가열 처리를 행하였다.
수지 바니시의 조제: 에폭시 수지(상품명: 재팬에폭시레진 제품 에피코트 828)를 100 중량부, 에폭시 수지 경화제로서 이미다졸 화합물(상품명: 시코쿠카세이코교(四國化成工業) 제품 큐아조르2E4MZ) 1 중량부를 혼합해 수지 조성물로 하고, 용제로서 메틸에틸케톤(시약)을 이용해, 에폭시 수지와 에폭시 수지 경화제의 합계량의 농도가 고형분량 0.22wt%인 에폭시계 수지 바니시로 하였다.
수지 바니시의 함침: 스핀코터를 이용해, 세라믹 입자 피막을 표면에 구비하는 동박의 세라믹 입자 피막에 대해 당해 에폭시계 수지 바니시를 도포하여, 당해 세라믹 입자 피막에 당해 에폭시계 수지 바니시를 함침시켰다.
가열 처리: 그 후, 150℃의 핫플레이트에서 2분간 가열해 일정량의 용제를 제거하여, 반경화 상태로 건조시켰다. 그 후, 190℃의 오븐 내에서 30분간 가열함으로써 경화시켜, 세라믹 입자 피막을 구성하는 입자의 틈새에 에폭시 수지계 바인더를 형성해, 두께 1㎛의 세라믹계 절연층을 구비하는 세라믹계 절연층 부착 동박을 얻었다.
롤 상태의 권취 평가: 직경이 10㎝인 심관을 이용하여 당해 세라믹계 절연층과 금속층의 적층체를 권취하였다. 그 후, 당해 세라믹계 절연층과 금속층의 적층체를 권출하였다. 그리고, 세라믹계 절연층과 금속층 적층체의 세라믹계 절연층에 마이크로 크랙이 존재하는지의 여부를 검사했는데, 마이크로 크랙의 발생은 볼 수 없었다.
〈비교예〉
이 비교예에서는, 제1 실시예에 개시한 세라믹계 절연층 부착 동박의 제조 방법에서, 영동전착 후의 전구체 용액의 함침을 생략해 바인더를 형성하지 않고, 동박의 표면에 (Ba0 .9Sr0 .1)TiO3의 세라믹 입자 피막만을 구비하는 세라믹계 절연층 부착 동박을 얻었다. 그리고, 이 세라믹계 절연층 부착 동박과 실시예에 따른 세라믹계 절연층과 금속층 적층체의 절연성 대비를 행하였다.
[실시예와 비교예의 절연성 대비]
여기에서는, 절연성을 대비하는데 있어서, 세라믹계 절연층의 유전손실과 10V 인가시에서의 리크 전류 밀도의 대소를 갖고 절연성의 판단 기준으로 한다. 이하의 표 1에 실시예 및 비교예의 유전손실 및 리크 전류 밀도를 대비해 게재한다. 한편, 실시예 및 비교예의 세라믹계 절연층의 유전막으로서의 특성 평가시에는, 당해 세라믹계 절연층의 표면에 전극(커패시터 회로의 경우의 상부 전극에 상당한다)을 형성해 유전 특성 평가를 행하였다. 당해 전극은 당해 세라믹계 절연층의 표면에 메탈 마스크를 두고, 스퍼터링으로 두께 0.2㎛, 1㎜×1㎜ 사이즈의 동 전극으로서 형성한 것이다.
시료 유전손실(tanδ) 리크전류밀도(A/㎠)
제1 실시예 0.02 8.4×10-8
제2 실시예 0.02 8.2×10-8
비교예 0.09 2.2×10-7
표 1로부터 판단할 수 있듯이, 비교예에 비해 제1 실시예 및 제2 실시예의 유전손실의 값이 작아졌다. 따라서, 비교예에 비해 실시예의 절연성이 높은 것을 이해할 수 있다. 한편, 제1 실시예의 세라믹계 절연층은 모두 산화물로 구성되어 있기 때문에, 고온 내열성이 뛰어나다.
또한, 표 1에는 10V 인가시에서의 실시예의 리크 전류 밀도와 비교예의 리크 전류 밀도를 대비해 나타내었다. 이로부터, 제1 실시예 및 제2 실시예의 리크 전류 밀도는 8.4×10-8 A/㎠ 및 8.2×10-8 A/㎠이고, 비교예의 리크 전류 밀도는 2.2×10-7 A/㎠인 것을 알 수 있다. 즉, 비교예에 비해 실시예의 리크 전류 밀도가 낮고, 절연성이 높은 것을 이해할 수 있다.
〈산업상의 이용 가능성〉
본 발명에 따른 세라믹계 절연층과 금속층의 적층체는, 당해 세라믹계 절연층을 구성하는 "세라믹 입자" 및 "세라믹 입자 사이에 존재하는 바인더"의 재질로서 임의의 재질을 선택함으로써, 당해 세라믹계 절연층에 용도에 따라 폭넓은 전기 특성을 부여할 수 있다. 따라서, 프린트 배선판의 회로 형성, 반도체 회로, 반도체 회로를 포함하는 회로 형성, 세라믹계 절연층이 구비하는 유전 특성을 이용해 얻어지는 커패시터 등의 형성 재료 등 각종 전자 부품 분야의 기초 재료로서의 사용이 가능해진다.
그리고, 이들 세라믹계 절연층과 금속층 적층체의 제조 방법은, 금속층 표면에 세라믹 입자 피막을 형성하고, 이 세라믹 입자 피막에 세라믹이 되는 전구체 용액 또는 수지 바니시를 함침시킨 후, 소정의 가열 처리에 의해 세라믹 입자 사이에 바인더를 형성해 절연층으로 하는 것으로서, 제품을 저렴하고 신속하게 제조할 수 있다.

Claims (12)

  1. 세라믹계 절연층과 금속층의 적층체로서,
    상기 세라믹계 절연층은, 세라믹 입자를 영동전착시켜 형성한 세라믹 입자 피막의 세라믹 입자 사이에 바인더를 구비하는 것을 특징으로 한 세라믹계 절연층과 금속층의 적층체.
  2. 제1항에 있어서,
    상기 바인더는, 세라믹계 바인더 또는 수지계 바인더인 세라믹계 절연층과 금속층의 적층체.
  3. 제1항에 있어서,
    상기 세라믹 입자는, 그 평균 입경이 300㎚ 이하의 입자를 이용한 세라믹계 절연층과 금속층의 적층체.
  4. 제1항에 있어서,
    상기 세라믹 입자는, 유전체 입자를 이용하는 것인 세라믹계 절연층과 금속층의 적층체.
  5. 제4항에 있어서,
    상기 세라믹 입자는, 페로브스카이트 구조를 갖는 것인 세라믹계 절연층과 금속층의 적층체.
  6. 제1항에 있어서,
    상기 세라믹계 절연층은, 두께 0.1㎛ 내지 5.0㎛인 세라믹계 절연층과 금속층의 적층체.
  7. 제1항에 기재된 세라믹계 절연층과 금속층 적층체의 제조 방법으로서,
    금속층 표면에 세라믹 입자 피막을 형성하고,
    상기 세라믹 입자 피막을 구성하는 세라믹 입자 사이에, 세라믹이 되는 전구체 용액을 함침시키고,
    그 후 가열 처리함으로써, 함침시킨 상기 전구체 용액을 세라믹으로 전환하여, 세라믹 입자 사이에 세라믹계 바인더를 형성해 절연층으로 하는 것을 특징으로 하는 세라믹계 절연층과 금속층 적층체의 제조 방법.
  8. 제7항에 있어서,
    상기 전구체 용액은, 세라믹을 형성 가능한 졸겔 용액을 이용하는 것인 세라믹계 절연층과 금속층 적층체의 제조 방법.
  9. 제7항에 있어서,
    상기 금속층 표면에의 세라믹 입자 피막의 형성은, 세라믹 입자 분산 슬러리 내에서 금속층 자체를 전극으로 하여 전해함으로써, 금속층 표면에 세라믹 입자 피막을 형성하는 것인 세라믹계 절연층과 금속층 적층체의 제조 방법.
  10. 제1항에 기재된 세라믹계 절연층과 금속층 적층체의 제조 방법으로서,
    금속층 표면에 세라믹 입자 피막을 형성하고,
    상기 세라믹 입자 피막을 구성하는 세라믹 입자 사이에, 수지 바니시를 함침시키고,
    그 후 가열 처리함으로써, 함침시킨 수지 바니시를 반경화 또는 경화해, 세라믹 입자 사이에 수지계 바인더를 형성해 절연층으로 하는 것을 특징으로 하는 세라믹계 절연층과 금속층 적층체의 제조 방법.
  11. 제10항에 있어서,
    상기 금속층 표면에의 세라믹 입자 피막의 형성은, 세라믹 입자 분산 슬러리 내에서 금속층 자체를 전극으로 하여 전해함으로써, 금속층 표면에 세라믹 입자 피막을 형성하는 것인 세라믹계 절연층과 금속층 적층체의 제조 방법.
  12. 제1항에 기재된 세라믹계 절연층과 금속층의 적층체를 이용해 얻어지는 것을 특징으로 하는 전자 부품.
KR20117028526A 2009-06-04 2010-04-20 세라믹계 절연층과 금속층의 적층체 및 그 제조 방법 KR20120030066A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009134927A JP2010280121A (ja) 2009-06-04 2009-06-04 セラミック系絶縁層と金属層との積層体及びその製造方法
JPJP-P-2009-134927 2009-06-04

Publications (1)

Publication Number Publication Date
KR20120030066A true KR20120030066A (ko) 2012-03-27

Family

ID=43297573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20117028526A KR20120030066A (ko) 2009-06-04 2010-04-20 세라믹계 절연층과 금속층의 적층체 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20120141777A1 (ko)
JP (1) JP2010280121A (ko)
KR (1) KR20120030066A (ko)
WO (1) WO2010140432A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150075800A (ko) * 2013-12-26 2015-07-06 한국세라믹기술원 전기영동 및 졸겔을 이용한 판상형 세라믹 적층 유무기 복합 코팅 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202136178A (zh) * 2019-12-12 2021-10-01 美商尼藍寶股份有限公司 功能化織物組合物及物品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2619443A (en) * 1948-04-08 1952-11-25 Sprague Electric Co Method of making electrical condensers
JPH034410A (ja) * 1989-05-30 1991-01-10 Sumitomo Electric Ind Ltd 導体表面への絶縁物形成方法
JPH06297634A (ja) * 1993-04-19 1994-10-25 Toshiba Chem Corp 銅張積層板及び多層銅張積層板
JPH09194298A (ja) * 1995-04-25 1997-07-29 Rikagaku Kenkyusho シリカ−界面活性剤ナノ複合体及びその製造方法
KR100624648B1 (ko) * 1997-12-09 2006-09-19 에스비에이 머티어리얼스 인코포레이티드 메소구조의 무기 산화물을 제조하기 위한 블록 중합체 공정
JP2000084481A (ja) * 1998-09-14 2000-03-28 Nissha Printing Co Ltd 無機膜被覆金属材の製造方法
JP2003094554A (ja) * 2001-09-26 2003-04-03 Bridgestone Corp 複合成形体及びその製造方法
JP2003174209A (ja) * 2001-12-07 2003-06-20 Nec Tokin Ceramics Corp 積層型圧電アクチュエータ素子
JP2006248074A (ja) * 2005-03-11 2006-09-21 Tdk Corp 高誘電率複合基板、高誘電率複合シートおよびこれらの製造方法
WO2006112505A1 (ja) * 2005-04-20 2006-10-26 National Institute Of Advanced Industrial Science And Technology メソポーラスシリカ厚膜及びその製造方法、吸着装置並びに吸着用膜
JP5190925B2 (ja) * 2007-10-31 2013-04-24 独立行政法人産業技術総合研究所 メソポーラスシリカ厚膜の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150075800A (ko) * 2013-12-26 2015-07-06 한국세라믹기술원 전기영동 및 졸겔을 이용한 판상형 세라믹 적층 유무기 복합 코팅 방법

Also Published As

Publication number Publication date
WO2010140432A1 (ja) 2010-12-09
JP2010280121A (ja) 2010-12-16
US20120141777A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
KR100674848B1 (ko) 고유전율 금속-세라믹-폴리머 복합 유전체 및 이를 이용한임베디드 커패시터의 제조 방법
DE69534003T2 (de) Metallfolienkaschierte keramische Palette und Verfahren zu deren Herstellung
US9779880B2 (en) Resin composition and dielectric layer and capacitor produced therefrom
CN106313840B (zh) 同时使三轴保持低热膨胀系数的微波覆铜板的制备方法
DE60218475T2 (de) Elektrischer gegenstand mit dielektrischer epoxyschicht, die mit aminophenylfluorenen gehärtet ist
KR101948537B1 (ko) 플렉서블 전자파차폐재, 이를 포함하는 전자파차폐형 회로모듈 및 이를 구비하는 전자기기
CA2373172A1 (en) Dielectric material including particulate filler
JP2015044397A (ja) 印刷回路基板用の銅張積層板およびその製造方法
JP5176290B2 (ja) ペースト組成物、誘電体組成物、誘電体シート、およびこれらを用いたキャパシタ内蔵回路基板
JP2007027101A5 (ko)
CN109776832B (zh) 三层结构树脂基复合材料及其应用
DE102008051918A1 (de) Dielektrische Zusammensetzungen, die beschichteten Füllstoff enthalten, und damit verbundene Verfahren
JP2024081735A (ja) コンデンサ
KR20120030066A (ko) 세라믹계 절연층과 금속층의 적층체 및 그 제조 방법
CN115071226B (zh) 一种含氟树脂覆铜板以及多层电路板
JP2009263645A (ja) ペースト組成物およびそれを用いた磁性体組成物
JP2010260990A (ja) プリプレグ及びその製造方法とこれを用いたプリント配線板
JP2007217623A (ja) ペースト組成物および誘電体組成物、ならびに誘電体組成物を用いたキャパシタ
EP2742513B1 (de) Beschichtung mit hoher koronabeständigkeit, sowie herstellungsverfahren dazu
WO2008044573A1 (fr) Matériau de formation de couche de condensateur, procédé de fabrication d'un matériau de formation de couche de condensateur, et plaque de connexion imprimée comprenant un condensateur intégré obtenu à l'aide du matériau de formation de couche de condensateur
CN113077986B (zh) 一种金属化改性聚酰胺薄膜电容器及其制备方法
JPH06344500A (ja) 積層板の製造方法および積層板用混合フィルム
KR20010104157A (ko) 스크린 프린팅에 의한 고밀도 세라믹 후막 제조방법
KR102260542B1 (ko) 전자파 차폐 필름 및 이를 이용한 회로 기판
EP2483893A1 (de) Beschichtete isolationsfolien für elektrische maschinen und herstellungsverfahren dazu

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid