KR20120025299A - 유기 발광 표시 장치 및 이의 제조 방법 - Google Patents

유기 발광 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20120025299A
KR20120025299A KR1020100087595A KR20100087595A KR20120025299A KR 20120025299 A KR20120025299 A KR 20120025299A KR 1020100087595 A KR1020100087595 A KR 1020100087595A KR 20100087595 A KR20100087595 A KR 20100087595A KR 20120025299 A KR20120025299 A KR 20120025299A
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
silicon layer
electrode
gas
layer
Prior art date
Application number
KR1020100087595A
Other languages
English (en)
Inventor
표성철
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100087595A priority Critical patent/KR20120025299A/ko
Priority to US13/068,406 priority patent/US8343786B2/en
Publication of KR20120025299A publication Critical patent/KR20120025299A/ko
Priority to US13/688,094 priority patent/US20130112956A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

유기 발광 표시 장치 및 이의 제조 방법이 개시된다. 유기 발광 표시 장치는 기판과, 기판 상에 형성되며 반도체층, 게이트 전극, 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터와, 박막 트랜지스터에 연결되며 화소 전극과 유기 발광층 및 공통 전극을 포함하는 유기 발광 소자를 포함한다. 반도체층은 상압 플라즈마 처리에 의해 표면의 잔류물 및 오염물이 제거된 다결정 실리콘층으로 형성된다.

Description

유기 발광 표시 장치 및 이의 제조 방법 {ORGANIC LIGHT EMITTING DIODE DISPLAY AND MANUFACTURING METHOD THEREOF}
본 발명은 유기 발광 표시 장치에 관한 것으로서, 보다 상세하게는 세정된 다결정 실리콘층을 포함하는 유기 발광 표시 장치 및 이의 제조 방법에 관한 것이다.
유기 발광 표시 장치는 유기 발광 소자와, 유기 발광 소자를 구동하는 구동 소자로서 박막 트랜지스터를 포함한다.
박막 트랜지스터를 제조하는 과정에서 각 공정 후에는 잔류물 또는 오염물이 표면에 남게 된다. 이 잔류물 또는 오염물은 소자의 구조를 왜곡시키고 전기적 특성을 저하시키므로 소자의 성능과 신뢰성에 큰 영향을 미친다. 이 잔류물 또는 오염물에는 유기 오염물, 파티클, 금속 불순물, 및 자연 산화막 등이 있으며, 세정 공정을 거쳐 이들을 제거해야 한다.
박막 트랜지스터에서 반도체층으로 사용되는 다결정 실리콘층은 비정질 실리콘을 열처리하여 결정화시키는 방법으로 형성된다. 다결정 실리콘층을 형성할 때 자연 산화막이 함께 형성되고, 자연 산화막이 성장하면서 금속 불순물과 같은 오염물이 그 내부에 포함될 수 있다. 자연 산화막은 다결정 실리콘층의 성능을 저하시키고 접촉 저항을 높인다. 금속 불순물은 다결정 실리콘층 안으로 확산될 수 있으며, 이 경우 후속 열처리 과정에서 소자의 결함을 유발시킨다.
본 발명은 다결정 실리콘층을 형성하는 과정에서 발생하는 자연 산화막 및 금속 불순물과 같은 각종 오염물을 효율적으로 제거할 수 있는 유기 발광 표시 장치의 제조 방법 및 이 방법에 의해 제조된 유기 발광 표시 장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판과, 기판 상에 형성되며 반도체층, 게이트 전극, 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터와, 박막 트랜지스터에 연결되며 화소 전극과 유기 발광층 및 공통 전극을 포함하는 유기 발광 소자를 포함한다. 반도체층은 상압 플라즈마 처리에 의해 표면의 잔류물 및 오염물이 제거된 다결정 실리콘층으로 형성된다.
다결정 실리콘층은 불소 함유 가스를 플라즈마화한 제1 상압 플라즈마 처리에 의해 표면의 자연 산화막이 제거된 것일 수 있다. 다결정 실리콘층은 제1 상압 플라즈마 처리 이후 산소 함유 가스를 플라즈마화한 제2 상압 플라즈마 처리에 의해 표면의 유기 및 금속 오염물이 제거된 것일 수 있다.
다결정 실리콘층은 고상 결정화, 순차적 측면 고상화, 엑시머 레이저 어닐링, 금속 유도 결정화, 및 금속 유도 측면 결정화 중 어느 하나의 방법으로 비정질 실리콘층을 결정화시켜 형성된 것일 수 있다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법은, 기판 상에 다결정 실리콘층을 형성하는 단계와, 불소 함유 가스를 플라즈마화하여 얻은 제1 상압 플라즈마를 이용하여 다결정 실리콘층 표면의 자연 산화막을 식각으로 제거하는 단계와, 산소 함유 가스를 플라즈마화하여 얻은 제2 상압 플라즈마를 이용하여 다결정 실리콘층 표면의 유기 및 금속 오염물을 제거하는 단계와, 다결정 실리콘층을 패터닝하여 반도체층을 형성하는 단계와, 반도체층 상에 게이트 절연막과 게이트 전극을 형성하고 불순물 도핑에 의해 반도체층을 채널 영역과 소스 영역 및 드레인 영역으로 분리시키는 단계와, 게이트 전극 상에 층간 절연막을 형성하고 층간 절연막 상에 소스 영역과 연결된 소스 전극 및 드레인 영역과 연결된 드레인 전극을 형성하는 단계와, 드레인 전극과 연결된 화소 전극을 형성하는 단계와, 화소 전극 상에 유기 발광층과 공통 전극을 형성하는 단계를 포함한다.
불소 함유 가스는 육불화황(SF6) 가스와 산소(O2) 가스 및 질소(N2) 가스를 포함할 수 있다. 다결정 실리콘층의 자연 산화막을 제거할 때 육불화황(SF6) 가스의 유량은 1sccm 내지 20sccm이고, 산소(O2) 가스의 유량은 1sccm 내지 5sccm이며, 질소(N2) 가스의 유량은 800lpm 내지 1,000lpm일 수 있다.
산소 함유 가스는 아르곤(Ar) 가스와 산소(O2) 가스 및 질소(N2) 가스를 포함할 수 있다. 다결정 실리콘층의 유기 및 금속 오염물을 제거할 때 아르곤(Ar) 가스의 유량은 1sccm 내지 5sccm이고, 산소(O2) 가스의 유량은 1sccm 내지 10sccm이며, 질소(N2) 가스의 유량은 800lpm 내지 1,000lpm일 수 있다.
다결정 실리콘층을 형성한 다음 기판을 세정 장치의 구동 전극과 접지 전극 사이에 배치하고, 다결정 실리콘층의 자연 산화막과 유기 및 금속 오염물을 제거할 때 구동 전극에 10kW 내지 20kW의 전력을 인가할 수 있다. 다결정 실리콘층의 자연 산화막을 제거하는 단계와 다결정 실리콘층의 유기 및 금속 오염물을 제거하는 단계는 동일 세정 장치를 이용하여 같은 위치에서 실시될 수 있다.
본 실시예에 따르면, 구동 전극과 접지 전극 사이로 넓은 면적에 걸쳐 균일한 밀도의 제1 상압 플라즈마를 생성할 수 있으므로, 다결정 실리콘층 표면에서 고른 화학 반응을 유도하여 자연 산화막을 균일하게 식각할 수 있다. 그리고 제2 상압 플라즈마를 이용한 2차 세정은 반응 가스만을 교체한 후 1차 세정과 같은 장비를 이용하여 같은 위치에서 실시되므로, 낮은 비용과 높은 효율로 다결정 실리콘층을 세정할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치 제조를 위한 세정 장치를 나타낸 개략도이다.
도 2는 도 1에 도시한 세정 장치 중 구동 전극을 나타낸 사시도이다.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 위한 박막 트랜지스터의 제조 공정을 나타낸 단면도이다.
도 4는 1차 세정 이전 다결정 실리콘층 표면에 액적을 떨어뜨려 액적의 표면 접촉각을 측정한 사진이다.
도 5는 1차 세정 이후 다결정 실리콘층 표면에 액적을 떨어뜨려 액적의 표면 접촉각을 측정한 사진이다.
도 6은 2차 세정 이전 다결정 실리콘층 표면에 액적을 떨어뜨려 액적의 표면 접촉각을 측정한 사진이다.
도 7은 2차 세정 이후 다결정 실리콘층 표면에 액적을 떨어뜨려 액적의 표면 접촉각을 측정한 사진이다.
도 8은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 배치도이다.
도 9는 도 8의 유기 발광 표시 장치를 Ⅱ-Ⅱ선을 따라 절개한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체에서 층, 막, 영역, 판 등의 부분이 다른 부분의 “위에” 또는 “상에” 있다고 할 때, 이는 다른 부분의 “바로 위에” 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 또한, 어떤 부분이 다른 부분과 “연결”되어 있다고 할 때, 이는 “직접 연결”되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 “전기적으로 연결”되어 있는 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치 제조를 위한 세정 장치를 나타낸 개략도이고, 도 2는 도 1에 도시한 세정 장치 중 구동 전극을 나타낸 사시도이다.
도 1과 도 2를 참고하면, 세정 장치(100)는 플라즈마 발생부(10)와 반응 가스 공급부(20) 및 전원 공급부(30)를 포함한다.
플라즈마 발생부(10)는 서로간 거리를 두고 위치하는 구동 전극(11)과 접지 전극(12)을 포함한다. 구동 전극(11)은 전원 공급부(30)와 연결되어 이로부터 상압 플라즈마 발생에 필요한 구동 전압을 인가받는다. 구동 전압은 직류 전압일 수 있다. 접지 전극(12)은 구동 전극(11)의 하부에 위치하며, 구동 전극(11)과 접지 전극(12) 사이에는 기판(41)을 적재 및 이송하는 기판 적재부(40)가 제공된다.
구동 전극(11)의 상부에는 반응 가스 공급관(21)과 연결된 전극 커버(13)가 위치한다. 전극 커버(13)는 반응 가스를 수용하는 내부 공간을 형성하며, 구동 전극(11)은 반응 가스를 통과시키는 복수의 개구부(14)를 형성한다. 전극 커버(13)로 제공된 반응 가스는 구동 전극(11)의 개구부(14)를 통과하면서 이온화되어 구동 전극(11)과 접지 전극(12) 사이에 상압 플라즈마를 발생시킨다.
도 2에서는 구동 전극(11)에 사각형 개구부들(14)이 구동 전극(11)의 수평 방향과 수직 방향을 따라 서로간 일정한 거리를 두고 일렬로 배열된 경우를 예로 들어 도시하였다. 그러나 구동 전극(11)의 형상은 도시한 예에 한정되지 않으며 다양하게 변형 가능하다.
구동 전극(11)과 전극 커버(13)의 외측에는 하단이 개방된 제1 커버(151)가 위치하고, 접지 전극(12)의 외측에는 상단이 개방된 제2 커버(152)가 위치한다. 제1 커버(151)에는 상부 흡입관(161)이 연결되며, 제2 커버(152)에는 하부 흡입관(162)이 연결된다. 상부 흡입관(161)과 하부 흡입관(162)은 도시하지 않은 가스 포획부와 연결된다. 상, 하부 흡입관(161, 162)과 가스 포획부를 이용하여 세정 과정에서 발생하는 오존과 같은 각종 유해 가스를 포획 및 처리할 수 있다.
반응 가스 공급부(20)는 복수의 저장 탱크(22)와 복수의 제1 제어 밸브(23) 및 복수의 유량 제어기(24)를 포함한다. 반응 가스 공급부(20)는 1차 세정시 제1 상압 플라즈마 생성을 위한 제1 반응 가스를 공급하고, 2차 세정시 제2 상압 플라즈마 생성을 위한 제2 반응 가스를 공급한다.
제1 반응 가스는 육불화황(SF6) 가스와 산소(O2) 가스 및 질소(N2) 가스를 포함한다. 제2 반응 가스는 아르곤(Ar) 가스와 산소(O2) 가스 및 질소(N2) 가스를 포함한다. 복수의 저장 탱크(22)는 육불화황(SF6) 가스, 산소(O2) 가스, 질소(N2) 가스, 및 아르곤(Ar) 가스를 각각 저장한다.
복수의 저장 탱크(22)와 각각 연결된 배관에는 복수의 제1 제어 밸브(23) 및 복수의 유량 제어기(24)가 각각 설치되어 각 저장 탱크(22)에 보관된 가스의 공급을 제어한다. 복수의 반응 가스 공급관(21)에 연결되며, 반응 가스 공급관(21)에는 반응 가스의 공급을 제어하는 제2 제어 밸브(25)가 설치된다.
다결정 실리콘층(53)이 형성된 기판(41)은 기판 적재부(40)에 의해 이송되어 구동 전극(11)과 접지 전극(12) 사이에 배치된다. 다결정 실리콘층(53)은 제1 반응 가스를 플라즈마화하여 얻은 제1 상압 플라즈마에 노출되어 1차 세정이 이루어지고, 제2 반응 가스를 플라즈마화하여 얻은 제2 상압 플라즈마에 노출되어 2차 세정이 이루어진다.
제1 및 제2 상압 플라즈마는 전자 또는 여기 원자와 같은 반응 물질들을 풍부하게 함유하고 있으며, 이 반응 물질들이 다결정 실리콘층 표면의 오염물들과 반응하여 화학 반응을 일으킴으로써 세정 작업이 이루어진다.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 위한 박막 트랜지스터의 제조 공정을 나타낸 단면도이다.
도 3a를 참고하면, 기판(41) 상에 버퍼층(51)을 형성한다. 버퍼층(51)은 기판(41)으로부터 침투하는 수분 또는 불순물의 확산을 방지하는 역할을 한다. 버퍼층(51)은 실리콘 산화막과 실리콘 질화막 중 어느 하나 또는 이들의 다중막으로 형성될 수 있다. 그리고 버퍼층(51) 상에 비정질 실리콘층(52)을 형성한다. 비정질 실리콘층(52)은 플라즈마 화학기상증착 또는 저압 화학기상증착 등의 방법으로 형성될 수 있다.
도 3b를 참고하면, 비정질 실리콘층(52)을 결정화하여 다결정 실리콘층(53)을 형성한다. 다결정 실리콘층(53)은 고상 결정화, 순차적 측면 고상화, 엑시머 레이저 어닐링, 금속 유도 결정화, 및 금속 유도 측면 결정화 중 어느 하나의 방법으로 형성될 수 있다. 이러한 열처리 과정을 거쳐 형성된 다결정 실리콘층(53)의 표면에는 자연 산화막과 유기 오염물 및 금속 오염물 등이 존재한다.
도 1과 도 3c를 참고하면, 세정 장치(100)의 기판 적재부(40)를 가동하여 다결정 실리콘층(53)이 형성된 기판(41)을 구동 전극(11)과 접지 전극(12) 사이로 이송한다. 그리고 복수의 제1 제어 밸브(23)와 복수의 유량 제어기(24) 및 제2 제어 밸브(25)를 이용하여 반응 가스 공급관(21)을 통해 전극 커버(13)로 제1 반응 가스를 공급한다. 이때 구동 전극(11)은 전원 공급부(30)와 연결되어 제1 상압 플라즈마(54) 생성에 필요한 고출력 전압을 인가받는다.
전극 커버(13)로 공급된 제1 반응 가스는 구동 전극(11)의 개구부들(14)을 통과하면서 이온화되어 구동 전극(11) 하부에 제1 상압 플라즈마(54)를 생성한다. 제1 반응 가스는 육불화황(SF6) 가스와 산소(O2) 가스 및 질소(N2) 가스를 포함한다. 다결정 실리콘층(53)을 제1 상압 플라즈마에 노출시키면, 제1 상압 플라즈마(54)의 불소 입자들이 불산(HF) 용액과 같은 식각 효과를 발휘하여 다결정 실리콘층(53) 표면의 자연 산화막을 제거한다. 이러한 과정으로 1차 세정이 이루어진다.
1차 세정 과정에서, 육불화황(SF6) 가스의 유량은 1sccm 내지 20sccm이고, 산소(O2) 가스의 유량은 1sscm 내지 5sccm이며, 질소(N2) 가스의 유량은 800lpm 내지 1,000lpm일 수 있다. 그리고 전원 공급부(30)의 출력은 10kW 내지 20kW일 수 있다. 각 가스의 유량과 출력이 위 조건을 벗어나면 아킹이 발생하거나 과식각 불량이 발생할 수 있다.
제1 상압 플라즈마(54)를 이용한 1차 세정은 종래의 불산(HF) 용액을 이용한 습식 세정과 비교할 때 파티클 발생이 적고 다결정 실리콘층(53)의 표면 균일도가 우수하다.
불산(HF) 용액을 이용한 습식 세정에서는 불산(HF) 용액이 다결정 실리콘층(53)의 표면을 불균일하게 식각하는 현상이 발생하므로 다결정 실리콘층(53)의 표면 균일도가 낮으며, 세정 후 다결정 실리콘층(53) 위에 파티클이 발생할 수 있다. 따라서 다결정 실리콘층(53)을 포함하는 박막 트랜지스터를 제작하고, 이 박막 트랜지스터를 구동 소자로 사용하는 표시 장치(유기 발광 표시 장치 또는 액정 표시 장치)를 제조하면, 화상 평가시 얼룩 불량이 발생하게 된다.
그러나 본 실시예에서는 구동 전극(11)과 접지 전극(12) 사이로 넓은 면적에 걸쳐 균일한 밀도의 제1 상압 플라즈마(54)를 생성할 수 있으므로, 다결정 실리콘층(53) 표면에서 고른 화학 반응을 유도하여 자연 산화막을 균일하게 식각할 수 있다. 또한, 제1 상압 플라즈마(54)를 이용한 세정 후에는 다결정 실리콘층(53) 표면에 파티클이 발생하지 않는다. 따라서 표시 장치 제조 후 화상 평가시 얼룩 불량을 예방할 수 있다.
자연 산화막 제거 효과는 액적의 표면 접촉각 측정으로 확인할 수 있다. 즉, 다결정 실리콘층(53) 위에 액적을 떨어뜨리고, 액적의 표면 접촉각을 측정하여 50° 이상이면 자연 산화막이 제거되었음을 확인할 수 있다.
도 4는 1차 세정 이전 다결정 실리콘층 표면에 액적을 떨어뜨려 액적의 표면 접촉각을 측정한 사진이고, 도 5는 1차 세정 이후 다결정 실리콘층 표면에 액적을 떨어뜨려 액적의 표면 접촉각을 측정한 사진이다. 실험에 사용된 제1 반응 가스의 종류와 유량 및 전원 공급부의 출력 조건은 전술한 조건과 동일하다.
도 4와 도 5를 참고하면, 제1 반응 가스를 이용한 제1 상압 플라즈마 처리 이전 액적의 표면 접촉각은 30° 이하이나, 1차 세정 후 액적의 표면 접촉각은 50° 이상으로서 자연 산화막이 제거된 것을 확인할 수 있다.
다시 도 1과 도 3d를 참고하면, 제1 반응 가스의 공급을 차단하고, 복수의 제1 제어 밸브(23)와 복수의 유량 제어기(24) 및 제2 제어 밸브(25)를 이용하여 반응 가스 공급관(21)을 통해 전극 커버(13)로 제2 반응 가스를 공급한다. 제2 반응 가스는 구동 전극(11)의 개구부들(14)을 통과하면서 이온화되어 구동 전극(11) 하부에 제2 상압 플라즈마(55)를 생성한다.
제2 반응 가스는 아르곤(Ar) 가스와 산소(O2) 가스 및 질소(N2) 가스를 포함한다. 다결정 실리콘층(53)을 전술한 제2 상압 플라즈마(55)에 노출시키면, 제2 상압 플라즈마(55)의 산소 입자들이 오존(O3)을 발생시키고, 이 오존이 종래의 오존수 세정과 같은 세정 효과를 발휘하여 다결정 실리콘층(53) 표면의 유기 오염물과 금속 오염물을 제거한다. 이러한 과정으로 2차 세정이 이루어진다. 2차 세정을 거친 다결정 실리콘층(53)은 표면 장력이 약화되어 친수성을 나타낸다.
2차 세정 과정에서, 아르곤(Ar) 가스의 유량은 1sccm 내지 5sccm이고, 산소(O2) 가스의 유량은 1sccm 내지 10sccm이며, 질소(N2) 가스의 유량은 800lpm 내지 1,000lpm일 수 있다. 그리고 전원 공급부(30)의 출력은 10kW 내지 20kW일 수 있다. 각 가스의 유량과 출력이 위 조건을 벗어나면 아킹이 발생하거나 과세정 불량이 발생할 수 있다.
오존에 의한 2차 세정 효과도 액적의 표면 접촉각 측정으로 확인할 수 있다. 즉, 다결정 실리콘층(53) 표면에서 액적의 표면 접촉각을 측정하여 10° 이하이면 유기 오염물과 금속 오염물이 제거되고 다결정 실리콘층(53)의 표면이 친수화되었음을 확인할 수 있다.
도 6은 2차 세정 이전 다결정 실리콘층 표면에 액적을 떨어뜨려 액적의 표면 접촉각을 측정한 사진이고, 도 7은 2차 세정 이후 다결정 실리콘층 표면에 액적을 떨어뜨려 액적의 표면 접촉각을 측정한 사진이다. 실험에 사용된 제2 반응 가스의 종류와 유량 및 전원 공급부의 출력 조건은 전술한 조건과 동일하다.
도 6과 도 7을 참고하면, 제2 반응 가스를 이용한 제2 상압 플라즈마 처리 이전 액적의 표면 접촉각은 40°정도이나, 2차 세정 후 액적의 표면 접촉각은 10° 이하로서 유기 오염물과 금속 오염물이 제거되어 다결정 실리콘층의 표면이 친수화된 것을 확인할 수 있다.
제2 상압 플라즈마(55)를 이용한 2차 세정은 반응 가스만을 교체한 상태로 1차 세정과 같은 장치를 이용하여 같은 위치에서 진행된다. 따라서 1차 세정이 완료된 기판(40)을 다른 장치 또는 다른 스테이지로 이송하는 번거로움이 없으며, 전체 세정 과정과 세정 장치를 간소화하여 다결정 실리콘층(53) 세정에 요구되는 공정 가격을 낮출 수 있다. 본 실시예에 따르면 기판 한매당 대략 20초의 시간으로 1차 세정과 2차 세정을 마칠 수 있다.
다시 도 3e를 참고하면, 1차 세정과 2차 세정이 완료된 다결정 실리콘층(53)을 패터닝하여 반도체층(56)을 형성한다. 그리고 기판(41) 전면에 게이트 절연막(57)을 형성한다. 게이트 절연막(57)은 실리콘 질화물로 형성될 수 있다.
그리고 게이트 절연막(57) 상에 게이트 금속층을 형성하고, 게이트 금속층을 패터닝하여 게이트 전극(58)을 형성한다. 게이트 전극(58)은 알루미늄 또는 알루미늄 합금의 단일막으로 형성되거나, 크롬 또는 몰리브덴 합금 위에 알루미늄 합금이 적층된 다중막으로 형성될 수 있다.
도 3f를 참고하면, 게이트 전극(58)을 마스크로 사용하여 반도체층(56)의 일부에 도전형의 불순물 이온을 주입한다. 이로써 반도체층(56)은 불순물 이온이 주입되지 않은 채널 영역(561)과, 불순물 이온이 주입된 소스 영역(562) 및 드레인 영역(563)으로 분리된다. 채널 영역(561)은 소스 영역(562)과 드레인 영역(563) 사이에 위치하며, 불순물 이온은 p형 불순물 또는 n형 불순물일 수 있다.
도 3g를 참고하면, 게이트 전극(58)이 형성된 게이트 절연막(57) 전면에 층간 절연막(59)을 형성하고, 층간 절연막(59)과 게이트 절연막(57)을 패터닝하여 소스 영역(562)과 드레인 영역(563)을 각각 노출시키는 콘택 홀을 형성한다. 그리고 층간 절연막(59) 상에 소스 전극(60)과 드레인 전극(61)을 형성한다. 소스 전극(60)과 드레인 전극(61)은 각각 소스 영역(562) 및 드레인 영역(563)과 연결된다.
전술한 과정으로 박막 트랜지스터를 완성한다. 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 전술한 과정으로 완성된 박막 트랜지스터를 구동 소자로 사용한다. 도 8과 도 9를 참고하여 전술한 박막 트랜지스터를 포함하는 유기 발광 표시 장치에 대해 설명한다.
도 8은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 배치도이고, 도 9는 도 8의 유기 발광 표시 장치를 Ⅱ-Ⅱ선을 따라 절개한 단면도이다.
도 8과 도 9를 참고하면, 소스 전극(60)과 드레인 전극(61) 및 층간 절연막(59) 위에 평탄화막(62)이 형성된다. 평탄화막(62)은 드레인 전극(61)을 노출시키는 비어 홀을 형성한다. 평탄화막(62) 위로 화소 전극(63)이 형성되며, 화소 전극(63)은 평탄화막(62)의 비어 홀을 통해 드레인 전극(61)과 연결된다.
화소 전극(63)과 평탄화막(62) 위로 화소 정의막(64)이 위치한다. 화소 정의막(64)은 개구부를 형성하여 화소 전극(63)의 일부를 노출시킨다. 그리고 노출된 화소 전극(63) 위로 유기 발광층(65)이 위치하고, 유기 발광층(65)과 화소 정의막(64) 전면에 공통 전극(66)이 형성된다. 화소 전극(63)과 유기 발광층(65) 및 공통 전극(66)이 유기 발광 소자(67)를 구성한다.
화소 전극(63)은 정공 주입 전극(애노드 전극)일 수 있고, 공통 전극(66)은 전자 주입 전극(캐소드 전극)일 수 있다. 물론 그 반대의 경우도 가능하다. 화소 전극(63)이 정공 주입 전극이고, 공통 전극(66)이 전자 주입 전극인 경우 유기 발광층(65)은 화소 전극(63)으로부터 순서대로 적층된 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 및 전자 주입층으로 이루어진다. 화소 전극(63)과 공통 전극(66)으로부터 유기 발광층(65)으로 정공과 전자가 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exciton)이 여기 상태로부터 기저 상태로 떨어질 때 발광이 이루어진다.
전면 발광형 유기 발광 표시 장치의 경우 화소 전극(63)은 반사형 도전막으로 형성되고, 공통 전극(66)은 투과형 도전막으로 형성된다. 배면 발광형 유기 발광 표시 장치의 경우 화소 전극(63)은 투과형 도전막으로 형성되고, 공통 전극(66)은 반사형 도전막으로 형성된다. 배면 발광형의 경우, 화소 전극(63)은 ITO(indium tin oxide)/은(Ag)/ITO의 삼중막으로 형성될 수 있고, 공통 전극(66)은 은(Ag) 또는 알루미늄(Al) 박막으로 형성될 수 있다.
유기 발광 표시 장치(200)는 각 화소마다 형성된 스위칭 박막 트랜지스터(70), 구동 박막 트랜지스터(75), 축전 소자(80), 및 유기 발광 소자(67)를 포함한다. 유기 발광 표시 장치(200)는 일 방향을 따라 배치되는 게이트선(85)과, 게이트선(85)과 절연 상태로 교차하는 데이터선(86) 및 공통 전압선(87)을 더 포함한다.
여기서, 하나의 화소는 게이트선(85), 데이터선(86), 및 공통 전압선(87)을 경계로 정의될 수 있으나, 반드시 이에 한정되지 않는다. 화소는 하나의 부화소 또는 복수의 부화소로 이루어지며, 화상을 표시하는 최소 단위이다.
축전 소자(80)는 층간 절연막(59)을 사이에 두고 배치된 제1 축전판(81)과 제2 축전판(82)을 포함한다. 층간 절연막(59)은 유전체로 형성된다. 축전 소자(80)에 축전된 전하와 제1 축전판(81) 및 제2 축전판(82) 사이의 전압에 의해 축전 용량이 결정된다.
스위칭 박막 트랜지스터(70)는 스위칭 반도체층(71), 스위칭 게이트 전극(72), 스위칭 소스 전극(73), 및 스위칭 드레인 전극(74)을 포함한다. 구동 박막 트랜지스터(75)는 구동 반도체층(56), 구동 게이트 전극(58), 구동 소스 전극(60), 및 구동 드레인 전극(61)을 포함한다. 스위칭 반도체층(71)과 구동 반도체층(56)은 전술한 제1 상압 플라즈마를 이용한 1차 세정 과정과 제2 상압 플라즈마를 이용한 2차 세정 과정을 거쳐 제조된다.
스위칭 박막 트랜지스터(70)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로 사용된다. 스위칭 게이트 전극(72)은 게이트선(85)에 연결된다. 스위칭 소스 전극(73)은 데이터선(86)에 연결된다. 스위칭 드레인 전극(74)은 스위칭 소스 전극(73)으로부터 이격되며, 제1 축전판(81)에 연결된다.
구동 박막 트랜지스터(75)는 선택된 화소의 유기 발광층(65)을 발광시키기 위한 구동 전압을 화소 전극(63)에 인가한다. 구동 게이트 전극(58)은 제1 축전판(81)에 연결되고, 구동 소스 전극(60)과 제2 축전판(82)은 공통 전압선(87)에 연결된다. 구동 드레인 전극(61)은 비아 홀을 통해 유기 발광 소자(67)의 화소 전극(63)과 연결된다.
전술한 구조에서 스위칭 박막 트랜지스터(70)는 게이트선(85)에 인가된 스캔 전압에 의해 작동하여 데이터선(86)에 인가된 데이터 전압을 구동 박막 트랜지스터(75)로 전달하는 역할을 한다. 공통 전압선(87)으로부터 구동 박막 트랜지스터(75)에 인가되는 공통 전압과 스위칭 박막 트랜지스터(70)로부터 전달된 데이터 전압의 차에 해당하는 전압이 축전 소자(80)에 저장되고, 축전 소자(80)에 저장된 전압에 대응하는 전류가 구동 박막 트랜지스터(75)를 통해 유기 발광 소자(67)로 흘러 유기 발광층(65)이 발광한다.
한편, 상기에서는 유기 발광 소자(67)가 평탄화막(62) 위에 형성된 경우를 예로 들어 도시하였으나, 유기 발광 소자(67)의 위치는 도시한 예에 한정되지 않는다. 즉 유기 발광 소자(67)는 게이트 절연막(57) 상에 위치할 수 있으며, 이 경우 유기 발광 표시 장치는 5개의 패턴 마스크를 이용한 공정으로 제조될 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
100: 세정 장치 10: 플라즈마 발생부
11: 구동 전극 12: 접지 전극
13: 전극 커버 151: 제1 커버
152: 제2 커버 20: 반응 가스 공급부
21: 반응 가스 공급관 30: 전원 공급부
40: 기판 적재부 41: 기판
67: 유기 발광 소자 70: 스위칭 박막 트랜지스터
75: 구동 박막 트랜지스터 80: 축전 소자
85: 게이트선 86: 데이터선
87: 공통 전압선 200: 유기 발광 표시 장치

Claims (11)

  1. 기판;
    상기 기판 상에 형성되며 반도체층, 게이트 전극, 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터; 및
    상기 박막 트랜지스터에 연결되며 화소 전극과 유기 발광층 및 공통 전극을 포함하는 유기 발광 소자
    를 포함하고,
    상기 반도체층은 상압 플라즈마 처리에 의해 표면의 잔류물 및 오염물이 제거된 다결정 실리콘층으로 형성되는 유기 발광 표시 장치.
  2. 제1항에 있어서,
    상기 다결정 실리콘층은 불소 함유 가스를 플라즈마화한 제1 상압 플라즈마 처리에 의해 표면의 자연 산화막이 제거된 것인 유기 발광 표시 장치.
  3. 제2항에 있어서,
    상기 다결정 실리콘층은 상기 제1 상압 플라즈마 처리 이후 산소 함유 가스를 플라즈마화한 제2 상압 플라즈마 처리에 의해 표면의 유기 및 금속 오염물이 제거된 것인 유기 발광 표시 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 다결정 실리콘층은 고상 결정화, 순차적 측면 고상화, 엑시머 레이저 어닐링, 금속 유도 결정화, 및 금속 유도 측면 결정화 중 어느 하나의 방법으로 비정질 실리콘층을 결정화시켜 형성된 것인 유기 발광 표시 장치.
  5. 기판 상에 다결정 실리콘층을 형성하는 단계;
    불소 함유 가스를 플라즈마화하여 얻은 제1 상압 플라즈마를 이용하여 상기 다결정 실리콘층 표면의 자연 산화막을 식각으로 제거하는 단계;
    산소 함유 가스를 플라즈마화하여 얻은 제2 상압 플라즈마를 이용하여 상기 다결정 실리콘층 표면의 유기 및 금속 오염물을 제거하는 단계;
    상기 다결정 실리콘층을 패터닝하여 반도체층을 형성하는 단계;
    상기 반도체층 상에 게이트 절연막과 게이트 전극을 형성하고, 불순물 도핑에 의해 상기 반도체층을 채널 영역과 소스 영역 및 드레인 영역으로 분리시키는 단계;
    상기 게이트 전극 상에 층간 절연막을 형성하고, 층간 절연막 상에 상기 소스 영역과 연결된 소스 전극 및 상기 드레인 영역과 연결된 드레인 전극을 형성하는 단계;
    상기 드레인 전극과 연결된 화소 전극을 형성하는 단계; 및
    상기 화소 전극 상에 유기 발광층과 공통 전극을 형성하는 단계
    를 포함하는 유기 발광 표시 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 불소 함유 가스는 육불화황(SF6) 가스와 산소(O2) 가스 및 질소(N2) 가스를 포함하는 유기 발광 표시 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 다결정 실리콘층의 자연 산화막을 제거할 때 상기 육불화황(SF6) 가스의 유량은 1sccm 내지 20sccm이고, 상기 산소(O2) 가스의 유량은 1sccm 내지 5sccm이며, 상기 질소(N2) 가스의 유량은 800lpm 내지 1,000lpm인 유기 발광 표시 장치의 제조 방법.
  8. 제5항에 있어서,
    상기 산소 함유 가스는 아르곤(Ar) 가스와 산소(O2) 가스 및 질소(N2) 가스를 포함하는 유기 발광 표시 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 다결정 실리콘층의 유기 및 금속 오염물을 제거할 때 상기 아르곤(Ar) 가스의 유량은 1sccm 내지 5sccm이고, 상기 산소(O2) 가스의 유량은 1sccm 내지 10sccm이며, 상기 질소(N2) 가스의 유량은 800lpm 내지 1,000lpm인 유기 발광 표시 장치의 제조 방법.
  10. 제5항 내지 제9항 중 어느 한 항에 있어서,
    상기 다결정 실리콘층을 형성한 다음 상기 기판을 세정 장치의 구동 전극과 접지 전극 사이에 배치하고,
    상기 다결정 실리콘층의 자연 산화막과 유기 및 금속 오염물을 제거할 때 상기 구동 전극에 10kW 내지 20kW의 전력을 인가하는 유기 발광 표시 장치의 제조 방법.
  11. 제5항에 있어서,
    상기 다결정 실리콘층의 자연 산화막을 제거하는 단계와 상기 다결정 실리콘층의 유기 및 금속 오염물을 제거하는 단계는 동일 세정 장치를 이용하여 같은 위치에서 실시되는 유기 발광 표시 장치의 제조 방법.
KR1020100087595A 2010-09-07 2010-09-07 유기 발광 표시 장치 및 이의 제조 방법 KR20120025299A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100087595A KR20120025299A (ko) 2010-09-07 2010-09-07 유기 발광 표시 장치 및 이의 제조 방법
US13/068,406 US8343786B2 (en) 2010-09-07 2011-05-09 Organic light emitting diode display and manufacturing method thereof
US13/688,094 US20130112956A1 (en) 2010-09-07 2012-11-28 Organic light emitting diode display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100087595A KR20120025299A (ko) 2010-09-07 2010-09-07 유기 발광 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120025299A true KR20120025299A (ko) 2012-03-15

Family

ID=45770032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100087595A KR20120025299A (ko) 2010-09-07 2010-09-07 유기 발광 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (2) US8343786B2 (ko)
KR (1) KR20120025299A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201507735A (zh) 2013-08-16 2015-03-01 Ind Tech Res Inst 電漿產生裝置、應用其之表面處理方法與生物組織表面處理方法
CN110570762A (zh) * 2019-08-15 2019-12-13 武汉华星光电半导体显示技术有限公司 一种柔性显示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060156983A1 (en) * 2005-01-19 2006-07-20 Surfx Technologies Llc Low temperature, atmospheric pressure plasma generation and applications
KR100724266B1 (ko) 2005-09-26 2007-05-31 동부일렉트로닉스 주식회사 대기압 플라즈마를 이용한 실리콘 웨이퍼 표면 세정 방법및 장치
KR100902616B1 (ko) 2007-08-21 2009-06-11 세메스 주식회사 기판 처리 방법

Also Published As

Publication number Publication date
US8343786B2 (en) 2013-01-01
US20120056188A1 (en) 2012-03-08
US20130112956A1 (en) 2013-05-09

Similar Documents

Publication Publication Date Title
TWI224476B (en) Method for vapor deposition and method for making display device
TWI415265B (zh) 薄膜電晶體及其製造方法
US8822999B2 (en) Organic light-emitting display device and method of manufacturing the same
KR101469026B1 (ko) 표시 장치 및 그 표시판의 제조 방법
CN109616587B (zh) 显示基板及其制造方法和显示装置
CN102820330A (zh) 氧化物半导体器件及其制造方法以及具有氧化物半导体器件的显示装置及其制造方法
US20090206728A1 (en) Light-emitting device, method for manufacturing light-emitting device, and substrate processing apparatus
JP2006216539A (ja) 平板表示装置の電極形成方法、有機電界発光表示装置及びその製造方法
CN107591416B (zh) 一种阵列基板的制造方法和阵列基板
JP2008047862A (ja) 表示装置とその製造方法
JP6142300B2 (ja) 薄膜トランジスタの製造方法
KR20080033589A (ko) 금속 배선의 제조 방법 및 표시 기판의 제조 방법
US20090098309A1 (en) In-Situ Etching Of Shadow Masks Of A Continuous In-Line Shadow Mask Vapor Deposition System
KR20120025299A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR100847220B1 (ko) 표면 처리된 하부전극을 구비한 유기발광소자
KR101226667B1 (ko) 금속 배선의 제조 방법 및 표시 기판의 제조 방법
CN109148372B (zh) 薄膜晶体管制作方法、薄膜晶体管以及显示面板
CN113437017A (zh) 显示装置的制造方法
US20080247114A1 (en) Method for removing static electricity from a plate
KR100898297B1 (ko) 금속막 패턴의 제조 방법
KR100611751B1 (ko) 박막트랜지스터의 제조 방법
JP2010278165A (ja) 薄膜トランジスタ及びその製造方法
KR100742383B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100561642B1 (ko) 표시소자 제조 장치 및 방법
KR101147103B1 (ko) 표시소자 제조용 건식 식각 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E601 Decision to refuse application