KR20120024378A

KR20120024378A - 보호 회로

Info

Publication number: KR20120024378A
Application number: KR1020110073475A
Authority: KR
Inventors: 코우헤이 시바타; 나오스미 와키; 아키히로 니시자와
Original assignee: 미쓰미덴기가부시기가이샤
Priority date: 2010-08-23
Filing date: 2011-07-25
Publication date: 2012-03-14
Also published as: JP5601089B2; CN102377170B; JP2012044844A; KR102065679B1; CN102377170A

Abstract

[과제] 본 발명은 짧은 과전류 검출 기간이 연속되는 경우이어도 2차전지의 전류 차단을 행할 수 있는 보호 회로를 제공하는 것을 목적으로 한다.
[해결수단] 전류 검출 저항에 상기 2차전지의 전류가 흐름으로써 발생하는 전압으로부터 과전류를 검출하여 과전류 검출 신호를 출력하는 과전류 검출부(RS, 35, 36, R21, R22)와, 과전류 검출 신호로부터 과전류 검출시에 과전류 기간을 적산하고, 과전류 기간 적산값이 소정의 과전류 검출 지연 시간을 초과했을 때 2차전지의 전류 차단을 행하는 과전류 기간 판정부(C1, 37?41, 44, 45, I21, SW21?SW23)와, 과전류 검출 신호로부터 비과전류 검출시에 비과전류 기간을 적산하고, 비과전류 기간 적산값이 소정의 복귀 지연 시간을 초과했을 때 과전류 기간 적산값을 초기화하고 2차전지의 전류 차단을 해제하는 비과전류 기간 판정부(C2, 41, 42, 47?49, I22, SW24?SW26)를 갖는다.

Description

보호 회로{PROTECTION CIRCUIT}

본 발명은 2차전지의 보호 회로에 관한 것이다.

리튬 이온 전지 등의 2차전지를 전원으로 하는 모터 구동 회로에서는, 직류 모터의 PWM(Pulse Width Modulation) 제어가 일반적이다. 상기의 모터 구동 회로를 전동공구 등에 사용한 경우, 기동시의 러시 전류는 큰 전류가 되고, 모터가 로킹 하는 등의 과대 부하시에는, 코일이나 PWM 제어 스위치의 소손을 방지하기 위하여, 과전류를 검출하여 전지방전의 차단 등의 대응이 필요하게 된다. 상기의 과전류 보호를 행하는 보호 회로는 이 밖에도 리튬 이온 전지의 과충전 보호 및 과방전 보호를 행하는 기능도 포함하여, 반도체 집적화되어 있다.

도 6은 종래의 보호 회로의 일례의 회로 구성도를 나타낸다. 또한 도 7에 도 6의 회로 각 부의 신호파형도를 나타낸다. 도 6에서, 리튬 이온 전지(10)는 복수의 리튬 이온 전지셀(10a?10e)을 직렬 접속한 구성이다. 리튬 이온 전지(10)의 정극은 보호 회로(11)의 VDD 단자(11a) 및 출력 단자(12a)에 접속되어 있다.

또, 리튬 이온 전지(10)의 부극은 보호 회로(11)의 VSS 단자(11g) 및 전류 검출 저항(RS)의 일단에 접속되어 있다. 저항(RS)의 타단은 보호 회로(11)의 CS 단자(11h)에 접속됨과 아울러 보호 트랜지스터인 n채널 MOS 트랜지스터(MD1)의 소스 및 백 게이트에 접속되고, MOS 트랜지스터(MD1)의 드레인은 출력 단자(12b)에 접속되어 있다. 또한, 출력 단자(12a, 12b) 사이에 도시하지 않은 부하가 접속된다.

보호 회로(11) 내의 과충전 및 과방전 검출부(13)는 리튬 이온 전지셀(10a?10e) 각각의 과충전 및 과방전을 검출하여 과충전 보호 신호 및 과방전 보호 신호를 생성하고, 이 중 과방전 보호 신호를 DCHG 단자(11j)로부터 출력한다.

보호 회로(11) 내의 과전류 검출부(14)에서는 전류 검출 저항(RS)에 전류가 흐름으로써 발생하는 전압을 CS 단자(11h)로부터 받아들여 컴퍼레이터(15)의 비반전 입력 단자에 공급하고 있다. 컴퍼레이터(15)의 반전 입력 단자에는 정전압 회로(16)로부터의 전압(Vref)을 저항(R11, R12)으로 분압한 기준전압(VR1)이 공급되고 있고, 컴퍼레이터(15)는 CS 단자(11h)의 전압이 기준전압(VR1)을 초과했을 때 과전류를 검출하여 하이 레벨의 검출 신호(Comp_out)를 출력한다.

검출 신호(Comp_out)는 인버터(17), 노어 회로(18)를 거쳐 스위치(SW11)에 공급되고, 검출 신호(Comp_out)의 상승 시에 도 7에 도시하는 바와 같이 스위치(SW11)는 온 된다. 또한 검출 신호(Comp_out)는 노어 회로(19)를 거쳐 스위치(SW13)에 공급되고, 검출 신호(Comp_out)의 하강 시에 도 7에 도시하는 바와 같이 스위치(SW13)는 오프 된다. 또한, 각 스위치는 도 7에 있어서의 하이 레벨 기간에서 온 되고, 로 레벨 기간에서 오프 된다.

스위치(SW11)의 온에 의해 정전류 회로(I11)의 전류가 SW11로부터 보호 회로(11)의 Col 단자(11i)에 접속된 컨덴서(C)에 충전된다. 컨덴서(C)의 충전전압은 컴퍼레이터(21)의 비반전 입력 단자에 공급된다. 컴퍼레이터(21)의 반전 입력 단자에는 기준전압(Vref/2)이 공급되고 있고, 컴퍼레이터(21)는 Col 단자(11i)의 전압이 기준전압(Vref/2)을 초과했을 때에 과전류 검출 지연 시간을 경과했다고 하여 하이 레벨이 되는 검출 신호(DC_delay_out)를 출력한다.

하이 레벨의 검출 신호(DC_delay_out)는 보호 회로(11)의 DCHG 단자(11j)로부터 외측 부착의 n채널 MOS 트랜지스터(MN1)의 게이트에 공급되고, MOS 트랜지스터(MN1)가 온 됨으로써 MOS 트랜지스터(MD1)의 게이트가 접지 레벨이 되고, MOS 트랜지스터(MD1)가 오프 되어, 부하에 흐르는 전류가 차단된다. 또한 검출 신호(DC_delay_out)는 인버터(22)를 거쳐, 노어 회로(23)로부터 스위치(SW12)에 공급되고, 검출 신호(DC_delay_out)의 상승 시에 도 7에 도시하는 바와 같이 스위치(SW12)는 온 된다.

또한, 검출 신호(DC_delay_out)는 노어 회로(24)를 거쳐 스위치(SW14)에 공급되고, 로 레벨의 검출 신호(Comp_out)의 하강 시에 도 7에 도시하는 바와 같이 스위치(SW14)는 온 된다.

그 후, 검출 신호(Comp_out)가 로 레벨이 되면, 스위치(SW12)는 오프되고, 스위치(SW13)는 온 된다. 스위치(SW13)의 온에 의해 컨덴서(C)는 스위치(SW13)를 통하여 정전류 회로(I12)에 의해 방전된다. 컴퍼레이터(21)는 Col 단자(11i)의 전압이 기준전압(VR1) 이하가 되면 복귀 지연 시간을 경과했다고 하여 로 레벨이 되는 검출 신호(DC_delay_out)를 출력한다. 이것에 의해, MOS 트랜지스터(MD1)가 온 되고 전류의 차단이 해제되어, 부하에 리튬 이온 전지(10)로부터의 전류가 흐른다.

그런데, 전지팩의 보호 회로에 접속되는 불감응 시간(Tr)의 설정용 컨덴서에는, 불감응 시간(Tr)을 지연시키기 위한 FET 및 저항으로 이루어지는 지연 제어 수단을 병렬접속하고, 과전류가 통전되지 않는 기간에 FET를 온 시켜 컨덴서의 충전전압을 방전시킴으로써 불감응 시간(Tr)을 지연시키는 기술이 알려져 있다(예를 들면, 특허문헌 1 참조).

또한 사용자에 의해 설정된 속도 모드 및 트리거 스위치의 당김량에 따라 직류 모터의 듀티가 설정되고, 듀티가 클수록, 전압 검출 임계값(Vt)은 낮고, 로킹 판정 시간(Tr)은 짧은 시간이 되도록 설정되어, 듀티에 따른 직류 모터의 통전 개시 후, 홀 신호가 갱신되지 않은 채 로킹 판정 시간(Tr)이 경과하거나, 배터리 전압(Vb)이 전압 검출 임계값(Vt)을 밑돌면, 어브노멀 상태로 판단되어 직류 모터에의 통전이 정지되어, 공구의 어브노멀 상태를 확실하게 검출하는 기술이 알려져 있다(예를 들면, 특허문헌 2 참조).

일본 특개 2009-283177호 공보 일본 특개 2009-285805호 공보

(발명의 개요)

(발명이 해결하고자 하는 과제)

종래 회로에서는, 도 7에 기간(T1)으로 나타내는 바와 같이 검출 신호(Comp_out)의 하이 레벨의 기간이 짧은 경우에는, 검출 신호(Comp_out)의 하강에 의해 스위치(SW14)가 온 되어 컨덴서(C)의 방전이 행해지기 때문에 과전류 검출 지연 시간의 적분이 중지되고, 다음에 검출 신호(Comp_out)가 상승하면 컨덴서(C)는 접지 레벨로부터 충전을 개시한다. 이 때문에, 하이 레벨의 기간이 짧은 검출 신호(Comp_out)가 연속되는 것과 같은 경우에, 2차전지의 전류 차단을 할 수 없고, 즉, 과전류 보호를 할 수 없다고 하는 문제가 있었다.

본 발명은, 상기의 점을 감안하여 이루어진 것으로, 짧은 과전류 검출기간이 연속되는 경우이어도 2차전지의 전류 차단을 행할 수 있는 보호 회로를 제공하는 것을 목적으로 한다.

본 발명의 1실시태양에 의한 보호 회로는 2차전지의 과전류 보호를 행하는 보호 회로로서,

전류 검출 저항에 상기 2차전지의 전류가 흐름으로써 발생하는 전압으로부터 과전류를 검출하여 과전류 검출 신호를 출력하는 과전류 검출부(RS, 35, 36, R21, R22)와,

상기 과전류 검출 신호로부터 과전류 검출시에 과전류 기간을 적산하고, 과전류 기간 적산값이 소정의 과전류 검출 지연 시간을 초과했을 때 상기 2차전지의 전류 차단을 행하는 과전류 기간 판정부(C1, 37?41, 44, 45, I21, SW21?SW23)와,

상기 과전류 검출 신호로부터 비과전류 검출시에 비과전류 기간을 적산하고, 비과전류 기간 적산값이 소정의 복귀 지연 시간을 초과했을 때 상기 과전류 기간 적산값을 초기화하고 상기 2차전지의 전류 차단을 해제하는 비과전류 기간 판정부(C2, 41, 42, 47?49, I22, SW24?SW26)를 갖는다.

바람직하게는, 상기 과전류 기간 판정부는,

상기 비과전류 기간 적산값이 소정의 복귀 지연 시간을 초과했을 때 방전되고 상기 과전류 검출시에 제 1 정전류 회로(I21)에서 서서히 충전되어 상기 과전류 기간을 적산하는 제 1 컨덴서(C1)와,

상기 제 1 컨덴서(C1)의 전압이 상기 과전류 검출 지연 시간에 상당하는 제 1 기준전압 이상이 되면 상기 2차전지의 전류 차단을 행하는 제 1 컴퍼레이터(44)를 갖고,

상기 비과전류 기간 판정부는,

상기 과전류 검출시에 소정 전압으로 충전되고 상기 비과전류 기간에 제 2 정전류 회로(I22)에서 서서히 방전되어 상기 비과전류 기간을 적산하는 제 2 컨덴서(C2)와,

상기 제 2 컨덴서(C2)의 전압이 상기 복귀 지연 시간에 상당하는 제 2 기준전압 이하가 되면 상기 제 1 및 제 2 컨덴서(C1, C2)를 방전하여 상기 2차전지의 전류 차단을 해제하는 제 2 컴퍼레이터(47)를 갖는다.

바람직하게는, 상기 과전류 검출 지연 시간은 상기 복귀 지연 시간보다 크다.

또한, 상기 괄호 내의 참조부호는, 이해를 쉽게 하기 위하여 붙인 것으로, 일례에 지나지 않으며, 도시된 태양에 한정되는 것은 아니다.

본 발명에 의하면, 짧은 과전류 검출기간이 연속되는 경우이어도 2차전지의 전류 차단을 행하는 것이 가능하게 된다.

도 1은 본 발명의 보호 회로의 제 1 실시형태의 회로 구성도.
도 2는 도 1의 회로 각 부의 신호 파형도.
도 3은 디지털 회로로 구성한 제 2 실시형태의 회로 구성도.
도 4는 본 발명의 보호 회로의 제 3 실시형태의 회로 구성도.
도 5는 과전류 보호 처리의 플로우차트.
도 6은 종래의 보호 회로의 일례의 회로 구성도.
도 7은 도 6의 회로 각 부의 신호 파형도.

(발명을 실시하기 위한 형태)

이하, 도면에 기초하여 본 발명의 실시형태에 대하여 설명한다.

<제 1 실시형태의 회로 구성>

도 1은 본 발명의 보호 회로의 제 1 실시형태의 회로 구성도를 나타내며, 도 2는 도 1의 회로 각 부의 신호파형도를 나타낸다.

도 1에 있어서, 리튬 이온 전지(30)는 복수의 리튬 이온 전지셀(30a?30e)을 직렬 접속한 구성이다. 리튬 이온 전지(30)의 정극은 보호 회로(31)의 VDD 단자(31a) 및 출력 단자(32a)에 접속되어 있다. 또한 리튬 이온 전지(30)의 부극은 보호 회로(31)의 VSS 단자(31g) 및 전류 검출 저항(RS)의 일단에 접속되어 있다. 저항(RS)의 타단은 보호 회로(31)의 CS 단자(31h)에 접속됨과 아울러 보호 트랜지스터인 n채널 MOS 트랜지스터(MD1)의 소스 및 백 게이트에 접속되고, MOS 트랜지스터(MD1)의 드레인은 출력 단자(32b)에 접속되어 있다. 또한, 출력 단자(32a, 32b) 사이에 도시하고 있지 않지만 부하가 접속된다. 또한 출력 단자(32a)에는 저항(R30)의 일단이 접속되고, 저항(R30)의 타단은 n채널 MOS 트랜지스터(MN1)의 드레인 및 MOS 트랜지스터(MD1)의 게이트에 접속되어 있다. MOS 트랜지스터(MN1)의 게이트는 보호 회로(31)의 DCHG 단자(31k)에 접속되고, MOS 트랜지스터(MN1)의 소스 및 백 게이트는 접지되어 있다.

보호 회로(31) 내의 과충전 및 과방전 검출부(33)는 보호 회로(31)의 V5 단자(31b)?V1 단자(31f) 각각을 통하여 리튬 이온 전지셀(30a?30e) 각각의 정극에 접속되고, 리튬 이온 전지셀(30a?30e) 각각의 과충전 및 과방전을 검출하여 과충전 보호 신호 및 과방전 보호 신호를 생성하고, 이 중 과방전 보호 신호를 DCHG 단자(31k)로부터 출력한다. 과충전 보호 신호는 보호 회로(31)의 OV 단자(31l)로부터 출력한다.

보호 회로(31) 내의 과전류 검출부(34)에 있어서, 컴퍼레이터(35)는 비반전 입력 단자가 CS 단자(31h)에 접속되고, 반전 입력 단자가 직렬접속된 저항(R21, R22)의 접속점에 접속되어 있다. 저항(R22)의 일단은 VSS 단자(31g)에 접속되고, 저항(R21)의 일단은 부극이 접지된 정전압 회로(36)의 정극에 접속되어 있다. 즉, 전류 검출 저항(RS)에 전류가 흐름으로써 생기는 전압을 CS 단자(31h)로부터 받아들여 컴퍼레이터(35)의 비반전 입력 단자에 공급하고, 컴퍼레이터(35)의 반전 입력 단자에 정전압 회로(36)로부터의 전압(Vref)을 저항(R21, R22)으로 분압한 기준전압(VR2)을 공급하고 있다. 컴퍼레이터(35)는 CS 단자(31h)의 전압이 기준전압(VR2)을 초과했을 때 과전류를 검출하여 하이 레벨이 되는 검출 신호(Comp_out)를 출력한다. 검출 신호(Comp_out)는 인버터(37)를 거쳐 노어 회로(38, 39)에 공급됨과 아울러, 노어 회로(41, 42) 및 스위치(SW24)의 제어 단자에 공급된다.

또한 정전압 회로(36)의 정극에는 정전류 회로(I21)의 일단이 접속되고, 정전류 회로(I21)의 타단은 스위치(SW21)를 통하여 보호 회로(31)의 Col1 단자(31i)에 접속되어 있다. 스위치(SW21)는 노어 회로(38)로부터 제어 단자에 하이 레벨을 공급받았을 때에만 온 된다. 보호 회로(31)의 Col1 단자(31i)에는 일단이 접지된 컨덴서(C1)의 타단이 외측에서 부착된다.

Col1 단자(31i)는 직렬 접속된 스위치(SW22, SW23)의 접속점에 접속됨과 아울러, 컴퍼레이터(44)의 비반전 입력 단자에 접속되어 있다. 컴퍼레이터(44)의 반전 입력 단자에는 제너다이오드 등의 정전압 회로(45)로부터 기준전압(Vref/2)이 공급되고 있고, 컴퍼레이터(44)는 Col1 단자(31i)의 전압이 기준전압(Vref/2) 이상으로 되었을 때에 과전류 검출 지연 시간을 경과한 것으로 하여 하이 레벨의 검출 신호(DC_delay_out)를 출력한다. 또한, 과전류 검출 지연 시간은, 예를 들면, 수 10msec?수 sec 정도이다.

검출 신호(DC_delay_out)는 보호 회로(31)의 DCHG 단자(31k)로부터 외측에서 부착된 n채널 MOS 트랜지스터(MN1)의 게이트에 공급됨과 아울러, 노어 회로(38)에 공급되고, 또한 인버터(46)를 통하여 노어 회로(39)에 공급된다.

또한, 정전압 회로(36)의 정극은, 직렬 접속된 스위치(SW22, SW23)를 통하여 접지됨과 아울러, 직렬 접속된 스위치(SW24, SW26)를 통하여 접지되어 있다. 스위치(SW22)는 노어 회로(39)로부터 제어 단자에 하이 레벨을 공급받았을 때에만 온 되고, 스위치(SW23)는 노어 회로(41)로부터 제어 단자에 하이 레벨을 공급받았을 때에만 온 된다. 또한 스위치(SW24)는 컴퍼레이터(35)로부터 제어 단자에 하이 레벨을 공급받았을 때에만 온 되고, 스위치(SW26)는 노어 회로(41)로부터 제어 단자에 하이 레벨을 공급받았을 때에만 온 된다.

스위치(SW24, SW26)의 접속점은 보호 회로(31)의 Col2 단자(31j)에 접속됨과 아울러, 스위치(SW25)를 통하여 정전류 회로(I22)의 일단에 접속되고, 정전류 회로(I22)의 타단은 접지되어 있다.

Col2 단자(31j)에는 일단이 접지된 컨덴서(C2)의 타단이 외측에서 부착된다. Col2 단자(31j)는 컴퍼레이터(47)의 비반전 입력 단자에 접속되어 있다. 컴퍼레이터(47)의 반전 입력 단자에는 제너다이오드 등의 정전압 회로(48)로부터 기준전압(Vref/2)이 공급되고 있다. 컴퍼레이터(47)는 Col2 단자(31j)의 전압이 기준전압(VR1)/2 이하가 되었을 때 복귀 지연 시간을 경과한 것으로 하여 로 레벨이 되는 검출 신호(Comp2)를 출력한다. 또한, 일반적으로 복귀 지연 시간은 과전류 검출 지연 시간보다 작게 설정되고, 복귀 지연 시간은, 예를 들면, 수 100μsec?수 10msec정도이다.

검출 신호(Comp2)는 인버터(49)를 거쳐 노어 회로(42)에 공급됨과 아울러, 노어 회로(41)에 공급된다. 스위치(SW25)는 노어 회로(42)로부터 제어 단자에 하이 레벨을 공급받았을 때에만 온 된다.

<제 1 실시형태의 동작>

과전류 검출부(34)의 컴퍼레이터(35)는 CS 단자(31h)의 전압이 기준전압(VR2)을 초과했을 때 과전류를 검출하고, 도 2에 도시하는 바와 같이, 하이 레벨의 검출 신호(Comp_out)를 출력한다. 검출 신호(Comp_out)의 상승 시에 도 2에 도시하는 바와 같이 스위치(SW21 및 SW24)는 온 된다. 스위치(SW21)의 온에 의해 정전류 회로(I21)의 전류에 의해 Col1 단자(31i)에 접속된 컨덴서(C1)가 서서히 충전됨으로써 검출 신호(Comp_out)가 하이 레벨의 과전류 검출시에 과전류 기간을 적산한다. 또한 스위치(SW24)의 온에 의해 Col2 단자(31j)에 접속된 컨덴서(C2)는 정전압 회로(36)에 의해 순간적으로 전압(Vref)까지 충전된다. 도 2에서, 컨덴서(C1)의 전압은 Col1 단자의 전압으로서 나타내고, 컨덴서(C2)의 전압은 Col2 단자의 전압으로서 나타내고 있다.

그 후, 검출 신호(Comp_out)가 로 레벨이 되면 스위치(SW21 및 SW24)는 오프되고, 스위치(SW25)는 온 된다. 스위치(SW21)의 오프에 의해 컨덴서(C1)는 충전전압을 유지한다. 또한 스위치(SW25)의 온에 의해 정전류 회로(I22)의 전류에 의해 컨덴서(C2)는 서서히 방전됨으로써 검출 신호(Comp_out)가 로 레벨의 비과전류 검출시에 비과전류 기간을 적산한다.

그 후, 검출 신호(Comp_out)가 하이 레벨이 되면 스위치(SW21 및 SW24)는 온 되고, 스위치(SW25)는 오프 된다. 스위치(SW21)의 온 에 의해 컨덴서(C1)는 유지하고 있는 충전전압으로부터 정전류 회로(I21)의 전류에 의해 서서히 충전된다. 또한 스위치(SW24)의 온에 의해 컨덴서(C2)는 정전압 회로(36)에 의해 순간적으로 전압(Vref)까지 충전된다.

상기의 동작을 반복하여 컨덴서(C1)의 충전전압이 기준전압(Vref/2) 이상으로 되면, 컴퍼레이터(44)는 과전류 검출 지연 시간을 경과한 것으로 하여 하이 레벨의 검출 신호(DC_delay_out)를 출력한다. 검출 신호(DC_delay_out)가 하이 레벨이 되면, 스위치(SW21)가 오프 되고, 스위치(SW22)이 온 된다. 스위치(SW22)의 온에 의해 컨덴서(C1)는 정전압 회로(36)에 의해 순간적으로 전압(Vref)까지 충전된다.

그 후, 검출 신호(Comp_out)가 로 레벨이 되면 스위치(SW22 및 SW24)는 오프 되고, 스위치(SW25)는 온 된다. 스위치(SW25)의 온에 의해 정전류 회로(I22)의 전류에 의해 컨덴서(C2)는 서서히 방전된다. 그리고, 컨덴서(C2)의 전압이 기준전압(Vref/2) 이하가 되면, 복귀 지연 시간을 경과한 것으로 하여 로 레벨이 되는 검출 신호(Comp2)를 출력한다. 이것에 의해, 스위치(SW25)는 오프 되고, 스위치(SW23, SW26)는 온 되기 때문에, 컨덴서(C1, C2)는 순간적으로 접지 레벨까지 방전된다.

이와 같이, 검출 신호(Comp_out)가 로 레벨로 되었을 때 스위치(SW21)의 오프에 의해 컨덴서(C1)는 충전전압을 유지하고, 다음에 검출 신호(Comp_out)가 하이 레벨이 되면 스위치(SW21)의 온에 의해 컨덴서(C1)는 유지하고 있는 충전전압으로부터 정전류 회로(I21)의 전류에 의해 서서히 충전되어, 과전류 검출 지연 시간의 적분이 계속해서 행해진다. 이 때문에, 하이 레벨의 기간이 짧은 검출 신호(Comp_out)가 연속되는 경우이어도, 2차전지의 전류 차단이 늦어지지 않는다.

상기의 실시형태에서는, 외측 부착의 전류 검출 저항(RS)의 양단의 전위차로 전류값을 검출하고 과전류 검출을 행하고 있기 때문에, 전지 열화나 메이커에 따른 전지 특성의 차이가 있어도 전류 검출 저항(RS)의 저항값을 선택함으로써 대응할 수 있어, 과전류 검출이 영향을 받지 않는다. 따라서, 전지 열화나 메이커에 따른 전지 특성의 차이에 의해, 정전류 회로(I21, I22) 각각의 전류값 및 정전압 회로(45, 48) 각각의 기준전압 등의 설정을 변경할 필요가 없다. 이것에 대하여, 인용문헌 2의 것은, 전지 열화나 메이커에 의한 전지 특성의 차이에 의해 전압 검출 임계값이나 로킹 판정 시간의 설정을 변경하지 않으면 정확한 과전류 검출을 행할 수 없다.

또한, 과전류 검출 지연 시간은 반도체 집적화된 보호 회로(31) 내부의 정전류 회로(I21)와 외부 용량(C1)으로 설정되어, 복귀 지연 시간은 보호 회로(31) 내부의 정전류 회로(I22)와 외부 용량(C2)에 의해 결정되므로, 각각 독립된 과전류 검출 지연 시간과 복귀 지연 시간을 간단하고 또한 자유롭게 설정하는 것이 가능하여, 보호 회로를 적용하는 모터나 PWM 제어 스위치의 특성에 적합한 과전류 검출 지연 시간과 복귀 지연 시간의 설정이 가능하게 된다. 이것에 대하여, 인용문헌 1의 것은 불감응시간을 설정하는 용량과 저항의 2개의 정수가 서로 영향을 미치기 때문에 불감응시간을 설정할 때의 계산이 복잡하게 된다.

또한, 과전류 검출 지연 시간은 과전류 기간의 적분값이 되고, 과전류를 검출하지 않는 기간이 복귀 지연 시간을 초과하지 않는 한 과전류 기간의 적분값이 초기값으로 리셋되지 않고, 다음 과전류 검출까지 유지된다. 과전류 검출 시간의 적분값에 의해 전류 차단의 판정을 함으로써, PWM 제어에 있어서의 듀티비가 커져 비통전 시간이 복귀 지연 시간 이하로 된 경우이어도 과전류의 검출이 가능하다.

복귀 지연 시간은, 과전류가 흐르고 있지 않은 시간을 적분하고, 적분한 과전류가 흐르고 있지 않은 시간이 일정 시간을 초과한 시점에서, 과전류 검출의 적분 시간과 적분한 과전류가 흐르고 있지 않은 시간을 초기값으로 되돌려 방전 정지를 해제한다. 상기 과전류가 흐르고 있지 않은 시간은 PWM 제어의 비통전 시간으로 결정되기 때문에, PWM 제어의 비통전 시간이 단속적으로 복귀 지연 시간을 상회하는 경우에는 모터는 로킹되지 않고 회전하고 있는 것으로 추정하고, 컨덴서(C1)를 초기화함으로써 상기 과전류 검출의 적분시간을 초기화하고 있다.

<제 2 실시형태>

도 1의 과전류 검출부(34)에 있어서의 컴퍼레이터(35)와 정전압 회로(36) 및 저항(R21, R22)을 남기고, 그것 이외의 부분을 도 3에 도시하는 디지털 회로로 치환한 제 2 실시형태에 대하여 설명한다. 또한, 이 실시형태에서는 외측 부착의 컨덴서(C1, C2)도 불필요하게 된다.

도 3에 있어서, 단자(61)에는 컴퍼레이터(35)로부터 검출 신호(Comp_out)가 공급된다. 이 검출 신호(Comp_out)는 AND 회로(62)에 공급됨과 아울러, 인버터(63)에서 반전되어 AND 회로(64)에 공급되고, 또한, 리셋 신호로서 카운터(68)에 공급된다. 또한 단자(65)에는, 예를 들면, 주파수 2kHz의 클록이 공급되고 AND 회로(62, 64)를 거쳐 카운터(67, 68)에 각각 공급된다.

즉, 카운터(67)는 검출 신호(Comp_out)가 하이 레벨 시에 클록을 공급받아 카운트를 행하고, 카운터(68)는 검출 신호(Comp_out)가 하이 레벨 시에 리셋 되고 로 레벨 시에 클록을 공급받아 카운트를 행한다. 카운터(67)는, 예를 들면, 14비트의 바이너리 카운터이며, 과전류 검출 지연 시간 카운트용의 타이머(T1)에 상당한다. 카운터(68)는, 예를 들면, 7비트의 바이너리 카운터이며, 복귀 지연 시간 카운트용의 타이머(T2)에 상당한다.

카운터(67)의 상위 7비트의 카운트값은 컴퍼레이터(70)에 공급된다. 컴퍼레이터(70)에는 7비트의 레지스터(71)로부터 소정값(T1max)(예를 들면, 수 10msec?수 sec 정도)에 상당하는 과전류 검출 지연 시간의 설정값이 공급되고 있고, 컴퍼레이터(70)는 카운터(67)로부터의 상위 7비트의 카운트값과 레지스터(71)로부터의 7비트의 과전류 검출 지연 시간의 설정값이 일치했을 때 과전류 검출 지연 펄스를 발생하여 SR 플립플롭(74)의 세트 단자(S)에 공급한다.

카운터(68)의 7비트의 카운트값은 컴퍼레이터(72)에 공급된다. 컴퍼레이터(72)에는 7비트의 레지스터(73)로부터 소정값(T2max)(예를 들면, 수 100μsec?수 10msec 정도)에 상당하는 복귀 지연 시간의 설정값이 공급되고 있고, 컴퍼레이터(72)는 카운터(68)로부터의 7비트의 카운트값과 레지스터(73)로부터의 7비트의 복귀 지연 시간의 설정값이 일치했을 때 복귀 지연 펄스를 발생하여 SR 플립플롭(74)의 리셋 단자(R)에 공급함과 아울러, 리셋 신호로서 카운터(67)에 공급한다.

이것에 의해, SR 플립플롭(74)의 Q단자 출력은 검출 신호(DC_delay_out)로서 단자(75)로부터 출력된다.

<제 3 실시형태>

도 1의 과전류 검출부(34)에 있어서의 컴퍼레이터(35)와 정전압 회로(36) 및 저항(R21, R22)을 남기고, 그 이외의 부분을 마이크로 프로세서로 치환한 제 3 실시형태에 대하여 설명한다. 또한, 이 실시형태에서는 외측 부착의 컨덴서(C1, C2)도 불필요하게 된다.

도 4에 본 발명의 보호 회로의 제 3 실시형태의 회로 구성도를 도시한다. 도 4에서, 컴퍼레이터(35)가 출력하는 검출 신호(Comp_out)는 마이크로 프로세서(80)에 공급된다. 마이크로 프로세서(80)는 CPU(81), RAM(82), ROM(83)을 가지고 있다. CPU(81)는 ROM(83)에 저장되어 있는 과전류 보호 처리 프로그램 등을 실행한다. 이 과전류 보호 처리 프로그램 등을 실행할 때에 RAM(82)은 작업 영역으로서 사용되고, RAM(82)에 타이머(T1, T2) 및 검출 신호(DC_delay_out) 등이 기억된다. 또한, 소정값(T1max, T2max) 등은 ROM(83)에 기억되어 있다. 마이크로 프로세서(80)가 출력하는 검출 신호(DC_delay_out)는 보호 회로(31)의 DCHG 단자(31k)로부터 출력된다.

도 5에 마이크로 프로세서(80)가 실행하는 과전류 보호 처리의 플로우차트를 나타낸다. 도 5에 있어서, 스텝 S1에서 컴퍼레이터(35)로부터 공급되는 검출 신호(Comp_out)가 값 1 즉 하이 레벨 인지의 여부를 판별한다. Comp_out=1의 경우에는, 스텝 S2에서 과전류 검출 지연 시간 카운트용의 타이머(T1)의 값을 1만큼 인크리먼트하고, 또한 스텝 S3에서 복귀 지연 시간 카운트용의 타이머(T2)의 값을 제로 리셋한다.

이 후, 스텝 S4에서 타이머(T1)의 값이 과전류 검출 지연 시간에 상당하는 소정값(T1max) 이상 인지의 여부를 판별한다. T1≥T1max이면, 스텝 S5에서 타이머(T1)에 소정값(T1max)을 설정한다. 그리고, 스텝 S6에서 검출 신호(DC_delay_out)=1 즉 하이 레벨로서 스텝 S1로 진행된다. 스텝 S5에서 T1<T1max이면 스텝 S1로 진행된다.

한편, 스텝 S1에서 Comp_out=0 즉 로 레벨의 경우에는 스텝 S7에서 복귀 지연 시간 카운트용의 타이머(T2)의 값을 1만큼 인크리먼트 한다. 이 후, 스텝 S8에서 타이머(T2)의 값이 복귀 지연 시간에 상당하는 소정값(T2max) 이상인지의 여부를 판별한다. T2≥T2max이면, 스텝 S9에서 타이머(T1, T2)를 모두 제로 리셋하고, 스텝 S10에서 검출 신호(DC_delay_out)=0 즉 로 레벨로서 스텝 S1로 진행된다. 스텝 S8에서 T2<T2max이면 스텝 S1로 진행된다.

상기의 제 2, 제 3 실시형태에서도, 제 1 실시형태와 동일하게, 각각 독립한 과전류 검출 지연 시간과 복귀 지연 시간을 설정하는 것이 가능하다. 그러나, 다종의 전동공구에 사용되는 모터 구동 회로에 대응하기 위해서는, 과전류 검출 지연 시간 및 복귀 지연 시간의 카운트값을 가변 설정하는 것이 불가결하게 되어, 가변 설정에 사용하는 단자수는 많아진다. 또한 전동공구에서 사용되는, 복수의 리튬 이온 전지셀을 직렬 접속한 다직(多直)전지의 환경에서는, 보호 회로는 고내압 IC 프로세스가 되므로, 게이트 산화막은 통상의 저전압 프로세스보다도 두꺼워져, 디지털 회로부를 저전압 구동으로 해도 게이트 누설 전류의 문제로 게이트 채널 길이를 짧게 할 수 없기 때문에 디지털부의 칩 사이즈의 축소는 바랄 수는 없어, 저비용화로 연결되지 않는다. 또한, 게이트 채널 길이의 단축을 위해, 저전압부의 게이트 산화막 두께를 얇게 하여 누설 전류를 적게 하는 것도 가능하지만, 마스크 매수, 프로세스 공정이 늘어나, 저비용으로는 되지 않는다. 이러한 점으로부터 제 1 실시형태쪽이 제 2, 제 3 실시형태에 대하여 유리하다.

30 리튬 이온 전지 30a?30e 리튬 이온 전지셀
31 보호 회로 32a, 32b 출력 단자
33 과충전 및 과방전 검출부 34 과전류 검출부
35, 44 컴퍼레이터 36, 45 정전압 회로
37, 46, 49 인버터 38, 39, 41, 42 노어 회로
67, 68 카운터 70, 72 컴퍼레이터
71, 73 레지스터 I21, I22 정전류 회로
SW21?SW26 스위치

Claims

2차전지의 과전류 보호를 행하는 보호 회로로서,
전류 검출 저항에 상기 2차전지의 전류가 흐름으로써 발생하는 전압으로부터 과전류를 검출하여 과전류 검출 신호를 출력하는 과전류 검출부와,
상기 과전류 검출 신호로부터 과전류 검출시에 과전류 기간을 적산하고, 과전류 기간 적산값이 소정의 과전류 검출 지연 시간을 초과했을 때 상기 2차전지의 전류 차단을 행하는 과전류 기간 판정부와,
상기 과전류 검출 신호로부터 비과전류 검출시에 비과전류 기간을 적산하고, 비과전류 기간 적산값이 소정의 복귀 지연 시간을 초과했을 때 상기 과전류 기간 적산값을 초기화하고 상기 2차전지의 전류 차단을 해제하는 비과전류 기간 판정부를 갖는 것을 특징으로 하는 보호 회로.
제 1 항에 있어서,
상기 과전류 기간 판정부는,
상기 비과전류 기간 적산값이 소정의 복귀 지연 시간을 초과했을 때 방전되고 상기 과전류 검출시에 제 1 정전류 회로에서 서서히 충전되어 상기 과전류 기간을 적산하는 제 1 컨덴서와,
상기 제 1 컨덴서의 전압이 상기 과전류 검출 지연 시간에 상당하는 제 1 기준전압 이상이 되면 상기 2차전지의 전류 차단을 행하는 제 1 컴퍼레이터를 갖고,
상기 비과전류 기간 판정부는,
상기 과전류 검출시에 소정 전압으로 충전되고 상기 비과전류 기간에 제 2 정전류 회로에서 서서히 방전되어 상기 비과전류 기간을 적산하는 제 2 컨덴서와,
상기 제 2 컨덴서의 전압이 상기 복귀 지연 시간에 상당하는 제 2 기준전압 이하가 되면 상기 제 1 및 제 2 컨덴서를 방전하고 상기 2차전지의 전류 차단을 해제하는 제 2 컴퍼레이터를 갖는 것을 특징으로 하는 보호 회로.
제 2 항에 있어서,
상기 과전류 검출 지연 시간은 상기 복귀 지연 시간보다 큰 것을 특징으로 하는 보호 회로.