KR20120023714A - 반도체 기판을 접촉시키는 방법 - Google Patents

반도체 기판을 접촉시키는 방법 Download PDF

Info

Publication number
KR20120023714A
KR20120023714A KR1020117028351A KR20117028351A KR20120023714A KR 20120023714 A KR20120023714 A KR 20120023714A KR 1020117028351 A KR1020117028351 A KR 1020117028351A KR 20117028351 A KR20117028351 A KR 20117028351A KR 20120023714 A KR20120023714 A KR 20120023714A
Authority
KR
South Korea
Prior art keywords
seed structure
produced
metal
layer
lift process
Prior art date
Application number
KR1020117028351A
Other languages
English (en)
Inventor
위르겐 ？러
토비아스 로에데르
피터 그라비츠
위르겐 베르너
Original Assignee
우니베르지테트 스튜트가르트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우니베르지테트 스튜트가르트 filed Critical 우니베르지테트 스튜트가르트
Publication of KR20120023714A publication Critical patent/KR20120023714A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0333—Manufacturing methods by local deposition of the material of the bonding area in solid form
    • H01L2224/03334—Manufacturing methods by local deposition of the material of the bonding area in solid form using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)

Abstract

반도체 기판(10)과 함께 접촉을 만들기 위한, 특히 태양전지들과 접촉을 만들기 위한 방법이 개시되고, 금속 시드 구조(26)가 접촉이 LIFT 공정에 의해 만들어지는 표면 상에 생성되고, 시드 구조(26)는 이어서 강화된다(도 4b).

Description

반도체 기판을 접촉시키는 방법 {METHOD FOR CONTACTING A SEMICONDUCTOR SUBSTRATE}
본 발명은 반도체 기판을 접촉시키는, 특히 태양 전지를 접촉시키는 방법에 관한 것이다.
소규모로, 접촉은 석판인쇄로(lithographically) 미리 제조된 샘플들의 기체 증착에 의해 태양전지와 함께 만들어질 수 있다. 그러나, 이러한 방법은 대규모 생산에서는 너무 고가이며, 이는 너무 많은 수의 처리 단계들이 필요하고, 대부분의 사용 금속이 전체 샘플의 기체 증착에 의해 소실되기 때문이다.
이러한 이유로, 스크린-인쇄(screen-printing) 공정이 태양전지와 접촉을 만들기 위해 산업에서 널리 사용된다. 이러한 방법의 단점들은 고온의 단계가 태양전지와의 접촉을 만들기 위해 필요하다는 것이다. 게다가, 스크린-인쇄 라인들의 접촉 저항은 기체-증착 접촉들의 경우보다 큰 대략 10-3 내지 10-2 Ohm cm2이다. 유리 확산 프릿(glass diffuser frit)들 및 라인들의 다공성은 순수 금속으로 구성되는 라인들과 비교하여 대략 4의 인자(factor)에 의해 라인 전도성(line conductivity)를 감소시킨다. 다른 단점은 스크린-인쇄 라인들의 종횡비(aspect ratio)이며, 이는 대략 20μm의 라인 높이를 가지고 최소 라인 폭을 대략 100μm로 제한한다.
그러므로, 비록 그것들 모두가 일부 단점들을 가지더라도, 일련의 다른 접촉-제조 방법들이 태양전지를 위해 제안되었다.
DE 199 15 666 A1은 태양전지들과 선택적 접촉을 만드는 방법을 개시하고, 여기서 접촉이 만들어지는 표면은 유전성 패시베이션 층(passivation layer)으로 코팅되고, 아래에 위치한 그대로의(bare) 표면이 노출될 때까지, 이러한 패시베이션 층은 레이저 제거에 의해, 즉 제거의 경로 내 레이저 광의 직접적 영향에 의해 제거된다. 접촉이 만들어지는 표면의 국부적 노출 후에, 선택적 접촉이 후방 면의 전체 표면 위로 금속의 적용에 의해 만들어지거나, 박리(lift-off) 기술이 전방 표면을 위한 전기 화학적 보강에 의해 뒤따른다. 그러나, 이러한 방법에서, 접촉은 일반적으로 양호한 저항값들을 얻기 위해 300℃ 이상의 온도에서 실질적으로 처리되어야 하고, 이는 패시베이션 층들의 선택을 추가적으로 제한하는 추가적인 공정 단계를 의미한다.
DE 100 46 170 A1은 태양전지들과의 접촉을 만들기 위한 다른 방법을 개시하고, 여기서 금속 층은 태양전지의 보호막을 입히고, 유전성의 층에 가해지고 방사원(radiation source)에 의해 포인트 또는 선형적으로 간단히 국부적으로 가열되며, 그 결과로서 금속 층, 유전성 층 및 반도체로부터 용해 혼합물이 형성되고, 이는 응결 후에 반도체 및 금속 층 사이의 양호한 전기적 접촉을 생성한다.
그럼에도 불구하고, 이러한 방식으로 생성된 층의 접촉 저항은 모든 경우에서 만족스럽지 않다.
DE 10 2006 030 822 A1은 태양전지와 접촉을 만들기 위한 추가적인 방법을 개시하고, 금속 접촉 표면은, 잉크-제트 공정을 사용하여, 잉크 포함 금속에 의해 태양전지의 표면에 가해진다. 온도 단계는 이어서, 가해진 금속 페이스트(paste)와 반도체 사이의 접촉을 형성하기 위해, 대략 400℃에서 수행된다. 이러한 방법 단계의 완료 후에, 이러한 방식으로 생성된 접촉 라인들은 전해 배스 내에서 전기화학적으로 강화된다.
이들과 같은 잉크-제트 공정들은 접촉 재료들의 선택이 크게 제한된다는 중요한 단점을 가지는데, 이는 그것들이 잉크 포함 금속으로서 제공되어야 하기 때문이다. 게다가, 접촉 저항들은 모든 경우에 만족스럽지 않다. 마지막으로, 추가적인 온도 처리 단계가 단점을 가지는 것으로 고려된다.
게다가, 태양전지들과 접촉을 만들기 위한 레이저 소결(laser sintering) 방법들이 종래 기술에서 알려져 있다. DE 10 2006 040 352 B3에 따르면, 금속 가루가 우선 기판에 가해지고, 금속 가루는 레이저 빔의 도움으로 국부적으로 소결되거나 녹고, 소결되거나 녹은 금속 가루는 마지막으로 제거된다.
이러한 방법이 가진 일 문제점은 소결되지 않는 재료가 다시 제거되고 추가 공정 단계에서 수집되어야 한다는 것이고, 우선 이는 재료의 높은 사용을 의미하고, 이어서 손실을 야기함을 의미한다. 게다가, 250℃ 내지 400℃에서의 추가적인 이어지는 온도 처리가, 양호한 접촉 저항을 얻기 위해, 완벽한 소결을 보증하는데 요구된다.
이러한 관점에서, 본 발명은 반도체 기판과 접촉을 만들기 위한 방법을 제공하는 목적에 기초하고, 이는 태양전지들과 접촉을 만드는데 특히 적절하고 작은 노력으로 가능한 높은 접촉 특성을 허용한다.
본 발명에 따르면, 이러한 목적은 반도체 기판과 접촉을 만들기 위한 방법에 의해 달성되고, 특히 태양전지와 접촉을 만들기 위한 방법에 의해 달성되며, 금속 시드(seed) 구조가 접촉이 LIFT 공정에 의해 만들어지는 표면 상에 생성되고, 시드 구조는 이어서 강화된다.
본 발명의 목적은 이러한 방법으로 완전히 달성된다.
LIFT 공정(레이저유도순방향전송; Laser Induced Forward Transfer)은 종래기술(US 4,970,196)에서 원리가 알려져 있다. 이러한 경우, 가해진 재료의 얇은 층으로 광학적으로 투명한 장착 재료는 코팅되는 기판의 전방에 위치된다. 가해지는 재료는 장착 재료로부터 해제되는 범위로 레이저 빔의 도움으로 광학적으로 투명한 장착 재료를 통해 국부적으로 가열되고 바로 인접한 기판 상에서 촉진된다. 비교적 높은 레이저 강도들에서, 특히 펄스 레이저를 사용할 때, 재료는 기화점에 도달하는 범위로 가열되어서, 기판 표면으로의 전송 공정은 금속 기체 압력에 의해 조력되고 추진된다.
본 발명에 따르면, 원리적으로 알려진 본 발명은 이제, 반도체 기판과의 접촉을 만들기 위해, 반도체 기판으로 얇은 금속 층들을 전송하는데 이용된다. 잘 부착되고 양호한 전도성을 가지는 접촉이 LIFT 공정에 의해 생성된 시드 구조의 다음의 강화에 의해 얻어진다.
LIFT 공정의 이용은 매우 작은 노력으로 양질의 접촉들을 생성할 수 있게 한다. 이는 스크린-프린팅 방법의 경우보다 상당히 더 좋은 접촉 저항들을 야기한다. 상기 방법은 매우 유연하며, 이는 구조화를 위해 마스크(mask)가 사용되지 않기 때문이다. 상기 구조(라인 폭, 라인들의 위치화, 라인 높이 등)에 대한 변경들은 이미징(imaging) 방법들의 경우보다 더욱 쉽게 이행될 수 있다. 이러한 목적을 위해 필요한 모든 것은, 예를 들어 스캐너의 도움으로, 레이저를 적절히 제어하는 것이다. 게다가, 다양한 금속들은 LIFT 공정의 도움으로 증착될 수 있다. 게다가, 매우 얇은 라인들이 나타날 수 있어서, 전면에 태양전지 표면의 약간의 덮음을 야기하고, 이는 태양전지의 효율에 이점이 있다. 마지막으로, 라인들의 종횡비(폭에 대한 높이의 비율)는 넓은 범위들을 가지고 설정될 수 있다. 예를 들어, 라인들의 폭은 라인들의 전도성을 감소시키지 않고서 감소될 수 있다.
본 발명의 다른 개선에 따르면, 시드 구조는 전기화학적 방법 또는 비-전기적(non-electrical) 방법에 의해 강화된다.
원칙적으로, 다른 방법들이 또한 시드 구조의 강화를 위해 실행될 수 있더라도, 전기화학적 방법이 매우 비용-효과적인 방법이고, 이에 의해 양호한 전도성의 레이저들은 비용-효과적인 방법으로 생성될 수 있다.
본 발명의 다른 개선에 따르면, 시드 구조는 기판 표면 상에 커버 레이저를 통해 생성된다.
본 발명에 따르면, LIFT 공정 동안 생성된 에너지는 기판 표면에 일반적으로 부착되는 커버 레이저를 통해 직접 금속 시드 구조를 생성하는데 사용될 수 있다. 일반적으로, 태양전지들에는, 유전성 특징들을 가지는, 반사방지(antireflective) 층이 그것들의 전면 상에 제공된다. LIFT 공정 동안 국부적 에너지가 충분히 높기 때문에, 시드 구조는 커버 층 또는 반사방지 층을 통해 구조 표면에 직접 "방화(fired)"될 수 있다.
이는 접촉이 추가적인 공정 단계들 없이 비용-효과적이고 매우 효율적으로 만들어짐을 의미한다. 대응하는 방법들에서, 시드 구조는 태양전지의 후면 상에 패시베이션 레이저를 통해 기판 표면 상에 직접 생성될 수 있다.
원칙적으로, 시드 구조가 또한, 레이저 에너지가 적절히 제어되게 제공된, 연속하는 층들을 통해 기판 표면 상에 직접 생성될 수 있음은 자명하다.
본 발명의 다른 개선에 따르면, 제1 금속으로 구성된 시드 구조는 우선 반도체 기판 상에서 LIFT 공정에 의해 생성되고, 이어서 다른 금속과 함께 강화된다.
예를 들어, 우선 기판 표면 상에 잘 부착되고 약간의 확산을 가지는 시드 구조와 함께 작용할 수 있다. 이러한 층은 이어서, 상당히 높은 전도성을 가지는, 예를 들어 은 또는 구리와 같은, 다른 금속과 함께 강화될 수 있다. 이러한 경우, 제1 층은 확산 차단층(diffusion barrier)으로서 작용할 수 있다. 예를 들어, 이는 니켈 층일 수 있다.
게다가, 우선 LIFT 공정에 의해 제1 금속으로 구성된 제1 시드 구조를 생성할 수 있고, 이어서, 다시 LIFT 공정에 의해, 다른 금속으로 구성된 다른 층을 생성할 수 있다.
게다가, 다른 층이 가해지기 전에, 또한 제1 시드 구조가 우선 동일한 금속과 함께 강화될 수 있다. 다시 한번, 이는 예를 들어 전기화학적 공정에 의해 이루어질 수 있다.
펄스 레이저는 바람직하게 LIFT 공정을 위해 이용된다.
이러한 경우, 적어도 40 나노초(namosecond)의 펄스 지속 시간을 사용하는데 특이 이점이 있음이 발견된다.
이는 파티클 흩뿌림(scatter)를 방지할 수 있고 이는 생성되는 접촉 층의 질에 유리한 효과를 가진다.
이러한 경우, 길이방향에서 초점이 맞추어지는 레이저 빔, 바람직하게 타원 초점을 가진 레이저 빔을 이용하는데 특히 이점을 가짐을 발견하였다.
게다가, 본 발명의 다른 개선에 따르면, 제1 시드 구조는 LIFT 공정에 의해 롤투롤(roll-to-roll) 공정에서 기판 표면으로 필름 장착으로부터 전송된다.
이는 특히 비용-효과적인 생산을 야기하며, 이는 대규모 제조에 적합하다. 롤투롤 공정의 경우에, 각각의 레이저 라이팅(laser writing) 공정 후 관련 필름 장착의 측면 오프셋(lateral offset)은 장착 필름 상에 제공된 금속 코팅의 매우 양호한 재료 이용을 얻을 수 있다.
상술하였고 다음에서 여전히 설명될 본 발명의 특징들은, 본 발명의 범위를 벗어나지 않게, 각각 서술된 조합으로 사용될 수 있을 뿐만 아니라 다른 조합들이나 그것들 자체로 사용될 수 있음은 자명하다.
본 발명의 다른 특징들 및 이점들은, 도면을 참조하여, 바람직한 예시적인 실시예의 다음의 기술로부터 명백해질 것이다.
본 명세서 내에 포함되어 있음.
도 1은, LIFT 공정에 의해 생성되고 전기화학적으로 강화된, 전방 면 상의 니켈 접촉을 만든 후 태양전지의 전류/전압 특성들을 도시한다;
도 2는 LIFT 공정에 의해 가해진 니켈 층을 위한 레이저 빔의 이동 속도로부터 접촉 저항의 의존도를 도시한다;
도 3a), b), c)는, 개략적으로 도시된, LIFT 공정에 의해 금속 층의 적용 동안 다양한 모습을 도시한다;
도 4a), b)는 전기화학적 방법에 의해 미리 생성된 시드 구조의 전기화학적 강화의 개략적 모습을 도시한다.
LIFT 공정의 원리는 도 3을 참조하여 다음에서 상세히 설명될 것이다.
태양전지의 생성 동안, 이러한 태양전지에는 전면 및 후면 상에 금속 접촉이 제공되어야 한다. 예시적인 방법에 의해, 도 3a), b), c)는, 이미터(emitter)를 형성하는, n-타입-처리된(n-type-doped) 재료가 위치되는 전면 상에, 11로 주석이 달린 p-타입-처리된(p-type-doped) 베이스 재료(Si 웨이퍼 또는 다결정 Si)를 도시한다. 이러한 기판 층(10)에는, 50 내지 100nm의 층 두께를 가진 실리콘-질화 층과 같은, 반사방지(anrireflective) 층인, 커버 층(cover layer; 12)이 제공된다.
금속 시드 구조(metallic seed structure; 26)가 이제, LIFT 공정에 의해, 커버 층(12)을 통해, 기판 층(10)의 표면 상에 직접 생성된다. 이러한 목적을 위해, 얇은 유리 층 또는 얇은 필름의 형태 내 장착 재료(14)가 기판 층(10)의 전방 바로 근처 내에 배열되고, 기판 층(10)을 향하는 그것의 측면 상에 얇은 금속 층(16)이 제공된다. 예시적인 방법에 의해, 이는 니켈 층일 수 있다.
도 3b)는 이제 얇은 금속 층(16)의 일부가 레이저 빔(24)의 도움으로 상기 얇은 금속 층(16)으로부터 국부적으로 박리되는가를 보여주고, 도 3c)에 도시된 바와 같이, 커버 층(12)을 통해, 기판 층(10)의 표면 상으로 직접 방화(fire)된다. 이는 펄스 레이저(pulsed laser; 18)를 이용하여 이루어지고, 이는 렌즈(20) 및 간격(22)을 통해 금속 층(16) 상으로 투명한 장착 층(14)을 통해 레이저 빔(24)을 향하게 한다. 펄스 레이저 빔의 높은 에너지는 금속 층(16)을 국부적으로 박리시키고, 도 3c)에 도시된 바와 같이, 기판 레이저(10)의 표면 상에 시드 구조(26)로서 촉진되도록, 커버 층(12)을 통해 그것을 증발시킨다. 이러한 층은 여기서 "시드 구조(seed structure)"로서 언급되고, 이는 일반적으로, 예를 들어 전기화학적 단계와 같은, 추가적인 방법 단계에 의해 강화되기 때문이다.
도 3의 설명은 순수히 개략적이고 실제 크기 관계들을 반영하지 않는다는 것은 자명하다. 게다가, LIFT 공정은 복수의 층들을 통해 시드 구조(26)를 생성하는데 또한 사용될 수 있고, 에너지가 적절한 방법으로 제어되도록 제공됨은 자명하다.
LIFT 공정은 대략 40나노초의 펄스 지속 기간을 가지고 동작된 펄스 레이저를 사용하여 바람직하게 수행된다. 예시적인 방법에 의해, 이는 532 또는 1064nm의 파장을 가진 Nd:YAG 레이저일 수 있다. 원칙적으로, LIFT 공정은 파장으로부터 크게 독립적이다. 그러나, 특정 파장이 또한, 전송되는 금속 및 개별적인 흡수에 따라, 바람직할 수 있다.
도 3a, b) 및 c)에 도시된 바와 같이 생성된 시드 구조는 이어서, 도 4b)에 개략적으로 지시된 바와 같이, 도 4에 도시된 바와 같이 강화된다. 예시적인 방법에 의해, 전기화학적 방법 또는 비-전기적 방법이 이러한 목적을 위해 사용될 수 있다. 이는 높은 전도성을 가진 강화 구조(28)를 야기한다. 이는 시드 구조(26)와 동일하거나 다른 재료로 구성될 수 있다.
LIFT 공정의 이용은 접촉 구조들의 적용 동안 형성의 매우 넓은 자유도를 허용한다. 예시적인 방법에 의해, 레이저 빔은, 기판 표면(10) 상의 원하는 시드 구조를 생성하기 위해, 스캐너에 의해 적절한 방식으로 제어될 수 있다.
도 1은, LIFT 공정에 의해 생성된, 전면 상의 니켈 접촉을 가진 태양전지의 전류/전압 특성들을 도시한다. 시드 구조는 웨이퍼(n-처리된 Si 이미터) 상에 반사방지 코팅을 통해 직접 가해졌고, 이어서 전기화학적으로 강화되었다. 특성들은 태양전지의 전면 상에 이러한 방식으로 생성된 접촉이 높은-질의 태양전지를 야기함을 보여준다.
도 2는 이동 속도에 따른 접촉 저항성의 의존성을 도시한다. 더 높은 이동 속도는 더 낮은 접촉 저항성을 야기한다. 달성된 최선의 접촉 저항은 유리 위에 250nm 니켈 층 두께를 가진 제곱당 55Ohm의 표면 저항을 가진 이미터상의 3x10-5Ohm cm2이다.
LIFT 공정은 또한 후면 상의 태양전지와 접촉을 만들기 위해 바람직하게 사용될 수 있다.
영역의 나머지와 비교하여 작은 접촉 영역이 마찬가지로 후면 상의 접촉을 만들기 위해 바람직하다. 나머지 영역은 패시베이션 레이저에 의해 보호되어서, 더 효율적인 태양전지를 야기한다.
은(Ag), 티탄(Ti) 또는 니켈(Ni)은 바람직하게 n-형태 재료를 가진 접촉을 만드는데 사용된다. 반대로, 예를 들어 알루미늄과 같은 다른 금속은 바람직하게 p-형태 재료를 가진 접촉을 만드는데 사용된다. 개별적인 재료들은 접촉이 만들어지는 개별적인 레이저에 따라 선택될 수 있고, LIFT 공정 내에서 가해질 수 있다. 동일하거나 다른 재료들은 다음의 강화 단계 내에서 사용될 수 있다. 예를 들어, 니켈 층은 우선 LIFT 공정을 이용한 확산 차단층으로서 가해질 수 있고, 이는 이어서 우선 전기화학적으로 강화되고, 여기에 구리 층이 이어서 마찬가지로 전기화학적으로 가해진다.
사용된 레이저는 대략 20 내지 30μm의 길이 및 대략 4μm의 폭을 가진 타원 초점(elliptical focus)를 가진다.
10: 반도체 기판
26: 시드 구조

Claims (15)

  1. 금속 시드 구조(26)가 LIFT 공정(레이저유도순방향전송; Laser Induced Forward Transfer)에 의해 접촉되는 표면상에 생성되고, 상기 시드 구조(26)는 이어서 강화되는, 반도체 기판(10)을 접촉시키기 위한, 특히 태양전지들을 접촉시키기 위한 방법.
  2. 제1항에 있어서,
    상기 시드 구조(26)는 전기화학적 방법 또는 비-전기적 방법에 의해 강화되는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 시드 구조(26)는 기판 표면(10) 상에서 커버 층(12)을 통해 생성되는 방법.
  4. 제3항에 있어서,
    상기 시드 구조(26)는, 특히 태양전지의 전면 상에서, 반사방치 층을 통해 생성되는 방법.
  5. 제3항에 있어서,
    상기 시드 구조(26)는, 특히 태양전지의 후면 상에서, 패시베이션 층을 통해 생성되는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    제1 금속으로 구성된 시드 구조가 첫번째로 반도체 기판 상에 LIFT 공정에 의해 생성되고, 이어서 다른 금속과 함께 강화되는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    시드 구조는 첫번째로 반도체 기판 상에 제1 금속으로부터 LIFT 공정에 의해 생성되고, 이어서 다른 금속으로 구성된 적어도 하나의 추가적인 층이 제1 시드 구조 상에 LIFT 공정에 의해 생성되는 방법.
  8. 제6항 또는 제7항에 있어서,
    제1 시드 구조는 확산 차단층으로서 형성되는 방법.
  9. 제8항에 있어서,
    제1 시드 구조는 니켈 또는 니켈 합금으로부터 생성되는 방법.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서,
    다른 금속 층이 적용되기 전에, 제1 시드 구조는 첫번째로 동일한 금속과 함께 강화되는 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    펄스 레이저(18)가 LIFT 공정 동안 사용되는 방법.
  12. 제11항에 있어서,
    적어도 40나노초의 펄스 지속기간을 가진 레이저(18)가 사용되는 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    길이방향 내에서 초점이 맞추어진 레이저 빔이, 바람직하게 타원 초점을 가진 레이저 빔이 LIFT 공정을 위해 사용되는 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    제1 시드 구조는 LIFT 공정에 의해 롤투롤(roll-to-roll) 공정 내에서 필름 장착(14)으로부터 기판 표면으로 전달되는 방법.
  15. LIFT 공정을 사용하여 생성되고 전기화학적으로 생성된 강화(28)를 가진 금속 시드 구조(26)를 가진, 적어도 하나의 접촉을 가지는 태양전지.
KR1020117028351A 2009-05-05 2010-04-17 반도체 기판을 접촉시키는 방법 KR20120023714A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009020774A DE102009020774B4 (de) 2009-05-05 2009-05-05 Verfahren zum Kontaktieren eines Halbleitersubstrates
DE102009020774.0 2009-05-05

Publications (1)

Publication Number Publication Date
KR20120023714A true KR20120023714A (ko) 2012-03-13

Family

ID=42932535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117028351A KR20120023714A (ko) 2009-05-05 2010-04-17 반도체 기판을 접촉시키는 방법

Country Status (6)

Country Link
US (1) US20120080088A1 (ko)
JP (1) JP2012526372A (ko)
KR (1) KR20120023714A (ko)
CN (1) CN102422430A (ko)
DE (1) DE102009020774B4 (ko)
WO (1) WO2010127764A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200110004A (ko) * 2019-03-15 2020-09-23 한국과학기술연구원 펄스레이저를 이용한 태양 전지 셀의 국부 후면 전계 영역 형성 방법과 이에 따라 형성된 후면 전계 영역을 포함하는 태양 전지 셀

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011075025A1 (de) * 2011-04-29 2012-10-31 Schmid Technology Gmbh Verfahren und Vorrichtung zum Aufbringen von Drucksubstanz
DE102011077462A1 (de) * 2011-06-14 2012-12-20 Robert Bosch Gmbh Verfahren, Anordnung und Prozesshilfsmittel zur Herstellung einer kristallinen Solarzelle
DE102011077450A1 (de) * 2011-06-14 2012-12-20 Robert Bosch Gmbh Verfahren und Anordnung zur Herstellung einer kristallinen Solarzelle
DE102012003866B4 (de) * 2012-02-23 2013-07-25 Universität Stuttgart Verfahren zum Kontaktieren eines Halbleitersubstrates, insbesondere zum Kontaktieren von Solarzellen, sowie Solarzellen
US10629442B2 (en) 2013-10-14 2020-04-21 Orbotech Ltd. Lift printing of multi-composition material structures
US10252507B2 (en) * 2013-11-19 2019-04-09 Rofin-Sinar Technologies Llc Method and apparatus for forward deposition of material onto a substrate using burst ultrafast laser pulse energy
KR102353254B1 (ko) 2014-08-07 2022-01-18 오르보테크 엘티디. 리프트 인쇄 시스템
WO2016063270A1 (en) * 2014-10-19 2016-04-28 Orbotech Ltd. Llift printing of conductive traces onto a semiconductor substrate
KR102282860B1 (ko) 2015-01-19 2021-07-28 오르보테크 엘티디. 희생 지지부를 가진 3차원 금속 구조물의 프린팅
US10471538B2 (en) * 2015-07-09 2019-11-12 Orbotech Ltd. Control of lift ejection angle
CN105081500B (zh) * 2015-09-02 2017-02-22 哈尔滨工业大学 一种使用激光前向转印具有特定晶粒取向和数量薄膜诱发金属间化合物生长的方法
KR102546450B1 (ko) 2015-11-22 2023-06-21 오르보테크 엘티디. 프린팅된 3-차원 구조들의 표면 특성들의 제어
DE102016118383A1 (de) 2016-09-28 2018-03-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zur Bearbeitung eines Halbleiterbauelementes mit zumindest einer Halbleiterschicht
US11060193B2 (en) * 2016-11-23 2021-07-13 Institut National De La Recherche Scientifique Method and system of laser-driven impact acceleration
TW201901887A (zh) 2017-05-24 2019-01-01 以色列商奧寶科技股份有限公司 於未事先圖樣化基板上電器互連電路元件
DE102018005010A1 (de) * 2017-07-13 2019-01-17 Wika Alexander Wiegand Se & Co. Kg Transfer und Aufschmelzen von Schichten
DE102018202513B4 (de) * 2018-02-20 2023-08-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. Verfahren zur Metallisierung eines Bauelements
KR20210049250A (ko) * 2019-10-24 2021-05-06 삼성디스플레이 주식회사 기판 가공 장치 및 기판 가공 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752455A (en) * 1986-05-27 1988-06-21 Kms Fusion, Inc. Pulsed laser microfabrication
US4970196A (en) 1987-01-15 1990-11-13 The Johns Hopkins University Method and apparatus for the thin film deposition of materials with a high power pulsed laser
DE4220158A1 (de) * 1992-06-19 1993-12-23 Battelle Institut E V Verfahren zur selektiven Abscheidung von Aluminiumstrukturen aus der Gasphase
DE4232373A1 (de) * 1992-09-03 1994-03-10 Deutsche Forsch Luft Raumfahrt Verfahren zum Auftragen strukturierter Schichten
DE4330961C1 (de) * 1993-09-09 1994-07-28 Krone Ag Verfahren zur Herstellung von strukturierten Metallisierungen auf Oberflächen
GB9803972D0 (en) * 1998-02-25 1998-04-22 Noble Peter J W A deposition method and apparatus therefor
US6159832A (en) * 1998-03-18 2000-12-12 Mayer; Frederick J. Precision laser metallization
DE19915666A1 (de) 1999-04-07 2000-10-19 Fraunhofer Ges Forschung Verfahren und Vorrichtung zur selektiven Kontaktierung von Solarzellen
DE10046170A1 (de) * 2000-09-19 2002-04-04 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Halbleiter-Metallkontaktes durch eine dielektrische Schicht
US20070169806A1 (en) * 2006-01-20 2007-07-26 Palo Alto Research Center Incorporated Solar cell production using non-contact patterning and direct-write metallization
DE102006030822A1 (de) 2006-06-30 2008-01-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer metallischen Kontaktstruktur einer Solarzelle
DE102006040352B3 (de) 2006-08-29 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Aufbringen von elektrischen Kontakten auf halbleitende Substrate, halbleitendes Substrat und Verwendung des Verfahrens
CA2674702A1 (en) * 2007-01-05 2008-07-10 Basf Se Method for producing electrically conductive surfaces
US7666567B2 (en) * 2007-10-23 2010-02-23 E. I. Du Pont De Nemours And Company Negative imaging method for providing a patterned metal layer having high conductivity
DE102008057228A1 (de) * 2008-01-17 2009-07-23 Schmid Technology Gmbh Verfahren und Vorrichtung zur Herstellung einer Solarzelle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200110004A (ko) * 2019-03-15 2020-09-23 한국과학기술연구원 펄스레이저를 이용한 태양 전지 셀의 국부 후면 전계 영역 형성 방법과 이에 따라 형성된 후면 전계 영역을 포함하는 태양 전지 셀

Also Published As

Publication number Publication date
CN102422430A (zh) 2012-04-18
DE102009020774A1 (de) 2010-11-11
JP2012526372A (ja) 2012-10-25
DE102009020774B4 (de) 2011-01-05
US20120080088A1 (en) 2012-04-05
WO2010127764A2 (de) 2010-11-11
WO2010127764A3 (de) 2011-04-21

Similar Documents

Publication Publication Date Title
KR20120023714A (ko) 반도체 기판을 접촉시키는 방법
US9150966B2 (en) Solar cell metallization using inline electroless plating
US7833808B2 (en) Methods for forming multiple-layer electrode structures for silicon photovoltaic cells
TWI757279B (zh) 用於導電電鍍的雷射種晶之方法
US20160247960A1 (en) Method for Fabricating a Photovoltaic Cell
KR20090060296A (ko) 반도체 기판상에 전기 접점을 생성하는 방법, 반도체 기판 및 그 방법의 사용
TW200939509A (en) Crystalline solar cell metallization methods
Min et al. Fabrication of 10 µm-scale conductive Cu patterns by selective laser sintering of Cu complex ink
US20090238994A1 (en) Method for producing a metal contact structure of a solar cell
WO2014023668A1 (de) Laserbasiertes verfahren und bearbeitungstisch zur lokalen kontaktierung eines halbleiterbauelements
RU2494492C1 (ru) Способ создания токопроводящих дорожек
Huang et al. Selective laser ablation and patterning on Ag thin films with width and depth control
TW201917908A (zh) 製造光伏打模組之方法
Li et al. Improving edge quality and optical transmittance of Ag films on glass substrates by selective nanosecond pulsed laser ablation using various scanning methods
EP2369629A1 (en) Method of manufacturing electrical contacts of a silicon solar cell structure.
DE102013220886A1 (de) Verfahren zum Erzeugen einer metallischen Kontaktierungsstruktur auf einem Halbleitersubstrat
US10096728B2 (en) Firing metal for solar cells
EP2715829B1 (en) Method for fabricating a patterned layer
US20120204946A1 (en) Method for producing an emitter electrode for a crystalline silicon solar cell and corresponding silicon solar cell
US20220266382A1 (en) Laser-seeding for electro-conductive plating
JP2017509145A (ja) 光起電デバイスの薄膜ビアセグメントのための方法
Muñoz et al. LIFT metallization as an alternative to screen-printing for silicon heterojunction solar cells
Fernandes et al. Laser processing of thin films for inverted polymer solar cell application

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid