KR20110127242A - 고체 메모리 - Google Patents

고체 메모리 Download PDF

Info

Publication number
KR20110127242A
KR20110127242A KR1020117022655A KR20117022655A KR20110127242A KR 20110127242 A KR20110127242 A KR 20110127242A KR 1020117022655 A KR1020117022655 A KR 1020117022655A KR 20117022655 A KR20117022655 A KR 20117022655A KR 20110127242 A KR20110127242 A KR 20110127242A
Authority
KR
South Korea
Prior art keywords
layer
atoms
recording
solid state
film
Prior art date
Application number
KR1020117022655A
Other languages
English (en)
Other versions
KR101249631B1 (ko
Inventor
준지 도미나가
폴 폰즈
알렉산더 콜로포프
Original Assignee
내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 filed Critical 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지
Publication of KR20110127242A publication Critical patent/KR20110127242A/ko
Application granted granted Critical
Publication of KR101249631B1 publication Critical patent/KR101249631B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

데이터의 기록 및 소거에 필요한 전류치가 보다 낮고, 보다 많은 회수 데이터를 반복하여 고쳐쓸 수 있는 고체 메모리를 실현한다. 본 발명의 고체 메모리는, 상 분리에 의해 전기 특성이 변화하는 적층 구조를 포함하는 기록층을 구비하고 있고, 상기 적층 구조는, Sb원자를 포함하는 막과 Ge원자를 포함하는 막으로 이루어지는, 초격자 구조를 구성하고 있다. 상기 적층 구조에서는, Sb원자를 포함하는 막과 Ge원자를 포함하는 막에 의한 상 분리에 의해, 데이터의 기록 및 소거를 효율적으로 행할 수 있다.

Description

고체 메모리{SOLID MEMORY}
본원 발명은, 전기 특성의 상위(相違)를 데이터로서 기록 및 소거하는 고체 메모리에 관한 것이다.
종래부터, 초고밀도의 메모리를 실현하기 위해서, Te를 포함하는 칼코겐 화합물의 결정 상태와 아몰퍼스 상태의 1차 상 변태로 불리는 변화로 생기는 물리적 특성 변화를 이용하여 데이터의 기록 및 소거를 행하는 상 변화 RAM(Random Access Memory)(PRAM(phase-change Random Access Memory))가 검토되어 왔다(예를 들면, 특허문헌 1, 비특허문헌 1, 2 참조).
상기 상 변화 RAM에 이용하는 기록 재료로는, 전극간에, 화합물 조성으로 이루어지는 타겟을 이용하여, 스퍼터링 등의 진공 성막법을 이용하여 형성되는, 1층으로 이루어지는 합금 박막이 통상 이용되고 있다. 이 때문에, 상기 합금 박막의 두께는 20∼50㎚이 되고, 상기 합금 박막은 단결정이 아니라, 다결정으로 구성되어 있다.
여기에서, Te를 포함하는 칼코겐 화합물의 결정 구조 및 아몰퍼스 구조에 관해서는, 1980년 후반경부터, 그 구조 해석이 엑스선 등을 이용하여 조사되어 왔다. 그러나, Te와 그 화합물을 구성하는 원자의 하나인 Sb 원자는, 원자 번호가 인접해 있고, 전자수가 1개밖에 다르지 않다. 이 때문에, 엑스선 회절이나 전자선 회절에서는, 그 구별이 거의 되지 않아, 상세한 결정 구조에 대해서는 2004년까지 불분명했다.
이 때문에, 이미 상품화되어 있는 고쳐쓰기형의 광 디스크에 있어서 이용되고 있는, 특성이 매우 양호한 것이 실험적으로 알려져 있던 GeSbTe(225 조성)으로 불리는 화합물, 및 의(擬)２원 조성 화합물과 유사한 화합물(GeTe―Sb2Te3과 유사한 화합물, 225, 147, 125 조성)의 결정 구조에 관해서는, 암염 구조를 취하고, 그 Na가 차지하는 사이트(이를 a사이트)를 Te가 점유하는데, 나머지 Cl이 차지하는 사이트(b사이트)를 Ge 또는 Sb가 차지하고, 그 배치는 랜덤이라고 생각되었다(예를 들면, 비특허문헌 3 참조).
그러나, 방사광 궤도 장치 등을 이용하여 GeSbTe 화합물의 구조 해석이 상세하게 검토되어, Te를 포함하는 칼코겐 화합물의 구조는, 이하의 점에서 종래의 구조와는 다르다는 것이 발견되었다(예를 들면, 비특허문헌 4 참조).
구체적으로는, (1) 결정상에 있어서, Ge 원자와 Sb 원자가 NaCl형의 단순 입방 격자 내에서 Cl의 위치((b)사이트)를 차지하는 배열은, 지금까지 생각되었던 것과 같은 「랜덤」상태가 아니라, 원자의 배열 위치가 정확하게 「결정」되어 있고, 격자는 왜곡되어 있는 것(도 3 참조), (2) 아몰퍼스 상태는, 완전한 랜덤이 아니라, 결정 격자 내부의 Ge 원자가 중심 위치(조금 벗어나서 강유전적이다)로부터 0.2Å 정도 Te원자측으로 이동한 배치를 취하고, 그 유닛을 유지한 채로 비틀려 구부러진 구조를 가지는 것(도 4 참조), (3) 이 비틀려 구부러진 유닛이 복원함으로써 고속 스위칭이 안정되게 반복되는 것(도 5 참조)이 발견되었다.
또한, 도 5중, 좌측의 구조가 도 3에 도시하는 구조에 대응하고 있고, 우측의 구조가 도 4에 도시하는 구조에 대응하고 있다.
또한, 최근에는 Te를 이용하지 않고, Ge와 Sb로 구성된 상변화 재료가 개발되어 있다(예를 들면, 비특허문헌 5 참조).
특허문헌 1: 일본국 특허공개 2002-203392호 공보(2002년7월19일 공개)
비특허문헌 1: 오쿠다 마사히로 감수, 「차세대 광 기록 기술과 재료」, CMC 출판, 2004년1월31일 발행, p114 비특허문헌 2: 쓰노다 요시토 감수, 「광 디스크 스토리지의 기초와 응용」, 전자정보통신 학회편, 헤이세이 13년 6월1일 초판 제3쇄 발행, p209 비특허문헌 3: N. Yamada & T. Matsunaga, Journal of Applied Physics, 88, (2000) p7020-7028 비특허문헌 4: A. Kolobov et al. Nature Materials 3 (2004) p703 비특허문헌 5: S. Raoux, G. W. Burr, M. J. Breitwisch, C. T. Rettner, Y. C. Chen, R. M. Shelby, M. Salinga, D. Krebs, S. H. Chen, H. L. Lung, C. H. Lam, IBM J. Res. & Dev. 52, (2008) p465-479
그러나, 데이터의 기록 및 소거에 필요한 전류치가 보다 낮고, 보다 많은 회수 데이터를 반복하여 고쳐쓸 수 있는 고체 메모리가 요망되고 있다.
또한, 종래의 구성에 있어서의 고쳐쓰기 회수의 제한 요인으로는, 기록막의 고온에서의 열 유동과, 그 후 생기는 막 전체의 변형이 주요한 것으로 여겨지고 있다(예를 들면, 비특허문헌 5 참조).
본 발명은, 상기의 문제점을 감안하여 이루어진 것이며, 그 목적은, 데이터의 기록 및 소거에 필요한 전류치가 보다 낮고, 보다 많은 회수 데이터를 반복하여 고쳐쓸 수 있는 고체 메모리를 실현하는 것에 있다.
본 발명자들은 상기 과제를 해결하기 위해서 예의 검토를 했다. 구체적으로는, 본 발명자들은 이하와 같이 생각했다.
종래의 상 변화 RAM에서는, 상술한 것과 같이 결정 상태와 아몰퍼스 상태의 1차 상 변태에 의해 생기는 물리적 특성 변화에 의거하여 데이터의 기록/소거가 행해지고 있다. 그 기록 박막은 단결정이 아니라 다결정으로 구성되어 있으므로, 각 미결정(微結晶)간의 계면 전기 저항의 차이가 전체적인 전기 저항치의 균일성에 영향을 미침으로써, 결정 상태의 저항치에 편차가 발생한다. 그 결과, 데이터의 기록 및 소거에 필요한 전류치가 높아져버린다고 생각했다.
또한, 종래의 상변화 RAM에서는, 결정/아몰퍼스간의 1차 상 변태에 있어서의 상 전이 시에 발생하는 체적 변화가 각 미결정에 상이한 응력을 발생시켜, 이에 따라 물질 유동과 막 전체의 변형이 발생함으로써, 고쳐쓰기 회수가 제한된다고 생각했다.
여기서, 본 발명자들은, 상기 과제를 해결하기 위해서, Te를 포함하지 않는 Ge와 Sb로 이루어지는 상 변화 재료에 주목했다. 지금까지, Te를 포함하지 않는 Ge와 Sb로 이루어지는 상 변화 재료에 대해서는, 그 상 변화의 원리를 몰랐지만, 본 발명자들은, Ge, Sb,및 Te를 주 구성 원소로 하는 합금의 모델을, Te를 포함하지 않는 Ge와 Sb를 주 구성 원소로 하는 합금에 적응하고, 실험 및 컴퓨터에 의한 시뮬레이션에 의해 상세하게 해석했다.
그 결과, 본 발명자들은, Ge, Sb,및 Te를 주 구성 원소로 하는 화합물에서는, Ge 원자가 도 3 또는 도 4에 도시하는 바와같이 위치를 바꿈으로써 기록 또는 소거 상태를 형성하는 것에 대해서, Te를 포함하지 않는 Ge와 Sb를 주 구성 원소로 하는 화합물에서는, Ge층과 Sb층의 사이의 미소한 층간 분리에 의해, 큰 광학 특성 변화나 전기 특성 변화가 발생하는 것을 발견했다.
본 발명자들은, 이 새롭게 발견한 층간 분리에 의한 스위칭 기구를 이용하여, 칼코겐 화합물을 포함하지 않는 화합물에 대해서도, 미결정간의 계면 전기 저항을 최대한 저감하고, 또한 반복 고쳐쓰기 회수를 대폭 향상시킬 수 있는 신규 상분리 RAM을 완성하는데 이르렀다.
즉, 본 발명에 관련된 고체 메모리는, 데이터를 기록 또는 소거하는 기록층을 구비하는 고체 메모리로서, 상기 기록층은, 상 분리에 의해 전기 특성이 변화하는 적층 구조를 포함하고 있고, 상기 적층 구조에서는, Sb 원자를 포함하는 층과 Ge 원자를 포함하는 층이 초격자 구조를 구성하여 적층되어 있는 것을 특징으로 하고 있다.
상기 구성에 의하면, 상기 기록층에서는, Sb 원자를 포함하는 막(Sb층)과 Ge 원자를 포함하는 막(Ge층)이 약한 원자 결합으로 결합한 구조가 취해진다. 이 구조가 취해질 때, 전기 에너지를 수단으로 하여, Sb층과 Ge층의 층간 방향으로 상기 원자 결합을 절단하면, 상기 기록층에서는 높은 전기 저항 상태가 형성 또한 고정되어, 기록(소거) 상태가 만들어진다.
또한 반대로, 전기 에너지를 수단으로 하여, 상기 원자 결합을 원래대로 되돌리면, 상기 기록층에서는 낮은 전기 저항 상태가 복원되어, 소거(기록) 상태가 만들어진다.
즉, 상기 기록층에서는, 전기 에너지를 수단으로 하여, Sb층과 Ge층의 층간 분리의 스위칭이 행해지고, 이 스위칭을 이용하여 데이터의 기록 및 소거를 행할 수 있다.
또한, Sb층과 Ge층의 층간 분리에 의해, 상기 기록층에서는, 당해 기록층을 구성하는 물질의 상분리(스피노달 분리)가 생긴다.
상기 구성에 의하면, Sb층과 Ge층이 초격자 구조를 구성하고 있기 때문에, 데이터의 기록 및 소거 시에 있어서의 층간 분리의 방향은 일방향이다. 이 때문에, 층간 결합을 절단하기 위해서 투입되는 전기 에너지는 코히런트(coherent)성을 가지고, 엔트로피적인 에너지 손실은 대폭 저감된다. 따라서, 많은 입력 에너지가 층간 결합의 절단을 위해서 이용할 수 있어, 열로서의 에너지 방출량을 억제하는 것이 가능해진다. 바꿔 말하면, 보다 저온에서 고쳐쓰기를 할 수 있게 된다.
또한, 입력 에너지에 있어서의 엔트로피적인 에너지 손실의 저감에 의해, 고쳐쓰기 시에 발생하는 기록층의 체적 변화를 저감할 수 있어, 조성 편석이 생기지 않는 안정된 반복 고쳐쓰기 동작을 실현할 수 있다.
따라서, 상기 구성에 의하면, 데이터의 기록 및 소거에 필요한 전류치가 보다 낮고, 보다 많은 회수로 데이터를 반복하여 고쳐쓸 수 있는 고체 메모리를 제공할 수 있다.
또한, 본 발명에 관련된 고체 메모리에서는, 상기 적층 구조에서는, 상기 Sb 원자를 포함하는 층과 상기 Ge 원자를 포함하는 층이 인접하여 배치되어 있는 것이 바람직하다.
상기 구성에 의하면, 데이터의 기록 및 소거에 필요한 전류치가 보다 낮은 고체 메모리를 제공할 수 있다.
또한, 본 발명에 관련된 고체 메모리에서는, 상기 Ge 원자를 포함하는 막과 상기 Sb 원자를 포함하는 막의 막 두께의 비가, 1:3 이상 1:20 이하인 것이 바람직하다.
상기 구성에 의하면, 반복 고쳐쓰기 회수를 대폭 향상시킬 수 있고, 또한, 외부의 온도 변화에 대하여 기록(소거) 상태가 안정되도록 온도 내구성을 향상시킬 수 있다.
또한, 본 발명에 관련된 고체 메모리에서는, 상기 기록층의 상측 및 하측에 각각 배치된 전극을 구비하고 있고, 상기 전극으로부터 상기 기록층에 전기적 펄스를 부여하고, 당해 기록층을 5% 이하의 변화율로 상하 방향으로 체적 변화시킴으로써, 데이터를 기록 또는 소거하는 것이 바람직하다.
상기 체적 변화율은, 제1 원리 계산에 의해 구해지는 값이다.
종래의 고체 메모리에서는, 결정/아몰퍼스간의 1차 상 변태에 있어서의 상 전이 시에, 기록 재료가 10% 정도의 변화율로 체적 변화한다. 또한, 종래의 고체 메모리에서는, 체적 변화의 방향이 정해져 있지 않다.
이에 대하여, 본 발명에 관련된 고체 메모리에서는, 5% 이하라고 하는 종래에 비해서 확실하게 낮은 변화율로, 기록층을 체적 변화시킴으로써, 데이터를 기록 또는 소거한다. 또한, 상기 기록층의 체적 변화의 방향은, 당해 기록층의 상하 방향이 되는 1축 방향만이다. 따라서, 상기 구성에 의하면, 보다 조성 편석이 생기지 않는 안정된 반복 고쳐쓰기 동작을 실현할 수 있다.
또한, 본 발명에 관련된 고체 메모리에서는, 상기 Ge 원자를 포함하는 층은, Ge 원자가 5원자 이하인 원자층으로 이루어지고, 상기 Sb 원자를 포함하는 층은, Sb 원자가 홀수인 원자층으로 이루어지는 것이 바람직하다.
만약, Ge 원자가 5이상의 원자층으로부터 Ge층이 구성되면, Ge층과 Sb층이 구성하는 초격자 구조가 육방정을 안정되게 유지할 수 없게 되어, 가능한 반복 기록 소거 회수가 감소해버린다. 또한, Sb 원자가 짝수인 원자층으로 Sb층이 구성되면, 상 분리 전후의 전기 저항치의 차가 작아지거나, 혹은 저항치의 값의 역전 현상이 생길 가능성이 있기 때문에, 메모리의 기능으로서 바람직하지 않다.
따라서, 상기 구성에 의하면, 반복 고쳐쓰기 회수를 보다 향상시킬 수 있고, 데이터의 기록 및 소거를 안정되게 행할 수 있는 고체 메모리를 제공할 수 있다.
본 발명에 관련된 고체 메모리는, 상 분리에 의해 전기 특성이 변화하는 적층 구조를 포함하는 기록층을 구비하고 있고, 상기 적층 구조는, 초격자 구조를 구성하는, Sb 원자를 포함하는 막과 Ge 원자를 포함하는 막으로 이루어지기 때문에, 데이터의 기록 및 소거에 필요한 전류치가 보다 낮고, 보다 많은 회수로 데이터를 반복하여 고쳐쓸 수 있는 효과를 발휘한다.
도 1은 본 발명의 일실시 형태에 관련된 Ge/Sb5로 구성되는 초격자 구조의 상 분리 전의 구조를 나타내는 도면이다.
도 2는 본 발명의 일실시 형태에 관련된 Ge/Sb5로 구성되는 초격자 구조의 상 분리 후의 구조를 나타내는 도면이다.
도 3은 종래의 고체 메모리에 있어서의 Ge―Sb―Te 합금 결정 구조의 일예를 모식적으로 도시하는 평면도이다.
도 4는 종래의 고체 메모리에 있어서의 Ge―Sb―Te 합금 아몰퍼스 구조의 일예를 모식적으로 도시하는 평면도이다.
도 5는 종래의 고체 메모리에 있어서의 Ge―Sb―Te 합금에 있어서의 고속 스위칭을 모식적으로 도시하는 사시도이다.
이하, 본 발명의 실시의 형태에 대해서 상세하게 설명한다.
본 발명의 형태에 관련된 고체 메모리는, 데이터를 기록 또는 소거하는 기록층을 구비하는 고체 메모리로서, 상기 기록층은, 상 분리에 의해 전기 특성이 변화하는 적층 구조를 포함하고 있고, 상기 적층 구조에서는, Sb 원자를 포함하는 층과 Ge 원자를 포함하는 층이 초격자 구조를 구성하여 적층되어 있다.
여기서, 「초격자」란, 복수 종류의 결정 격자의 겹침에 의해, 기본 단위 격자보다 긴 주기 구조를 가지는 결정 격자이며, 「초격자 구조」란, 이러한 결정 격자의 구조를 의미한다.
「상 분리」란, 화합물이 화학 결합을 절단함으로써 ２원 이상의 혼합물상으로 변화하는 것을 의미한다.
「기록층」은, 데이터의 기록 및 재생 재료로 구성되어 있고, 당해 기록층에서는, Sb 원자를 포함하는 층과 Ge 원자를 포함하는 층이 적층되어 초격자 구조를 구성하고 있다.
이 적층에 대해서는, Sb 원자를 포함하는 층과 Ge 원자를 포함하는 층이 인접하여 적층되어 있으면 되고, 예를 들면 Ge1 원자로 이루어지는 원자층과 Sb5 원자로 이루어지는 원자층이 번갈아 적층된 구조를 초격자로 불러도 된다. 또한, Sb 원자를 포함하는 층과 Ge 원자를 포함하는 층을 조합시킨 3층이 세트로 된 것이 반복하여 적층되어도 된다.
「Sb 원자를 포함하는 층」은, 95% 이상의 Sb를 포함하는 화합물로 이루어지는 것이 바람직하고, 「Ge 원자를 포함하는 층」은, 95% 이상의 Ge를 포함하는 화합물로 이루어지는 것이 바람직하다.
구체적으로는, 「Sb 원자를 포함하는 층」이란, Sb 단체막이어도 되고, Sb 원자를 포함하는 합금막이어도 된다. 마찬가지로, 「Ge 원자를 포함하는 층」이란, Ge 단체막이어도 되고, Ge 원자를 포함하는 합금막이어도 된다.
예를 들면, Ge 원자를 포함하는 층은, Ge 원자가 5이하인 원자층이며, Sb 원자를 포함하는 층은, Sb 원자가 홀수인 원자층인 것이 바람직하다. 이에 따라, 상기 초격자 구조가 육방정을 안정되게 유지할 수 있으므로, 반복 기록 소거 회수가 향상된다. 또한, 상 분리 전후의 전기 저항치의 차를 적정하게 확보할 수 있으므로, 데이터의 기록 및 소거를 안정적으로 행할 수 있다.
또한, Sb 원자를 포함하는 합금막에는, SbTi, SbBi, SbAs 등의 Sb를 포함하는 화합물을 이용할 수 있다. Sb 원자를 포함하는 합금막은, Te 원자를 포함해도 되고, 포함하지 않아도 된다. 한편, Ge 원자를 포함하는 합금막에는, GeTi, GeSi, GeC, 및 GeAl 등의 Ge를 포함하는 화합물을 이용할 수 있다. 한편, Ge 원자를 포함하는 합금막은, Te 원자를 포함하지 않는 것으로 한다.
이하, 특별한 양해가 없는 한, Sb 원자를 포함하는 층을 Sb층으로 칭하고, Ge 원자를 포함하는 층을 Ge층으로 칭한다.
본 실시의 형태에 관련된 고체 메모리 기록층의 스위치 기구에 대해서, Ge1Sb5의 조성을 가지는 기록층을 예로서, 도 1 및 도 2를 참조하여 설명한다. 도 1은, Ge/Sb5로 구성되는 초격자 구조의 상 분리 전의 구조를 나타내는 도면이며, 도 2는, Ge/Sb5로 구성되는 초격자 구조의 상 분리 후의 구조를 나타내는 도면이다. 또한, 도 1 및 도 2에 대해서는, 제1 원리 계산에 의해, 상 분리 전후의 구조를 육방정 모델에 의거해 계산하여 나타내고 있고, 도면 중, 육방정의 c축을 지면 세로방향으로 하고 있다.
도 1에서는, Sb층이 5×Sb의 화살표로 표시된 범위에 존재하고, Ge층이 1×Ge의 화살표로 표시된 범위에 존재한다.
도 2에서는, Ge층이 도 1에 나타내는 위치보다도 하측으로 이동하고 있고, Ge층과 그 하측에 위치하는 Sb층은, GeSb5의 화살표로 표시된 범위에 존재한다.
도 1에 도시하는 구조에서는, Sb층과 Ge층은 인접하여 번갈아 적층되어 있고, Ge층이 상하의 Sb층과 약한 원자 결합을 하고 있다. 여기서, 고체 메모리에 입력되는 전기 에너지에 의해, Ge 원자가 상하 방향(육방정의 c축 방향)으로 이동하고, Ge층과 Sb층의 층간 방향으로만 상기 결합이 절단된다. 이에 따라, 도 1에 도시하는 구조가 도 2에 도시하는 구조로 변화한다. 즉, Sb 원자층과 그 한쪽에 있는 Ge 원자층의 계면이 미소하게 확대하여, 층간 분리가 생긴다. 도 2에 도시하는 구조에서는, 높은 전기 저항 상태가 형성 또한 고정되며, 소거(기록) 상태가 형성된다.
또한, 도 2에 도시하는 구조에서는, 고체 메모리에 입력되는 전기 에너지에 의해, Ge 원자가 상하 방향(육방정의 c축 방향)으로 이동하고, 상기 결합이 복원된다. 이에 따라, Ge층과 Sb층이 층간 결합하고, 도 2에 도시하는 구조는 도 1에 도시하는 구조로 환원된다. 도 1에 도시하는 구조에서는, 높은 전기 저항 상태로부터 낮은 전기 저항 상태로 복원되어, 기록(소거) 상태가 형성된다.
또한, Sb층과 Ge층의 층간 분리에 의해, Ge1Sb5의 조성의 상 분리(스피노달 분리)가 생긴다.
여기서, Ge층과 Sb층은 초격자 구조를 구성하고 있기 때문에, 상기 2개의 상태간에 있어서의 층간 분리의 방향은 일방향으로 맞춰진다. 이 때문에, 입력되는 전기 에너지는 코히런트성을 가지고, 엔트로피적인 에너지 손실이 대폭 저감된다. 이에 따라, 일(Ge 원자를 상하로 이동하는 일)로서의 에너지에 많은 입력 에너지를 이용할 수 있고, 열로서의 에너지 방출량을 억제하는 것이 가능해진다. 따라서, 스위치 동작을 행하기 위한 에너지 효율이 향상하고, 지금까지의 상 변화 RAM의 특성을 대폭 개선할 수 있다.
또한, 상술의 엔트로피적인 에너지 손실의 저감에 의해, Ge층과 Sb층에 의한 적층 구조의 체적 팽창율을 5% 이하로 억제한 채로 Ge 원자의 이동을 달성할 수 있으므로, 반복 기록 회수의 대폭적인 향상을 기대할 수 있다.
또한, Ge와 Sb의 어느 조성비(예를 들면 Ge1Sb5와 같은 조성)로 이루어지는 화합물 타겟을 이용하여 1층의 기록막을 제작한 경우에는, 구성되는 미결정 내에서의 층간 분리의 방향은 미결정마다 랜덤이며, 층간 결합을 절단하기 위해 투입되는 전기 에너지는 코히런트성을 가지지 않는다. 이 때문에, 열 역학적으로 많은 열 에너지를 계에 대하여 방출하지 않으면 안된다. 또한, 이 엔트로피적인 열 손실에 기인하여, 기록막에 주입하는 에너지가 커지고, 기록막의 온도가 필요 이상으로 상승하기 때문에, 기록막 전체의 체적은 5% 이상에 달하게 된다.
다음에, 본 실시의 형태에 관련된 고체 메모리의 기록층에 있어서의 Sb층과 Ge층의 막 두께에 대해서 설명한다.
도 1에 나타내는 구성에서는, Sb층의 막 두께가 약 1.22㎚이며, Ge층의 두께가 약 0.16㎚이다. 또한, 기록층에 있어서의 전체적인 초격자막의 막 두께는 100㎚ 이하이다.
여기에서, 만일, Ge층과 Sb층의 막 두께 비율이 1:3을 밑돌 경우, 반복 기록 소거 동작에 의해 Ge층이 Sb층을 넘어서 확산하기 쉬워져, 반복 기록 소거 회수가 대폭 저하해버린다.
한편, Ge층과 Sb층의 막 두께비가 1:20보다 클 경우, Sb층만의 효과가 지나치게 커진다. 즉, 막 전체에 차지하는 Ge층의 수가 줄어들기 때문에, 스위칭 동작에 없어서는 안되는 Ge층과 Sb층의 계면수가 줄어들어, Sb층 자신의 특성이 여실히 나타난다. 이에 따라, 상 분리 전후에 있어서의 막 전체의 저항치의 차가 감소해 버린다. 만일 노이즈가 높은 경우에 저항치의 차가 작으면, 그 상태를 판독할 때, 고저항의 OFF 상태인지 저저항의 ON 상태인지 판별할 수 없거나, 혹은 잘못읽는 등의 에러가 증가해버린다. 예를 들면, 상 변화 메모리에서는 통상 저항치의 차를 2자리부터 3자리로서 동작시키고 있다.
또한, Ge층과 Sb층의 막 두께 비가 1:20보다 크면, 100℃ 정도의 비교적 저온에 의해서도, 분리하고 있던 층이 서로 결합하기 쉬워지기 때문에, 데이터의 기록(보존) 상태를 유지할 수 없어져, 온도 내구성이 나빠져 버린다.
따라서, Ge층과 Sb층의 막 두께 비율은, 1:3 이상 1:20 이하인 것이 바람직하다. Ge층과 Sb층의 막 두께 비율이 상기 범위에 있음으로써, 반복 기록 소거 회수를 향상시키고, 또한, 온도 내구성이 양호한 고체 메모리를 실현할 수 있다.
또한, 본 실시의 형태에 관련된 고체 메모리에서는, Sb층과 Ge층에 의한 초격자 구조를, 스퍼터링법 등 종래 공지의 방법을 이용하여, 인공적으로 형성할 수 있다. 예를 들면 스퍼터링법을 이용하여 형성할 경우, Sb 및 Ge의 2종류의 단체(單體) 타겟을 이용하여, 미리 시간당 막 형성 속도를 스퍼터링을 위한 투입 전력 파워에 대하여 측정해 두면, 제막 시간을 관리하는 것만으로 간단히 Sb 및 Ge의 층으로 이루어지는 초격자 구조를 구성할 수 있다.
본 실시의 형태에서는, 고체 메모리의 기록층에 대해서 주로 설명했는데, 예를 들면, 전극이나, 데이터를 메모리에 읽고쓰는 구성 등의, 기록층 이외의 고체 메모리에 필요한 다른 구성에 대해서는, 종래 기술(예를 들면, 특허문헌 1등)과 동일한 구성을 채용할 수 있고, 종래 기술과 같은 방법에 의해 제조할 수 있다.
예를 들면, 기판 상에, 하부 전극을 스퍼터링 등에 의해 적층시키고, 그 후, 상술한 기록층을 적층시키고, 계속하여, 상부 전극을 스퍼터링 등에 의해 적층시킴으로써, 기판/하부 전극/기록층/상부 전극으로 구성되는 고체 메모리를 제조할 수 있다. 또한, 상기 전극(상부 전극, 하부 전극)을 구성하는 재료로는, TiN, W 등을 들 수 있다. 또한, 기판을 구성하는 재료로는, Si를 들 수 있다.
본 실시 형태에 관련된 고체 메모리에서는, 각 전극으로부터 기록층에 전기적 펄스를 부여함으로써, 그 기록층에 전기 에너지가 공급된다. 전기적 펄스가 부여된 기록층에서는, 5% 이하의 변화율로, Ge층과 Sb층과 층간 방향으로만 체적 변화가 생기므로, 정보가 고쳐써진다.
한편, 종래의 고체 메모리에서는, 결정/아몰퍼스간의 상 전이 시에 10% 정도의 변화율의 체적 변화가 생긴다. 또한, 그 체적 변화의 방향은 정해져 있지 않다.
또한, 상기 체적 변화율은, 제1 원리 계산에 의해 구해지는 값이다.
따라서, 본 실시 형태에 관련된 고체 메모리에서는, 종래의 고체 메모리보다도 기록층의 변형을 억제할 수 있으므로, 기록 판독 회수를 향상시킬 수 있다. 또한, 상기 적층 구조의 체적 변화는 일방향으로만 한정되기 때문에, 조성 편석이 생기지 않는 안정된 반복 기록 동작을 제공할 수 있다.
실시예
이하, 실시예에 의거하여 본 발명을 보다 상세하게 설명하는데, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
〔실시예 1〕
일반적인 자기 저항 가열형의 기본 구성에 의해, 실리콘 기판 상에 상 분리 RAM을 제작했다.
상 분리 RAM의 각 층을 제작하기 위해서는, 헬리콘 스퍼터링 장치를 이용했다. 이 장치에는 2인치 직경의 3개의 타겟을 장착할 수 있고, Ge, Sb 및 TiN의 각각의 타겟을 장착했다.
우선, 하부 전극으로서 TiN을 40㎚ 형성했다. 하부 전극 상에는, 기록막으로서 [Ge/5Sb]의 초격자를 20층 적층했다.
전극 및 기록막의 제작 방법에 대해서 구체적으로는, 헬리콘 스퍼터링 장치에 고순도의 아르곤 가스를 0.4GPa의 압력을 유지하도록 도입한 후, Ge, Sb, TiN 각각의 타겟에 30W, 13W, 150W의 고주파 전력을 13.56MHz로 투입했다. 미리 측정한 성막 시간과 막 두께의 관계식(1차식)을 바탕으로 각각의 막 두께 형성 시간을 산출하고, 각 타겟 직상에 설치한 셔터와, 성막 기판을 고정한 홀더 상에 설치한 셔터를, 번갈아 개폐함으로써 하부 전극막 및 초격자막을 제작했다. 또한, 성막 온도는 250℃로 했다.
각 층의 시간당 막 두께 변화를 스텝 프로파일 계측기로 측정하고, 1초당 막 두께 증가량을 계산함으로써, 제작한 초격자 전체의 막 두께는 21.50㎚으로 추정되었다. 셀의 크기는 100×100㎚2였다. 제작한 초격자 상에, 진공을 파괴하지 않고 TiN 타겟을 이용하여 상부 전극을 40㎚ 제작했다. 상 분리 RAM의 측정 셀은 통상의 리소그래피를 이용하여 제작했다.
제작한 디바이스에, 전압을 프로그램적으로 부여하고, 기록 및 소거 시의 전류치를 측정했다. 그 결과, 기록 시의 전류치는 1.8mA에서 펄스 시간 5ns이며, 소거 시의 전류치는 0.3mA에서 펄스 시간 30ns였다. 이 전류치에서의 반복 기록 소거 회수를 측정한 바, 그 값은 108회였다.
또한, 제1 원리 계산에 의해, 육방정 모델을 기초로 하여 상 분리 전후의 구조를 계산했다. 그 결과, 상 분리 전에 비교하여, 상 분리 후에는, Sb원자층과 그 한쪽에 있는 Ge 원자층의 계면이 미소하게 확대되어, C축 방향으로 2%의 변화율로 체적 변화하고 있는 것을 알았다.
〔참고예 1〕
실시예 1과 마찬가지로 일반적인 자기 저항 가열형의 기본 구성으로 상 변화 RAM을 제작했다. 기록막에는 GeSb5의 1층막을, Ge와 Sb의 타겟을 복수 동시에 이용하여 성막했다. 막 두께는 20.00㎚ 형성했다. 셀로 불리는 크기는 실시예와 동일한 100×100㎚2이다. 상하의 전극 등은 모두 실시예와 동일하게 하여 비교 샘플을 제작했다.
참고예 1의 디바이스에 전압을 프로그램적으로 부여하고, 기록 및 소거 시의 전류치를 측정했다. 또한, 펄스의 조사 시간은 실시예 1과 동일하게 했다. 그 결과, 기록 시의 전류치는 8.6mA이며, 소거 시의 전류치는 6.5mA였다. 이 전류치에서의 반복 기록 소거 회수를 측정한 바, 그 값은 105회였다.
이상과 같이, 본 실시의 형태에 관련된 고체 메모리는, 데이터 기록 시 및 소거 시의 전류를 종래의 상 변화 RAM보다도 대폭 저하할 수 있고, 특히 데이터의 소거 시의 전류치를, 종래의 10분의 1이하로 할 수 있다. 나아가, 반복 고쳐쓰기 회수를, 종래의 상 변화 RAM보다도 2∼3자리 이상 향상시킬 수 있다.
본 발명은 상술한 각 실시 형태에 한정되는 것은 아니고, 청구항에 나타낸 범위에서 다양한 변경이 가능하고, 다른 실시 형태에 각각 개시된 기술적 수단을 적절히 조합시켜 얻어지는 실시 형태에 대해서도 본 발명의 기술적 범위에 포함된다.
<산업상의 이용 가능성>
본 발명의 고체 메모리는, 데이터의 기록 및 소거에 필요한 전류치가 보다 낮고, 보다 많은 회수로 반복하여 고쳐쓸 수 있는 고체 메모리로서, 적합하게 이용할 수 있다.

Claims (5)

  1. 데이터를 기록 또는 소거하는 기록층을 구비하는 고체 메모리로서,
    상기 기록층은, 상 분리에 의해 전기 특성이 변화하는 적층 구조를 포함하고 있고,
    상기 적층 구조에서는, Sb원자를 포함하는 층과 Ge원자를 포함하는 층이 초격자 구조를 구성하여 적층되어 있는 것을 특징으로 하는 고체 메모리.
  2. 청구항 1에 있어서,
    상기 적층 구조에서는, 상기 Sb원자를 포함하는 층과 상기 Ge원자를 포함하는 층이 인접하여 배치되어 있는 것을 특징으로 하는 고체 메모리.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 Ge원자를 포함하는 층과 상기 Sb원자를 포함하는 층의 층 두께의 비가, 1:3 이상 1:20 이하인 것을 특징으로 하는 고체 메모리.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 기록층의 상하에 각각 배치된 전극을 구비하고 있고,
    상기 전극으로부터 상기 기록층에 전기적 펄스를 부여하여, 당해 기록층을 5% 이하의 체적 변화율로 상하 방향으로 체적 변화시킴으로써, 데이터를 기록 또는 소거하는 것을 특징으로 하는 고체 메모리.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 Ge원자를 포함하는 층은, Ge원자가 5원자 이하인 원자층으로 이루어지고,
    상기 Sb원자를 포함하는 층은, Sb원자가 홀수인 원자층으로 이루어지는 것을 특징으로 하는 고체 메모리.
KR1020117022655A 2009-03-04 2010-02-24 고체 메모리 KR101249631B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-051072 2009-03-04
JP2009051072A JP4599598B2 (ja) 2009-03-04 2009-03-04 固体メモリ
PCT/JP2010/052860 WO2010101055A1 (ja) 2009-03-04 2010-02-24 固体メモリ

Publications (2)

Publication Number Publication Date
KR20110127242A true KR20110127242A (ko) 2011-11-24
KR101249631B1 KR101249631B1 (ko) 2013-04-01

Family

ID=42709614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117022655A KR101249631B1 (ko) 2009-03-04 2010-02-24 고체 메모리

Country Status (4)

Country Link
US (1) US9129673B2 (ko)
JP (1) JP4599598B2 (ko)
KR (1) KR101249631B1 (ko)
WO (1) WO2010101055A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469408B (zh) * 2012-05-07 2015-01-11 Univ Feng Chia 超薄與多層結構相變化記憶體元件
US8729519B2 (en) 2012-10-23 2014-05-20 Micron Technology, Inc. Memory constructions
US9812639B2 (en) 2014-09-10 2017-11-07 Toshiba Memory Corporation Non-volatile memory device
US9601689B2 (en) 2014-09-11 2017-03-21 Kabushiki Kaisha Toshiba Memory device
US9893280B2 (en) 2015-02-06 2018-02-13 Toshiba Memory Corporation Memory device
US10424731B2 (en) * 2015-03-13 2019-09-24 Toshiba Memory Corporation Memory device
US9564214B2 (en) 2015-03-13 2017-02-07 Kabushiki Kaisha Toshiba Memory device
US9281473B1 (en) 2015-03-13 2016-03-08 Kabushiki Kaisha Toshiba Memory device
CN108258114B (zh) * 2015-04-27 2020-12-08 江苏理工学院 用于高速相变存储器的GeTe/Sb类超晶格相变薄膜材料的制备方法
CN108539013B (zh) * 2015-04-27 2021-04-27 江苏理工学院 一种用于高速低功耗相变存储器的Ge/Sb类超晶格相变薄膜材料
CN106654005B (zh) * 2015-10-30 2019-04-16 中国科学院上海微系统与信息技术研究所 相变材料层、相变存储器单元及其制备方法
CN108321295A (zh) * 2015-12-07 2018-07-24 江苏理工学院 一种用于相变存储器的Si/Sb类超晶格相变薄膜材料
CN105514271B (zh) * 2015-12-31 2018-06-08 江苏理工学院 用于相变存储器的铒掺杂Sn15Sb85基相变薄膜材料及薄膜制备方法
CN106601908A (zh) * 2016-12-16 2017-04-26 同济大学 一种锑锗多层纳米复合相变材料及其制备和应用
KR102452296B1 (ko) 2018-07-10 2022-10-06 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 적층 구조체 및 그 제조 방법 그리고 반도체 디바이스
KR20200104670A (ko) * 2019-02-27 2020-09-04 삼성전자주식회사 티타늄계 비정질 합금 및 이를 적용한 상변화 메모리소자
JP2020155569A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 記憶装置
CN110571331B (zh) * 2019-08-30 2021-01-01 华中科技大学 抗应力的超晶格相变存储单元、其制备方法与相变存储器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809401B2 (en) 2000-10-27 2004-10-26 Matsushita Electric Industrial Co., Ltd. Memory, writing apparatus, reading apparatus, writing method, and reading method
JP4025527B2 (ja) 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
JP3999549B2 (ja) * 2002-04-01 2007-10-31 株式会社リコー 相変化材料素子および半導体メモリ
WO2005081256A1 (en) * 2004-02-19 2005-09-01 Agency For Science, Technology And Research Electrically writeable and erasable memory medium
JP4466315B2 (ja) 2004-10-21 2010-05-26 株式会社日立製作所 相変化メモリ
JP4595125B2 (ja) * 2007-08-31 2010-12-08 独立行政法人産業技術総合研究所 固体メモリ
JP4621897B2 (ja) * 2007-08-31 2011-01-26 独立行政法人産業技術総合研究所 固体メモリ
JP4635236B2 (ja) * 2008-10-30 2011-02-23 独立行政法人産業技術総合研究所 固体メモリの製造方法
JP4635235B2 (ja) * 2008-10-30 2011-02-23 独立行政法人産業技術総合研究所 固体メモリ

Also Published As

Publication number Publication date
JP4599598B2 (ja) 2010-12-15
KR101249631B1 (ko) 2013-04-01
US9129673B2 (en) 2015-09-08
WO2010101055A1 (ja) 2010-09-10
JP2010206017A (ja) 2010-09-16
US20110315942A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
KR101249631B1 (ko) 고체 메모리
JP4635236B2 (ja) 固体メモリの製造方法
KR101072759B1 (ko) 고체 메모리
KR101072748B1 (ko) 고체 메모리
JP2010171196A (ja) 固体メモリ及び半導体装置
WO2010090128A1 (ja) 固体メモリ
JP6162031B2 (ja) 相変化メモリおよび半導体記録再生装置
JP2008310859A (ja) 情報記録再生装置
JP4635235B2 (ja) 固体メモリ
Tominaga et al. Phase change meta-material and device characteristics
WO2012117773A1 (ja) 固体メモリ
JP6598166B2 (ja) 相変化材料および相変化型メモリ素子
JP5466838B2 (ja) 相変化固体メモリの記録材料及び相変化固体メモリ
Zhang et al. Local structural characteristics of Sb2Te3 films studied by reverse Monte Carlo modeling
Li et al. Crystallization-induced Stress in Phase Change Random Access Memory
김현정 et al. Structural phase transition of Ge 2 Sb 2 Te 5 cells with TiN electrodes using homemade W heater tip

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170206

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190104

Year of fee payment: 7