KR20110123461A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20110123461A
KR20110123461A KR1020100042960A KR20100042960A KR20110123461A KR 20110123461 A KR20110123461 A KR 20110123461A KR 1020100042960 A KR1020100042960 A KR 1020100042960A KR 20100042960 A KR20100042960 A KR 20100042960A KR 20110123461 A KR20110123461 A KR 20110123461A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
adhesive
groove
core layer
Prior art date
Application number
KR1020100042960A
Other languages
English (en)
Inventor
김윤수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100042960A priority Critical patent/KR20110123461A/ko
Publication of KR20110123461A publication Critical patent/KR20110123461A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 패키지가 개시된다. 상기 반도체 패키지는 기판; 접착제를 개재하여 상기 기판의 표면에 실장되는 반도체 칩; 및 상기 반도체 칩을 커버하도록 상기 기판의 상측에 형성되는 몰딩부를 포함하며, 상기 반도체 칩의 외곽에 대응하는 상기 기판에는, 상기 접착제와 상기 기판 사이에서 발생하는 보이드(void)를 배출하도록 홈이 형성된다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 기판과 반도체 칩의 밀착력이 증가될 수 있는 패키지 기판에 관한 것이다.
최근 전자 부품의 고기능화, 소형화 추세에 발맞추어 패키지 방식이 기존의 싱글 반도체 칩 패키지(single chip package)에서, 하나의 기판에 여러 개의 반도체 칩(IC)을 실장하는 멀티 반도체 칩 패키지(muti-chip package:MCP)형태로 발전하고 있다.
반도체 칩을 기판에 접착하기 위하여 액상형태의 은 에폭시(Ag epoxy)를 사용한다. 하지만, 반도체 칩의 외각으로 에폭시가 빠져나와 일정면적의 여유공간 확보가 필수적이다. 그러나, 패키지 소형화 문제로 인하여 반도체 칩의 면적에 대비하여 기판 사이즈 소형화가 필요하다. 이를 위하여 액상형태의 에폭시 대신 필름(film)형태의 접착제를 사용한다.
필름형태의 접착제는 패키지소형화에는 유리하나, 반도체 칩이 휘어지기 때문에 반도체 칩의 하부에 접착된 필름형태의 접착제는 중심부보다 외곽부분에 힘이 크게 발생하여, 기판과 접착제 사이에 보이드(void)가 발생하므로 밀착력이 저하된다.
그리고 기판에 안착된 반도체 칩을 몰딩하기 위해 반도체 칩의 상부에 기판의 외곽을 커버하도록 에폭시로 몰딩한다. 하지만, 기판의 최외곽을 형성하는 솔더레지스트는 에폭시와 재질이 달라, 몰딩재료인 에폭시의 밀착력이 저하된다.
본 발명은 기판과 접착제 사이의 공기를 배출할 수 있는 반도체 패키지를 제공하는 것이다.
또한, 본 발명은 반도체 칩을 몰딩시 밀착력이 상승될 수 있는 반도체 패키지를 제공하는 것이다.
본 발명에 따르면, 기판; 접착제를 개재하여 상기 기판의 표면에 실장되는 반도체 칩; 및 상기 반도체 칩을 커버하도록 상기 기판의 상측에 형성되는 몰딩부를 포함하며, 상기 반도체 칩의 외곽에 대응하는 상기 기판에는, 상기 접착제와 상기 기판 사이에서 발생하는 보이드(void)를 배출하도록 홈이 형성되는 반도체 패키지가 제공된다.
여기서, 상기 홈은 상기 반도체 칩의 둘레를 따라 형성될 수 있다.
여기서, 상기 홈은 상기 반도체 칩에 의해 차단되는 제1 영역과 상기 반도체 칩으로부터 노출되는 제2 영역을 포함할 수 있다.
여기서, 상기 기판은 코어층과 솔더레지스트를 포함하며, 상기 홈은 상기 코어층이 노출되도록 상기 솔더레지스트에 형성될 수 있다.
여기서, 상기 코어층과 상기 몰딩부는 동일 재질을 포함하여 이루어 질 수 있다.
여기서, 상기 코어층과 상기 몰딩부는 에폭시 수지를 포함하여 이루어질 수 있다.
여기서, 상기 접착제는 필름(film) 형태로 이루어질 수 있다.
본 발명의 실시예에 따르면, 기판과 접착제 사이에 발생하는 보이드가 배출될 수 있도록 공간을 형성시켜 기판과 접착제 사이의 보이드를 감소시킴으로써, 접착제와 기판의 밀착력을 높일 수 있어, 불량 발생이 줄어들 수 있다.
또한, 몰딩부와 동일재질의 코어층이 노출되도록 홈이 형성되므로 몰딩부와 기판의 접착력이 상승될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 기판을 도시한 평면도.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 접착제의 하부로 보이드가 배출되는 모습을 도시한 단면도.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지의 기판에 반도체 칩이 장착된 모습을 도시한 단면도.
도 4는 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 반도체 패키지의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 기판(110)을 도시한 평면도이다.
도 1에는 기판(110) 및 홈(105)이 도시된다.
홈(105)은 반도체 칩(도 2참조: 130)의 둘레를 따라 기판(110)의 상부에 폐곡되게 형성될 수 있다. 홈(105)의 형상은 폐곡의 형상뿐 아니라, 필요에 따라 단절된 홈이 복수로 형성될 수도 있다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지(100)의 접착제(120)의 하부로 보이드가 배출되는 모습을 도시한 단면도이고, 도 3은 본 발명의 일 실시예에 따른 반도체 패키지(100)의 기판(110)에 반도체 칩(130)이 장착된 모습을 도시한 단면도이며, 도 4는 본 발명의 일 실시예에 따른 반도체 패키지(100)를 도시한 단면도이다.
도 2 내지 도 4에는, 반도체 패키지(100), 코어층(101), 회로패턴(102), 솔더레지스트(103), 홈(105), 제1 영역(106), 제2 영역(107), 기판(110), 접착제(120), 반도체 칩(130) 및 몰딩부(140)가 도시되어 있다.
본 발명의 실시예에 따른 반도체 패키지(100)는 기판(110), 반도체 칩(130) 및 몰딩부(140)를 포함한다.
기판(110)은 코어층(101)과 솔더레지스트(103)를 포함할 수 있다. 코어층(101)은 에폭시(epoxy) 수지를 포함하여 이루어질 수 있다. 여기서, 기판(110)은 모바일 기기 등의 전자기기와 반도체 칩(130)을 전기적으로 연결하며, 전자기기의 전기적 신호가 입출입되도록 회로패턴(102)이 형성된 인쇄회로기판(110)일 수 있다. 본 실시예에서는 코어층(101)의 일면에 회로패턴(102)이 형성되어있으나, 이와 달리, 코어층(101)의 양면에 회로패턴(102)이 형성될 수 있음은 물론이다. 이러한 회로패턴(102)은 코어층(101)의 일면에 동박이 형성되고, 드라이필름을 라미네이트하여 노광 및 현상을 통해 회로의 배선패턴에 따라 선상의 회로만 남기고 부식시켜 형성될 수 있다. 그리고 도면에 도시하지는 않았으나, 회로패턴(102)에는 반도체 칩(130)과 전기적 신호를 교환하는 범프가 형성될 수 있다.
기판(110)에는 접착제(120)와 기판(110) 사이에 발생하는 보이드(void)를 배출하도록 반도체 칩(130)의 외곽에 대응하는 홈(105)이 형성된다. 홈(105)은 코어층(101)이 노출되도록 솔더레지스트(103)에 형성될 수 있다.
그리고 홈(105)은 반도체 칩(130)에 의해 차단되는 제1 영역(106)과 반도체 칩(130)으로부터 노출되는 제2 영역(107)을 포함할 수 있다. 반도체 칩(130)의 외곽영역 안으로 제1 영역(106)이 형성됨에 따라, 코어층(101)과 접촉되는 접촉면적을 상승시켜 몰딩부(140)와 기판(110)의 접착력을 높일 수 있다. 이는, 반도체 칩(130)의 외곽 사이즈보다 둘레면이 크게 형성되는 제2 영역(107)의 크기에 더하여 제1 영역(106)이 형성되므로, 홈(105)의 면적을 넓힐 수 있다.
그리고 제2 영역(107)은 기판(110)과 접착제(120) 사이에 발생하는 보이드가 배출될 수 있도록 공간을 형성시켜 기판(110)과 접착제(120) 사이의 보이드를 감소시킬 수 있다. 이에 따라, 접착제(120)와 기판(110)의 밀착력을 높일 수 있다. 이는 도 2에 도시된 바와 같이, 기판(110)과 접착제(120) 사이의 공간인 홈(105)을 통해 보이드가 배출되는 것이다. 홈(105)을 통해 보이드가 배출됨에 따라, 기판(120)과 접착제(120)가 보이드에 의해 이격되는 것을 방지하므로 밀착력이 높아질 수 있다.
반도체 칩(130)은 기판(110)의 상부에 실장되도록 반도체 칩(130)의 하측에 접착제(120)를 개재하여 기판(110)의 표면에 실장된다. 접착제(120)는 필름(film) 형태로 이루어질 수 있다. 웨이퍼 형태의 반도체 칩(130)이 휘어져 기판(110)과 접착제(120) 사이에 보이드(void)가 발생하여도, 홈(105)을 통해 보이드가 배출되어 밀착력이 높아질 수 있다.
몰딩부(140)는 반도체 칩(130)을 커버하도록 기판(110)의 상측에 형성된다. 이러한 몰딩부(140)는 에폭시 몰딩 화합물(Epoxy molding compound: EMC)을 이용한 공정으로 이루어질 수 있다. 이러한, 공정을 통해 몰딩부(140)가 형성될 때, 코어층(101)이 노출된 홈(105)에 몰딩부(140)가 형성될 수 있다.
여기서, 몰딩부(140)는 코어층(101)과 동일 재질을 포함하여 이루어질 수 있으며, 일 예로 코어층(101)과 몰딩부(140)는 에폭시 수지를 포함하여 이루어 질 수 있다. 몰딩부(140)와 코어층(101)이 동일 재질을 포함하여 이루어지는 경우, 이종 재질로 이루어지는 경우에 비하여 몰딩부(140)와 기판(110)의 접착력이 상승될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
100: 반도체 패키지 101: 코어층
102: 회로패턴 103: 솔더레지스트
105: 홈 106: 제1 영역
107: 제2 영역 110: 기판
120: 접착제 130: 반도체 칩
140: 몰딩부

Claims (7)

  1. 기판;
    접착제를 개재하여 상기 기판의 표면에 실장되는 반도체 칩; 및
    상기 반도체 칩을 커버하도록 상기 기판의 상측에 형성되는 몰딩부를 포함하며,
    상기 반도체 칩의 외곽에 대응하는 상기 기판에는, 상기 접착제와 상기 기판 사이에서 발생하는 보이드(void)를 배출하도록 홈이 형성되는 반도체 패키지.
  2. 제1항에 있어서,
    상기 홈은 상기 반도체 칩의 둘레를 따라 형성되는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 홈은 상기 반도체 칩에 의해 차단되는 제1 영역과 상기 반도체 칩으로부터 노출되는 제2 영역을 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 기판은 절연층과 솔더레지스트를 포함하며,
    상기 홈은 상기 코어층이 노출되도록 상기 솔더레지스트에 형성되는 것을 특징으로 하는 반도체 패키지.
  5. 제4항에 있어서,
    상기 코어층과 상기 몰딩부는 동일 재질을 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지.
  6. 제5항에 있어서,
    상기 코어층과 상기 몰딩부는 에폭시 수지를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지.
  7. 제1항에 있어서,
    상기 접착제는 필름(film) 형태로 이루어지는 것을 특징으로 하는 반도체 패키지.
KR1020100042960A 2010-05-07 2010-05-07 반도체 패키지 KR20110123461A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100042960A KR20110123461A (ko) 2010-05-07 2010-05-07 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100042960A KR20110123461A (ko) 2010-05-07 2010-05-07 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20110123461A true KR20110123461A (ko) 2011-11-15

Family

ID=45393623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100042960A KR20110123461A (ko) 2010-05-07 2010-05-07 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20110123461A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190090162A (ko) * 2018-01-24 2019-08-01 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102341506B1 (ko) * 2021-03-02 2021-12-21 제엠제코(주) 반도체 패키지 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190090162A (ko) * 2018-01-24 2019-08-01 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11705430B2 (en) 2018-01-24 2023-07-18 Samsung Electronics Co., Ltd. Semiconductor package including mold layer having curved cross-section shape
KR102341506B1 (ko) * 2021-03-02 2021-12-21 제엠제코(주) 반도체 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
CN106653705B (zh) 半导体封装结构
US7511365B2 (en) Thermal enhanced low profile package structure
TWI464812B (zh) 具有倒裝晶片之積體電路封裝件系統
KR101557089B1 (ko) 오프셋 적층형 집적회로 패키지 시스템
US7884486B2 (en) Chip-stacked package structure and method for manufacturing the same
KR101476385B1 (ko) 접착성 스페이싱 구조들을 갖는 마운트가능한 집적회로패키지-인-패키지 시스템
TWI728924B (zh) 封裝結構及其製造方法
US9406620B2 (en) Semiconductor package
JP2008016819A (ja) パッケージオンパッケージのボトム基板及びその製造方法
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
KR20020058216A (ko) 스택형 반도체패키지 및 이에 이용되는 가요성 배선기판의제조방법
KR20110128748A (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR20090063090A (ko) 플래시-방지 구조체를 구비한 오프셋 적층형 집적회로 패키지 시스템
KR20090031315A (ko) 휨 발생이 없는 칩을 구비한 집적회로 패키지 시스템
US20080224276A1 (en) Semiconductor device package
KR20080029904A (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
US20080315406A1 (en) Integrated circuit package system with cavity substrate
KR101407614B1 (ko) 인쇄회로기판, 반도체 패키지, 카드 및 시스템
KR20100123664A (ko) 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법
KR20090056564A (ko) 플립 칩 패키지 및 이의 제조 방법
US7902664B2 (en) Semiconductor package having passive component and semiconductor memory module including the same
KR20160083977A (ko) 반도체 패키지
US20110157858A1 (en) System-in-package having embedded circuit boards
KR20110123461A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application