KR20110121054A - 회로기판 및 이의 제조방법 - Google Patents

회로기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20110121054A
KR20110121054A KR1020100040465A KR20100040465A KR20110121054A KR 20110121054 A KR20110121054 A KR 20110121054A KR 1020100040465 A KR1020100040465 A KR 1020100040465A KR 20100040465 A KR20100040465 A KR 20100040465A KR 20110121054 A KR20110121054 A KR 20110121054A
Authority
KR
South Korea
Prior art keywords
wiring pattern
substrate
transmitter
receiver
circuit board
Prior art date
Application number
KR1020100040465A
Other languages
English (en)
Other versions
KR101089948B1 (ko
Inventor
박승욱
권영도
박미진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100040465A priority Critical patent/KR101089948B1/ko
Priority to US12/926,280 priority patent/US20110269413A1/en
Publication of KR20110121054A publication Critical patent/KR20110121054A/ko
Application granted granted Critical
Publication of KR101089948B1 publication Critical patent/KR101089948B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 회로 기판 및 이의 제조방법에 관한 것으로, 본 발명에 따른 회로 기판은 기판의 일면에 형성되는 제1 배선 패턴, 상기 기판의 타면에 형성되는 제2 배선 패턴, 상기 기판의 일면에 형성되며 상기 제1 배선 패턴에 연결되는 RF 송신부, 및 상기 기판의 타면에 상기 RF 송신부와 짝을 이루어 형성되며, 상기 제2 배선 패턴에 연결되는 RF 수신부를 포함하고, 상기 RF 송신부에서 상기 RF 수신부로의 무선 통신에 의하여 상기 제1 배선 패턴과 상기 제2 배선 패턴이 전기적으로 연결된다.

Description

회로기판 및 이의 제조방법{Circuit board and method for manufacturing the same}
본 발명은 회로기판에 관한 것으로, 더욱 상세하게는 회로기판의 양면에 형성되는 배선 패턴의 접속을 무선 통신을 이용하여 함으로써 회로기판의 상면 및 하면의 접속이 비접촉식으로 이루어질 수 있는 회로기판에 관한 것이다.
종래의 회로기판이나, 다수의 세라믹 시트를 적층하여 이루어진 다층 세라믹 기판에 있어서, 회로 기판의 상면 및 하면 또는 다수의 세라믹 시트 각각의 표면에 배선 패턴을 형성하고 있다.
이러한 회로기판이나 다층 세라믹 기판은, 거기에 반도체 소자나 칩 적층 콘덴서 등의 표면실장형 전자부품을 탑재하고, 이들 표면실장형 전자부품을 교대로 배선하는 것이다.
따라서 이들 배선 패턴 및 전자부품을 전기적으로 연결하기 위해서는 회로기판 또는 다층 세라믹 기판의 내부에 TSV(Through Silicon Via) 또는 레이저 비아와 같은 비아 도체를 사용하고 있다.
그러나 TSV를 사용하는 경우, 에칭 혹은 레이저 드릴링을 통하여 각 층에 관통홀을 형성하고 via 도금 공정을 통하여 관통홀에 비아도체를 형성하기 때문에, 공정이 복잡하고 각 공정에 드는 비용이 고가여서 생산 효율이 떨어진다는 문제가 있다.
또한, 레이저 비아의 경우 일반적인 인쇄회로기판(PCB)에 사용되고 있으나, 정밀한 가공이 어렵다는 문제가 있다.
따라서 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 회로기판의 양면 및 다층 세라믹 기판의 각 층에 RF 송신부와 RF 수신부를 쌍으로 구비하여 이들 간의 무선 통신에 의해 기판의 양면 및 다층 세라믹 기판의 각 층을 비접촉식으로 접속함으로써, 제조 공정이 간단하고 비용이 저렴한 회로기판을 제공하는데 그 목적이 있다.
본 발명의 일 실시예에 따른 회로 기판은 기판의 일면에 형성되는 제1 배선 패턴, 상기 기판의 타면에 형성되는 제2 배선 패턴, 상기 기판의 일면에 형성되며 상기 제1 배선 패턴에 연결되는 RF 송신부, 및 상기 기판의 타면에 상기 RF 송신부와 짝을 이루어 형성되며, 상기 제2 배선 패턴에 연결되는 RF 수신부를 포함하고, 상기 RF 송신부에서 상기 RF 수신부로의 무선 통신에 의하여 상기 제1 배선 패턴과 상기 제2 배선 패턴이 전기적으로 연결된다.
또한, 본 발명의 일 실시예에 따른 회로 기판에 있어서, 상기 RF 송신부는 안테나이며, 상기 RF 수신부는 트랜시버일 수 있다.
또한, 본 발명의 일 실시예에 따른 회로 기판에 있어서, 상기 RF 수신부는 상기 RF 송신부의 위치와 대응하는 위치에 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 회로 기판에 있어서, 상기 기판의 일면 및 타면 중 적어도 하나의 면에서 상기 기판의 내측을 향하여 형성되는 캐비티를 더 포함하고, 상기 캐비티에 수동소자가 내장될 수 있다.
또한, 본 발명의 일 실시예에 따른 회로 기판에 있어서, 상기 기판의 상면 및 하면에, 상기 제1 배선 패턴, 상기 제2 배선 패턴, 상기 RF 송신부, 및 상기 RF 수신부를 덮도록 보호막이 형성될 수 있다.
한편, 본 발명의 다른 실시예에 따른 회로 기판은 순차로 적층된 다수의 세라믹 시트, 상기 다수의 세라믹 시트 중 임의의 세라믹 시트에 형성되는 다수의 배선 패턴, 상기 임의의 세라믹 시트 중 하나의 시트에 형성된 배선 패턴과 연결되고, 상기 하나의 시트에 형성된 배선 패턴으로부터의 신호를 송신하는 RF 송신부, 및 상기 임의의 세라믹 시트 중 다른 하나의 시트에 형성된 배선 패턴과 연결되고, 상기 RF 송신부와 대응하는 위치에 형성되어, 상기 RF 송신부로부터의 신호를 수신하여 상기 다른 하나의 시트에 형성된 배선 패턴에 전송하는 RF 수신부를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 회로 기판에 있어서, 상기 하나의 시트는 상기 다수의 세라믹 시트 중 최상층의 세라믹 시트이고, 상기 다른 하나의 시트는 상기 다수의 세라믹 시트 중 최하층의 세라믹 시트이며, 상기 RF 송신부에서 상기 RF 수신부로의 무선 통신에 의하여, 상기 최상층의 세라믹 시트에 형성된 배선 패턴과 상기 최하층의 세라믹 시트에 형성된 배선 패턴이 전기적 신호를 교환할 수 있다.
한편, 본 발명의 일 실시예에 따른 회로 기판의 제조방법은 기판의 일면에 제1 배선 패턴, 및 상기 제1 배선 패턴에 연결되는 RF 송신부를 형성하는 단계, 및 상기 기판의 타면에 제2 배선 패턴, 및 상기 제2 배선 패턴에 연결되며 상기 RF 송신부와 짝을 이루도록 RF 수신부을 형성하는 단계를 포함하고, 상기 RF 송신부에서 상기 RF 수신부로의 무선 통신에 의하여 상기 제1 배선 패턴과 상기 제2 배선 패턴이 전기적으로 연결되는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 회로 기판의 제조방법에 있어서, 상기 기판의 일면 및 타면 중 적어도 하나의 면에서 상기 기판의 내측을 향하도록 캐비티를 형성하는 단계, 및 상기 캐비티에 수동소자를 내장하는 단계를 더 포함할 수 있다.
본 발명에 따른 회로기판에 의하면, 기판의 양면 및 다층 세라믹 기판의 각 층에 RF 송신부와 RF 수신부를 쌍으로 구비하여 이들 간의 무선 통신에 의해 기판의 양면 및 다층 세라믹 기판의 각 층을 비접촉식으로 접속함으로써, 제조 공정이 간단하고 비용이 저렴하여 생산 효율이 증가하는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 회로기판의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 회로기판의 제조방법을 나타내는 공정도이다.
도 3은 본 발명의 제2 실시예에 따른 회로기판의 단면도이다.
도 4 및 도 5는 본 발명의 제2 실시예에 따른 회로기판의 제조방법을 나타내는 공정도이다.
도 6은 본 발명의 제3 실시예에 따른 회로기판의 단면도이다.
도 7은 본 발명의 제4 실시예에 따른 회로기판의 단면도이다.
이하에서는 도면을 참조하여 본 발명의 구체적인 실시 형태를 상세하게 설명한다. 다만, 본 발명의 사상은 제시되는 실시 형태에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경, 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시 형태를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다.
또한, 각 실시 형태의 도면에 나타나는 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일하거나 유사한 참조부호를 사용하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 회로기판의 단면도이고, 도 2는 본 발명의 제1 실시예에 따른 회로기판의 공정도이다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 회로기판(100)은 기판(101), 제1 배선 패턴(110), RF 송신부(111), 제2 배선 패턴(120), RF 수신부(121), 제1 반도체 칩(130), 제1 수동소자(131), 제2 반도체 칩(140), 제2 수동소자(141), 제1 보호막(150), 제2 보호막(160)으로 이루어질 수 있다. 다만, 본 실시예에서는 배선 패턴, RF 송신부, RF 수신부, 반도체 칩이나 수동소자의 개수를 각각 하나씩 예로 들고 있으나, 이는 설명의 편의를 위한 것이며, 이외에 더 많은 수의 구성요소들을 포함할 수 있음은 물론이다.
기판(101)은 상면 및 하면에 반도체 칩이나 수동 소자를 실장하는 양면 기판으로, 실리콘 기판을 사용할 수 있으며, 이외에 GaAs등과 같은 합성 반도체를 사용할 수도 있다. 기판(101)의 두께는 약 100~200㎛의 박판을 사용할 수 있다.
기판(101)의 상면 및 하면에는 상면 및 하면을 덮도록 제1 절연층(102) 및 제2 절연층(103)이 형성된다. 제1 절연층(102) 및 제2 절연층(103)은 무기 절연막을 사용할 수 있으며, 예를 들어 SiO2로 이루어질 수 있다.
상기 제1 절연층(102) 및 제2 절연층(103)상에 제1 배선 패턴(110) 및 제2 배선 패턴(120)을 각각 형성한다. 제1 배선 패턴(110) 및 제2 배선 패턴(120)은 Cu, Ni, Al, Ag, Au 등의 도전성이 좋은 금속으로 형성될 수 있으며, 반도체 회로를 구성하는 트랜지스터 등의 복수의 반도체 칩을 전기적으로 접속한다.
상기 제1 배선 패턴(110)에는 RF 송신부(111)가 연결되고, 제2 배선 패턴(120)에는 상기 RF 송신부(111)와 짝을 이루도록 RF 송신부(111)의 대응하는 위치에 RF 수신부(121)가 연결된다.
RF 송신부(111)는 제1 배선 패턴(110)에 실장되는 제1 반도체 칩(130)의 신호를 전송하고, RF 수신부(121)는 RF 송신부(111)로부터의 신호를 수신하여 제2 배선 패턴(120)에 실장되는 제2 반도체 칩(140)에 전송한다. 이로써 제1 반도체 칩(130)과 제2 반도체 칩(140)이 전기적으로 연결되는 것이다.
RF 송신부(111)는 제1 반도체 칩(130)의 신호에 무선 주파수를 인가하여 방사하는 방사체, 예를 들어 안테나 패턴일 수 있으며, 이러한 안테나 패턴은 제1 배선 패턴(110)의 일부를 형성할 수도 있다. 또한 RF 송신부(111)는 안테나 패턴 이외에 제1 반도체 칩(130)으로부터의 직류 신호를 교류 신호로 변환하는 A/D 컨버터를 포함할 수 있다.
RF 수신부(121)는 RF 송신부(111)로부터의 신호를 수신하여 제2 반도체 칩(130)에 전송하는 트랜시버(transceiver)로 구성될 수 있다.
본 실시예에서, RF 송신부(111)로서 안테나 패턴이나 A/D 컨버터를, RF 수신부(121)로서 트랜시버를 예로 들었으나, 본 발명은 이에 한하지 않으며, RF 송신부(111)가 트랜시버로 구성되고, RF 수신부(121)가 안테나 패턴으로 구성될 수도 있으며, 이외에 다양한 무선 통신 모듈이 사용될 수 있다.
또한, 본 실시예에서는 제1 반도체 칩(130)으로부터 제2 반도체 칩(140)으로의 단방향 통신을 기재하고 있으나, 본 발명은 이에 한하지 않으며, 제1 반도체 칩(130)과 제2 반도체 칩 사이의 양방향 통신을 위한 무선 통신 모듈이 사용될 수 있고, 이외에 기판(101)의 상면에 실장되는 복수의 반도체 소자와 기판(101)의 하면에 실장되는 복수의 반도체 소자 사이의 양방향 통신을 위한 무선 통신 모듈을 사용할 수도 있다.
이외에, 제1 배선 패턴(111)에는 제1 수동소자(131)가 실장되고, 제2 배선 패턴(121)에는 제2 수동소자(141)가 실장될 수 있다. 제 1 수동소자(131) 및 제2 수동소자(132)로는 저항, 인덕터, 콘덴서 등이 될 수 있다.
기판(101)의 상면에는 제1 배선 패턴(110), RF 송신부(111), 제1 반도체 칩(130) 및 제1 수동소자(131)를 덮도록 제1 보호막(150)이 형성되며, 기판(101)의 하면에는 제2 배선 패턴(120), RF 송신부(111), 제2 반도체 칩(140) 및 제2 수동소자(131)를 덮도록 제2 보호막(160)이 형성된다.
제1 보호막(150) 및 제2 보호막(160)은 전기 절연성, 밀착성, 내열충격성이 우수한 절연 수지로 이루어질 수 있으며, 예를 들어 폴리이미드계 수지, 폴리페닐렌옥시드계 수지, 폴리벤조옥사졸계 수지 등이 사용될 수 있다.
이렇게, 본 발명은 제1 반도체 칩(130)과 제2 반도체 칩(140)의 전기적 연결이 단방향 또는 양방향 무선 통신에 의하여 이루어지기 때문에, 종래에 TSV나 레이저 비아를 사용하여 연결시키는 기술에 비하여 제조 공정이 단순해질 수 있으며, 따라서 제조 비용이 절감되어 생산 효율이 향상될 수 있다.
이하에서는 상기한 구성을 가진 본 발명의 제1 실시예에 따른 회로기판을 제조하는 방법을 설명하기로 한다.
도 2의 (a) 내지 (d)는 본 발명의 제1 실시예에 따른 회로기판의 제조 방법을 나타내는 공정도이다.
도 2의 (a)에 도시된 바와 같이, 기판(101)의 상면 및 하면에 각각 제1 절연층(102) 및 제2 절연층(103)을 형성한다. 제1 절연층(102) 및 제2 절연층(103)의 형성은 순서에 관계없이 이루어질 수 있다. 기판(101)은 실리콘 웨이퍼를 사용할 수 있으며, 제1 절연층(102) 및 제2 절연층(103)은 SiO2막을 채용할 수 있다.
도 2의 (b)에 도시된 바와 같이, 제1 절연층(102) 및 제2 절연층(103) 상에 각각 제1 배선 패턴(110) 및 제2 배선 패턴(120)을 형성하고, 제1 배선 패턴(110)에 RF 송신부(111)를 연결하며, 제2 배선 패턴(120)에 RF 수신부(121)를 연결한다. 제1 배선 패턴(110)과 제2 배선 패턴(120)의 형성, RF 송신부(111)와 RF 수신부(121)의 형성은 순서에 관계없이 이루어질 수 있다.
제1 배선 패턴(110) 및 제2 배선 패턴(120)은 제1 절연층(102) 및 제2 절연층(103)상에 시드층(미도시)을 형성하고, 포토레지스트를 도포한 후, 제1 배선 패턴(110) 및 제2 배선 패턴(120)이 형성될 부분을 식각하여 개구부(미도시)를 형성하고, 이 개구부에 대하여 전해 도금법에 의해 시드층상에 도금막을 증착시켜 형성할 수 있다.
RF 송신부(111)와 RF 수신부(121)는 제1 배선 패턴(110) 및 제2 배선 패턴(120)에 실장되는 반도체 소자의 신호 입출력 지점에 형성될 수 있으며, 서로 대응하는 위치에 형성되는 것이 바람직하다. 이때, RF 송신부(111)와 RF 수신부(121)가 배선 패턴으로 이루어지는 경우, 제1 배선 패턴(110) 및 제2 배선 패턴(120)과 마찬가지의 방법에 의하여 형성될 수 있다.
도 2의 (c)에 도시된 바와 같이, 제1 배선 패턴(110) 및 제2 배선 패턴(120)에 각각 제1 반도체 칩(130)과 제1 수동소자(131), 제2 반도체 칩(140)과 제2 수동소자(141)를 실장한다. 제1 반도체 칩(130)과 제1 수동소자(131), 제2 반도체 칩(140)과 제2 수동소자(141)를 실장하는 단계 또한 순서에 관계없이 이루어질 수 있다.
도 2의 (d)에 도시된 바와 같이, 제1 절연층(102)상에 제1 배선 패턴(110), RF 송신부(111), 제1 반도체 칩(130) 및 제1 수동소자(131)를 덮도록 제1 보호막(150)을 형성하고, 제2 절연층(103)상에 제2 배선 패턴(120), RF 수신부(121), 제2 반도체 칩(140) 및 제2 수동소자(141)를 덮도록 제2 보호막(160)을 형성한다.
이때, 제1 절연층(102) 및 제2 절연층(103)상에 외부접속단자(미도시)를 형성하고, 제1 보호막(150) 및 제2 보호막(160)의 형성시 외부접속단자를 노출시켜서 형성할 수 있다. 예를 들어, 스퍼터법에 의해 외부접속단자로서 Al막을 형성하고, 스핀코팅법(spin coating method), 스프레이법, 딥핑법(dipping method) 등에 의해 제1 보호막(150) 및 제2 보호막(160)으로서 폴리이미드 수지막을 형성할 수 있다.
도 3은 본 발명의 제2 실시예에 따른 회로 기판의 단면도이다.
도 3에 도시된 본 발명의 제2 실시예에 따른 회로 기판(200)은 수동소자가 기판의 내측에 내장되는 구조로 이루어진 것으로, 이외의 구성은 도 1에 도시된 본 발명의 제1 실시예에 따른 회로 기판과 동일하므로, 이들 구성에 대한 상세한 설명은 생략하기로 하며, 이하에서는 차이점을 중심으로 설명하기로 한다.
도 3을 참조하면, 본 발명의 제2 실시예에 따른 회로 기판(200)은 기판(201)의 상면에서 상기 기판(201)의 내측을 향하여 내장되는 제1 수동소자(208)와, 기판(201)의 하면에서 상기 기판(201)의 내측을 향하여 내장되는 제2 수동소자(209)를 포함한다. 이렇게, 기판(201)에 수동소자를 내장함으로써 고집적된 회로 기판(200)을 얻을 수 있다.
본 실시예에서는 기판(201)의 상면 및 하면에 각각 수동소자를 내장하는 구성을 기재하고 있지만, 본 발명은 이에 한하지 않으며, 수동소자는 기판의 상면 및 하면 중 어느 하나에 형성되어도 좋다.
도 4 및 도 5는 본 발명의 제2 실시예에 따른 회로 기판의 제조 방법을 나타내는 공정도이다. 이하에서는 도 4 및 도 5를 참조하여 본 발명의 제2 실시예에 따른 회로 기판의 제조방법에 대하여 살펴보기로 한다.
본 실시예에 따른 회로 기판(200)은 수동소자가 기판의 내측에 내장되는 구조로 이루어진 것으로, 이외의 구성은 도 1에 도시된 본 발명의 제1 실시예에 따른 회로 기판과 동일하므로, 이들 구성에 대한 상세한 설명은 생략하기로 하며, 이하에서는 차이점을 중심으로 설명하기로 한다.
도 4의 (a)에 도시된 바와 같이, 기판(201)을 준비한다. 기판(201)은 실리콘 웨이퍼를 사용할 수 있으며, 이외에 글라스 웨이퍼 등을 사용할 수 있다.
도 4의 (b)에 도시된 바와 같이, 기판(201)의 상면 및 하면에서 내측을 향하도록 제1 캐버티(206) 및 제2 캐버티(207)를 각각 형성한다.
제1 캐버티(206) 및 제2 캐버티(207)는 기판(201)의 상면 및 하면에 각각 포토레지스트(미도시)를 도포하고, 포토레지스트에 개구부(미도시)를 형성하여, 이를 식각 마스크층으로서 하여 기판(201)을 식각하여 형성한 후, 포토레지스트를 제거하여 형성할 수 있다.
이때, 식각 방법은 건식 또는 습식 식각을 사용할 수 있으며, 포토레지스트의 제거는 화학·기계적 연마(CMP) 공정을 통하여 이루어질 수 있다. 또한, 포토레지스트는 제거될 수도 있으나, 이를 제거하지 않고 후술하는 제1 절연층(202) 및 제2 절연층(203)의 재료로서 사용할 수도 있다.
도 4의 (c)에 도시된 바와 같이, 기판(201)의 상면 및 하면에 형성된 제1 캐버티(206) 및 제2 캐버티(207)에 제1 수동소자(208) 및 제2 수동소자(209)를 형성한다.
다음으로, 도 4의 (d)에 도시된 바와 같이, 기판(201)의 상면 및 하면에 각각 제1 절연층(202) 및 제2 절연층(203)을 형성한다. 상술한 바와 같이, 제1 절연층(202) 및 제2 절연층(203)은 기판(201)에 제1 캐버티(206) 및 제2 캐버티(207)를 형성함에 있어서, 식각 마스크로서 사용된 포토레지스트를 제거하지 않고 사용할 수 있다.
다음으로, 도 4의 (e)에 도시된 바와 같이, 제1 절연층(202)상에 제1 배선 패턴(210)을 형성하고, RF 송신부(211)를 제1 배선 패턴(210)과 연결되도록 형성할 수 있다. 또한, 제2 절연층(203)상에 제2 배선 패턴(220)을 형성하고, RF 송신부(211)와 짝을 이루도록, RF 송신부(211)의 위치와 대응하는 위치에 RF 수신부(221)를 제2 배선 패턴(220)과 연결되도록 형성할 수 있다.
다음으로, 도 5의 (a)에 도시된 바와 같이, 제1 배선 패턴(210) 및 제2 배선 패턴(220)에 각각 제1 반도체 칩(230) 및 제2 반도체 칩(240)을 실장한다.
다음으로, 도 5의 (b)에 도시된 바와 같이, 제1 절연층(202)상에 제1 배선 패턴(210), RF 송신부(211) 및 제1 반도체 칩(230)을 덮도록 제1 보호막(250)을 형성하고, 제2 절연층(203)상에 제2 배선 패턴(220), RF 수신부(221) 및 제2 반도체 칩(240)을 덮도록 제2 보호막(260)을 형성한다.
도 6은 본 발명의 제3 실시예에 따른 회로기판의 단면도이다. 이하에서는 도 6을 참조하여 본 발명의 제3 실시예에 따른 회로 기판에 대하여 살펴보기로 한다.
본 실시예에 따른 회로 기판(300)은 기판이 복수의 층으로 이루어진 것으로, 이외의 구성은 도 1에 도시된 본 발명의 제1 실시예에 따른 회로 기판과 동일하므로, 이들 구성에 대한 상세한 설명은 생략하기로 하며, 이하에서는 차이점을 중심으로 설명하기로 한다.
도 6을 참조하면, 본 실시예에 따른 회로 기판에서, 기판은 제1 기판(301), 제2 기판(302) 및 제3 기판(303)을 적층하여 이루어지며, 최상층인 제1 기판(301)의 상면 및 최하층인 제3 기판(303)의 하면에 각각 제1 절연층(304) 및 제2 절연층(305)이 형성되어 있다.
제1 절연층(304) 및 제2 절연층(305)상에는 각각 제1 배선 패턴(310) 및 제2 배선 패턴(320)이 형성되며, 제1 배선 패턴(310)에 실장되는 반도체 소자와 제2 배선 패턴(320)에 실장되는 반도체 소자의 전기적 연결을 위하여 제1 RF 송신부(311) 및 제1 RF 수신부(321)가 대응하는 위치에 형성될 수 있다. 이때, 제1 배선 패턴(310)에 실장되는 반도체 소자로부터 제2 배선 패턴(320)에 실장되는 반도체 소자로의 신호 전송이외에, 제2 배선 패턴(320)에 실장되는 반도체 소자로부터 제1 배선 패턴(310)에 실장되는 반도체 소자로의 신호 전송을 위해, 제1 배선 패턴(310)에 제2 RF 수신부(312)가 형성되고, 제2 배선 패턴(320)에 제2 RF 송신부(322)가 형성될 수 있다.
도 7은 본 발명의 제4 실시예에 따른 회로기판의 단면도이다. 이하에서는 도 7을 참조하여 본 발명의 제4 실시예에 따른 회로 기판에 대하여 살펴보기로 한다.
본 실시예에 따른 회로 기판(400)은 기판이 복수의 층으로 이루어지며, 배선 패턴이 각 층마다 형성되고 RF 송신부와 RF 수신부가 복수의 층 중 임의의 층에 짝을 이루어 형성된다는 점에서, 도 1에 도시된 본 발명의 제1 실시예에 따른 회로 기판과 다르기 때문에, 이하에서는 차이점을 중심으로 설명하기로 한다.
도 7을 참조하면, 본 실시예에 따른 회로 기판(400)은 제1 기판(401), 제2 기판(402), 제3 기판(403), 제4 기판(404) 및 제5 기판(405)을 적층하여 이루어진 다층 세라믹 기판일 수 있다. 이들 각각의 기판상에는 배선 패턴이 형성될 수 있으며, 각각의 기판에 실장 또는 내장되는 반도체 소자들을 전기적으로 연결하도록 상기 배선 패턴에 RF 송신부와 RF 수신부가 짝을 이루어 형성될 수 있다.
예를 들어, 제1 기판(401)상에 형성된 제1 배선 패턴(410)에 실장되는 반도체 소자의 신호를 제3 기판(403)상에 형성된 제2 배선 패턴(420)에 실장되는 반도체 소자로 전송하도록 제1 배선 패턴(410) 및 제2 배선 패턴(420)에는 각각 제1 RF 송신부(411)와 제1 RF 수신부(421)가 서로 대응하는 위치에 형성될 수 있다.
또한, 제2 기판(402)상에 형성된 제3 배선 패턴(430)에 실장되는 반도체 소자의 신호를 제3 기판(403)상에 형성된 제4 배선 패턴(440)에 실장되는 반도체 소자로 전송하도록 제3 배선 패턴(430) 및 제4 배선 패턴(440)에는 각각 제2 RF 송신부(431)와 제2 RF 수신부(441)가 서로 대응하는 위치에 형성될 수 있다.
또한, 제4 기판(404)상에 형성된 제5 배선 패턴(450)에 실장되는 반도체 소자의 신호를 제5 기판(405)상에 형성된 제6 배선 패턴(460)에 실장되는 반도체 소자로 전송하도록 제5 배선 패턴(450) 및 제6 배선 패턴(460)에는 각각 제3 RF 송신부(451)와 제3 RF 수신부(451)가 서로 대응하는 위치에 형성될 수 있다.
또한, 제4 기판(403)상에 형성된 제7 배선 패턴(470)에 실장되는 반도체 소자의 신호를 제5 기판(405)의 하면에 형성된 제8 배선 패턴(480)에 실장되는 반도체 소자로 전송하도록 제7 배선 패턴(470) 및 제8 배선 패턴(480)에는 각각 제3 RF 송신부(471)와 제3 RF 수신부(471)가 서로 대응하는 위치에 형성될 수 있다.
본 실시예에서와 같이, 다층 세라믹 기판에 있어서 임의의 층간에 단방향 또는 양방향 무선 통신을 통하여 각 층에 실장되는 반도체 소자의 전기적 연결을 함으로써, 종래에 다층 세라믹 기판의 임의의 층간의 전기적 연결을 위하여 복수의 층을 관통시키는 공정을 행하지 않게 되었으며, 이로써 생산 효율이 향상된다.
이상 본 발명의 바람직한 실시예를 상세히 설명했지만, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.
100, 200, 300, 400: 회로 기판
101, 201, 301~303, 401~405: 기판
102, 202, 304: 제1 절연층 103, 203, 305: 제2 절연층
110, 210, 310: 제1 배선 패턴 120, 220, 320: 제2 배선 패턴
111, 211: RF 송신부 121, 221: RF 수신부
130, 230: 제1 반도체 칩 140, 240: 제2 반도체 칩
131, 208: 제1 수동소자 141, 209: 제2 수동소자
150, 250: 제1 보호막 160, 260: 제2 보호막

Claims (9)

  1. 기판의 일면에 형성되는 제1 배선 패턴;
    상기 기판의 타면에 형성되는 제2 배선 패턴;
    상기 기판의 일면에 형성되며 상기 제1 배선 패턴에 연결되는 RF 송신부; 및
    상기 기판의 타면에 상기 RF 송신부와 짝을 이루어 형성되며, 상기 제2 배선 패턴에 연결되는 RF 수신부; 를 포함하고,
    상기 RF 송신부에서 상기 RF 수신부로의 무선 통신에 의하여 상기 제1 배선 패턴과 상기 제2 배선 패턴이 전기적으로 연결되는 것을 특징으로 하는 회로 기판.
  2. 제1항에 있어서,
    상기 RF 송신부는 안테나이며, 상기 RF 수신부는 트랜시버인 것을 특징으로 하는 회로 기판.
  3. 제1항에 있어서,
    상기 RF 수신부는 상기 RF 송신부의 위치와 대응하는 위치에 형성되는 것을 특징으로 하는 회로 기판.
  4. 제1항에 있어서,
    상기 기판의 일면 및 타면 중 적어도 하나의 면에서 상기 기판의 내측을 향하여 형성되는 캐비티를 더 포함하고,
    상기 캐비티에 수동소자가 내장되는 것을 특징으로 하는 회로 기판.
  5. 제1항에 있어서,
    상기 기판의 상면 및 하면에, 상기 제1 배선 패턴, 상기 제2 배선 패턴, 상기 RF 송신부, 및 상기 RF 수신부를 덮도록 보호막이 형성되는 것을 특징으로 하는 회로 기판.
  6. 순차로 적층된 다수의 세라믹 시트;
    상기 다수의 세라믹 시트 중 임의의 세라믹 시트에 형성되는 다수의 배선 패턴;
    상기 임의의 세라믹 시트 중 하나의 시트에 형성된 배선 패턴과 연결되고, 상기 하나의 시트에 형성된 배선 패턴으로부터의 신호를 송신하는 RF 송신부; 및
    상기 임의의 세라믹 시트 중 다른 하나의 시트에 형성된 배선 패턴과 연결되고, 상기 RF 송신부와 대응하는 위치에 형성되어, 상기 RF 송신부로부터의 신호를 수신하여 상기 다른 하나의 시트에 형성된 배선 패턴에 전송하는 RF 수신부;
    를 포함하는 회로 기판.
  7. 제6항에 있어서,
    상기 하나의 시트는 상기 다수의 세라믹 시트 중 최상층의 세라믹 시트이고,
    상기 다른 하나의 시트는 상기 다수의 세라믹 시트 중 최하층의 세라믹 시트이며,
    상기 RF 송신부에서 상기 RF 수신부로의 무선 통신에 의하여, 상기 최상층의 세라믹 시트에 형성된 배선 패턴과 상기 최하층의 세라믹 시트에 형성된 배선 패턴이 전기적 신호를 교환하는 것을 특징으로 하는 회로 기판.
  8. 기판의 일면에 제1 배선 패턴, 및 상기 제1 배선 패턴에 연결되는 RF 송신부를 형성하는 단계; 및
    상기 기판의 타면에 제2 배선 패턴, 및 상기 제2 배선 패턴에 연결되며 상기 RF 송신부와 짝을 이루도록 RF 수신부을 형성하는 단계; 를 포함하고,
    상기 RF 송신부에서 상기 RF 수신부로의 무선 통신에 의하여 상기 제1 배선 패턴과 상기 제2 배선 패턴이 전기적으로 연결되는 것을 특징으로 하는 회로 기판의 제조방법.
  9. 제8항에 있어서,
    상기 기판의 일면 및 타면 중 적어도 하나의 면에서 상기 기판의 내측을 향하도록 캐비티를 형성하는 단계; 및
    상기 캐비티에 수동소자를 내장하는 단계를 더 포함하는 것을 특징으로 하는 회로 기판의 제조방법.
KR1020100040465A 2010-04-30 2010-04-30 회로기판 및 이의 제조방법 KR101089948B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100040465A KR101089948B1 (ko) 2010-04-30 2010-04-30 회로기판 및 이의 제조방법
US12/926,280 US20110269413A1 (en) 2010-04-30 2010-11-05 Circuit board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100040465A KR101089948B1 (ko) 2010-04-30 2010-04-30 회로기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20110121054A true KR20110121054A (ko) 2011-11-07
KR101089948B1 KR101089948B1 (ko) 2011-12-05

Family

ID=44858615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100040465A KR101089948B1 (ko) 2010-04-30 2010-04-30 회로기판 및 이의 제조방법

Country Status (2)

Country Link
US (1) US20110269413A1 (ko)
KR (1) KR101089948B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101434003B1 (ko) * 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법
CN104253884A (zh) * 2013-06-28 2014-12-31 深圳富泰宏精密工业有限公司 外壳及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754948A (en) * 1995-12-29 1998-05-19 University Of North Carolina At Charlotte Millimeter-wave wireless interconnection of electronic components
US6972964B2 (en) 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
EP1469599B1 (en) * 2003-04-18 2010-11-03 Samsung Electronics Co., Ltd. Air gap type FBAR, duplexer using the FBAR, and fabricating methods thereof
US7342801B2 (en) * 2004-04-29 2008-03-11 Harris Corporation Printed wiring board with enhanced structural integrity
JP2007158158A (ja) 2005-12-07 2007-06-21 Alps Electric Co Ltd 電子回路モジュール
US7928525B2 (en) * 2008-04-25 2011-04-19 Qimonda Ag Integrated circuit with wireless connection
JP5611571B2 (ja) * 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
US8257561B2 (en) * 2010-03-30 2012-09-04 Primestar Solar, Inc. Methods of forming a conductive transparent oxide film layer for use in a cadmium telluride based thin film photovoltaic device

Also Published As

Publication number Publication date
KR101089948B1 (ko) 2011-12-05
US20110269413A1 (en) 2011-11-03

Similar Documents

Publication Publication Date Title
US7741162B2 (en) Method for manufacturing high-frequency module device
JP4529262B2 (ja) 高周波モジュール装置及びその製造方法
JP3666411B2 (ja) 高周波モジュール装置
JP4992158B2 (ja) ３次元アルミニウムパッケージモジュール及びその製造方法
WO2003047325A1 (fr) Bloc-circuit haute frequence, procede permettant de le produire, dispositif modulaire haute frequence et procede permettant de le produire
EP3840041A1 (en) Component carrier with embedded interposer laterally between electrically conductive structures of stack
JP2008270532A (ja) インダクタ内蔵基板及びその製造方法
JP2017515295A (ja) 受動デバイスを有するロープロファイルパッケージ
US20170263579A1 (en) Package substrate with double sided fine line rdl
CN102300405A (zh) 埋入式电路板及其制作方法
CN109922600B (zh) 线路板结构及其制作方法
KR101089948B1 (ko) 회로기판 및 이의 제조방법
US20100216410A1 (en) Radio transceiver module
KR20130075552A (ko) 반도체 패키지 및 그의 제조 방법
US11810844B2 (en) Component carrier and method of manufacturing the same
EP3846598A1 (en) Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method
KR101243304B1 (ko) 인터포저 및 그의 제조 방법
EP3716739A1 (en) Component carrier with embedded tracks protruding up to different heights
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
KR20110020098A (ko) 프로브 카드용 스페이스 트랜스포머 및 그 제조방법
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
CN218957728U (zh) 一种封装基板及电子封装
US20220399261A1 (en) Ultra-Thin Component Carrier Having High Stiffness and Method of Manufacturing the Same
US20220346229A1 (en) Component Carrier
US11316247B2 (en) Semiconductor packaging structure having antenna module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160803

Year of fee payment: 5

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9