KR20110120905A - 반도체 발광소자 및 그 제조 방법 - Google Patents

반도체 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20110120905A
KR20110120905A KR1020117019645A KR20117019645A KR20110120905A KR 20110120905 A KR20110120905 A KR 20110120905A KR 1020117019645 A KR1020117019645 A KR 1020117019645A KR 20117019645 A KR20117019645 A KR 20117019645A KR 20110120905 A KR20110120905 A KR 20110120905A
Authority
KR
South Korea
Prior art keywords
electrode portion
layer
light emitting
upper electrode
support substrate
Prior art date
Application number
KR1020117019645A
Other languages
English (en)
Other versions
KR101616150B1 (ko
Inventor
마사유키 나카노
히로유키 토가와
히데타카 야마다
Original Assignee
도와 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도와 일렉트로닉스 가부시키가이샤 filed Critical 도와 일렉트로닉스 가부시키가이샤
Publication of KR20110120905A publication Critical patent/KR20110120905A/ko
Application granted granted Critical
Publication of KR101616150B1 publication Critical patent/KR101616150B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

광취출측의 전극부인 상측 전극부와, 이 전극부와 쌍이 되는 전극부인 중간 전극부를 적절한 위치 관계로 배설하는 것에 의해, 저순방향 전압을 유지한 채로, 발광 출력을 향상시킨 반도체 발광소자 및 그 제조 방법을 제공한다. 지지 기판의 상면 측에, 중간 전극부를 포함한 중간층, 제2 도전형 반도체층, 활성층, 제1 도전형 반도체층 및 상측 전극부를 순차 구비하고, 상기 지지 기판의 하면측에 하측 전극층을 구비하는 반도체 발광소자이며, 상기 중간층은, 선 형상 또는 섬 형상에 연재하는 적어도 1개의 중간 전극부를 갖고, 상기 상측 전극부와 상기 중간 전극부를 상기 지지 기판의 상면과 평행한 가상면 상에 투영 했을 때, 상기 상측 전극부와 상기 중간 전극부는, 평행 또는 서로 어긋난 위치 관계에 있고, 상기 상측 전극부와 상기 중간 전극부와의 사이의 거리는, 10~50 ㎛의 범위인 것을 특징으로 한다.

Description

반도체 발광소자 및 그 제조 방법{SEMICONDUCTOR LIGHT EMITTING DIODE AND METHOD OF PRODUCING SAME}
본 발명은, 반도체 발광소자 및 그 제조 방법에 관한 것으로, 특히 발광 출력을 향상시킨 반도체 발광소자 및 그 제조 방법에 관한 것이다.
근년, LED(반도체 발광소자)의 용도의 다양화와 함께, LED의 고출력화가 바람직하고 있다.
일반적으로, LED는, 예컨대 n형 반도체층, 활성층 및 p형 반도체층을 포함한 반도체 적층체를 한 쌍의 전극으로 사이에 끼워 구성된다. 이러한 LED에 전압을 인가하면, 활성층에서 광이 발생하고, 이 광은 전방위로 등방적으로 향하게 된다. 이러한 광 중에서, 광취출측의 전극부로 향한 광은, 이 전극부에 흡수 및/또는 반사되어, LED의 외부로 방출되지 않고, 광취출 효율에 영향을 주는 것이 알려져 있다.
특히, MOCVD법 등에 의해 적층된 박막의 반도체층에서는, 광취출측의 전극부의 직하 위치의 활성층에서 발생한 광의 대부분이, 이 전극부에 흡수 및/또는 반사되어 버려, 광취출 효율이 큰폭으로 저하한다고 하는 문제가 있었다.
이러한 문제를 해결하기 위해, 특허 문헌 1에는, 광취출측의 전극부에 대해서, InGaP 재료로 이루어지는 중간 에너지 갭층을 적정하게 배치하는 것에 의해, 이 전극부의 직하 위치 이외의 활성층에도 발광 영역을 넓히고, 이에 의해, 광취출 효율을 향상시키는 기술이 개시되고 있다.
또, 특허 문헌 2에는, 광취출측의 전극부의 직하 이외의 일부분에만 컨택트부를 형성하고, 전류협착에 의한 내부 양자 효율의 향상과, 발생한 광의 광취출 효율의 향상을 도모하는 기술이 개시되고 있다.
더욱이, 종래는, 활성층의 발광 영역이, 광취출측의 전극부의 직하 위치로부터 떨어진 위치에 있는 만큼, 광취출측의 전극부에 의한 광의 차단의 영향은 적게 되어, 광취출측의 전극부의 직하 위치와, 이 전극부와 쌍이 되는 전극부와의 사이의 거리를 크게 하는 것에 의해, LED의 광취출 효율을 향상시키는 것이 일반적이었다.
하지만, 단지 상기 거리를 크게 했을 경우, 광취출측의 전극부와 이 전극부과 쌍이 되는 전극부와의 사이의 거리도 커지게 되어, 이러한 사이를 전류가 흐를 때의 저항이 증가한다고 하는 문제가 있음에도 불구하고, 종래 기술에서는, 이 저항에 의한 순방향 전압의 증가에 대해서는 고려되어 있지 않다. 또, 광취출측의 전극부의 직하 위치 및 이 전극부와 쌍이 되는 전극부의 사이의 거리와 발광 출력과의 관계에 대해서도, 어떠한 고려가 되어 있지는 않았다.
특허 문헌 1 : 일본특허공개 평3-3373호 공보 특허 문헌 2 : 일본특허공개 2007-221029호 공보
본 발명의 목적은, 광취출측의 전극부인 상측 전극부와, 이 전극부와 쌍이 되는 전극부인 중간 전극부를 적절한 위치 관계로 배설하는 것에 의해, 저순방향 전압을 유지한 채로, 발광 출력을 향상시킨 반도체 발광소자 및 그 제조 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위한, 본 발명의 요지 구성은 이하와 같다.
(1) 지지 기판의 상면 측에, 중간 전극부를 포함한 중간층, 제2 도전형 반도체층, 활성층, 제1 도전형 반도체층 및 상측 전극부를 순차 구비하고, 상기 지지 기판의 하면측에 하측 전극층을 구비하는 반도체 발광소자이며, 상기 중간층은, 선상에 연재하는 적어도 하나의 중간 전극부를 갖고, 상기 상측 전극부와 상기 중간 전극부를 상기 지지 기판의 상면과 평행한 가상면 상에 투영 했을 때, 상기 상측 전극부와 상기 중간 전극부는, 평행 또는 서로 어긋난 위치 관계에 있고, 상기 상측 전극부와 상기 중간 전극부와의 사이의 거리는, 10~50 ㎛의 범위인 것을 특징으로 하는 반도체 발광소자.
(2) 상기 지지 기판과 상기 중간층과의 사이에, 반사층으로서의 금속층을 더 설치하는 상기 (1)에 기재의 반도체 발광소자.
(3) 성장 기판의 상방에, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차 형성하는 공정과, 상기 제2 도전형 반도체층 상에 중간 전극부를 포함한 중간층을 형성하는 공정과, 상기 중간층의 상방에, 지지 기판을 접합하는 공정과, 상기 성장 기판을 제거하여 상기 제1 도전형 반도체층을 노출하는 공정과, 상기 노출한 제1 도전형 반도체층 상에, 상측 전극부를 형성하는 공정을 구비하고, 상기 상측 전극부와 상기 중간 전극부를 상기 지지 기판의 상면과 평행한 가상면 상에 투영 했을 때, 상기 상측 전극부와 상기 중간 전극부는, 평행 또는 서로 어긋난 위치 관계에 있고, 상기 상측 전극부와 상기 중간 전극부와의 사이의 거리는, 10~50 ㎛의 범위인 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(4) 상기 중간층 상에, 반사층으로서의 금속층을 형성하는 공정을 더 구비하는 상기 (3)에 기재의 반도체 발광소자의 제조 방법.
본 발명의 반도체 발광소자는, 상측 전극부와 중간 전극부를 지지 기판의 상면과 평행한 가상면 상에 투영 했을 때, 상측 전극부와 중간 전극부가, 평행 또는 서로 어긋난 위치 관계에 있고, 게다가 상측 전극부와 중간 전극부와의 사이의 거리를 적정화하는 것에 의해, 저순방향 전압을 유지한 채로, 발광 출력을 향상시킬 수 있다.
본 발명의 반도체 발광소자의 제조 방법은, 상측 전극부와 중간 전극부를 지지 기판의 상면과 평행한 가상면 상에 투영 했을 때, 상측 전극부와 중간 전극부가, 평행 또는 게다가 상측 전극부와 중간 전극부와의 사이의 거리를 적정화하는 것에 의해, 저순방향 전압을 유지한 채로, 발광 출력을 향상시킬 수 있는 반도체 발광소자를 제조할 수 있다.
도 1는 본 발명에 따른 반도체 발광소자를 나타내는 모식도이다.
도 2는 본 발명에 따른 반도체 발광소자의 제조 공정을 나타내는 모식도이다.
다음으로, 본 발명의 반도체 발광소자의 실시 형태에 대해 도면을 참조하면서 설명한다. 도 1(a) 및 도 1(b)는, 본 발명에 따른 반도체 발광소자의 다이싱(dicing) 전의 단면 구조 및 다이싱 후의 소정의 칩의 평면도를 각각 모식적으로 나타낸 것이다.
도 1(a)에 도시한 바와 같이, 본 발명의 반도체 발광소자(1)는, 지지 기판(2)의 상면 측에, 중간 전극부(3a)를 포함한 중간층(3), 제2 도전형 반도체층(4), 활성층(5), 제1 도전형 반도체층(6) 및 상측 전극부(7)를 순차 구비하고, 지지 기판(2)의 하면측에 하측 전극층(8)을 구비하며, 중간층(3)은, 선 형상 또는 섬 형상에 연재하는 적어도 1개의 중간 전극부(3a)를 가진다.
또, 도 1(b)에 도시한 바와 같이, 이들 상측 전극부(7)와 상기 중간 전극부(3a)를 지지 기판(2)의 상면과 평행한 가상면 상에 투영 했을 때, 상측 전극부(7)와 중간 전극부(3a)는, 평행 또는 서로 어긋난 위치 관계(걸이형)에 있고, 상측 전극부(7)와 중간 전극부(3a)와의 사이의 거리 d(이하, 「전극간 거리 d」라고 한다.)는, 10~50 ㎛의 범위로 한다.
이와 같이, 상측 전극부(7)와 중간 전극부(3a)를 평행 또는 서로 어긋난 위치 관계에 배설하는 것에 의해, 활성층(5)의 발광 영역이 상측 전극부(7)에 대해서 어긋나, 광취출 효율 및 발광 출력을 향상시킬 수 있고, 또 전극간 거리 d를 10~50 ㎛의 범위로 하는 것에 의해, 저순방향 전압과 고광 출력을 양립시킬 수 있는 것이다.
전극간 거리 d를 10 ㎛ 미만으로 하면, 상측 전극부(7)의 직하에 흐르는 전류 성분이 크게 되고, 상측 전극부(7)와 중간 전극부(3a)를 지연 효과를 충분히 얻을 수 없다. 한편, 전극간 거리 d를 50 ㎛ 넘기게 하면, 상기 저항의 거리 성분이 증가하게 되어, 저순방향 전압을 실현할 수 없다.
제2 도전형 반도체층(4), 활성층(5), 제1 도전형 반도체층(6)을 구성하는 재료로서는, 예컨대 AlGaAs계 재료 및 AlGaInP계 재료를 예시할 수 있고, 지지 기판(2)의 재료는 이러한 재료에 따라 적당히 선택할 수 있다. 이러한 층(4, 5, 6) 및 지지 기판(2)의 두께는, 각각 1~10 ㎛, 10~500 ㎚(총두께), 1~10 ㎛ 및 100~400 ㎛로 할 수 있다. 또한 제1 도전형 반도체층(6)을 p형층으로 했을 경우에는 제2 도전형 반도체층(4)을 n형층으로 하고, 그 역도 동일한 양태이다.
상측 전극부(7)는, 예컨대 AuGe계 합금 재료로 이루어지는 오믹 컨택트층(50~500 ㎚) 및 Ti 재료 상에 Au 재료를 적층한 와이어 본딩용의 패드층(1~3 ㎛)을 가지는 구조로 할 수 있고, 하측 전극층(8)의 재료는, 지지 기판(2)의 재료에 따라 적당히 선택할 수 있다.
중간 전극부(3a)의 재료는, 예컨대 AuZn계 합금 재료로 할 수 있고, 중간층(3)의 중간 전극부(3a) 이외의 부분은, 예컨대 SiO2 또는 Si3N4 재료로 이루어지는 절연 재료로 형성할 수 있다. 웨이퍼 접합시에 표면의 요철이 적은 것이 바람직하기 때문에, 중간층(3)의 두께는, 절연 재료층과 동등의 두께인 것이 바람직하고, 50~500 ㎚로 하는 것이 바람직하다. 이것은, 두께가 50 ㎚ 미만에서는, 절연 불충분하게 될 우려가 있고, 또 500 ㎚를 넘어도 본원의 효과는 얻을 수 있지만, 500 ㎚를 넘어 두껍게 하면 절연 재료에 의한 광의 영향이 무시할 수 없게 되는 일이 있고, 또 두껍게 하는 것에 의한 효과도 기대하지 못하고 경제적이지 않게 되는 것이 고려되기 때문에 있다.
또, 지지 기판(2)과 중간층(3)과의 사이에, 반사층으로서의 금속층(9)을 더 설치하는 것이 바람직하다. 활성층(5)에서 발생한 광 중에서, 지지 기판(2) 측으로 향한 광을 상측 전극부(7)측으로부터 효율적으로 취출하기 위함이다. 금속층(9)은, 예컨대 Au, Al, Cu 또는 땜납 재료 등의 접합용 금속재료로 할 수 있고, 적~적외의 파장의 광을 발광층에서 발생시키는 경우에는, 동파장 범위에서 높은 광의 반사율을 갖는 Au 재료가 바람직하고, 그 두께는 100~1000 ㎚의 두께로 하는 것이 바람직하다. 100 ㎚ 미만의 경우에는, 광의 반사율이 저하되는 경우가 있고, 1000 ㎚를 넘는 두께로 하여도 본원의 효과는 얻을 수 있지만, 광의 반사율을 높게 하는 효과를 기대하지 못하고 경제적이지 않게 되는 것이다.
다음으로, 본 발명의 반도체 발광소자의 제조 방법의 실시 형태에 대해 도면을 참조하면서 설명한다. 도 2(a)~도 2(h)는, 본 발명에 따른 반도체 발광소자의 제조 공정을 모식적으로 나타낸 것이다.
본 발명의 반도체 발광소자(1)의 제조 방법은, 도 2(a)에 도시한 바와 같이, 성장 기판(10)의 상방에, 제1 도전형 반도체층(6), 활성층(5) 및 제2 도전형 반도체층(4)를 순차 형성한다. 이들 층(6, 5, 4)은 예컨대 MOCVD법을 이용하여 에피택셜 성장에 의해 형성할 수 있다. 성장 기판(10)은, 예컨대 GaAs 기판으로 할 수 있고, 그 두께는, 특별히 한정되지 않지만, 200~400 ㎛로 할 수 있다.
다음으로, 도 2(b) 및 도 2(c)에 도시한 바와 같이, 제2 도전형 반도체층(4) 상에 중간 전극부(3a)를 포함한 중간층(3)을 형성한다. 중간 전극부(3a)는, 예컨대 스패터링법, 전자빔 증착법 또는 저항 가열 증착법에 의해 제2 도전형 반도체층(4) 상에 증착한 후, 도 2(b)에 도시한 바와 같이, 소정의 형상으로 에칭한다. 그 후, 소정의 열처리를 시행하는 것에 의해 제2 도전형 반도체층(4)과의 사이의 컨택트 저항을 내릴 수 있다. 다음으로, 중간 전극부(3a) 및 제2 도전형 반도체층(4) 상에, 예컨대 스패터링법 또는 플라스마 CVD법에 의해 절연막을 성막하고, 예컨대 웨트 에칭 또는 드라이 에칭에 의해 중간 전극부(3a) 보다 상방의 절연막을 제거하여 도 2(c)에 도시한 바와 같은 중간층(3)을 형성한다.
다음으로, 도 2(d) 및 도 2(e)에 도시한 바와 같이, 중간층(3)의 상방으로 지지 기판(2)을 접합한다. 이 때, 미리 중간층(3) 상에 반사층으로서의 금속층(9)을 형성해 두는 것이 바람직하다. 금속층(9)은, 예컨대 Au, Al, Cu 또는 땜납 재료 등의 접합용 금속재료를 증착 하는 것에 의해 형성할 수 있고, 특히, 저온에서의 접합이 가능하고, 또 산화나 부식이 적기 때문에, Au 재료로 형성하는 것이 보다 바람직하다. 또, 이 금속층(9) 상에, 예컨대 Pt 재료로 이루어지는 확산 방지층(50~200㎚) 및 예컨대 Au 재료로 이루어지는 접합층(1~2㎛)을 형성하여도 무방하다. 이것에 대해, 지지 기판(2) 상에는, 미리 예컨대 AuGe계 합금 재료로 이루어지는 오믹 컨택트층(50~500㎚), 예컨대 Ti재료로 이루어지는 밀착층(50~200㎚) 및 예컨대 Au 재료로 이루어지는 접합층(1~2㎛)을 형성해 두는 것이 바람직하다. 또, 지지 기판(2)의 접합은, 예컨대 250~400 ℃의 범위의 온도로 15~120분간 가열 압착하는 것에 의한 것이 바람직하다. 금속층을 통해 접합 함으로써, 저온에서의 기판 접합이 가능하게 되어, 반도체층의 특성이나 구조를 열화 시키지 않고 접합할 수 있다.
그 후, 도 2(f)에 도시한 바와 같이, 성장 기판(10)을 제거하여 제1 도전형 반도체층(6)을 노출한다. 성장 기판(10)의 제거는, 예컨대 연마 또는 웨트 에칭에 의해 실시할 수가 있어 에칭액은, 성장 기판(10)의 재료에 따라 적당히 선택할 수 있다.
노출한 제1 도전형 반도체층(6) 상에는, 도 2(g)에 도시한 바와 같이, 상측 전극부(7)를 형성한다. 이 상측 전극부(7)는, 예컨대 오믹 컨택트층 상에 패드층을 증착하여, 포토리소그래피 후에 웨트 에칭을 시행하는 것에 의해, 도 1(b)에 도시한 바와 같이, 상측 전극부(7)의 상방측으로부터 지지 기판(2)의 상면에 투영 해 보았을 때, 상측 전극부(7)와 중간 전극부(3a)가, 평행 또는 서로 어긋난 위치 관계(걸이형)에 있고, 또 상측 전극부(7)와 중간 전극부(3a)와의 사이의 거리 d가 10~50 ㎛의 범위가 되도록 형성한다.
그 후, 소정의 열처리를 시행하는 것에 의해, 제1 도전형 반도체층(6)과의 사이의 컨택트 저항을 내릴 수 있다.
또, 지지 기판(2)의 하면측에 하측 전극층(8)을 증착하여 형성하고, 도 2(h)에 도시한 바와 같이 다이싱을 실시한다.
본 발명에 따른 반도체 발광소자는, 상술한 것 같은 방법을 이용하여 제조할 수 있다.
상술한 바와 것은, 이 발명의 실시 형태의 일례를 나타내는 것에 지나지 않고, 청구의 범위에서 다양한 변경을 가할 수 있다.
실시예
다음으로, 본 발명의 전류협착형 발광소자를 시험 제작하여, 성능을 평가했으므로, 이하에서 설명한다.
실시예는, 도 1에 나타내는 단면 구조를 갖고, GaAs 재료로 이루어지는 성장 기판(두께 : 280 ㎛) 상에, MOCVD법을 이용하여 Al0.4Ga0.6As재료로 이루어지는 n형 반도체층(두께 : 5㎛, 도판트(dopant) : Te, 농도 : 5 × 1017/cm3), InGaAs/AlGaAs 다중 양자 우물 구조의 활성층(두께 : 8/5㎚, 3조, 총두께 : 약 50 ㎚) 및 AlGaAs 재료로 이루어지는 p형 반도체층(두께 : 2 ㎛, 도판트 : C, 농도 : 1 × 1018/cm3)을 1회의 에피택셜 성장으로 순차 형성하고, 저항 가열 증착법에 의해 AuZn 합금(Zn 함유율 : 5질량%)으로 이루어지는 중간 전극부 재료를 증착하여, 소정의 포토리소그래피 후의 에칭에 의해 중간 전극부(두께 : 100 ㎚)를 형성한 후, 오믹 컨택트를 취하기 위해서, 400 ℃의 열처리를 시행하였다.
다음으로, 플라스마 CVD법에 의해, 중간 전극부 및 p형 반도체층 상에 Si3N4 재료를 성막하고, BHF 에칭액을 이용한 웨트 에칭에 의해, 중간 전극부 보다 상방의 Si3N4 재료를 제거하여 중간층을 형성하였다.
중간층 상에는, 반사층으로서 전자빔 증착법에 의해, Au 재료로 이루어지는 금속층(두께 : 500 ㎚)을 형성하고, 이 금속층 상에, Pt 재료로 이루어지는 확산 방지층(두께 : 100 ㎚) 및 Au 재료로 이루어지는 접합층(두께 : 1㎛)을 형성하였다. 또, 접합용으로 GaAs 재료로 이루어지는 지지 기판(두께 : 280 ㎛, 도판트 : Si, 농도 : 2 × 1018/cm3)을 준비하고, 이 위에는, 미리 AuGe계 합금(Ge함유율 : 12질량%) 재료로 이루어지는 오믹 컨택트층(두께 : 200 ㎚), Ti재료로 이루어지는 밀착층(두께 : 100 ㎚) 및 Au 재료로 이루어지는 접합층(두께 1 ㎛)을 형성해 두었다. 이들 중간층의 접합층과 지지 기판의 접합층을, 350 ℃으로 30분간 가열 압착하여, 지지 기판의 접합을 실시 하였다. 이와 같이 하여 얻어진 구조물에 대해, 실온의 암모니아수:과산화 수소수:수 = 1:12:18(체적비)의 액중에서 2시간 요동 시키는 것에 의해 웨트 에칭을 실시하여, 성장 기판의 제거를 실시 하였다.
다음으로, 노출한 n형 반도체층 상에, 저온 가열 증착법에 의해, AuGe계 합금(Ge함유율 : 12질량%) 재료로 이루어지는 오믹 컨택트층(두께 : 200 ㎚) 및 Ti재료 상에 Au 재료를 적층하여 패드층(Ti 두께 : 100 ㎚, Au 두께 : 2 ㎛)을 증착하고, 포토리소그래피 후에 웨트 에칭을 시행하는 것에 의해, 상측 전극부의 상방측으로부터 지지 기판의 상면에 투영하여 보았을 때, 상측 전극부와 중간 전극부가, 도 1(b)에 도시하는 위치 관계가 되도록, 전극간 거리를 표 1에 표시하는 값이 되도록 형성한 후, 380 ℃의 열처리를 시행하였다. 또한 도 1(b)에서, 칩의 구석에 형성된 부분은 와이어 본딩용의 패드부(100 ㎛ 각)이고, 이 부분으로부터 폭 20 ㎛의 상측 전극이 연장된 구조가 되고 있다. 또, 상측 전극부 및 중간 전극부의 개수는, 전극간 거리에 따라 적당히 선택하였다.
마지막으로, 인산 및 과산화 수소수의 혼합액을 이용하여 에칭에 의해 메사(mesa)를 형성하고, 다이서를 이용하여 다이싱 하는 것에 의해, 500 ㎛ 각의 정방형 칩을 제작 하였다.
이와 같이 하여 제작한 칩을 적분구(integrating sphere)에 설치하고, 전류 20 mA가 되도록 통전할 때의 순방향 전압 Vf(V) 및 발광 출력 Po(mW)를 측정 하였다. 이러한 결과를 표 1에 나타낸다. 또한 광출력은 전광속 분광 측정 시스템(Labshere사 제품 SLMS-1021-S)을 이용하여 측정 하였다.
Figure pct00001
표 1의 결과로부터, 실시예 1~4는, 비교예 1~3과 비교하여, 저순방향 전압을 유지한 채로, 발광 출력을 향상시키는 것이 가능하다는 것을 알 수 있다.
특히, 순방향 전압에 관해서는, 전극간 거리 d와의 명확한 상관을 볼 수 있고, 10=d(㎛)=50의 범위에서는, Vf = 1.55 이하이면, LED의 사용에 대해서 충분히 낮은 Vf를 얻을 수 있었다.
또, 발광 출력에 관해서는, 10=d(㎛)=50의 범위에서 Po = 4.9 mW 이상으로 하면, LED의 사용에 대해서 충분히 높은 광출력을 얻을 수 있었다.
산업상의 이용 가능성
본 발명에 의하면, 상측 전극부와 중간 전극부를 지지 기판의 상면과 평행한 가상면 상에 투영 했을 때, 평행 또는 서로 어긋난 위치 관계에 있고, 상측 전극부와 중간 전극부와의 사이의 거리를 적정화하는 것에 의해, 저순방향 전압을 유지한 채로, 발광 출력을 향상시킬 수 있는 반도체 발광소자를 제공할 수 있다.
본 발명의 반도체 발광소자의 제조 방법에 의하면, 상측 전극부와 중간 전극부를 지지 기판의 상면과 평행한 가상면 상에 투영 했을 때, 평행 또는 서로 어긋난 위치 관계에 있고, 상측 전극부와 중간 전극부와의 사이의 거리를 적정화하는 것에 의해, 저순방향 전압을 유지한 채로, 발광 출력을 향상시킬 수 있는 반도체 발광소자를 제조할 수 있다.
1 : 반도체 발광소자
2 : 지지 기판
3 : 중간층
3a : 중간 전극부
4 : 제2 도전형 반도체
5 : 활성층
6 : 제1 도전형 반도체
7 : 상측 전극부
8 : 하측 전극층
9 : 금속층
10 : 성장 기판

Claims (4)

  1. 지지 기판의 상면 측에, 중간 전극부를 포함한 중간층, 제2 도전형 반도체층, 활성층, 제1 도전형 반도체층 및 상측 전극부를 순차 구비하고, 상기 지지 기판의 하면측에 하측 전극층을 구비하는 반도체 발광소자에 있어서,
    상기 중간층은, 선 형상 또는 섬 형상에 연재하는 적어도 1개의 중간 전극부를 갖고,
    상기 상측 전극부와 상기 중간 전극부를 상기 지지 기판의 상면과 평행한 가상면 상에 투영 했을 때,
    상기 상측 전극부와 상기 중간 전극부는, 평행 또는 서로 어긋난 위치 관계에 있고, 상기 상측 전극부와 상기 중간 전극부와의 사이의 거리는, 10~50 ㎛의 범위인 것을 특징으로 하는 반도체 발광소자.
  2. 제1항에 있어서,
    상기 지지 기판과 상기 중간층과의 사이에, 반사층으로서의 금속층을 더 구비하는 반도체 발광소자.
  3. 성장 기판의 상방에, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차 형성하는 공정과,
    상기 제2 도전형 반도체층 상에 중간 전극부를 포함한 중간층을 형성하는 공정과,
    상기 중간층의 상방에, 지지 기판을 접합하는 공정과,
    상기 성장 기판을 제거하여 상기 제1 도전형 반도체층을 노출하는 공정과,
    상기 노출한 제1 도전형 반도체층 상에, 상측 전극부를 형성하는 공정을 구비하고,
    상기 상측 전극부와 상기 중간 전극부를 상기 지지 기판의 상면과 평행한 가상면 상에 투영 했을 때,
    상기 상측 전극부와 상기 중간 전극부는, 평행 또는 서로 어긋난 위치 관계에 있고,
    상기 상측 전극부와 상기 중간 전극부와의 사이의 거리는, 10~50 ㎛의 범위인 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  4. 제3항에 있어서,
    상기 중간층 상에, 반사층으로서의 금속층을 형성하는 공정을 더 구비하는 반도체 발광소자의 제조 방법.
KR1020117019645A 2009-02-10 2010-02-08 반도체 발광소자 및 그 제조 방법 KR101616150B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-028505 2009-02-10
JP2009028505A JP4871967B2 (ja) 2009-02-10 2009-02-10 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
KR20110120905A true KR20110120905A (ko) 2011-11-04
KR101616150B1 KR101616150B1 (ko) 2016-04-27

Family

ID=42561633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117019645A KR101616150B1 (ko) 2009-02-10 2010-02-08 반도체 발광소자 및 그 제조 방법

Country Status (7)

Country Link
US (1) US8809894B2 (ko)
EP (1) EP2398078B1 (ko)
JP (1) JP4871967B2 (ko)
KR (1) KR101616150B1 (ko)
CN (1) CN102388470B (ko)
TW (1) TWI488330B (ko)
WO (1) WO2010092783A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5304662B2 (ja) * 2009-02-18 2013-10-02 日立電線株式会社 発光素子
US9640728B2 (en) * 2010-02-09 2017-05-02 Epistar Corporation Optoelectronic device and the manufacturing method thereof
JP5722572B2 (ja) 2010-08-24 2015-05-20 矢崎総業株式会社 ワイヤハーネス
US8502244B2 (en) * 2010-08-31 2013-08-06 Micron Technology, Inc. Solid state lighting devices with current routing and associated methods of manufacturing
JP2012222082A (ja) * 2011-04-06 2012-11-12 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び照明装置
CN108807635A (zh) * 2012-07-18 2018-11-13 世迈克琉明有限公司 半导体发光器件
JP5957358B2 (ja) * 2012-10-16 2016-07-27 昭和電工株式会社 発光ダイオード、発光ダイオードランプ及び照明装置
JP6650143B2 (ja) * 2015-09-30 2020-02-19 ローム株式会社 半導体発光素子
CN107482098B (zh) * 2017-09-20 2023-05-09 南昌大学 一种薄膜led芯片结构
US11936338B2 (en) 2018-12-13 2024-03-19 Teikyo University Method for estimating operation voltage of solar battery cell in solar battery module and solar battery cell operation voltage estimation system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172217A (ja) * 2002-11-18 2004-06-17 Matsushita Electric Works Ltd 半導体発光素子
EP1592072A2 (de) * 2004-04-30 2005-11-02 Osram Opto Semiconductors GmbH Halbleiterchip für die Optoelektronik und Verfahren zu dessen Herstellung
JP2007221029A (ja) 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法
JP2007258326A (ja) * 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 発光素子
KR20090004675A (ko) * 2007-07-03 2009-01-12 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2766311B2 (ja) 1989-05-31 1998-06-18 株式会社東芝 半導体発光装置
US7511314B2 (en) * 2003-10-16 2009-03-31 Shin-Etsu Handotai Co., Ltd. Light emitting device and method of fabricating the same
US7998884B2 (en) * 2004-03-15 2011-08-16 Sharp Laboratories Of America, Inc. Method of forming a light emitting device with a nanocrystalline silicon embedded insulator film
CN100388515C (zh) * 2005-09-30 2008-05-14 晶能光电（江西）有限公司 半导体发光器件及其制造方法
US8097892B2 (en) 2006-02-14 2012-01-17 Showa Denko K.K. Light-emitting diode
DE102007020291A1 (de) * 2007-01-31 2008-08-07 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung einer Kontaktstruktur für einen derartigen Chip
TWI475716B (zh) * 2007-03-19 2015-03-01 Epistar Corp 光電元件
JP4985067B2 (ja) * 2007-04-11 2012-07-25 日立電線株式会社 半導体発光素子
JP5213010B2 (ja) 2007-04-13 2013-06-19 次世代半導体材料技術研究組合 半導体装置、その製造方法、及びその製造装置
JP4770785B2 (ja) 2007-04-25 2011-09-14 日立電線株式会社 発光ダイオード
US8410510B2 (en) * 2007-07-03 2013-04-02 Nichia Corporation Semiconductor light emitting device and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172217A (ja) * 2002-11-18 2004-06-17 Matsushita Electric Works Ltd 半導体発光素子
EP1592072A2 (de) * 2004-04-30 2005-11-02 Osram Opto Semiconductors GmbH Halbleiterchip für die Optoelektronik und Verfahren zu dessen Herstellung
JP2007221029A (ja) 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法
JP2007258326A (ja) * 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 発光素子
KR20090004675A (ko) * 2007-07-03 2009-01-12 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자 및 그 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
특허 문헌 1 : 일본특허공개 평3-3373호 공보

Also Published As

Publication number Publication date
KR101616150B1 (ko) 2016-04-27
EP2398078B1 (en) 2019-07-24
JP4871967B2 (ja) 2012-02-08
TW201036218A (en) 2010-10-01
US20120007116A1 (en) 2012-01-12
EP2398078A4 (en) 2014-01-08
CN102388470B (zh) 2013-12-18
CN102388470A (zh) 2012-03-21
US8809894B2 (en) 2014-08-19
TWI488330B (zh) 2015-06-11
EP2398078A1 (en) 2011-12-21
JP2010186802A (ja) 2010-08-26
WO2010092783A1 (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
KR20110120905A (ko) 반도체 발광소자 및 그 제조 방법
US10032961B2 (en) Semiconductor light emitting device
JP5312988B2 (ja) 光半導体装置及びその製造方法
TWI502774B (zh) Semiconductor light emitting element and manufacturing method thereof
JP2004503096A (ja) ＩｎＧａＮベースの発光ダイオードチップ及びその製造方法
JP5405039B2 (ja) 電流狭窄型発光素子およびその製造方法
JP2011129724A (ja) 半導体発光素子およびその製造方法
TWI438923B (zh) 光電元件製造方法
JP6190591B2 (ja) 半導体発光素子
JP6886261B2 (ja) 半導体発光素子の製造方法
JP6198396B2 (ja) 半導体発光素子
JP2014107475A (ja) 半導体発光素子
JP2014116412A (ja) 半導体発光素子
JP5755511B2 (ja) 半導体発光素子およびその製造方法
KR20020003844A (ko) AlGaInP계 LED 제작 방법
TW200828627A (en) Light-emitting diode and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant