KR20110119503A - Ｃｍｏｓ 이미지 센서의 암 전류를 감소시키기 위한 응력 엔지니어링 - Google Patents

Ｃｍｏｓ 이미지 센서의 암 전류를 감소시키기 위한 응력 엔지니어링 Download PDF

Info

Publication number
KR20110119503A
KR20110119503A KR1020100097454A KR20100097454A KR20110119503A KR 20110119503 A KR20110119503 A KR 20110119503A KR 1020100097454 A KR1020100097454 A KR 1020100097454A KR 20100097454 A KR20100097454 A KR 20100097454A KR 20110119503 A KR20110119503 A KR 20110119503A
Authority
KR
South Korea
Prior art keywords
stress
layer
substrate
active pixel
pixel cell
Prior art date
Application number
KR1020100097454A
Other languages
English (en)
Other versions
KR101149646B1 (ko
Inventor
루상 샤오
나이원 청
충터 린
츠언신 쳉
서궈 우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20110119503A publication Critical patent/KR20110119503A/ko
Application granted granted Critical
Publication of KR101149646B1 publication Critical patent/KR101149646B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

액티브 픽셀 셀 구조물 및 이런 구조물을 마련하는 방법은 액티브 픽셀 셀을 위한 암 전류와 백색 셀 카운트를 감소시킬 수 있다. 액티브 픽셀 셀을 마련하는 공정은 기판에 액티브 픽셀 셀의 증가된 암 전류와 백색 셀 카운트를 야기할 수 있는 응력을 도입한다. 야기된 응력에 대항하는 응력을 가지는 프리-메탈 유전체 층의 일부로서 응력 층을 증착함으로써, 암 전류 및 백색 셀 카운트 모두를 감소시킬 수 있다. 만일 액티브 픽셀 셀의 트랜지스터가 NMOS이면, 캐리어 이동도는 인장 응력 층에 의해 또한 증가될 수 있다. 라만 분광법은 응력 층의 증착 전에 기판에 가해진 응력을 측정하기 위해 사용될 수 있다.

Description

ＣＭＯＳ 이미지 센서의 암 전류를 감소시키기 위한 응력 엔지니어링 {STRESS ENGINEERING TO REDUCE DARK CURRENT OF CMOS IMAGE SENSORS}
본 발명은 CMOS 이미지 센서(complementary metal-oxide-semiconductor image sensor)에 관한 것으로, 더욱 상세하게는, CMOS 이미지 센서의 암 전류를 감소시키는 것에 관한 것이다.
CMOS 이미지 센서(CIS)는 다른 종류의 이미지 소자와 비교하여 온-칩 신호 처리(on-chip signal processing) 능력, 낮은 가격 및 낮은 전력 소모와 같은 이점 때문에 최근 인기를 얻고 있다. 게다가, 퍼-픽셀 기반(per-pixel basis)에 더 많은 특성을 부가하는 것과 결합하여, 미세한 서브-마이크론 노드(sub-micron nodes)로의 칩 산업의 꾸준한 전진은 CCDs(charge-coupled devices) 보다 빠르게 CIS 해결책을 모색한다. CIS 기술은 이미징(imaging), 타이밍(timing), 판독(readout) 기능을 동일한 소자에 집적하게 하는 것을 가능하게 하였다. 또한, CIS 기술은 디스플레이-중심형 어플리케이션(display-centric application)의 확장된 어레이(expanding array)를 제공하는 실제적인 시스템-온-칩(system-on-a-chip) 해결책을 가능하게 했다.
암 전류(dark current)는 이미지 센서의 성능을 특징짓기 위해 사용되는 중요한 파라미터 중 하나이다. 암 전류(누설 전류(leakage current))는 광자(photon)가 소자로 진입하지 않을 때, 포토다이오드(photodiode)와 같은, 감광성 소자(photosensitive)를 통해 흐르는 전기적 전류이다. 픽셀 사이즈가 감소할수록, 또한, CIS의 포토다이오드에 의해 받은 광자의 양도 감소한다. 그 결과, 암 전류의 영향은 더욱 확연해진다. 그러므로, 암전류를 최소화하는 것은 개선된 CIS에서 중요한 문제이다. 이는 이하에서 기술된다.
본 발명은 CMOS 이미지 센서에 관한 것으로, 더욱 상세하게는, CMOS 이미지 센서의 암 전류를 감소시키는 기판상의 액티브 픽셀 셀 및 이를 마련하는 방법을 제공함을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른, 기판상의 액티브 픽셀 셀은 셀로우 트렌치 분리(shallow trench isolation : STI) 구조물, 상기 STI 구조물에 인접한 포토다이오드, 상기 액티브 픽셀 셀의 동작을 제어하는 트랜지스터 및 상기 액티브 픽셀 셀의 소자 상에 증착된 응력 층(stress layer)를 포함하며, 프리-메탈 유전체 층(pre-metal dielectric(PMD) layer)의 증착 전에 기판 공정에 의해 야기된 제1 응력은 상기 액티브 픽셀 셀의 포토다이오드의 암 전류(dark current) 및 백색 셀 카운트(white cell counts)를 증가시키며, 상기 소자는 상기 포토다이오드, 상기 STI 구조물 및 상기 트랜지스터를 포함하고, 상기 응력 층은 상기 기판에 가해진 상기 제1 응력에 대항하는 제2 응력을 가지며, 상기 제2 응력은 상기 제1 응력에 야기된 상기 암 전류와 상기 백색 셀 카운트를 감소시킨다.
여기서, 상기 STI 구조물은, 라이너 유전체 층(liner dielectric layer) 및 갭-필 유전체 층(gap-fill dielectric layer)을 포함하며, 상기 라이너 유전체 층 및 상기 갭-필 유전체 층은 식각에 의해 생성된 셀로우 트랜치에 증착될 수 있다.
한편, 상기 응력 층은 질화물 층(nitride layer), 산질화물 층(oxynitride layer), 산화물 층(oxide layer)과 질화물 층의 합성, 산화물 층과 산질화물 층의 합성으로 이루어진 그룹으로부터 선택되며, 상기 응력 층은 상기 프리-메탈 유전체 층의 일부임이 바람직하다.
한편, 상기 제1 응력은 압축력이고, 상기 제2 응력은 인장력이며, 상기 트랜지스터는 NMOS(n-type metal-on-semiconductor)이고, 상기 NMOS 트랜지스터의 캐리어 이동도는 상기 응력 층의 상기 인장 응력에 기인하여 증가할 수 있다.
한편, 본 발명의 다른 실시 예에 따른, 기판상의 액티브 픽셀 셀은 셀로우 트렌치 분리(shallow trench isolation : STI) 구조물, 상기 STI 구조물에 인접한 포토다이오드, 상기 액티브 픽셀 셀의 동작을 제어하는 NMOS(n-type metal-on-semiconductor) 트랜지스터 및 상기 액티브 픽셀 셀의 소자 상에 증착된 응력 층를 포함하며, 프리-메탈 유전체 층(pre-metal dielectric(PMD) layer)의 증착 전에 기판 공정에 의해 야기된 제1 응력은 상기 액티브 픽셀 셀의 포토다이오드의 암 전류(dark current) 및 백색 셀 카운트(white cell counts)를 증가시키며, 상기 응력 층은 프리-메탈 유전체 층의 일부이며, 상기 소자는 상기 포토다이오드, 상기 STI 구조물 및 상기 트랜지스터를 포함하고, 상기 포토다이오드는 상기 STI 구조물 옆에 배치되며, 상기 응력 층은 상기 기판에 가해진 상기 제1 응력에 대항하는 제2 응력을 가지며, 상기 제2 응력은 상기 제1 응력에 야기된 상기 암 전류와 상기 백색 셀 카운트를 감소시키고, 상기 NMOS 트랜지스터의 캐리어 이동도를 증가시킨다.
한편, 본 발명의 다른 실시 예에 따른, 기판상에 액티브 픽셀 셀을 마련하는 방법은 상기 기판상에 셀로우 트렌치 분리(STI) 구조물을 생성하는 단계, 라만 분광법(Raman Spectroscopy)를 사용하여, 상기 제1 응력을 측정하는 단계, 응력 층을 위해 필름의 제2 응력을 선택하는 단계 및 상기 기판상에 상기 제2 응력을 갖는 상기 응력 층을 증착하는 단계를 포함하며, 상기 STI 구조물의 생성 동안, 제1 응력은 상기 기판에 가해지며, 상기 제1 응력은 라만 피크 이동 데이터에 의해 반영되며, 상기 제2 응력은 상기 STI 구조물의 생성에 기인한 제1 응력에 대항하기 위해 사용되며, 상기 응력 층은 상기 기판에 형성된 액티브 픽셀 셀의 소자를 커버(cover)하고, 상기 형성된 소자는 상기 STI 옆의 포토다이오드, 트랜지스터를 포함하고, 상기 응력 층의 증착은 상기 기판에 가해지는 상기 제2 응력을 야기하고, 상기 제2 응력은 상기 제1 응력에 대항하고, 상기 제2 응력을 가지는 상기 응력 층의 증착은 암 전류와 백색 셀 카운트를 감소시킨다.
여기서, 상기 라만 피크 이동 데이터는 STI가 생성된 후 바로 수집되며, 상기 라만 피크 이동 데이터는 상기 액티브 픽셀 셀의 소자가 상기 기판상에 형성된 후 및 프리-메탈 유전체 층(pre-metal dielectric(PMD) layer)이 증착되기 전에 수집될 수 있다.
한편, 상기 응력 층은 형성된 상기 액티브 픽셀 셀의 소자 상에 배치된 PMD 층의 일부이고, 상기 응력 층은 질화물 층, 산질화물 층, 산화물 층과 질화물 층의 합성, 산화물 층과 산질화물 층의 합성으로 이루어진 그룹으로부터 선택되며, 상기 제2 응력은 약 0.5GPa에서 약 1.5GPa 사이임이 바람직하다.
한편, 상기 제1 응력은 압축력이고, 상기 제2 응력은 인장력이며, 상기 액티브 픽셀 셀의 트랜지스터는 NMOS(n-type metal-on-semiconductor)이며, 상기 인장 제2 응력은 상기 NMOS 트랜지스터의 캐리어 이동도를 증가시킬 수 있다.
한편, 본 발명의 다른 실시 예에 따른, 기판에 액티브 픽셀 셀을 마련하는 방법은 상기 기판에 셀로우 트렌치 분리(STI) 구조물을 생성하는 단계이며, 프리-메탈 유전체 층의 증착 전에 기판 공정 동안 제1 응력이 기판에 가해지며, 상기 제1 응력은 라만 피크 이동 데이터에 의해 수량화되는, 단계 및 상기 기판에 제2 응력을 갖는 응력 층을 증착하는 단계를 포함하며, 상기 응력 층은 상기 기판에 형성된 액티브 픽셀 셀의 소자를 커버(cover)하고, 상기 형성된 소자는 상기 STI 옆의 포토다이오드 및 트랜지스터를 포함하고, 상기 응력 층의 증착은 상기 기판에 가해지는 상기 제2 응력을 야기하고, 상기 제2 응력은 상기 제1 응력에 대항하고, 상기 제2 응력을 갖는 상기 응력 층의 증착은 상기 포토다이오드의 암 전류와 백색 셀 카운트를 감소시킨다.
본 개시물은 첨부된 도면과 함께 이하의 상세한 설명에 의해 쉽게 이해되어질 것이고, 참조 부호는 구조 요소를 지시한다.
도 1은 본 발명의 일 실시 예에 따른, 액티브 픽셀 셀(active pixel cell)의 단면도,
도 2는 본 발명의 일 실시 예에 따른, STI 구조물을 마련하는 흐름도,
도 3a는 본 발명의 일 실시 예에 따른, 마이크로-라만 분광법(micro-raman spectroscopy)을 사용함으로써 기판의 다수의 STI 생성 단계에서 피크 이동(peak shifts)을 도시한 그래프,
도 3b는 본 발명의 일 실시 예에 따른, 라만 피크 이동과 암 전류 사이의 연관관계를 도시한 그래프,
도 3c는 본 발명의 일 실시 예에 따른, STI의 하부 코너(코너 322)에서 발생하는 높은 응력을 도시한 도면,
도 4는 본 발명의 일 실시 예에 따른, 액티브 픽셀 셀의 소자 상에 증착된 응력 층을 도시한 도면,
도 5a는 본 발명의 일 실시 예에 따른, 액티브 픽셀 셀 상에 증착된 응력 층의 인장 필름 응력의 함수로서, 암 전류와 백색 셀 카운트(white cell count)의 다이어그램을 도시한 도면,
도 5b는 본 발명의 일 실시 예에 따른, 필름 응력과 라만 피트 이동 사이의 상관관계를 도시한 도면,
도 6a는 본 발명의 일 실시 예에 따른, 소자 각각의 암 전류와 백색 셀 카운트를 줄이기 위해 포토다이오드 소자를 가지는 기판에 응력 층을 증착하는 프로세스 흐름도,
도 6b는 본 발명의 일 실시 예에 따른, 라만 분광법의 피크 이동 데이터를 취하는 기판에 5개의 영역의 도면,
도 6c는 본 발명의 일 실시 예에 따른, 2개 서브-층(sub-layers)으로 구성된 응력 층을 나타낸 도면, 그리고
도 6d는 본 발명의 일 실시 예에 따른, 소자 각각의 암 전류와 백색 셀 카운트를 줄이기 위해 포토다이오드 소자를 가지는 기판에 응력 층을 배치하는 프로세스 흐름도이다.
이하의 개시물은 본 발명의 다른 특징을 구현하기 위해, 많은 다른 실시 예들과 예들을 제공함이 이해된다. 구성과 배열의 특정한 예들은 본 개시물을 간소화하기 위해 이하에 기술된다. 물론, 이들은 예에 불과하며 제한하려는 의도는 아니다. 게다가, 본 개시물은 다양한 예에서 참조 부호 및/또는 문자를 반복할 수 있다. 이런 반복은 간소화와 명확화를 위한 것이고 논의된 다양한 실시 예들 및/또는 구성 사이의 관계에 영향을 주는 것은 아니다.
도 1은 본 발명의 일 실시 예에 따른, 액티브 픽셀 셀(100)의 단면도를 도시한다. CIS인 액티브 픽셀 셀(100)은 포토 다이오드(105), 트랜지스터(101) 및 분리 구조물(isolation structures)(102)을 포함한다. 픽셀 셀(100)의 일 부분(110)은 자세히 도시하지 않았다. 일 부분(110)은 하나 또는 그 이상의 트랜지스터, 확산 영역(diffusion region) 및 추가적인 분리 구조물을 포함할 수 있다. 액티브 픽셀 셀(100)은 5T(5개의 트랜지스터), 4T, 3T 또는 1T 픽셀 셀과 소정 타입의 픽셀 셀이 될 수 있다. 4T 픽셀 셀을 위한 4개의 트랜지스터와 같은 트랜지스터는 액티브 픽셀 셀(100)에서 액티브 픽셀 셀(100)의 동작을 제어하기 위해 사용된다. 실시 예들에서, 트랜지스터(101)는 NMOS(n-type metal-oxide-semiconductor)이고, 포토다이오드(105)는 n-형 포토다이오드이고, 이들 모두 P-에피택셜 층(P-epitaxial layer)(120)에 생성된다. P-에피택셜 층(120)은 실리콘 기판(150) 상에 증착된다. 실시 예들에서, 포토 다이오드(105)는 P-형 피닝 층(pinning layer)(104)을 포함한다. 트랜지스터(101)는 게이트 유전체 층(gate dielectric layer)(106), 게이트 층(gate layer)(107) 및 스페이서(spacer)(108)를 포함한다. 게이트 유전체 층(106), 게이트 층(107) 및 스페이서(108) 각각은 하나 또는 그 이상의 층으로 생성될 수 있다. 실시 예들에서, 분리 구조물(102)은 라이너 유전체 층(liner dielectric layer)(109)와 갭-필 유전체 층(gap-fill dielectric layer)(111)을 포함할 수 있는 셀로우 트렌치 분리 구조물(shallow trench isolation(STI) structure)이다.
실시 예들에서, 분리 구조물(102)은 포토 다이오드(105)와 트랜지스터(101)의 형성 전에 생성된다. 분리 구조물(102)이 생성되는 동안, 응력(stress)은 실리콘 기판(150)의 실리콘, 또는 더욱 정확하게는 에피택셜 층(120)의 실리콘에 도입된다. 만일 분리 구조물(102)이 STI 구조물이면, 그것의 생성은 포토 레지스트 패터닝(photoresist patterning), 실리콘 식각(silicon etching), 유전체 필름 증착(dielectric film deposition) 등을 포함할 수 있다.
도 2는 본 발명의 일 실시 예에 따른, STI 구조물을 마련하는 프로세스 흐름도(200)를 나타낸다. 프로세스 흐름도(200)는 트렌치 식각 동안 실리콘 표면을 보호하기 위해 사용되는 보호 유전체 층(protective dielectric layer)을 실리콘 기판에(더욱 자세하게는 실리콘 기판의 에피택셜 층에) 증착하는 단계(201)를 포함한다. 보호 유전체 층의 증착 후에, 단계 203에서 기판은 STI의 영역을 정의하기 위해 패턴(patterned)된다. 패터닝 단계는 포토레지스트 층(photoresist layer)과 포토리소그래피(photolithography)의 증착을 포함하지만, 이에 제한되는 것은 아니다. 실시 예들에서, 프로세스 흐름도(200)는 단계 203 전에 반사 방지 막(anti reflective coating : ARC) 층을 증착하는 선택적인 단계 202를 포함한다. 실시 예들에서, 실리콘 산화질화물 층(silicon oxynitride layer)이 ARC 층으로 사용된다. ARC 층은 STIs(102)와 같은, STI 구조물의 리소그래피를 돕기 위해 증착된다. STI 패턴이 생성된 후, 단계 205에서 기판은 패터닝 후에 노출된 보호 유전체 층을 제거하기 위한 식각을 거치며, 이에 따라, 단계 206에서, 분리 트렌치를 생성하기 위한 실리콘 트렌치(셀로우 트렌치) 식각이 일어난다. 만일 ARC 층이 사용되면, 단계 205은 Si 트렌치 식각 이전에 ARC 층을 제거하는 단계를 포함한다. 단계 206 후에,단계 207에서 잔여 포토레지스트(또는 식각-후 포토레지스트) 및 남은 보호 유전체 층은 기판으로부터 제거된다. 만일 ARC 층이 사용되면, 단계 207은 ARC 층을 제거하는 단계를 포함한다.
단계 207 후에, 단계 208에서 라이너 유전체 층은 셀로우 분리 트렌치(STIs)를 따라 성장한다. 라이너 유전체 층은 900-1100℃과 같은, 높은 온도에서 공정 가스를 포함하는 산소를 사용하여 성장된 실리콘 이산화물 층(silicon dioxide layer)일 수 있다. 실시 예들에서, 라이너 층의 두께는 약 25Å에서 약 250Å 사이이다. 높은 공정 온도와 라이너 층의 성장은 실리콘 식각(셀로우 트렌치 식각)에 의해 야기된 손상을 보수(repair)하는데 도움이 된다. 실시 예들에서, 도 1의 라이너 유전체 층(109)과 같은 라이너 층의 성장 후에, 기판은 불활성 환경(insert environment)(또한, 단계 208 동안)에서 900-1100℃과 같은 높은 온도에서, 성장-후 어닐링(anneal)을 거친다. 높은 온도 어닐링은 실리콘 크리스탈 결함(silicon crystal defects)을 방지(또는 감소, 또는 보수)하기 위해 사용된다. 산화물 성장과 성장-후 어닐링 후에, 도 1의 갭-필 유전체 층(111)과 같이, 유전체 갭-필 층은 단계 210에서 STIs를 채우도록 증착된다. 실시 예들에서, 산화물 층은 고-밀도 플라즈마(high-density plasma : HDP) 공정과 같은 플라즈마 공정(plasma process)을 사용하여 증착된다.
단계 210 후에, STIs 외부의 갭-필 층과 라이너 층을 포함하는 유전체 층은 단계 211에서 제거된다. 실시 예들에서, 초과 유전체 층은 화학적 기계적 평탄화(chemical mechanical planarization : CMP) 공정에 의해 제거된다. STI 구조물이 생성된 후에, 트랜지스터와 포토다이오드를 생성하기 위한 추가적인 공정 순서가 수행된다. 예를 들어, 추가적인 공정은 필름 증착, 포토레지스트 패터닝, 임플란트(implant), 식각 등을 포함할 수 있다.
STIs 생성 동안, 실리콘 기판(또는 더욱 정확히 에피택셜 층)은 Si 기판에 손상과 응력을 주는 다양한 공정 단계를 거친다. 예를 들어, STI 식각(또는 실리콘 트렌치 식각)은 기판으로부터 실리콘을 제거하고, 기판에 손상을 준다. 산화물 라이너 층의 성장, 성장-후 어닐링 및 STI를 채우기 위한 갭-필 산화물 증착은 격자 부정합(lattice mismatch) 때문에 실리콘 기판에 응력을 준다. 도 3a는 본 발명의 일 실시 예에 따른, 마이크로-라만 분광법을 사용함으로써 기판의 다수의 STI 생성 단계에서 피크 이동을 도시한 그래프이다. 데이터는 라만 피크 이동이 STI 생성(포인트 301, 실리콘 베이스)의 공정 순서 전에 약 520.cm-1임을 보여준다. 도 3a에서, 데이터 포인트(303)는 데이터 포인트(302)의 단계 이후 단계에서 기판에 취해진다. 유사하게, 데이터 포인트(304)의 단계는 데이터 포인트(303) 이후이다. 도 2에 도시된 단계와 같이, STI 생성을 위한 기판 공정의 단계들은 기판에 가해진 압축 응력을 나타내는 라만 피크 이동(cm-1)의 증가를 야기한다.
상술한 바와 같이, 도 3a의 점(301)은 STI 생성 전에 얻어진다. 공정이 진행됨에 따라, 기판에 가해진 압축 응력은 증가한다. 도 3b는 본 발명의 일 실시 예에 따른, 라만 피크 이동(Raman peak shift)과 암 전류(dark current) 사이의 상관 관계를 나타낸다. 라만 피크 이동이 증가할 때, 기판에 가해진 압축 응력은 증가하고, 곡선(311)에 의해 나타난 것 같이, 암 전류의 증가를 야기한다. 곡선(311)은 단지 예에 불과하다. 라만 피크 이동과 암 전류의 관계는 선형(linear)일 수 있거나 비선형(non-linear)일 수 있다. 암 전류가 증가하는 것과 상관 관계있는 라만 피크의 증가를 나타내는 한, 다른 형태의 곡선 또한 가능하다.
상술한 바와 같이, 더 높은 라만 피크 이동은 더 높은 압축 응력을 나타낸다. 실시 예에서 STI 구조물의 응력 시뮬레이션 연구는 도 3c에 도시된 바와 같이, 매우 높은 응력은 STI의 하부 코너(코너 322)에서 발생할 수 있음을 나타낸다. 도 1은 STI 구조물(102)의 높은 응력 코너(코너 322)는 포토다이오드(105)에 매우 근접하다는 것을 보여준다. STI 생성의 압축 응력은 인접한 포토 다이오드에 직접적으로 영향을 주고, 암 전류의 증가를 야기한다. 포토다이오드에서 높은 암 전류는 동작하지 않는 포토다이오드가 증착하지 않도록 할 수 있고, "백색(픽셀) 셀"(또는 기능하지 않는 셀)이 된다.
도 4는 본 발명의 일 실시 예에 따른, 액티브 픽셀 셀(100)의 소자 상에 증착된 응력 층(401)을 나타낸다. 액티브 픽셀 셀(100)은 도 1에서와 유사한 셀로우 트렌치 분리(STI) 구조물(102)과 NOMS 트랜지스터(101) 사이에 배치되는 포토 다이오드(105)를 포함한다. 실시 예들에서, STIs(102)와 같은, STI 구조물의 생성은 기판에 압축 응력을 가한다. STIs(102)에 의해 가해진 압축 응력(403)에 대항하기 위해 인장 응력(402)을 갖도록 액티브 픽셀 셀(100)에 응력 층(401)을 증착하는 것은 포토다이오드(105)에서 암 전류의 출현(크기)을 감소시킬 수 있다. 실시 예들에서, 응력 층(401)의 인장 응력(402)은 기판(150)에 STIs에 의해 가해진 압축 응력(403)에 비례할 수 있다. 더 높은 압축 응력(403), 더 높은 인장 응력(402)은 압축 응력에 대항하고, 암 전류를 감소시키기 위해 필요하다.
게다가, NMOS 트랜지스터(101)의 응력 층(401)에 의해 가해진 인장 응력은 트랜지스터의 이동도(mobility)를 증가시킨다. 그 결과, 응력 층(401)을 증착하는 것은 NMOS 트랜지스터를 더욱 빠르게 하고, 이미지 래그(image lag)를 향상시키는 향상된 NMO 트랜지스터 이동성의 이점을 추가한다. 응력 층(401)은 실리콘 질화물(silicon nitride), 실리콘 산질화물(silicon oxynitride), 실리콘 산화물(silicon oxide) 등과 같은, 유전체 필름일 수 있으며, 프리-메탈 유전체 층(pre-metal dielectric(PMD) layer)의 일부이다. 추가적인 유전체 층은 PMD 층의 형성을 완성하기 위해 응력 층 상에 증착될 수 있다.
표 1은 도 4에 도시된 바와 같이, 1 GPa 질화물 필름이 액티브 픽셀 셀 상에 증착될 때, 백색 셀 카운트와 암 전류의 감소와 NMOS의 N-캐리어(carrier) 이동도의 증가를 나타낸다. 데이터는 소자 상에 1 GPa 질화물 필름의 증착으로 암 전류와 백색 셀 카운트가 7% 감소되는 것을 나타낸다.
포토다이오드와 액티브 픽셀의 트랜지스터 상에 인장 필름의 증착으로 백색 셀 카운트와 암 전류의 감소
변화율(%)
백색 셀 카운트 7% 감소
암 전류 7% 감소
NMOS의 N-캐리어 이동도 5% 증가
인장 필름의 증착과 함께, 백색 셀 카운트와 암 전류는 감소된다. 도 5a는 본 발명의 일 실시 예에 따른, 액티브 픽셀 상에 증착된 응력 층의 인장 필름 응력의 함수로서, 암 전류와 백색 셀 카운트를 도시한다. 곡선(501)은 인장 필름 응력이 증가하면 암 전류가 감소하는 것을 나타내고, 곡선(502)은 인장 필름 응력이 증가하면 백색 셀 카운트가 감소하는 것을 나타낸다. 곡선(501,502)은 인장 필름 응력의 증가는 암 전류와 백색 셀 카운트의 감소를 돕는 것을 입증하기 위해 사용된 예에 불과하다. 다른 형태의 곡선 또한 가능하다. 높은 필름 응력은 필름 및/또는 기판의 갈라짐(crack)을 야기할 수 있기 때문에, 언급하기 위한 하나는 인장 필름 응력이 매우 높은 값으로 증가는 것은 제한될 수 있다.
상술한 바와 같이, 서로 다른 공정들이 액티브 픽셀 셀 소자를 마련하기 위해 사용될 수 있으며, 다른 공정 및/또는 공정 순서는 기판에 STIs, 포토 다이오드 및 트랜지스터를 마련하기 위해 사용될 수 있다. 상술한 바와 같이, 라만 분광법은 STI 생성에 의해 기판에 가해진 압축 응력을 측정하기 위해 사용될 수 있다. 피크 이동이 더 높을수록 ,압축 응력이 더 높아진다.
도 5b는 본 발명의 일 실시 예에 따른, 필름 응력과 라만 피크 이동 사이의 상관 관계 다이어그램을 나타낸다. 곡선(511)은 기판에 라만 피크 이동의 측정을 위해 기판에 가해진 압축 응력 사이의 상관관계를 나타낸다. 높은 압축 응력에 대항하기 위해, 높은 응력을 가지는 인장 필름이 증착되는 것이 필요하다. 곡선(512)은 기판에 가해진 압축 응력에 대항하기 위해 액티브 픽셀 셀의 소자 상에 증착된 응력 필름에 대한 인장 필름 응력 사이의 상관 관계를 나타낸다. 기판에 가해진 응력에 대항하는 응력을 가지는 응력 층을 증착함으로써, 암 전류와 백색 셀 카운트는 감소될 수 있다. 상술한 예에서, 응력 층이 증착되기 전에 기판에 가해진 응력은 압축력 있으며, 대항하는 인장 응력 층은 증착된다. 만일 기판에 가해지는 응력이 인장력 있으면, 인장 응력은 또한 암 전류와 백색 셀 카운트를 증가시킨다. 이런 환경에서, 대항하는 압축력 있는 응력을 가지는 응력 층은 암 전류와 백색 셀 카운트 증가에서 인장 응력의 부정적인 효과를 감소시키기 위해 증착될 필요가 있을 수 있다. 도 5b에 나타난 곡선(511, 512)은 단지 예에 불과하다.
높은 라만 피크 이동을 가지는 높은 응력(기판에 압축 응력 및 응력 층의 인장 응력)의 상관 관계를 입증하는 다른 형태의 곡선 또한 적용된다.
곡선(511, 512)은 응력 층(유전체 층)이 기판에 가해진 압축 응력에 대항하기 위해 어느 정도의 인장이 요구되는지 결정하기 위해 액티브 픽셀 셀(또는 CIS 소자)을 생성하기 위한 기판 공정을 나타낼 수 있다(또는 특징지을 수 있다). STI 생성에 더하여, 게이트 유전체 증착 등과 같은, 다른 기판 공정 단계는 기판에 응력을 도입할 수 있다. 실시 예들에서, 인장 필름의 증착 전에, 라만 분광법은 압축 응력이 기판 공정에 의해 얼마나 도입되는지 결정하기 위해 기판에 적용될 수 있다. 곡선(511, 512)과 같은, 라만 피크 이동과 수립된 상관 관계 곡선의 측정에 기초하여, 측정된 압축 응력에 대항하는 인장 필름 응력이 확인될 수 있다. 확인된 인장 응력에 기초하여, 확인된 인장 필름 응력을 생성하는 특정한 필름 증착 레시피(recipe)가 선택될 수 있으며, 도 4의 층(401)과 같은, 응력 층을 증착하기 위해 사용된다.
도 6a는 본 발명의 일 실시 예에 따른, 소자의 암 전류와 백색 셀 카운트를 감소하기 위한 포토 다이오드 소자를 가지는 기판에 응력 층을 증착하는 프로세스 흐름도(600)를 나타낸다. 실시 예들에서, 포토다이오드는 CISs의 액티브 픽셀 셀의 일부분이다. 프로세스 흐름도(600)는 기판에 STI 구조물을 생성하기 위해 기판을 처리하는 단계(601)에서 시작한다. 실시 예들에서, STI 구조물 생성하는 것이 포함된 공정 단계가 도 2와 관련하여 상술 된 바 있다. 본 발명의 일 실시 예에 따르면, 단계(601) 후에, 라만 분광법은 단계(602)에서, 기판에 피크 이동을 측정하기 위해 사용된다. 실시 예들에서, 측정은 STI 생성 후 곧바로 이루어진다. 다른 실시 예들에서, 측정은 액티브 픽셀 셀의 소자가 정의된 바로 후와 PMD 층의 증착 바로 전에 이루어진다. 만일 측정이 액티브 픽셀 셀의 소자가 정의된 바로 후와 PMD 층의 증착 바로 전에 이루어지면, STI 구조물이 정의된 후 단계(601)에서, 추가적인 공정이 이루어진다. 추가적인 공정은 평탄화(planarization), 증착(deposition), 포토 레지스트 패터닝(patterning), 식각(etching), 임플란트(implant), 어닐링(anneal) 등을 포함할 수 있지만, 이에 한정되는 것은 아니다. 추가적인 공정 단계는 소자를 생성하기 위해 사용되며, 단계(601)나 단계(602)에서 일어날 수 있다.
일부 실시 예들에서, 액티브 픽셀 셀 중 하나는 포토다이오드, 트랜지스터(들) 및 분리 구조물(들)을 포함한다. 라만 분광법은 포토다이오드, 트랜지스터 및 분리 구조물의 소자가 마련된 후, 기판의 피크 이동(cm-1)을 측정한다. 일부 실시 예들에서, 라만 분광법의 스캐닝 폭(scaning width)은 각각의 데이터 포인트에서 약 1μm이다. 일부 실시 예들에서, 기판상의 5개의 영역이 스캔되면, 수집된 데이터의 정확성을 증가시키기 위해 40 포인트들이 각각의 영역(40μ의 전체 폭)에서 스캔된다. 도 6b는 본 발명의 일 실시 예에 따른, 라만 분광법의 피크 이동 데이터를 갖는 기판상의 5개 영역(631, 632, 633, 634, 635)의 도면이다. 액티브 픽셀 소자가 마련된 후와 PMD 증착 전에 라만 피크 이동을 측정하는 것은 STI 생성 직후 피크 이동을 측정하는 것과 비교하여 (STI 생성과는 다른 응력 기여(contribution)을 포함하는)기판상에서 전체적인(또는 축적된) 응력 영향을 측정하는 이점이 있다. 상술한 바와 같이, 라만 피크 이동은 기판에 가해진 응력과 상관 관계가 있을 수 있다. 게다가, 기판 공정에 기인하여 기판에 가해진 필름 응력은 압축 또는 인장될 수 있다.
라만 피크 이동 데이터가 수집된 후에, 응력 층의 필름 응력은 단계(603)에서 라만 피크 이동 데이터에 기초하여 선택된다. 선택된 필름 응력을 가지는 응력 층을 위한 레시피는 생성되거나 회수될 수 있다. 도 5b에서 상술한 바와 같이, STI 생성 및/또는 다른 공정과 같이, 이전 공정에 의해 기판에 가해진 필름 응력에 대항하기 위해 사용되는 응력 층의 필름 응력은 라만 피크 이동과 상관 관계가 있다. 만일 기판에 가해진 응력이 압축 응력이면, 도 4의 층(401)과 같은, 응력 층의 필름 응력은 인장력일 수 있다. 반대로, 만일 기판에 가해진 응력이 인장력이면, 이에 따라, 응력 층의 필름 응력은 압축력일 수 있다. 응력 층의 역할은 기판에 가해진 응력에 대항하기 위한 응력을 제공하는 것이다. 기판에 가해진 더 높은 압축 응력은 암 전류와 백색 셀이 유도된 응력 효과에 대항하기 위해 응력 층으로부터 더 높은 인장 응력을 필요로 한다. 게다가, 상술한 바와 같이, 만일 응력 층이 인장 응력을 가지고, 액티브 픽셀 셀에서 소자를 제어하기 위해 사용되는 트랜지스터들이 NMOS 이면, 높은 캐리어 이동도와 감소된 트랜지스터의 시간 래그(time lag)라는 이점이 있다.
필름 응력이 선택되고 레시피가 확인된 후에, 공정 성장이나 회수에 의해, 선택된 필름 응력을 가지는 응력 층은 본 발명의 일 실시 예에 따라, 단계(605)에서 기판에 배치된다. 실시 예들에서, 응력 층의 두께는 약 50Å 에서 약 1000Å 사이이다. 실시 예들에서, 응력 층의 응력은 약 0.1 GPa에서 약 2 GPa 사이의 범위를 가지는 인장 응력이다. 실시 예들에서, 응력 층은 실리콘 질화물로 이루어진다. 실시 예들에서, 응력 층은 실리콘 산화물층 상에 실리콘 질화물로 이루어진다. 질화물 응력 층은 높은 인장 응력을 가질 수 있다. 산화물 층은 인장 응력에 기인한 필링(peeling)으로부터 질화물 층 및/또는 기판을 보호하기 위해 기판과 질화물 응력 층 사이에서 응력 버퍼 층(buffer layer)으로 동작할 수 있다.
도 6c는 본 발명의 일 실시 예에 따른, 2개의 서브-층(411, 412)으로 구성된 응력 층(401)을 나타낸다. 실시 예들에서, 층(411)은 산화물 층이고, 층(412)은 실리콘 질화물 층이다. 층(411)의 두께는 약 50Å에서 약 300Å사이이고, 층(412)의 두께는 약 50Å에서 약 1000Å 사이이다. 다른 실시 예들에서, 응력 층은 실리콘 산질화물 또는 산질화물과 실리콘 산화물의 조합이다.
단계(605) 후에, 기판은 단계(606)에서의 CISs를 위한 상호접속(interconnect)을 생성하기 위하여 추가적인 공정을 거친다. 추가적인 공정 단계는 본 발명의 일 실시 예에 따른, 액티브 픽셀 셀을 위한 상호 접속을 형성하는데 사용될 수 있다. 추가적인 공정 단계는 상호 접속과 패시베이션(passivation)의 형성을 완성하기 위해, PMD 층의 형성을 완성하기 위해 또 다른 유전체 층의 증착, 평탄화, 패터닝, 식각, 금속 증착, 유전체 증착 등을 포함할 수 있지만, 이에 한정 되는 것은 아니다. 상술한 바와 같이, 증착된 응력 층은 기판에 소자 영역을 생성하는 동안, 기판에 가해진 응력에 대항하고, 암 전류와 백색 (픽셀) 셀의 발생(또는 크기)을 줄일 수 있다.
단계(602)에서, 기판에서 로만 피크 이동의 측정하는 것과 단계(603)에서, 응력 층을 위한 필름 응력을 선택하는 것은 각각의 기판의 공정 전에 수행될 필요는 없다. 이러한 2개의 단계는 기판에 가해진 응력이 확인되고 응력 층의 레시피가 확인되는 때, 정기적으로 수행될 필요는 없다. 그 후에, 기판은 선택된 레시피로 수행될 수 있다. 그러므로, 단계(602, 603)는 대부분의 기판 공정 동안 선택적이다. 실시 예들에서, 도 6a의 단계(602, 603)는 응력 층 증착 전의 공정 시퀀스 또는 공정 단계의 레시피가 수정되는 경우, 또는 응력 층의 증착 전 기판에 가해진 응력에 상당히 기여하는 시스템의 유지 후에, 전체 공정 흐름을 위해, 공정 개발 동안 요구된다.
도 6d는 본 발명의 일 실시 예에 따라, 소자들의 암 전류와 백색 셀 카운트를 감소하기 위해 포토다이오드 소자를 가지는 기판상에 응력 층을 증착하는 프로세스 흐름도(630)를 도시한다. 실시 예들에서, 포토다이오드는 CISs의 액티브 픽셀 셀의 부분이다. 프로세스 흐름도(630)는 STI 구조물을 생성하기 위해, 단계(601)와 유사한 단계(631)에서 시작한다. 그 다음, 단계(634)에서, CIS 소자의 형성은 완료된다. 단계(634)는 평탄화, 증착, 포토레지스트 패터닝, 식각, 임플란트, 어닐링 등을 포함할 수 있지만, 이에 한정되는 것은 아니다. 단계(634) 후에, 공정 흐름도는 상술한 단계(605)와 유사한 단계(635)에서 계속된다. 다음 단계(636)는 도 6a의 단계(606)과 유사하다.
상술한 액티브 셀 픽셀 소자는 전면 조명 또는 후면 조명을 사용할 수 있다. 게다가, 상술한 트랜지스터는 어떠한 종류의 트랜지스터가 될 수 있으며 폴리실리콘(polysilicon) 또는 비정질 실리콘 게이트 층(amorphous silicon gate layer)을 가지는 트랜지스터에 제한되는 것은 아니다.
상술한 CIS 구조물과 이러한 구조물을 마련하는 방법은 액티브 픽셀을 위해 암 전류와 백색 셀 카운트를 감소할 수 있다. 액티브 픽셀 셀 구조물을 마련하는 공정은 액티브 픽셀 셀의 증가된 암 전류와 백색 셀 카운트를 야기할 수 있는 기판에 응력을 도입한다. 유도된 응력에 대항하는 응력을 갖는 PMD 층의 일부로서 응력 층을 증착함으로써, 암 전류와 백색 셀 카운트 모두는 감소될 수 있다. 만일 액티브 픽셀 셀의 트랜지스터가 NMOS이면, 캐리어 이동도는 또한 인장 응력 층에 의해 증가될 수 있다. 라만 분광은 응력 층의 증착 전에 기판에 가해진 응력을 측정하기 위해 사용될 수 있다.
일 실시 예에서, 기판상에 액티브 픽셀 셀이 마련된다. 액티브 픽셀 셀은 셀로우 트렌치 분리(STI) 구조물, STI 구조물에 인접한 포토다이오드를 포함한다. PMD 층의 증착 이전에 기판 공정으로부터 야기된 제1 응력은 액티브 픽셀 셀의 포토다이오드의 암 전류와 백색 셀 카운트를 증가시킨다. 액티브 픽셀 셀은 또한 트랜지스터를 포함한다. 여기서, 트랜지스터는 액티브 픽셀 셀의 동작과 액티브 픽셀 셀의 소자 상에 증착된 응력 층을 제어한다. 소자는 포토다이오드, STI 구조물 및 트랜지스터를 포함한다. 응력 층은 기판에 가해진 제1 응력에 대항하는 제2 응력을 가지며, 제2 응력은 제1 응력에 의해 야기된 암 전류와 백색 셀 카운트를 감소시킨다.
다른 실시 예에서, 기판상에 액티브 픽셀 셀이 마련된다. 액티브 픽셀 셀은 셀로우 트렌지 분리(STI) 구조물 및 STI 구조물에 인접한 포토다이오드를 포함한다. 프리-메탈 유전체 층의 증착에 앞서 기판 공정으로부터 야기된 제1 응력은 액티브 픽셀 셀의 포토다이오드의 암 전류와 백색 셀 카운트를 증가시킨다. 액티브 픽셀 셀은 또한 NMOS(n-type metal-on-semiconductor) 트랜지스터를 포함한다. NMOS 트랜지스터는 액티브 픽셀 셀의 동작을 제어한다. 액티브 픽셀 셀은 액티브 픽셀 셀의 소자상에 증착된 응력 층을 더 포함한다. 응력 층은 PMD 층의 일부이며, 소자는 포토다이오드, STI 구조물 및 NMOS 트랜지스터를 포함한다. 포토다이오드는 STI 구조물 옆에 배치되며, 응력 층은 기판에 가해진 제1 응력에 대항하는 제2 응력을 가진다. 제2 응력은 제1 응력에 의해 야기된 암 전류와 백색 셀 카운트를 감소시키고, NMOS 트랜지스터의 캐리어 이동도를 증가시킨다.
또 다른 실시 예에서, 기판상에 액티브 픽셀 셀을 마련하는 방법이 제공된다. 상기 방법은 기판상에 셀로우 트렌치 분리(STI) 구조물을 생성하는 단계를 포함한다. STI 구조물의 생성 동안, 제1 응력은 기판에 가해진다. 상기 방법은 또한 라만 분광법을 이용하여 제1 응력을 측정하는 단계를 포함한다. 제1 응력은 라만 피크 이동 데이터에 의해 나타나게 된다. 상기 방법은 응력 층을 위한 필름의 제2 응력을 선택하는 단계를 더 포함하고, 제2 응력은 STI 구조물의 생성에 기인한 제1 응력에 대항하기 위해 사용된다. 게다가, 상기 방법은 기판상에 제2 응력을 갖는 응력 층을 증착하는 단계를 포함한다. 응력 층은 기판상에 형성되는 액티브 픽셀 셀의 소자를 커버(cover)하고, 형성된 소자는 STI와 트랜지스터 옆의 포토다이오드와 트랜지스터를 포함한다. 응력 층의 증착은 기판에 가해지는 제2 응력을 야기하고, 제2 응력은 제1 응력에 대항하며, 제2 응력을 갖는 응력 층의 증착은 암 전류와 백색 셀 카운트를 감소시킨다.
또 다른 실시 예에서, 기판상에 액티브 픽셀 셀을 마련하는 방법이 제공된다. 상기 방법은 기판상에 셀로우 트렌치 분리(STI) 구조물을 생성하는 단계를 포함한다.
프리-메탈 유전체 층의 증착 이전의 기판 공정 동안 제1 응력이 기판에 가해진다. 제1 응력은 라만 피크 이동 데이터에 의해 수량화된다. 상기 방법은 또한 기판상에 제2 응력을 갖는 응력 층을 증착하는 단계를 포함한다. 응력 층은 기판상에 형성된 액티브 픽셀 셀의 소자를 커버하고, 형성된 소자는 STI 옆의 포토다이오드와 트랜지스터를 포함한다. 응력 층의 증착은 기판에 가해지는 제2 응력을 야기하며 제2 응력은 제1 응력에 대항한다. 제2 응력을 갖는 응력 층의 증착은 포토다이오드의 암 전류와 백색 셀 카운트를 감소시킨다.
당해 분야에서 숙련된 자들에게 분명한 다양한 수정, 변경 및 변형은 개시된 방법과 시스템의 배열, 동작 및 상세에 이루어질 수 있다. 비록 상술한 발명이 이해의 명확성을 목적으로 자세히 기술되었지만, 소정의 변경 및 수정은 첨부된 청구항의 범위 내에서 이루어질 수 있다. 따라서, 본 실시 예들은 예가 될 뿐 제한적이지 않음이 고려되야하고, 본 발명은 여기에 주어진 설명에 한정되는 것은 아니며, 첨부된 청구항의 범위와 등가물 내에서 수정될 수 있다.

Claims (10)

  1. 기판상의 액티브 픽셀 셀에 있어서,
    셀로우 트렌치 분리(shallow trench isolation : STI) 구조물;
    상기 STI 구조물에 인접한 포토다이오드;
    상기 액티브 픽셀 셀의 동작을 제어하는 트랜지스터; 및
    상기 액티브 픽셀 셀의 소자 상에 증착된 응력 층(stress layer);를 포함하며,
    프리-메탈 유전체 층(pre-metal dielectric(PMD) layer)의 증착 전에 기판 공정에 의해 야기된 제1 응력은 상기 액티브 픽셀 셀의 포토다이오드의 암 전류(dark current) 및 백색 셀 카운트(white cell counts)를 증가시키며,
    상기 소자는 상기 포토다이오드, 상기 STI 구조물 및 상기 트랜지스터를 포함하고, 상기 응력 층은 상기 기판에 가해진 상기 제1 응력에 대항하는 제2 응력을 가지며, 상기 제2 응력은 상기 제1 응력에 야기된 상기 암 전류와 상기 백색 셀 카운트를 감소시키는, 기판상의 액티브 픽셀 셀.
  2. 제1항에 있어서,
    상기 STI 구조물은, 라이너 유전체 층(liner dielectric layer) 및 갭-필 유전체 층(gap-fill dielectric layer)을 포함하며,
    상기 라이너 유전체 층 및 상기 갭-필 유전체 층은 식각에 의해 생성된 셀로우 트랜치에 증착되는, 기판상의 액티브 픽셀 셀.
  3. 제1항에 있어서,
    상기 응력 층은 질화물 층(nitride layer), 산질화물 층(oxynitride layer), 산화물 층(oxide layer)과 질화물 층의 합성, 산화물 층과 산질화물 층의 합성으로 이루어진 그룹으로부터 선택되며,
    상기 응력 층은 상기 프리-메탈 유전체 층의 일부인, 기판상의 액티브 픽셀 셀.
  4. 제1항에 있어서,
    상기 제1 응력은 압축력이고, 상기 제2 응력은 인장력이며,
    상기 트랜지스터는 NMOS(n-type metal-on-semiconductor)이고, 상기 NMOS 트랜지스터의 캐리어 이동도는 상기 응력 층의 상기 인장 응력에 기인하여 증가하는, 기판상의 액티브 픽셀 셀.
  5. 기판상의 액티브 픽셀 셀에 있어서,
    셀로우 트렌치 분리(shallow trench isolation : STI) 구조물;
    상기 STI 구조물에 인접한 포토다이오드;
    상기 액티브 픽셀 셀의 동작을 제어하는 NMOS(n-type metal-on-semiconductor) 트랜지스터; 및
    상기 액티브 픽셀 셀의 소자 상에 증착된 응력 층;를 포함하며,
    프리-메탈 유전체 층(pre-metal dielectric(PMD) layer)의 증착 전에 기판 공정에 의해 야기된 제1 응력은 상기 액티브 픽셀 셀의 포토다이오드의 암 전류(dark current) 및 백색 셀 카운트(white cell counts)를 증가시키며,
    상기 응력 층은 프리-메탈 유전체 층의 일부이며, 상기 소자는 상기 포토다이오드, 상기 STI 구조물 및 상기 트랜지스터를 포함하고, 상기 포토다이오드는 상기 STI 구조물 옆에 배치되며, 상기 응력 층은 상기 기판에 가해진 상기 제1 응력에 대항하는 제2 응력을 가지며, 상기 제2 응력은 상기 제1 응력에 야기된 상기 암 전류와 상기 백색 셀 카운트를 감소시키고, 상기 NMOS 트랜지스터의 캐리어 이동도를 증가시키는, 기판상의 액티브 픽셀 셀.
  6. 기판상에 액티브 픽셀 셀을 마련하는 방법에 있어서,
    상기 기판상에 셀로우 트렌치 분리(STI) 구조물을 생성하는 단계;
    라만 분광법(Raman Spectroscopy)를 사용하여, 상기 제1 응력을 측정하는 단계;
    응력 층을 위해 필름의 제2 응력을 선택하는 단계; 및
    상기 기판상에 상기 제2 응력을 갖는 상기 응력 층을 증착하는 단계;를 포함하며,
    상기 STI 구조물의 생성 동안, 제1 응력은 상기 기판에 가해지며, 상기 제1 응력은 라만 피크 이동 데이터에 의해 반영되며, 상기 제2 응력은 상기 STI 구조물의 생성에 기인한 제1 응력에 대항하기 위해 사용되며, 상기 응력 층은 상기 기판에 형성된 액티브 픽셀 셀의 소자를 커버(cover)하고, 상기 형성된 소자는 상기 STI 옆의 포토다이오드, 트랜지스터를 포함하고, 상기 응력 층의 증착은 상기 기판에 가해지는 상기 제2 응력을 야기하고, 상기 제2 응력은 상기 제1 응력에 대항하고, 상기 제2 응력을 가지는 상기 응력 층의 증착은 암 전류와 백색 셀 카운트를 감소시키는, 기판상에 액티브 픽셀 셀을 마련하는 방법.
  7. 제6항에 있어서,
    상기 라만 피크 이동 데이터는 STI가 생성된 후 바로 수집되며,
    상기 라만 피크 이동 데이터는 상기 액티브 픽셀 셀의 소자가 상기 기판상에 형성된 후 및 프리-메탈 유전체 층(pre-metal dielectric(PMD) layer)이 증착되기 전에 수집되는, 기판상에 액티브 픽셀 셀을 마련하는 방법.
  8. 제6항에 있어서,
    상기 응력 층은 형성된 상기 액티브 픽셀 셀의 소자 상에 배치된 PMD 층의 일부이고, 상기 응력 층은 질화물 층, 산질화물 층, 산화물 층과 질화물 층의 합성, 산화물 층과 산질화물 층의 합성으로 이루어진 그룹으로부터 선택되며,
    상기 제2 응력은 약 0.5GPa에서 약 1.5GPa 사이인, 기판상에 액티브 픽셀 셀을 마련하는 방법.
  9. 제6항에 있어서,
    상기 제1 응력은 압축력이고, 상기 제2 응력은 인장력이며,
    상기 액티브 픽셀 셀의 트랜지스터는 NMOS(n-type metal-on-semiconductor)이며, 상기 인장 제2 응력은 상기 NMOS 트랜지스터의 캐리어 이동도를 증가시키는, 기판상에 액티브 픽셀 셀을 마련하는 방법.
  10. 기판에 액티브 픽셀 셀을 마련하는 방법에 있어서,
    상기 기판에 셀로우 트렌치 분리(STI) 구조물을 생성하는 단계이며, 프리-메탈 유전체 층의 증착 전에 기판 공정 동안 제1 응력이 기판에 가해지며, 상기 제1 응력은 라만 피크 이동 데이터에 의해 수량화되는, 단계; 및
    상기 기판에 제2 응력을 갖는 응력 층을 증착하는 단계;를 포함하며,
    상기 응력 층은 상기 기판에 형성된 액티브 픽셀 셀의 소자를 커버(cover)하고, 상기 형성된 소자는 상기 STI 옆의 포토다이오드 및 트랜지스터를 포함하고, 상기 응력 층의 증착은 상기 기판에 가해지는 상기 제2 응력을 야기하고, 상기 제2 응력은 상기 제1 응력에 대항하고, 상기 제2 응력을 갖는 상기 응력 층의 증착은 상기 포토다이오드의 암 전류와 백색 셀 카운트를 감소시키는, 기판에 액티브 픽셀 셀을 마련하는 방법.


KR1020100097454A 2010-04-27 2010-10-06 Ｃｍｏｓ 이미지 센서의 암 전류를 감소시키기 위한 응력 엔지니어링 KR101149646B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/768,063 2010-04-27
US12/768,063 US8216905B2 (en) 2010-04-27 2010-04-27 Stress engineering to reduce dark current of CMOS image sensors

Publications (2)

Publication Number Publication Date
KR20110119503A true KR20110119503A (ko) 2011-11-02
KR101149646B1 KR101149646B1 (ko) 2012-05-25

Family

ID=44815059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100097454A KR101149646B1 (ko) 2010-04-27 2010-10-06 Ｃｍｏｓ 이미지 센서의 암 전류를 감소시키기 위한 응력 엔지니어링

Country Status (4)

Country Link
US (3) US8216905B2 (ko)
KR (1) KR101149646B1 (ko)
CN (1) CN102237382B (ko)
TW (1) TWI431769B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2984607A1 (fr) * 2011-12-16 2013-06-21 St Microelectronics Crolles 2 Capteur d'image a photodiode durcie
JP5974222B2 (ja) * 2012-08-16 2016-08-23 国立研究開発法人産業技術総合研究所 顕微分光測定シミュレーション法
CN104617005B (zh) * 2013-11-05 2017-09-22 中芯国际集成电路制造(上海)有限公司 沟道区应变的测量方法
US10043903B2 (en) 2015-12-21 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor devices with source/drain stress liner
JP6653769B2 (ja) * 2016-12-14 2020-02-26 日立オートモティブシステムズ株式会社 負荷駆動装置
CN108573986A (zh) * 2017-03-14 2018-09-25 哈尔滨工大华生电子有限公司 一种背照式宽动态范围cmos图像传感器的制作方法
CN110034144B (zh) * 2019-04-18 2020-12-18 德淮半导体有限公司 图像传感器及其制作方法
CN111847372A (zh) * 2020-07-31 2020-10-30 上海华虹宏力半导体制造有限公司 红外mems桥梁柱结构及工艺方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281532B1 (en) 1999-06-28 2001-08-28 Intel Corporation Technique to obtain increased channel mobilities in NMOS transistors by gate electrode engineering
US7226834B2 (en) 2004-04-19 2007-06-05 Texas Instruments Incorporated PMD liner nitride films and fabrication methods for improved NMOS performance
US7053400B2 (en) 2004-05-05 2006-05-30 Advanced Micro Devices, Inc. Semiconductor device based on Si-Ge with high stress liner for enhanced channel carrier mobility
KR20070017522A (ko) 2004-05-05 2007-02-12 어드밴스드 마이크로 디바이시즈, 인코포레이티드 채널 캐리어 이동성의 개선을 위한 고응력 라이너를 갖는실리콘-게르마늄 기반 반도체 장치
US8035142B2 (en) * 2004-07-08 2011-10-11 Micron Technology, Inc. Deuterated structures for image sensors and methods for forming the same
US7176138B2 (en) * 2004-10-21 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Selective nitride liner formation for shallow trench isolation
US7262087B2 (en) * 2004-12-14 2007-08-28 International Business Machines Corporation Dual stressed SOI substrates
US7484198B2 (en) * 2006-02-27 2009-01-27 Synopsys, Inc. Managing integrated circuit stress using dummy diffusion regions
US20080026523A1 (en) * 2006-07-28 2008-01-31 Chartered Semiconductor Manufacturing, Ltd And International Business Machines Corporation (Ibm) Structure and method to implement dual stressor layers with improved silicide control
JP5281258B2 (ja) * 2006-10-10 2013-09-04 株式会社堀場製作所 応力測定方法
US7618857B2 (en) * 2007-01-17 2009-11-17 International Business Machines Corporation Method of reducing detrimental STI-induced stress in MOSFET channels
US7534678B2 (en) 2007-03-27 2009-05-19 Samsung Electronics Co., Ltd. Methods of forming CMOS integrated circuit devices having stressed NMOS and PMOS channel regions therein and circuits formed thereby
KR20090022512A (ko) * 2007-08-30 2009-03-04 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP5347283B2 (ja) * 2008-03-05 2013-11-20 ソニー株式会社 固体撮像装置およびその製造方法
KR100980058B1 (ko) * 2008-03-27 2010-09-03 주식회사 하이닉스반도체 메모리 소자의 소자분리 구조 및 형성 방법
US7732845B2 (en) * 2008-04-08 2010-06-08 International Business Machines Corporation Pixel sensor with reduced image lag
EP2109143B1 (en) * 2008-04-09 2013-05-29 Sony Corporation Solid-state imaging device, production method thereof, and electronic device
JP5428395B2 (ja) * 2009-03-04 2014-02-26 ソニー株式会社 固体撮像装置およびその製造方法、および撮像装置
US8233066B2 (en) * 2010-02-18 2012-07-31 Omnivision Technologies, Inc. Image sensor with improved black level calibration

Also Published As

Publication number Publication date
TW201138081A (en) 2011-11-01
US20110260223A1 (en) 2011-10-27
TWI431769B (zh) 2014-03-21
CN102237382A (zh) 2011-11-09
US20120248515A1 (en) 2012-10-04
US8216905B2 (en) 2012-07-10
US9299734B2 (en) 2016-03-29
KR101149646B1 (ko) 2012-05-25
US20140001523A1 (en) 2014-01-02
US8546860B2 (en) 2013-10-01
CN102237382B (zh) 2013-05-29

Similar Documents

Publication Publication Date Title
KR101149646B1 (ko) Ｃｍｏｓ 이미지 센서의 암 전류를 감소시키기 위한 응력 엔지니어링
US8338856B2 (en) Backside illuminated image sensor with stressed film
US8294185B2 (en) Solid-state imaging device
US8133751B2 (en) ONO spacer etch process to reduce dark current
US10269864B2 (en) Pixel isolation device and fabrication method
US20070037312A1 (en) Image sensor and fabrication method thereof
KR100806781B1 (ko) 씨모스 이미지 센서의 제조 방법
US8987033B2 (en) Method for forming CMOS image sensors
CN104103652A (zh) 具有穿过具有隔离区的触点蚀刻终止层耦合的金属触点的图像传感器
US9196651B2 (en) CMOS image sensor white pixel performance
US20150206789A1 (en) Method of modifying polysilicon layer through nitrogen incorporation for isolation structure
JP4763242B2 (ja) 固体撮像素子およびその製造方法
KR101010443B1 (ko) 이미지 센서 및 그 제조 방법
TWI844009B (zh) 影像感測器及其製造方法
CN114122038A (zh) 图像传感器的形成方法
KR20070034884A (ko) 씨모스 이미지 센서 제조방법
JP2014127514A (ja) 固体撮像素子、固体撮像素子の製造方法および電子機器
KR100840650B1 (ko) 수직형 시모스 이미지 센서의 제조 방법
Cho et al. 32× 32 SOI CMOS image sensor with pinned photodiode on handle wafer
KR20090071154A (ko) 이미지 센서의 제조 방법
KR20090125964A (ko) 이미지센서의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150508

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8