TWI844009B

TWI844009B - 影像感測器及其製造方法

Info

Publication number: TWI844009B
Application number: TW111114946A
Authority: TW
Inventors: 劉遠良; 輝臧
Original assignee: 美商豪威科技股份有限公司
Priority date: 2021-05-04
Filing date: 2022-04-20
Publication date: 2024-06-01

Abstract

本發明係關於用於在形成CMOS影像感測器時釋放矽應力之程序。在一個實施例中，一種用於製造一影像感測器之方法包含提供作為一半導體基板之一第一晶圓，其中該第一晶圓具有一第一側及與該第一側相對之一第二側。該方法亦包含將一第二晶圓附接至該第一晶圓之該第二側。該方法進一步包含藉由蝕刻在該第二晶圓中形成隔離結構。該等隔離結構係由該第一晶圓之該第二側定界。該方法亦包含在個別隔離結構之間生長一磊晶層。

Description

影像感測器及其製造方法

本發明大體上係關於影像感測器之設計，且特定言之係關於保護影像感測器免受暗電流之影響。

影像感測器已變得無處不在。其等廣泛用於數位相機、手機、保全攝影機，以及醫療、汽車及其他應用。用於製造影像感測器之技術繼續飛速發展。例如，對更高影像感測器解析度及更低功耗之需求促使影像感測器進一步小型化並整合至數位裝置中。

隨著影像感測器之解析度增加，光電二極體之間之間距通常減小，從而產生更窄且更深之光電二極體。此等更緊密堆積之光電二極體更容易受到暗電流之干擾，此繼而導致光電二極體之間之干擾，且甚至可能導致光電二極體飽和(亦稱為「白像素」)。一些影像感測器包含淺溝槽隔離(STI)，該等淺溝槽隔離(STI)限制光電二極體中之暗電流。然而，STI，尤其當與整體像素相比相對較小時，可能導致半導體材料中之應力集中。在一些情況下，此應力集中為裂紋發展及半導體錯位提供一起始點。隨著時間之推移，裂紋傳播遍及半導體材料，並損壞影像感測器。

10:影像感測器

11:影像感測器像素

12:像素陣列

13:位元線

14:讀出電路系統

16:控制電路系統

18:功能邏輯

110:像素

136-1至136-4:光電二極體

141:隔離結構

142:主動區域

150:電晶體

151:列選擇電晶體(RS)

153:源極隨耦器電晶體(SF)

155:重設電晶體(Rst)

202:基板

204:氧化物層

206:硬氧化物層

208:磊晶層

236:外周邊

302:裂紋

參考以下圖描述本發明之非限制性及非詳盡實施例，其中相同元件符號係指貫穿各種視圖之相同部分，除非另有指定。

圖1係根據本技術之一實施例之一實例影像感測器之一圖。

圖2係根據本技術之一實施例之一實例像素之一示意性俯視圖。

圖3係根據本技術之一實施例之一實例像素之一示意性俯視圖。

圖4係根據本技術之一實施例之隔離結構之一側向橫截面視圖。

圖5A至圖5D繪示根據本技術之一實施例之隔離結構之製造程序。

貫穿圖式之若干視圖，對應參考符號指示對應組件。熟習此項技術者應瞭解，圖中之元件係為了簡單且清楚起見而繪示，且並不一定按比例繪製。舉例而言，圖中之一些元件之尺寸可相對於其他元件被誇大以幫助改良對本發明之各種實施例之理解。此外，通常不描繪在一商業可行之實施例中有用或必要之常見但好理解之元件以便促進對本發明之此等各種實施例更直觀瞭解。

揭示影像感測器，且特定言之具有針對暗電流之改良保護之影像感測器。此等感測器可係CMOS(互補式金氧半導體)感測器。在以下描述中，陳述眾多特定細節以提供對實施例之一透徹理解。然而，熟習相關技術者應認識到，可在沒有特定細節之一或多者之情況下或運用其他方法、組件、材料等實踐本文描述之技術。在其他例項中，未詳細展示或描述眾所周知之結構、材料或操作以避免使某些態樣模糊。

貫穿此說明書對「一個實例」或「一個實施例」之參考意謂結合實例描述之一特定特徵、結構或特性包含於本發明之至少一個實例中。因此，貫穿此說明書在多個地方出現片語「在一個實例中」或「在一個實施例中」並不一定皆係指同一實例。此外，在一或多個實例中，特定特徵、結構或特性可以任何合適方式組合。

為便於描述，空間相對術語(諸如「下面」、「下方」、「下」、「底下」、「上方」、「上」及類似者)可用於描述一個元件或特徵與另一(些)元件或特徵之關係，如圖中繪示。應理解，空間相對術語旨在涵蓋裝置在使用或操作中除圖中所描繪之定向之外之不同定向。舉例而言，若圖中之裝置翻轉，則被描述為在其他元件或特徵「下方」或「下面」或「底下」之元件將定向成在其他元件或特徵「上方」。因此，例示性術語「下面」或「底下」可涵蓋上方及下面之定向兩者。裝置可以其他方式定向(旋轉90度或處於其他定向)，且本文使用之空間相對描述詞可相應地解釋。另外，亦應理解，當一層被稱為在兩個層「之間」時，其可係兩個層之間之唯一層，或亦可存在一或多個中介層。

在本發明中，術語「半導體基板」或「基板」係指用於在其上形成半導體裝置之任何類型之基板，包含單晶基板、絕緣體上半導體(SOI)基板、摻雜矽體基板及半導體上磊晶膜(EPI)基板及類似者。此外，儘管將主要相對於與矽基半導體材料(例如，矽及矽與鍺及/或碳之合金)相容之材料及程序來描述各種實施例，但本技術不限於此方面。實情係，可使用任何類型之半導體材料實施各種實施例。

貫穿此說明書，使用本技術之若干術語。此等術語將採用其等所來自之技術中之其等普通含義，除非本文具體定義或其等使用之背景內容將另外明確暗示。應注意，貫穿此文件可互換地使用元件名稱及符號(例如，Si對矽)；然而，兩者具有相同意義。

簡而言之，本技術之實施例係關於具有不太利於半導體材料中之材料錯位及裂紋之隔離結構之光電二極體(亦稱為像素)。此等隔離結構可係淺溝槽隔離(STI)結構。在操作中，隔離結構減小半導體中之暗電流，因此減小光學感測器之像素雜訊。然而，STI結構之存在本身亦可能導致暗電流。因此，在一些實施例中，減小STI結構之一大小以減小由STI結構產生之暗電流之強度。在一些實施例中，此等相對較小之STI結構被相對深地埋入矽基板中，此導致STI結構之邊緣或頂點處之應力集中，此繼而可能導致材料錯位及裂紋傳播遍及環繞之矽基板。可使用未埋入(例如，藉由蝕刻及後續之材料沈積)基板材料(例如，Si)中之STI結構來減小此等應力集中。

在一些實施例中，藉由在一主要基板(例如，Si晶圓)上方沈積一次要材料(例如，Si氧化物)層，然後遮罩及蝕刻次要材料之部分以形成STI結構來製造STI結構。由於STI結構未埋入主要基板中，因此可避免或至少減小應力集中。一旦形成STI結構，一磊晶層(例如，磊晶生長之Si，亦稱為磊晶層或Si-EPI)可經沈積在主要基板上方，因此填充已形成之STI結構之間之空間。通常，磊晶生長材料之此添加消除或至少減小應力集中。所產生之STI結構，儘管具有一相對較小之大小，但不起應力集中點之作用，因此材料錯位及裂紋傳播之發生率減小。

在一些實施例中，在產生STI結構之遮罩及蝕刻之前，主要基板(例如，Si晶圓)可與次要材料(例如，Si氧化物晶圓，亦稱為一第二晶圓或次要晶圓)接合。在其他實施例中，次要材料可藉由例如半導體材料沈積方法(例如，氣相沈積)形成在主要基板上方。

圖1係根據本技術之一實施例之一實例影像感測器10之一圖。影像感測器10包含一像素陣列12、一控制電路系統16、一讀出電路系統14及一功能邏輯18。在一個實例中，像素陣列12係光電二極體或影像感測器像素11(例如，像素P1、P2...、Pn)之一二維(2D)陣列。在不同實施例中，兩個或更多個影像感測器像素11可被分組為複數個像素單元。如所繪示，光電二極體經配置成列(例如，列R1至Ry)及行(例如，行C1至Cx)。在操作中，光電二極體獲取一場景之影像資料，該影像資料然後可用於呈現人物、地點、物件等之一2D影像。然而，在其他實施例中，光電二極體可經配置成除列及行之外之組態。

在一實施例中，在像素陣列12中之各像素11獲取其影像電荷之後，影像資料由讀出電路系統14經由位元線13讀出，且然後傳送至一功能邏輯18。各像素11之讀出影像資料共同構成一影像圖框。在各種實施例中，讀出電路系統14可包含信號放大器、類比轉數位(ADC)轉換電路系統及資料傳輸電路系統。功能邏輯18可儲存影像資料或甚至藉由應用後影像效應(例如，裁剪、旋轉、移除紅眼、調整亮度、調整對比度或以其他方式)操縱影像資料。在一些實施例中，控制電路系統16及功能邏輯18可組合成一單一功能區塊，以控制像素11對影像之擷取及自讀出電路系統14讀出影像資料。例如，功能邏輯18可包含一數位處理器。在一實施例中，讀出電路系統14可沿讀出行線(位元線13)一次讀取一列影像資料，或可使用各種其他技術讀取影像資料，諸如同時對所有像素進行一連續讀出或一完全平行讀出。

在一個實施例中，控制電路系統16經耦合至像素陣列12以控制像素陣列12中之複數個光電二極體之操作。例如，控制電路系統16可產生用於控制影像獲取之一快門信號。在一個實施例中，快門信號係一全域快門信號，其用於在一單一資料獲取窗期間同時使像素陣列12內之所有像素能夠同時擷取其等各自之影像資料。在另一實施例中，快門信號係一滾動快門信號，使得在連續獲取窗期間，各列、行或群組之像素被依序啟用。在另一實施例中，影像獲取係與諸如一閃光燈之照明效應同步。在不同實施例中，控制電路系統16可經配置以控制像素11之各者以執行用於影像校準之一或多個暗電流像素圖框及正常影像圖框之獲取操作。

在一個實施例中，讀出電路系統14包含類比轉數位轉換器(ADC)，該等類比轉數位轉換器(ADC)將自像素陣列12接收之類比影像資料轉換為一數位表示。影像資料之數位表示可被提供至功能邏輯18。

在不同實施例中，影像感測器10可被包含至一數位相機、手機、膝上型電腦或類似者中。此外，影像感測器10可耦合至硬體之其他件，諸如一處理器(通用或其他)、記憶體元件、輸出(USB埠、無線發射器、HDMI埠等)、照明/閃光燈、電輸入(鍵盤、觸控顯示器、軌跡板、滑鼠、麥克風等)及/或顯示器。硬體之其他件可將指令傳遞至影像感測器10，自影像感測器10提取影像資料，或操縱由影像感測器10供應之影像資料。

圖2係根據本技術之一實施例之一實例像素之一示意性俯視圖。為簡單起見，繪示四個光電二極體136-1、136-2、136-3及136-4，但在其他實施例中，像素110可包含更大或更小數目個光電二極體136。像素110之一外周邊用數字236標注。像素之主動區域係由142標注。各光電二極體136-1、136-2、136-3、136-4(統稱為「136-i」或「136」)可包含藉由將諸如砷(As)及磷(P)之N型摻雜劑植入P型磊晶區域而形成之一N型摻雜區域。在一些實施例中，極性可反轉，例如，像素110可包含在一N型磊晶區域內形成之一P型摻雜區域，用於將空穴累積為電荷。

在所繪示之實施例中，一列電晶體經配置在光電二極體136-1、136-2、136-3及136-4之側上。替代地，該列電晶體可沿著像素110之光電二極體136-1、136-2、136-3及136-4之一外周邊配置。在一些實施例中，該列電晶體可包含一列選擇電晶體(RS)151、一源極隨耦器電晶體(SF)153及一重設電晶體(Rst)155(統稱為電晶體150)。在其他實施例中，光電二極體136-1、136-2、136-3及136-4之電荷可用更大或更小數目個電晶體以及取決於像素電路組態之不同類型之電晶體來管理。在操作中，電晶體150可由電壓節點(例如，VDD)供電。

該列電晶體150可部分地被隔離結構(例如淺溝槽隔離或STI)141環繞，以至少部分地將所繪示之電晶體150及光電二極體136與下一群組之光電二極體136(未展示)分離，因此減小暗電流。如上文所解釋，減小暗電流減小像素飽和(「白像素」)之發生率，並改良像素讀出之準確度。轉移電晶體TX1至TX4(亦稱為垂直轉移閘極)控制自光電二極體136至讀出電路系統14之電荷轉移。在一些實施例中，此等隔離結構可係淺溝槽隔離(STI)。

圖3係根據本技術之一實施例之一實例像素之一示意性俯視圖。如上文所解釋，隔離結構141之存在本身可誘發暗電流。因此，在一些實施例中，減小隔離結構(例如，STI 141)之一大小以便減小影像感測器之暗電流。在一些實施例中，具有減小大小之STI 141可被稱為一部分STI圖案。圖3繪示此等部分STI圖案之一非限制性實例。

在一些實施例中，STI 141及電晶體150可橫向共同延伸。在一些實施例中，STI 141可在該列電晶體150之兩側上橫向地支撐電晶體150。在其他實施例中，STI 141可用來自一相鄰像素之一對應深溝槽隔離(DTI)結構隔離該列電晶體150之靠近光電二極體136之側上之電晶體150，以在電晶體150之相對側處提供一隔離結構。

然而，此等STI結構繼而可能在影像感測器之半導體中誘發應力，此繼而導致材料錯位及裂紋傳播。下面參考圖4繪示此裂紋傳播之一非限制性實例。

圖4係根據本技術之一實施例之隔離結構141之一側向橫截面視圖。在一些實施例中，隔離結構141可係STI。在所繪示之實施例中，STI 141延伸穿過硬氧化物層206、氧化物層204及一基板202。在一些實施例中，硬氧化物層206係SiN層。在製造期間，此硬氧化物層206限制由化學機械平坦化所賦予之一材料移除深度，因此保護材料之較低層免受過度材料移除之影響。

氧化物層204(例如，Si氧化物或SiO₂)將硬氧化物層206與基板202(例如，Si晶圓)分離。在不同實施例中，氧化物層204改良電組件(例如，電晶體閘極，未展示)與基板202之間之電隔離。此外，氧化物層204可減小一相對堅硬之氧化物層206與基板202(例如，Si晶圓)之間之應力失配。STI 141可藉由蝕刻穿過層206至202之一開口，然後將隔離材料沈積至經蝕刻開口中來製造。在一些實施例中，STI 141之材料係氧化物，例如Si氧化物(SiO₂)。在形成STI之後，可藉由化學機械平坦化來移除多餘之材料，其中硬氧化物層206用於限制材料移除之一過度深度。

在許多實施例中，STI 141之一相對窄且深之形狀在基板202中產生應力集中點。此等應力集中點促進材料錯位，並在基板202中起始裂紋302。隨著時間之推移，此等最初之小裂紋可能傳播遍及基板202，因此損壞影像感測器。下面參考圖5A至圖5D描述可減小材料錯位及裂紋302之發生之製造程序之一些實施例。

圖5A至圖5D繪示根據本技術之一實施例之製造程序。圖5A繪示一基板202，例如Si晶圓。基板202在本文中亦被稱為一主要基板或一第一晶圓。

圖5B繪示附接至基板202之一第二晶圓204(例如，SiO₂晶圓或SiO₂層)。在一些實施例中，可藉由化學氣相沈積在基板202上方形成第二晶圓204。在其他實施例中，氧化物層204可係與基板202接合之一晶圓。

圖5C繪示在遮罩及蝕刻第二晶圓204之後形成之隔離結構141(例如，STI)。例如，此蝕刻可係一濕式蝕刻程序、一乾式蝕刻程序或乾式及濕式蝕刻程序之一組合。所產生之隔離結構141保持附接至基板202，但不在隔離結構之邊角處產生應力集中。

圖5D繪示由磊晶層208環繞之隔離結構141。在不同實施例中，磊晶層208可藉由在一單晶矽基板202上生長一單晶矽層而沈積在基板202上方。在一些實施例中，可藉由化學氣相沈積來沈積磊晶層208，該化學氣相沈積係自適當之化學前軀物之反應在一基板上形成一非揮發性固體膜之一程序。此等化學前軀物之一些實例係SiCl₄(例如，在1150至1250℃下施加)、SiHCl₃(例如，在1100至1200℃下施加)、SiHCl₂(例如，在1050至1150℃下施加)及SiH₄(在低於1050℃下施加，例如，在950℃下施加)。在一些實施例中，磊晶層208之高度(H)對應於隔離結構141之高度。

一般而言，所產生之磊晶層208與其他材料(如基板202、STI 141及其他材料(未展示))之間之應力被減小或消除，從而減小或消除材料錯位及裂紋傳播。此外，隔離結構141及磊晶層208之組合消除或至少減小半導體層中之應力集中點。

上文所描述之技術之許多實施例可採用電腦或控制器可執行指令之形式，包含由一可程序化電腦或控制器執行之常式。熟習相關技術者將瞭解，本技術可在除上文所展示及描述以外之電腦/控制器系統上實踐。本技術可體現在一專用電腦、特定應用積體電路(ASIC)、控制器或資料處理器中，其被專門程序設計、組態或建構來執行上文所描述之一或多個電腦可執行指令。當然，本文所描述之任何邏輯或演算法皆可在軟體或硬體，或在軟體及硬體之一組合中實施。

本發明之所繪示實例之上文描述，包含摘要中所描述之內容，不意欲為詳盡的或將本發明限制為所揭示之精確形式。雖然本文出於闡釋性目的描述本發明之具體實例，但如熟習相關技術者將認識到，各種修改在本發明之範疇內係可能的。在本說明書之背景內容中，術語「近似」或「大約」意指所陳述值之+/-5%。

鑑於上文詳細描述，可對本發明做出此等修改。隨附發明申請專利範圍中所使用之術語不應被解釋為將本發明限制於說明書中所揭示之具體實例。實情係，本發明之範疇待完全由下列發明申請專利範圍判定，該等發明申請專利範圍應根據發明申請專利範圍解釋之既定原則來解釋。