KR20110111140A - Apparatus and method for vision inspection of semiconductor packages - Google Patents

Apparatus and method for vision inspection of semiconductor packages Download PDF

Info

Publication number
KR20110111140A
KR20110111140A KR1020100030551A KR20100030551A KR20110111140A KR 20110111140 A KR20110111140 A KR 20110111140A KR 1020100030551 A KR1020100030551 A KR 1020100030551A KR 20100030551 A KR20100030551 A KR 20100030551A KR 20110111140 A KR20110111140 A KR 20110111140A
Authority
KR
South Korea
Prior art keywords
semiconductor package
image
carrier
solder ball
lighting unit
Prior art date
Application number
KR1020100030551A
Other languages
Korean (ko)
Other versions
KR101566997B1 (en
Inventor
박세진
정상호
김석배
Original Assignee
한미반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한미반도체 주식회사 filed Critical 한미반도체 주식회사
Priority to KR1020100030551A priority Critical patent/KR101566997B1/en
Publication of KR20110111140A publication Critical patent/KR20110111140A/en
Application granted granted Critical
Publication of KR101566997B1 publication Critical patent/KR101566997B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

본 발명은 반도체 패키지 비전 검사 장치 및 방법에 관한 것으로, 본 발명에 따른 비전 검사 장치는, 검사 대상 반도체 패키지가 안착되는 캐리어와; 상기 캐리어의 상측에서 반도체 패키지를 촬영하는 비전카메라와; 상기 캐리어의 상측에 수직한 축에 대해 하측으로 일정 각도로 경사지게 형성되어 촬영을 위한 빛을 방출하는 제1조명유닛과; 상기 캐리어의 측방에 설치되어 촬영을 위한 빛을 수평방향으로 방출하는 제2조명유닛을 포함하여 구성된 것을 특징으로 한다.
이러한 본 발명에 따르면, 상기 제1조명유닛의 조명을 이용하여 얻어지는 제1영상과 상기 제2조명유닛의 조명을 이용하여 얻어지는 제2영상을 선택적으로 이용하여 정상 가공된 홀 및 솔더볼의 크기 뿐만 아니라 불량으로 판정된 홀 및 솔더볼의 크기도 정확하게 측정할 수 있다.
The present invention relates to a semiconductor package vision inspection apparatus and method, the vision inspection apparatus according to the present invention comprises a carrier on which the inspection target semiconductor package is seated; A vision camera for photographing the semiconductor package from the upper side of the carrier; A first lighting unit which is formed to be inclined at a predetermined angle downward with respect to an axis perpendicular to the upper side of the carrier and emits light for photographing; It is installed on the side of the carrier characterized in that it comprises a second lighting unit for emitting a light for photographing in the horizontal direction.
According to the present invention, as well as the size of the hole and the solder ball normally processed by selectively using the first image obtained by using the illumination of the first lighting unit and the second image obtained by using the illumination of the second lighting unit. The size of holes and solder balls determined to be defective can also be measured accurately.

Description

반도체 패키지 비전 검사 장치 및 방법{Apparatus and Method for Vision Inspection of Semiconductor Packages}Apparatus and Method for Vision Inspection of Semiconductor Packages}

본 발명은 반도체 패키지를 비전 검사하는 장치 및 방법에 관한 것으로, 더욱 상세하게는 패키지온패키지(PoP; Package on Package) 타입과 같은 적층형의 반도체 패키지의 제조 과정에서 반도체 패키지의 몰드부에 홀을 가공한 후 상기 홀 내측에서 외부로 노출된 솔더볼의 크기 및 불량 여부 등을 정확하게 검사할 수 있는 반도체 패키지 비전 검사 장치 및 방법에 관한 것이다.
The present invention relates to an apparatus and a method for vision inspection of a semiconductor package, and more particularly, to holes in a mold portion of a semiconductor package during a manufacturing process of a stacked semiconductor package such as a package on package (PoP) type. Then, the present invention relates to a semiconductor package vision inspection apparatus and method capable of accurately inspecting the size and defect of solder balls exposed to the outside from the inside of the hole.

최근들어 이동통신단말기, 휴대용 인터넷 디바이스, 휴대용 멀티미디어 단말기 등 다양한 기능을 갖는 소형 멀티 어플리케이션의 개발 추세에 따라 경박단소화를 구현함과 동시에 고용량 및 고집적화를 구현할 수 있는 멀티칩 패키지(MCP; Multi Chip Package) 및 패키지온패키지(PoP; Package on Package) 기술 등 다양한 반도체 패키징 기술이 개발되고 있다. Recently, in accordance with the development trend of small multi-applications having various functions such as mobile communication terminals, portable Internet devices, and portable multimedia terminals, a multi-chip package (MCP; Multi Chip Package) that can realize high-capacity and high-density, and high-capacity And various semiconductor packaging technologies such as Package on Package (PoP) technology.

이 중 패키지온패키지(PoP) 기술은 한 개 이상의 반도체 칩을 내장한 패키지를 상하로 적층하는 기술로서, 통상적으로 하부 반도체 패키지의 상면에 상부 반도체 패키지와의 전기적 연결을 위한 복수개의 솔더볼을 형성하고, 상부 반도체 패키지의 하부면에 복수개의 솔더볼을 형성하여, 상기 하부 반도체 패키지의 솔더볼과 상부 반도체 패키지 솔더볼들을 서로 접합시키면서 반도체 패키지들을 적층시키는 기술이다. Among these, a package on package (PoP) technology is a technique of stacking a package containing one or more semiconductor chips up and down, and typically forms a plurality of solder balls for electrical connection with an upper semiconductor package on an upper surface of the lower semiconductor package. By forming a plurality of solder balls on the lower surface of the upper semiconductor package, the semiconductor package is laminated while bonding the solder balls of the lower semiconductor package and the upper semiconductor package solder balls to each other.

이러한 패키지온패키지 기술에 의해 2개의 반도체 패키지들을 서로 접합시킬 때 상,하부의 반도체 패키지들이 워페이지(warpage; 변형) 등이 발생할 경우에는 상,하부 반도체 패키지들의 솔더볼 간의 접합이 정확하게 이루어지지 않아 불량이 발생할 가능성이 높다. 이에 현재에는 하부의 반도체 패키지를 제조할 때 몰딩 공정에서 솔더볼이 형성되어 있는 부분까지 모두 몰딩을 하여 상,하부 반도체 패키지들 간의 워페이지 차이를 최소화한 다음, 도 1에 도시된 것처럼 레이저 빔 조사장치(미도시)를 이용하여 하부 반도체 패키지(P)의 몰드부(M)에 원형으로 홀(hole)(H)을 가공하여 솔더볼(S)들을 외부로 노출시키고, 상부 반도체 패키지(20) 및 하부 반도체 패키지(P)를 고온 상태의 리플로우(reflow) 장비에 투입하여 적층시킨다. When the two semiconductor packages are bonded to each other by the package-on-package technology, when warpages occur in the upper and lower semiconductor packages, the solder balls of the upper and lower semiconductor packages are not precisely bonded. This is likely to occur. At this time, when manufacturing the lower semiconductor package, molding all parts up to the solder ball are formed in the molding process to minimize the warpage difference between the upper and lower semiconductor packages, and then as shown in Figure 1 laser beam irradiation apparatus Holes (H) are circularly formed in the mold portion (M) of the lower semiconductor package (P) using (not shown) to expose the solder balls (S) to the outside, the upper semiconductor package 20 and the lower The semiconductor package P is placed in a reflow apparatus in a high temperature state and laminated.

그런데, 상술한 것과 같이 레이저 빔 조사장치로 하부 반도체 패키지(P)에 홀(H)을 가공하는 과정에서 도 1 (B)에 도시된 것과 같이 레이저 가공 상의 에러로 인하여 홀(H)이 정확한 깊이로 가공되지 않고 솔더볼(S)의 일부만 외부로 드러나게 될 경우, 반도체 패키지들을 상호 적층하여 솔더볼들을 상호 접속시킬 때, 솔더볼들이 완전히 접합되지 않는 등의 불량이 발생하게 되고, 이로 인하여 반도체 패키지의 수율이 저하되며, 완제품의 신뢰도가 저하될 가능성이 높다. However, as described above, in the process of machining the hole H in the lower semiconductor package P with the laser beam irradiation apparatus, as shown in FIG. If only a part of the solder ball S is exposed to the outside without being processed, the defects such as the solder balls are not completely bonded when the semiconductor packages are stacked and interconnected to the solder balls are generated. There is a high possibility that the reliability of the finished product is lowered.

이에 따라 현재에는 하부 반도체 패키지에 홀을 가공한 다음 솔더볼을 비전 검사하고 있으나, 현재의 비전 검사 장치는 홀 가공의 불량 여부를 정확하게 판정할 수 없으며, 솔더볼이 외부로 노출된 크기(D2)를 정확하게 측정할 수 없는 문제가 있다.
As a result, the solder ball is vision-tested after the hole is processed in the lower semiconductor package. However, the current vision inspection apparatus cannot accurately determine whether or not the hole is defective. There is a problem that cannot be measured.

본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 본 발명의 목적은 반도체 패키지의 몰드부에 홀을 가공한 후 홀 가공의 불량 여부를 정확하게 판정할 수 있으며, 정상 상태로 판정된 경우 뿐만 아니라 불량으로 판정된 경우에서도 솔더볼이 외부로 노출된 크기(D2)를 정확하게 검출할 수 있는 반도체 패키지 비전 검사 장치 및 방법을 제공함에 있다.
The present invention is to solve the above problems, an object of the present invention is to accurately determine whether or not the hole processing after machining the hole in the mold portion of the semiconductor package, it is not only a case that is determined to be normal The present invention provides a semiconductor package vision inspection apparatus and method capable of accurately detecting the size (D2) of the solder ball exposed to the outside even when determined to be.

상기와 같은 목적을 달성하기 위한 본 발명의 한 형태에 따르면, 솔더볼이 외부로 노출되도록 몰드부에 홀이 가공된 반도체 패키지를 촬영하여 검사하는 비전 검사 장치에 있어서, 검사 대상 반도체 패키지가 안착되는 캐리어와; 상기 캐리어의 상측에서 반도체 패키지를 촬영하는 비전카메라와; 상기 캐리어의 상측에 수직한 축에 대해 하측으로 일정 각도로 경사지게 형성되어 촬영을 위한 빛을 방출하는 제1조명유닛과; 상기 캐리어의 측방에 설치되어 촬영을 위한 빛을 수평방향으로 방출하는 제2조명유닛을 포함하여 구성된 것을 특징으로 하는 반도체 패키지 비전 검사 장치가 제공된다. According to one aspect of the present invention for achieving the above object, in the vision inspection apparatus for photographing and inspecting a semiconductor package in which a hole is processed in the mold portion so that the solder ball is exposed to the outside, the carrier to which the inspection target semiconductor package is seated Wow; A vision camera for photographing the semiconductor package from the upper side of the carrier; A first lighting unit which is formed to be inclined at a predetermined angle downward with respect to an axis perpendicular to the upper side of the carrier and emits light for photographing; It is provided on the side of the carrier is provided a semiconductor package vision inspection device comprising a second lighting unit for emitting a light for photographing in the horizontal direction.

본 발명의 다른 한 형태에 따르면, (a) 제1조명유닛에서 빛을 방출하고, 비전카메라로 캐리어 상의 반도체 패키지를 촬영하여 제1영상을 획득하는 단계와; (b) 제2조명유닛에서 빛을 방출하고, 비전카메라로 캐리어 상의 반도체 패키지를 촬영하여 제2영상을 획득하는 단계와; (c) 제1영상을 이용하여 정상 또는 불량 여부를 판정하는 단계와; (d) 상기 (c) 단계에서 정상으로 판정된 경우, 제1영상을 분석하여 홀의 크기(D1) 또는 솔더볼의 크기(D2)를 검출하고, 상기 (c) 단계에서 불량으로 판정된 경우, 제2영상을 분석하여 홀의 크기(D1) 또는 솔더볼의 크기(D2)를 검출하는 단계를 포함하여 구성된 반도체 패키지 비전 검사 방법이 제공된다.According to another aspect of the present invention, there is provided a method comprising: (a) emitting light from a first lighting unit and acquiring a first image by photographing a semiconductor package on a carrier with a vision camera; (b) emitting light from the second lighting unit and acquiring a second image by photographing a semiconductor package on a carrier with a vision camera; (c) determining whether the image is normal or defective using the first image; (d) If it is determined as normal in the step (c), by analyzing the first image to detect the size of the hole (D1) or the size of the solder ball (D2), and if it is determined in step (c) is defective, A semiconductor package vision inspection method is provided that includes analyzing two images to detect a size D1 of a hole or a size D2 of a solder ball.

본 발명의 또 다른 한 형태에 따르면, (a) 제1조명유닛에서 빛을 방출하고, 비전카메라로 캐리어 상의 반도체 패키지를 촬영하여 제1영상을 획득하는 단계와; (b) 제1영상을 이용하여 정상 및 불량 여부를 판정하는 단계와; (c) 상기 (b) 단계에서 정상으로 판정된 경우, 제1영상을 분석하여 홀의 크기(D1) 또는 솔더볼의 크기(D2)를 검출하는 단계와; (d) 상기 (b) 단계에서 불량으로 판정된 경우, 제2조명유닛에서 빛을 방출하고, 비전카메라로 캐리어 상의 반도체 패키지를 촬영하여 제2영상을 획득하고, 상기 제2영상을 분석하여 홀의 크기(D1) 또는 솔더볼의 크기(D2)를 검출하는 단계를 포함하여 구성된 반도체 패키지 비전 검사 방법이 제공된다.
According to still another aspect of the present invention, there is provided a method for manufacturing a semiconductor device, the method comprising: (a) emitting light from a first lighting unit and photographing a semiconductor package on a carrier with a vision camera to obtain a first image; (b) determining whether the image is normal or defective using the first image; (c) detecting the size (D1) of the hole or the size (D2) of the solder ball by analyzing the first image when it is determined to be normal in the step (b); (d) If it is determined in step (b) that it is defective, the second lighting unit emits light, photographs the semiconductor package on the carrier with a vision camera to obtain a second image, and analyzes the second image to A semiconductor package vision inspection method is provided that includes detecting a size D1 or a size D2 of a solder ball.

본 발명에 따르면, 반도체 패키지의 상측에서 일정 각도로 경사진 방향에서 제공되는 제1조명유닛의 조명을 이용하여 얻어지는 제1영상과 반도체 패키지의 측방에서 수평하게 제공되는 제2조명유닛의 조명을 이용하여 얻어지는 제2영상을 선택적으로 이용하여 홀 가공이 정상적으로 이루어졌는지 여부를 정확하게 판정함과 더불어, 정상 가공된 홀 및 솔더볼의 크기 뿐만 아니라 불량으로 판정된 홀 및 솔더볼의 크기도 정확하게 측정할 수 있다.
According to the present invention, the first image obtained by using the illumination of the first illumination unit provided in the direction inclined at a predetermined angle from the upper side of the semiconductor package and the illumination of the second illumination unit provided horizontally from the side of the semiconductor package By selectively using the second image obtained by selectively determining whether or not the hole processing is normally performed, the size of the hole and the solder ball determined as defective as well as the size of the hole and the solder ball can be accurately measured.

도 1은 반도체 패키지의 몰드부에 홀이 가공된 상태를 나타낸 것으로, (A)는 반도체 패키지의 몰드부에 홀이 정상적으로 가공된 형태를 나타내고, (B)는 반도체 패키지의 몰드부에 홀이 비정상적으로 가공된 형태를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지 비전 검사 장치의 구성을 개략적으로 나타낸 요부 단면도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지 비전 검사 방법을 설명하는 순서도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지 비전 검사 방법을 설명하는 순서도이다.
도 5는 본 발명의 비전 검사 장치에 의해 촬영된 정상 가공된 반도체 패키지의 사진 영상 및 솔더볼의 명암 구배를 나타낸 그래프이다.
도 6은 본 발명의 비전 검사 장치에 의해 촬영된 불량 반도체 패키지의 사진 영상 및 솔더볼의 명암 구배를 나타낸 그래프이다.
도 7은 본 발명의 비전 검사 장치에 의해 촬영된 정상 가공된 반도체 패키지와 불량 반도체 패키지의 솔더볼의 윤곽선(outline) 형태를 비교하여 나타낸 도면으로, (A)는 정상 가공된 상태이고, (B)는 비정상 가공된 상태를 나타낸다.
도 8은 본 발명에 따른 반도체 패키지 비전 검사 장치가 적용되는 반도체 패키지 비전검사 및 소팅 핸들러의 전체 구성을 개략적으로 나타내는 평면도이다.
도 9는 도 8의 반도체 패키지 핸들러의 트레이에 반도체 패키지가 안착된 상태를 나타낸 요부 단면도이다.
도 10은 도 8의 반도체 패키지 핸들러의 캐리어에 반도체 패키지가 안착된 상태를 나타낸 요부 단면도이다.
1 illustrates a state in which holes are processed in a mold portion of a semiconductor package, (A) shows a form in which holes are normally processed in a mold portion of a semiconductor package, and (B) shows abnormal holes in a mold portion of a semiconductor package. The processed form is shown.
2 is a cross-sectional view illustrating main parts of a semiconductor package vision inspection apparatus according to an exemplary embodiment. Referring to FIG.
3 is a flowchart illustrating a semiconductor package vision inspection method according to an embodiment of the present invention.
4 is a flowchart illustrating a semiconductor package vision inspection method in accordance with another embodiment of the present invention.
Figure 5 is a graph showing the contrast gradient of the solder ball and the photographic image of a normally processed semiconductor package taken by the vision inspection device of the present invention.
FIG. 6 is a graph showing a gradient of a solder ball and a photographic image of a defective semiconductor package photographed by the vision inspection apparatus of the present invention.
7 is a view showing the outline shape of the solder ball of the normal processed semiconductor package and the defective semiconductor package photographed by the vision inspection device of the present invention, (A) is a normal processed state, (B) Indicates an abnormally processed state.
8 is a plan view schematically showing the overall configuration of a semiconductor package vision inspection and sorting handler to which the semiconductor package vision inspection apparatus according to the present invention is applied.
FIG. 9 is a cross-sectional view illustrating main parts of a semiconductor package mounted on a tray of the semiconductor package handler of FIG. 8.
FIG. 10 is a cross-sectional view illustrating main parts of a semiconductor package mounted on a carrier of the semiconductor package handler of FIG. 8.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지 비전 검사 장치 및 방법의 바람직한 실시예를 상세히 설명한다. Hereinafter, exemplary embodiments of a semiconductor package vision inspection apparatus and method according to the present invention will be described in detail with reference to the accompanying drawings.

도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 비전 검사 장치(100)는 검사 대상 반도체 패키지(P)가 안착되는 캐리어(140)와, 상기 캐리어(140)의 상측에서 반도체 패키지(P)를 촬영하는 비전카메라(110)와, 상기 캐리어(140)의 상측에 수직한 축에 대해 하측으로 일정 각도(θ)로 경사지게 형성되어 촬영을 위한 빛을 방출하는 제1조명유닛(120)과, 상기 캐리어(140)의 측방에 설치되어 촬영을 위한 빛을 수평방향으로 방출하는 제2조명유닛(130)을 포함한다.Referring to FIG. 2, the semiconductor package vision inspection apparatus 100 according to an exemplary embodiment may include a carrier 140 on which an inspection target semiconductor package P is seated, and a semiconductor package (above) of the carrier 140. Vision camera 110 for photographing P and the first lighting unit 120 is formed to be inclined at a predetermined angle (θ) to the lower side with respect to the axis perpendicular to the upper side of the carrier 140 to emit light for shooting And a second lighting unit 130 installed at a side of the carrier 140 to emit light for photographing in a horizontal direction.

상기 캐리어(140)는 반도체 패키지(P)가 안착되는 안착홈(141)을 구비하며, 상기 안착홈(141)에는 반도체 패키지(P)를 진공 흡착하여 고정하기 위한 진공홀(145)이 형성된다. 상기 안착홈(141)의 바닥면에는 반도체 패키지(P) 하부면의 볼들이 바닥에 닿아 손상되지 않도록 오목하게 볼도피홈(142)이 형성된다. 상기 캐리어(140)는 선형운동장치(146)에 의해 비전카메라(110)와 상기 제1조명유닛(120) 및 제2조명유닛(130)과 상대 이동 가능하게 구성된다. 상기 캐리어(140)의 안착홈(141) 테두리를 형성하는 격벽체(143)의 상단 높이는 상기 안착홈(141) 내에 안착된 반도체 패키지(P)의 상단 높이와 같거나 낮은 것이 바람직하다. 그리고, 상기 안착홈(141)의 갯수는 캐리어(140)의 안착홈(141)에 반도체 패키지(P)를 내려놓는 검사용 픽커(20: 도 5참조)에 동시에 흡착되는 반도체 패키지(P)의 갯수의 2배 이상인 것이 바람직하다. The carrier 140 includes a seating groove 141 in which the semiconductor package P is seated, and a vacuum hole 145 is formed in the seating recess 141 to suck and fix the semiconductor package P by vacuum. . The bottom surface of the seating groove 141 is formed with a ball doped groove 142 concave so that the balls of the lower surface of the semiconductor package (P) do not touch the floor. The carrier 140 is configured to move relative to the vision camera 110, the first lighting unit 120, and the second lighting unit 130 by the linear motion device 146. The top height of the barrier rib 143 forming the edge of the mounting groove 141 of the carrier 140 may be equal to or lower than the top height of the semiconductor package P seated in the mounting groove 141. The number of the mounting grooves 141 may include the number of the mounting packages 141 simultaneously adsorbed to the inspection picker 20 (see FIG. 5) for placing the semiconductor package P in the mounting grooves 141 of the carrier 140. It is preferable that it is 2 times or more of the number.

상기 비전카메라(110)는 조명프레임(150)을 매개로 제1조명유닛(120) 및 제2조명유닛(130)과 일체로 구성되어, 제1조명유닛(120) 또는 제2조명유닛(130)에서 제공되는 조명을 이용하여 캐리어(140) 상의 반도체 패키지(P)를 촬영하여 영상을 획득한다. The vision camera 110 is integrally formed with the first lighting unit 120 and the second lighting unit 130 via the illumination frame 150, the first lighting unit 120 or the second lighting unit 130 ) To obtain an image by photographing the semiconductor package (P) on the carrier 140 using the illumination provided from.

상기 제1조명유닛(120)은 상기 조명프레임(150)에 수직한 축을 중심으로 일정 각도(θ)(이 실시예에서 약 45°)로 경사지게 설치되는 복수개의 마운트보드(121)와, 상기 각각의 마운트보드(121)에 배열되는 복수개의 발광다이오드(LED)(122)로 구성된다. 상기 제1조명유닛(120)의 마운트보드(121)는 수직한 축에 대해 대략 20°~ 65°각도로 경사지는 것이 바람직하며, 반도체 패키지(P)의 홀(H) 깊이가 작아질수록 경사각(θ)은 커질 수 있다. 상기 제1조명유닛(120)은 캐리어(140)의 상측에서 원형으로 배열되나, 이와 다르게 전후 좌우 4방향으로 배열될 수도 있다. The first lighting unit 120 includes a plurality of mount boards 121 which are installed to be inclined at a predetermined angle θ (about 45 ° in this embodiment) about an axis perpendicular to the illumination frame 150, respectively It consists of a plurality of light emitting diodes (LEDs) 122 arranged on the mounting board 121 of the. The mount board 121 of the first lighting unit 120 is preferably inclined at an angle of approximately 20 ° to 65 ° with respect to a vertical axis, and the inclination angle is smaller as the depth of the hole H of the semiconductor package P decreases. (θ) can be large. The first lighting unit 120 is arranged in a circular shape on the upper side of the carrier 140, alternatively, may be arranged in four directions, front and rear, left and right.

그리고, 상기 제2조명유닛(130)은 캐리어(140)의 상부면 외측을 둘러싸도록 배열되며, 복수개(이 실시예에서 4개)의 마운트보드(131)와 각 마운트보드(131)에 설치되어 캐리어(140)의 상부면에 대해 수평방향으로 빛을 방출하는 복수개의 발광다이오드(LED)(132)로 구성된다. 상기 제2조명유닛(130)은 상기 캐리어(140)의 측방에서 전후 좌우의 4방향으로 4각형 구도로 배열되는 것이 바람직하나, 이와 다르게 원형으로 배열될 수도 있다.The second lighting unit 130 is arranged to surround the outer side of the upper surface of the carrier 140, and is installed on a plurality of mount boards 131 and four mount boards 131 in this embodiment. It is composed of a plurality of light emitting diodes (LEDs) 132 for emitting light in a horizontal direction with respect to the upper surface of the carrier 140. The second lighting unit 130 is preferably arranged in a quadrilateral composition in four directions of front, rear, left, and right from the side of the carrier 140, but may be arranged in a circular manner.

상기 제1조명유닛(120)을 사용하여 얻어진 영상은 도 1의 (A) 도면에 도시한 것과 같이 홀(H)이 정상적으로 가공된 경우(이하 이러한 상태를 '정상'이라 함)에는 뚜렷한 영상을 얻을 수 있어 홀(H)의 크기(D1) 및 솔더볼(S)의 크기(D2) 등에 대한 정보를 정확하게 검출할 수 있지만, 도 1의 (B) 도면에 도시한 것과 같이 홀(H)이 불완전하게 가공된 경우(이하 이러한 상태를 '불량'이라 함), 솔더볼(S) 주변의 몰드부(M)에서 반사되는 빛으로 인해 솔더볼(S)의 크기 등을 정확하게 측정할 수 없다. The image obtained by using the first lighting unit 120 is a clear image when the hole (H) is normally processed as shown in Figure 1 (A) (hereinafter referred to as 'normal') Although the information on the size D1 of the hole H and the size D2 of the solder ball S can be accurately detected, the hole H is incomplete as shown in FIG. 1B. In this case (hereinafter referred to as 'defect' state), the size of the solder ball (S) due to the light reflected from the mold portion (M) around the solder ball (S) can not be accurately measured.

하지만, 제2조명유닛(130)을 사용하여 얻어지는 제2영상에서는 불량일 경우에 솔더볼(S)의 영상이 비교적 뚜렷하게 나타나기 때문에 솔더볼(S)의 크기(D2) 등을 정확하게 측정할 수 있는 것으로 확인되었다. However, in the second image obtained by using the second lighting unit 130, the image of the solder ball (S) appears relatively clearly in case of failure, so that the size (D2) of the solder ball (S) can be accurately measured. It became.

도 3은 상기와 같이 구성된 본 발명의 반도체 패키지 비전 검사 장치를 이용하여 비전 검사를 수행하는 방법의 일 실시예를 나타낸 것으로, 검사 대상 반도체 패키지(P)가 안착되어 있는 캐리어(140)가 비전카메라(110)의 하측에 위치하면, 경사진 제1조명유닛(120)의 발광다이오드(122)를 통해 빛을 방출함과 동시에 비전카메라(110)가 캐리어(140) 상의 반도체 패키지(P)를 촬영하여 반도체 패키지(P)의 몰드부(M)에 형성되어 있는 홀(H)과 솔더볼(S)에 대한 제1영상을 획득한다(단계 S11). 3 illustrates an embodiment of a method for performing vision inspection using the semiconductor package vision inspection apparatus of the present invention configured as described above, wherein the carrier 140 on which the inspection target semiconductor package P is seated is a vision camera. When positioned below the 110, light is emitted through the light emitting diode 122 of the inclined first lighting unit 120, and the vision camera 110 photographs the semiconductor package P on the carrier 140. In operation S11, a first image of the hole H and the solder ball S formed in the mold part M of the semiconductor package P is obtained.

그 다음, 제2조명유닛(130)의 발광다이오드(132)를 통해 캐리어(140)의 상부면 측방에서 빛을 방출함과 동시에 비전카메라(110)가 캐리어(140) 상의 반도체 패키지(P)를 촬영하여 반도체 패키지(P)의 몰드부(M)에 형성되어 있는 홀(H)과 솔더볼(S)에 대한 제2영상을 획득한다(단계 S12). Then, the light is emitted from the side of the upper surface of the carrier 140 through the light emitting diode 132 of the second lighting unit 130 and at the same time the vision camera 110 the semiconductor package (P) on the carrier 140 Photographing acquires a second image of the hole H and the solder ball S formed in the mold part M of the semiconductor package P (step S12).

비전 검사 장치의 컨트롤러(미도시)는 상기 획득된 제1영상에서 솔더볼(S)의 명암 구배(brightness gradient) 또는 원형율(roundness)을 분석하여 정상(도 1의 (A) 도면 참조) 또는 불량(도 1의 (B) 도면 참조) 여부를 판정한다(단계 S13). The controller (not shown) of the vision inspection apparatus analyzes the brightness gradient or roundness of the solder ball S in the obtained first image, thereby determining normality (see FIG. 1A) or failure. (See FIG. 1B) or not (step S13).

상기 판정 단계(S13)에서 정상인 것으로 판정된 경우, 컨트롤러(미도시)는 상기 획득된 제1영상을 분석하여 솔더볼(S)의 크기(D2) 등을 검출한다(단계 S14). If it is determined that the determination step (S13) is normal, the controller (not shown) analyzes the obtained first image to detect the size (D2) of the solder ball (S), etc. (step S14).

그리고, 상기 판정 단계(S13)에서 불량인 것으로 판정된 경우, 컨트롤러(미도시)는 상기 획득된 제2영상을 분석하여 솔더볼(S)의 크기(D2) 등을 검출한다(단계 S15). In addition, when it is determined that the defect is determined in the determination step S13, the controller (not shown) analyzes the obtained second image to detect the size D2 of the solder ball S and the like (step S15).

이 실시예에 따른 비전 검사 방법은 캐리어(140) 상의 반도체 패키지(P)를 제1조명유닛(120)과 제2조명유닛(130)을 순차적으로 연속 사용하여 제1영상과 제2영상을 모두 획득한 후, 정상 불량 여부를 판정하고, 정상 불량 여부에 따라 상기 획득된 제1영상 또는 제2영상을 선택적으로 분석하였다. In the vision inspection method according to the present exemplary embodiment, the first lighting unit 120 and the second lighting unit 130 are successively used in the semiconductor package P on the carrier 140, so that both the first image and the second image are displayed. After the acquisition, it was determined whether or not the normal failure, and selectively analyzed the obtained first image or the second image according to the normal failure.

하지만, 도 4에 비전 검사 방법의 다른 실시예로 나타낸 것과 같이, 제1조명유닛(120)을 이용하여 제1영상 획득하고, 이 제1영상을 이용하여 정상 불량 여부를 판정한 다음, 불량으로 판정될 경우에만 제2조명유닛(130)을 이용하여 제2영상을 획득하고 원하는 정보를 검출할 수도 있다. However, as shown in another embodiment of the vision inspection method in FIG. 4, the first image is acquired using the first lighting unit 120, and the normal image is determined using the first image, and then the defect is determined to be defective. Only when it is determined, the second lighting unit 130 may be used to acquire a second image and detect desired information.

즉, 도 4에 도시된 것과 같이, 제1조명유닛(120)의 발광다이오드(122)를 통해 빛을 방출함과 동시에 비전카메라(110)가 캐리어(140) 상의 반도체 패키지(P)를 촬영하여 반도체 패키지(P)의 몰드부(M)에 형성되어 있는 홀(H)과 솔더볼(S)에 대한 제1영상을 획득하고(단계 S21), 이 획득된 제1영상에서 솔더볼의 명암 구배(brightness gradient) 또는 원형율(roundness)을 분석하여 정상 또는 불량 여부를 판정한다(단계 S22). That is, as shown in FIG. 4, while emitting light through the light emitting diode 122 of the first lighting unit 120, the vision camera 110 photographs the semiconductor package P on the carrier 140. Obtain a first image of the hole H and the solder ball S formed in the mold portion M of the semiconductor package P (step S21), and the brightness gradient of the solder ball in the obtained first image Gradient or roundness is analyzed to determine whether it is normal or defective (step S22).

상기 판정 단계(S22)에서 정상인 것으로 판정된 경우, 컨트롤러(미도시)는 상기 획득된 제1영상을 분석하여 솔더볼(S)의 크기(D2) 등을 검출한다(단계 S23). If it is determined that the determination step (S22) is normal, the controller (not shown) analyzes the obtained first image to detect the size (D2) of the solder ball (S2) or the like (step S23).

하지만, 상기 판정 단계(S22)에서 불량인 것으로 판정되면, 제2조명유닛(130)의 발광다이오드(132)를 통해 빛을 방출함과 동시에 비전카메라(110)가 캐리어(140) 상의 반도체 패키지(P)를 촬영하여 반도체 패키지(P)의 몰드부(M)에 형성되어 있는 홀(H)과 솔더볼(S)에 대한 제2영상을 획득하고(단계 S24), 컨트롤러(미도시)는 상기 획득된 제2영상을 분석하여 솔더볼(S)의 크기(D2) 등을 검출한다(단계 S25). However, when it is determined that the defect is determined in the determination step (S22), and emits light through the light emitting diode 132 of the second lighting unit 130 at the same time the vision camera 110 is a semiconductor package (on the carrier 140) Photograph P) to obtain a second image of the hole H and the solder ball S formed in the mold portion M of the semiconductor package P (step S24), and the controller (not shown) obtains the second image. The second image is analyzed to detect the size D2 of the solder ball S and the like (step S25).

한편, 상기 캐리어(140) 상에 복수개의 반도체 패키지들이 안착되는 경우, 캐리어(140)를 제1,2조명유닛(120, 130) 및 비전카메라(110)에 대해 상대 이동시키면서 영상을 획득할 수 있다. 즉, 상기 제1조명유닛(120) 및 비전카메라(110)를 이용하여 제1영상을 획득할 때 캐리어(140)를 제1,2조명유닛(120, 130) 및 비전카메라(110)에 대해 일방향으로 상대 이동시키면서 각 반도체 패키지(P)들에 대한 제1영상을 획득한 다음, 상기 얻어진 제1영상에서 불량으로 판정된 것이 있을 경우 캐리어(140)를 제1,2조명유닛(120, 130) 및 비전카메라(110)에 대해 이전과는 반대 방향으로 상대 이동시키면서 제2조명유닛(130) 및 비전카메라(110)를 이용하여 불량인 반도체 패키지에 대한 제2영상을 선별적으로 획득하도록 할 수도 있을 것이다. Meanwhile, when a plurality of semiconductor packages are mounted on the carrier 140, an image may be acquired while moving the carrier 140 relative to the first and second lighting units 120 and 130 and the vision camera 110. have. That is, when acquiring the first image using the first lighting unit 120 and the vision camera 110, the carrier 140 may be connected to the first and second lighting units 120 and 130 and the vision camera 110. After acquiring a first image of each of the semiconductor packages P while moving in one direction, if there is a defect in the obtained first image, the carrier 140 is moved to the first and second lighting units 120 and 130. ) And selectively acquire a second image of the defective semiconductor package using the second lighting unit 130 and the vision camera 110 while moving relative to the vision camera 110 in the opposite direction as before. Could be

도 5 및 도 6은 전술한 본 발명의 비전 검사 장치(100)의 제1조명유닛(120)을 사용하여 촬영한 정상 가공 상태의 반도체 패키지 및 불량 가공 상태의 반도체 패키지의 솔더볼 사진 영상 및 명암 구배(brightness gradient)를 함께 나타낸 것으로, 도 5에 도시된 것과 같이 정상 상태일 경우에는 솔더볼(흰색으로 나타난 부분임)의 명암이 중심에서 반경 방향으로 진행하면서 점차적으로 작아지는 구배를 가지나, 도 6에 도시된 것과 같이 불량 가공 상태일 경우에는 솔더볼의 명암이 작아졌다 커졌다하는 현상을 반복하면서 크게 변동(fluctuation)하는 것을 볼 수 있다. 따라서, 전술한 비전 검사 방법을 수행할 때, 상기 판정 단계(단계 S13 또는 단계 S22)에서 솔더볼의 명암 구배(brightness gradient)를 검출하여 명암 구배의 변동(fluctuation)이 있을 경우 가공 상태가 불량한 것으로 판정할 수 있다. 5 and 6 are solder ball photographic images and contrast gradients of a semiconductor package in a normal processing state and a semiconductor package in a bad processing state photographed using the first lighting unit 120 of the vision inspection apparatus 100 of the present invention described above. (brightness gradient) is shown together, and in the normal state as shown in FIG. 5, the contrast of the solder ball (shown in white) has a gradient gradually decreasing from the center to the radial direction, but in FIG. 6. As shown in the figure, in the case of a bad machining state, the fluctuation of the solder ball may be greatly fluctuated by repeating the phenomenon that the contrast of the solder ball decreases and increases. Therefore, when performing the vision inspection method described above, if the brightness gradient of the solder ball is detected in the determination step (step S13 or step S22), it is determined that the machining state is poor when there is a fluctuation in the brightness gradient. can do.

또한, 이와 다르게 상기 판정 단계(단계 S13 또는 단계 S22)에서 제1영상에 나타난 솔더볼의 윤곽선(outline)을 분석하여 정상 또는 불량을 판정할 수 있다. 즉, 도 7의 (A) 도면에 도시한 것과 같이, 정상 가공 상태에서는 솔더볼의 윤곽선이 거의 원형으로 나타나지만, 불량일 경우에는 도 7의 (B) 도면에 도시한 것과 같이 솔더볼의 윤곽선이 울퉁불퉁하게 나타난다. 따라서, 상기 판정 단계(단계 S13 또는 단계 S22)에서 솔더볼의 윤곽선의 원형률(roundness)을 측정하여 원형률이 설정 기준 이하일 경우 가공 상태를 불량으로 판정한다. Alternatively, in the determination step (step S13 or step S22), it is possible to determine the normal or defective by analyzing the outline of the solder ball shown in the first image. That is, as shown in Fig. 7A, the outline of the solder ball is almost circular in the normal processing state, but in the case of failure, the outline of the solder ball is unevenly as shown in Fig. 7B. appear. Therefore, in the determination step (step S13 or step S22), the roundness of the contour of the solder ball is measured, and when the roundness is less than or equal to the set criterion, the machining state is determined to be defective.

다음으로, 도 8을 참조하여 전술한 것과 같은 본 발명의 비전 검사 장치(100)가 적용되는 반도체 패키지 비전검사 및 소팅 핸들러의 구성 및 작동에 대해 설명한다. Next, the configuration and operation of the semiconductor package vision inspection and sorting handler to which the vision inspection apparatus 100 of the present invention as described above is applied will be described with reference to FIG. 8.

도 8에 도시된 비전검사 및 소팅 핸들러는 반도체 패키지 및 트레이의 공급을 위한 로딩 영역, 반도체 패키지의 하면과 상면의 비전검사를 위한 2곳의 비전검사 영역, 양품 반도체 패키지와 불량 반도체 패키지의 분류를 위한 소팅 영역, 비전검사를 마친 반도체 패키지를 지정된 트레이에 수납하기 위한 언로딩 영역 등을 포함한다.The vision inspection and sorting handler shown in FIG. 8 includes a loading area for supplying a semiconductor package and a tray, two vision inspection areas for vision inspection on the bottom and top surfaces of the semiconductor package, a classification of a good semiconductor package and a bad semiconductor package. A sorting area for unloading, an unloading area for accommodating a semiconductor package having undergone vision inspection in a designated tray, and the like.

이를 위하여, 핸들러의 한쪽에는 검사 대상이 되는 반도체 패키지들이 수용되어 있는 트레이의 공급을 위한 스택 매거진(10)이 배치되는 로딩 영역이 구성된다. 상기 로딩 영역의 후방으로는 반도체 패키지 하면에 대한 비전검사를 수행하기 위하여 트레이(T)로부터 반도체 패키지를 픽업하는 검사용 픽커(20)와, 전술한 본 발명의 비전 검사 장치(100)를 구성하는 2개의 캐리어(140)와 제1,2조명유닛(120, 130) 및 비전카메라(110)와, 반도체 패키지 하면을 촬영하여 하면에 대한 3차원 영상을 획득하여 비전검사를 수행하는 하면검사비전(30)가 구성되며, 그 후방으로 반도체 패키지 상면을 촬영하여 상면에 대한 3차원 영상을 획득하여 비전검사를 수행하는 상면검사비전(50)이 구성된다. 상기 비전 검사 장치의 제1,2조명유닛(120, 130)과 비전카메라(110)는 상기 2개의 캐리어(140)의 상측에서 Y축 방향으로 수평 왕복 이동 가능하게 설치되어 2개의 캐리어(140)의 상측을 번갈아 이동하면서 비전 검사를 수행한다. To this end, one side of the handler is configured with a loading area in which the stack magazine 10 for supplying a tray containing the semiconductor packages to be inspected is disposed. At the rear of the loading area, an inspection picker 20 for picking up the semiconductor package from the tray T to perform vision inspection on the lower surface of the semiconductor package, and the vision inspection apparatus 100 according to the present invention. Two carriers 140, first and second lighting units 120 and 130, a vision camera 110, and a lower surface inspection vision for performing a vision inspection by obtaining a three-dimensional image of the lower surface by photographing the lower surface of the semiconductor package ( 30), the upper surface inspection vision 50 for photographing the upper surface of the semiconductor package to obtain a three-dimensional image of the upper surface to perform a vision inspection. The first and second lighting units 120 and 130 and the vision camera 110 of the vision inspection apparatus are installed to be capable of horizontal reciprocating movement in the Y-axis direction from above the two carriers 140 and two carriers 140. Carry out vision inspection by alternating the top of the vehicle.

상기 검사용 픽커(20)는 이 실시예에서 복수개가 2열로 배열된 형식만 도시하였지만, 2열 형식 이외에도 1열 또는 3열 이상의 검사용 픽커로 구성될 수도 있다.The inspection picker 20 is shown in this embodiment only in the form of a plurality arranged in two rows, but in addition to the two-column format, it may be composed of one or three or more inspection pickers.

그리고, 상기 상면검사비전(50) 부근에 비전검사가 완료된 반도체 패키지(P)들이 수용된 트레이(T)를 소팅영역으로 반송하기 위한 트레이 픽커(60)가 공지의 선형운동장치에 의해 X축 방향으로 수평 이동 가능하게 구성된다. In addition, a tray picker 60 for conveying the tray T containing the semiconductor packages P whose vision inspection is completed near the upper surface inspection vision 50 to the sorting area in the X-axis direction by a known linear motion device. It is configured to be movable horizontally.

또한, 로딩 영역에는 스택 매거진(10)에서부터 비전검사 영역을 거쳐 후방의 상면검사비전(50)의 비전검사 영역까지 연장되는 라인을 따라 트레이 피더(11)가 공지의 선형운동장치에 의해 Y축 방향으로 이동하면서 로딩 영역에서 공급받은 반도체 패키지 및 트레이를 각각의 공정 위치로 이송한다.In addition, in the loading area, the tray feeder 11 is moved along the line extending from the stack magazine 10 through the vision inspection area to the vision inspection area of the rear top inspection vision 50 in the Y-axis direction by a known linear motion device. The semiconductor package and the tray supplied from the loading area are transferred to each process position while moving to.

한편, 핸들러의 다른 한쪽에는 X축 방향으로 움직이면서 비전검사의 결과에 따라 양품 반도체 패키지와 불량 반도체 패키지를 구별하여 각각 다른 트레이 내에 구분하여 옮겨주는 소팅 픽커(70)가 구성되어 있는 소팅 영역이 조성되고, 상기 소팅 영역의 앞쪽으로는 소팅 완료되어 양품 반도체 패키지 및 불량 반도체 패키지가 구분되어 들어 있는 트레이(T)들이 배치되는 언로딩 영역이 조성된다.On the other hand, a sorting area is formed on the other side of the handler, which is arranged in a sorting picker 70 which moves in the X-axis direction and sorts the good semiconductor package and the bad semiconductor package according to the result of the vision inspection and separately moves them in different trays. A sorting is completed in front of the sorting area to form an unloading area in which trays T, in which a good semiconductor package and a bad semiconductor package are divided, are arranged.

상기 언로딩 영역에는 복수 열(이 실시예에서 4열)의 언로딩부(81, 82, 83, 84)로 이루어지는데, 상기 4열의 언로딩부(81, 82, 83, 84) 중 2열은 불량 반도체 패키지가 넣어지는 트레이(T)들이 배치되는 불량품 언로딩부(82, 84)이고, 다른 1열은 양품 반도체 패키지가 넣어지는 트레이(T)가 배치되는 양품 언로딩부(81)이며, 나머지 1열은 양품 반도체 패키지를 적재하는 트레이에서 불량 반도체 패키지가 빠져나가고 빈 자리에 보충될 양품의 반도체 패키지들을 적재하는 트레이(T)가 배치되는 버퍼부(83)로 구성될 수 있다. 상기 각각의 언로딩부(81, 82, 83, 84)에서 트레이(T)들은 트레이 피더(85)에 의해 Y축 방향으로 이동한다. The unloading area is composed of a plurality of rows of unloading parts 81, 82, 83, 84 in this embodiment (four rows in this embodiment), two of the four rows of unloading parts 81, 82, 83, 84. Are the defective product unloading parts 82 and 84 in which the trays T into which the defective semiconductor packages are placed are arranged, and the other row is the good quality unloading part 81 in which the trays T into which the good semiconductor packages are placed are arranged. The remaining one row may include a buffer unit 83 in which a bad semiconductor package is removed from the tray for storing good semiconductor packages and a tray T for loading good quality semiconductor packages to be replenished in an empty position. In each of the unloading parts 81, 82, 83, 84, the trays T are moved in the Y-axis direction by the tray feeder 85.

그리고, 상기 언로딩 영역의 후방에는 빈 트레이(T)들이 적재되는 공트레이 스택커(90)와, 상기 공트레이 스택커(90)에서 트레이(T)를 픽업하여 상기 양품 언로딩부(81) 또는 불량품 언로딩부(82, 84)로 반송하여 주는 트레이 픽커(95)가 X축 방향으로 이동 가능하게 구성된다. The empty tray stacker 90 in which the empty trays T are stacked and the tray T from the empty tray stacker 90 pick up the tray T at the rear of the unloading area. Or the tray picker 95 conveyed to the defective goods unloading sections 82 and 84 is configured to be movable in the X-axis direction.

작업자의 편의 등을 위해 상기 공트레이 스택커(90)를 이용하지 않을 수도 있는데, 이 경우에는 상기 4열의 언로딩부(81, 82, 83, 84) 중 1열의 불량품 언로딩부(82)에는 불량 반도체 패키지가 넣어지는 트레이(T)들이 배치될 수 있고, 1열의 양품 언로딩부(81)에는 양품 반도체 패키지가 넣어지는 트레이(T)가 배치될 수 있으며, 또 다른 1열의 불량품 언로딩부(84)에는 양품 패키지가 적재된 트레이에서 불량 반도체 패키지가 빠져나갈 경우 이러한 빈 자리에 보충될 양품의 반도체와 불량 반도체 패키지가 혼합 적재될 수 있으며, 나머지 1열의 버퍼부(83)에는 빈 트레이(T)들이 적재될 수 있다. 즉, 불량품 언로딩부(84)가 버퍼부의 기능을 대신하며, 상기 버퍼부(83)가 공트레이 스택커의 역할을 대신하게 된다. The empty tray stacker 90 may not be used for the convenience of an operator. In this case, the defective unloading unit 82 of the first row of the unloading units 81, 82, 83, and 84 of the four rows may be used. The trays T into which the defective semiconductor packages are placed may be arranged, and the trays T into which the good semiconductor packages are placed may be arranged in one line of good quality unloading unit 81, and the other rows of defective goods unloading unit may be arranged. If the bad semiconductor package is taken out from the tray where the good package is loaded, the good semiconductor and the bad semiconductor package to be replenished in the empty space may be mixed and stacked, and the remaining one row of the buffer unit 83 may have an empty tray ( T) can be loaded. That is, the defective unloading unit 84 replaces the function of the buffer unit, and the buffer unit 83 replaces the role of the empty tray stacker.

상기와 같이 구성된 비전검사 및 소팅 핸들러는 다음과 같이 작동한다. The vision inspection and sorting handler configured as above operates as follows.

로딩 영역의 스택 매거진(10)에서 검사 대상 반도체 패키지들이 수납된 트레이(T)가 하측에서부터 순차적으로 분리되어 트레이 피더(11) 상에 안착되면, 트레이 피더(11)가 Y축 방향으로 이동하여 검사용 픽커(20)의 하측에 정렬한다. In the stack magazine 10 of the loading area, when the tray T containing the semiconductor packages to be inspected is sequentially separated from the lower side and seated on the tray feeder 11, the tray feeder 11 moves in the Y-axis direction to inspect the tray T. The lower side of the picker 20 is aligned.

상기 검사용 픽커(20)는 트레이(T)에 수납되어 있는 복수개의 반도체 패키지(P)를 픽업하여 본 발명의 비전 검사 장치(100) 쪽으로 이동하고, 캐리어(140)에 반도체 패키지(P)들을 안착시킨다. 상기 캐리어(140)는 X축 방향으로 이동하여 비전카메라(110) 및 제1,2조명유닛(120, 130)의 하측에 정렬되고, 비전카메라(110) 및 제1,2조명유닛(120, 130)은 전술한 것과 같이 제1영상 및/또는 제2영상을 획득하여 반도체 패키지(P)의 몰드부(M)(도 2참조)에 형성된 홀(H)(도 2참조) 및 솔더볼(S)(도 2참조)의 크기 등을 측정한다. The inspection picker 20 picks up a plurality of semiconductor packages P stored in the tray T and moves them toward the vision inspection apparatus 100 of the present invention, and transfers the semiconductor packages P to the carrier 140. Settle down. The carrier 140 moves in the X-axis direction and is aligned below the vision camera 110 and the first and second lighting units 120 and 130, and the vision camera 110 and the first and second lighting units 120 and 120. As described above, the hole H (see FIG. 2) and the solder ball S formed in the mold portion M (see FIG. 2) of the semiconductor package P by obtaining the first image and / or the second image. ) (See Fig. 2) and the like.

이와 같이 반도체 패키지(P)를 트레이(T)에 안착된 상태에서 비전 검사하지 않고 캐리어(140)로 옮겨서 검사하는 이유는 도 9에 도시된 것과 같이 트레이(T)의 패키지 안착홈(Ts)을 형성하는 격벽체(Tw)의 높이가 높기 때문에 촬영시 조명에 의한 그림자가 발생하여 정확한 영상을 획득할 수 없기 때문이다. 따라서, 도 10에 도시한 것처럼 안착홈(141)의 깊이가 얕은 캐리어(140)로 반도체 패키지(P)를 옮겨서 촬영을 하면 그림자에 의한 영향을 최소화할 수 있어 선명한 영상을 얻을 수 있다. As such, the reason why the semiconductor package P is moved to the carrier 140 without the vision inspection in the state in which the semiconductor package P is seated on the tray T is to inspect the package seating groove Ts of the tray T as illustrated in FIG. 9. This is because the height of the partition wall Tw to be formed is high, so that shadows caused by lighting are generated at the time of photographing, so that accurate images cannot be obtained. Therefore, as illustrated in FIG. 10, when the semiconductor package P is photographed by moving to the carrier 140 having a shallow depth of the mounting groove 141, the effect of the shadow may be minimized to obtain a clear image.

다시 도 8을 참조하면, 상기 비전 검사 장치(100)에 의한 검사가 완료된 후, 상기 검사용 픽커(20)는 캐리어(140) 상의 반도체 패키지(P)들을 픽업하여 하면검사비전(30)으로 이동하고, 하면검사비전(30)은 검사용 픽커(20)에 픽업된 반도체 패키지들의 하면을 촬영하여 반도체 패키지들의 하면에 형성되어 있는 솔더볼들에 대한 3차원 영상을 획득하고, 솔더볼들의 형태와 크기 등에 대한 검사를 수행한다. Referring back to FIG. 8, after the inspection by the vision inspection apparatus 100 is completed, the inspection picker 20 picks up the semiconductor packages P on the carrier 140 and moves to the inspection vision 30. In addition, the lower surface inspection vision 30 acquires a 3D image of solder balls formed on the lower surfaces of the semiconductor packages by photographing the lower surfaces of the semiconductor packages picked up to the inspection picker 20, and the shape and size of the solder balls. Perform a check on

이 실시예에서는 본 발명의 비전 검사 장치(100)에 의한 비전 검사 후 하면검사비전(30)에 의한 비전 검사가 이루어지는 것으로 설명하였으나, 이와 다르게 하면검사비전(30)에 의한 비전 검사를 먼저 수행하고, 그 후에 본 발명의 비전 검사 장치(100)에 의한 비전 검사를 수행하도록 작업 시퀀스가 설정될 수도 있을 것이다. In this embodiment, the vision inspection by the bottom inspection vision 30 is performed after the vision inspection by the vision inspection apparatus 100 of the present invention, but if it is different from the vision inspection by the inspection vision 30 first Thereafter, the task sequence may be set to perform vision inspection by the vision inspection apparatus 100 of the present invention.

상기 하면검사비전(30)에 의한 비전검사가 완료된 후 검사용 픽커(20)는 트레이 피더(11) 상의 트레이(T)에 반도체 패키지(P)들을 다시 수납시킨다. 이어서, 트레이 피더(11)는 Y축 방향 후방으로 이동하여 상면검사비전(50)의 검사 영역에 트레이(T)를 위치시키고, 상면검사비전(50)이 트레이(T)의 상측에서 반도체 패키지(P)들의 상면을 촬영하여 3차원 영상을 획득하여 검사를 수행한다. After the vision inspection by the bottom inspection vision 30 is completed, the inspection picker 20 accommodates the semiconductor packages P in the tray T on the tray feeder 11. Subsequently, the tray feeder 11 moves rearward in the Y-axis direction to position the tray T in the inspection area of the top inspection vision 50, and the top inspection vision 50 is located on the upper side of the tray T. The upper surface of the P) is photographed to obtain a 3D image and the inspection is performed.

상면검사비전(50)에 의한 비전검사가 완료되면, 트레이 픽커(60)가 트레이(T)를 픽업하여 언로딩 영역의 양품 언로딩부(81)의 트레이 피더(85) 상으로 옮겨주게 된다. 계속해서, 트레이 피더(85)에 의해 트레이(T)가 소팅 영역으로 위치되면, 상기 소팅 픽커(70)가 트레이(T) 사이를 이동하며서 비전검사 결과에 따라 양품 반도체 패키지 또는 불량 반도체 패키지를 구별 픽업하여 불량품을 양품 언로딩부(81)에서 해당 불량 등급의 불량품 언로딩부(82)의 트레이(T)로 옮겨서 수납시킨다. 이 때, 소팅 픽커(70)는 상기 버퍼부(83)에 위치한 트레이(T)에서 양품 반도체 패키지를 픽업하여 양품 언로딩부(81)의 트레이(T)의 빈 자리에 채워넣는다. When the vision inspection by the top inspection vision 50 is completed, the tray picker 60 picks up the tray T and moves it onto the tray feeder 85 of the good quality unloading unit 81 in the unloading area. Subsequently, when the tray T is positioned in the sorting area by the tray feeder 85, the sorting picker 70 moves between the trays T to distinguish between good and bad semiconductor packages according to the vision inspection result. The pickup is transferred to the tray T of the defective article unloading portion 82 of the defective grade from the non-goods unloading portion 81. At this time, the sorting picker 70 picks up the good semiconductor package from the tray T located in the buffer unit 83, and fills the empty semiconductor package with the empty tray T of the good unloading unit 81.

계속해서, 해당 트레이에 양품 반도체 패키지 또는 불량 반도체 패키지가 모두 채워지게 되면, 트레이 피더(85)가 전방으로 이동하여 트레이(T)를 언로딩 영역의 전방에 위치한 스택에 적재시킨다. Subsequently, when the good semiconductor package or the defective semiconductor package is filled in the tray, the tray feeder 85 moves forward to load the tray T into a stack located in front of the unloading area.

상술한 바와 같은 본 발명의 비전 검사 장치 및 방법에 따르면, 반도체 패키지의 상측에서 일정 각도로 경사진 방향에서 제공되는 제1조명유닛(120)의 조명을 이용하여 얻어지는 제1영상과 반도체 패키지(P)의 측방에서 수평하게 제공되는 제2조명유닛(130)의 조명을 이용하여 얻어지는 제2영상을 이용하여 정상 가공된 홀(H) 및 솔더볼(S)의 크기 뿐만 아니라 불량으로 판정된 홀(H) 및 솔더볼(S)의 크기도 정확하게 측정할 수 있다.
According to the vision inspection apparatus and method of the present invention as described above, the first image and the semiconductor package (P) obtained by using the illumination of the first illumination unit 120 provided in a direction inclined at a predetermined angle from the upper side of the semiconductor package (P Hole (H) determined as defective as well as the size of the normally processed hole (H) and solder ball (S) using the second image obtained by using the illumination of the second lighting unit (130) provided horizontally from the side of ) And the size of the solder ball (S) can also be measured accurately.

100 : 비전 검사 장치 110 : 비전카메라
120 : 제1조명유닛 121 : 마운트보드
122 : 발광다이오드 130 : 제2조명유닛
131 : 마운트보드 132 : 발광다이오드
140 : 캐리어 150 : 조명프레임
P : 반도체 패키지 S : 솔더볼
H : 홀 M : 몰드부
100: vision inspection device 110: vision camera
120: lighting unit 121: mounting board
122: light emitting diode 130: second lighting unit
131: mounting board 132: light emitting diode
140: carrier 150: lighting frame
P: Semiconductor Package S: Solder Ball
H: Hole M: Mold Part

Claims (18)

솔더볼이 외부로 노출되도록 몰드부에 홀이 가공된 반도체 패키지를 촬영하여 검사하는 비전 검사 장치에 있어서,
검사 대상 반도체 패키지가 안착되는 캐리어와;
상기 캐리어의 상측에서 반도체 패키지를 촬영하는 비전카메라와;
상기 캐리어의 상측에 수직한 축에 대해 하측으로 일정 각도로 경사지게 형성되어 촬영을 위한 빛을 방출하는 제1조명유닛과;
상기 캐리어의 측방에 설치되어 촬영을 위한 빛을 수평방향으로 방출하는 제2조명유닛을 포함하여 구성된 것을 특징으로 하는 반도체 패키지 비전 검사 장치.
In the vision inspection device for photographing and inspecting a semiconductor package in which a hole is processed in the mold portion to expose the solder ball to the outside,
A carrier on which the inspection target semiconductor package is seated;
A vision camera for photographing the semiconductor package from the upper side of the carrier;
A first lighting unit which is formed to be inclined at a predetermined angle downward with respect to an axis perpendicular to the upper side of the carrier and emits light for photographing;
And a second lighting unit installed at a side of the carrier to emit light for photographing in a horizontal direction.
제1항에 있어서, 상기 제2조명유닛은 캐리어의 전후 좌우의 4방향에 4각형 구도로 배치된 것을 특징으로 하는 반도체 패키지 비전 검사 장치. The semiconductor package vision inspection apparatus of claim 1, wherein the second lighting unit is disposed in a quadrangular composition in four directions of front, rear, left, and right of the carrier. 제1항 또는 제2항에 있어서, 상기 캐리어는 반도체 패키지가 수용되면서 안착되는 안착홈이 오목하게 형성되고, 상기 안착홈의 테두리를 형성하는 격벽체의 높이는 상기 캐리어의 안착홈 내에 안착된 반도체 패키지의 상단 높이와 같거나 낮은 것을 특징으로 하는 반도체 패키지 비전 검사 장치. The semiconductor package of claim 1 or 2, wherein the carrier has a recessed recess in which the semiconductor package is accommodated, and a height of the partition wall forming an edge of the recess is formed in the carrier. The semiconductor package vision inspection device, characterized in that it is equal to or lower than the top height. 제1항 또는 제2항에 있어서, 상기 캐리어는 반도체 패키지가 수용되면서 안착되는 복수개의 안착홈이 오목하게 형성되되, 상기 안착홈의 갯수는 캐리어의 안착홈에 반도체 패키지를 내려놓는 검사용 픽커에 동시에 흡착되는 반도체 패키지의 갯수의 2배 이상인 것을 특징으로 하는 반도체 패키지 비전 검사 장치. According to claim 1 or claim 2, wherein the carrier is a plurality of seating grooves are formed to be recessed while the semiconductor package is accommodated, the number of the seating grooves in the inspection picker to put the semiconductor package in the mounting groove of the carrier A semiconductor package vision inspection device, characterized in that more than twice the number of semiconductor packages adsorbed at the same time. 제1항 또는 제2항에 있어서, 상기 제1조명유닛과 제2조명유닛과 비전카메라는 상기 캐리어와 상대 이동하면서 캐리어 상의 반도체 패키지들을 촬영하여 영상을 획득하는 것을 특징으로 하는 반도체 패키지 비전 검사 장치. The semiconductor package vision inspection apparatus of claim 1, wherein the first lighting unit, the second lighting unit, and the vision camera acquire an image by photographing the semiconductor packages on the carrier while moving relative to the carrier. . (a) 제1조명유닛에서 빛을 방출하고, 비전카메라로 캐리어 상의 반도체 패키지를 촬영하여 제1영상을 획득하는 단계와;
(b) 제2조명유닛에서 빛을 방출하고, 비전카메라로 캐리어 상의 반도체 패키지를 촬영하여 제2영상을 획득하는 단계와;
(c) 제1영상을 이용하여 가공 상태의 정상 또는 불량 여부를 판정하는 단계와;
(d) 상기 (c) 단계에서 정상으로 판정된 경우, 제1영상을 분석하여 홀의 크기 또는 솔더볼의 크기를 검출하고, 상기 (c) 단계에서 불량으로 판정된 경우, 제2영상을 분석하여 홀의 크기(D1) 또는 솔더볼의 크기(D2)를 검출하는 단계를 포함하여 구성된 반도체 패키지 비전 검사 방법.
(a) emitting light from the first lighting unit and acquiring a first image by photographing a semiconductor package on a carrier with a vision camera;
(b) emitting light from the second lighting unit and acquiring a second image by photographing a semiconductor package on a carrier with a vision camera;
(c) determining whether the processing state is normal or defective using the first image;
(d) If it is determined as normal in step (c), the size of the hole or solder ball is detected by analyzing the first image, and if it is determined as defective in step (c), the second image is analyzed to determine the size of the hole. And detecting the size (D1) or the size (D2) of the solder ball.
제6항에 있어서, 상기 (c) 단계에서는 제1영상 중 솔더볼의 반경 방향으로의 명암 구배(brightness gradient)를 검출하여 가공 상태의 정상 또는 불량 여부를 판정하는 것을 특징으로 하는 반도체 패키지 비전 검사 방법.The semiconductor package vision inspection method of claim 6, wherein in the step (c), a brightness gradient in a radial direction of the solder ball in the first image is detected to determine whether the processing state is normal or defective. . 제7항에 있어서, 상기 제1영상 중 솔더볼 주변의 명암 구배의 변동(fluctuation)이 있는 경우에 가공 상태를 불량으로 판정하는 것을 특징으로 하는 반도체 패키지 비전 검사 방법.The semiconductor package vision inspection method of claim 7, wherein the processing state is determined to be defective when there is a fluctuation in the contrast gradient around the solder ball in the first image. 제6항에 있어서, 상기 (c) 단계에서는 제1영상에 나타난 솔더볼의 윤곽선(outline)을 검출하여 가공 상태의 정상 또는 불량 여부를 판정하는 것을 특징으로 하는 반도체 패키지 비전 검사 방법. The semiconductor package vision inspection method of claim 6, wherein in step (c), an outline of the solder ball shown in the first image is detected to determine whether the machining state is normal or defective. 제9항에 있어서, 상기 제1영상 중 솔더볼의 윤곽선을 검출하여 상기 솔더볼의 윤곽선이 나타내는 원형이 소정 기준 이하의 원형율(roundness)을 갖는 경우에 가공 상태를 불량으로 판정하는 것을 특징으로 하는 반도체 패키지 비전 검사 방법. 10. The semiconductor device according to claim 9, wherein the contour of the solder ball is detected in the first image, and the processing state is determined as defective when the circle represented by the contour of the solder ball has a roundness of less than a predetermined reference. Package vision inspection method. (a) 제1조명유닛에서 빛을 방출하고, 비전카메라로 캐리어 상의 반도체 패키지를 촬영하여 제1영상을 획득하는 단계와;
(b) 제1영상을 이용하여 정상 및 불량 여부를 판정하는 단계와;
(c) 상기 (b) 단계에서 정상으로 판정된 경우, 제1영상을 분석하여 홀의 크기 또는 솔더볼의 크기를 검출하는 단계와;
(d) 상기 (b) 단계에서 불량으로 판정된 경우, 제2조명유닛에서 빛을 방출하고, 비전카메라로 캐리어 상의 반도체 패키지를 촬영하여 제2영상을 획득하고, 상기 제2영상을 분석하여 홀의 크기(D1) 또는 솔더볼의 크기(D2)를 검출하는 단계를 포함하여 구성된 반도체 패키지 비전 검사 방법.
(a) emitting light from the first lighting unit and acquiring a first image by photographing a semiconductor package on a carrier with a vision camera;
(b) determining whether the image is normal or defective using the first image;
(c) detecting the size of the hole or the size of the solder ball by analyzing the first image when it is determined to be normal in the step (b);
(d) If it is determined in step (b) that it is defective, the second lighting unit emits light, photographs the semiconductor package on the carrier with a vision camera to obtain a second image, and analyzes the second image to And detecting the size (D1) or the size (D2) of the solder ball.
제11항에 있어서, 상기 (a) 단계에서 제1조명유닛 및 비전카메라가 캐리어와 상대 이동하면서 제1영상을 획득한 다음, 상기 (c) 단계에서 제2조명유닛 및 비전카메라가 캐리어와 이전과는 반대 방향으로 상대 이동하면서 캐리어 상의 반도체 패키지 중 불량으로 판정된 반도체 패키지에 대해 선별적으로 제2영상을 획득하는 것을 특징으로 하는 반도체 패키지 비전 검사 방법.12. The method of claim 11, wherein in the step (a), the first lighting unit and the vision camera acquire a first image while moving relative to the carrier, and in step (c), the second lighting unit and the vision camera are transferred to the carrier. And a second image is selectively acquired for the semiconductor package determined as defective in the semiconductor package on the carrier while moving relative to the opposite direction. 제11항에 있어서, 상기 (b) 단계에서는 제1영상 중 솔더볼의 반경 방향으로의 명암 구배1(brightness gradient)를 검출하여 가공 상태의 정상 또는 불량 여부를 판정하는 것을 특징으로 하는 반도체 패키지 비전 검사 방법.12. The semiconductor package vision inspection of claim 11, wherein in the step (b), a brightness gradient 1 in a radial direction of the solder ball in the first image is detected to determine whether the processing state is normal or defective. Way. 제13항에 있어서, 상기 제1영상 중 솔더볼 주변의 명암 구배의 변동(fluctuation)이 있는 경우에 가공 상태를 불량으로 판정하는 것을 특징으로 하는 반도체 패키지 비전 검사 방법.The semiconductor package vision inspection method of claim 13, wherein the processing state is determined to be defective when there is a fluctuation in the contrast gradient around the solder ball in the first image. 제11항에 있어서, 상기 (b) 단계에서는 제1영상에 나타난 솔더볼의 윤곽선(outline)을 검출하여 가공 상태의 정상 또는 불량 여부를 판정하는 것을 특징으로 하는 반도체 패키지 비전 검사 방법. The method of claim 11, wherein in the step (b), an outline of the solder ball shown in the first image is detected to determine whether the machining state is normal or defective. 제15항에 있어서, 상기 제1영상 중 솔더볼의 윤곽선을 검출하여 상기 솔더볼의 윤곽선이 나타내는 원형이 소정 기준 이하의 원형율(roundness)을 갖는 경우에 가공 상태를 불량으로 판정하는 것을 특징으로 하는 반도체 패키지 비전 검사 방법. 16. The semiconductor according to claim 15, wherein the contour of the solder ball is detected in the first image, and the processing state is determined as defective when the circle represented by the contour of the solder ball has a roundness of less than a predetermined reference. Package vision inspection method. 솔더볼이 외부로 노출되도록 몰드부에 홀이 가공된 반도체 패키지를 촬영하여 검사하는 비전 검사 방법에 있어서,
(a) 트레이의 패키지 안착홈에 안착된 반도체 패키지를 검사용 픽커를 이용하여 픽업하는 단계;
(b) 상기 검사용 픽커에 의해 픽업된 반도체 패키지를 캐리어로 이송하여 캐리어의 안착홈에 안착시키는 단계; 및
(c) 제2조명유닛에서 빛을 방출하고 비전카메라로 캐리어 상의 반도체 패키지를 촬영하여 제2영상을 획득하는 단계를 포함하며, 상기 캐리어의 안착홈의 테두리를 형성하는 격벽체의 높이는 상기 안착홈에 안착된 반도체 패키지 상단의 높이와 같거나 이보다 낮은 것을 특징으로 하는 반도체 패키지 비전 검사 방법.
In the vision inspection method of photographing and inspecting a semiconductor package in which a hole is processed in a mold part to expose the solder ball to the outside,
(a) picking up a semiconductor package seated in a package seating groove of the tray using an inspection picker;
(b) transferring the semiconductor package picked up by the inspection picker to a carrier and seating in a seating groove of the carrier; And
(c) acquiring a second image by emitting light from the second lighting unit and photographing a semiconductor package on a carrier with a vision camera, wherein the height of the partition wall forming the edge of the mounting recess of the carrier is the seating recess; The semiconductor package vision inspection method, characterized in that less than or equal to the height of the top of the semiconductor package seated on.
제17항에 있어서, 상기 트레이의 격벽체의 높이는 상기 트레이의 패키지 안착홈에 안착된 반도체 패키지 상단의 높이보다 큰 것을 특징으로 하는 반도체 패키지 비전 검사 방법.
The semiconductor package vision inspection method of claim 17, wherein a height of the partition wall of the tray is greater than a height of an upper end of the semiconductor package seated in a package seating groove of the tray.
KR1020100030551A 2010-04-02 2010-04-02 Apparatus and Method for Vision Inspection of Semiconductor Packages KR101566997B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100030551A KR101566997B1 (en) 2010-04-02 2010-04-02 Apparatus and Method for Vision Inspection of Semiconductor Packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100030551A KR101566997B1 (en) 2010-04-02 2010-04-02 Apparatus and Method for Vision Inspection of Semiconductor Packages

Publications (2)

Publication Number Publication Date
KR20110111140A true KR20110111140A (en) 2011-10-10
KR101566997B1 KR101566997B1 (en) 2015-11-06

Family

ID=45027410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100030551A KR101566997B1 (en) 2010-04-02 2010-04-02 Apparatus and Method for Vision Inspection of Semiconductor Packages

Country Status (1)

Country Link
KR (1) KR101566997B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017217772A1 (en) * 2016-06-14 2017-12-21 (주)제이티 Element handler

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017217772A1 (en) * 2016-06-14 2017-12-21 (주)제이티 Element handler

Also Published As

Publication number Publication date
KR101566997B1 (en) 2015-11-06

Similar Documents

Publication Publication Date Title
KR101108672B1 (en) Vision inspection apparatus and vision inspection method therefor
CN106920762B (en) Semiconductor manufacturing apparatus, semiconductor device manufacturing method, and chip mounter
US20040156539A1 (en) Inspecting an array of electronic components
KR101275134B1 (en) Semiconductor package inspecting device and semiconductor package inspecting method using the same
TWI448680B (en) Vision inspection apparatus
KR20120092525A (en) Device inspection apparatus
TWI785596B (en) Method for detecting and mapping wafers in a wafer carrier
KR20080103353A (en) System for inspection of semiconductor package
KR101637493B1 (en) Apparatus for Inspecting Lead Frame of LED
KR101281495B1 (en) Sorting table and singulation apparatus using the sorting table
KR20150103577A (en) Device handler and method for handling device
KR20060041454A (en) Apparatus for automatically inspecting exterior of chip
KR20200054726A (en) Electric component handler
KR100395981B1 (en) Die bonding method and apparatus
KR101566997B1 (en) Apparatus and Method for Vision Inspection of Semiconductor Packages
KR102046081B1 (en) Vision Inspection Module and device inspection apparatus
KR101496796B1 (en) Device handler and method for handling device
KR100700705B1 (en) Sorting system for semiconduct and sorting method using it
JP2010261965A (en) Component recognition device, surface mounting machine, and component inspection device
KR20100067844A (en) Test apparatus for semiconductor packages
TWI624660B (en) Device handler, and vision inspection method
KR101291579B1 (en) Device Inspection Apparatus
KR100819796B1 (en) Sorting method of semiconductor package
WO2006132490A1 (en) In-tray inspection apparatus and method of semiconductor package
KR101551351B1 (en) Method for Inspecting Lead Frame of LED

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181029

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 5