KR20110098683A - 산화 표면층의 하이브리드 인시츄 건식 세정 - Google Patents

산화 표면층의 하이브리드 인시츄 건식 세정 Download PDF

Info

Publication number
KR20110098683A
KR20110098683A KR1020110017459A KR20110017459A KR20110098683A KR 20110098683 A KR20110098683 A KR 20110098683A KR 1020110017459 A KR1020110017459 A KR 1020110017459A KR 20110017459 A KR20110017459 A KR 20110017459A KR 20110098683 A KR20110098683 A KR 20110098683A
Authority
KR
South Korea
Prior art keywords
surface layer
barrier layer
gas
substrate
metal
Prior art date
Application number
KR1020110017459A
Other languages
English (en)
Other versions
KR101650588B1 (ko
Inventor
애덤 셀스리
엠 쥬니어 쎄리오 프랭크
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110098683A publication Critical patent/KR20110098683A/ko
Application granted granted Critical
Publication of KR101650588B1 publication Critical patent/KR101650588B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명의 일 실시예에 따르면, 기판 처리 방법은, 산화 표면층이 있는 금속 함유 배리어층을 포함하는 기판을 마련하는 단계와, 상기 산화 표면층을 활성화하기 위하여 플라즈마 여기 아르곤 가스를 함유하는 제1 공정 가스의 흐름에 산화 표면층을 노출시키는 단계, 그리고 제1 공정 가스의 흐름에 산화 표면층을 노출시키는 동안에 기판 바이어스 전력을 인가하는 단계를 포함한다. 상기 기판 처리 방법은, 활성화된 산화 표면층을 비플라즈마 여기 수소 가스를 함유하는 제2 공정 가스에 노출시키는 단계를 더 포함하고, 이 경우에는 수소 가스를 함유하는 제2 공정 가스에 의해, 제1 공정 가스에 대한 노출에서, 산화 표면층이 활성화될 뿐만 아니라, 활성화된 산화 표면층의 화학적 환원이 가능해진다. 금속 함유 배리어층의 두께가 상기 하이브리드 인시츄 건식 세정 프로세스에서 실질적으로 바뀌지 않는다.

Description

산화 표면층의 하이브리드 인시츄 건식 세정{HYBRID IN-SITU DRY CLEANING OF OXIDIZED SURFACE LAYERS}
본 발명은 산화 표면층의 건식 세정 방법에 관한 것이고, 보다 구체적으로는 집적 회로의 금속화에 사용되는 산화된 배리어층의 인시츄 건식 세정 방법에 관한 것이다.
집적 회로를 제조하기 위한 다층 금속화 방법에 구리(Cu) 금속을 도입하는 경우에는, Cu층의 접착 및 성장을 촉진하기 위해, 그리고 유전체 재료, 예컨대 유전 상수 k의 값이 SiO2(k~3.9)보다 낮은 저 유전상수(low-k) 유전체 재료에의 Cu의 확산을 방지하기 위해, 배리어층을 사용할 필요가 있다. 유전체 재료 상에 증착된 배리어층은, 예컨대 텅스텐(W), 몰리브덴(Mo), 탄탈륨(Ta) 및 그 화합물 등과 같은 고융점 재료를 포함할 수 있다. 이러한 재료는 Cu에서 비반응성 및 비혼합성을 띠며, 전기 저항을 낮출 수 있다.
130 nm 이하의 노드에서의 Cu 집적 방법은, Ta 함유 배리어층, 예컨대 Ta, TaN, 또는 이들의 조합 등을 이용할 수 있다. Ta 함유 배리어층에 불순물이 존재하면, Ta 함유 배리어층과, Cu 금속층을 비롯한 인접 재료 사이의 접착이 약화될 수 있다. 불순물로는, Ta 함유 배리어층에서의 Ta 전구체의 부분 반응에 의한 반응 부산물, 또는 배리어층을 증착하는 동안이나, 배리어층을 처리 챔버 사이에서 이동하는 동안이나, 혹은 제조 공정 흐름에서 배리어층이 공기에 노출되는 동안의 Ta 함유 배리어층의 산화에 의한 반응 부산물 있다. Ta 함유 배리어층과 인접 재료 사이의 접착이 약하면, 집적 회로에서 전자 이동(EM) 및 응력 이동(SM) 문제가 일어날 수 있을 뿐만 아니라 디바이스 생산 수율도 저하될 수 있다.
기판 및 배리어층에서 불순물을 제거하기 위한 종래의 플라즈마 에칭(세정) 프로세스는, 기판 또는 배리어층에 부딪히는 이온의 높은 운동 에너지로 인하여 기판 및 배리어층의 플라즈마 손상을 초래할 수 있는 프로세스를 포함한다. 대부분의 경우, 이러한 플라즈마 에칭 프로세스는 확산 배리어층의 적어도 부분적인 제거를 초래할 수 있다. 집적 회로에 있어서의 마이크로 전자 디바이스의 최소 형체 치수가 마이크로프로세서 및 디지털 회로의 고속화, 저전력화에 대한 요구를 충족시키기 위해 딥 서브마이크론(deep submicron) 체제에 접근해감에 따라, 소형화에는 통상 두께가 수 나노미터(nm)에 불과한 초박형 배리어층의 사용이 필요하게 된다. 따라서, 통상의 플라즈마 에칭 프로세스를 이용하여 초박형 확산 배리어층의 두께를 일부 제거하는 것조차 용납될 수 없다.
따라서, 집적 회로에서의 산화 표면층의 세정, 예컨대 진보된 금속화 방법에서의 초박형 배리어층의 산화 표면층 세정에는, 새로운 건식 세정 프로세스가 요구된다.
기판으로부터의 산화 표면층의 하이브리드 인시츄 건식 세정 방법이 몇몇 실시예에 개시되어 있다. 본 명세서에 사용되고 있는 바와 같이, 하이브리드 인시츄 건식 세정 방법은, 플라즈마 프로세스를 이용하여 산화 표면층을 활성화한 후에, 이 활성화된 산화 표면층을 비(非)플라즈마 프로세스를 이용하여 화학적으로 환원시키는 프로세스에 관한 것이다. 일 실시예에 따르면, 금속 함유 배리어층의 산화 표면층이 화학적으로 환원되고, 이 경우 금속 함유 배리어층의 두께가 하이브리드 인시츄 건식 세정 프로세스에 의해 실질적으로 바뀌지 않는다.
일 실시예에 따르면, 상기 방법은, 산화 표면층이 있는 금속 함유 배리어층을 포함하는 기판을 마련하는 단계와, 상기 산화 표면층을 활성화하기 위하여 플라즈마 여기 아르곤(Ar) 가스를 함유하는 제1 공정 가스의 흐름에 산화 표면층을 노출시키는 단계, 그리고 제1 공정 가스의 흐름에 산화 표면층을 노출시키는 동안에 기판 바이어스 전력을 인가하는 단계를 포함한다. 상기 방법은, 활성화된 산화 표면층을 비플라즈마 여기 수소 가스를 함유하는 제2 공정 가스에 노출시키는 단계를 더 포함하고, 이 경우에는 수소 가스를 함유하는 제2 공정 가스에 의해, 제1 공정 가스에 대한 노출에서, 산화 표면층이 활성화될 뿐만 아니라, 활성화된 산화 표면층의 화학적 환원이 가능해진다. 금속 함유 배리어층의 두께가 상기 노출 단계 및 상기 인가 단계에 의해 실질적으로 바뀌지 않는다.
다른 실시예에 따르면, 기판을 처리하는 방법이 제공된다. 이 방법은, 기판을 진공 처리 수단 내에 배치하는 단계와, 진공 처리 수단 내에서 기판 상에 금속 함유 배리어층을 증착하는 단계, 그리고 금속 함유 배리어층의 산화된 표면에 하이브리드 인시츄 건식 세정을 실시하는 단계를 포함한다. 상기 하이브리드 인시츄 건식 세정은, 상기 산화 표면층을 활성화하기 위하여 플라즈마 여기 아르곤 가스를 함유하는 제1 공정 가스의 흐름에 산화 표면층을 노출시키는 단계와, 제1 공정 가스의 흐름에 산화 표면층을 노출시키는 동안에 기판 바이어스 전력을 인가하는 단계, 그리고 활성화된 산화 표면층을 비플라즈마 여기 수소 가스를 함유하는 제2 공정 가스에 노출시키는 단계를 포함하고, 이 경우에는 수소 가스를 함유하는 제2 공정 가스에 의해, 제1 공정 가스에 대한 노출에서, 산화 표면층이 활성화될 뿐만 아니라, 활성화된 산화 표면층의 화학적 환원이 가능해진다. 금속 함유 배리어층의 두께가 상기 노출 단계 및 상기 인가 단계에 의해 실질적으로 바뀌지 않는다. 상기 방법은, 상기 하이브리드 인시츄 건식 세정 실시 단계를 실시한 이후에, 금속 함유 배리어층 상에 금속 함유막을 증착하는 단계를 더 포함하고, 이 경우에는, 금속 함유 배리어층을 공기에 노출시키는 일 없이, 금속 함유 배리어층에 하이브리드 인시츄 건식 세정 및 금속 함유막의 증착이 실시된다.
또 다른 실시예에 따르면, 기판을 처리하는 방법이 제공된다. 이 방법은, 기판을 제1 진공 처리 수단 내에 배치하는 단계와, 제1 진공 처리 수단 내에서 기판 상에 금속 함유 배리어층을 증착하는 단계와, 금속 함유 배리어층이 있는 기판을 공기 중에서 제1 진공 처리 수단으로부터 제2 진공 처리 수단으로 이송하는 단계, 그리고 제2 진공 처리 수단에서 금속 함유 배리어층의 산화된 표면에 하이브리드 인시츄 건식 세정을 실시하는 단계를 포함한다. 상기 하이브리드 인시츄 건식 세정 프로세스는, 상기 산화 표면층을 활성화하기 위하여 플라즈마 여기 아르곤 가스를 함유하는 제1 공정 가스의 흐름에 산화 표면층을 노출시키는 단계와, 제1 공정 가스의 흐름에 산화 표면층을 노출시키는 동안에 기판 바이어스 전력을 인가하는 단계, 그리고 활성화된 산화 표면층을 비플라즈마 여기 수소 가스를 함유하는 제2 공정 가스에 노출시키는 단계를 포함하고, 이 경우에는 수소 가스를 함유하는 제2 공정 가스에 의해, 제1 공정 가스에 대한 노출에서, 산화 표면층이 활성화될 뿐만 아니라, 활성화된 산화 표면층의 화학적 환원이 가능해진다. 금속 함유 배리어층의 두께가 상기 노출 단계 및 상기 인가 단계에 의해 실질적으로 바뀌지 않는다. 상기 방법은, 상기 하이브리드 인시츄 건식 세정 실시 단계를 실시한 이후에, 제2 진공 처리 수단에서 금속 함유 배리어층 상에 금속 함유막을 증착하는 단계를 더 포함하고, 이 경우에는, 금속 함유 배리어층을 공기에 노출시키는 일 없이, 금속 함유 배리어층에 하이브리드 인시츄 건식 세정 및 금속 함유막의 증착이 실시된다.
본 발명의 하이브리드 인시츄 건식 세정 프로세스에 의하면, 금속 함유 배리어층의 산화 표면층이 화학적으로 환원되고, 금속 함유 배리어층의 두께가 실질적으로 바뀌지 않는 효과가 있다.
첨부 도면에서,
도 1a 내지 도 1e는 본 발명의 실시예에 따른 하이브리드 인시츄 건식 세정 프로세스를 개략적으로 보여주고,
도 2는 본 발명의 실시예에 따른 하이브리드 인시츄 건식 세정 프로세스의 공정 흐름도이며,
도 3은 본 발명의 실시예에 따른 진공 처리 수단을 개략도이고,
도 4 내지 도 10은 본 발명의 실시예들에 따른 플라즈마 처리 시스템의 개략도이며,
도 11a 및 도 11b는 본 발명의 실시예에 따른 산화 표면층의 건식 세정에 대한 프로세스 데이터를 보여주고,
도 12a 및 도 12b는 본 발명의 실시예들에 따른 예시적인 오목부의 단면을 개략적으로 보여준다.
산화 표면층의 하이브리드 인시츄 건식 세정 방법이 몇몇 실시예에 개시되어 있다. 그러나, 하나 이상의 구체적인 세부 사항을 갖지 않거나 또는 다른 대체물 및/또는 추가적인 방법, 재료, 또는 구성 요소를 갖는 다양한 실시예가 실시될 수 있음을 당업자라면 인지할 것이다. 다른 경우에 있어서는, 본 발명의 다양한 실시예의 양태가 모호해지는 것을 피하기 위해, 공지의 구조, 재료, 또는 작업은 상세히 도시 혹은 설명되어 있지 않다. 이와 마찬가지로, 본 발명을 완전하게 이해시키기 위해, 구체적인 수, 재료 및 구성이 설명을 목적으로 기재되어 있다. 또한, 도면에 도시된 여러 실시예는 예시적인 대표예이며 일정한 비례로 도시될 필요가 없는 것으로 이해된다.
본 명세서의 전반의 어구 "일 실시예" 또는 "실시예"는, 실시예와 연계되어 설명되는 개개의 피처, 구조, 재료, 또는 특징이 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미하지만, 이들이 모든 실시예에 존재한다는 것을 의미하지는 않는다. 따라서, 본 명세서의 전반의 여러 곳에 나타나 있는 어구 "일 실시예에서" 또는 "실시예에서"는, 본 발명의 동일한 실시예를 거론하는 것은 아니다. 본 상세한 설명에서는, 유사한 부분을 몇몇 도면에 걸쳐서 유사한 도면 부호로 표시한다.
본 발명의 몇몇 실시예에 따르면, 산화 표면층은, 일반적으로 반도체 디바이스에서 확산 배리어로서 이용되는 배리어층의 표면을 포함할 수 있다. 증착된 배리어층 재료가 산소 함유 가스에 대한 반응성이 크기 때문에, 배리어층 재료의 표면은 제조 프로세스 동안에 산화될 수 있다. 산소 함유 가스는, 처리 챔버(예컨대, 배리어층 증착 챔버)의 처리 환경에서, 처리 챔버들을 연결하며 가스 압력이 낮은 조건하에 있는 이송 챔버에서, 및/또는 배리어층이 제조 공정 흐름에서의 공기에 노출되는 경우 공기 중에서, O2 및 H2O와 같은 배경 가스를 포함할 수 있다. 몇몇 예에서, 기판을, 배리어층 증착 챔버가 있는 제1 진공 처리 수단으로부터, 배리어층 상에 시드층 또는 라이너를 증착하도록 구성되어 있는 공정 챔버가 있는 제2 진공 처리 수단으로 이송하는 동안에, 공기에 대한 노출이 일어날 수 있다.
막 구조의 산화 표면층이 존재하면, 서로 다른 재료간의 접합, 예컨대 산화 배리어층과 Cu 금속간의 접합, 또는 산화 배리어층과 배리어층 상에 Cu 금속 증착 이전에 증착되어 위에 덮여 있는 임의의 금속 함유 시드층 혹은 라이너간의 접합이 약화될 수 있다. 산화 배리어층과 인접 재료 사이의 접착이 약하면, 반도체 디바이스에서 전자 이동(EM) 및 응력 이동(SM) 문제가 일어날 수 있을 뿐만 아니라 디바이스 생산 수율도 저하될 수 있다.
한 예에서, 반도체 디바이스는 오목부와, 이 오목부의 바닥 및 측벽에 형성된 배리어층과, 상기 오목부에서의 배리어층 상에 형성된 금속 혹은 금속 함유막[예컨대, 루테늄(Ru) 금속, Ru 화합물, 코발트(Co) 금속, 또는 Co 화합물], 그리고 상기 오목부에 채워지는 벌크 Cu 금속을 갖는 패턴화된 기판을 포함할 수 있다. 산화 표면층이 배리어층 상에 존재하면, Ru 금속을 배리어층 상에 화학 증착(CVD)하는 것의 초기 단계가 영향을 받을 수 있고, 이 경우 산화 표면층에는 배리어층의 비산화(청정) 표면에 비해 낮은 Ru 시드(핵) 밀도가 형성된다. 이와 같이 산화 표면층 상에서의 Ru 시드 밀도가 낮으면, 막 거칠기가 큰 Ru 금속막이 증착될 수 있고, 더 나아가 높은 수준의 전자 산란으로 인해 상기 오목부에 채워지는 벌크 Cu 금속의 전기 저항률이 커질 수 있으며, 산화 표면층과 Ru 금속막간의 접합이 약화될 수 있다.
따라서, 제조 공정 흐름 동안에 배리어층으로부터 산화를 제거 혹은 세정하기 위한 새로운 방법이 일반적으로 요구되고 있다. 기판 및 배리어층/라이너로부터 불순물 및 산화를 제거하기 위한 통상의 세정 프로세스로는 플라즈마 세정 프로세스가 있는데, 이 플라즈마 세정 프로세스는 플라즈마 손상을 야기할 수 있고 배리어층/라이너의 적어도 부분적인 제거를 초래할 수 있다. 배리어층/라이너는 매우 얇고, 예컨대 두께가 1 nm 내지 10 nm, 또는 2 nm 내지 5 nm이므로, 세정 방법은 배리어층/라이너의 두께를 줄여서는 안 되고, 그 대신에 청정 배리어층 표면 상에 막을 증착하기 전에 배리어층의 산화된 표면을 화학적으로 환원시켜야 한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 하이브리드 인시츄 건식 세정 프로세스를 개략적으로 보여준다. 예시적인 평면형 막 구조가 도 1a 내지 도 1e에 도시되어 있고 설명되어 있지만, 본 발명의 실시예는 집적 회로 설계에서 발견되는 간단하고 진보된 타입의 오목형 구조에도 적용될 수 있다. 도 12a 및 도 12b는 본 발명의 추가적인 실시예들에 따른 오목부의 단면을 개략적으로 보여준다. 당업자라면 이해하듯이, 본 발명의 실시예는 도 12a 및 도 12b에 도시된 오목부와 그 밖의 간단한 혹은 진보된 오목부에 쉽게 적용될 수 있다.
도 1a는 기판(100) 상에 금속 함유 배리어층(102)이 증착 혹은 성장되어 있는 기판(100)의 개략적인 단면도이다. 기판(100)은, 예컨대 실리콘(Si), 게르마늄(Ge), 실리콘 게르마늄(SiGe), 저 유전상수(low-k) 재료, 또는 고 유전상수(high-k) 재료를 포함할 수 있다. 본 발명의 몇몇 실시예에서, 금속 함유 배리어층(102)은 탄탈륨(Ta) 함유 재료, 티타늄(Ti) 함유 재료, 또는 텅스텐(W) 함유 재료, 또는 이들의 조합을 포함할 수 있다. Ta 함유 재료의 예로는 Ta, TaN, TaCN, TaC 및 이들의 조합 등이 있다. Ti 함유 재료의 예로는 Ti, TiN, TiCN, TiC 및 이들의 조합 등이 있다. W 함유 재료의 예로는 W, WN, WCN, WC 및 이들의 조합 등이 있다. 그 밖의 금속 함유 배리어층 재료도 고려되어 사용될 수 있다.
몇몇 실시예에 따르면, 금속 함유 배리어층(102)은 Cu 금속화에 적합한 Ta 함유 재료를 포함할 수 있다. 예를 들어, Cu 금속(도시 생략)이 금속 함유 배리어층(102) 상에 증착될 수 있거나, 또는 금속 함유 라이너(도시 생략)가 금속 함유 배리어층(102) 상에 증착된 후, 벌크 Cu 금속(도시 생략)이 금속 함유 라이너 상에 증착될 수 있다. 금속 함유 라이너의 예로는 Ru 금속, Ru 산화물, Ru 질화물, Co 금속, Co 산화물, Co 질화물, Co 산질화물 및 이들의 조합 등이 있다.
이제 다시 도 1a를 참조해 보면, 금속 함유 배리어층(102)의 증착후 산화에 의해 산화 표면층(102a)이 형성될 수 있다. 산화 표면층(102a)의 두께는 약 1 nm 이하, 예컨대 약 0.4 nm 내지 약 1 nm일 수 있다. 한 예에서, 금속 함유 배리어층(102)은 TaN을 포함할 수 있고, 산화 표면층(102a)은 TaO 화학 결합을 갖는 TaON을 포함할 수 있다.
금속 함유 배리어층(102)에 추가적으로 층이나 막을 증착하기 이전에 금속 함유 배리어층(102)이 산소 함유 가스에 노출되어, 산화 표면층(102a)이 형성될 수 있다. 산소 함유 가스는, 배리어층 증착 챔버의 처리 환경에, 및/또는 배리어층 증착 챔버를 부압(負壓) 조건(예컨대, 100 mTorr의 Ar 퍼지 가스)하의 다른 처리 챔버에 연결하는 하나 이상의 이송 챔버에 존재할 수 있다. 또한, 금속 함유 배리어층(102)이 있는 기판(100)을 공기 중에서 진공 처리 수단들 간에 이송하는 것이 공정 흐름에 포함된다면, 금속 함유 배리어층(102)이 있는 기판(100)은 공기 중에서 O2 및 H2O에 노출될 수 있다.
본 발명의 실시예에 따르면, 금속 함유 배리어층(102)에 추가적으로 층이나 막을 증착하기 이전에 금속 함유 배리어층(102)의 산화를 적어도 실질적으로 제거하고 금속 함유 배리어층의 청정 표면을 재생시키도록, 산화 표면층(102a)이 하이브리드 인시츄 건식 세정 프로세스에서 화학적으로 환원된다. 하이브리드 인시츄 건식 세정 프로세스는 청정 금속 함유 배리어층(102)을 제공하는데, 이 청정 금속 함유 배리어층에서는 Cu 금속화 방법에서의 확산 배리어/라이너의 특성 및 통합을 향상시키는 데에 필요한 강화된 화학 결합이 형성된다. 한 예에서, 하이브리드 인시츄 건식 세정 프로세스는, 금속 질화물 배리어층(예컨대, TaN)으로부터 질소를 제거함으로써 다른 재료에 대해 강한 결합을 형성하는 "금속 농후"(예컨대, Ta 농후) 표면을 더 형성할 수 있는 것으로 고려된다.
이제 도 1b를 참조해 보면, 기판(100)은 플라즈마 처리 챔버 내에서 기판 홀더 상에 마련된다. 아르곤 가스를 함유한 제1 공정 가스가 플라즈마 처리 챔버에 유입되고, 제1 가스 압력이 플라즈마 처리 챔버에서 선택되며, 플라즈마가 플라즈마 처리 챔버에서 제1 공정 가스로부터 발생되고, 비(非)제로 기판 바이어스 전력이 기판(100)에 인가된다. 이후의 화학적 환원 프로세스를 위해 산화 표면층(102a)을 활성화하도록, 산화 표면층(102a)을 플라즈마에 있어서 플라즈마 여기 아르곤 가스(103)에 노출시킨다. 본 발명의 실시예에 따르면, 플라즈마 여기 아르곤 가스(103)에 있어서 산화 표면층(102a)에 부딪히는 아르곤 이온의 운동 에너지는, 기판 바이어스 전력에 의해 제어될 수 있다. 기판 바이어스 전력은, 산화 표면층(102a)으로부터의 금속종(예를 들어 Ta)의 스퍼터링을 초래하는 임계 바이어스 레벨보다 낮다. 따라서, 금속 함유 배리어층(102)의 금속종은 적어도 실질적으로 플라즈마 여기 아르곤 가스(103)에 의해 제거되지 않는다. 본 발명자들은, 산화 표면층(102a)의 활성화에는 아르곤 이온과 산화 표면층(102a)의 상호 작용에 의한 산화 표면층(102a)에서의 금속-산소 결합의 붕괴 혹은 약화가 수반된다는 의견을 갖고 있다. 금속-산소 결합의 붕괴 혹은 약화가 나타나면, 그 후에, 도 1c에 도시된 활성화된 산화 표면층(102b)을 비플라즈마 여기 수소(H2) 가스를 함유하는 제2 공정 가스에 의해 화학적으로 환원시킬 수 있게 된다.
이제 도 1c를 참조해 보면, 산화 표면층(102a)을 화학적 환원을 위해 활성화한 이후에, H2 가스를 함유하는 제2 공정 가스(107)가 플라즈마 처리 챔버(또는 다른 처리 챔버)에 유입되고, 플라즈마 처리 챔버에서 제2 가스 압력이 선택된다. 일 실시예에 따르면, 제2 가스 압력은 제1 가스 압력보다 클 수 있다. 상기 활성화된 산화 표면층(102b)을 화학적으로 환원시키기 위해, 비플라즈마 여기 수소(H2) 가스를 함유하는 제2 처리 가스(107)에 상기 활성화된 산화 표면층(102b)을 소기(所期)의 기간 동안 노출시킨다. 본 발명의 실시예에 따르면, 수소 가스를 함유하는 제2 공정 가스(107)에 의해, 제1 공정 가스에 대한 노출에서, 산화 표면층(102a)이 활성화될 뿐만 아니라, 활성화된 산화 표면층(102b)의 화학적 환원이 가능해진다.
도 1d는 상기 활성화된 산화 표면층(102b)을 화학적으로 환원시킨 이후의 화학적 환원층(102c)을 보여준다. 전술한 바와 같이, 화학적 환원층(102c)은 "금속 농후"(예컨대, Ta 농후) 표면(109)을 구비할 수 있고, 이 금속 농후 표면에서는 화학적 환원층(102c) 상에 증착 혹은 형성되는 다른 재료에 대한 결합 형성이 향상된다.
도 1e는 화학적 환원층(102c) 상에 형성된 Cu 금속 또는 금속 함유 라이너(104)를 보여준다. 한 예에서, 금속 함유 라이너(104)는 상기 화학적 환원층(102c)에 대해 강한 결합을 형성하는 매끄러운 Ru 금속 라이너를 포함할 수 있다.
도 2는 본 발명의 실시예에 따른 하이브리드 인시츄 건식 세정 프로세스의 공정 흐름도이다. 도 2의 공정 흐름(200)은 도 3의 진공 처리 수단, 혹은 기판을 공기에 노출시키는 일 없이 기판을 그 자리에서 처리하도록 구성된 임의의 다른 적합한 진공 처리 수단을 이용하여 실시될 수 있다. 단계 202에서는 진공 처리 수단(300) 내에 기판을 배치한다. 일 실시예에 따르면, 기판은 산화 표면층이 있는 금속 함유 배리어층을 포함하며, 이 경우에는 도 3의 진공 처리 수단에 기판을 도입하기 이전에 금속 함유 배리어층이 다른 진공 처리 수단에서 증착된다. 다른 실시예에 따르면, 진공 처리 수단(300)에서 금속 함유 배리어층을 기판 상에 증착하고, 공기에 노출시키는 일 없이 금속 함유 배리어층에 하이브리드 인시츄 세정 프로세스를 실시한다. 진공 처리 수단(300)은 기판(웨이퍼) 이송 시스템(301)을 포함하고, 이 기판 이송 시스템은 카세트 모듈(301A 및 301B)과 기판 정렬 모듈(301C)을 구비한다. 로드락 챔버(302A 및 302B)가 각각 게이트 밸브(G1 및 G2)를 이용하여 기판 이송 시스템(301)에 연결되어 있다. 기판 이송 시스템(301)은 대기압으로 유지되어 있지만, 불활성 가스를 이용한 퍼징에 의해 청정 환경이 제공된다.
로드락 챔버(302A 및 302B)는 게이트 밸브(G3 및 G4)를 이용하여 기판 이송 시스템(303)에 연결되어 있다. 기판 이송 시스템(303)은 터보 분자 펌프(도시 생략)를 이용하여 부압으로 유지될 수 있고, 선택적으로 불활성 가스를 이용하여 기판 이송 시스템(303)을 계속 퍼징할 수 있다. 기판 이송 시스템(303)은 기판 이송 로봇을 구비하고, 탈가스 시스템(304A)과, 추가적인 처리 이전에 기판 또는 막을 세정하도록 구성된 플라즈마 세정 시스템(304B), 그리고 보조 처리 시스템(304C)에 연결되어 있다. 처리 시스템(304A, 304B 및 304C)은 각각 게이트 밸브(G5, G6 및 G7)를 이용하여 기판 이송 시스템(303)에 연결되어 있다.
플라즈마 세정 시스템(304B)은, 본 발명의 실시예에 따라 하이브리드 건식 세정 프로세스를 실시하도록 구성된 플라즈마 처리 시스템일 수 있다. 예시적인 플라즈마 처리 시스템이 도 4 내지 도 10에 설명되어 있다.
단계 204에서는, 산화 표면층이 있는 금속 함유 배리어층을 포함하는 기판을, 플라즈마 세정 시스템(304B)에서 플라즈마 여기 아르곤 가스를 함유하는 제1 가스 압력의 제1 공정 가스의 흐름에 노출시켜 산화 표면층을 활성화하고, 단계 206에서는, 산화 표면층을 제1 공정 가스의 흐름에 노출시키는 동안에, 기판을 지지하는 기판 홀더에 기판 바이어스 전력을 인가한다. 기판 홀더에 인가되는 기판 바이어스 전력은, 금속종의 산화 표면층으로부터의 스퍼터링을 초래하는 임계 바이어스 레벨보다 낮다. 본 발명의 실시예에 따르면, 기판 바이어스 전력은 0 와트(W)보다 크고, 예컨대 0 W 초과 약 200 W 미만이다. 몇몇 실시예에 따르면, 기판 바이어스 전력은 약 50 W 내지 약 150 W일 수 있고, 예컨대 Ta 함유 배리어층(예컨대, TaN)의 경우에는 약 100 W일 수 있다. 그러나, 서로 다른 타입의 금속 함유 배리어층에 대해 서로 다른 기판 바이어스 전력 레벨이 사용될 수 있다. 예시적인 제1 가스 압력은 1 Torr 미만, 약 0.5 mTorr 내지 약 500 mTorr, 약 20 mTorr 내지 약 200 mTorr, 또는 약 50 mTorr 내지 약 200 mTorr일 수 있다. 몇몇 실시예에 따르면, 제1 가스 압력은 약 0.5 mTorr 이하일 수 있다. 제1 공정 가스에 대한 예시적인 노출 시간은 약 10초 이상, 예컨대 약 10초 내지 약 60초, 약 10초 내지 약 30초, 또는 약 10초 내지 약 20초일 수 있다. 그러나, 본 발명의 실시예는 이러한 기판 바이어스 전력 레벨, 제1 가스 압력, 또는 노출 시간에 제한되지는 않으며, 다른 공정 조건이 사용될 수도 있다.
단계 208에서는, 활성화된 산화 표면층을 화학적으로 환원시키기 위해, 비플라즈마 여기 수소 가스를 함유하는 제2 가스 압력의 제2 처리 가스에 상기 활성화된 산화 표면층을 노출시킨다. 일 실시예에 따르면, 제2 가스 압력은 제1 가스 압력보다 클 수 있다. 본 발명의 일 실시예에 따르면, 제2 공정 가스에 대한 노출은 플라즈마 세정 시스템(304B)에서 플라즈마를 발생시키지 않고서 실시될 수 있다. 다른 실시예에 따르면, 제2 공정 가스에 대한 노출은, 다른 처리 시스템, 예컨대 보조 처리 시스템(304C)에서, Cu 금속을 금속 함유 배리어층 상에 증착하도록 구성된 처리 시스템에서, 또는 금속 함유 라이너를 금속 함유 배리어층 상에 증착하도록 구성된 처리 시스템에서 이루어질 수 있다.
본 발명의 실시예에 따르면, 제2 공정 가스는 순수 H2, 또는 H2 및 불활성 가스의 혼합물을 포함할 수 있다. 불활성 가스는 N2 및 희가스(즉, He, Ne, Ar, Kr 및 Xe)로부터 선택될 수 있다. H2 및 불활성 가스의 혼합물은, 예컨대 H2를 90% 이하, 예를 들어 80%, 60%, 20%, 10%, 5% 이하를 포함하고 잔부는 불활성 가스를 포함할 수 있다. 예시적인 공정 조건은 1 Torr 초과, 예컨대 1 Torr 초과 약 1000 Torr 이하, 1 Torr 초과 약 100 Torr 이하, 또는 1 Torr 초과 약 5 Torr 이하의 제2 가스 압력, 예컨대 1.5 Torr 내지 3 Torr의 제2 가스 압력을 더 포함한다. 제1 가스 압력보다 큰 제2 가스 압력을 이용함으로써, 활성화된 산화 표면층을 짧은 처리 시간을 이용해 화학적으로 환원시키는 것이 향상될 수 있다. 제2 공정 가스에 대한 예시적인 노출 시간은 약 10초 이상, 예컨대 약 10초 내지 약 10분, 약 10초 내지 약 5분, 또는 약 10초 내지 약 60초일 수 있다. 그러나, 본 발명의 실시예는 이러한 제2 공정 가스 조성, 제2 가스 압력, 또는 노출 시간에 제한되지는 않으며, 다른 공정 조건이 사용될 수도 있다.
기판 이송 시스템(303)은 기판 핸들링 챔버(304D) 및 게이트 밸브(G8)를 통해 기판 이송 시스템(305)에 연결되어 있다. 기판 이송 시스템(303)에서와 마찬가지로, 기판 이송 시스템(305)은 터보 분자 펌프(도시 생략)를 이용하여 부압으로 유지될 수 있고, 선택적으로 불활성 가스를 이용하여 기판 이송 시스템(305)을 계속 퍼징할 수 있다. 기판 이송 시스템(305)은 기판 이송 로봇을 포함한다. 처리 시스템(306A)이 기판 이송 시스템(305)에 연결되어 있고, 배리어층을 기판 상에 증착하도록 구성될 수 있다. 본 발명의 일 실시예에 따르면, 처리 시스템(306A)은 이온화 물리적 증착(IPVD) 시스템일 수 있다. 예시적인 IPVD 시스템이 미국 특허 제6,287,435호에 기술되어 있다. 다른 실시예에 따르면, 처리 시스템(306A)은, 소스 가스와 환원 가스를 이용해 기판을 교대로 노출시키고 이와 같이 교대로 행해지는 노출 사이에 퍼지/배기 단계를 갖도록 구성되어 있는 플라즈마 강화 원자층 증착(PEALD) 시스템일 수 있다. TaN, TaCN 및 TaC 등과 같은 TaN 함유층을 증착하는 데 이용될 수 있는 소스 가스로는, 3차 아밀 이미도트리스 (디메틸아미도) 탄탈륨 (Ta(NC(CH3)2C2H5)(N(CH3)2)3, TAIMATA), 펜타키스 (디에틸아미도) 탄탈륨 (Ta(N(C2H5)2)5, PDEAT), 펜타키스 (에틸메틸아미도) 탄탈륨 (Ta(N(C2H5)CH3)5, PEMAT), 펜타키스 (메틸아미도) 탄탈륨 (Ta(N(CH3)2)5, PDMAT), t-부틸이미노 트리스(디에틸아미도) 탄탈륨 (Ta(NC(CH3)3)(N(C2H5)2)3, TBTDET), Ta(NC2H5)(N(C2H5)2)3, Ta(NC(CH3)3)(N(CH3)2)3, 3차 부틸 트리스 에틸메틸아미도 탄탈륨 (Ta(NC(CH3)3)((NC2H5(CH3)3)3), TBTEMAT), Ta(NC(CH3)2)3, 또는 Ta(NC2H5)2)3 등을 들 수 있다. Ta층을 증착하는 데 이용될 수 있는 소스 가스로는 TaF5, TaBr5, Tal5 등을 들 수 있다. 예시적인 PEALD 시스템이 미국 특허 제7,314,835호에 기술되어 있다.
처리 시스템(306D)은 Cu 시드층을 증착하도록 구성된 IPVD 시스템일 수 있고, 또는 별법으로서 Cu 시드층을 증착하기 위한 화학적 증착(CVD) 시스템일 수도 있다. 처리 시스템(306C)은 배리어층 상에 금속 함유 라이너(예컨대, Ru, Co, 또는 이들의 화합물)를 증착하도록 구성된 CVD 시스템일 수 있다. 예시적인 CVD 시스템이 미국 특허 제7,270,848호와 제7,279,421호에 기술되어 있다. Ru CVD 시스템이 Ru3(CO)12 및 CO를 함유하는 공정 가스를 이용할 수 있다.
처리 시스템(306A, 306B, 306C 및 304D)은 각각 게이트 밸브(G9, G10, G11 및 G12)를 이용하여 진공 기판 이송 시스템(305)에 연결되어 있다.
진공 처리 수단(300)은, 집적 기판 처리 동안에 도 3에 도시된 처리 시스템 및 처리 요소 중 임의의 것 혹은 전부에 연결되어 제어할 수 있는 제어기(310)를 포함한다. 별법으로서 또는 추가적으로, 제어기(310)는 하나 이상의 추가적인 제어기/컴퓨터(도시 생략)에 연결될 수 있고, 제어기(310)는 추가적인 제어기/컴퓨터로부터 셋업 및/또는 구성 정보를 얻을 수 있다. 제어기(310)는 처리 시스템 및 처리 요소 중 임의의 것 혹은 전부를 구성하는 데 사용될 수 있고, 제어기(310)는 처리 시스템 및 처리 요소 중 임의의 것 혹은 전부로부터의 데이터를 수집, 제공, 처리, 저장 및 표시할 수 있다. 제어기(310)는 처리 시스템 및 처리 요소 중 임의의 것 혹은 전부를 제어하기 위한 다수의 애플리케이션을 포함할 수 있다. 예컨대, 제어기(310)는, 사용자로 하여금 하나 이상의 처리 시스템 및 처리 요소를 모니터 및/또는 제어할 수 있게 하는 사용하기 쉬운 인터페이스를 제공할 수 있는 그래픽 사용자 인터페이스(GUI) 구성 요소(도시 생략)를 포함할 수 있다.
제어기(310)는 마이크로프로세서와, 메모리, 그리고 진공 처리 수단(300)과의 통신, 입력 기동 및 정보 교환을 행할 뿐만 아니라 진공 처리 수단(300)으로부터의 출력을 모니터하기에 충분한 제어 전압을 발생시킬 수 있는 디지털 I/O 포트를 포함할 수 있다. 예컨대, 집적 기판 처리를 실시하기 위해 프로세스 레시피에 따라 진공 처리 수단(300)의 입력을 기동하는 데에, 메모리에 기억된 프로그램을 사용할 수 있다. 제어기(310)의 한 예로는 텍사스주 오스틴 소재의 Dell Corporation에서 시판하고 있는 DELL PRECISION WORKSTATION 610TM이 있다.
그러나, 제어기(310)는, 메모리에 담긴 하나 이상의 명령의 하나 이상의 시퀀스를 실행하는 프로세서에 응답하여, 본 발명의 마이크로프로세서 기반 처리 단계의 일부 또는 전체를 수행하는 범용 컴퓨터 시스템으로 구현될 수 있다. 이러한 명령은, 하드 디스크 또는 착탈식 미디어 드라이브와 같은 다른 컴퓨터 판독 가능한 매체로부터 제어기의 메모리에 읽혀 들여질 수 있다. 다중 처리 방식의 하나 이상의 프로세서도 또한 메인 메모리에 담긴 명령의 시퀀스를 실행하는 제어기 마이크로프로세서로서 채용될 수 있다. 다른 실시예에서, 하드웨어에 내장된 회로(hard-wired circuitry)가 소프트웨어 명령을 대신해 또는 소프트웨어 명령과 함께 사용될 수 있다. 따라서, 실시예는 하드웨어 회로와 소프트웨어의 임의의 특정한 조합에 제한되지 않는다.
제어기(310)는, 본 발명의 교시에 따라 프로그래밍된 명령을 담고, 데이터 구조, 테이블, 기록, 또는 본 발명을 구현하는 데 필요한 그 밖의 데이터를 담기 위한, 적어도 하나의 컴퓨터 판독 가능한 매체 또는 메모리, 예를 들어 제어기 메모리 등을 포함한다. 컴퓨터 판독 가능한 매체의 예로는 콤팩트 디스크, 하드 디스크, 플로피 디스크, 테이프, 광자기 디스크, PROMs(EPROM, EEPROM, flash EPROM), DRAM, SRAM, SDRAM, 또는 임의의 다른 자기 매체, 콤팩트 디스크 (예컨대, CD-ROM), 또는 임의의 다른 광학 매체, 펀치 카드, 페이퍼 테이프, 또는 구멍의 패턴을 갖는 그 밖의 물리적 매체, 반송파(후술함), 또는 컴퓨터가 판독할 수 있는 임의의 다른 매체가 있다.
본 발명은, 제어기(310)의 제어를 위한, 본 발명을 구현하는 디바이스(들)의 구동을 위한, 및/또는 제어기와 인간 사용자와의 상호작용을 가능하게 하기 위한 소프트웨어를 포함하며, 이 소프트웨어는 상기 컴퓨터 판독 가능한 매체들 중 어느 하나 혹은 이들의 조합에 저장된다. 이러한 소프트웨어는 디바이스 드라이버, 운영 시스템, 개발 툴 및 애플리케이션 소프트웨어를 포함할 수 있으나, 이에 한정되지는 않는다. 이러한 컴퓨터 판독 가능한 매체는, 본 발명의 구현시에 수행되는 처리의 일부(처리가 나뉘어진 경우) 또는 전체를 수행하기 위한 본 발명의 컴퓨터 프로그램 제품을 더 포함할 수 있다.
본 발명의 컴퓨터 코드 디바이스는, 해석 가능하거나 실행 가능한 임의의 코드 메커니즘, 예컨대 스크립트, 해석 가능한 프로그램, 동적 링크 라이브러리(DLLs), 자바 클래스 및 완전한 실행 프로그램 등일 수 있으나, 이에 한정되는 것은 아니다. 또한, 본 발명의 처리의 일부는 더 나은 성능, 신뢰성, 및/또는 비용을 위해 나뉘어질 수 있다.
본원에 사용된 용어 "컴퓨터 판독 가능한 매체"는, 제어기(310)의 프로세서에 실행 명령을 제공하는 데에 참여하는 임의의 매체를 지칭한다. 컴퓨터 판독 가능한 매체는, 비휘발성 매체, 휘발성 매체 및 전송 매체(이에 한정되는 것은 아님)를 비롯한 많은 형식을 취할 수 있다. 비휘발성 매체는 예를 들어 하드 디스크나 착탈식 미디어 드라이브와 같은, 광학 디스크, 자기 디스크 및 광자기 디스크를 포함한다. 휘발성 매체는 메인 메모리와 같은 동적 메모리를 포함한다. 또한, 제어기의 프로세서에 하나 이상의 실행 명령의 하나 이상의 시퀀스를 수행시키는 데에, 다양한 형태의 컴퓨터 판독 가능한 매체가 관여할 수 있다. 예를 들어, 상기 명령은 초기에는 원격 컴퓨터의 자기 디스크에 담겨있을 수 있다. 원격 컴퓨터는, 본 발명의 일부 또는 전체를 구현하기 위한 명령을 원격으로 동적 메모리에 로드하고, 상기 명령을 네트워크를 거쳐 제어기(310)에 송신할 수 있다.
제어기(310)는 진공 처리 수단(300)에 대해 가까이 위치할 수 있고, 또는 진공 처리 수단(300)에 대해 원거리에 위치할 수 있다. 예를 들어, 제어기(310)는 직접 접속, 인트라넷, 인터넷, 또는 무선 접속 중 적어도 하나를 이용하여 진공 처리 수단(300)과 데이터를 교환할 수 있다. 제어기(310)는, 예를 들어 고객 사이트(즉, 디바이스 생산 회사 등)에 있는 인트라넷에 연결될 수 있고, 또는 예를 들어 판매자 사이트(즉, 장비 제조자)에 있는 인트라넷에 연결될 수 있다. 또한, 제어기(310)는 예를 들어 인터넷에 연결될 수 있다. 또한, 다른 컴퓨터(즉, 제어기, 서버 등)가, 직접 접속, 인트라넷 및 인터넷 중 적어도 하나를 통하여 데이터를 교환하기 위해, 예를 들어 제어기(310)에 액세스할 수 있다. 또한, 당업자라면 이해하듯이, 제어기(310)는 진공 처리 수단(300)과 무선 접속을 통하여 데이터를 교환할 수 있다. 당업자라면 쉽게 인지하듯이, 본 발명의 실시예는 도 3에 도시된 진공 처리 수단(300)의 모든 처리 시스템을 사용하는 것을 필요로 하지 않을 수 있다. 예컨대, 다른 실시예에 따르면, 기판을 진공 처리 수단(300)에 도입하기 이전에 배리어층이 기판 상에 증착될 수 있고, 따라서 배리어층 증착을 위한 처리 시스템(306A)은 필요치 않을 수 있다. 따라서, 본 발명의 몇몇 실시예는 도 3에 도시된 모든 처리 시스템보다 소수의 처리 시스템을 사용하는 것을 포함한다.
도 4 내지 도 10은 본 발명의 실시예에 따른 하이브리드 건식 세정 프로세스의 적어도 일부분을 실시하도록 구성될 수 있는 플라즈마 처리 시스템을 개략적으로 보여준다. 이제 도 4를 참조해 보면, 일 실시예에 따르면, 플라즈마 처리 시스템(1a)은 앞서 알아본 하이브리드 인시츄 건식 세정 프로세스에 대한 공정 조건을 이행하도록 구성되어 있고, 플라즈마 처리 챔버(10)와, 처리 대상인 기판(25)이 부착되는 기판 홀더(20), 그리고 진공 펌핑 시스템(50)을 포함한다. 기판(25)은 반도체 기판, 웨이퍼, 평판 디스플레이, 또는 액정 디스플레이일 수 있다. 플라즈마 처리 챔버(10)는, 기판(25)의 표면 부근의 처리 영역(45)에 플라즈마를 형성할 수 있게 하도록 구성될 수 있다. 공정 가스의 이온화 가스 또는 혼합물이 가스 분배 시스템(40)을 통해 도입된다. 공정 가스의 흐름이 정해진 경우, 진공 펌핑 시스템(50)을 이용하여 공정 압력을 조정한다. 플라즈마는 소정 재료 프로세스에 특화된 재료를 만들어내는 데에, 및/또는 기판(25)의 노출면으로부터 재료를 제거하는 것을 돕는 데에 사용될 수 있다. 플라즈마 처리 시스템(1a)은 임의의 원하는 크기의 기판, 예를 들어 200 mm 기판, 300 mm 기판, 또는 그보다 큰 기판 등을 처리하도록 구성될 수 있다.
기판(25)은 기계식 클램핑 시스템 또는 전기식 클램핑 시스템(예컨대, 정전 클램핑 시스템)과 같은 클램핑 시스템(28)을 통해 기판 홀더(20)에 부착될 수 있다. 또한, 기판 홀더(20)는, 기판 홀더(20) 및 기판(25)의 온도를 조정 및/또는 제어하도록 구성되어 있는 가열 시스템(도시 생략) 또는 냉각 시스템(도시 생략)을 포함할 수 있다. 가열 시스템 또는 냉각 시스템은, 냉각시에는 기판 홀더(20)로부터 열을 받아서 열을 열교환기 시스템(도시 생략)에 전달하고, 또는 가열시에는 열을 열교환기 시스템으로부터 기판 홀더(20)에 전달하는 열교환 유체의 재순환 흐름을 포함할 수 있다. 다른 실시예에서는, 저항 가열 요소와 같은 가열/냉각 요소 또는 열전 히터/쿨러가, 기판 홀더(20)뿐만 아니라 플라즈마 처리 챔버(10)의 벽과 플라즈마 처리 시스템(1a) 내의 임의의 다른 구성 요소 내에 포함될 수 있다.
또한, 열전달 가스를 이면 가스 공급 시스템(26)을 통해 기판(25)의 이면으로 이송하여 기판(25)과 기판 홀더(20) 사이의 가스 갭 열전도도를 향상시킬 수 있다. 이러한 시스템은 고온 또는 저온에서 기판의 온도 제어가 필요할 때 사용될 수 있다. 예컨대, 이면 가스 공급 시스템은 2구역 가스 분배 시스템을 포함할 수 있고, 이 경우 헬륨 가스 갭 압력은 기판(25)의 중앙과 가장자리에서 독립적으로 달라질 수 있다.
도 4에 도시된 실시예에서는, 기판 홀더(20)가 전극을 포함하고, 이 전극을 통해 RF 전력이 처리 영역(45)의 처리 플라즈마에 결합된다. 예를 들어, 기판 홀더(20)는, RF 전력을 RF 발생기(30)로부터 선택적 임피던스 매칭 네트워크(32)를 통하여 기판 홀더(20)에 전송하는 것을 통해, RF 전압으로 전기적으로 바이어스될 수 있다. RF 바이어스는 전자를 가열하여 플라즈마를 형성 및 유지하는 역할을 할 수 있다. 이러한 구성에서, 플라즈마 처리 시스템은 반응성 이온 에칭(RIE) 반응기로서 작용할 수 있고, 이 경우 챔버와 상부 가스 주입 전극은 접지면의 역할을 한다. 대표적인 RF 바이어스용 주파수는 약 0.1 MHz 내지 약 100 MHz일 수 있다. 플라즈마 처리용 RF 시스템은 당업자에게 잘 알려져 있다.
별법으로서, RF 전력은 다수의 주파수로 기판 홀더의 전극에 인가된다. 또한, 임피던스 매칭 네트워크(32)는, 반사 전력을 감소시킴으로써 플라즈마 처리 챔버(10) 내의 플라즈마에 대한 RF 전력의 전달을 향상시킬 수 있다. 매칭 네트워크 형태(예컨대, L형, π형, T형 등)와 자동 제어 방법이 당업자에게 잘 알려져 있다.
가스 분배 시스템(40)은, 공정 가스의 혼합물을 도입하기 위한 샤워헤드 디자인을 가질 수 있다. 별법으로서, 가스 분배 시스템(40)은, 공정 가스의 혼합물을 도입하고 공정 가스의 혼합물의 기판(25) 상에서의 분포를 조정하기 위한 다구역 샤워헤드 디자인을 가질 수 있다. 예를 들어, 다구역 샤워헤드 디자인은, 기판(25) 상에서 실질적으로 주변 영역에 이르는 공정 가스의 흐름 또는 조성을, 기판(25) 상에서 실질적인 중앙 영역에 이르는 공정 가스의 흐름 또는 조성의 양에 관하여 조정하도록 구성될 수 있다.
진공 펌핑 시스템(50)은, 펌핑 속도를 약 초당 5,000 리터(또는 그 이상)까지 올릴 수 있는 터보 분자 진공 펌프(TMP)와, 챔버 압력을 조절하기 위한 게이트 밸브를 포함할 수 있다. 건식 플라즈마 에칭에 사용되는 통상의 플라즈마 처리 장치에는, 초당 1,000 내지 3,000 리터의 TMP가 채용될 수 있다. TMP는 통상 약 50 mTorr 미만의 저압 처리에 유용하다. 고압(즉, 약 100 mTorr 초과) 처리의 경우, 기계식 부스터 펌프 및 건식 러핑 펌프가 사용될 수 있다. 또한, 챔버 압력을 모니터하기 위한 장치(도시 생략)가 플라즈마 처리 챔버(10)에 연결될 수 있다. 압력 측정 장치는, 예컨대 MKS Instruments, Inc.(매사추세츠주 앤도버 소재)에서 시판하고 있는 Type 628B Baraton absolute capacitance monometer일 수 있다.
제어기(55)는 마이크로프로세서와, 메모리, 그리고 플라즈마 처리 시스템(1a)과의 통신 및 입력 기동을 행할 뿐만 아니라 플라즈마 처리 시스템(1a)으로부터의 출력을 모니터하기에 충분한 제어 전압을 발생시킬 수 있는 디지털 I/O 포트를 포함할 수 있다. 또한, 제어기(55)는 RF 발생기(30), 임피던스 매칭 네트워크(32), 가스 분배 시스템(40), 진공 펌핑 시스템(50) 뿐만 아니라 기판 가열/냉각 시스템(도시 생략), 이면 가스 공급 시스템(36), 및/또는 정전 클램핑 시스템(28)에 연결될 수 있고, 이들 구성 요소와 정보를 교환할 수 있다. 예컨대, 기판(25) 상에 플라즈마를 이용한 처리를 실시하기 위해 프로세스 레시피에 따라 전술한 플라즈마 처리 시스템(1a)의 구성 요소들에 대한 입력을 기동하는 데에, 메모리에 기억된 프로그램을 사용할 수 있다.
제어기(55)는 플라즈마 처리 시스템(1a)에 대해 가까이 위치할 수 있고, 또는 플라즈마 처리 시스템(1a)에 대해 원거리에 위치할 수 있다. 예를 들어, 제어기(55)는 직접 접속, 인트라넷, 및/또는 인터넷을 이용하여 플라즈마 처리 시스템(1a)과 데이터를 교환할 수 있다. 제어기(55)는, 예를 들어 고객 사이트(즉, 디바이스 생산 회사 등)에 있는 인트라넷에 연결될 수 있고, 또는 예를 들어 판매자 사이트(즉, 장비 제조자)에 있는 인트라넷에 연결될 수 있다. 별법으로서 또는 추가적으로, 제어기(55)는 인터넷에 연결될 수 있다. 또한, 다른 컴퓨터(즉, 제어기, 서버 등)가, 직접 접속, 인트라넷, 및/또는 인터넷을 통하여 데이터를 교환하도록 제어기(55)에 액세스할 수 있다.
도 5에 도시된 실시예에서, 플라즈마 처리 시스템(1b)은 도 4의 실시예와 유사하며, 도 4를 참조하여 설명한 구성 요소 이외에도, 플라즈마 밀도를 증대시키고 및/또는 플라즈마 처리의 균일성을 향상시키는 능력을 갖기 위해, 고정식 자기장 시스템(60) 또는 기계적으로 혹은 전기적으로 회전하는 자기장 시스템(60)을 더 포함한다. 또한, 제어기(55)는 회전 속도와 자기장 강도를 조절하기 위해 자기장 시스템(60)에 연결될 수 있다. 회전 자기장의 디자인 및 구현은 당업자에게 잘 알려져 있다.
도 6에 도시된 실시예에서, 플라즈마 처리 시스템(1c)은 도 4 또는 도 5의 실시예와 유사하며, 상부 전극(70)을 더 포함할 수 있고, 이 상부 전극에는 RF 전력이 RF 발생기(72)로부터 선택적 임피던스 매칭 네트워크(74)를 통해 결합될 수 있다. 상부 전극에 대한 RF 전력 인가용 주파수는 약 0.1 MHz 내지 약 200 MHz일 수 있다. 또한, 하부 전극에 대한 전력 인가용 주파수는 약 0.1 MHz 내지 약 100 MHz일 수 있다. 또한, 제어기(55)는 상부 전극(76)에 대한 RF 전력의 인가를 제어하기 위해 RF 발생기(72) 및 임피던스 매칭 네트워크(74)에 연결되어 있다. 상부 전극의 디자인 및 구현은 당업자에게 잘 알려져 있다. 상부 전극(70)과 가스 분배 시스템(40)은 도시된 바와 같이 동일한 챔버 조립체 내에 있도록 디자인될 수 있다.
도 7에 도시된 실시예에서, 플라즈마 처리 시스템(1c')은 도 6의 실시예와 유사하며, 기판(25)에 대향해 있는 상부 전극(70)에 연결된 직류(DC) 전원(90)을 더 포함할 수 있다. 상부 전극(70)은 전극판을 포함할 수 있다. 전극판은 실리콘 함유 전극판을 포함할 수 있다. 또한, 전극판은 도핑된 실리콘 전극판을 포함할 수 있다. DC 전원(90)은 가변 DC 전원을 포함할 수 있다. 또한, DC 전원은 바이폴라 DC 전원을 포함할 수 있다. DC 전원(90)은 DC 전원(90)의 극성, 전류, 전압, 또는 온/오프 상태에 대한 모니터링, 조정, 또는 제어 중 적어도 하나를 행하도록 구성된 시스템을 더 포함할 수 있다. 일단 플라즈마가 형성되면, DC 전원(90)은 탄도 전자빔의 형성을 가능하게 한다. RF 전력을 DC 전원(90)으로부터 분리시키는 데에 전기 필터를 이용할 수 있다.
예를 들어, DC 전원(90)에 의해 상부 전극(70)에 인가된 DC 전압은, 약 -2,000 V 내지 약 1,000 V일 수 있다. 바람직하게는, DC 전압의 절대값이 약 100 V 이상의 값을 갖고, 더 바람직하게는, DC 전압의 절대값이 약 500 V 이상의 값을 갖는다. 또한, DC 전압은 음극성을 갖는 것이 바람직하다. 또한, DC 전압은 상부 전극(70)의 표면에 발생된 자기(自己) 바이어스보다 큰 절대값을 갖는 음의 전압인 것이 바람직하다. 기판 홀더(20)에 면해 있는 상부 전극(70)의 표면은 실리콘 함유 재료로 구성될 수 있다.
도 8에 도시된 실시예에서, 플라즈마 처리 시스템(1d)은 도 3 및 도 4의 실시예와 유사하며, 유도 코일(80)을 더 포함할 수 있고, 이 유도 코일에는 RF 전력이 RF 발생기(82)를 거쳐 선택적 임피던스 매칭 네트워크(84)를 통해 결합된다. RF 전력은 유도 코일(80)로부터 유전체창(도시 생략)을 통해 플라즈마 처리 영역(45)에 유도 결합된다. 유도 코일(80)에 대한 RF 전력 인가용 주파수는 약 10 MHz 내지 약 100 MHz일 수 있다. 마찬가지로, 척 전극에 대한 전력 인가용 주파수는 약 0.1 MHz 내지 약 100 MHz일 수 있다. 또한, 슬롯이 형성된 패러데이 실드(도시 생략)가, 유도 코일(80)과 처리 영역(45)의 플라즈마 간의 유도 결합을 감소시키기 위해 채용될 수 있다. 또한, 제어기(55)는 유도 코일(80)에 대한 전력의 인가를 제어하기 위해 RF 발생기(82) 및 임피던스 매칭 네트워크(84)에 연결될 수 있다.
도 9에 도시된 바와 같은 변형예에서, 플라즈마 처리 시스템(1e)은 도 8의 실시예와 유사하며, 변압기 결합 플라즈마(TCP) 반응로에서와 같이, 위에서부터 플라즈마 처리 영역(45)과 통해있는 "나선형" 코일 또는 "팬케이크형" 코일인 유도 코일(80')을 포함할 수 있다. 유도 결합 플라즈마(ICP) 소스, 또는 변압기 결합 플라즈마(TCP) 소스의 디자인 및 구현은 당업자에게 잘 알려져 있다.
별법으로서, 전자 사이클로트론 공명(ECR)을 이용하여 플라즈마를 형성할 수 있다. 또 다른 실시예에서는, 헬리콘파를 일으킴으로써 플라즈마가 형성된다. 또 다른 실시예에서는, 전파형 표면파를 통해 플라즈마가 형성된다. 전술한 플라즈마 소스 각각은 당업자에게 잘 알려져 있다.
도 10에 도시된 실시예에서, 플라즈마 처리 시스템(1f)은 도 4 및 도 5의 실시예와 유사하며, 표면파 플라즈마(SWP) 소스(80")를 더 포함할 수 있다. SWP 소스(80")는 레이디얼 라인 슬롯 안테나(RLSA) 등과 같은 슬롯 안테나를 포함할 수 있고, 마이크로파 전력이 마이크로파 발생기(82')를 거쳐 선택적 임피던스 매칭 네트워크(84')를 통해 슬롯 안테나에 결합된다.
도 11a 및 도 11b는 본 발명의 실시예에 따른 산화 표면층의 건식 세정에 대한 프로세스 데이터를 보여준다. 건식 세정은 ICP 소스를 이용하며, 이 경우 기판 바이어스 전력은 플라즈마 발생을 위해 인가되는 전력에 관하여 독립적으로 제어될 수 있다. 시험 구조는, 두께 4~10 nm의 TaN 배리어층이 위에 증착되어 있는 실리콘 기판을 포함한다. Ta 스퍼터링 타겟과 N2 가스를 이용하는 IPVD에 의해 TaN 배리어층을 증착하였고, 그 후에 TaN 배리어층을 공기에 하루 이상의 기간동안 노출시켜 TaN 배리어층의 표면층을 산화시켰다. 그 후에, 각각 다른 건식 세정 프로세스의 전과 후에 막의 시트 저항률을 측정하였다. 도 11a는 각각 다른 프로세스 레시피에서의 시트 저항률(Ω/sq.)의 변화를 보여주고, 도 11b는 동일한 샘플에 대해 산출된 막 저항률(μΩ-cm)을 보여준다. 프로세스 레시피는 산화 TaN 배리어층을 처리하는 것을 포함하는데, 이 처리시에, 가스 압력은 0.5 mTorr이고 기판 바이어스 전력은 낮거나 제로인 조건에서 ICP 소스를 이용하여 Ar 플라즈마 노출이 행해지거나(소프트 Ar 세정), H2 함유 가스의 존재 하에 순차적 어닐링이 행해지거나, 또는 소프트 Ar 세정과 순차적 어닐링 모두가 단계들이 겹치는 일 없이 행해진다. 프로세스 레시피는, 1) 100 W의 바이어스 전력으로 15초 동안 소프트 Ar 세정을 행하는 것; 2) 3 Torr의 가스 압력으로 15초 동안 H2 어닐링을 행하고 나서, 100 W의 바이어스 전력으로 15초 동안 소프트 Ar 세정을 행하는 것; 3) 0 W의 기판 바이어스 전력으로 15초 동안 소프트 Ar 세정을 행하는 것; 4) 3 Torr의 가스 압력으로 15초 동안 H2 어닐링을 행하고 나서, 0 W의 기판 바이어스 전력으로 15초 동안 소프트 Ar 세정을 행하는 것; 5) 3 Torr의 가스 압력으로 15초 동안 H2 어닐링을 행하고 나서, 100 W의 기판 바이어스 전력으로 15초 동안 소프트 Ar 세정을 행하는 것; 및 6) 0 W의 기판 바이어스 전력으로 15초 동안 소프트 Ar 세정을 행하고 나서, 3 Torr의 가스 압력으로 15초 동안 H2 어닐링을 행하는 것을 포함한다. 또한, 소프트 Ar 세정 동안에 기판 온도는 100℃ 미만인 것으로 추산되고[기판 홀더(척)에 클램핑되어 있는 기판의 온도는 약 25℃임], H2 어닐링 동안에 기판 온도는 150℃ 내지 200℃인 것으로 추산된다(기판 홀더에 클램핑 해제되어 있는 기판의 온도는 약 250℃ 내지 260℃임).
프로세스 데이터는, 순차적 H2 어닐링을 행하지 않는 소프트 Ar 세정(프로세스 레시피 1 및 3)에서 시트 저항률과 막 저항률이 커진다는 것을 보여준다. 또한, 소프트 Ar 세정이 뒤이어 행해지는 H2 어닐링(프로세스 레시피 2 및 4)에서도 시트 저항률과 막 저항률이 커진다. 또한, 프로세스 레시피 6, 즉 H2 어닐링이 뒤이어 행해지는 0 W의 바이어스 전력을 이용한 소프트 Ar 세정에서도 시트 저항률과 막 저항률이 커진다. 그러나, 프로세스 레시피 5, 즉 H2 어닐링이 뒤이어 행해지는 100 W의 비제로 바이어스 전력을 이용한 소프트 Ar 세정에서는 시트 저항률과 막 저항률이 줄어든다. TaN 배리어층의 두께의 측정에서는, 전술한 처리의 결과 두께의 변화가 거의 없거나 혹은 없는 것으로 나타났다. 두께차는 측정 오차의 범위 내에 있었다(0.5 Å 이하의 두께 변화).
시트 저항률과 막 저항률의 감소는, 프로세스 레시피 5를 이용한 경우의 산화 표면층의 화학적 환원을 입증한다. 첫 단계인 소프트 Ar 세정에서는, Ta-O 화학 결합의 일부를 파괴 혹은 약화시킴으로써 TaN 배리어층의 산화 표면층이 활성화되고, 둘째 단계인 활성화된 산화 표면층의 H2에 대한 노출에서는, 활성화된 산화 표면층의 화학적 환원이 가능해지는 것으로 고려된다. 또한, 프로세스 데이터는, 15초의 짧은 시간 동안 Ar 플라즈마에 노출시키는 것과 15초의 짧은 시간 동안 3 Torr의 가스 압력으로 H2에 노출시키는 것이 TaN 배리어층을 세정하는 데에 효과적이다는 것을 보여준다. 기판 바이어스 전력을 낮게 하면, TaN 배리어층과 밑에 있는 기판의 표면 손상이 매우 적어지는 것으로 고려된다.
또한, 프로세스 데이터는, 공정 단계의 순서가 중요하다는 것을, 즉 소프트 Ar 플라즈마 세정 단계 이후에 H2 어닐링을 행하는 것이 산화 표면층을 화학적으로 환원시키는 데에 효과적이다는 것을 보여준다. 이와 비교하여, H2 어닐링 이후에 소프트 Ar 플라즈마 세정을 행하는 경우에는, 산화 표면층의 화학적 환원이 일어나지 않았다.
도 12a는 이중 다마신 상호접속 구조의 단면을 개략적으로 보여준다. 이중 다마신 상호접속 구조는 집적 회로 제조 분야의 당업자에게 잘 알려져 있다. 도 12a에 도시된 이중 다마신 상호접속 구조는, 도전성 상호접속 구조(522) 위에 형성된 이중 다마신 상호접속 오목부(524)와, 이 오목부(524)의 표면 상에 형성된 배리어층(530)을 포함한다. 이중 다마신 상호접속 오목부(524)는, 측벽(528a)과 바닥면(528b)을 각각 갖는 비아(528)와, 유전체막(518)에 형성되며 측벽(526a)과 바닥면(526a)을 각각 갖는 트렌치(526)를 포함한다. 트렌치(526)는 상측 도전성 상호접속 구조용으로 사용되고, 비아(528)는 트렌치(526)를 도전성 상호접속 구조(522)에 연결한다. 상호접속 구조는 유전체층(512 및 514)과, 도전성 상호접속 구조(522)를 둘러싸는 배리어막(520), 그리고 에칭 정지층(516)을 더 포함한다.
도 12b는 본 발명의 다른 실시예에 따른 패턴화된 구조의 단면을 개략적으로 보여준다. 패턴화된 구조는 유전체막(502)에 형성된 오목부(505a)와, 오목부(505a)의 바닥에서 게이트 전극(506) 상에 형성된 도전층(503a)을 포함한다. 게이트 전극(506)은 게이트 구조의 일부분이며, 이 게이트 구조는 게이트 유전체막(507)을 더 포함한다. 게이트 유전체막(507)은, SiO2, SiOxNy, SiNy, 유전 상수가 SiO2(k~3.9)보다 높은 고 유전상수(high-k) 재료, 또는 이들의 조합을 포함할 수 있다. 고 유전상수(high-k) 재료는 금속 산화물, 금속 산질화물 및 이들의 실리케이트, 예컨대 Ta2O5, TiO2, ZrO2, Al2O3, Y2O3, HfOxNy, HfSiOxNy, HfSiOx, HfO2, ZrO2, ZrSiOx, ZrOxNy, ZrSiOxNy, TaSiOx, SrOx, SrSiOx, LaOx, LaSiOx, YOx, YSiOx, 또는 BaO, 혹은 이들의 2이상의 조합 등을 포함할 수 있다.
또한, 도 12b의 패턴화된 구조는 유전체막(502)에 형성된 오목부(505b)와, 오목부(505b)의 바닥에서 기판(500)의 도핑된 기판 영역(501)에 형성된 도전층(503b)을 포함한다. 기판(500)은, 예컨대 200 mm Si 웨이퍼, 300 mm Si 웨이퍼, 또는 그보다 큰 Si 웨이퍼일 수 있다. 유전체막(502)은, SiO2, SiON, SiN, 또는 유전 상수가 SiO2(k~-3.9)보다 낮은 저 유전상수(low-k) 재료를 포함할 수 있다. 통상의 저 유전상수 재료는 Si, O, N, C, H, 및/또는 할로겐의 단순화합물이나 복합화합물을 고밀도재료 혹은 다공질재료로서 포함할 수 있다. 본 발명의 실시예에 따르면, 오목부(505a, 505b)는 약 2 이상의, 예컨대 3, 4, 5, 6, 7, 12, 15, 또는 그 이상의 종횡비(깊이/폭)를 갖는 비아일 수 있다. 비아는 대략 200 nm 이하의 폭, 예를 들어 150 nm, 100 nm, 65 nm, 45 nm, 32 nm, 20 nm, 또는 그 이하의 폭을 가질 수 있다. 한 예에서, 오목부(505a, 505b)는 약 7의 종횡비를 갖는 45 nm 폭의 비아일 수 있다. 그러나, 본 발명의 실시예는 이러한 종횡비 또는 비아 폭에 한정되지는 않으며, 다른 종횡비 또는 비아 폭이 사용될 수도 있다. 도전층(503a 및 503b)은 얇고 안정적인 전기 접촉을 제공하는 규화물 접촉층을 포함할 수 있고, 예를 들어 CoSi2, PtSi, Pd2Si, TiSi2, WSi2, NiSi2, 또는 TaSi2, 혹은 이들의 2 이상의 조합을 포함할 수 있다. 한 가지 조합에는, NiSi2보다 높은 처리 온도의 사용을 허용하는 PtNiSi가 포함될 수 있다. 도 12b의 패턴화된 구조는, 오목부(505a 및 505b)의 표면 상에 형성된 배리어층(508)을 더 포함한다. 도 12a 및 도 12b에 도시된 패턴화된 구조를 형성하기 위한 처리 방법은 당업자에게 잘 알려져 있다.
산화 표면층의 하이브리드 인시츄 건식 세정 프로세스에 대한 복수의 실시예를 여러 실시예에 개시하였다. 산화 표면층은 집적 회로에서 발견되는 금속 함유 배리어층의 표면을 포함할 수 있다. 그러나, 본 발명의 실시예는, 추가적인 처리 이전에, 인시츄 세정을 필요로 하는 반도체 제조에서 발견되는 다른 타입의 층, 예를 들어 금속층, 유전체층 및 반도체층 등에도 적용될 수 있다. 본 발명의 실시예에 대한 이상의 설명은 예시 및 설명을 목적으로 주어진 것이다. 개시된 특정 형태에 본 발명을 한정하려는 의도는 전혀 없다. 명세서 및 이하의 청구범위는, 단지 설명의 목적으로 사용되고 있고 제한적인 것으로 해석되어서는 안 되는 용어를 포함한다. 예를 들어, 본원에(청구범위 포함) 사용된 용어 "위(상)"는, 패턴화된 기판 "위(상)"의 막이 기판의 바로 위에 있고 바로 접촉하고 있는 것을 요구하지 않으며, 상기 막과 패턴화된 기판 사이에 제2의 막 또는 다른 구조가 존재할 수 있다.
당업자는, 상기의 교시 내용을 고려하여 다양한 수정 및 변형이 실시될 수 있음을 인식할 수 있다. 당업자는, 도면에 도시된 여러 구성 요소에 대하여 다양한 등가의 조합과 대체물을 인식할 것이다. 따라서, 본 발명의 범위는 본 상세한 설명에 의해 한정되지 않고, 오히려 첨부된 청구범위에 의해 한정되도록 되어 있다.

Claims (20)

  1. 하이브리드 인시츄 건식 세정 방법으로서,
    산화 표면층이 있는 금속 함유 배리어층을 포함하는 기판을 마련하는 단계;
    상기 산화 표면층을 활성화하기 위하여 플라즈마 여기 아르곤 가스를 함유하는 제1 공정 가스의 흐름에 상기 산화 표면층을 노출시키는 단계;
    상기 제1 공정 가스의 흐름에 상기 산화 표면층을 노출시키는 동안에 기판 바이어스 전력을 인가하는 단계; 및
    활성화된 산화 표면층을 비플라즈마 여기 수소 가스를 함유하는 제2 공정 가스에 노출시키는 단계
    를 포함하고, 상기 수소 가스를 함유하는 상기 제2 공정 가스에 의해, 상기 제1 공정 가스에 대한 노출에서, 상기 산화 표면층이 활성화될 뿐만 아니라, 상기 활성화된 산화 표면층의 화학적 환원도 가능해지며,
    상기 금속 함유 배리어층의 두께가 상기 노출 단계들과 상기 기판 바이어스 전력 인가 단계에 의해 실질적으로 바뀌지 않는 것인 하이브리드 인시츄 건식 세정 방법.
  2. 제1항에 있어서, 상기 기판 바이어스 전력 인가 단계는 0 W보다 큰 기판 바이어스 전력을 인가하는 것을 포함하는 것인 하이브리드 인시츄 건식 세정 방법.
  3. 제1항에 있어서, 상기 기판 바이어스 전력 인가 단계는 약 50 W 내지 약 150 W의 기판 바이어스 전력을 인가하는 것을 포함하는 것인 하이브리드 인시츄 건식 세정 방법.
  4. 제1항에 있어서, 상기 기판 바이어스 전력은, 상기 플라즈마 여기 아르곤 가스에 의해 금속종의 상기 금속 함유 배리어층으로부터의 스퍼터링을 야기하는 임계 바이어스 레벨보다 낮은 것인 하이브리드 인시츄 건식 세정 방법.
  5. 제1항에 있어서, 상기 산화 표면층을 제1 가스 압력에서 상기 제1 공정 가스의 흐름에 노출시키는 단계; 및
    상기 활성화된 산화 표면층을 제1 가스 압력보다 큰 제2 가스 압력에서 상기 제2 공정 가스의 흐름에 노출시키는 단계를 더 포함하는 것인 하이브리드 인시츄 건식 세정 방법.
  6. 제5항에 있어서, 상기 제2 가스 압력은 1 Torr보다 큰 것인 하이브리드 인시츄 건식 세정 방법.
  7. 제1항에 있어서, 상기 금속 함유 배리어층은 Ta 함유 배리어층, Ti 함유 배리어층, W 함유 배리어층, 또는 이들의 2 이상의 조합을 포함하는 것인 하이브리드 인시츄 건식 세정 방법.
  8. 제1항에 있어서, 상기 플라즈마 여기 아르곤 가스는 유도 결합형 플라즈마 처리 시스템에서 발생되는 것인 하이브리드 인시츄 건식 세정 방법.
  9. 기판 처리 방법으로서,
    기판을 진공 처리 수단 내에 배치하는 단계;
    상기 진공 처리 수단 내에서 상기 기판 상에 금속 함유 배리어층을 증착하는 단계;
    상기 금속 함유 배리어층 상의 산화 표면층에 하이브리드 인시츄 건식 세정을 실시하는 단계로서, 상기 산화 표면층을 활성화하기 위하여 플라즈마 여기 아르곤 가스를 함유하는 제1 공정 가스의 흐름에 상기 산화 표면층을 노출시키는 단계와, 상기 제1 공정 가스의 흐름에 상기 산화 표면층을 노출시키는 동안에 기판 바이어스 전력을 인가하는 단계, 그리고 활성화된 산화 표면층을 비플라즈마 여기 수소 가스를 함유하는 제2 공정 가스에 노출시키는 단계를 포함하고, 상기 수소 가스를 함유하는 상기 제2 공정 가스에 의해, 상기 제1 공정 가스에 대한 노출에서, 상기 산화 표면층이 활성화될 뿐만 아니라, 상기 활성화된 산화 표면층의 화학적 환원도 가능해지며, 상기 금속 함유 배리어층의 두께가 상기 노출 단계들과 상기 기판 바이어스 전력 인가 단계에 의해 실질적으로 바뀌지 않는 것인 하이브리드 인시츄 건식 세정 실시 단계; 및
    상기 하이브리드 인시츄 건식 세정 실시 단계를 실시한 이후에, 상기 금속 함유 배리어층 상에 금속 함유막을 증착하는 단계
    를 포함하고, 상기 금속 함유 배리어층을 공기에 노출시키는 일 없이, 상기 금속 함유 배리어층에 상기 하이브리드 인시츄 건식 세정 및 상기 금속 함유막의 증착이 실시되는 것인 기판 처리 방법.
  10. 제9항에 있어서, 상기 기판 바이어스 전력 인가 단계는 0 W보다 큰 기판 바이어스 전력을 인가하는 것을 포함하는 것인 기판 처리 방법.
  11. 제9항에 있어서, 상기 기판 바이어스 전력 인가 단계는 약 50 W 내지 약 150 W의 기판 바이어스 전력을 인가하는 것을 포함하는 것인 기판 처리 방법.
  12. 제9항에 있어서, 상기 기판 바이어스 전력은, 상기 플라즈마 여기 아르곤 가스에 의해 금속종의 상기 금속 함유 배리어층으로부터의 스퍼터링을 야기하는 임계 바이어스 레벨보다 낮은 것인 기판 처리 방법.
  13. 제9항에 있어서, 상기 산화 표면층을 제1 가스 압력에서 상기 제1 공정 가스의 흐름에 노출시키는 단계; 및
    상기 활성화된 산화 표면층을 제1 가스 압력보다 큰 제2 가스 압력에서 상기 제2 공정 가스의 흐름에 노출시키는 단계를 더 포함하는 것인 기판 처리 방법.
  14. 제13항에 있어서, 상기 제2 가스 압력은 1 Torr보다 큰 것인 기판 처리 방법.
  15. 기판 처리 방법으로서,
    기판을 제1 진공 처리 수단 내에 배치하는 단계;
    상기 제1 진공 처리 수단 내에서 상기 기판 상에 금속 함유 배리어층을 증착하는 단계;
    상기 금속 함유 배리어층이 있는 상기 기판을 공기 중에서 상기 제1 진공 처리 수단으로부터 제2 진공 처리 수단으로 이송하는 단계;
    상기 제2 진공 처리 수단에서 상기 금속 함유 배리어층의 산화 표면층에 하이브리드 인시츄 건식 세정을 실시하는 단계로서, 상기 산화 표면층을 활성화하기 위하여 플라즈마 여기 아르곤 가스를 함유하는 제1 공정 가스의 흐름에 상기 산화 표면층을 노출시키는 단계와, 상기 제1 공정 가스의 흐름에 상기 산화 표면층을 노출시키는 동안에 기판 바이어스 전력을 인가하는 단계, 그리고 활성화된 산화 표면층을 비플라즈마 여기 수소 가스를 함유하는 제2 공정 가스에 노출시키는 단계를 포함하고, 상기 수소 가스를 함유하는 상기 제2 공정 가스에 의해, 상기 제1 공정 가스에 대한 노출에서, 상기 산화 표면층이 활성화될 뿐만 아니라, 상기 활성화된 산화 표면층의 화학적 환원도 가능해지며, 상기 금속 함유 배리어층의 두께가 상기 노출 단계들과 상기 기판 바이어스 전력 인가 단계에 의해 실질적으로 바뀌지 않는 것인 하이브리드 인시츄 건식 세정 실시 단계; 및
    상기 하이브리드 인시츄 건식 세정 실시 단계를 실시한 이후에, 상기 제2 진공 처리 수단에서 상기 금속 함유 배리어층 상에 금속 함유막을 증착하는 단계를 포함하고, 상기 금속 함유 배리어층을 공기에 노출시키는 일 없이, 상기 금속 함유 배리어층에 상기 하이브리드 인시츄 건식 세정 및 상기 금속 함유막의 증착이 실시되는 것인 기판 처리 방법.
  16. 제15항에 있어서, 상기 기판 바이어스 전력 인가 단계는 0 W보다 큰 기판 바이어스 전력을 인가하는 것을 포함하는 것인 기판 처리 방법.
  17. 제15항에 있어서, 상기 기판 바이어스 전력 인가 단계는 약 50 W 내지 약 150 W의 기판 바이어스 전력을 인가하는 것을 포함하는 것인 기판 처리 방법.
  18. 제15항에 있어서, 상기 기판 바이어스 전력은, 상기 플라즈마 여기 아르곤 가스에 의해 금속종의 상기 금속 함유 배리어층으로부터의 스퍼터링을 야기하는 임계 바이어스 레벨보다 낮은 것인 기판 처리 방법.
  19. 제15항에 있어서, 상기 제2 가스 압력은 1 Torr보다 큰 것인 기판 처리 방법.
  20. 제15항에 있어서, 상기 산화 표면층을 제1 가스 압력에서 상기 제1 공정 가스의 흐름에 노출시키는 단계; 및
    상기 활성화된 산화 표면층을 제1 가스 압력보다 큰 제2 가스 압력에서 상기 제2 공정 가스의 흐름에 노출시키는 단계를 더 포함하는 것인 기판 처리 방법.

KR1020110017459A 2010-02-26 2011-02-25 산화 표면층의 하이브리드 인시츄 건식 세정 KR101650588B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/714,152 2010-02-26
US12/714,152 US8227344B2 (en) 2010-02-26 2010-02-26 Hybrid in-situ dry cleaning of oxidized surface layers

Publications (2)

Publication Number Publication Date
KR20110098683A true KR20110098683A (ko) 2011-09-01
KR101650588B1 KR101650588B1 (ko) 2016-08-23

Family

ID=44505432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110017459A KR101650588B1 (ko) 2010-02-26 2011-02-25 산화 표면층의 하이브리드 인시츄 건식 세정

Country Status (4)

Country Link
US (1) US8227344B2 (ko)
JP (1) JP5590731B2 (ko)
KR (1) KR101650588B1 (ko)
TW (1) TWI482222B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170017789A (ko) * 2015-08-07 2017-02-15 램 리써치 코포레이션 향상된 텅스텐 증착 충진을 위한 텅스텐의 원자층 에칭
US11239094B2 (en) 2016-12-19 2022-02-01 Lam Research Corporation Designer atomic layer etching
US11450513B2 (en) 2018-03-30 2022-09-20 Lam Research Corporation Atomic layer etching and smoothing of refractory metals and other high surface binding energy materials

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129270B1 (en) 2008-12-10 2012-03-06 Novellus Systems, Inc. Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN103348776B (zh) * 2011-02-15 2017-06-09 应用材料公司 多区等离子体生成的方法和设备
KR101300791B1 (ko) * 2011-12-15 2013-08-29 한국생산기술연구원 전자빔 조사를 이용한 몰리브덴 박막의 전도도 향상 방법
CN113862634A (zh) 2012-03-27 2021-12-31 诺发系统公司 钨特征填充
US20150064921A1 (en) * 2013-08-30 2015-03-05 Applied Materials, Inc. Low temperature plasma anneal process for sublimative etch processes
US10219384B2 (en) * 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US20150206798A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure And Method of Forming
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
KR102389819B1 (ko) * 2015-06-17 2022-04-22 삼성전자주식회사 반도체 소자의 제조 방법
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
TWI726951B (zh) * 2015-12-17 2021-05-11 美商應用材料股份有限公司 處理氮化物膜之方法
US20170194454A1 (en) * 2016-01-06 2017-07-06 International Business Machines Corporation NiPt AND Ti INTERSECTING SILICIDE PROCESS AND STRUCTURE
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US10229837B2 (en) 2016-02-04 2019-03-12 Lam Research Corporation Control of directionality in atomic layer etching
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US9837312B1 (en) 2016-07-22 2017-12-05 Lam Research Corporation Atomic layer etching for enhanced bottom-up feature fill
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
US10236206B2 (en) 2017-07-03 2019-03-19 Globalfoundries Inc. Interconnects with hybrid metallization
JP7023188B2 (ja) * 2018-06-11 2022-02-21 東京エレクトロン株式会社 クリーニング方法
US11380536B2 (en) 2020-05-05 2022-07-05 Applied Materials, Inc. Multi-step pre-clean for selective metal gap fill
US11723293B2 (en) 2021-03-26 2023-08-08 International Business Machines Corporation Reactivation of a deposited metal liner
US11784033B2 (en) 2021-05-28 2023-10-10 Applied Materials, Inc. Methods and apparatus for processing a substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136111A (ja) * 1991-09-05 1993-06-01 Fujitsu Ltd 半導体基板の前処理方法とその機能を具備する装置
KR20010045454A (ko) * 1999-11-05 2001-06-05 박종섭 반도체 소자의 금속 배선 형성 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2692845B2 (ja) * 1988-03-31 1997-12-17 株式会社東芝 半導体装置の製造方法
JP3270196B2 (ja) * 1993-06-11 2002-04-02 川崎マイクロエレクトロニクス株式会社 薄膜形成方法
US5403434A (en) * 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
US6107192A (en) * 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
JP4228424B2 (ja) * 1998-09-04 2009-02-25 ソニー株式会社 半導体装置の製造方法
US20030029715A1 (en) * 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
JP2003086569A (ja) * 2001-09-12 2003-03-20 Tokyo Electron Ltd プラズマ処理方法
WO2003038892A2 (en) * 2001-10-26 2003-05-08 Applied Materials, Inc. Atomic-layer-deposited tantalum nitride and alpha-phase tantalum as barrier layers for copper metallization
US7169704B2 (en) * 2002-06-21 2007-01-30 Samsung Electronics Co., Ltd. Method of cleaning a surface of a water in connection with forming a barrier layer of a semiconductor device
SG174752A1 (en) * 2006-08-30 2011-10-28 Lam Res Corp Processes and integrated systems for engineering a substrate surface for metal deposition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136111A (ja) * 1991-09-05 1993-06-01 Fujitsu Ltd 半導体基板の前処理方法とその機能を具備する装置
KR20010045454A (ko) * 1999-11-05 2001-06-05 박종섭 반도체 소자의 금속 배선 형성 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170017789A (ko) * 2015-08-07 2017-02-15 램 리써치 코포레이션 향상된 텅스텐 증착 충진을 위한 텅스텐의 원자층 에칭
US11069535B2 (en) 2015-08-07 2021-07-20 Lam Research Corporation Atomic layer etch of tungsten for enhanced tungsten deposition fill
KR20210125967A (ko) * 2015-08-07 2021-10-19 램 리써치 코포레이션 향상된 텅스텐 증착 충진을 위한 텅스텐의 원자층 에칭
US11239094B2 (en) 2016-12-19 2022-02-01 Lam Research Corporation Designer atomic layer etching
US11721558B2 (en) 2016-12-19 2023-08-08 Lam Research Corporation Designer atomic layer etching
US11450513B2 (en) 2018-03-30 2022-09-20 Lam Research Corporation Atomic layer etching and smoothing of refractory metals and other high surface binding energy materials

Also Published As

Publication number Publication date
JP2011181926A (ja) 2011-09-15
US8227344B2 (en) 2012-07-24
JP5590731B2 (ja) 2014-09-17
US20110212274A1 (en) 2011-09-01
KR101650588B1 (ko) 2016-08-23
TW201203367A (en) 2012-01-16
TWI482222B (zh) 2015-04-21

Similar Documents

Publication Publication Date Title
KR101650588B1 (ko) 산화 표면층의 하이브리드 인시츄 건식 세정
JP6964964B2 (ja) チェンバ内で基板を処理する方法およびその装置
US7959985B2 (en) Method of integrating PEALD Ta-containing films into Cu metallization
US7407876B2 (en) Method of plasma enhanced atomic layer deposition of TaC and TaCN films having good adhesion to copper
US7781340B2 (en) Method and system for etching high-k dielectric materials
US7592257B2 (en) Semiconductor contact structure containing an oxidation-resistant diffusion barrier and method of forming
US7846841B2 (en) Method for forming cobalt nitride cap layers
KR101881181B1 (ko) 탄탈륨의 이온 유도 원자층 증착
TWI429021B (zh) 積體電路之電接觸件及利用氣體團簇離子束處理以形成該電接觸件之方法
US7718527B2 (en) Method for forming cobalt tungsten cap layers
US7829158B2 (en) Method for depositing a barrier layer on a low dielectric constant material
US8026168B2 (en) Semiconductor device containing an aluminum tantalum carbonitride barrier film and method of forming
WO2010037074A1 (en) Method for forming ruthenium metal cap layers
KR20080044901A (ko) 금속유기 전구체로 탄탈 함유층을 형성하는 방법
US20070054047A1 (en) Method of forming a tantalum-containing layer from a metalorganic precursor
US11908696B2 (en) Methods and devices for subtractive self-alignment
US20090053882A1 (en) Krypton sputtering of thin tungsten layer for integrated circuits
CN117751433A (zh) 蚀刻方法、半导体装置的制造方法、蚀刻程序以及等离子体处理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant