KR20110098473A - 프로브 및 프로브 유닛 제조 방법 및 프로브 유닛 - Google Patents

프로브 및 프로브 유닛 제조 방법 및 프로브 유닛 Download PDF

Info

Publication number
KR20110098473A
KR20110098473A KR1020100018116A KR20100018116A KR20110098473A KR 20110098473 A KR20110098473 A KR 20110098473A KR 1020100018116 A KR1020100018116 A KR 1020100018116A KR 20100018116 A KR20100018116 A KR 20100018116A KR 20110098473 A KR20110098473 A KR 20110098473A
Authority
KR
South Korea
Prior art keywords
probe
photoresist
wafer
probes
etching
Prior art date
Application number
KR1020100018116A
Other languages
English (en)
Other versions
KR101086006B1 (ko
Inventor
양희성
Original Assignee
양희성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양희성 filed Critical 양희성
Priority to KR1020100018116A priority Critical patent/KR101086006B1/ko
Publication of KR20110098473A publication Critical patent/KR20110098473A/ko
Application granted granted Critical
Publication of KR101086006B1 publication Critical patent/KR101086006B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07392—Multiple probes manipulating each probe element or tip individually
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 디스플레이 장치의 패널 등에 대한 전기적인 특성을 검사하기 위한 프로브 유닛을 제조하는 방법에 관한 것으로, 미세 피치가 가능한 복수의 프로브군, 프로브군 본딩홀더를 생성하여 프로브군 본딩홀더에 복수의 프로브군을 삽입하여 회로기판에 접합시키는 과정을 거치는 프로브 유닛 제조 방법을 제공하여, 프로브 유닛의 각 프로브군을 균일하고 미세하게 배열하는 것이 가능하고, 각 프로브군들을 복층 구조로 배열함으로써, 각 프로브들간의 피치를 미세하게 조절할 수 있다는 효과가 있다.

Description

프로브 및 프로브 유닛 제조 방법 및 프로브 유닛{MANUFACTURING METHOD OF PROBE UNIT AND PROBE AND PROBE UNIT}
본 발명은 디스플레이 장치의 패널 등에 대한 전기적인 특성을 검사하기 위한 프로브 및 프로브 유닛을 제조하는 방법 및 프로브 유닛에 관한 것이다.
프로브 유닛은 디스플레이 장치의 패널이나 반도체 공정을 통해 제조된 소자를 웨이퍼 단위로 불량을 판별하고자 하는데, 웨이퍼가 이용된 집적 회로나 대규모 집적회로 등의 회로 소자들을 다시 집적한 반도체 소자의 경우에는 소자의 종류도 다양하고, 그러한 소자가 이용되는 대상에 따라서 수없이 다양하고 복잡한 제조공정을 거쳐 제조되고 있다.
특히, 평판 디스플레이 장치의 경우에는 패널과 함께, 도광판, 편광판, 드라이버 및 백라이트 유닛 등으로 조립을 거쳐 제조되는데, 이러한 평판 디스플레이에 적용되는 패널과 검사장비와의 전극 패드 간에 전기적인 신호를 인가함으로써 패널 또는 소자의 불량을 판단할 수 있게 하는 역할을 한다.
이때, 일반적으로는 니들을 탐침으로 사용하는 마이크로 프로브 유닛이 많이 사용되고 있는데, 이러한 프로브 카드의 제조과정이 수작업으로 진행됨에 따라서 탐침을 정확히 정렬하여 제작하는 것이 어렵다는 문제가 있어, 불량률이 높아 대량생산에 적합하지 않다.
최근에는 MEMS(Micro Electro Mechanical System)를 활용하여 프로브 탐침에 대한 기술을 개발하고 있으나, 기계적인 신뢰성이 약하고, 테스트가 필요한 전극의 배치가 복잡해지는 경우에는 사용이 어렵다는 문제가 있으며, 전극간의 피치가 점점 줄어드는 방향으로 기술이 발전함에 따라 기존의 기술로는 불량을 판단하는 것이 쉽지 않다는 문제가 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 프로브 유닛이 고집화되어가는 디스플레이 장치의 패널에도 쉽게 적용할 수 있는 프로브 및 프로브 유닛의 제조 방법 및 프로브 유닛을 제공하는데, 그 목적이 있다.
이러한 목적을 달성하기 위하여 본 고안의 일 태양으로 프로브 유닛 제조 방법은 웨이퍼에서 에칭 및 도금과정을 이용하여 미세 피치(Pitch)를 가능한 복수의 프로브군을 생성하는 프로브군 생성단계; 웨이퍼에서 상기 복수의 프로브군이 회로기판과 접합을 위한 삽입될 수 있는 프로브군 본딩홀더를 생성하는 프로브군 본딩홀더(Bonding Holder) 생성단계; 상기 프로브군 생성단계에서 생성된 복수의 프로브군을 상기 프로브군 본딩홀더에 삽입하는 프로브군 본딩홀더 삽입단계; 상기 프로브군 본딩홀더에 삽입된 상기 복수의 프로브군을 상기 회로기판과 접합하는 프로브군 접합단계; 및 상기 복수의 프로브군에서 상기 프로브군 본딩홀더를 분리하는 프로브군 본딩홀더 분리단계; 를 포함하고, 상기 프로브군 본딩홀더 삽입단계에서 상기 복수의 프로브군에 형성된 상기 미세피치가 상기 프로브군에 따라 각각 단차지도록 상기 프로브군 본딩홀더에 삽입되는 것을 특징으로 한다.
이때, 상기 프로브군 생성단계는, 웨이퍼에서 상기 복수의 프로브군의 빔(Beam)부가 형성될 부분을 에칭(Etching)하는 에칭단계; 상기 에칭단계에서 에칭된 부분을 도금하여 상기 복수의 프로브군의 빔부를 형성하는 빔부 형성단계; 상기 빔부가 형성된 웨이퍼에 포토레지스트를 도포하여 패턴을 형성하는 포토레지스트 패턴형성단계; 및 상기 포토레지스트 패턴형성단계에서 포토레지스트의 패턴이 형성된 부분을 도금하여 상기 복수의 프로브군의 지지부를 형성하는 지지부 형성단계; 를 포함하는 것을 특징으로 한다.
그리고 상기 프로브군 생성단계는 상기 에칭단계에서의 에칭의 깊이와 포토레지스트의 두께에 따라 상기 복수의 프로브군 중 어느 하나의 프로브군에서 상기 지지부의 길이가 조절이 가능한 것을 특징으로 한다.
여기서, 상기 에칭단계는, 웨이퍼에 산화막을 형성하는 산화막 형성단계; 상기 산화막 형성단계에서 형성된 산화막에 포토레지스트를 도포하는 포토레지스트 도포단계; 상기 포토레지스트 도포단계에서 도포된 포토레지스트에 패턴을 형성하고, 형성된 패턴에 따라 상기 산화막을 에칭하는 산화막 에칭단계; 및 상기 산화막 에칭단계에서 상기 산화막이 에칭된 부분의 웨이퍼를 에칭하는 웨이퍼 에칭단계; 를 포함하는 것을 특징으로 한다.
또한, 상기 프로브군 본딩홀더 생성단계에서 생성되는 상기 프로브군 본딩홀더는 웨이퍼에 상기 복수의 프로브군이 삽입될 부분에 대한 에칭과정 및 웨이퍼에 포토레지스트가 도포되어 패턴이 형성되는 과정이 적어도 한번 이상 반복되어 생성되는 것을 특징으로 한다.
이때, 상기 프로브군 본딩홀더 생성단계는, 웨이퍼의 일 측 및 타 측에 산화막을 형성하는 산화막 형성단계; 상기 산화막 형성단계에서 일 측에 형성된 산화막에 포토레지스트를 도포하는 포토레지스트 도포단계; 상기 포토레지스트 도포단계에서 상기 일 측에 상기 복수의 프로브군 중 어느 하나의 프로브군이 삽입될 수 있도록 상기 웨이퍼를 에칭하는 웨이퍼 에칭단계; 및 상기 웨이퍼 에칭단계에서 에칭되지 않은 나머지 부분의 웨이퍼에서 상기 포토레지스트를 제거하는 포토레지스트 제거단계; 를 포함하고, 상기 포토레지스트 도포단계, 웨이퍼 에칭단계 및 포토레지스트 제거단계가 적어도 두 번 이상 반복되는 것을 특징으로 한다.
한편, 이러한 목적을 달성하기 위하여 본 고안의 일 태양으로 프로브 제조 방법은 웨이퍼에서 상기 복수의 프로브군의 빔(Beam)부가 형성될 부분을 에칭(Etching)하는 에칭단계; 상기 에칭단계에서 에칭된 부분을 도금하여 상기 복수의 프로브군의 빔부를 형성하는 빔부 형성단계; 상기 빔부가 형성된 웨이퍼에 포토레지스트를 도포하여 패턴을 형성하는 포토레지스트 패턴형성단계; 및 상기 포토레지스트 패턴형성단계에서 포토레지스트의 패턴이 형성된 부분을 도금하여 상기 복수의 프로브군의 지지부를 형성하는 지지부 형성단계; 를 포함하는 것을 특징으로 한다.
이때, 상기 프로브군 생성단계는 상기 에칭단계에서의 에칭의 깊이와 포토레지스트의 두께에 따라 상기 복수의 프로브군 중 어느 하나의 프로브군에서 상기 지지부의 길이가 조절이 가능한 것을 특징으로 한다.
또 한편, 이러한 목적을 달성하기 위하여 본 고안의 일 태양으로 프로브 유닛은 미세 피치(Pitch)가 가능하도록 일 측의 단면이 나머지 부분보다 작게 형성되는 복수의 제1프로브; 미세 피치(Pitch)가 가능하도록 일 측의 단면이 나머지 부분보다 작게 형성되고, 상기 복수의 제1프로브의 상부에 배열되는 복수의 제2프로브; 및 상기 복수의 제1프로브 및 복수의 제2프로브 각각의 타 측에 접합되는 회로기판; 을 포함하고, 상기 복수의 제2프로브는 상기 복수의 제1프로브의 상부에서 상기 복수의 제1프로브와 서로 엇갈리게 배열되는 것을 특징으로 한다.
그리고 미세 피치(Pitch)가 가능하도록 일 측의 단면이 나머지 부분보다 작게 형성되고, 상기 복수의 제2프로브의 상부에 배열되는 복수의 제3프로브; 를 더 포함하고, 상기 회로기판은 상기 복수의 제1프로브, 복수의 제2프로브 및 복수의 제3프로브 각각의 타 측에 접합되며, 상기 복수의 제3프로브는 상기 복수의 제2프로브의 상부에서 상기 복수의 제1프로브 및 복수의 제2프로브와 서로 엇갈리게 배열되는 것을 특징으로 한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 프로브 유닛의 각 프로브군을 균일하고 미세하게 배열하는 것이 가능하고, 각 프로브군들을 복층 구조로 배열함으로써, 각 프로브들 간의 피치를 미세하게 조절할 수 있다는 효과가 있다.
또한, 다양한 형태의 프로브들을 하나의 웨이퍼를 이용하여 회로기판과 접합시켜 생산함에 따라서 복층구조의 프로브를 포함한 다수의 프로브의 생산성이 향상됨과 동시에 제조단가를 줄일 수 있다는 효과가 있다.
또한, 니켈 또는 니켈합금과 같은 내구성이 좋은 도전성 물질을 도금하기 때문에 프로브의 내구성을 증진시켜 장기간동안 사용하여도 프로브의 성능이 일정하게 유지될 수 있다는 효과가 있다.
도1은 본 발명의 제1프로브군 내지 제3프로브군을 도시한 도면이다.
도2는 프로브군을 제조하는 공정을 도시한 도면이다.
도3은 프로브군 본딩홀더를 제조하는 공정을 도시한 도면이다.
도4는 회로기판을 조립하는 공정을 도시한 도면이다.
도5는 제1프로브군 내지 제3프로브군을 회로기판에 접합하는 공정을 도시한 도면이다.
본 발명의 바람직한 실시예에 대하여 첨부된 도면을 참조하여 더 구체적으로 설명하되, 이미 주지되어진 기술적 부분에 대해서는 설명의 간결함을 위해 생략하거나 압축하기로 한다.
<구성에 대한 설명>
본 발명에 따르는 프로브 유닛(100)은 웨이퍼(201)를 에칭하여 제1프로브군(110a) 내지 제3프로브군(110c)의 각 팁 사이의 간격인 피치를 미세하게 형성하는 것이 가능하다. 이러한 프로브 유닛(100)에 대하여 도1에 도시된 도면을 참조하여 설명한다.
본 발명의 프로브 유닛(100)은 제1 내지 제3프로브군(110a, 110b, 110c) 및 회로기판(130) 등을 포함하여 이루어진다.
제1프로브군(110a) 중 어느 하나는 패널 소자의 제1단자와 전기적인 연결이 이루어지며, 제1프로브 팁(112a), 제1프로브 빔부(Beam Part, 114a) 및 제1프로브 지지부(116a)를 포함하여 구성된다.
제1프로브 팁(112a)은 패널 소자의 제1단자와 전기적인 연결이 이루어질 수 있는 구성이면, 어떤 형태로든 이루어질 수 있으며, 마모를 줄이고 패널 소자의 각 제1단자들 간의 폭이 미세하여도 접촉이 좀 더 쉽게 일어날 수 있도록 하기 위하여 측단면의 크기를 다른 부분의 단면보다 작게 형성하는 것이 바람직하다
그리고 제1프로브 팁(112a)의 재질은 전류가 흐를 수 있는 전도성 물질(204)이면 어떠한 재질로도 이루어질 수 있으나, 니켈(Ni), 니켈코발트(NiCo), 니켈코발트텅스텐(NiCoW), 텅스텐(W), 백금(Pt) 및 로듐(Rh) 중 적어도 어느 하나 이상의 물질로 이루어지는 것이 제1프로브 팁(112a)의 마모를 줄이기 위해 바람직하다.
그리고 상기와 같이 전도성 물질(204)을 전기도금 하기 위해서는 제1프로브 팁(112a)의 밑면에 전도성 박막의 형성이 필요하며, 이때, 전도성 박막은 타이타늄(Ti) 및 구리(Cu)로 이루어지는 것이 바람직하다. 본 발명의 일실시예에서는 이러한 전도성 박막은 제1프로브 팁(112a)에 먼저 타이타늄이 박막이 된 다음, 구리가 박막이 되도록 하였다.
제1프로브 빔부(114a)는 제1프로브 팁(112a) 및 제1프로브 지지부(116a)가 각각 일 측 및 타 측으로 이어지고, 제1프로브 팁(112a)이 패널 소자의 제1단자와 접촉될 때, 발생하는 충격을 효율적으로 분산하기 위하여 마련된다.
제1프로브 지지부(116a)는 제1프로브 빔부(114a)의 타 측에 위치하고, 회로기판(130)과 접합되는데, 본 발명의 일실시예에서 제1프로브 지지부(116a)는 도1에 도시된 바와 같이, 제1프로브 빔부(114a)와 수직한 형상이 되도록 형성된다.
제2프로브군(110b) 중 어느 하나는 패널 소자의 제2단자와 전기적인 연결이 이루어지며, 제2프로브 팁(112b), 제2프로브 빔부(114b) 및 제2프로브 지지부(116b)를 포함하여 구성되고, 제3프로브군(110c) 중 어느 하나는 패널 소자의 제3단자와 전기적인 연결이 이루어지며, 제3프로브 팁(112c), 제3프로브 빔부(114c) 및 제3프로브 지지부(116c)를 포함하여 구성된다.
제2 및 제3프로브군(110b, 110c)을 이루는 제2 및 제3프로브 팁(112b, 112c), 제2 및 제3프로브 빔부(114b, 114c) 및 제2 및 제3프로브 지지부(116b, 116c)의 형상 및 재질은 제1프로브군(110a)에서와 동일하여 그에 대한 설명은 생략한다.
이때, 도1에 도시된 바와 같이, 제2프로브군(110b)의 제2프로브 지지부(116b)는 제1프로브 지지부(116a)보다 길게 형성되고, 제3프로브군(110c)의 제3프로브 지지부(116c)는 제2프로브 지지부(116b)보다 길게 형성되도록 하는데, 이는 각 프로브군(110a, 110b, 110c) 사이의 간격이 패널 소자의 단자와의 미세한 간격이 이루어질 수 있도록 구성하는데, 각 프로브군(110a, 110b, 110c)의 제조 공정에 따라 다양하게 구성할 수 있다.
또한, 제1 내지 제3프로브군(110a, 110b, 110c)의 배열도 첫 번째 열에 배치되는 프로브의 경우, 각 프로브군(110a, 110b, 110c)의 팁의 위치가 엇갈리게 배치하는 것이 가능한데, 제1프로브군(110a)의 제1 내지 제3프로브 팁(112a, 112b, 112c)의 위치가 동일한 열이 아닌 엇갈린 위치에 위치시키는 것이 바람직하다.
회로기판(130)은 제1 내지 제3프로브군(110a, 110b, 110c)과 접합하여 반도체 소자나 디스플레이 장치의 패널의 불량유무를 검사하기 위해 다수의 프로브를 균형 있게 접촉할 수 있도록 지지한다. 이러한 회로기판(130)은 제1 내지 제3프로브 지지부(116a, 116b, 116c)와의 접합이 용이하도록 회로기판(130)의 일 측에 돌출된 형태의 범프(Bump, 205)를 포함하여 구성될 수 있다.
<방법에 대한 설명>
본 발명의 프로브 유닛(100) 제조 방법에 대하여 도2a 내지 도5c를 참조하여 설명하되, 본 발명의 일실시예에서는 3단의 복층 구조를 가지는 프로브 유닛(100)에 대해서 설명하도록 한다.
<프로브군 제조 공정>
먼저, 미세피치가 가능한 제1 내지 제3프로브군(110a, 110b, 110c)을 제조하기 위한 공정에 대해서 설명하되, 도2a 내지 도2i를 참조하여 각 프로브군(110a, 110b, 110c)의 제조 방법에 대해서 설명한다.
이러한 프로브군(110a, 110b, 110c)을 제조하기 위한 첫 번째 공정으로, 도2a에 도시된 바와 같이, 웨이퍼(201)의 일 측 및 타 측에 확산로 또는 전기로(Furnace)에서 산소를 주입시켜 산화막(202)을 형성하는데, 산화막(202)을 형성할 때의 온도는 섭씨 800도에서 1200도 사이의 온도에서 이루어지는 것이 바람직하고, LPCVD를 사용하여 저압기상증착법으로 산화막(202)을 형성하는 것도 가능하다.
두 번째 공정은 도2b에 도시된 바와 같이, 첫 번째 공정이 이루어진 웨이퍼(201)의 일 측에 포토레지스트(203)를 도포한 다음, 핫플레이트(Hot Plate)나 컨백션 오븐(Convection Oven)을 이용하여 베이크(Bake)시켜 포토레지스트(203)층을 형성한다. 이때, 핫플레이트나 컨백션 오븐에서의 온도는 섭씨 70도 내지 150도 사이의 온도인 것이 바람직하다.
세 번째 공정은 도2c에 도시된 바와 같이, UV 얼라이너(UV Aligner)를 사용하여 두 번째 공정에서 도포된 포토레지스트(203)를 제거하고, BOE(Buffered Oxied Echant) 용액을 이용하여 첫 번째 공정에서 형성된 산화막(202)을 제거함으로써, 복층 구조의 프로브 마스크대로 제1프로브군(110a)의 패턴을 형성한다.
네 번째 공정은 도2d에 도시된 바와 같이, 세 번째 공정에서 형성된 패턴이 형성된 부분에 ICP 에처(Inductively Coupled Plasma Etcher)나 딥 실리콘 에처(Deep Silicon Etcher)를 이용하여 웨이퍼(201)를 에칭한다.
다섯 번째 공정은 도2e에 도시된 바와 같이, 네 번째 공정에서 에칭된 웨이퍼(201)에 전도성 박막을 증착시키는데, 구리(Cu)를 먼저 증착시키고, 그 다음으로 타이타늄(Ti)을 증착시킨다.
여섯 번째 공정은 도2f에 도시된 바와 같이, 네 번째 공정에서 에칭된 웨이퍼(201)에 다섯 번째 공정에서 전도성 박막이 증착된 상태에서 전도성 재질을 가지는 물질을 이용하여 전기도금을 하는데, 본 공정에서 제조하는 것은 제1프로브군(110a)의 제1프로브 빔부(Beam Part, 114a)를 제조한다.
그리고 본 공정에서 전기도금하는 전도성 재질을 가지는 물질은 니켈(Ni), 니켈코발트(NiCo), 니켈코발트텅스텐(NiCoW), 텅스텐(W), 백금(Pt) 및 로듐(Rh) 중 하나를 이용하여 전기도금을 실시하고, 본 공정에서 제조되는 제1프로브 빔부(114a)의 길이는 500um 내지 5000um 사이인 것이 바람직하다.
일곱 번째 공정은 도2g에 도시된 바와 같이, 여섯 번째 공정까지 남아있던 패턴이 형성된 포토레지스트(203)를 마저 제거하고, 두 번째 공정 및 세 번째 공정에서와 같이, 다시 포토레지스트(203)를 도포한 이후, 제1프로브 지지부(116a)를 형성하기 위한 패턴을 형성한다.
여덟 번째 공정은 도2h에 도시된 바와 같이, 일곱 번째 공정에서 패턴이 형성된 부분에 여섯 번째 공정에서 전기도금을 하였던 니켈(Ni), 니켈코발트(NiCo), 니켈코발트텅스텐(NiCoW), 텅스텐(W), 백금(Pt) 및 로듐(Rh) 등의 전도성 재질을 가지는 재질 중 어느 하나를 이용하여 전기도금을 함으로써, 프로브 지지부(116a, 116b, 116c)를 형성한다.
이때, 제1 내지 제3프로브군(110a, 110b, 110c)의 제조에 대하여 차이는 본 공정을 통해 발생하는데, 포토레지스트(203)가 도포된 복수층의 층수에 따라서 프로브 지지부(116a, 116b, 116c)의 길이를 조절하는 것이 가능한데, 제1프로브 지지부(116a)는 복수층의 층수가 적고, 제3프로브 지지부(116c)는 복수층의 층수를 많게 함으로써, 제1프로브 지지부(116a), 제2프로브 지지부(116b) 및 제3프로브 지지부(116c)의 길이를 각각 점차 길게 제조하는 것이 가능하다.
즉, 네 번째 공정에서 웨이퍼(201)가 에칭되는 깊이에 따라, 또는 일곱 번째 공정에서 도포되는 포토레지스트(203)의 두께에 따라 각 프로브 지지부(116a, 116b, 116c)의 길이가 조절하는 것이 가능하다.
아홉 번째 공정은 도2i에 도시된 바와 같이, 여덟 번째 공정을 통해 프로브군(110a, 110b, 110c)이 제조된 상태에서, BOE 용액으로 각 프로브의 표면에 남아 있는 산화막(202)을 제거하고, 웨이퍼(201)와 전기도금된 프로브 사이의 전도성 박막과 일부 웨이퍼(201)를 제거함으로써, 프로브를 분리한다. 이때, 웨이퍼(201)의 제거를 위해 사용되는 용액은 수산화칼륨이나 CH3COOH:H2O2:H2O 및 Cu 에천트(Etchant)가 이용되는 것이 가능하다.
이렇게 첫 번째 공정에서부터 아홉 번째 공정을 한번 거치면서 제1프로브군(110a)이 제조되고, 이를 반복하여, 제1 내지 제3프로브군(110a, 110b, 110c)을 각각 제조한다. 물론, 상기에서 설명한 바와 같이, 제1프로브군(110a), 제2프로브군(110b) 및 제3프로브군(110c)에 대한 차등은 여덟 번째 공정에서 제1 내지 제3프로브 지지부(116a, 116b, 116c)의 길이를 조정함으로써 가능하다.
<프로브군 본딩홀더 제조 공정>
다음으로 프로브군 본딩홀더(Bonding Holder, 120)를 제조하는 공정에 대해서 도3a 내지 도3i에 도시된 도면을 참조하여 설명한다. 프로브군 본딩홀더(120)는 후술할 회로기판(130)에 제1 내지 제3프로브군(110a, 110b, 110c)을 접합시키기 위한 홀더로써 역할을 한다.
프로브군 본딩홀더(120)를 제조하기 위한 첫 번째 공정은 도3a에 도시된 바와 같이, 프로브의 제조를 위한 첫 번째 공정과 마찬가지로, 웨이퍼(201)의 일 측 및 타 측에 확산로 또는 전기로(Furnace)에서 산소를 주입시켜 산화막(202)을 형성하는데, 산화막(202)을 형성할 때의 온도는 섭씨 800도에서 1200도 사이의 온도에서 이루어지는 것이 바람직하고, LPCVD를 사용하여 저압기상증착법으로 산화막(202)을 형성하는 것도 가능하다.
두 번째 공정은 도3b에 도시된 바와 같이, 첫 번째 공정이 이루어진 웨이퍼(201)의 타 측에 포토레지스트(203)를 도포한 다음, 핫플레이트(Hot Plate)나 컨백션 오븐(Convection Oven)을 이용하여 베이크(Bake)시켜 포토레지스트(203)층을 형성한다. 이때, 핫플레이트나 컨백션 오븐에서의 온도는 섭씨 70도 내지 150도 사이의 온도인 것이 바람직하다.
세 번째 공정은 도3c에 도시된 바와 같이, 패턴을 형성하여 UV 얼라이너 이용하여 웨이퍼(201) 타 측에 도포된 포토레지스를 제거하고, BOE 용액을 이용하여 산화막(202)을 제거한 다음, 수산화칼륨이나 ICP 에처를 이용하여 웨이퍼(201)를 에칭함으로써, 얼라인키(Align Key)를 생성한다.
네 번째 공정은 도3d에 도시된 바와 같이, 마스크를 이용하여 패턴을 형성하는데, 본 발명의 일실시예에서는 제1 내지 제3프로브군(110a, 110b, 110c)이 형성되어야 하기 때문에 3개의 패턴이 조합된 마스크를 이용하여 패턴을 형성한다. 그리고 BOE 용액을 이용하여 산화막(202)을 에칭하는데, 두 번째 공정에서와 같은 방법으로 웨이퍼(201)의 일 측에 포토레지스트(203)를 도포한 이후에 산화막(202)을 에칭한다.
또한, 웨이퍼(201)의 타 측에 도포된 포토레지스트(203)를 제거한다.
다섯 번째 공정은 도3e에 도시된 바와 같이, 네 번째 공정에서 웨이퍼(201)의 일 측에 남아 있는 포토레지스트(203)를 제거하고, 딥 실리콘 에처나 ICP 에처를 이용하여 웨이퍼(201)를 에칭하여 제1프로브군(110a)이 삽입될 수 있는 영역을 형성한다.
여섯 번째 공정은 도3f에 도시된 바와 같이, 다섯 번째 공정에서 제1프로브군(110a)이 삽입될 수 있는 영역이 형성된 웨이퍼(201)의 일 측에 포토레지스트(203)를 도포한 다음, 패턴을 형성하여 BOE 용액으로 산화막(202)을 제거하고, 딥 실리콘 에처나 ICP 에처를 이용하여 웨이퍼(201)를 에칭하여 제2프로브군(110b)이 삽입될 수 있는 영역을 형성한다.
일곱 번째 공정은 도3g에 도시된 바와 같이, 여섯 번째 공정에서 남아 있는 포토레지스트(203)에 다시 패턴을 형성하고, BOE 용액으로 산화막(202)을 제거하고 남은 포토레지스트(203)를 모두 제거한다.
여덟 번째 공정은 도3h에 도시된 바와 같이, 다시 포토레지스트(203)를 도포한 다음, 패턴을 형성하고, 딥 실리콘 에처나 ICP 에처를 이용하여 웨이퍼(201)를 에칭함으로써, 제3프로브군(110c)이 삽입될 수 있는 영역을 형성한다.
아홉 번째 공정은 웨이퍼(201)의 타 측에 포토레지스트(203)를 도포하고 패턴을 형성한다. 그리고 BOE 용액을 이용하여 산화막(202)을 제거한 다음, 딥 실리콘 에처나 ICP 에처를 이용하여 웨이퍼(201)를 에칭함으로써, 도3i에 도시된 바와 같이, 제1프로브군(110a)이 삽입될 영역, 제2프로브군(110b)이 삽입될 영역 및 제3프로브군(110c)이 삽입될 영역의 면과 관통할 수 있도록 한다. 그런 이후, 남아 있는 포토레지스트(203)를 제거함으로써, 프로브군 본딩홀더(120)의 제조가 완료된다.
<회로기판 조립 공정>
그 다음으로는 회로기판(130)을 조립하는 공정에 대해서 도4a 내지 도4c에 도시된 도면을 참조하여 설명한다.
회로기판(130)을 조립하는 첫 번째 공정은 도4a에 도시된 바와 같이, 세라믹 회로판이나 PCB 회로판에 포토레지스트(203)를 도포하고 패턴을 형성한다.
두 번째 공정은 도4b에 도시된 바와 같이, 첫 번째 공정에서 패턴이 형성된 부분에 니켈(Ni), 니켈코발트(NiCo), 니켈코발트텅스텐(NiCoW), 텅스텐(W), 백금(Pt) 및 로듐(Rh) 등의 전도성 재질을 가지는 재질 중 어느 하나를 이용하여 전기도금을 함으로써, 범프(Bump, 205)를 만든다. 이때, 범프(205)의 높이는 50um 내지 800um으로 하는 것이 바람직하다.
세 번째 공정은 도4c에 도시된 바와 같이, 두 번째 공정에서 남아 있는 포토레지스트(203)를 제거하고, 디스펜서(Dispenser)를 이용하여 솔더 페이스트(Solder Paste)나 전도성 에폭시(Epoxy)를 분사하거나 스크린 프린터(Screen Printer)를 이용하여 프린팅함으로써, <프로브군 제조 공정>에서 제조된 프로브군(110a, 110b, 110c)과 접합하기 위한 회로기판(130)의 준비가 완료된다.
<프로브군 및 회로기판의 접합 공정>
이렇게 상기에서 설명한 바와 같이, 제1 내지 제3프로브군(110a, 110b, 110c), 프로브군 본딩홀더(120) 및 회로기판(130)에 대한 제조가 완료되면, 제1 내지 제3프로브군(110a, 110b, 110c)을 회로기판(130)에 접합하여야 하는데, 이를 도5a 내지 도5c에 도시된 도면을 참조하여 접합과정에 대해서 설명한다.
첫 번째 과정은 도5a에 도시된 바와 같이, 프로브군 본딩홀더(120)에 제1 내지 제3프로브군(110a, 110b, 110c)을 각각 삽입하는데, 이때, 각각의 프로브들을 고정할 때, 진공으로 고정함으로써, 제1 내지 제3프로브군(110a, 110b, 110c)이 프로브군 본딩홀더(120)에 삽입되고, 추후에 회로기판(130)과의 접합시에도 정렬이 흐트러지지 않도록 한다.
두 번째 과정은 도5b에 도시된 바와 같이, 도4a 내지 도4c의 과정을 거쳐 준비된 회로기판(130)을 첫 번째 과정에서 프로브군 본딩홀더(120)에 삽입된 제1 내지 제3프로브군(110a, 110b, 110c)을 각각 패턴을 정렬하여 접합한다.
세 번째 과정은 도5c에 도시된 바와 같이, 두 번째 과정을 통해 제1 내지 제3프로브군(110a, 110b, 110c)이 회로기판(130)에 접합되면, 프로브군 본딩홀더(120)를 분리시키는데, 이로써, 제1 내지 제3프로브군(110a, 110b, 110c)을 회로기판(130)에 접합하는 과정이 완료되고, 또한, 본 발명의 프로브유닛의 제조도 완료된다.
위에서 설명한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.
100: 프로브 유닛
110a, 110b, 110c: 제1프로브군, 제2프로브군, 제3프로브군
112a, 112b, 112c: 제1프로브 팁, 제2프로브 팁, 제3프로브 팁
114a, 114b, 114c: 제1프로브 빔부, 제2프로브 빔부, 제3프로브 빔부
116a, 116b, 116c: 제1프로브 지지부, 제2프로브 지지부, 제3프로브 지지부
120: 프로브군 본딩홀더 130: 회로기판
201: 웨이퍼 202: 산화막
203: 포토레지스트 204: 전도성 물질
205: 범프

Claims (10)

  1. 웨이퍼에서 에칭 및 도금과정을 이용하여 미세 피치(Pitch)를 가능한 복수의 프로브군을 생성하는 프로브군 생성단계;
    웨이퍼에서 상기 복수의 프로브군이 회로기판과 접합을 위한 삽입될 수 있는 프로브군 본딩홀더를 생성하는 프로브군 본딩홀더(Bonding Holder) 생성단계;
    상기 프로브군 생성단계에서 생성된 복수의 프로브군을 상기 프로브군 본딩홀더에 삽입하는 프로브군 본딩홀더 삽입단계;
    상기 프로브군 본딩홀더에 삽입된 상기 복수의 프로브군을 상기 회로기판과 접합하는 프로브군 접합단계; 및
    상기 복수의 프로브군에서 상기 프로브군 본딩홀더를 분리하는 프로브군 본딩홀더 분리단계; 를 포함하고,
    상기 프로브군 본딩홀더 삽입단계에서 상기 복수의 프로브군에 형성된 상기 미세피치가 상기 프로브군에 따라 각각 단차지도록 상기 프로브군 본딩홀더에 삽입되는 것을 특징으로 하는
    프로브 유닛 제조 방법.
  2. 제1항에 있어서,
    상기 프로브군 생성단계는,
    웨이퍼에서 상기 복수의 프로브군의 빔(Beam)부가 형성될 부분을 에칭(Etching)하는 에칭단계;
    상기 에칭단계에서 에칭된 부분을 도금하여 상기 복수의 프로브군의 빔부를 형성하는 빔부 형성단계;
    상기 빔부가 형성된 웨이퍼에 포토레지스트를 도포하여 패턴을 형성하는 포토레지스트 패턴형성단계; 및
    상기 포토레지스트 패턴형성단계에서 포토레지스트의 패턴이 형성된 부분을 도금하여 상기 복수의 프로브군의 지지부를 형성하는 지지부 형성단계; 를 포함하는 것을 특징으로 하는
    프로브 유닛 제조 방법.
  3. 제2항에 있어서,
    상기 프로브군 생성단계는 상기 에칭단계에서의 에칭의 깊이와 포토레지스트의 두께에 따라 상기 복수의 프로브군 중 어느 하나의 프로브군에서 상기 지지부의 길이가 조절이 가능한 것을 특징으로 하는
    프로브 유닛 제조 방법.
  4. 제2항에 있어서,
    상기 에칭단계는,
    웨이퍼에 산화막을 형성하는 산화막 형성단계;
    상기 산화막 형성단계에서 형성된 산화막에 포토레지스트를 도포하는 포토레지스트 도포단계;
    상기 포토레지스트 도포단계에서 도포된 포토레지스트에 패턴을 형성하고, 형성된 패턴에 따라 상기 산화막을 에칭하는 산화막 에칭단계; 및
    상기 산화막 에칭단계에서 상기 산화막이 에칭된 부분의 웨이퍼를 에칭하는 웨이퍼 에칭단계; 를 포함하는 것을 특징으로 하는
    프로브 유닛 제조 방법.
  5. 제1항에 있어서,
    상기 프로브군 본딩홀더 생성단계에서 생성되는 상기 프로브군 본딩홀더는 웨이퍼에 상기 복수의 프로브군이 삽입될 부분에 대한 에칭과정 및 웨이퍼에 포토레지스트가 도포되어 패턴이 형성되는 과정이 적어도 한번 이상 반복되어 생성되는 것을 특징으로 하는
    프로브 유닛 제조 방법.
  6. 제5항에 있어서,
    상기 프로브군 본딩홀더 생성단계는,
    웨이퍼의 일 측 및 타 측에 산화막을 형성하는 산화막 형성단계;
    상기 산화막 형성단계에서 일 측에 형성된 산화막에 포토레지스트를 도포하는 포토레지스트 도포단계;
    상기 포토레지스트 도포단계에서 상기 일 측에 상기 복수의 프로브군 중 어느 하나의 프로브군이 삽입될 수 있도록 상기 웨이퍼를 에칭하는 웨이퍼 에칭단계; 및
    상기 웨이퍼 에칭단계에서 에칭되지 않은 나머지 부분의 웨이퍼에서 상기 포토레지스트를 제거하는 포토레지스트 제거단계; 를 포함하고,
    상기 포토레지스트 도포단계, 웨이퍼 에칭단계 및 포토레지스트 제거단계가 적어도 두 번 이상 반복되는 것을 특징으로 하는
    프로브 유닛 제조 방법.
  7. 웨이퍼에서 상기 복수의 프로브군의 빔(Beam)부가 형성될 부분을 에칭(Etching)하는 에칭단계;
    상기 에칭단계에서 에칭된 부분을 도금하여 상기 복수의 프로브군의 빔부를 형성하는 빔부 형성단계;
    상기 빔부가 형성된 웨이퍼에 포토레지스트를 도포하여 패턴을 형성하는 포토레지스트 패턴형성단계; 및
    상기 포토레지스트 패턴형성단계에서 포토레지스트의 패턴이 형성된 부분을 도금하여 상기 복수의 프로브군의 지지부를 형성하는 지지부 형성단계; 를 포함하는 것을 특징으로 하는
    프로브 제조 방법.
  8. 제7항에 있어서,
    상기 프로브군 생성단계는 상기 에칭단계에서의 에칭의 깊이와 포토레지스트의 두께에 따라 상기 복수의 프로브군 중 어느 하나의 프로브군에서 상기 지지부의 길이가 조절이 가능한 것을 특징으로 하는
    프로브 제조 방법.
  9. 미세 피치(Pitch)가 가능하도록 일 측의 단면이 나머지 부분보다 작게 형성되는 복수의 제1프로브;
    미세 피치(Pitch)가 가능하도록 일 측의 단면이 나머지 부분보다 작게 형성되고, 상기 복수의 제1프로브의 상부에 배열되는 복수의 제2프로브; 및
    상기 복수의 제1프로브 및 복수의 제2프로브 각각의 타 측에 접합되는 회로기판; 을 포함하고,
    상기 복수의 제2프로브는 상기 복수의 제1프로브의 상부에서 상기 복수의 제1프로브와 서로 엇갈리게 배열되는 것을 특징으로 하는
    프로브 유닛.
  10. 제9항에 있어서,
    미세 피치(Pitch)가 가능하도록 일 측의 단면이 나머지 부분보다 작게 형성되고, 상기 복수의 제2프로브의 상부에 배열되는 복수의 제3프로브; 를 더 포함하고,
    상기 회로기판은 상기 복수의 제1프로브, 복수의 제2프로브 및 복수의 제3프로브 각각의 타 측에 접합되며,
    상기 복수의 제3프로브는 상기 복수의 제2프로브의 상부에서 상기 복수의 제1프로브 및 복수의 제2프로브와 서로 엇갈리게 배열되는 것을 특징으로 하는
    프로브 유닛.
KR1020100018116A 2010-02-26 2010-02-26 프로브 및 프로브 유닛 제조 방법 및 프로브 유닛 KR101086006B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100018116A KR101086006B1 (ko) 2010-02-26 2010-02-26 프로브 및 프로브 유닛 제조 방법 및 프로브 유닛

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100018116A KR101086006B1 (ko) 2010-02-26 2010-02-26 프로브 및 프로브 유닛 제조 방법 및 프로브 유닛

Publications (2)

Publication Number Publication Date
KR20110098473A true KR20110098473A (ko) 2011-09-01
KR101086006B1 KR101086006B1 (ko) 2011-11-23

Family

ID=44952016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100018116A KR101086006B1 (ko) 2010-02-26 2010-02-26 프로브 및 프로브 유닛 제조 방법 및 프로브 유닛

Country Status (1)

Country Link
KR (1) KR101086006B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200090564A (ko) * 2019-01-21 2020-07-29 (주)포인트엔지니어링 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법
KR20220033970A (ko) * 2019-11-12 2022-03-17 화인인스트루먼트 (주) 프로브 어레이, 그의 제조 방법 및 그를 이용한 프로브 카드의 프로브 헤드 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748023B1 (ko) * 2006-06-16 2007-08-09 주식회사 유니테스트 프로브 카드의 프로브 구조물 제조 방법
KR100799166B1 (ko) * 2007-07-02 2008-01-29 이재하 프로브 배열체의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200090564A (ko) * 2019-01-21 2020-07-29 (주)포인트엔지니어링 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법
KR20220033970A (ko) * 2019-11-12 2022-03-17 화인인스트루먼트 (주) 프로브 어레이, 그의 제조 방법 및 그를 이용한 프로브 카드의 프로브 헤드 제조 방법

Also Published As

Publication number Publication date
KR101086006B1 (ko) 2011-11-23

Similar Documents

Publication Publication Date Title
JP5357075B2 (ja) 微小電気機械システム接続ピン及び該接続ピンを形成する方法
JP2007078371A (ja) 導電性接触子および導電性接触子の製造方法
CN101128741A (zh) 探针及其制造方法
KR100787160B1 (ko) 평판표시소자 테스트를 위한 검사장치 및 그 제조방법
JP2007171139A (ja) プローブ保持構造およびバネ型プローブ
TW201804160A (zh) 具有懸臂式微機電探針之探針模組及其製造方法
JP4615057B1 (ja) プローブカード
KR101086006B1 (ko) 프로브 및 프로브 유닛 제조 방법 및 프로브 유닛
JP5169086B2 (ja) プローブコンタクトの製造方法
KR100852514B1 (ko) 반도체 검사용 수직형 프로브 및 이 프로브를 구비한프로브 카드 및 그 제조방법
WO2016031512A1 (ja) 検査端子ユニットおよびプローブカードおよび検査端子ユニットの製造方法
JP2010002184A (ja) コンタクトプローブ
KR100887708B1 (ko) 멤스 프로브 카드 및 그 제조방법
KR101149808B1 (ko) 프로브 및 프로브 카드 제조방법
KR101334458B1 (ko) 프로브 구조물과 형성 방법
JP2009216552A (ja) コンタクトプローブの製造方法
JP5700761B2 (ja) 電気的接続装置
KR100842395B1 (ko) 무전해도금법을 이용한 프로브카드용 탐침구조물 제조 방법
KR20110085461A (ko) 프로브 및 프로브장치 제조방법
JP2010276426A (ja) プローブカード
KR100743978B1 (ko) 프로브 카드용 접촉 소자 및 그 제조 방법
JP2008002804A (ja) プローブカード及びその製造方法
KR101301739B1 (ko) 프로브 카드 제조 방법
JP6548963B2 (ja) プローブの製造方法、プローブ、プローブ積層体、プローブ組立体およびプローブ組立体の製造方法
KR101301738B1 (ko) 프로브 카드 제조 방법 및 그에 의한 프로브 카드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141013

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180908

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 9