KR20110091649A - 정전 척을 테스트하기 위한 시스템 및 방법 - Google Patents

정전 척을 테스트하기 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20110091649A
KR20110091649A KR1020117008224A KR20117008224A KR20110091649A KR 20110091649 A KR20110091649 A KR 20110091649A KR 1020117008224 A KR1020117008224 A KR 1020117008224A KR 20117008224 A KR20117008224 A KR 20117008224A KR 20110091649 A KR20110091649 A KR 20110091649A
Authority
KR
South Korea
Prior art keywords
measuring
parameter
esc
impedance
electrode
Prior art date
Application number
KR1020117008224A
Other languages
English (en)
Other versions
KR101670097B1 (ko
Inventor
홍 시
사우랍 울랄
퉈촨 황
얀 팡
존 맥체스니
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20110091649A publication Critical patent/KR20110091649A/ko
Application granted granted Critical
Publication of KR101670097B1 publication Critical patent/KR101670097B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

본 발명은 정전 척(ESC)의 만족스런 성능을 예상하기 위한 신뢰할만 하고 비침습적이며, 전기적인 테스트 방법을 제공한다. 본 발명의 일 양태에 따라, ESC의 파라미터, 예를 들어 임피던스와 같은 파라미터는 파라미터 함수를 생성하기 위하여 주파수 대역에 대해 측정된다. 이러한 파라미터 함수는 주파수 대역 내 파라미터의 미리 정한 수용가능 한계를 설정하는데 사용될 수도 있다.

Description

정전 척을 테스트하기 위한 시스템 및 방법{SYSTEM AND METHOD FOR TESTING AN ELECTROSTATIC CHUCK}
정전 척 (ESC) 은 정밀 반도체 웨이퍼 제조 공정에 필수적이다. 종래의 척은 2 개의 주된 카테고리로 나뉘어질 수도 있으며, 각 카테고리는 개별적인 강점과 약점을 갖고 있다.
폴리이미드 ESC (PESC) 에서의 유전체는 강한 절연체이고, 그 결과 대부분의 인가된 전압 강하는 유전체에 걸쳐 존재하며 쿨롱 척킹력을 생성한다. 불행히도, PESC 작업 면은 스크래치에 매우 민감하다. 게다가, PESC는 파티클 임베딩 (particle embedding) 에 민감하고, 이는 웨이퍼의 이면과 PESC 상의 구리 전극 사이에 아크 발생을 야기할 수 있다. 더욱이, 고온에서의 작동은 폴리이미드 층을 통해 습기의 수포를 야기할 수 있기 때문에 PESC는 고온에서 사용될 수 없다.
부분적으로 전도성인 세라믹 ESC (CESC) 는 적절한 척킹력을 얻기 위해 일정한 전류를 요하고, 이로 인하여 CESC 누설 전류는 더 커져서 PESC 보다 더 큰 전원을 요한다. 존슨-라벡 효과 (Johnson-Rahbek Effect) 로 알려진 이러한 전류-의존성 척킹력은 PESC 에서의 쿨롱 힘에 비해 작다.
현재로서는 단지 단극성 디바이스로서만 가용한 양극처리된 산화알루미늄 (Al2O3) 을 갖는 CESC 는, 습기에 극히 민감하다. 게다가, 양극처리된 알루미늄은 일부 쌍극성 ESC에서 ESC 절연층으로 사용되어 왔다. 그러나, 아크 발생 및 양극처리 결함은 종종 이러한 종류의 ESC의 이른 고장을 야기한다.
도핑된 알루미나는 또한 식각 어플리케이션을 위한 일부 CESC 에 사용되어 왔다. 도핑된 세라믹은 그 비저항(resistivity)을 존슨-라벡 ESC 비저항 범위로 제어하는 것을 돕는다. 그러나 유리상 (glass phase) 상의 입계 부식 (grain boundary attack)은 ESC의 표면 조도 (roughness) 를 변화시킬 수 있고 따라서 그 비저항을 증가시킬 수 있다. 게다가, 조도의 (roughened) 세라믹 표면은 높은 헬륨 누설을 야기할 것이다. 세라믹 입계 상의 웨이퍼리스 (wafer-less) 자동-세정 사이클 동안 세라믹 표면 상의 부식은 종종 세라믹의 임피던스가 존슨-라덱 타입의 임피던스에서 쿨롱 타입 임피던스로 이동하도록 야기한다.
고 순도 세라믹, 예를 들어 알루미나는 ESC의 표면 상의 유전체 퍽 층 (dielectric puck layer) 으로 널리 사용되어 왔다. 이는 단극 또는 쌍극 ESC 로 사용되어 왔다. 게다가, 이는 높은 비저항에 기인하여 쿨롱 ESC 로 사용된다. 고 순도, 예를 들어 99.7% 순도 이상인 알루미나는 고체 소결 세라믹을 사용하거나 또는 용사 (thermal spray) 코팅을 사용하여 ESC 유전체 퍽 층으로서 적용될 수도 있다.
소결 질화 알루미늄 (AlN) 유전체를 이용하는, 최근 도입된 CESC는 나쁜 열 전달 특성을 갖고 있다. 세라믹 재료의 비저항은 온도-의존적이고 PESC 보다 피스에서 피스로 더 가변적이다. AlN 은 알루미나에 비해 우수한 열 전도성을 갖고 있다. 따라서, 이는 200℃ 이상에서 동작하는 고온 ESC 로서 광범위하게 적용되어 왔다. 대부분의 경우, AlN 표면은 웨이퍼 표면과의 ESC 접촉 면적을 제어하기 위해 메사 표면 패턴을 갖는다. AlN의 주된 문제는 SF6, NF3 및 다른 F-계의 (F-based) 가스들이 식각 챔버에서 사용되는 경우 AlN이 AlF3 입자를 발생시킬 수 있다는 점이다. AlF3는 식각 챔버 기술에 있어 하나의 주된 입자 소스이다. AlN 비저항은 존슨-라벡 ESC 로서의 동작 온도에 의존하므로, 작업가능한 비저항을 유지하기 위한 적당한 타입의 AlN의 선택 및 고밀도 플라즈마 하에서 고 플라즈마-저항을 유지하는 것은 매우 중요하다.
최종 사용자 요구조건 및 설치된 장비에 따라, PESC 또는 CESC 각각은 만족스럽게 유지하고(척킹) 해제한다(디척킹). 일반적으로 말하자면, 어떤 타입의 ESC가 사용될지는 상관없고, ESC의 커패시턴스와 비저항은 ESC 기능을 위한 2가지 중요 파라미터이다.
도 1은 종래의 쌍극 정전 척(ESC) (100) 의 평면도를 예시한다. ESC (100) 는 윗면 (102) 및 마운팅 레지(ledge) (104) 를 갖는다. ESC (100) 는 제 1 전극 (106) 및 제 2 전극 (108) 을 포함한다. 제 1 전극 (106) 은 내부 전극부 (110) 및 외부 전극부 (112) 를 포함한다.
도 2는 라인 x-x에 따른 ESC (100)의 단면도를 예시한다. 도 2에 예시되었듯이, ESC (100) 는 후면, 또는 베이스 (114) 를 포함한다.
마운팅 레지 (104) 상의 마운팅 홀(hole) (미도시) 은 시스템 상에 ESC (100) 를 마운팅하는 것을 가능하게 한다.
동작중, 제 1 차동 전압이 제 1 전극 (106) 및 제 2 전극 (108) 을 통해 인가된다. 차동 전압은 전기장을 생성하는데, 이는 프로세싱을 위해 웨이퍼를 끌어당겨 유지하는데 사용된다. 프로세싱이 종료될 때, 웨이퍼를 해제(release)하기 위해 제 2 차동 전압 (디척킹 전압) 이 제 1 전극 (106) 및 제 2 전극 (108) 을 통해 인가된다.
상기에서 간단히 기술하였지만, 종래의 ESC 상의 전압 제어는, 단일 극이든 다중 극이든 간에, 중요하다. 이에 비추어, 그러한 전압 제어에 영향을 줄 수도 있는 많은 ESC의 파라미터들은 그래서 또한 중요하다. 비제한적인 파라미터들은 저항, 커패시턴스, 임피던스 및 주파수 위상 쉬프트를 포함한다. 게다가, 척의 파라미터를 전체적으로 분석하는데 반해 이 파라미터들은 ESC의 각 독립적인 부분에 대해 더 분석될 수도 있다. 그 비제한적인 예들은 하나의 전극으로부터 다른 전극까지 (극-극) 측정되는 특정 파라미터, 윗 면 상의 하나의 전극으로부터 베이스까지 (극-베이스) 측정되는 특정 파라미터를 포함한다.
도 3은 ESC (100) 의 파라미터를 측정하는 종래의 기술을 예시한다. 여기서, ESC (100) 는 베이스 (114), 제 1 전극 (106) 및 제 2 전극 (108) 의 특성을 각각 측정할 수 있는 측정 단자 (312, 308, 310) 를 포함한다. 종래의 측정 디바이스 (302) 는 제 1 단자 (304) 및 제 2 단자 (306) 를 포함한다. 이러한 예에서, 종래의 측정 디바이스 (302) 는 두 지점 간 ESC (100) 의 특성을 측정할 수도 있다. 예시한 바와 같이, 제 1 단자 (304) 는 측정 단자 (312) 또는 측정 단자 (308) 에 연결될 수도 있는 반면, 제 2 단자 (306) 는 측정 단자 (312) 또는 측정 단자 (310) 에 연결될 수도 있다.
이런 식으로, 제 1 단자 (304) 가 측정 단자 (308) 에 연결될 때와 제 2 단자 (306) 가 측정 단자 (312) 에 연결될 때, 제 1 전극 (106) 의 특성이 극-베이스 측정을 이용하여 측정될 수도 있다. 마찬가지로, 제 1 단자 (304) 가 측정 단자 (308) 에 연결될 때와 제 2 단자 (306) 가 측정 단자 (310) 에 연결될 때, 제 1 전극 (106) 및 제 2 전극 (108) 의 특성이 극-극 측정을 이용하여 측정될 수도 있다. 마찬가지로, 제 1 단자 (304) 가 측정 단자 (312) 에 연결될 때와 제 2 단자 (306) 가 측정 단자 (310) 에 연결될 때, 제 2 전극 (108) 의 특성이 극-베이스 측정을 이용하여 측정될 수도 있다.
상기에서 논의된 종래 기술에서, 종래의 측정 디바이스 (302) 가 저항을 측정할 수 있을 때, 사용자는, 극-베이스로부터 제 1 전극 (106) 의 저항, 극-베이스로부터 제 2 전극 (108) 의 저항 및 극-극으로부터 제 1 전극 (106) 과 제 2 전극 (108) 의 저항 중 임의의 하나를 측정할 수도 있다. 마찬가지로, 종래의 측정 디바이스 (302) 가 커패시턴스를 측정할 수 있을 때, 사용자는, 극-베이스로부터 제 1 전극 (106) 의 커패시턴스, 극-베이스로부터 제 2 전극 (108) 의 커패시턴스 및 극-극으로부터 제 1 전극 (106) 과 제 2 전극 (108) 의 커패시턴스 중 임의의 하나를 측정할 수도 있다. 종래의 측정 디바이스 (302) 가 인덕턴스를 측정할 수 있을 때, 사용자는, 극-베이스로부터 제 1 전극 (106) 의 인덕턴스, 극-베이스로부터 제 2 전극 (108) 의 인덕턴스 및 극-극으로부터 제 1 전극 (106) 과 제 2 전극 (108) 의 인덕턴스 중 임의의 하나를 측정할 수도 있다. 종래의 측정 디바이스 (302) 가 임피던스를 측정할 수 있을 때, 사용자는, 극-베이스로부터 제 1 전극 (106) 의 임피던스, 극-베이스로부터 제 2 전극 (108) 의 임피던스 및 극-극으로부터 제 1 전극 (106) 과 제 2 전극 (108) 의 임피던스 중 임의의 하나를 측정할 수도 있다. 종래의 측정 디바이스 (302) 가 인가된 전압의 주파수의 위상 지연을 측정할 수 있을 때, 사용자는, 극-베이스로부터 제 1 전극 (106) 의 위상 지연, 극-베이스로부터 제 2 전극 (108) 의 위상 지연 및 극-극으로부터 제 1 전극 (106) 과 제 2 전극 (108) 의 위상 지연 중 임의의 하나를 측정할 수도 있다.
도 1 및 2는 한 타입의 종래의 ESC를 매우 단순화한 방법으로 예시한다. 상기에서 논의된 종래의 쌍극 ESC의 많은 특징들은 논의를 단순화하기 위해 도시되거나 기술되지 않았다. 게다가, 종래의 많은 다른 타입들의 ESC는 논의를 단순화하기 위해 구체적으로 기술되지 않았다. 중요한 것은 종래 기술이 ESC의 구체적 특성 및 그 개별적인 부분을 측정하기 위해 존재한다는 것이다.
신뢰성있는 전기적 성능은 가장 중요하다. 따라서, ESC 제조자는 고객에게 배송하기 전에 제조된 ESC에 대해 품질 보증 검사를 수행할 수도 있다. 한 종래의 품질 보증 검사는 제조된 ESC의 특정 파라미터가 미리 정한 수용가능한 범위 내인지를 결정하는 것을 포함하며, 이의 비제한적 예는: R1Ω 이상이고 R2Ω 이하인 측정 저항; c1F 이상이고 c2F 이하인 측정 커패시턴스; Z1Ω 이상이고 Z2Ω 이하인 측정 임피던스; φ1 이상이고 φ2 이하인 측정 주파수 위상 쉬프트를 포함한다. 종래의 방법에서, 제조자는 상기에서 논의된 바와 같이 미리 정한 주파수 fm으로 전류 또는 전압을 단자에 인가한다. 모든 중요한 특성은, 예를 들어 옴미터(Ohmmeter)에 의해 측정되는 저항은, 제조자가 미리 정한 수용가능 범위 내에 있으면, ESC는 수용 가능한 것으로 결정된다.
하기 표 1의 예로서, 저항 및 커패시턴스 측정치들은 수 개의 ESC (p/n 718-094523-281-E) 에 대해 취해진다. 커패시턴스 측정치들은 3.478 내지 3.777 나노 패럿의 범위이고 저항 측정은 2.267 내지 3.829 메가 옴이다:
Figure pct00001
이러한 디바이스들은 제조자에 의해 수용가능한 것으로 받아들여 졌다는 것에 주목할 것이다. 테스트된 제 1 디바이스가 최대 허용가능 저항을 초과하는 것에 또는 제 2 디바이스가 매우 작은 저항을 갖는 것에 대해 얼마나 근접한지는 정의된바 없다.
ESC의 성능은 사용에 따라 저하될 것이다. 시각적 검사가 명확히 ESC 결함(크랙, 깊은 스크래치, 잔류 파티클)을 표시한다면 즉각적인 교체가 적절할 수도 있다. ESC가 만족스럽게 기능하지 않을 때 원인을 분리하는 것은, 공정 제어 시스템의 민감성 및 복잡성으로 인해, 난해하다. 현재 상태의 기술은 보이지 않는 결함을 검출하는 간단하고 비침습성인 수단을 제공하지 않는다. 종래의 특성 테스트는, 예를 들어 제조자의 합격 판정 시험을 다시 하는 것은, 상기에서 논의된 바와 같이, ESC가 만족스럽게 기능하지 않을지라도 개별적 ESC가 수용가능하다는 것으로 표시할 수도 있다.
필요한 것은 초기 또는 계속적 사용에 대한 ESC의 적합성을 결정하기 위한 신뢰할만하고 비침습성인 방법이다.
간단한 요약
초기의 수용 및 운용중인 사용 양자 모두에 대한 ESC의 만족스러운 성능을 예측하기 위한 신뢰성있는 비침습적인 전기적 테스트 방법을 제공하는 것이 본 발명의 목적이다.
본 발명의 양태에 따르면, 전면 및 후면을 갖고 제 1 전극 및 제 2 전극을 포함하는 ESC를 테스트하는 방법이 사용된다. 본 방법은 주파수 대역 내 ESC의 파라미터의 미리 정한 수용 한계를 설정하는 단계, 및 주파수 대역 내 ESC의 파라미터를 측정하는 단계를 포함한다.
본 발명의 다른 양태에 따르면, 단일 주파수에서의 파라미터의 공지의 상한 및 단일 주파수에서의 파라미터의 공지의 하한을 사용하여 정전 척의 파라미터의 수용이능 한계를 설정하기 위한 방법이 사용된다. 본 방법은 주파수 대역 내 파라미터의 함수를 얻기 위해 주파수 내 정전 척의 파라미터를 측정하는 단계, 주파수 대역 내 파라미터의 함수의 기울기를 생성하는 단계, 단일 주파수에서의 파라미터의 공지의 상한 및 파라미터의 함수의 기울기를 사용하여 파라미터의 수용가능한 상한을 생성하는 단계, 및 단일 주파수에서의 파라미터의 공지의 하한 및 파라미터의 함수의 기울기를 사용하여 파라미터의 수용가능한 하한을 생성하는 단계를 포함한다.
본 발명의 일 양태에 따르면, 단일 주파수에서의 파라미터에 대한 공지의 상한 및 단일 주파수에서의 파라미터에 대한 공지의 하한을 사용하여 정전 척의 파라미터의 수용이능 한계를 설정하기 위한 방법이 사용된다. 본 방법은 주파수 대역 내 파라미터의 대응하는 복수의 함수를 얻기 위해 주파수 내 정전 척의 파라미터를 복수 회 측정하는 단계, 복수의 함수들에 기초하여 파라미터의 평균 함수를 생성하는 단계, 복수의 함수들에 기초하여 파라미터의 미리 정한 수의 표준 편차를 생성하는 단계, 파라미터의 미리 정한 수의 표준 편차를 사용하여 파라미터의 수용가능한 상한 및 수용가능한 하한을 생성하는 단계를 포함한다.
본 발명의 부가적인 목적, 이점 및 신규한 속성은 다음의 상세한 설명에서 부분적으로 설명되고, 부분적으로 다음의 상세한 설명을 검토할 경우 당업자에게 명백해질 것이고, 또는 본 발명의 실시에 의해 알게 될 수도 있다. 본 발명의 목적 및 이점은 첨부된 청구항에서 구체적으로 지적된 수단 및 조합에 의해 실현되고 달성될 수도 있다.
본 명세서에 포함되고 그 부분을 이루는 첨부 도면들은, 본 발명의 예시적인 실시형태를 예시하고, 상세한 설명과 함께 본 발명의 원리를 설명하는 구실을 한다. 도면에서:
도 1은 종래의 쌍극의 ESC의 평면도를 예시한다.
도 2는 도 1의 종래의 쌍극의 ESC의 단면도이다.
도 3은 ESC의 파라미터를 측정하는 종래의 기술을 예시한다.
도 4는 본 발명의 일 양태에 따라 ESC의 파라미터를 측정하는 예시적인 기술을 예시한다.
도 5는 ESC의 주파수의 함수로서로의 예시적인 임피던스의 그래프이다.
도 6은 제조자의 주파수에서 측정된 파라미터에 대한 제조자에 의해 선택된 공차를 표시한다.
도 7은 본 발명의 일 양태에 따를 주파수 대역에 대하여 측정된 파라미터에 대한 공차를 설정하는 예시적인 방법을 표시한다.
도 8은 대응하는 복수의 ESC의 주파수의 함수로서의 복수의 측정된 임피던스를 예시한다.
도 9는 본 발명의 일 양태에 따를 주파수 대역에 대하여 측정된 파라미터에 대한 공차를 설정하는 또 하나의 예시적인 방법을 표시한다.
도 10은 본 발명의 일 양태에 따라 ESC를 테스트하는 예시적인 방법을 예시하는 흐름도이다.
도 11은 2개의 대응하는 ESC에 대한 2개의 측정 임피던스의 그래프이다.
도 12는 도 11의 그래프로서, 그 위에 겹치게 놓여진, 측정 임피던스 함수에 대해 설정된 수용이능 상한 및 하한 경계를 갖는 그래프이다.
도 13은 본 발명의 일 양태에 따라 예시적인 측정 커패시턴스 함수에 부가하여 도 5의 임피던스 함수를 포함하는 그래프이다.
도 14는 본 발명의 일 양태에 따른 예시적인 측정 임피던스 함수에 부가하여 도 5의 임피던스 함수를 갖는 그래프이다.
도 15는 본 발명의 일 양태에 따른 다른 온도들에서 측정된 예시적인 측정 임피던스 함수에 부가하여 도 5의 임피던스 함수를 포함하는 그래프이다.
도 16은 RC 회로로서의 ESC의 회로도이다.
도 17은 주파수의 로그 함수로서의 저항 및 위상 쉬프트를 표시하는 그래프이다.
이제, 본 발명의 양태들이 도 4-15를 참조하여 설명될 것이다.
도 4는 본 발명에 따라 ESC (100) 의 파라미터를 측정하는 예시적인 기술을 예시한다. 도 4의 방법이 도 3의 종래의 측정 디바이스 (302) 를 대신하여 주파수 응답 분석기 (402) 를 포함한다는 점에서, 도 4의 방법은 도 3의 방법과 다르다. 주파수 응답 분석기 (402) 는 제 1 단자 (404) 및 제 2 단자 (406) 를 포함한다. 이 예에서, 주파수 응답 분석기 (402) 는 2개의 지점에서 ESC (100) 특성을 측정할 수도 있다. 예시된 바와 같이, 제 1 단자 (404) 는 측정 단자 (312) 또는 측정 단자 (308) 에 연결될 수도 있는 반면, 제 2 단자 (406) 는 측정 단자 (312) 또는 측정 단자 (310) 에 연결될 수도 있다.
이러한 방법으로, 제 1 단자 (404) 가 측정 단자 (308) 에 연결될 때와 제 2 단자 (406) 가 측정 단자 (312) 에 연결될 때, 제 1 전극 (106) 의 특성은 극-베이스 측정을 사용하여 측정될 수도 있다. 마찬가지로, 제 1 단자 (404) 가 측정 단자 (308) 에 연결될 때와 제 2 단자 (406) 가 측정 단자 (310) 에 연결될 때, 제 1 전극 (106) 및 제 2 전극 (108) 의 특성은 극-극 측정을 사용하여 측정될 수도 있다. 마찬가지로, 제 1 단자 (404) 가 측정 단자 (312) 에 연결될 때와 제 2 단자 (406) 가 측정 단자 (310) 에 연결될 때, 제 2 전극 (108) 의 특성은 극-베이스 측정을 사용하여 측정될 수도 있다.
도 3에서 예시된 방법의 종래의 측정 디바이스 (302) 로부터 구별되는, 본 발명에 따른, 주파수 응답 분석기 (402) 는 주파수 대역에 대한 특성을 측정한다. 바꿔 말하면, 종래의 방법에서, 임의의 개별 특성 - 임피던스, 저항, 커패시턴스 등이든지, 그리고 극-극, 베이스-베이스, 표면 등으로부터 측정되든지 - 단일 주파수에서 측정되었다. 본 발명의 실시형태에 따르면, 임의의 구체적인 특성은 주파수 대역에 대해 측정될 수도 있다. 이는 도 5를 참조하여 아래에서 더 상세히 설명될 것이다.
도 5는 주파수 응답 분석기 (402) 를 사용하여 측정 단자 (310) 로부터 측정 단자 (312) 까지 측정된 ESC (100) 의 주파수의 함수로서의 예시적인 임피던스의 그래프이다. 그래프에서 예시된 바와 같이, 주파수 응답 분석기 (402) 는 최저 주파수 f0와 최대 주파수 ff를 갖는 미리 정한 대역 내 임피던스를 측정한다. 개별적인 대역은 사용자에 의해 결정될 수도 있고, ESC (100) 가 사용될 가능성이 있는 주파수를 포함할 수도 있다. 게다가, 주파수 응답 분석기 (402) 는 샘플링 구간에서 대역 (f0, ff) 내 지점 (502) 에서 임피던스를 측정한다. 지점 (502) 은 초기 주파수 f0에 대응하는 지점 (504) 에서의 초기 임피던스 Z0, 주파수 fm에 대응하는 지점 (506) 에서의 임피던스 Zm과 최종 주파수 ff에 대응하는 지점 (508) 에서의 최종 임피던스 Zf를 포함한다. 지점 (506) 은 도 3과 관련하여 상기에서 설명된 종래의 방법에 따라 제조자가 임피던스를 측정했을 수도 있는 주파수 fm에 대응한다.
지점 (502) 은 "양호하게" 동작하는 ESC의 임피던스 함수로 여겨질 수도 있는 선 (510) 을 핏팅 (fitting) 하는데 사용될 수도 있다. 실제적으로 말하자면, 모든 ESC가 동일한 임피던스 함수를 가지지는 않을 것이나, 그럼에도 불구하고 수용가능한 것으로 여겨질 수도 있다. 본 발명에 따른 ESC에 대한 수용가능한 경계값을 설정하는 많은 방법이 있다.
본 발명에 따라 ESC의 파라미터에 대한 수용가능한 경계값을 설정하는 한 방법에서, 측정가능한 파라미터가 수용가능한 범위 내에 있으면 제조자는 ESC가 수용이능하다고 여겨진다는 것을 표시할 수도 있다. 예를 들어, 도 6에 예시된 바와 같이, 제조자는 물론 주파수 fm에서만 측정된 임피던스 Zm에 대한 미리 정한 편차 ±σ를 허용할 수도 있다. 본 발명에 따라, 임피던스 Zm에 대한 이러한 제조자의 미리 정한 수용 가능 편차 ±σ는 수용가능한 임피던스 함수를 생성하는데 사용될 수도 있다. 한 예시적인 방식은 선 (510) 의 기울기와 연관하여 임피던스 Zm에 대한 제조자의 미리 정한 수용가능한 편차 ±σ를 사용하는 것을 포함한다. 도 7에서 표시된 바와 같이, 선 (702) 은 선 (510) 의 기울기를 갖는 주파수 fm에서 Zm +σ의 임피던스를 사용하여 생성된다. 마찬가지로, 선 (704) 은 선 (510) 의 기울기를 갖는 주파수 fm에서 Zm -σ의 임피던스를 사용하여 생성된다. 따라서, 선 (702) 은 측정 단자 (310) 로부터 측정 단자 (312) 까지 측정되는 ESC의 수용가능한 임피던스 함수의 상한 경계가 될 것인 반면, 선 (704) 은 측정 단자 (310) 로부터 측정 단자 (312) 까지 측정되는 ESC의 수용가능한 임피던스 함수의 하한 경계가 될 것이다.
상기에서 논의된 실시형태에서, 도 5와 관련하여, 선 (510) 의 기울기는 선형이다. 다른 작업 예에서, 기울기는 선형이 아닐 수도 있다. 따라서, 기울기를 얻는 한 방법은 측정된 파라미터의 함수의 미분을 취하는 것을 포함한다.
본 발명에 따라 ESC의 파라미터에 대한 수용가능한 경계를 설정하는 다른 방법은 수용가능한 것으로 알려진 복수의 ESC로부터 측정값을 취하는 것을 포함한다. 도 8은, 예를 들자면, 이러한 방법을 예시한다. 도면에서 선 (510) 의 일부분 (802) 은 복수의 선 (804) 에 의해 상한이 정해지고 복수의 선 (806) 에 의해 하한이 정해진다. 복수의 선 (804) 은 수용이능하지만 여전히 선 (510) 에 대응하는 ESC 보다는 다소 높은 임피던스를 갖는 복수의 ESC의 임피던스 함수에 대응하는 반면, 복수의 선 (806) 은 수용이능하지만 여전히 선 (510) 에 대응하는 ESC 보다는 다소 낮은 임피던스를 갖는 복수의 ESC의 임피던스 함수에 대응한다.
그 다음, 선 (802), 복수의 선 (804) 및 복수의 선 (806) 은 표준편차에 부가하여 평균 임피던스 함수를 통해 임피던스 함수의 수용가능한 경계를 생성하는데 사용될 수도 있다. 예를 들어, 도 9에 예시된 바와 같이, 상한 (902) 및 하한 (904) 은 선 (802) 의 미리 정한 표준편차, 복수의 선 (804) 및 복수의 선 (806) 을 사용하여 생성된다. 이 예에서, 선 (510) 은 복수의 선 (804) 및 복수의 선 (806) 의 평균 함수임을 가정한다. 따라서, 선 (902) 은 측정 단자 (310) 로부터 측정 단자 (312) 까지 측정되는 ESC의 수용가능한 임피던스 함수의 상한이 될 것인 반면, 선 (904) 은 측정 단자 (310) 로부터 측정 단자 (312) 까지 측정되는 ESC의 수용가능한 임피던스 함수의 하한이 될 것이다.
일단 ESC의 파라미터에 대한 수용가능한 경계가 설정되면, ESC는 새 것이든 사용하던 것이든 본 발명의 일 양태에 따라 테스트되어 수용가능한 상태로 남아있는지를 결정할 수도 있다. 수용가능성에 대해 ESC를 테스트하기 위한 예시적인 방법은 이제 도 10과 연관하여 설명될 것이다.
도 10은 본 발명에 따라 수용가능성에 대해 ESC를 테스트하는 예시적인 프로세스의 논리 흐름도이다. 도면에서 예시된 바와 같이, 프로세스 (1000) 가 시작되고 (S1002) 측정될 파라미터가 결정된다(S1004). 논의를 위하여, 측정될 파라미터는 사용하던 ESC의 측정 단자 (310) 로부터 사용하던 ESC의 측정 단자 (312) 까지 주파수 응답 분석기 (402) 를 사용하여 측정되는 임피던스인 것으로 가정한다.
일단 측정될 파라미터가 결정되면, 주파수 응답 분석기 (402) 는 미리 정한 주파수 대역을 스캔하고 (S1006) 대응하는 임피던스를 측정한다. 도 11은 이 예에서 수용가능한 것으로 알려진 ESC (100) 의 임피던스 함수에 비교하여 사용중인 ESC로부터 측정된 임피던스 함수의 그래프를 표시한다. 도면에서 예시된 바와 같이, 사용된 (ESC) 의 측정된 임피던스 함수 (1102) 는 ESC (100) 의 측정된 임피던스 함수인 선 (510) 과 구별된다. 상기에 논의된 도 5와 유사하게, 주파수 응답 분석기 (402) 는 초기 주파수 f0 및 최종 주파수 ff를 갖는 미리 정한 대역 내 임피던스를 측정한다. 측정된 임피던스 함수 (1102) 와 측정된 임피던스 함수 (510) 간의 차이는 이제 도 12와 연관하여 설명될 것이다.
상기에 논의된 도 7과 유사하게, 도 12는 측정된 임피던스 함수에 대하여 설정된 수용가능한 상한 및 하한을 포함한다. 구체적으로, 선 (702) 은 측정 단자 (310) 로부터 측정 단자 (312) 까지 측정된 ESC의 수용가능한 임피던스 함수의 상한인 반면, 선 (704) 은 측정 단자 (310) 로부터 측정 단자 (312) 까지 측정된 ESC의 수용가능한 임피던스 함수의 하한이다.
본 예에서, 측정된 임피던스 함수 (1102) 는 제 1 부분 (1202), 제 2 부분 (1204) 및 제 3 부분 (1206) 을 포함한다. 제 1 부분 (1202) 및 제 3 부분 (1206) 모두 선들 (702, 704) 내에 배치되고 따라서 수용가능한 것으로 여겨질 수도 있다. 하지만, 부분 (1204) 은 선 (704) 아래에 배치되고 따라서 수용이능하지 않은 것으로 여겨질 것이다. 게다가 부분 (1204) 의 기울기는 선 (510) 의 기울기와 극적으로 다르고 따라서 수용이능하지 않은 것으로 여겨질 것이다.
주파수 fα에서 측정되는 임피던스 Zα로부터 주파수 fθ에서 측정되는 임피던스 Zθ까지 걸친, 부분 (1202) 의 부분 (1208) 은 선 (702, 704) 과 놓이지만, 선 (510) 과는 극적으로 다른 기울기를 갖는다. 마찬가지로, 주파수 fφ에서 측정되는 임피던스 Zφ로부터 주파수 fψ에서 측정되는 임피던스 Zψ까지 걸친, 부분 (1206) 의 부분 (1210) 은 선 (510) 과는 극적으로 다른 기울기를 갖는다. 따라서, 비록 부분 (1208, 1210) 내의 측정된 임피던스가 수용이능할 수도 있다 하더라도, 대응하는 주파수 대역 내 임피던스의 변화율은 적합성에 대한 염려를 키울 수도 있다.
다시 도 10으로 돌아가서, 일단 본 예에서 측정 단자 (310) 로부터 측정 단자 (312) 까지 측정되는 ESC의 임피던스 함수인 파라미터가 측정되면, ESC가 수용가능한지가 결정된다(S1008). 종래의 기술에 따르면 도 12의 ESC가 제조자의 테스트 주파수 fm에서 측정되면 선 (1102) 상의 지점 (1212) 에서 대응하는 측정 임피던스 Zt는 ESC가 수용이능하다는 것을 표시한다는 점에 유의하여야 한다. 그러나, 본 발명에 따르면, 부분 (1204, 1208, 1210) 에서의 선 (1102) 의 기울기가 선 (510) 을 갖는 수용가능한 ESC (100) 의 기울기와는 실질적으로 다른 것에 비추어 ESC가 수용이능하지 않은 것으로 결론낼 수도 있다. 게다가, ESC가 선 (704) 아래에 있는 부분 (1204) 에 비추어 수용이능하지 않은 것으로 결론낼 수도 있다.
주파수 대역에서 측정된 파라미터의 크기의 편차 또는 측정된 파라미터의 변화율의 편차는 복수의 문제들 또는 잠재된 문제들 중 임의의 하나를 나타낼 수도 있으며 그의 비제한적인 예는, ESC의 적어도 하나의 부분에서의 무결성 파괴 (integrity breakdown); ESC의 적어도 일부에서 무결성 파괴에 이를수도 있는 스트레스를 포함한다. 게다가, 본 발명에 따르면, 사용자는 테스트되는 개별적인 ESC가 특정 주파수 대역 내에서 수용이능하지 않지만 다른 주파수 대역에서는 수용가능한 것을 결정할 수도 있다. 예를 들어, 도 12로 돌아가서, 사용자는 테스트된 ESC가 주파수 f0로부터 주파수 fα까지 그리고 주파수 fφ부터 주파수 ff까지 수용가능한 것을 결정할 수도 있다. 따라서, 테스트된 ESC를 버리는 것과 반대로 더 제한된 방식으로 사용될 수도 있다.
도 10으로 돌아가서, 테스트된 ESC가 수용이능하지 않은 것으로 결정되면, 그것은 버려진다(S1010). 테스트된 ESC가 수용가능한 것으로 결정되면, 사용자는 다른 파라미터들에 대해 더 테스트하고자 할 수도 있다(S1012).
상기에서 논의된 도 4-12와 연관된 본 발명의 예시적인 실시형태는 쌍극의 ESC에 관한 것이고, 여기서 측정된 파라미터는 측정 단자 (310) 로부터 측정 단자 (312) 까지 측정된 임피던스이다. 물론 다른 파라미터들이 측정될 수도 있다.
도 13은 커패시턴스 함수 (1302) 에 부가하여 도 7의 임피던스 함수를 갖는 그래프를 표시한다. ESC (100) 의 커패시턴스는 측정 단자 (310) 로부터 측정 단자 (312) 까지 측정되고, 초기 주파수 f0로부터 최종 주파수 ff까지 측정되는 것으로 표시된다. 본 도면은 커패시턴스 함수에 대해 수용가능한 상한 (1304) 과 커패시턴스 함수의 수용가능한 하한 (1306) 을 부가적으로 예시한다. 임피던스에 관한 이전의 실시형태에서 앞서 논의된 바와 같이, 이러한 수용가능한 경계는 많은 방법으로 결정될 수도 있다.
도 10으로 돌아가서, 새로운 파라미터, 예를 들어 도 13에 예시된 바와 같은 커패시턴스가 측정 예정인 경우(S1004), 측정 임피던스와 관련하여 위에서 서술된 것과 유사한 방식으로 커패시턴스 함수가 수용가능한 상한 (1304) 및 수용가능한 하한 (1306) 과 비교된다.
다른 실시형태에서, 도 10의 단계 (S1012) 의 "다른 파라미터"는 ESC 상의 다른 포트로부터의 새로운 측정치가 될 수도 있다. 예를 들어, 다른 파라미터는 측정 단자 (310) 로부터 측정 단자 (308) 까지 측정되는 임피던스가 될 수도 있다. 따라서 새로운 측정치는 극-극 임피던스가 될 것이다. 도 14는 측정 단자 (310) 로부터 측정 단자 (312) 까지 측정되고 초기 주파수 f0 로부터 최종 주파수 ff 까지 측정되는 ESC (100) 의 임피던스에 대응하는 선 (510) 및 선 (1402) 을 예시한다. 이 예에서, 라인 (510 및 1402) 에 대한 임피던스 기울기는 유사하나, 선 (1402) 의 임피던스의 크기는 선 (510) 의 임피던스의 크기보다 약간 작다.
다른 실시형태에서, 도 10의 단계 (S1012) 의 "다른 파라미터"는 ESC 상의 동일한 포트로부터, 하지만 다른 주위 온도에서의 동일한 파라미터의 새로운 측정치가 될 수도 있다. 도 15는 선 (510), 선 (1502) 및 선 (1504) 을 예시한다. 선 (510) 은 측정 단자 (310) 로부터 측정 단자 (312) 까지 측정되고 초기 주파수 f0 로부터 최종 주파수 ff 까지 측정되며 제 1 온도 t0로부터 측정되는 ESC (100) 의 임피던스에 대응한다. 선 (1502) 은 측정 단자 (310) 로부터 측정 단자 (312) 까지 측정되고 초기 주파수 f0 로부터 최종 주파수 ff 까지 측정되며 th > t0인 제 2 온도 th로부터 측정되는 ESC (100) 의 임피던스에 대응한다. 선 (1504) 은 측정 단자 (310) 로부터 측정 단자 (312) 까지 측정되고 초기 주파수 f0 로부터 최종 주파수 ff 까지 측정되며 t0 > tl 인 제 2 온도 tl로부터 측정되는 ESC (100) 의 임피던스에 대응한다.
앞서 논의된 바와 같이, ESC는 프로세싱을 위해 전기장을 조작하여 웨이퍼를 척킹, 유지, 디척킹한다. 따라서, ESC의 커패시턴스는 모니터링 및 유지보수를 위한 특별히 중요한 파라미터이다. 특정 작업 예에서, 커패시턴스는 주파수 응답 분석기를 통해 임피던스를 측정함으로써 결정되며, 이에 대해서는 아래에서 보다 상세히 논의한다.
예를 들어 측정 단자 (310) 로부터 측정단자 (312) 까지 측정되는, ESC (100) 는 도 16에 예시된 바와 같은 병렬 RC 회로로서 개략적으로 예시될 수도 있다. 도면에서, 저항 (1602) 은 측정 단자 (310) 과 측정 단자 (312) 사이의 전체 저항에 대응하는 한편, 커패시터 (1604) 는 측정 단자 (310) 과 측정 단자 (312) 사이의 전체 커패시턴스에 대응한다. 저항 (1602) 은 커패시터 (1604) 와 병렬로 연결되어 있기 때문에, 측정 단자 (310) 로부터 측정 단자 (312) 까지 측정되는 ESC (100) 의 전체 임피던스 Z는 다음의 식과 같은 기본적인 회로 이론으로부터 유도될 수도 있다:
Figure pct00002
여기서,
Figure pct00003
,그리고 여기서 Xc는 옴(Ohm) 단위로 측정되는 전기용량성 저항이고, ω는 입력 신호의 구동주파수이며, C는 패럿(Farad)단위로 측정되는 커패시턴스이고, R은 옴단위로 측정되는 저항이다.
상기 논의된 공지의 임피던스 함수를 사용함으로써, 그리고 주파수 응답 분석기 (402) 로 예를 들어 측정 단자 (310) 로부터 측정단자 (312) 까지 측정되는 ESC (100) 의 임피던스를 측정함으로써, ESC (100) 의 커패시턴스 C 및 저항 R 이 결정될 수도 있다.
커패시턴스 및 저항의 수용성에 대한 공지의 상하한, 예를 들어 위에서 논의된 임의의 예시적 방법에 의해 이전에 결정되면, ESC (100) 의 측정 임피던스는 ESC (100) 가 그 저항 및 커패시턴스에 기초하여 수용가능한지를 결정하는데 사용될 수도 있다. 예를 들어, 측정 임피던스에 기초한 보드선도 (Bode plot) 는 ESC (100) 가 수용가능한지 바로 결정할 것이다.
도 17은 로그-주파수 축 상의 보드 위상 선도 (1702) 및 저항 선도 (1704) 를 표시하는 예시적인 그래프이다. 보드 위상 선도 (1702) 는 주파수가 얼마나 위상-쉬프트되는지를 예시하는데, 이는 위에서 논의된 임피던스의 허수부 및 실수부에 기초하여 계산된다. 보드 위상 선도 (1702) 는 그래프 상의 로그 2 및 로그 4 사이에서 안정된 기울기 (steady slope) 를 유지한다는 점은 주목되어야 한다. 따라서, 커패시턴스는 이러한 주파수 전체에 걸쳐 거의 변화하지 않고, 이는 ESC (100) 가 안정된 척킹, 유지, 디척킹 동작을 지속해야만 한다는 것을 의미한다.
상기 논의된 예시적인 실시형태는 쌍극의 ESC의 테스팅을 포함한다. 물론 임의의 타입의 ESC가 본 발명에 따라 테스트될 수도 있다. 게다가, 임의의 수의 측정가능한 파라미터, 다른 측정 포트 또는 사이트로부터의 임의의 수의 측정치들이 본 발명에 따라 수용가능성을 결정하는데 사용될 수도있다.
특정 웨이퍼 생산 설비를 위해 방법을 맞추기 위해, 설치 장비 설정, 선택된 테스트 장비, 적용가능한 소유자의 프로세스에 기초하여, 그 설비에서 사용되는 ESC의 각 다른 타입/모델/시리즈에 대해 수용-탈락 기준이 개발될 수도 있다. 새로운 ESC를 업무 배치하기 전에, 각 ESC는 테스트되어 그 초기, 벤치마크, 측정이 기록될 수도 있다. 그 결과, ESC가 테스트될 때마다, 저항, 커패시턴스 또는 임의의 다른 제어 파라미터에 대해 수용 기준에 미치지 못하거나, 또는 다른 이유, 예를 들어 수용이능하지 않은 눈에 보이는 결함을 이유로 업무에서 철수될 때까지, 측정이 그 기록에 추가될 것이다.
전술한 바와 같은 본 발명의 다양한 바람직한 실시형태에 대한 설명이 예시와 설명을 목적으로 제공되었다. 본 발명을 개시된 정확한 형태로 철저하게 하거나 제한하고자 할 의도는 없고, 명백히 많은 수정 및 변경이 상기의 교시에 비추어 가능하다. 상기에 설명된 바와 같은 예시적인 실시형태는 본 발명의 원리 및 실제적인 적용을 최선으로 설명하기 위하여 선택되고 기술되었고, 그에 의하여 당업자가 본 발명을 다양한 실시형태와 다양한 수정을 하여 고려되는 특정 사용에 적합하도록 하여 최선으로 이용하는 것을 가능하게 하기 위함이다. 본 발명의 범위는 다음에 이어지는 청구항에 의해 정의되도록 할 것이다.

Claims (19)

  1. 전면 및 후면을 갖고 적어도 하나의 전극을 포함하는 정전 척을 테스트하는 방법으로서,
    주파수 대역 내 상기 정전 척의 파라미터의 미리 정한 수용가능 한계를 설정하는 단계; 및
    상기 주파수 대역 내 상기 정전 척의 파라미터를 측정하는 단계를 포함하는, 정전 척을 테스트하는 방법.
  2. 제 1 항에 있어서,
    상기 정전 척의 제 1 파라미터를 측정하는 단계는,
    저항을 측정하는 단계를 포함하는, 정전 척을 테스트하는 방법.
  3. 제 2 항에 있어서,
    상기 적어도 하나의 전극은 제 1 전극 및 제 2 전극을 포함하고, 그리고
    상기 저항을 측정하는 단계는,
    상기 제 1 전극과 상기 제 2 전극 사이의 저항을 측정하는 단계를 포함하는, 정전 척을 테스트하는 방법.
  4. 제 2 항에 있어서,
    상기 저항을 측정하는 단계는,
    상기 후면과 상기 적어도 하나의 전극 중 하나 사이의 저항을 측정하는 단계를 포함하는, 정전 척을 테스트하는 방법.
  5. 제 1 항에 있어서,
    상기 정전 척의 제 1 파라미터를 측정하는 단계는,
    커패시턴스를 측정하는 단계를 포함하는, 정전 척을 테스트하는 방법.
  6. 제 5 항에 있어서,
    상기 적어도 하나의 전극은 제 1 전극 및 제 2 전극을 포함하고, 그리고
    상기 커패시턴스를 측정하는 단계는,
    상기 제 1 전극과 상기 제 2 전극 사이의 커패시턴스를 측정하는 단계를 포함하는, 정전 척을 테스트하는 방법.
  7. 제 5 항에 있어서,
    상기 커패시턴스를 측정하는 단계는,
    상기 후면과 상기 적어도 하나의 전극 중 하나 사이의 커패시턴스를 측정하는 단계를 포함하는, 정전 척을 테스트하는 방법.
  8. 제 1 항에 있어서,
    상기 정전 척의 제 1 파라미터를 측정하는 단계는,
    임피던스를 측정하는 단계를 포함하는, 정전 척을 테스트하는 방법.
  9. 제 8 항에 있어서,
    상기 적어도 하나의 전극은 제 1 전극 및 제 2 전극을 포함하고, 그리고
    상기 임피던스를 측정하는 단계는,
    상기 제 1 전극과 상기 제 2 전극 사이의 임피던스를 측정하는 단계를 포함하는, 정전 척을 테스트하는 방법.
  10. 제 8 항에 있어서,
    상기 임피던스를 측정하는 단계는,
    상기 후면과 상기 적어도 하나의 전극 중 하나 사이의 임피던스를 측정하는 단계를 포함하는, 정전 척을 테스트하는 방법.
  11. 제 1 항에 있어서,
    상기 주파수 대역 내 상기 정전 척의 파라미터를 측정하는 단계는,
    제 1 온도에서 상기 주파수 대역 내 상기 정전 척의 파라미터를 측정하는 단계; 및
    제 2 온도에서 상기 주파수 대역 내 상기 정전 척의 파라미터를 측정하는 단계를 포함하는, 정전 척을 테스트하는 방법.
  12. 제 1 항에 있어서,
    상기 정전 척의 제 1 파라미터를 측정하는 단계는,
    저항, 커패시턴스 및 임피던스 중 적어도 하나를 측정하는 단계를 포함하는, 정전 척을 테스트하는 방법.
  13. 제 12 항에 있어서,
    상기 주파수 대역 내 상기 정전 척의 파라미터를 측정하는 단계는,
    제 1 온도에서 상기 주파수 대역 내 상기 정전 척의 파라미터를 측정하는 단계; 및
    제 2 온도에서 상기 주파수 대역 내 상기 정전 척의 파라미터를 측정하는 단계를 포함하는, 정전 척을 테스트하는 방법.
  14. 단일 주파수에서의 파라미터의 공지의 상한 및 상기 단일 주파수에서의 파라미터의 공지의 하한을 사용하여 정전 척의 파라미터의 수용가능 한계를 설정하는 방법으로서,
    주파수 대역 내 파라미터의 함수를 획득하기 위해 상기 주파수 대역 내 상기 정전 척의 파라미터를 측정하는 단계;
    상기 주파수 대역 내 파라미터의 함수의 기울기를 생성하는 단계;
    상기 단일 주파수에서의 파라미터의 공지의 상한 및 상기 파라미터의 함수의 기울기를 사용하여 상기 파라미터의 수용가능한 상한을 생성하는 단계;
    상기 단일 주파수에서의 파라미터의 공지의 하한 및 상기 파라미터의 함수의 기울기를 사용하여 상기 파라미터의 수용가능한 하한을 생성하는 단계를 포함하는, 정전 척의 파라미터의 수용가능 한계를 설정하는 방법.
  15. 제 14 항에 있어서,
    상기 정전 척의 주파수 대역 내 파라미터를 측정하는 단계는,
    저항, 커패시턴스 및 임피던스 중 적어도 하나를 측정하는 단계를 포함하는, 정전 척의 파라미터의 수용가능 한계를 설정하는 방법.
  16. 제 14 항에 있어서,
    상기 주파수 대역 내 상기 정전 척의 파라미터를 측정하는 단계는,
    제 1 온도에서 상기 주파수 대역 내 상기 정전 척의 파라미터를 측정하는 단계; 및
    제 2 온도에서 상기 주파수 대역 내 상기 정전 척의 파라미터를 측정하는 단계를 포함하는, 정전 척의 파라미터의 수용가능 한계를 설정하는 방법.
  17. 단일 주파수에서의 파라미터의 공지의 상한 및 상기 단일 주파수에서의 파라미터의 공지의 하한을 사용하여 정전 척의 파라미터의 수용가능 한계를 설정하는 방법으로서,
    주파수 대역 내 파라미터의 대응하는 복수의 함수를 획득하기 위해 복수 회에 걸쳐 상기 주파수 대역 내 상기 정전 척의 파라미터를 측정하는 단계;
    상기 복수의 함수에 기초하여 상기 파라미터의 평균 함수를 생성하는 단계;
    상기 복수의 함수에 기초하여 상기 파라미터의 미리 정한 수의 표준 편차를 생성하는 단계;
    상기 파라미터의 미리 정한 수의 표준 편차를 사용하여 상기 파라미터의 수용가능한 상한 및 상기 파라미터의 수용가능한 하한을 생성하는 단계를 포함하는, 정전 척의 파라미터의 수용가능 한계를 설정하는 방법.
  18. 제 17 항에 있어서,
    상기 주파수 대역 내 상기 정전 척의 파라미터를 측정하는 단계는,
    저항, 커패시턴스 및 임피던스 중 적어도 하나를 측정하는 단계를 포함하는, 정전 척의 파라미터의 수용가능 한계를 설정하는 방법.
  19. 제 17 항에 있어서,
    상기 주파수 대역 내 상기 정전 척의 파라미터를 측정하는 단계는,
    제 1 온도에서 상기 주파수 대역 내 상기 정전 척의 파라미터를 측정하는 단계; 및
    제 2 온도에서 상기 주파수 대역 내 상기 정전 척의 파라미터를 측정하는 단계를 포함하는, 정전 척의 파라미터의 수용가능 한계를 설정하는 방법.
KR1020117008224A 2008-10-10 2009-10-10 정전 척을 테스트하기 위한 시스템 및 방법 KR101670097B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/249,215 2008-10-10
US12/249,215 US8143904B2 (en) 2008-10-10 2008-10-10 System and method for testing an electrostatic chuck
PCT/US2009/060290 WO2010042908A2 (en) 2008-10-10 2009-10-10 System and method for testing an electrostatic chuck

Publications (2)

Publication Number Publication Date
KR20110091649A true KR20110091649A (ko) 2011-08-12
KR101670097B1 KR101670097B1 (ko) 2016-10-27

Family

ID=42098290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117008224A KR101670097B1 (ko) 2008-10-10 2009-10-10 정전 척을 테스트하기 위한 시스템 및 방법

Country Status (6)

Country Link
US (2) US8143904B2 (ko)
KR (1) KR101670097B1 (ko)
CN (1) CN102171809B (ko)
SG (1) SG194409A1 (ko)
TW (1) TWI484195B (ko)
WO (1) WO2010042908A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10656194B2 (en) * 2014-10-28 2020-05-19 Applied Materials, Inc. Real-time measurement of a surface charge profile of an electrostatic chuck
CN109545731B (zh) * 2018-11-20 2021-12-28 合肥京东方显示技术有限公司 转移头及其制备方法、转移方法、转移装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06198532A (ja) * 1993-01-06 1994-07-19 Nissin Electric Co Ltd 静電チャック
US20020008954A1 (en) * 1999-04-19 2002-01-24 Karl F. Leeser Method and apparatus for controlling chucking force in an electrostatic
JP2003133404A (ja) * 2001-08-07 2003-05-09 Tokyo Electron Ltd 静電チャックの性能を特徴付ける方法
JP2008047564A (ja) * 2006-08-10 2008-02-28 Tokyo Electron Ltd 真空処理装置、静電チャックの診断方法及び記憶媒体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW334609B (en) * 1996-09-19 1998-06-21 Hitachi Ltd Electrostatic chuck, method and device for processing sanyle use the same
JPH10303287A (ja) * 1997-04-25 1998-11-13 Mitsubishi Electric Corp 静電チャック装置及び半導体装置
US6075375A (en) * 1997-06-11 2000-06-13 Applied Materials, Inc. Apparatus for wafer detection
JP2004111310A (ja) * 2002-09-20 2004-04-08 Nissin Ion Equipment Co Ltd 基板の帯電電圧計測装置およびイオンビーム照射装置
US20050022736A1 (en) 2003-07-29 2005-02-03 Lam Research Inc., A Delaware Corporation Method for balancing return currents in plasma processing apparatus
CN2807475Y (zh) * 2005-03-29 2006-08-16 北京北方微电子基地设备工艺研究中心有限责任公司 一种静电卡盘功能测试装置
JP5102500B2 (ja) * 2007-01-22 2012-12-19 東京エレクトロン株式会社 基板処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06198532A (ja) * 1993-01-06 1994-07-19 Nissin Electric Co Ltd 静電チャック
US20020008954A1 (en) * 1999-04-19 2002-01-24 Karl F. Leeser Method and apparatus for controlling chucking force in an electrostatic
JP2003133404A (ja) * 2001-08-07 2003-05-09 Tokyo Electron Ltd 静電チャックの性能を特徴付ける方法
JP2008047564A (ja) * 2006-08-10 2008-02-28 Tokyo Electron Ltd 真空処理装置、静電チャックの診断方法及び記憶媒体

Also Published As

Publication number Publication date
TWI484195B (zh) 2015-05-11
KR101670097B1 (ko) 2016-10-27
US9082805B2 (en) 2015-07-14
CN102171809A (zh) 2011-08-31
US20120153971A1 (en) 2012-06-21
WO2010042908A2 (en) 2010-04-15
US8143904B2 (en) 2012-03-27
US20100090711A1 (en) 2010-04-15
CN102171809B (zh) 2014-03-12
SG194409A1 (en) 2013-11-29
TW201030349A (en) 2010-08-16
WO2010042908A3 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
CN102484062B (zh) 测量晶片偏压的方法与装置
KR100810550B1 (ko) 피검사체의 전기적 특성을 검사하는 검사 방법 및 검사장치
JP2000507745A (ja) 動的フィードバック静電ウエハ・チャック
JP2001148374A (ja) ウェーハの直流バイアス電圧を原位置において測定するための容量性プローブ
WO2018187068A1 (en) Probe systems and methods including electric contact detection
KR101645046B1 (ko) 켈빈 프로브 분석으로 정전척을 검사하는 방법
KR101670097B1 (ko) 정전 척을 테스트하기 위한 시스템 및 방법
JP4067275B2 (ja) メッキ装置及びその通電確認方法
JP2008028253A (ja) ウエハ載置台
US8519388B2 (en) Embedded structure for passivation integrity testing
JP2022143992A (ja) 半導体試験装置および半導体試験方法
JP4912056B2 (ja) プローバ用チャック
JPS6348185B2 (ko)
KR100583534B1 (ko) 노이즈 감소를 위한 테스터 척
WO2000019521A1 (en) Chuck with integrated piezoelectric sensors for wafer detection
US11467204B2 (en) Testing an integrated capacitor
Chan et al. Failure analysis of miniaturized multilayer ceramic capacitors in surface mount printed circuit board assemblies
Dąbrowski et al. Pulse stability of low ohmic thick-film resistors
JP2000332075A (ja) 温度測定用ウエハ
JP2023005270A (ja) 電子部品試験装置
JP2006128351A (ja) 容量測定システム及び容量測定方法
JP5206493B2 (ja) セラミックコンデンサの選別方法および選別装置
JPH09213760A (ja) 半導体素子の評価方法
JPH11214568A (ja) 半導体装置及びその製造方法
KR200155052Y1 (ko) 웨이퍼 흡착 압력 측정 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191010

Year of fee payment: 4