KR20110080388A - 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법 - Google Patents

화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20110080388A
KR20110080388A KR1020100000571A KR20100000571A KR20110080388A KR 20110080388 A KR20110080388 A KR 20110080388A KR 1020100000571 A KR1020100000571 A KR 1020100000571A KR 20100000571 A KR20100000571 A KR 20100000571A KR 20110080388 A KR20110080388 A KR 20110080388A
Authority
KR
South Korea
Prior art keywords
node
scan signal
transistor
scan
electrode connected
Prior art date
Application number
KR1020100000571A
Other languages
English (en)
Other versions
KR101074811B1 (ko
Inventor
강철규
정보용
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100000571A priority Critical patent/KR101074811B1/ko
Priority to US12/869,721 priority patent/US8284136B2/en
Publication of KR20110080388A publication Critical patent/KR20110080388A/ko
Application granted granted Critical
Publication of KR101074811B1 publication Critical patent/KR101074811B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법에 관한 것으로, 본 발명의 일 실시 예에 따른 화소 회로는 유기 발광 다이오드, 게이트 전극이 제1 주사 선에 접속되고 제1 전극이 데이터 선에 접속되고 제2 전극이 제1 노드에 접속된 제2 트랜지스터, 게이트 전극이 제3 주사 선에 접속되고 제 1 전극이 제1 노드에 접속되고 제2 전극이 제2 노드에 접속된 제4 트랜지스터, 게이트 전극이 제2 주사 선에 접속되고 제1 전극이 기준 전원이 접속되고 제2 전극이 제2 노드에 접속된 제3 트랜지스터, 게이트 전극이 발광 제어 선에 접속되고 제1 전극이 제3 노드에 접속되고 제2 전극이 유기 발광 다이오드의 애노드 전극에 접속된 제5 트랜지스터, 제1 노드와 제2 노드 사이에 접속된 제1 커패시터, 제2 노드와 제3 노드 사이에 접속된 제2 커패시터 및 게이트 전극이 제1 노드에 접속되고 제1 전극이 제1 전원에 접속되고 제2 전극이 제3 노드에 접속되어 유기 발광 다이오드를 구동하는 제1 트랜지스터를 포함하여 이루어진다.

Description

화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법{Pixel circuit, organic light emitting display, and driving method thereof}
본 발명은 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법에 관한 것이다.
음극선관 표시장치(CRT)의 단점을 극복한 LCD(liquid crystal display), PDP(Plasma display panel), FED(field emission display) 등 평판 표시장치가 개발되었다. 이와 같은 표시장치들 중에서도 특히 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 유기전계발광 표시장치(Organic light emitting display)가 차세대 디스플레이로 주목받고 있다.
이러한 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode : OLED)를 이용하여 화상을 표시한다. 이러한, 유기전계발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
본 발명의 실시 예들은 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법에 관한 것으로, 초기화 구간과 문턱 전압 보상 구간을 분리하여 유기전계발광 표시장치의 고해상도 및 대형화에 따라 발생하는 문제점을 해결하는 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한, 본 발명의 일 실시 예에 따른 화소 회로는 유기 발광 다이오드; 게이트 전극이 제1 주사 선에 접속되고 제1 전극이 데이터 선에 접속되고 제2 전극이 제1 노드에 접속된 제2 트랜지스터; 게이트 전극이 제3 주사 선에 접속되고 제 1 전극이 상기 제1 노드에 접속되고 제2 전극이 제2 노드에 접속된 제4 트랜지스터; 게이트 전극이 제2 주사 선에 접속되고 제1 전극이 기준 전원이 접속되고 제2 전극이 상기 제2 노드에 접속된 제3 트랜지스터; 게이트 전극이 발광 제어 선에 접속되고 제1 전극이 제3 노드에 접속되고 제2 전극이 상기 유기 발광 다이오드의 애노드 전극에 접속된 제5 트랜지스터; 상기 제1 노드와 상기 제2 노드 사이에 접속된 제1 커패시터; 상기 제2 노드와 상기 제3 노드 사이에 접속된 제2 커패시터; 및 상기 게이트 전극이 상기 제1 노드에 접속되고 제1 전극이 제1 전원에 접속되고 제2 전극이 상기 제3 노드에 접속되어 상기 유기 발광 다이오드를 구동하는 제1 트랜지스터를 포함하여 이루어진다.
상기 화소 회로는 상기 제1 주사 선으로부터 제1 주사 신호, 상기 제2 주사 선으로부터 제2 주사 신호 및 상기 제3 주사 선으로부터 제3 주사 신호가 출력되고, 상기 제1 주사 신호, 상기 제2 주사 신호 및 상기 제3 주사 신호는 순차적으로 출력되는 것을 특징으로 한다.
상기 제2 주사 신호는 상기 제1 주사 신호에 대하여 1 수평 시간(1H) 만큼 지연되어 출력되고, 상기 제3 주사 신호는 상기 제2 주사 신호에 대하여 2 수평 시간(2H) 만큼 지연되어 출력되는 것을 특징으로 한다.
상기 제2 트랜지스터는 상기 제1 주사 선으로부터 제1 주사 신호에 응답하여 상기 데이터 선으로부터 데이터 신호를 상기 제1 노드에 인가하는 것을 특징으로 한다.
상기 제3 트랜지스터는 상기 제2 주사 선으로부터 제2 주사 신호에 응답하여 상기 기준 전원의 전압을 상기 제2 노드에 인가하는 것을 특징으로 한다.
상기 제4 트랜지스터는 상기 제3 주사 선으로부터 제3 주사 신호에 응답하여 상기 제1 노드와 상기 제2 노드를 단락시키는 것을 특징으로 한다.
상기 제5 트랜지스터는 상기 발광 제어 선으로부터 발광 신호에 응답하여 상기 유기 발광 다이오드에 구동 전류를 공급하는 것을 특징으로 한다.
상기 화소 회로는 상기 데이터 선으로부터 데이터 신호가 인가되고, 제1 레벨의 제1 주사 신호, 제2 주사 신호 및 발광 신호, 제2 레벨의 제3 주사 신호를 갖는 제1 구간; 제2 레벨의 제1 주사 신호, 제3 주사 신호 및 발광 신호와, 제1 레벨의 제2 주사 신호를 갖는 제2 구간; 및 제1 레벨의 발광 신호와, 제2 레벨의 제1 주사 신호, 제2 주사 신호 및 제3 주사 신호를 갖는 제3 구간을 갖도록 구동되는 것을 특징으로 한다.
상기 제1 레벨은 상기 제1 내지 제5 트랜지스터가 턴 온되는 레벨이고, 상기 제2 레벨은 상기 제1 내지 제5 트랜지스터가 턴 오프되는 레벨인 것을 특징으로 한다.
상기 제1 내지 제5 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위한, 본 발명의 다른 실시 예에 따른 유기전계발광 표시장치는 주사 선들로 주사 신호를 공급하고, 발광 제어 선들로 발광 신호를 공급하는 주사 구동부; 데이터 선들로 데이터 신호를 공급하는 데이터 구동부; 및 상기 주사 선들, 발광 제어 선들 및 데이터 선들이 교차하는 위치에 배치된 화소 회로들을 포함하며,
상기 각각의 화소 회로는, 유기 발광 다이오드; 게이트 전극이 제1 주사 선에 접속되고 제1 전극이 데이터 선에 접속되고 제2 전극이 제1 노드에 접속된 제2 트랜지스터; 게이트 전극이 제3 주사 선에 접속되고 제 1 전극이 상기 제1 노드에 접속되고 제2 전극이 제2 노드에 접속된 제4 트랜지스터; 게이트 전극이 제2 주사 선에 접속되고 제1 전극이 기준 전원이 접속되고 제2 전극이 상기 제2 노드에 접속된 제3 트랜지스터; 게이트 전극이 발광 제어 선에 접속되고 제1 전극이 제3 노드에 접속되고 제2 전극이 상기 유기 발광 다이오드의 애노드 전극에 접속된 제5 트랜지스터; 상기 제1 노드와 상기 제2 노드 사이에 접속된 제1 커패시터; 상기 제2 노드와 상기 제3 노드 사이에 접속된 제2 커패시터; 및 상기 게이트 전극이 상기 제1 노드에 접속되고 제1 전극이 제1 전원에 접속되고 제2 전극이 상기 제3 노드에 접속되어 상기 유기 발광 다이오드를 구동하는 제1 트랜지스터를 포함하여 이루어진다.
상기 주사 구동부는 상기 제1 주사 선으로부터 제1 주사 신호, 상기 제2 주사 선으로부터 제2 주사 신호 및 상기 제3 주사 선으로부터 제3 주사 신호를 출력하고, 상기 제1 주사 신호, 상기 제2 주사 신호 및 상기 제3 주사 신호를 순차적으로 출력하는 것을 특징으로 한다.
상기 주사 구동부는 상기 제2 주사 신호를 상기 제1 주사 신호에 대하여 1 수평 시간(1H) 만큼 지연하여 출력하고, 상기 제3 주사 신호를 상기 제2 주사 신호에 대하여 2 수평 시간(2H) 만큼 지연하여 출력하는 것을 특징으로 한다.
상기 화소 회로는 상기 데이터 선으로부터 데이터 신호가 인가되고, 제1 레벨의 제1 주사 신호, 제2 주사 신호 및 발광 신호, 제2 레벨의 제3 주사 신호를 갖는 제1 구간; 제2 레벨의 제1 주사 신호, 제3 주사 신호 및 발광 신호와, 제1 레벨의 제2 주사 신호를 갖는 제2 구간; 및 제1 레벨의 발광 신호와, 제2 레벨의 제1 주사 신호, 제2 주사 신호 및 제3 주사 신호를 갖는 제3 구간을 갖도록 구동되는 것을 특징으로 한다.
상기 제1 레벨은 상기 제1 내지 제5 트랜지스터가 턴 온되는 레벨이고, 상기 제2 레벨은 상기 제1 내지 제5 트랜지스터가 턴 오프되는 레벨인 것을 특징으로 한다.
상기 또 다른 기술적 과제를 달성하기 위한, 본 발명의 또 다른 실시 예에 따른 유기 발광 다이오드; 게이트 전극이 제1 주사 선에 접속되고 제1 전극이 데이터 선에 접속되고 제2 전극이 제1 노드에 접속된 제2 트랜지스터; 게이트 전극이 제3 주사 선에 접속되고 제 1 전극이 상기 제1 노드에 접속되고 제2 전극이 제2 노드에 접속된 제4 트랜지스터; 게이트 전극이 제2 주사 선에 접속되고 제1 전극이 기준 전원이 접속되고 제2 전극이 상기 제2 노드에 접속된 제3 트랜지스터; 게이트 전극이 발광 제어 선에 접속되고 제1 전극이 제3 노드에 접속되고 제2 전극이 상기 유기 발광 다이오드의 애노드 전극에 접속된 제5 트랜지스터; 상기 제1 노드와 상기 제2 노드 사이에 접속된 제1 커패시터; 상기 제2 노드와 상기 제3 노드 사이에 접속된 제2 커패시터; 및 상기 게이트 전극이 상기 제1 노드에 접속되고 제1 전극이 제1 전원에 접속되고 제2 전극이 상기 제3 노드에 접속되어 상기 유기 발광 다이오드를 구동하는 제1 트랜지스터를 포함하는 화소 회로의 구동 방법은 상기 데이터 선으로부터 데이터 신호가 인가되고, 제1 레벨의 제1 주사 신호, 제2 주사 신호 및 발광 신호를 인가하여 상기 제2 트랜지스터, 상기 제3 트랜지스터, 상기 제5 트랜지스터를 턴 온시키고, 제2 레벨의 제3 주사 신호를 인가하여 상기 제4 트랜지스터를 턴 오프시킴으로써 상기 화소 회로에 데이터를 기입하고, 상기 화소 회로를 초기화하는 단계; 상기 제2 레벨의 제1 주사 신호, 제3 주사 신호 및 발광 신호를 인가하여 상기 제2 트랜지스터, 상기 제4 트랜지스터 및 상기 제5 트랜지스터를 턴 오프시키고, 상기 제1 레벨의 제2 주사 신호를 인가하여 제3 트랜지스터를 턴 온시킴으로써 상기 제1 트랜지스터의 문턱 전압을 보상하는 단계; 상기 제1 레벨의 발광 신호를 인가하여 상기 제5 트랜지스터를 턴 온시키고, 제2 레벨의 제1 주사 신호, 제2 주사 신호 및 제3 주사 신호를 인가하여 상기 제2 내지 제4 트랜지스터를 턴 오프시킴으로써 상기 유기발광 다이오드를 발광시키는 단계를 포함하여 이루어진다.
상기 제1 레벨은 상기 제1 내지 제5 트랜지스터가 턴 온되는 레벨이고, 상기 제2 레벨은 상기 제1 내지 제5 트랜지스터가 턴 오프되는 레벨인 것을 특징으로 한다.
상기 제1 주사 신호, 상기 제2 주사 신호 및 상기 제3 주사 신호는 순차적으로 인가되는 것을 특징으로 한다.
상기 제2 주사 신호는 상기 제1 주사 신호에 대하여 1 수평 시간(1H) 만큼 지연하고, 상기 제3 주사 신호는 상기 제2 주사 신호에 대하여 2 수평 시간(2H) 만큼 지연하여 인가하는 것을 특징으로 한다.
상기 제1 내지 제5 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 한다.
본 발명의 일 실시 예에 따르면 초기화 구간과 문턱 전압 보상 구간을 분리함으로써 유기전계발광 표시장치의 고해상도화 및 대면적화에 따른 문제를 해결하고, 구동 트랜지스터의 문턱 전압이 보상되어 균일한 휘도의 영상을 표시할 수 있다.
도 1은 유기 발광 다이오드의 개념도이다.
도 2는 전압 구동 방식의 한 측면을 나타낸 화소 회로의 회로도이다.
도 3은 본 발명의 일 실시 예에 따른 유기전계발광 표시장치의 일례를 나타낸 평면 개념도이다.
도 4는 도 3에 도시된 화소 회로의 일 실시 예를 나타낸 회로도이다.
도 5는 도 4에 도시된 화소 회로의 타이밍도이다.
도 6은 도 3에 도시된 화소 회로의 다른 실시 예를 나타낸 회로도이다.
도 7은 도 6에 도시된 화소 회로의 타이밍 도이다.
이하, 본 발명의 실시 예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
일반적으로 유기전계발광 표시장치는 형광성 유기화합물을 전기적으로 여기시켜 발광시키는 표시 장치로서, 행렬 형태로 배열된 복수개의 유기 발광셀들을 전압 구동 혹은 전류 구동하여 영상을 표현할 수 있도록 되어 있다. 이러한 유기 발광셀들은 다이오드 특성을 가져서 유기 발광 다이오드(OLED)로 불린다.
도 1은 유기 발광 다이오드의 개념도이다.
도면을 참조하면, 유기 발광 다이오드는 애노드(ITO), 유기 박막, 캐소드 전극층(금속)의 구조를 가진다. 유기 박막은 전자와 정곡의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한다. 이외에도 유기 박막은 정공 주입층(Hole Injecting Layer, HIL) 또는 전자 주입층(Electron Injecting Layer, EIL)을 더 포함할 수 있다.
이와 같이 이루어지는 유기 발광셀을 구동하는 방식에는 단순 매트릭스(passive matrix)방식과 박막 트랜지스터(thin film transistor, TFT) 또는 MOSFET를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터를 각 ITO(indum tin oxide) 화소 전극에 연결하고 박막 트랜지스터의 게이트에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다. 이러한 능동 구동 방식 중에는 커패시터에 전압을 기입하여 유지시키기 위해 인가되는 신호가 전압의 형태인 전압 구동 방식이 있다.
도 2는 전압 구동 방식의 한 측면을 나타낸 화소 회로의 회로도이다.
도 2를 참조하면, 주사 선(Sn)의 주사 신호에 의해 스위칭 트랜지스터(M2)가 턴 온되고, 상기 턴 온에 의해 데이터 선(Dm)으로부터의 데이터 전압이 구동 트랜지스터(M1)의 게이트 전극에 전달되며, 데이터 전압과 전압원(VDD)의 전위차가 구동 트랜지스터(M1)의 게이트와 소스 사이에 연결된 커패시터(C1)에 저장된다. 상기 전위차에 의해 구동전류(IOLED)가 유기 발광 다이오드(OLED)에 흘러, 유기 발광 다이오드(OLED)가 발광하게 된다. 이때 인가되는 데이터 전압의 전압 레벨에 따라 소정의 명암 계조 표시가 가능하게 된다.
그러나 이와 같이 복수 개의 화소 회로들의 구동 트랜지스터(M1)들은 문턱 전압이 서로 다르게 형성될 수 있다. 구동 트랜지스터(M1)의 문턱 전압이 다르면, 각 화소 회로들의 구동 트랜지스터(M1)들로부터 출력되는 전류량이 달라져 균일한 화상을 구현할 수 없는 문제가 있다. 이와 같은 구동 트랜지스터(M1)의 문턱 전압 편차는 유기전계발광 표시장치가 대면적화될수록 더욱 심각해 질 수 있으며, 이는 유기전계발광 표시장치의 화질 저하를 야기할 수 있다. 따라서 유기전계발광 표시장치의 화소 회로는 균일한 화질을 갖기 위해서는 화소 회로 내 구동 트랜지스터의 문턱 전압을 보상해 주어야 한다.
이와 같이 화소 회로 내 트랜지스터의 문턱 전압을 보상하기 위한 다양한 응용 회로가 있는데, 대부분 일정한 기간 동안 초기화와 트랜지스터 문턱 전압의 보상을 동시에 하게 된다. 이런 경우 초기화를 하는 동안 원치 않는 발광이 발생하여 명암비(C/R, Contrast ratio)가 나빠질 수 있다. 또한, 유기전계발광 표시장치가 고해상도화와 대면적화될수록 초기화 시간에 대한 로드가 커지기 때문에 초기화와 구동 트랜지스터 문턱 전압 보상을 동시에 실시하는 경우 실질적으로 초기화에 필요한 시간이 상대적으로 짧아질 수 있다. 이를 해결하기 위하여 초기화 시간을 분리하여 구동하는 화소 회로가 요구된다.
이하, 본 발명의 실시 예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 3은 본 발명에 일 실시 예에 따른 유기전계발광 표시장치(300)의 일례를 나타낸 평면 개념도이다.
도 3을 참조하여 설명하면, 본 발명에 따른 유기전계발광 표시장치(300)는 화소부(310), 제1 주사 구동부(302), 제2 주사 구동부(304), 데이터 구동부(306) 및 전원 구동부(308)를 포함한다.
화소부는 유기 발광 다이오드(미도시)를 각각 구비하는 n×m 개의 화소 회로(P)와, 행방향으로 형성되어 주사 신호를 전달하는 n개의 주사 선(S1,S2,...,Sn), 열 방향으로 형성되어 데이터 신호를 전달하는 m개의 데이터 선(D1, D2,..., Dm), 행방향으로 형성되어 발광 제어 신호를 전달하는 n개의 발광 제어 선(E2, E3,....,En+1) 및 전원을 전달하는 m개의 제1 전원선(미도시)과 제2 전원선(미도시)을 포함한다.
화소부(310)는 주사 신호, 데이터 신호, 발광 제어 신호 및 제1 전원(ELVDD)과 제2 전원(ELVSS)에 의해 유기 발광 다이오드(미도시)를 발광시켜 화상을 표시한다.
제1주사 구동부(302)는 발광 제어 선(E2, E3, ...,En+1)과 접속되어 화소부(310)에 발광 신호를 인가한다.
제2주사 구동부(304)는 주사 선(S1, S2, ...,Sn)과 접속되어 화소부(310)에 주사 신호를 인가한다.
데이터 구동부(306)는 데이터 선(D1, D2,..., Dm)과 접속되어 화소부(310)에 데이터 신호를 인가한다. 이때, 데이터 구동부(306)는 프로그래밍(programming) 기간 동안 복수의 화소 회로(P)에 데이터 전압을 공급한다.
전원 공급부(308)는 각 화소 회로에 제1 전원(ELVDD) 및 제2 전원(ELVSS)을 인가한다. 여기서, 제2 전원(ELVSS)은 접지(ground)될 수 있다.
도 4는 도 3에 도시된 화소 회로의 일 실시 예를 나타낸 회로도이다. 도 4에서는 설명의 편의상 제N 주사 선(S1[n]), 제N+1 주사 선(S1[n+1]), 또 다른 제N 주사 선(S2[n]), 제M 데이터 선(Data[m])과 접속된 화소 회로를 도시한다.
도 4를 참조하면, 유기 발광 다이오드(OLED)의 애노드 전극은 제3 노드(N3)에 접속되고, 캐소드 전극은 제2 전원(ELVSS) 사이에 접속된다. 이와 같이, 유기 발광 다이오드(OLED)는 제1 트랜지스터(T1), 즉 구동 트랜지스터를 통해 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
제2 트랜지스터(T2)는 게이트 전극이 제1 주사 선(S1[n])에 접속되고 드레인 전극이 데이터 선(Data[m])에 접속되고, 소스 전극이 제2 노드(N2)에 접속된다. 제2 트랜지스터(T2)는 제1 주사 선으로부터 제1 주사 신호, 즉 하이 레벨의 전압 신호가 인가될 때 턴 온되어 데이터 선으로부터 데이터 신호, 즉 소정의 전압 신호를 제2 노드(N2)에 전달한다.
제3 트랜지스터(T3)는 게이트 전극이 제1 주사 선(S1[n])에 접속되고 드레인 전극이 제1 기준 전원(Vref)에 접속되고, 소스 전극이 제1 노드(N1)에 접속된다. 제3 트랜지스터(T3)는 제1 주사 선으로부터 제1 주사 신호, 즉 하이 레벨의 전압 신호가 인가될 때 턴 온되어 제1 기준 전원의 전압(Vref)을 제1 노드(N1)에 인가한다.
제5 트랜지스터(T5)는 게이트 전극이 또 다른 제1 주사 선(S2[n])에 접속되고, 드레인 전극이 제2 기준 전원(Vinit)에 접속되고, 소스 전극이 제3 노드(N3)에 접속된다. 제5 트랜지스터(T5)는 또 다른 제1 주사 선(S2[n])으로부터 제1 주사 신호, 즉 하이 레벨의 전압 신호가 인가될 때 턴 온되어 제2 기준 전원의 전압(Vinit)을 제3 노드(N3)에 인가한다.
제4 트랜지스터(T4)는 게이트 전극이 제2 주사 선(S1[n+1])에 접속되고, 드레인 전극이 제1 노드(N1)에 접속되고, 소스 전극이 제2 노드(N2)에 접속된다. 제4 트랜지스터(T4)는 제2 주사 선(S1[n+1])으로부터 제2 주사 신호, 즉 하이 레벨의 전압 신호가 인가될 때 턴 온되어 제1 노드와 제2 노드를 단락시킨다.
제1 커패시터(C1)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속되고, 제2 커패시터(C2)는 제2 노드(N2)와 제3 노드(N3) 사이에 접속된다.
제1 트랜지스터(T1)는 게이트 전극이 제1 노드(N1)에 접속되고, 드레인 전극이 제1 전원(ELVDD)에 접속되고, 소스 전극이 제3 노드(N3)와 유기 발광 다이오드의 애노드 전극과 공통 접속되어 유기 발광 다이오드(OLED)에 구동 전류(IOLED)를 공급한다. 여기서, 구동 전류(IOLED)는 구동 트랜지스터인 제1 트랜지스터(T1)의 게이트 전극과 소스 전극의 전압차(Vgs)에 따라 결정된다. 제1 트랜지스터(T1)는 게이트 전극과 소스 전극 사이의 전압(Vgs)이 임계 전압(Vth) 이상인 경우에 유기 발광 다이오드(OLED)로 구동 전류를 공급한다.
본 발명의 일 실시 예에서 제1 내지 제5 트랜지스터들(T1 내지 T5)은 모두 NMOS 트랜지스터로 구현된다. NMOS 트랜지스터는 N타입 금속 산화물 반도체(Metal Oxide Semiconductor)를 의미하며, 제어 신호의 레벨 상태가 로우 레벨이면 턴 오프되고 하이 레벨이면 턴 온된다. NMOS 트랜지스터는 PMOS 트랜지스터에 비하여 동작 속도가 빠른 장점이 있어 대면적 화면의 디스플레이를 제조하는데 유리하다.
도 4에서 설명한 화소 회로의 구동과정을 도 5의 타이밍 도를 참조하여 상세히 설명한다.
도 5를 참조하면, 제1 구간은 초기화 구간으로 제1 주사 신호(S1[n])와 또 다른 제1 주사 신호(S2[n])가 하이 레벨(high level)이 되어 제1 노드(N1)가 제1 기준 전압(Vref)으로, 제2 노드가 데이터 신호(Vdata)로, 제3 노드(N3)가 제2 기준 전압(Vinit)으로 초기화된다. 제2 구간은 데이터 기입 및 구동 트랜지스터인 제1 트랜지스터(T1)의 문턱 전압(Vth) 보상 구간으로, 제1 주사 신호(S1[n])가 하이 레벨을 유지하며 또 다른 제1 주사 신호(S2[n])가 로우 레벨(low level)로 천이되어, 데이터 신호(Vdata)가 제1 커패시터(C1)에 기입되며, 구동 트랜지스터(T1)의 문턱 전압(Vth)이 제3 노드(N3)에 전달된다. 제3 구간은 발광 구간으로 제2 주사 신호(S1[n+1])가 하이 레벨이 되고, 제1 주사 신호(S1[n])가 로우 레벨로 천이되어, 구동 트랜지스터(T1)의 게이트-소스 간 전압차(Vgs)에 상응하는 전류, 즉 구동 전류(IOLED)가 유기발광 다이오드(OLED)로 공급되어 발광한다.
도 4 및 5를 함께 참조하여 각각의 구간에서의 트랜지스터의 스위칭 동작과 구동 동작을 상세히 설명한다.
제1 구간에서, 데이터 신호가 인가되면서, 제1 주사 신호(S1[n]) 및 또 다른 제1 주사 신호(S2[n])가 하이 레벨로 인가되면, 제2 트랜지스터(T2)와 제3 트랜지스터(T3), 및 제5 트랜지스터(T5)가 턴온되어, 제2 노드(N2)를 데이터 신호(Vdata)로, 제1 노드(N1)를 제1 기준 전압(Vref)으로, 제3 노드(N3)를 제2 기준 전압(Vinit)으로 초기화시킨다.
제2 구간에서, 데이터 신호가 인가되면서, 제1 주사 신호(S1[n])가 하이 레벨을 유지하고, 또 다른 제1 주사 신호(S2[n])가 로우 레벨로 천이되면, 제5 트랜지스터(T5)가 턴 오프되어 제3 노드(N3)에 제1 트랜지스터(T1)의 문턱 전압(Vth)이 전달된다. 여기서, 구동 트랜지스터(T1)의 게이트 전극과 소스 전극 사이의 전압차(Vgs)는 Vdata-Vref+Vth이다. 여기서, 제1 기준 전압(Vref)은 유기발광 다이오드(OLED)로 전류가 흐르지 않게 하는 낮은 전압이고, 제2 기준 전압(Vinit)은 Vref-Vth보다 충분히 낮은 전압이다. 따라서, 전술한 전압원들의 전압 범위는 ELVDD>Vdata>Vref>Vinit 이다.
제3 구간에서, 제2 주사 신호(S[n+1])가 하이 레벨로 인가되면, 제4 트랜지스터(T3)가 턴 온되고, 제1 노드(N1)와 제2 노드(N2)를 단락시켜, 구동 트랜지스터인 제1 트랜지스터(T1)의 문턱 전압(Vth)보다 큰 전압을 인가시켜 턴 온시킨다. 유기 발광 다이오드(OLED)로 흐르는 전류(IOLED)는 다음 수학식에 따라 결정된다.
Figure pat00001
여기서, K는 구동 트랜지스터의 이동도와 기생용량에 의해 결정되는 상수값이고, Vgs는 구동 트랜지스터의 게이트와 소스 전극 사이의 전압 차, Vth는 구동 트랜지스터의 문턱 전압이다. 여기서, Vgs는 제1 노드(N1)와 제3 노드(N3)간의 전압 차, 즉 제1 트랜지스터의 게이트 전극과 소스 전극 간의 전압차이다.
상기 수학식 1에 전술한 Vgs값을 대입하면 수학식 2와 같다.
Figure pat00002
Figure pat00003
상기 수학식 2 및 3을 통해 유기 발광 다이오드(OLED)에 흐르는 전류(Ioled)는 기준 전압(Vref)과 데이터 전압(Vdata)에 의해 결정되는 것을 알 수 있다. 즉, 구동 트랜지스터인 제1 트랜지스터(T1)의 문턱 전압(Vth)에 무관하게 전류가 흐르는 것을 알 수 있다.
도 5는 도 3에 도시된 화소 회로의 다른 실시 예를 나타낸 회로도이다. 도 5에서는 설명의 편의상 제N 주사 선으로부터 순차적으로 지연되어 출력되는 주사 선을 각각 제1 주사 선(S[n]), 제2 주사 선(S[n+1]), 제3 주사 선(S[n+3])으로 도시하고, 제N 발광 제어 선(EM[n]), 제M 데이터 선(Data[m])과 접속된 화소 회로를 도시한다.
도 5를 참조하면, 유기 발광 다이오드(OLED)의 애노드 전극은 제5 트랜지스터(T5)의 소스 전극에 접속되고, 캐소드 전극은 제2 전원(ELVSS)에 접속된다. 이와 같이, 유기 발광 다이오드(OLED)는 제1 트랜지스터(T1), 즉 구동 트랜지스터를 통해 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
제2 트랜지스터(T2)는 게이트 전극이 제1 주사 선(S[n])에 접속되고 드레인 전극이 데이터 선(D[m])에 접속되고, 소스 전극이 제1 노드(N1)에 접속된다. 제2 트랜지스터(T2)는 제1 주사 선으로부터 제1 주사 신호, 즉 하이 레벨의 신호가 인가되면 턴 온되어 제1 노드(N1)에 데이터 신호를 전달한다.
제4 트랜지스터(T4)는 게이트 전극이 제3 주사 선(S[n+3])에 접속되고, 드레인 전극이 제2 노드(N1)에 접속되고, 소스 전극이 제1 노드(N1)에 접속된다. 제4 트랜지스터(T4)는 제3 주사 선으로부터 제3 주사 신호, 즉 하이 레벨의 신호가 인가되면 턴 온되어, 제1 노드(N1)와 제2 노드(N3)를 단락시킨다.
제3 트랜지스터(T3)는 게이트 전극이 제2 주사 선(S[n+1])에 접속되고, 드레인 전극이 기준 전원(Vref)에 접속되고, 소스 전극이 제2 노드(N2)에 접속된다. 제3 트랜지스터(T3)는 제2 주사 선으로부터 제2 주사 신호, 즉 하이 레벨의 신호가 인가되면 턴 온되어, 제2 노드(N2)에 기준 전원의 전압(Vref)을 인가한다.
제5 트랜지스터(T5)는 게이트 전극이 발광 제어 선(EM[n])에 접속되고, 드레인 전극이 제3 노드(N3)에 접속되고 소스 전극이 유기 발광 다이오드의 애노드 전극에 접속된다. 제5 트랜지스터(T5)는 발광 제어 선으로부터 발광 신호, 즉 하이 레벨의 신호가 인가되면 턴 온되어 구동 전류(IOLED)를 유기 발광 다이오드에 전달한다.
제1 노드(N1)와 제2 노드(N2) 사이에 접속된 제1 커패시터(C1), 제2 노드(N2)와 제3 노드(N3) 사이에 접속된 제2 커패시터(C2)는 각각 제1 노드(N1)와 제2 노드(N2) 사이의 전압값, 및 제2 노드(N2)와 제3 노드(N3) 사이의 전압값을 유지한다.
제1 트랜지스터(T1)는 게이트 전극이 제1 노드(N1)에 접속되고 드레인 전극이 제1 전원(ELVDD)에 접속되고 소스 전극이 제3 노드(N3)에 접속되어, 게이트 전극과 소스 전극 간의 전압(Vgs)이 문턱 전압을 넘는 경우, 유기 발광 다이오드를 구동하기 위한 구동 전류(IOLED)를 전달한다.
본 발명의 일 실시 예에서 제1 내지 제5 트랜지스터들(T1 내지 T5)은 모두 NMOS 트랜지스터로 구현된다. NMOS 트랜지스터는 N타입 금속 산화물 반도체(Metal Oxide Semiconductor)를 의미하며, 제어 신호의 레벨 상태가 로우 레벨이면 턴 오프되고 하이 레벨이면 턴 온된다. NMOS 트랜지스터는 PMOS 트랜지스터에 비하여 동작 속도가 빠른 장점이 있어 대면적 화면의 디스플레이를 제조하는데 유리하다.
도 6에서 설명한 화소 회로의 구동과정을 도 7의 타이밍 도를 참조하여 상세히 설명한다.
도 7을 참조하면, 제1 주사 신호(S[n]), 제2 주사 신호(S[n+1]) 및 제3 주사 신호(S[n+3])는 도 3에 도시된 주사 구동부(302)에서 출력되는 주사 선들(S1,....Sn) 중 하나의 주사 선에서 지연 출력되는 주사 신호들이다. 여기서, 제2 주사 신호(S[n+1])는 제1 주사 신호(S[n])에 대하여 1 수평 시간(1H) 만큼 지연되어 출력되고, 제3 주사 신호(S[n+3])는 제2 주사 신호(S[n+1])에 대하여 2 수평 시간(2H) 만큼 지연되어 출력된다.
도 7에 도시된 것처럼, 1 수평 기간에 인가되는 데이터 신호(Vdata)에 따라, 2 수평 기간의 길이를 갖는 제1 내지 제3 주사 신호를 인가하는데, 제1 주사 신호(S[n])와 1 수평기간만큼 지연 출력되는 제2 주사 신호(S[n+1])가 하이 레벨로 오버랩되는 구간과 발광 신호가 하이 레벨을 유지하는 구간, 즉 제1 구간에서 데이터 기입과 초기화를 수행한다. 그리고 제1 주사 신호(S[n])와 발광 신호가 로우 레벨로 천이되고, 1 수평 기간만큼 지연 출력되는 제2 주사 신호(S[n+1])가 하이 레벨을 유지하는 구간, 즉 문턱 전압 보상 구간을 1H만큼 수행한다. 따라서, 주사 신호의 하이 레벨 유지 구간을 2H 이상으로 늘림으로써 문턱 전압 보상 구간을 1H 이상으로 늘릴 수 있다. 따라서, 화소 회로를 고속으로 구동하는 경우에 문턱 전압 보상 효과를 최대화할 수 있다.
다시 도 7을 참조하면, 제1 구간은 데이터 기입 및 초기화 구간으로, 데이터 선(Data[m])으로부터 유효 데이터 신호가 인가되고, 제1 주사 신호(S[n]), 제2 주사 신호(S[n+1])와 발광 신호(EM[n])가 하이 레벨(high level)로 인가되면, 제2 트랜지스터(T2), 제3 트랜지스터(T3) 제5 트랜지스터(T5)가 턴 온된다. 제2 트랜지스터(T2)가 턴 온되어, 데이터 신호(Vdata)가 제1 노드(N1)에 전달되고, 제3 트랜지스터(T3)가 턴 온되어, 기준 전압의 전압(Vref)이 제2 노드(N2)에 인가되고, 발광 신호가 하이 레벨로 인가됨에 따라 유기 발광 다이오드(OLED)로 구동 전류가 흐르고 제3 노드(N3)는 발광시의 애노드 전압이 인가된다. 따라서, 제1 노드(N1)는 데이터 신호(Vdata)로, 제2 노드(N2)는 기준 전원의 전압(Vref)으로, 제3 노드(N3)는 발광시의 애노드 전압으로 초기화된다.
제2 구간은 문턱 전압(Vth) 보상 구간으로, 제2 주사 신호(S[n+1])가 하이 레벨을 유지하고, 제1 주사 신호(S[n]) 및 발광 신호(E[n])가 로우 레벨로 천이된다. 제3 트랜지스터(T3)는 턴 온 상태를 유지하고, 제2 트랜지스터(T2) 및 제5 트랜지스터(T5)는 턴 오프된다. 따라서, 제1 노드(N1) 및 제2 노드(N2)의 전압은 변하지 않고, 기존 인가된 전압, Vdata와 Vref를 유지하고, 제5 트랜지스터(T5)의 턴 오프에 따라 제3 노드(N3)의 전압이 애노드 전압에서 Vdata-Vth 전압까지 상승한다.
제3 구간은 발광 구간으로, 발광 신호(EM[n])가 하이 레벨로 천이되고, 제1 내지 제3 주사 신호가 로우 레벨로 인가되면, 제2 내지 제4 트랜지스터(T2 내지 T4)가 모두 턴 오프되고, 제5 트랜지스터(T5)가 턴 온된다. 제3 구간 이전에, 제3 주사 신호(S[n+3])가 하이 레벨로 인가되면 제4 트랜지스터(T4)가 턴 온되어 제1 노드(N1)와 제2 노드(N2)를 단락시키고, 제1 트랜지스터(T1)의 게이트 전극과 소스 전극 사이의 전압차, 즉 Vgs를 Vref-Vdata+Vth로 만들어 제2 커패시터(C2)에 저장한다. 그리고 발광 신호(EM[n])가 하이 레벨로 인가되면 구동 트랜지스터(T1)의 Vgs가 문턱 전압을 넘게 되어, 유기 발광 다이오드(OLED)로 구동 전류(IOLED)가 흐르게 된다.
여기서, 구동 전류(IOLED)는 상기 수학식 1에 전술한 Vgs값을 이용하여 계산하면 다음 수학식 4와 같다.
Figure pat00004
상기 수학식 4를 통해 유기 발광 다이오드(OLED)에 흐르는 전류(Ioled)는 기준 전압(Vref)과 데이터 전압(Vdata)에 의해 결정되는 것을 알 수 있다. 즉, 구동 트랜지스터인 제1 트랜지스터(T1)의 문턱 전압(Vth)에 무관하게 전류가 흐르는 것을 알 수 있다.
또한, 도 6 및 7을 참조하여 설명한 화소 회로는 도 4 및 5를 참조하여 설명한 화소 회로와 달리, 제1 주사 신호, 즉 S[n]이 하이 레벨로 인가되는 구간 내에서, 초기화와 문턱 전압 보상을 함께 수행함으로써 대면적 고해상도 패널 구동시에 주사 시간이 짧아지게 되어 문턱 전압 보상 시간이 부족해지는 단점을 해결할 수 있다. 이러한 단점은 문턱 전압 보상 성능의 감소로 이어지고 이는 불균일한 휘도를 만든다. 또한, 주사 신호와 또 다른 주사 신호 선들, 즉 S1과 S2를 사용하지 않고, 하나의 화소 회로 구동에 필요한 하나의 주사 신호선만을 사용함으로써 대면적 구현에 유리하다. 또한, 발광 신호를 사용함으로써 발광 구간을 임의로 결정할 수 있다.
이상 상세한 설명과 도면은 NMOS 트랜지스터에 한정하여 설명하였지만, PMOS로 구현(PMOS inverted OLED 구조)에서도 동일하게 적용할 수 있음은 물론이다.
이제까지 본 발명에 대하여 바람직한 실시 예를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명을 구현할 수 있음을 이해할 것이다. 그러므로 상기 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 한다.
300 : 유기 발광 표시장치
310 : 화소부
302 : 제1주사 구동부
304 : 제2주사 구동부
306 : 데이터 구동부
308 : 전원 구동부

Claims (20)

  1. 유기 발광 다이오드;
    게이트 전극이 제1 주사 선에 접속되고 제1 전극이 데이터 선에 접속되고 제2 전극이 제1 노드에 접속된 제2 트랜지스터;
    게이트 전극이 제3 주사 선에 접속되고 제 1 전극이 상기 제1 노드에 접속되고 제2 전극이 제2 노드에 접속된 제4 트랜지스터;
    게이트 전극이 제2 주사 선에 접속되고 제1 전극이 기준 전원이 접속되고 제2 전극이 상기 제2 노드에 접속된 제3 트랜지스터;
    게이트 전극이 발광 제어 선에 접속되고 제1 전극이 제3 노드에 접속되고 제2 전극이 상기 유기 발광 다이오드의 애노드 전극에 접속된 제5 트랜지스터;
    상기 제1 노드와 상기 제2 노드 사이에 접속된 제1 커패시터;
    상기 제2 노드와 상기 제3 노드 사이에 접속된 제2 커패시터; 및
    상기 게이트 전극이 상기 제1 노드에 접속되고 제1 전극이 제1 전원에 접속되고 제2 전극이 상기 제3 노드에 접속되어 상기 유기 발광 다이오드를 구동하는 제1 트랜지스터를 포함하는 화소 회로.
  2. 제 1 항에 있어서,
    상기 화소 회로는,
    상기 제1 주사 선으로부터 제1 주사 신호, 상기 제2 주사 선으로부터 제2 주사 신호 및 상기 제3 주사 선으로부터 제3 주사 신호가 출력되고,
    상기 제1 주사 신호, 상기 제2 주사 신호 및 상기 제3 주사 신호는 순차적으로 출력되는 것을 특징으로 하는 화소 회로.
  3. 제 2 항에 있어서,
    상기 제2 주사 신호는 상기 제1 주사 신호에 대하여 1 수평 시간(1H) 만큼 지연되어 출력되고, 상기 제3 주사 신호는 상기 제2 주사 신호에 대하여 2 수평 시간(2H) 만큼 지연되어 출력되는 것을 특징으로 하는 화소 회로.
  4. 제 1 항에 있어서,
    상기 제2 트랜지스터는,
    상기 제1 주사 선으로부터 제1 주사 신호에 응답하여 상기 데이터 선으로부터 데이터 신호를 상기 제1 노드에 인가하는 것을 특징으로 하는 화소 회로.
  5. 제 1 항에 있어서,
    상기 제3 트랜지스터는,
    상기 제2 주사 선으로부터 제2 주사 신호에 응답하여 상기 기준 전원의 전압을 상기 제2 노드에 인가하는 것을 특징으로 하는 화소 회로.
  6. 제 1 항에 있어서,
    상기 제4 트랜지스터는,
    상기 제3 주사 선으로부터 제3 주사 신호에 응답하여 상기 제1 노드와 상기 제2 노드를 단락시키는 것을 특징으로 하는 화소 회로.
  7. 제 2 항에 있어서,
    상기 제5 트랜지스터는,
    상기 발광 제어 선으로부터 발광 신호에 응답하여 상기 유기 발광 다이오드에 구동 전류를 공급하는 것을 특징으로 하는 화소 회로.
  8. 제 7 항에 있어서,
    상기 화소 회로는,
    상기 데이터 선으로부터 데이터 신호가 인가되고, 제1 레벨의 제1 주사 신호, 제2 주사 신호 및 발광 신호, 제2 레벨의 제3 주사 신호를 갖는 제1 구간;
    제2 레벨의 제1 주사 신호, 제3 주사 신호 및 발광 신호와, 제1 레벨의 제2 주사 신호를 갖는 제2 구간; 및
    제1 레벨의 발광 신호와, 제2 레벨의 제1 주사 신호, 제2 주사 신호 및 제3 주사 신호를 갖는 제3 구간을 갖도록 구동되는 것을 특징으로 하는 화소 회로.
  9. 제 8 항에 있어서,
    상기 제1 레벨은 상기 제1 내지 제5 트랜지스터가 턴 온되는 레벨이고,
    상기 제2 레벨은 상기 제1 내지 제5 트랜지스터가 턴 오프되는 레벨인 것을 특징으로 하는 화소 회로.
  10. 제 1 항에 있어서,
    상기 제1 내지 제5 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 화소 회로.
  11. 주사 선들로 주사 신호를 공급하고, 발광 제어 선들로 발광 신호를 공급하는 주사 구동부;
    데이터 선들로 데이터 신호를 공급하는 데이터 구동부; 및
    상기 주사 선들, 발광 제어 선들 및 데이터 선들이 교차하는 위치에 배치된 화소 회로들을 포함하며,
    상기 각각의 화소 회로는,
    유기 발광 다이오드;
    게이트 전극이 제1 주사 선에 접속되고 제1 전극이 데이터 선에 접속되고 제2 전극이 제1 노드에 접속된 제2 트랜지스터;
    게이트 전극이 제3 주사 선에 접속되고 제 1 전극이 상기 제1 노드에 접속되고 제2 전극이 제2 노드에 접속된 제4 트랜지스터;
    게이트 전극이 제2 주사 선에 접속되고 제1 전극이 기준 전원이 접속되고 제2 전극이 상기 제2 노드에 접속된 제3 트랜지스터;
    게이트 전극이 발광 제어 선에 접속되고 제1 전극이 제3 노드에 접속되고 제2 전극이 상기 유기 발광 다이오드의 애노드 전극에 접속된 제5 트랜지스터;
    상기 제1 노드와 상기 제2 노드 사이에 접속된 제1 커패시터;
    상기 제2 노드와 상기 제3 노드 사이에 접속된 제2 커패시터; 및
    상기 게이트 전극이 상기 제1 노드에 접속되고 제1 전극이 제1 전원에 접속되고 제2 전극이 상기 제3 노드에 접속되어 상기 유기 발광 다이오드를 구동하는 제1 트랜지스터를 포함하는 유기전계발광 표시장치.
  12. 제 11 항에 있어서,
    상기 주사 구동부는,
    상기 제1 주사 선으로부터 제1 주사 신호, 상기 제2 주사 선으로부터 제2 주사 신호 및 상기 제3 주사 선으로부터 제3 주사 신호를 출력하고,
    상기 제1 주사 신호, 상기 제2 주사 신호 및 상기 제3 주사 신호를 순차적으로 출력하는 것을 특징으로 하는 유기전계발광 표시장치.
  13. 제 12 항에 있어서,
    상기 주사 구동부는,
    상기 제2 주사 신호를 상기 제1 주사 신호에 대하여 1 수평 시간(1H) 만큼 지연하여 출력하고, 상기 제3 주사 신호를 상기 제2 주사 신호에 대하여 2 수평 시간(2H) 만큼 지연하여 출력하는 것을 특징으로 하는 유기전계발광 표시장치.
  14. 제 9 항에 있어서,
    상기 화소 회로는,
    상기 데이터 선으로부터 데이터 신호가 인가되고, 제1 레벨의 제1 주사 신호, 제2 주사 신호 및 발광 신호, 제2 레벨의 제3 주사 신호를 갖는 제1 구간;
    제2 레벨의 제1 주사 신호, 제3 주사 신호 및 발광 신호와, 제1 레벨의 제2 주사 신호를 갖는 제2 구간; 및
    제1 레벨의 발광 신호와, 제2 레벨의 제1 주사 신호, 제2 주사 신호 및 제3 주사 신호를 갖는 제3 구간을 갖도록 구동되는 것을 특징으로 하는 유기전계발광 표시장치.
  15. 제 14 항에 있어서,
    상기 제1 레벨은 상기 제1 내지 제5 트랜지스터가 턴 온되는 레벨이고,
    상기 제2 레벨은 상기 제1 내지 제5 트랜지스터가 턴 오프되는 레벨인 것을 특징으로 하는 유기전계발광 표시장치.
  16. 유기 발광 다이오드; 게이트 전극이 제1 주사 선에 접속되고 제1 전극이 데이터 선에 접속되고 제2 전극이 제1 노드에 접속된 제2 트랜지스터; 게이트 전극이 제3 주사 선에 접속되고 제 1 전극이 상기 제1 노드에 접속되고 제2 전극이 제2 노드에 접속된 제4 트랜지스터; 게이트 전극이 제2 주사 선에 접속되고 제1 전극이 기준 전원이 접속되고 제2 전극이 상기 제2 노드에 접속된 제3 트랜지스터; 게이트 전극이 발광 제어 선에 접속되고 제1 전극이 제3 노드에 접속되고 제2 전극이 상기 유기 발광 다이오드의 애노드 전극에 접속된 제5 트랜지스터; 상기 제1 노드와 상기 제2 노드 사이에 접속된 제1 커패시터; 상기 제2 노드와 상기 제3 노드 사이에 접속된 제2 커패시터; 및 상기 게이트 전극이 상기 제1 노드에 접속되고 제1 전극이 제1 전원에 접속되고 제2 전극이 상기 제3 노드에 접속되어 상기 유기 발광 다이오드를 구동하는 제1 트랜지스터를 포함하는 화소 회로의 구동 방법으로서,
    상기 데이터 선으로부터 데이터 신호가 인가되고, 제1 레벨의 제1 주사 신호, 제2 주사 신호 및 발광 신호를 인가하여 상기 제2 트랜지스터, 상기 제3 트랜지스터, 상기 제5 트랜지스터를 턴 온시키고, 제2 레벨의 제3 주사 신호를 인가하여 상기 제4 트랜지스터를 턴 오프시킴으로써 상기 화소 회로에 데이터를 기입하고, 상기 화소 회로를 초기화하는 단계;
    상기 제2 레벨의 제1 주사 신호, 제3 주사 신호 및 발광 신호를 인가하여 상기 제2 트랜지스터, 상기 제4 트랜지스터 및 상기 제5 트랜지스터를 턴 오프시키고, 상기 제1 레벨의 제2 주사 신호를 인가하여 제3 트랜지스터를 턴 온시킴으로써 상기 제1 트랜지스터의 문턱 전압을 보상하는 단계;
    상기 제1 레벨의 발광 신호를 인가하여 상기 제5 트랜지스터를 턴 온시키고, 제2 레벨의 제1 주사 신호, 제2 주사 신호 및 제3 주사 신호를 인가하여 상기 제2 내지 제4 트랜지스터를 턴 오프시킴으로써 상기 유기발광 다이오드를 발광시키는 단계를 포함하는 화소 회로 구동 방법.
  17. 제 16 항에 있어서,
    상기 제1 레벨은 상기 제1 내지 제5 트랜지스터가 턴 온되는 레벨이고,
    상기 제2 레벨은 상기 제1 내지 제5 트랜지스터가 턴 오프되는 레벨인 것을 특징으로 하는 화소 회로 구동 방법.
  18. 제 16 항에 있어서,
    상기 제1 주사 신호, 상기 제2 주사 신호 및 상기 제3 주사 신호는 순차적으로 인가되는 것을 특징으로 하는 화소 회로 구동 방법.
  19. 제 16 항에 있어서,
    상기 제2 주사 신호는 상기 제1 주사 신호에 대하여 1 수평 시간(1H) 만큼 지연하고, 상기 제3 주사 신호는 상기 제2 주사 신호에 대하여 2 수평 시간(2H) 만큼 지연하여 인가하는 것을 특징으로 하는 화소 회로 구동 방법.
  20. 제 16 항에 있어서,
    상기 제1 내지 제5 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 화소 회로 구동 방법.
KR1020100000571A 2010-01-05 2010-01-05 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법 KR101074811B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100000571A KR101074811B1 (ko) 2010-01-05 2010-01-05 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법
US12/869,721 US8284136B2 (en) 2010-01-05 2010-08-26 Pixel circuit, organic light emitting display, and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100000571A KR101074811B1 (ko) 2010-01-05 2010-01-05 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20110080388A true KR20110080388A (ko) 2011-07-13
KR101074811B1 KR101074811B1 (ko) 2011-10-19

Family

ID=44224459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100000571A KR101074811B1 (ko) 2010-01-05 2010-01-05 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법

Country Status (2)

Country Link
US (1) US8284136B2 (ko)
KR (1) KR101074811B1 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130029992A (ko) * 2011-09-16 2013-03-26 엘지디스플레이 주식회사 발광표시장치
KR20130045096A (ko) * 2011-10-25 2013-05-03 엘지디스플레이 주식회사 발광다이오드표시장치
KR101507259B1 (ko) * 2011-08-09 2015-03-30 파나소닉 주식회사 화상 표시 장치
KR101528147B1 (ko) * 2011-10-14 2015-06-12 엘지디스플레이 주식회사 발광표시장치
CN106652910A (zh) * 2016-10-31 2017-05-10 昆山工研院新型平板显示技术中心有限公司 像素电路及其驱动方法和有机发光显示器
CN108352150A (zh) * 2015-10-27 2018-07-31 索尼公司 显示装置、用于驱动显示装置的方法、显示元件以及电子设备
KR20190055304A (ko) * 2017-11-14 2019-05-23 삼성디스플레이 주식회사 표시 장치
KR20200082964A (ko) * 2018-12-31 2020-07-08 엘지디스플레이 주식회사 표시 장치
US10720110B2 (en) 2016-12-28 2020-07-21 Lg Display Co., Ltd. Electroluminescent display and method of driving the same
KR20210085513A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 픽셀 어레이 기판과 이를 포함한 표시장치

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101351416B1 (ko) * 2010-05-18 2014-01-14 엘지디스플레이 주식회사 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로
CN102708819B (zh) * 2012-05-10 2014-08-13 北京京东方光电科技有限公司 一种像素驱动电路及其驱动方法、阵列基板和显示装置
KR101928379B1 (ko) * 2012-06-14 2018-12-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 구동방법
CN102930822B (zh) * 2012-11-12 2014-12-24 京东方科技集团股份有限公司 像素电路、显示装置和像素电路的驱动方法
KR101987933B1 (ko) * 2012-12-13 2019-06-12 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN104077999B (zh) * 2013-03-28 2016-11-23 群创光电股份有限公司 像素电路及其驱动方法与显示面板
CN103218972B (zh) * 2013-04-15 2015-08-05 京东方科技集团股份有限公司 像素电路、像素电路驱动方法及显示装置
KR101413585B1 (ko) 2013-05-29 2014-07-04 숭실대학교산학협력단 전압 보상형 화소회로 및 그 구동방법
KR20150040447A (ko) * 2013-10-07 2015-04-15 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
TWI517125B (zh) * 2014-04-09 2016-01-11 友達光電股份有限公司 畫素驅動電路
US20160063922A1 (en) * 2014-08-26 2016-03-03 Apple Inc. Organic Light-Emitting Diode Display
CN104318897B (zh) * 2014-11-13 2017-06-06 合肥鑫晟光电科技有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN104751779A (zh) * 2014-11-25 2015-07-01 上海和辉光电有限公司 显示装置、oled像素驱动电路及其驱动方法
CN104464641B (zh) * 2014-12-30 2017-03-08 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示装置
US9947737B2 (en) * 2015-03-09 2018-04-17 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel structure having high aperture ratio and circuit
CN104700778B (zh) * 2015-03-27 2017-06-27 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN104715726A (zh) 2015-04-07 2015-06-17 合肥鑫晟光电科技有限公司 像素驱动电路、像素驱动方法和显示装置
JP2016206659A (ja) * 2015-04-16 2016-12-08 株式会社半導体エネルギー研究所 表示装置および電子機器、並びに表示装置の駆動方法
KR102390374B1 (ko) * 2015-06-24 2022-04-25 삼성전자주식회사 화소 회로, 화소 회로의 구동 방법, 및 유기 발광 표시 장치
CN105161051A (zh) 2015-08-21 2015-12-16 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板及显示装置
CN105096838B (zh) * 2015-09-25 2018-03-02 京东方科技集团股份有限公司 显示面板及其驱动方法和显示装置
CN105489163A (zh) * 2016-01-04 2016-04-13 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置
TWI569248B (zh) * 2016-02-18 2017-02-01 友達光電股份有限公司 畫素電路以及驅動方法
JP6733361B2 (ja) * 2016-06-28 2020-07-29 セイコーエプソン株式会社 表示装置及び電子機器
KR20180067768A (ko) * 2016-12-12 2018-06-21 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치
CN106531074B (zh) * 2017-01-10 2019-02-05 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN106611585B (zh) * 2017-03-01 2019-04-05 上海天马微电子有限公司 一种驱动电路、显示面板及显示装置
CN106910460B (zh) * 2017-04-28 2019-07-19 深圳市华星光电半导体显示技术有限公司 像素驱动电路和显示面板
CN108877669A (zh) * 2017-05-16 2018-11-23 京东方科技集团股份有限公司 一种像素电路、驱动方法及显示装置
CN107068060B (zh) * 2017-06-14 2019-09-24 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路及像素驱动方法
WO2019014939A1 (en) * 2017-07-21 2019-01-24 Huawei Technologies Co., Ltd. PIXEL CIRCUIT FOR A DISPLAY DEVICE
US10504441B2 (en) 2017-08-24 2019-12-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel internal compensation circuit and driving method
CN107393478B (zh) * 2017-08-24 2019-12-24 深圳市华星光电半导体显示技术有限公司 像素内部补偿电路及驱动方法
CN107369412B (zh) * 2017-09-05 2023-05-23 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
KR102480481B1 (ko) * 2017-09-22 2022-12-26 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI688942B (zh) * 2018-06-14 2020-03-21 友達光電股份有限公司 閘極驅動裝置
CN109147673B (zh) * 2018-09-19 2020-08-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN109584785B (zh) * 2019-01-21 2021-03-26 惠科股份有限公司 一种显示面板的驱动电路、驱动方法及显示装置
CN109712570B (zh) * 2019-03-08 2020-12-08 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
US10783830B1 (en) 2019-05-14 2020-09-22 Sharp Kabushiki Kaisha TFT pixel threshold voltage compensation circuit with short programming time
CN110379369A (zh) * 2019-05-27 2019-10-25 福建华佳彩有限公司 一种像素补偿电路及驱动方法
CN111028786A (zh) * 2019-12-31 2020-04-17 上海视欧光电科技有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
CN113966528B (zh) * 2020-03-12 2024-03-19 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
CN114766048B (zh) * 2020-11-03 2023-08-11 京东方科技集团股份有限公司 像素电路及驱动方法、显示面板、显示装置
CN112419967B (zh) * 2020-11-19 2022-04-12 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN116312358A (zh) * 2022-12-28 2023-06-23 惠科股份有限公司 像素驱动电路、像素驱动方法以及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100602363B1 (ko) * 2005-01-10 2006-07-18 삼성에스디아이 주식회사 발광제어구동부 및 그를 이용한 발광 표시장치
KR100873078B1 (ko) * 2007-04-10 2008-12-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
KR100889675B1 (ko) * 2007-10-25 2009-03-19 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
KR101547225B1 (ko) 2007-12-26 2015-08-26 티피오 디스플레이스 코포레이션 전류 샘플링 방법 및 회로
EP2075909A3 (en) * 2007-12-26 2016-10-12 TPO Displays Corp. Current sampling method and circuit

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101507259B1 (ko) * 2011-08-09 2015-03-30 파나소닉 주식회사 화상 표시 장치
US9324258B2 (en) 2011-08-09 2016-04-26 Joled Inc Display apparatus
KR20130029992A (ko) * 2011-09-16 2013-03-26 엘지디스플레이 주식회사 발광표시장치
KR101868474B1 (ko) * 2011-09-16 2018-06-18 엘지디스플레이 주식회사 발광표시장치
KR101528147B1 (ko) * 2011-10-14 2015-06-12 엘지디스플레이 주식회사 발광표시장치
KR101878177B1 (ko) * 2011-10-25 2018-07-13 엘지디스플레이 주식회사 발광다이오드표시장치
KR20130045096A (ko) * 2011-10-25 2013-05-03 엘지디스플레이 주식회사 발광다이오드표시장치
CN108352150A (zh) * 2015-10-27 2018-07-31 索尼公司 显示装置、用于驱动显示装置的方法、显示元件以及电子设备
CN106652910A (zh) * 2016-10-31 2017-05-10 昆山工研院新型平板显示技术中心有限公司 像素电路及其驱动方法和有机发光显示器
US10720110B2 (en) 2016-12-28 2020-07-21 Lg Display Co., Ltd. Electroluminescent display and method of driving the same
KR20190055304A (ko) * 2017-11-14 2019-05-23 삼성디스플레이 주식회사 표시 장치
US11967276B2 (en) 2017-11-14 2024-04-23 Samsung Display Co., Ltd. Display device
KR20200082964A (ko) * 2018-12-31 2020-07-08 엘지디스플레이 주식회사 표시 장치
US10971064B2 (en) 2018-12-31 2021-04-06 Lg Display Co., Ltd. Display apparatus
US11386842B2 (en) 2018-12-31 2022-07-12 Lg Display Co., Ltd. Display apparatus
KR20210085513A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 픽셀 어레이 기판과 이를 포함한 표시장치

Also Published As

Publication number Publication date
KR101074811B1 (ko) 2011-10-19
US8284136B2 (en) 2012-10-09
US20110164016A1 (en) 2011-07-07

Similar Documents

Publication Publication Date Title
KR101074811B1 (ko) 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법
KR101117731B1 (ko) 화소 회로 및 유기전계발광 표시 장치, 및 이의 구동 방법
KR101030002B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시 장치
KR101030004B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시 장치
US10565929B2 (en) Organic light emitting display
KR101042956B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시장치
KR101058108B1 (ko) 화소 회로 및 이를 이용한 유기 발광 표시장치
JP4396848B2 (ja) 発光表示装置
US8552943B2 (en) Pixel circuit including N-type transistors and organic electroluminescent display apparatus using the same
KR101117729B1 (ko) 화소 회로, 및 유기전계발광 표시장치 및 이의 휘도 제어 방법
KR101058107B1 (ko) 화소 회로 및 이를 이용한 유기 발광 표시장치
KR100926634B1 (ko) 유기 전계발광 표시장치
US9583042B2 (en) Display device having a power providing line
KR100560482B1 (ko) 발광표시 장치 및 그 화소회로
US9076388B2 (en) Pixel and organic light emitting display using the same
KR101985222B1 (ko) 유기발광표시장치 및 그 구동방법
KR20090094696A (ko) 유기발광다이오드 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9