KR20210085513A - 픽셀 어레이 기판과 이를 포함한 표시장치 - Google Patents

픽셀 어레이 기판과 이를 포함한 표시장치 Download PDF

Info

Publication number
KR20210085513A
KR20210085513A KR1020190178612A KR20190178612A KR20210085513A KR 20210085513 A KR20210085513 A KR 20210085513A KR 1020190178612 A KR1020190178612 A KR 1020190178612A KR 20190178612 A KR20190178612 A KR 20190178612A KR 20210085513 A KR20210085513 A KR 20210085513A
Authority
KR
South Korea
Prior art keywords
evdd
voltage
line
gate
pixels
Prior art date
Application number
KR1020190178612A
Other languages
English (en)
Other versions
KR102646056B1 (ko
Inventor
김경민
한인효
박은지
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190178612A priority Critical patent/KR102646056B1/ko
Priority to US17/135,919 priority patent/US11653538B2/en
Publication of KR20210085513A publication Critical patent/KR20210085513A/ko
Application granted granted Critical
Publication of KR102646056B1 publication Critical patent/KR102646056B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/062—Waveforms for resetting a plurality of scan lines at a time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 픽셀 어레이와 이를 포함한 표시장치에 관한 것으로, 제1 제어 노드와 제2 제어 노드의 전압에 따라 고전위 전압과 저전위 전압 사이에서 스윙하는 교류 구동 전압을 출력하는 EVDD 구동부; 및 데이터 라인과 게이트 라인에 연결되고, 상기 EVDD 구동부의 출력 노드를 공유하여 상기 교류 구동 전압을 공급 받는 다수의 서브 픽셀들을 포함한다. 상기 서브 픽셀들 각각은 발광 소자, 게이트-소스간 전압에 따라 상기 발광 소자에 전류를 공급하는 구동 소자, 스캔 신호에 따라 턴-온되어 상기 데이터 라인을 상기 구동 소자의 게이트에 연결하는 스위치 소자, 및 상기 구동 소자의 게이트와 소스 사이에 연결된 커패시터를 포함한다.

Description

픽셀 어레이 기판과 이를 포함한 표시장치{PIXEL ARRAY SUBSTRATE AND DISPLAY DEVICE INCLUDING PIXEL ARRAY}
본 발명은 픽셀의 구동 소자로 이용되는 트랜지스터의 열화를 줄여 잔상을 줄일 수 있는 픽셀 어레이 기판과 이를 포함한 표시장치에 관한 것이다.
전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
유기 발광 표시장치의 픽셀들은 OLED와, 게이트-소스간 전압에 따라 OLED에 전류를 공급하여 OLED를 구동하는 구동소자를 포함한다. 유기 발광 표시장치의 OLED는 애노드 및 캐소드와, 이 전극들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. OLED에 전류가 흐를 때 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자가 형성되고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.
구동 소자는 MOSFET(metal oxide semiconductor field effect transistor) 구조의 TFT로 구현될 수 있다. 구동 소자는 모든 픽셀들 간에 그 전기적 특성이 균일하여야 하지만 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 차이가 있을 수 있고 디스플레이 구동 시간의 경과에 따라 변할 수 있다. 이러한 구동 소자의 전기적 특성 편차를 보상하기 위해, 전계 발광 표시장치에 내부 보상 방법과 외부 보상 방법이 적용될 수 있다. 내부 보상 방법은 구동 소자의 전기적 특성에 따라 변하는 구동 소자의 게이트-소스 간 전압(Vgs)을 샘플링하고 그 게이트-소스간 전압만큼 데이터 전압을 보상한다. 구동 소자는 트랜지스터(transistor)로 구현될 수 있다. 외부 보상 방법은 구동 소자의 전기적 특성에 따라 변하는 픽셀의 전압을 센싱하고, 센싱된 전압을 바탕으로 외부 회로에서 입력 영상의 데이터를 변조함으로써 픽셀들 간 구동 소자의 전기적 특성 편차를 보상한다.
픽셀들의 응답 특성을 개선하기 위하여 다음 픽셀 데이터 전에 블랙 계조의 데이터를 픽셀들에 기입할 수 있다. 이를 위하여, 게이트 구동부에 입력되는 클럭 페이즈(Clock phase)가 추가되어야 한다.
외부 보상 방법을 구현하기 위하여 픽셀 회로에 센싱용 트랜지스터와 센싱 라인 등이 추가되어야 한다.
픽셀들에 가로 방향의 EVDD 라인이 연결될 수 있다. 가로 방향의 EVDD 라인의 전압 강하로 인하여 화면 상에서 수평 크로스토크(horizontal crosstalk)가 발생될 수 있다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다.
본 발명은 BDI(Black Data Insertion)을 간단히 구현하고 별도의 센싱용 트랜지스터와 센싱 라인 없이 센싱이 가능한 단순한 픽셀 회로를 구현할 수 있는 픽셀 어레이와 이를 포함한 표시장치를 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 픽셀 회로는 제1 제어 노드와 제2 제어 노드의 전압에 따라 고전위 전압과 저전위 전압 사이에서 스윙하는 교류 구동 전압을 출력하는 EVDD 구동부; 및 데이터 라인과 게이트 라인에 연결되고, 상기 EVDD 구동부의 출력 노드를 공유하여 상기 교류 구동 전압을 공급 받는 다수의 서브 픽셀들을 포함한다. 상기 서브 픽셀들 각각은 발광 소자, 게이트-소스간 전압에 따라 상기 발광 소자에 전류를 공급하는 구동 소자, 스캔 신호에 따라 턴-온되어 상기 데이터 라인을 상기 구동 소자의 게이트에 연결하는 스위치 소자, 및 상기 구동 소자의 게이트와 소스 사이에 연결된 커패시터를 포함한다.
본 발명의 표시장치는 상기 픽셀 회로를 포함한다.
본 발명은 트랜지스터들(DT, M1)과 하나의 커패시터(Cst)를 포함한 가장 간단한 2T1C 회로로 픽셀 회로를 구현한다. 이러한 픽셀 회로를 포함한 다수의 서브 픽셀들이 픽셀 어레이에 내장된 EVDD 구동부를 공유한다. 본 발명은 서브 픽셀들을 센싱하기 위한 별도의 센싱 라인 없이 EVDD 라인을 통해 서브 픽셀들을 센싱함으로써 센싱 라인과 센싱용 트랜지스터를 픽셀 어레이에서 제거할 수 있다. 센싱 모드에서 데이터 라인에 인가되는 센싱용 전압으로 센싱될 서브 픽셀들이 개별 선택될 수 있다.
본 발명은 2T1C 회로를 내부 보상 방법으로 구동하여 센싱부를 제거할 수 있으므로 회로 비용을 절감할 수 있다.
본 발명은 픽셀 어레이 내에서 가로 방향의 긴 EVDD 라인을 제거하여 수평 크로스토크를 방지할 수 있다.
본 발명은 센싱 모드에서 교류 EVDD를 이용하여 간단한 BDI를 구현할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 2는 픽셀 회로에 연결된 외부 보상 회로를 보여 주는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 교류 EVDD 구동부를 상세히 보여 주는 회로도와 구동 방법을 보여 주는 파형도이다.
도 4는 픽셀 어레이에 배치된 컬럼 방향의 EVDD 라인들과 라인 방향의 제어 라인들을 보여 주는 도면이다.
도 5는 제1 EVDD 라인을 포함한 서브 픽셀의 센싱 경로의 일 예를 보여 주는 도면이다.
도 6은 RGB 서브 픽셀들에 공통으로 연결된 브랜치 EVDD 라인을 보여 주는 등가 회로도이다.
도 7은 서브 픽셀들의 센싱 순서를 보여 주는 도면이다.
도 8은 교류 EVDD의 PWM(Pulse Width Modulation) 변조를 이용한 픽셀들의 휘도 조정과 BDI(Black Data Insertion)를 구현한 예를 보여 주는 도면이다.
도 9는 DRD(Double Rate Driving) 구동이 가능한 픽셀 어레이의 일 예를 보여 주는 도면이다.
도 10은 도 9에 도시된 서브 픽셀들의 내부 보상 방법의 일 예를 보여 주는 파형도이다.
도 11a 내지 도 11d는 도 10에 도시된 제1 내지 제4 단계(P1 ~ P4)에서 픽셀 회로의 전류 흐름과 주요 노드들의 전압을 보여 주는 도면들이다.
도 12는 교류 EVDD를 이용한 BDI 제어 방법을 보여 주는 도면이다.
도 13은 EVDD 라인을 통한 서브 픽셀의 센싱 방법을 보여 주는 회로도이다.
도 14 및 도 15는 센싱 방법을 보여 주는 파형도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서 상에서 언급된 "구비한다", "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.
구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.
이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
본 발명의 표시장치에서 픽셀 회로, EVDD 제어부, 게이트 구동부 등은 구동 소자와 스위치 소자를 포함한다. 구동 소자와 스위치 소자는 n 채널 트랜지스터(NMOS)와 p 채널 트랜지스터(PMOS) 중 하나 이상의 트랜지스터로 구현될 수 있다. 트랜지스터는 산화물 반도체 패턴을 갖는 Oxide 트랜지스터 또는, 저온 폴리 실리콘(Low Temperature Poly-Silicon, LTPS) 반도체 패턴을 갖는 LTPS 트랜지스터로 구현될 수 있다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 트랜지스터는 표시패널(100) 상에서 TFT(Thin　Film Transistor)으로 구현될 수 있다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 TFT에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터(NMOS)에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터(PMOS)에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 따라서, 소스와 드레인은 인가 전압에 따라 변경될 수 있기 때문에 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
스위치 소자들로 이용되는 TFT의 게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙한다. 게이트 온 전압은 TFT의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 TFT의 문턱 전압 보다 낮은 전압으로 설정된다. TFT는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. NMOS의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. PMOS의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 본 발명의 표시장치는 외부 보상 회로가 적용된 예를 중심으로 설명하기로 한다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다. 도 2는 픽셀 회로에 연결된 외부 보상 회로를 보여 주는 회로도이다.
도 1a 내지 도 2를 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100)과, 표시패널 구동회로(110, 120, 140, 150), 전원부(200) 등을 포함한다.
이 표시장치의 픽셀들은 입력 영상의 픽셀 데이터가 픽셀들에 기입되어 화면 상에 영상이 표시되는 노멀 구동 모드(Normal driving mode)와, 픽셀들의 전기적 특성이 센싱되는 센싱 모드(sensing mode)로 구동될 수 있다.
노멀 구동 모드에서, 표시패널 구동회로(110, 120, 140, 150)는 타이밍 콘트롤러(130)의 제어 하에 매 프레임 기간마다 액티브 구간 동안 픽셀 데이터를 픽셀들에 기입하여 픽셀들을 구동한다. 센싱 모드에서 표시패널 구동회로(110, 120, 140, 150)는 타이밍 콘트롤러(130)의 제어 하에 표시장치의 전원이 인가되기 시작하는 파워 온(power on) 시간, 버티컬 블랭크 구간(VB), 파워 오프(power off) 시간에 서브 픽셀별로 구동 소자(DT)의 전기적 특성을 센싱하고, 그 센싱 결과에 따라 보상값을 선택하여 구동 소자의 전기적 특성 변화를 보상할 수 있다.
표시패널(100)의 화면은 입력 영상을 표시하는 픽셀 어레이(AA)를 포함한다. 픽셀 어레이(AA)는 다수의 데이터 라인들(102), 데이터 라인들(102)과 교차되는 다수의 게이트 라인들(104), 및 픽셀들을 포함한다.
픽셀들은 데이터 라인들(DL)과 게이트 라인들(GL)에 의해 정의된 매트릭스 형태로 화면(AA) 상에 배치될 수 있다. 픽셀들은 매트릭스 형태 이외에도 동일한 색을 발광하는 픽셀을 공유하는 형태, 스트라이프 형태, 다이아몬드 형태 등 픽셀 어레이(AA) 상에 다양한 방법으로 배치될 수 있다.
픽셀 어레이는 픽셀 컬럼(Column)과, 픽셀 컬럼과 교차되는 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 컬럼은 컬럼 방향(y축)을 따라 배치된 픽셀들을 포함한다. 픽셀 라인은 컬럼 방향(y축)과 직교되는 라인 방향(x축)을 따라 배치된 픽셀들을 포함한다. 1 수직 기간은 1 프레임 분량의 픽셀 데이터를 화면의 모든 픽셀들에 기입(write)하는데 필요한 1 프레임 기간이다. 1 수평 기간(1H)은 게이트 라인을 공유하는 1 픽셀 라인의 픽셀들에 기입될 픽셀 데이터를 1 픽셀 라인의 픽셀들에 기입하는데 필요한 스캔 시간이다. 1 수평 기간은 1 프레임 기간을 m 개의 픽셀 라인(L1~Lm) 개수로 나눈 시간이다.
픽셀들 각각은 컬러 구현을 위하여 적색(Red, R) 서브 픽셀, 녹색(Green, G) 서브 픽셀, 청색(Blue, B) 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수도 있다. 서브 픽셀들(101) 각각은 동일한 픽셀 회로를 포함한다. 이하에서 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다. 픽셀들에 공통으로 공급되는 전원은 픽셀 구동 전압(이하 “EVDD”라 함)과 저전위 전원 전압(이하, “EVSS”라 함)을 포함한다.
다수의 서브 픽셀들은 EVDD 구동부(150)의 출력 노드를 공유하여 EVDD 구동부(150)로부터 공급되는 교류 EVDD로 구동된다.
유기 발광 표시장치의 경우, 픽셀 회로는 발광 소자, 구동 소자, 하나 이상의 스위치 소자, 및 커패시터를 포함할 수 있다. 발광 소자는 OLED로 구현될 수 있다. OLED의 전류는 구동 소자의 게이트-소스간 전압(Vgs)에 따라 조절될 수 있다. 구동 소자와 스위치 소자는 트랜지스터로 구현될 수 있다. 픽셀 회로는 데이터 라인(102)과 게이트 라인(104)에 연결된다. 서브 픽셀들(101) 각각은 동일한 픽셀 회로를 포함할 수 있다.
표시패널(100) 상에 도시하지 않는 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.
표시패널 구동회로(110, 120, 140, 150)는 데이터 구동부(110)와 게이트 구동부(120), EVDD 제어부(140), EVDD 구동부(150) 등을 포함한다.
데이터 구동부(110)와 데이터 라인들(102) 사이에 배치된 디멀티플렉서(Demultiplexer)가 배치될 수 있다. 디멀티플렉서는 도 1에서 생략되어 있다. 디멀티플렉서는 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치된다. 디멀티플렉서는 데이터 구동부(110)의 출력 채널들과 다수의 데이터 라인들 사이에 연결된 다수의 스위치 소자들을 이용하여 소스 드라이브 IC(SIC)의 한 채널을 통해 연속으로 출력되는 데이터 전압(Vdata)을 데이터 라인들(102)로 시분할 분배한다. 디멀티플렉서에 의해 데이터 구동부(110)의 한 채널이 다수의 데이터 라인들에 시분할 연결되기 때문에 데이터 라인들(102)의 개수가 감소될 수 있다.
표시패널 구동회로(110, 120, 140, 150)는 노멀 구동 모드에서 타이밍 콘트롤러(Timing controller, TCON)(130)의 제어 하에 표시패널(100)의 픽셀들에 입력 영상의 데이터를 기입하여 화면 상에 입력 영상을 표시한다. 표시패널 구동회로(110, 120)는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 구비할 수 있다. 터치 센서 구동부는 도 1에서 생략되어 있다. 모바일 기기나 웨어러블 기기에서 표시패널 구동회로, 타이밍 콘트롤러(130) 그리고 전원 회로는 하나의 집적 회로에 집적될 수 있다.
데이터 구동부(110)는 하나 이상의 소스 드라이브 IC(Source Drive Integrated Circuit, SIC)로 구현될 수 있다. 데이터 구동부(110)는 도 2에 도시된 바와 같이 타이밍 콘트롤러(130)로부터 수신된 픽셀 데이터(DATA)를 데이터 전압으로 변환하는 디지털-아날로그 변환기(Digital to Analog converter: 이하 “DAC”라 함)(21)를 포함할 수 있다. 또한, 데이터 구동부(110)는 외부 보상 회로의 적어도 일부를 더 포함할 수 있다. 예를 들어, 데이터 구동부(110)는 센싱부(111)를 더 포함할 수 있다.
데이터 구동부(110)의 DAC(21)는 매 프레임 기간마다 타이밍 콘트롤러(130)로부터 수신되는 입력 영상의 픽셀 데이터(디지털 데이터)를 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 출력한다. 데이터 전압(Vdata)은 데이터 라인(102)을 통해 픽셀들에 인가된다.
게이트 구동부(120)는 픽셀 어레이(AA)의 TFT 어레이와 함께 표시패널(100) 상의 베젤(bezel, BZ) 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(104)로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(104)에 순차적으로 공급할 수 있다. 게이트 신호는 스캔 신호(SCAN)를 포함할 수 있다.
데이터 전압(Vdata)은 입력 영상의 데이터 전압과 센싱용 전압으로 나뉠 수 있다. 입력 영상의 데이터 전압은 노멀 구동 모드에서 입력되는 픽셀 데이터의 계조 전압이다. 센싱용 전압은 입력 영상 데이터와 무관하게 설정된 소정의 전압일 수 있다. 센싱용 전압은 센싱 모드에서 구동 소자(DT)의 게이트 전압을 미리 설정된 전압 레벨로 설정하기 위한 전압이다.
스캔 신호(SCAN)는 게이트 온 전압(VGH)과 게이트 오프 전압(VGL) 사이에서 스윙(swing)하는 펄스로 발생될 수 있다. 픽셀 회로의 스위치 소자(M1)는 스캔 신호(SCAN)의 게이트 온 전압(VGH)에 따라 턴-온(turn-on)된다.
EVDD 제어부(140)와 EVDD 구동부(150)는 하이 전압(EVDD_H)와 로우 전압(EVDD_L) 사이에서 스윙(swing)하는 교류 EVDD를 발생한다.
EVDD 제어부(140)는 도 1a에 도시된 바와 같이 베젤(BZ)에 배치되고, EVDD 구동부(150)는 픽셀 어레이(AA) 내에 배치될 수 있다. 다른 실시예로, 도 1b에 도시된 바와 같이 EVDD 제어부(140)와 EVDD 구동부(150)가 픽셀 어레이(AA) 내에 배치될 수 있다.
전원부(200)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이와 표시패널 구동회로의 구동에 필요한 직류(DC) 전압을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck converter), 부스트 변환기(Boost converter), 벅-부스트 변환기(Buck-Boost converter) 등을 포함할 수 있다. 전원부(200)는 호스트 시스템으로부터의 직류 입력 전압을 조정하여 감마 기준 전압, 게이트 온 전압(VGH). 게이트 오프 전압(VGL), 하프 VDD(HVDD), EVDD의 하이 전압(EVDD_H) 및 로우 전압(EVDD_L), EVSS 등의 직류 전압을 발생할 수 있다. EVDD_L은 EVSS와 같은 전압일 수 있으나 이에 한정되지 않는다. 감마 기준 전압은 데이터 구동부(110)에 공급된다. 감마 기준 전압은 분압 회로를 통해 계조별로 분압되어 소스 드라이브 IC(SIC)의 DAC(21)에 공급된다. 하프 VDD 전압은 VDD 대비 1/2 전압으로 낮으며 소스 드라이브 IC(SIC)의 출력 버퍼 구동 전압으로 이용될 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 입력 영상의 픽셀 데이터(DATA)를 소스 드라이브 IC(SIC)에 전송한다. 타이밍 콘트롤러(130)는 픽셀 데이터(DATA)와 동기되는 타이밍 신호를 수신하고 이 타이밍 신호를 이용하여 표시패널 구동회로(110, 120, 140)의 동작 타이밍을 제어한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭 신호(DCLK) 및 데이터 인에이블신호(DE) 등을 포함할 수 있다. 타이밍 콘트롤러(130) 내에서 데이터 인에이블 신호(DE)를 카운터하여 수직 기간 타이밍과 수평 기간 타이밍을 생성할 수 있다. 이 경우, 타이밍 콘트롤러(130)에 수신된 타이밍 신호에서 수직 동기신호(Vsync)와 수평 동기신호(Hsync)가 생략될 수 있다.
타이밍 콘트롤러(130)는 외부 보상 회로에 연결된 경우, 도시하지 않은 호스트 시스템으로부터 입력된 입력 영상의 픽셀 데이터(DATA)를 구동 소자의 전기적 특성의 센싱 결과를 반영하여 변조하여 구동 소자의 전기적 특성 변화를 보상할 수 있다.
타이밍 콘트롤러(130)는 프레임 레이트(Frame rate)를 입력 프레임 주파수 이상의 주파수로 조정할 수 있다. 예를 들어, 타이밍 콘트롤러(130)는 입력 프레임 주파수를 i 배 체배하여 프레임 주파수×i(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 표시패널 구동부(110, 120)의 동작 타이밍을 제어할 수 있다. 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로 표시패널 구동회로(110, 120, 140, 150)의 동작 타이밍을 제어하기 위한 제어신호들을 발생하여 표시패널 구동회로(110, 120, 140, 150)를 제어한다. 타이밍 콘트롤러(130)로부터 제어신호들 중 일부의 전압 레벨은 도시하지 않은 레벨 시프터(Level shifter)를 통해 게이트 온 전압(VGH)과 게이트 오프 전압(VGL)로 변환되어 게이트 구동부(120)에 공급될 수 있다. 레벨 시프터는 제어신호의 로우 레벨 전압(low level voltage)을 게이트 오프 전압(VGL)으로 변환하고, 제어신호의 하이 레벨 전압(high level voltage)을 게이트 온 전압(VGH)으로 변환한다.
호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기 중 어느 하나일 수 있다.
외부 보상 회로는 도 2에 도시된 바와 같이 픽셀 회로에 연결된 센싱 라인(103), 센싱부(111), 및 센싱부(111)로부터 센싱 데이터(디지털 데이터)를 수신하는 보상부(131)를 포함한다.
소스 드라이브 IC(SIC)에 DAC와 센싱부(111)가 집적될 수 있다. 타이밍 콘트롤러(130)는 보상부(131)를 포함할 수 있다.
센싱부(111)는 센싱 모드에서 제1 EVDD 라인(43) 또는 제2 EVDD 라인(44)의 전압을 샘플링하고 적분기를 통해 아날로그-디지털 변환기(Analog to Digital Convertor: 이하 “ADC”라 함)에 공급될 수 있다. ADC는 적분기의 전압을 디지털 데이터로 변환하여 서브 픽셀별 센싱 데이터를 출력할 수 있다.
보상부(131)는 보상용 룩업 테이블(Look-up table)에 서브 픽셀별로 구동 소자(DT)의 문턱 전압(Vth)과 이동도(μ)를 보상하기 위한 보상값들이 저장되어 있다. 보상부(131)는 센싱부(111)의 ADC로부터 출력된 센싱 데이터를 보상용 룩업 테이블에 입력하여 보상용 룩업 테이블로부터 출력된 보상값을 입력 영상의 픽셀 데이터에 더하거나 곱하여 픽셀 데이터를 변조함으로써 구동 소자(DT)의 전기적 특성 변화를 보상한다.
보상부(131)에 의해 변조된 픽셀 데이터(DATA)는 소스 드라이브 IC(SIC)로 전송되어 DAC(21)에 의해 데이터 전압(Vdata)으로 변환되어 데이터 라인(102)으로 공급된다.
픽셀 회로는 도 2의 예와 같이, 발광 소자(OLED)와, 발광 소자(OLED)에 연결된 구동 소자(DT), 스위치 소자(M1), 및 커패시터(Cst)를 포함한다. 구동 소자(DT)와 스위치 소자(M1, M2)는 n 채널 트랜지스터(NMOS)로 구현될 수 있다.
픽셀 회로는 두 개의 트랜지스터들(DT, M1)과 하나의 커패시터(Cst)를 포함한 2T1C 회로로 구현될 수 있다. 이 픽셀 회로는 외부 보상 회로에 연결되어 센싱될 수 있다. 또한, 픽셀 회로는 후술하는 바와 같이 내부 보상 방법으로 구동 소자들(DT)의 전기적 특성 편차 또는 경시 변화를 자동으로 보상할 수 있다.
픽셀 회로의 구동 소자(DT)는 데이터 라인(102)을 통해 공급되는 데이터 전압(Vdata)으로 구동되어 전류를 발생된다. 구동 소자(DT)를 통해 발광 소자(OLED)로 흐르는 전류는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 결정된다.
발광 소자(OLED)는 데이터 전압(Vdata)에 따라 변하는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 발생되는 전류로 발광된다. 발광 소자(OLED)는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한 OLED로 구현될 수 있다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. 발광 소자(OLED)의 애노드는 제2 노드(n2)를 통해 구동 소자(DT)에 연결되고, 발광 소자(OLED)의 캐소드는 EVSS이 인가되는 EVSS 전극에 연결된다. 도 2에서 “Coled”는 OLED의 용량(Capacitance)이다.
스위치 소자(M1)는 스캔 신호(SCAN)에 따라 턴-온되어 데이터 라인(102)을 제1 노드(n1)에 연결하여 데이터 전압(Vdata)을 제1 노드(n1)에 연결된 구동 소자(DT)의 게이트에 공급한다. 구동 소자(DT)의 게이트 전압(Vg)은 제1 노드(n1)의 전압과 같다. 스위치 소자(M1)는 스캔 신호(SCAN)가 인가되는 게이트 라인(104)에 연결된 게이트, 데이터 라인(102)에 연결된 제1 전극, 및 제1 노드(n1)에 연결된 제2 전극을 포함한다.
구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(OLED)에 전류를 공급한다. 구동 소자(DT)는 제1 노드(n1)에 연결된 게이트, EVDD 구동부(150)의 출력 노드에 연결된 제1 전극(또는 드레인), 및 제2 노드(n2)를 통해 발광 소자(OLED)의 애노드에 연결된 제2 전극(또는 소스)을 포함한다.
커패시터(Cst)는 제1 노드(n1)와 제2 노드(n2) 사이에 연결된다. 커패시터(Cst)는 구동 소자(DT)의 게이트와 소스 사이에 연결되어 구동 소자(DT)의 게이트-소스간 전압(Vgs)을 충전한다.
EVDD 구동부(150)는 N(N은 2 이상의 양의 정수)의 서브 픽셀들에 공통으로 연결되어 교류 EVDD를 N 개의 서브 픽셀들의 구동 소자(DT)의 제1 전극에 공급할 수 있다.
센싱 모드는 제품 출하전과 제품 출하 후로 나뉘어진다. 제품 출하 전에 픽셀들에 연결된 외부 보상 회로를 통해 서브 픽셀들 각각에서 구동 소자(DT)의 전기적 특성(Vth, μ)이 센싱되고, 이 센싱 결과를 서브 픽셀별로 구동 소자(DT)의 전기적 특성(Vth, μ) 편차가 보상된다.
제품 출하 후 센싱 모드는 파워 온 시퀀스(Power ON sequence)에서 실시되는 ON RF 모드, 디스플레이 구동 기간 동안 버티컬 블랭크 구간(Vertical blank, VB)에 실시되는 RT MODE, 및 파워 오프 시퀀스(Power OFF sequence)에서 실시되는 OFF RS 모드로 나뉘어질 수 있다.
ON RF 모드에서, 전계 방출 표시장치의 전원이 켜질 때 픽셀들 각각에서 구동 소자의 이동도(μ)가 센싱될 수 있다. μ 센싱 결과는 제품 출하전 서브 픽셀별로 측정된 구동 소자의 이동도 보상값과 비교되어 그 차이를 바탕으로 μ 보상값이 업데이트될 수 있다. 제품 출하전 센싱 모드에서 서브 픽셀별 구동 소자의 문턱전압과 이동도가 센싱되어 구동 소자의 문턱전압 보상값과 이동도 보상값이 룩업 테이블(look-up table)에 설정될 수 있다. 서브 픽셀별로 구동 소자의 이동도 센싱 결과를 반영한 μ 보상값으로 구동 소자의 이동도(μ)가 보상될 수 있다.
RT 모드는 영상이 표시되는 디스플레이 구동 기간 중에 매 프레임 기간마다 버티컬 블랭크 구간(Vertical blank interval, VB)에 픽셀들의 이동도(μ)가 실시간 센싱될 수 있다. μ 센싱 결과에 따라 서브 픽셀별로 μ 보상값이 업데이트될 수 있다. 버티컬 블랭크 구간(VB)은 제N-1 프레임 기간의 액티브 구간과 제N 프레임 기간의 액티브 구간 사이에서 소정 시간으로 할당될 수 있다.
OFF RS 모드는 표시장치의 전원이 꺼질 때 픽셀들 각각에서 구동 소자의 문턱 전압(Vth)이 센싱될 수 있다. Vth 센싱 결과에 따라 서브 픽셀별로 Vth 보상값이 업데이트될 수 있다. OFF RS 모드에서, 전원이 완전히 꺼지기 전 미리 설정된 지연 시간 동안 타이밍 콘트롤러(130), 표시패널 구동회로(110, 120, 140, 150) 및 외부 보상 회로가 구동되어 서브 픽셀들 각각에서 픽셀들 각각에서 구동 소자의 문턱 전압(Vth)이 센싱되어 서브 픽셀별로 Vth 보상값을 업데이트될 수 있다.
도 3은 본 발명의 일 실시예에 따른 교류 EVDD 구동부를 상세히 보여 주는 회로도와 구동 방법을 보여 주는 파형도이다.
도 3을 참조하면, 본 발명의 교류 EVDD 구동부는 종속적으로 접속된 EVDD 전달부들(SR(n-1) ~ SR(n+1))을 포함한다. EVDD 전달부들(SR(n-1) ~ SR(n+1)) 각각은 도 3과 같은 제n EVDD 전달부(SR(n), n은 자연수)와 동일한 회로로 구현될 수 있다.
제n EVDD 전달부(SR(n))는 EVDD 제어부(140)와 EVDD 구동부(150)를 포함한다.
EVDD 제어부(140)는 클럭(CLK(n)), EVDD_H, 및 EVDD_L 을 공급 받는다. EVDD 제어부(140)는 다수의 트랜지스터들(T1 ~ T7)을 이용하여 제1 및 제2 제어 노드(Q, Qb)의 전압을 제어한다.
EVDD 구동부(150)는 제1 및 제2 버퍼 트랜지스터들(TH, TL)을 이용하여 출력 노드를 충전 및 방전하여 제n 출력 신호(OUT(n))를 출력한다. 제n 출력 신호(OUT(n))는 EVDD_H와 EVDD_L 사이에서 스윙하는 교류 EVDD 전압이다.
클럭(CLK(n))이 하이 전압이고 세트 신호(SET)가 로우 전압(EVDD_L)일 때 제2 제어 노드(Qb)는 제2 트랜지스터(T2)를 통해 인가되는 클럭(CLK(n))의 전압으로 충전되어 하이 전압을 유지한다. 제1 EVDD 전달부에 세트 신호(SET)가 입력된다. 제2 EVDD 전달부 이후의 전달부들 각각에 입력되는 세트 신호(SET)는 이전 EVDD 전달부의 출력 즉, 제n-1 출력 신호(OUT(n-1))이다.
세트 신호(SET) 또는 제n-1 출력 신호(OUT(n-1))이 하이 전압일 때, 제1 트랜지스터(T1)가 턴-온(turn-on)되어 제1 제어 노드(Q)가 충전되고, 제7 트랜지스터(T7)가 턴-온되어 제2 제어 노드(Qb)가 방전된다.
제1 제어 노드(Q)가 충전된 상태에서 클럭(CLK(n))이 하이 전압일 때 EVDD 구동부(150)의 제1 버퍼 트랜지스터(TH)가 턴-온되고 제1 제어 노드(Q)의 전압이 부스트(boost)되어 제n 출력 신호(OUT(n))의 전압이 EVDD_H으로 높아진다.
세트 신호(SET) 또는 제n-1 출력 신호(OUT(n-1))이 로우 전압이고, 클럭(CLK(n))이 하이 전압일 때, 제2 트랜지스터(T2)가 턴-온되어 제2 제어 노드(Qb)가 충전되어 EVDD 구동부(150)의 제2 버퍼 트랜지스터(TL)가 턴-온되어 제n 출력 신호(OUT(n))가 방전된다. 이 때, 제n 출력 신호(OUT(n))의 전압은 EVDD_L으로 반전된다.
제1 트랜지스터(T1)는 클럭(CLK)이 하이 전압일 때 턴-온되어 세트 노드를 제1 제어 노드(Q)에 연결한다. 세트 신호(SET) 또는 제n-1 출력 신호(OUT(n-1)는 세트 노드에 입력된다. 클럭(CLK(n))은 클럭 라인을 통해 EVDD 제어부(140)에 입력된다. 제1 트랜지스터(T1)는 클럭 라인에 연결된 게이트, 세트 노드에 연결된 제1 전극, 및 제1 제어 노드(Q)에 연결된 제2 전극을 포함한다.
제2 트랜지스터(T2)는 클럭(CLK(n))이 하이 전압일 때 턴-온되어 클럭 라인을 제2 제어 노드(Qb)에 연결한다. 제2 트랜지스터(T2)의 게이트와 제1 전극 사이에 제1 커패시터(C1)가 연결된다. 제1 커패시터(C1)에 의해 클럭(CLK(n))이 하이 전압으로 상승함과 동시에 제2 트랜지스터(T2)의 게이트 전압이 빠르게 상승될 수 있다. 제2 트랜지스터(T2)의 제1 전극은 클럭 라인에 연결되고, 제2 트랜지스터(T2)의 제2 전극은 제2 제어 노드(Qb)에 연결된다.
제3 트랜지스터(T3)는 제2 제어 노드(Qb)의 전압이 하이 전압일 때 턴-온되어 제1 제어 노드(Q)를 EVDD_L 노드에 연결하여 Q 노드를 방전시킨다. 제3 트랜지스터(T3)는 제2 제어 노드(Qb)에 연결된 게이트, 제1 제어 노드(Q)에 연결된 제1 전극, 및 EVDD_L 노드에 연결된 제2 전극을 포함한다.
제4 트랜지스터(T4)는 제n-1 출력 신호(OUT(n))의 전압이 하이 전압일 때 턴-온되어 제2 트랜지스터(T2)의 게이트를 EVDD_L 노드에 연결한다. 이 때, 제2 트랜지스터(T2)가 턴-오프(turn-off)된다. 제4 트랜지스터(T4)는 제n-1 출력 신호(OUT(n))이 인가되는 게이트, 제2 트랜지스터(T2)의 게이트에 연결된 제1 전극, 및 EVDD_L 노드에 연결된 제2 전극을 포함한다.
제5 트랜지스터(T5)는 제n-1 출력 신호(OUT(n))의 전압이 하이 전압일 때 턴-온되어 제2 제어 노드(Qb)를 EVDD_L 노드에 연결한다. 이 때, 제2 제어 노드(Qb)의 전압이 EVDD_L까지 방전된다. 제5 트랜지스터(T5)는 제n-1 출력 신호(OUT(n))이 인가되는 게이트, 제2 제어 노드(Qb)에 연결된 제1 전극, 및 EVDD_L 노드에 연결된 제2 전극을 포함한다.
제6 트랜지스터(T6)는 EVDD_H 노드에 EVDD_H가 인가될 때 턴-온되어 제1 제어 노드(Q)를 제1 버퍼 트랜지스터(TH)의 게이트에 연결한다. 제6 트랜지스터(T6)는 EVDD_H 노드에 연결된 게이트, 제1 버퍼 트랜지스터(TH)의 게이트에 연결된 제1 전극, 및 제1 제어 노드(Q)에 연결된 제2 전극을 포함한다.
제7 트랜지스터(T7)는 제1 제어 노드(Q)의 전압이 하이 전압일 때 턴-온되어 제2 제어 노드(Qb)를 EVDD_L 노드에 연결한다. 이 때, 제2 제어 노드(Qb)는 EVDD_L로 유지된다. 제7 트랜지스터(T7)는 제1 제어 노드(Q)에 연결된 게이트, 제2 제어 노드(Qb)에 연결된 제1 전극, 및 EVDD_L 노드에 연결된 제2 전극을 포함한다.
제1 버퍼 트랜지스터(TH)는 제6 트랜지스터(T6)를 통해 제1 제어 노드(Q)가 하이 전압일 때 턴-온되어 출력 노드의 전압을 EVDD_H까지 충전시키는 풀업 트랜지스터(pull-up transistor)이다. 제1 버퍼 트랜지스터(TH)의 게이트는 제6 트랜지스터(T1)의 제1 전극에 연결된다. 제1 버퍼 트랜지스터(TH)의 제1 전극은 EVDD_H 노드에 연결되고, 제1 버퍼 트랜지스터(TH)의 제2 전극은 출력 노드에 연결된다. 제1 버퍼 트랜지스터(TH)의 게이트와 제2 전극 사이에 제2 커패시터(C2)가 연결될 수 있다. 제1 버퍼 트랜지스터(TH)의 게이트와 제2 전극 사이에 제2 커패시터(C2)가 연결될 수 있다. 제2 커패시터(C2)는 제1 버퍼 트랜지스터(TH)의 게이트 전압을 부스트(boost)하고, 출력 노드가 로우 전압일 때 리플(ripple)을 억제한다.
제2 버퍼 트랜지스터(TL)는 제2 제어 노드(Qb)가 하이 전압일 때 턴-온되어 출력 노드의 전압을 EVDD_L까지 방전시키는 풀다운 트랜지스터(pull-down transistor)이다. 제2 버퍼 트랜지스터(TL)는 제2 제어 노드(Qb)에 연결된 게이트, 출력 노드에 연결된 제1 전극, 및 EVDD_L 노드에 연결된 제2 전극을 포함한다. 제2 버퍼 트랜지스터(TL)의 게이트와 제2 전극 사이에 제3 커패시터(C3)가 연결될 수 있다. 제3 커패시터(C3)는 제2 제어 노드(Qb)의 리플을 억제한다.
도 4는 픽셀 어레이에 배치된 컬럼 방향의 EVDD 라인들과 라인 방향의 제어 라인들을 보여 주는 도면이다. 도 5는 제1 EVDD 라인을 포함한 서브 픽셀의 센싱 경로의 일 예를 보여 주는 도면이다. 도 6은 RGB 서브 픽셀들에 공통으로 연결된 브랜치 EVDD 라인을 보여 주는 등가 회로도이다.
도 4 내지 도 6을 참조하면, 게이트 구동부(120)와 EVDD 제어부(140)는 표시패널(100) 상에서 픽셀 어레이(AA) 밖의 양측 가장자리에 배치될 수 있다.
소스 드라이브 IC들(SIC)은 COF(Chip on film) 상에 실장되어 소스 PCB(Printed Circuit Board, SPCB)와 표시패널(100) 사이에 연결될 수 있다. 소스 드라이브 IC들(SIC) 각각에 터치 센서들을 구동하기 위한 터치센서 구동부가 내장될 수 있다.
표시패널(100)은 라인 방향(x)을 따라 픽셀 어레이를 가로 지르는 제어 라인들(41, 42), 컬럼 방향(y축)을 따라 픽셀 어레이를 가로 지르는 세로 EVDD 라인들(43, 44), 및 EVDD 구동부(150)에 연결된 브랜치 EVDD 라인들(40)을 포함한다. 표시패널(100) 상에 다수의 EVDD 구동부들(150)이 배치될 수 있다. 전술한 바와 같이,
제어 라인들(41, 42)은 EVDD 제어부(140)의 제1 제어 노드(Q)에 연결된 제1 제어 라인(41)과, EVDD 제어부(140)의 제2 제어 노드(Qb)에 연결된 제2 제어 라인(42)을 포함한다. 제어 라인들(41, 42)은 라인 방향(또는 가로 방향)을 따라 픽셀 어레이(AA)를 가로 지르는 배선들로 형성된다. 제어 라인들(41, 42)은 게이트 라인들(104)과 나란하다. 제어 라인들(41, 42)은 EVDD 구동부(150)를 구성하는 트랜지스터들(TH, TL)의 게이트에 연결되어 이 트랜지스터들(TH, TL)의 온/오프(on/off)를 제어한다.
제어 라인들(41, 42)은 제어 노드들(Q, Qb)을 포함하여 EVDD 구동부(150)의 트랜지스터들(TH, TL)의 온/오프를 제어한다. 제어 라인들(41, 42)에 인가되는 전압에 적절한 마진(margin)이 있으면 전압 강하가 있더라도 화면 전체에서 EVDD_H와 EVDD_L의 전압 변화가 없다. 그 결과, 본 발명은 기존의 가로 EVDD 라인으로 인한 전압 강하로 초래되는 수평 크로스토크 없이 픽셀 어레이(AA)에 영상을 표시할 수 있다.
세로 EVDD 라인들(43, 44)은 노멀 구동 모드에서 EVDD_H가 공급되는 제1 EVDD 라인(43)과, 노멀 구동 모드에서 EVDD_L가 공급되는 제2 EVDD 라인(44)을 포함한다. EVDD 라인들(43, 44)은 컬럼 방향(또는 세로 방향)을 따라 픽셀 어레이(AA)를 가로 지르는 배선들로 형성된다.
노멀 구동 모드에서 제1 EVDD 라인(43)에 EVDD_H가 인가된다. 제1 EVDD 라인(43)에 센싱부(111)가 연결되는 경우, 센싱 모드에서 제1 EVDD 라인(43)에 EVDD_L이 인가될 수 있다.
제1 EVDD 라인(43)은 EVDD 구동부들(150)의 제1 입력 노드(EVDD_H 노드) 에 연결되어 제1 버퍼 트랜지스터들(TH)에 EVDD_H 또는 EVDD_L을 공급한다. 제2 EVDD 라인(44)은 EVDD 구동부들(150)의 제2 입력 노드(EVDD_L 노드)에 연결되어 제2 버퍼 트랜지스터들(TL)에 EVDD_L을 공급한다. 제1 및 제2 EVDD 라인들(43, 44)은 데이터 라인들(102)과 나란하다. 제1 EVDD 라인(43) 또는 제2 EVDD 라인(44)은 센싱부(111)의 ADC에 연결될 수 있다.
센싱 모드에서, 서브 픽셀들 각각의 전기적 특성은 제1 EVDD 라인(43) 또는 제2 EVDD 라인(44)를 통해 ADC에 공급되어 센싱될 수 있다. 도 5의 예와 같이 제1 EVDD 라인(43)에 센싱부(111)가 연결되는 경우, 센싱 모드에서 제1 EVDD 라인(43)에 인가되는 전압은 EVDD_L로 변할 수 있다.
도 5의 예에서, 제2 스위치(SW2)는 노멀 구동 모드에서 턴-온되어 EVDD_H를 제1 EVDD 라인(43)에 공급한다. 제1 스위치(SW1)는 센싱 모드에서 제1 EVDD 라인(43)을 통해 OLED 열화를 센싱한다.
브랜치 EVDD 라인들(40) 각각은 하나의 EVDD 구동부(150)의 출력 노드에 연결되어 EVDD 구동부(150)로부터의 교류 EVDD를 N(N은 2 이상의 양의 정수) 개의 서브 픽셀들에 공통으로 공급한다. 브랜치 EVDD 라인들(40) 각각은 라인 방향(또는 가로 방향)을 따라 픽셀 어레이(AA)를 가로 지르는 짧은 배선들로 형성된다. 브랜치 EVDD 라인들(40)은 게이트 라인들(104)과 나란하다. 교류 EVDD가 인가되는 배선의 길이가 길어지면 배선 저항이 커져 전압 강하로 인하여 화면 위치에 따라 EVDD_H와 EVDD_L가 변할 수 있다. 본 발명은 서로 분리된 짧은 브랜치 EVDD 라인들(40)을 이용하여 교류 EVDD를 서브 픽셀들에 공급하기 때문에 화면 전체에서 전압 강하 없는 교류 EVDD를 서브 픽셀들에 공급할 수 있다.
브랜치 EVDD 라인들(40) 각각의 길이는 픽셀 어레이의 라인 방향(또는 가로 방향) 길이 보다 짧은 길이를 갖는다. 예를 들어, 브랜치 EVDD 라인들(40)는 도 6과 같이 N 개의 서브 픽셀들의 가로 방향 길이의 합 이상의 그리고, 하나의 소스 드라이브 IC(SIC)에 구동되는 픽셀 영역(SA)의 라인 방향(또는 가로 방향)의 길이 이하가 바람직하다. 다시 말하여, 브랜치 EVDD 라인들(40) 각각의 길이는 하나의 소스 드라이브 IC(SIC)에 의해 구동되는 픽셀 영역(SA)의 가로 방향 길이 이하로 짧은 것이 바람직하다.
본 발명은 서브 픽셀들(R, G, B) 각각이 독립적으로 센싱될 수 있도록 도 6 및 도 7과 같이 서브 픽셀들(R, G, B)이 순차적으로 센싱될 수 있다. 예를 들어, 도 6 및 도 7과 같이 적색 서브 픽셀(R), 녹색 서브 픽셀(G), 및 청색 서브 픽셀(B)의 순서로 서브 픽셀들이 센싱될 수 있다. 도 7에서, Data_R, Data_G, Data_B는 센싱 모드에서 서브 픽셀들에 인가되는 센싱용 전압이다. 센싱 모드에서 데이터 라인에 인가되는 센싱용 전압으로 센싱될 서브 픽셀들이 개별 선택될 수 있다.
본 발명은 도 8의 예와 같이 교류 EVDD를 PWM(Pulse Width Modulation) 변조하여 픽셀들의 휘도와 BDI(Black Data Insertion)를 쉽게 제어할 수 있다. 예를 들어, 교류 EVDD의 듀티비(duty ratio)를 낮추면 픽셀 데이터의 데이터 전압을 낮추지 않더라도 픽셀들의 휘도가 낮아질 수 있다. 이 경우, 저계조의 휘도가 정밀하게 표현될 수 있다. BDI 구간에, 교류 EVDD의 듀티비가 0%으로 변하여 픽셀들에 블랙 계조 전압이 인가되지 않더라도 픽셀들이 소등되어 BDI가 간단하게 구현될 수 있다.
EVDD 구동부(150)는 제어 라인들(41, 42)의 전압 즉, 제어 노드들(Q, Qb)의 전압에 따라 온/오프되는 타이밍이 제어될 수 있다. EVDD 구동부(150)의 온/오프 타이밍으로 교류 EVDD의 듀티비가 가변될 수 있다. BDI 구간 동안, EVDD 구동부(150)는 오프 상태를 유지할 수 있다.
본 발명의 픽셀 어레이는 DRD(Double Rate Driving) 구동이 가능한 픽셀 배치로 구현될 수 있다. DRD는 도 9의 예와 같이 이웃하는 서브 픽셀들(R, G)이 하나의 서브 픽셀을 공유함으로써 데이터 라인들의 개수와 그에 따른 소스 드라이브 IC들의 개수를 줄일 수 있다. DRD는 1 수평 기간(1H)에 두 개의 서브 픽셀들에 데이터 전압(DATA)을 연속으로 공급하기 때문에 소스 드라이브 IC의 구동 속도가 두 배 증가되고, 게이트 라인들의 개수가 더 많아질 수 있다.
도 9는 DRD(Double Rate Driving) 구동이 가능한 픽셀 어레이의 일 예를 보여 주는 도면이다.
도 9를 참조하면, 1 픽셀 라인에 나란히 배치된 서브 픽셀들 중에서 적색 서브 픽셀(R)과 녹색 서브 픽셀(G)은 데이터 전압(DATA_RG)이 공급되는 하나의 데이터 라인에 연결된다. 청색 서브 픽셀(B)은 데이터 전압(DATA_B)이 공급되는 다른 데이터 라인에 연결된다. 도시하지 않은 백색 서브 픽셀은 청색 서브 픽셀(B)과 하나의 데이터 라인을 공유할 수 있다.
적색 서브픽셀(R)과 청색 서브 픽셀(B)은 제1 스캔 신호(SCAN_RB)가 공급되는 제1 게이트 라인에 연결된다. 녹색 서브픽셀(G)은 제2 스캔 신호(SCAN_G)가 공급되는 제2 게이트 라인에 연결된다.
본 발명의 서브 픽셀들은 내부 보상 방법으로 구동될 수 있다. 서브 픽셀들이 내부 보상 방법으로 구동되면 서브 픽셀들 각각에서 구동 소자(DT)의 전기적 특성(Vth, μ)이 보상될 수 있다. 서브 픽셀들이 내부 보상 방법으로 구동되는 경우, 외부 보상 회로가 생략될 수 있다.
도 10은 도 9에 도시된 서브 픽셀들의 내부 보상 방법의 일 예를 보여 주는 파형도이다. 도 11a 내지 도 11d는 도 10에 도시된 제1 내지 제4 단계(P1 ~ P4)에서 픽셀 회로의 전류 흐름과 주요 노드들의 전압을 보여 주는 도면들이다.
도 9 및 도 10을 참조하면, 서브 픽셀들 각각은 1 수평 기간(1H) 동안 구동 소자(DT)의 문턱 전압(Vth)과 이동도(μ)가 보상되고, 픽셀 데이터의 데이터 전압을 공급 받는다. 이어서, 서브 픽셀들은 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 발광 소자(OLED)에 흐르는 전류(Ioled)로 발광된다.
내부 보상 방법은 제1 내지 제4 단계(P1 ~ P4)로 나뉘어질 수 있다. 제2 및 제3 단계(P2, P3)는 1 수평 기간(1H) 동안 실행된다.
제1 단계(P1)는 서브 픽셀들이 초기화되는 기간을 포함한다. 제1 단계(P1)에서, 제1 제어 노드(Q)의 전압은 로우 전압이고 제2 제어 노드(Qb)의 전압은 하이 전압이다. 따라서, EVDD 구동부(150)는 도 11a와 같이 브랜치 EVDD 라인(40)을 통해 서브 픽셀들에 EVDD_L을 공급한다. 이 때, 구동 소자(DT)의 소스 전압(Vs)은 EVDD_L로 초기화된다. 발광 소자(OLED)는 제1 단계(P1)에서 턴-오프되어 리셋(reset)된다.
제2 단계(P2)는 구동 소자(DT)의 문턱 전압(Vth)이 보상되는 기간을 포함한다. 제2 단계(P2)에서, 제1 제어 노드(Q)의 전압은 하이 전압을 유지하고, 제2 제어 노드(Qb)의 전압은 로우 전압을 유지한다. 따라서, EVDD 구동부(150)는 도 11b와 같이 브랜치 EVDD 라인(40)을 통해 서브 픽셀들에 EVDD_H를 공급한다.
제2 단계(P2)에서 옵셋 전압(Voffset)이 데이터 라인들에 공급되고, 스캔 신호(SCAN_G, SCAN_RB)가 게이트 라인들에 동시에 공급된다. 이 때, 구동 소자(DT)의 게이트 전압(Vg)이 Voffset으로 변한다. 제2 단계(P2)에서, 구동 소자(DT)는 포화 구간(saturation)에서 동작한다. 구동 소자(DT)의 소스 전압(Vs)은 Vs = Voffset - Vth까지 상승한다.
제3 단계(P3)는 픽셀 데이터가 픽셀들에 기입되고, 구동 소자(DT)의 이동도(μ)가 보상되는 기간을 포함한다. 제3 단계(P3)에서, 제1 제어 노드(Q)의 전압은 하이 전압을 유지하고, 제2 제어 노드(Qb)의 전압은 로우 전압을 유지한다. 따라서, EVDD 구동부(150)는 도 11c와 같이 브랜치 EVDD 라인(40)을 통해 서브 픽셀들에 EVDD_H를 공급한다.
제3 단계(P3)에서 픽셀 데이터의 데이터 전압(Vdata)이 데이터 라인들에 공급되고, 데이터 전압(Vdata)에 동기되는 스캔 신호(SCAN_G, SCAN_RB)가 게이트 라인들에 순차적으로 공급된다. 이 때, 구동 소자(DT)의 게이트 전압(Vg)이 Vg = Voffset + Vdata 로 변한다. 제3 단계(P2)에서, 구동 소자(DT)의 소스 전압(Vs)은 구동 소자의 이동도(μ) 차이가 반영된 전압(ΔV(μ))만큼 상승한다. 따라서, 구동 소자(DT)의 소스 전압(Vs)은 Vs = Voffset - Vth까지 상승한다.
제4 단계(P4)는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 흐르는 전류(Ioled)로 발광 소자(OLED)가 발광되는 기간을 포함한다. 제4 단계(P4)에서 스위치 소자(M1)가 턴-오프되어 데이터 라인과 구동 소자(DT)의 게이트가 분리된다. 제4 단계(P4)에서, 제1 제어 노드(Q)의 전압은 하이 전압을 유지하고, 제2 제어 노드(Qb)의 전압은 로우 전압을 유지한다. 따라서, EVDD 구동부(150)는 도 11d와 같이 브랜치 EVDD 라인(40)을 통해 서브 픽셀들에 EVDD_H를 공급한다.
전술한 바와 같이, 본 발명의 내부 보상 방법은 제2 단계(P2)에서 구동 소자(DT)의 게이트에 옵셋 전압(Voffset)을 인가하여 구동 소자(DT)를 턴-온시킨다. 제2 단계(P2)에서 구동 소자(DT)의 소스에 Voffset - Vth 만큼의 전압이 충전될 때 구동 소자(DT)가 턴-오프된다. 구동 소자(DT)의 문턱 전압(Vth)에 따라 구동 소자(DT)의 소스 노드 즉, 제2 노드(n2)의 전압이 달라지므로 소스 전압(Vs)은 구동 소자(DT)의 문턱 전압(Vth)에 따라 결정된다. 제3 단계(P3)에서, 픽셀 데이터가 서브 픽셀들에 기입될 때 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 (Voffset + Vdata) - (Voffset - Vth)으로 변하여 Vgs = Vdata + Vth으로 된다. 따라서, 제4 단계(P4)에 발광 소자(OLED)의 밝기를 결정하는 전류는 Ioled = K(Vgs-Vth)2 ,(K는 상수값)이므로 구동 소자(DT)의 문턱 전압(Vth) 차이에 영향을 받지 않는다.
제3 단계(P3)에서, 구동 소자(DT)의 이동도(μ) 차이에 따라 구동 소자(DT)의 소스 전압(Vs)이 변한다. 이 때의 변동을 ΔV(μ)라고 하면, 구동 소자(DT)의 게이트-소스간 전압(Vgs)은 Vgs = (Voffset + Vdata) - (Voffset - Vth +ΔV (μ)) 가 된다.
제3 단계(P3)에서 구동 소자(DT)가 턴-온될 때 소스 전압(Vs)이 증가된다. 이 때 구동 소자(DT)의 이동도(μ)에 따라 소스 전압(Vs)이 달라진다. 예를 들어, 구동 소자(DT)의 이동도(μ)가 높으면 구동 소자(DT)의 반도체 채널을 통해 흐르는 전류양이 많아져 소스 전압(Vs)이 빠르게 증가하여 Vgs가 낮아지고 그 결과, 구동 소자(DT)의 드레인 전류(Id)가 감소한다. 반면에, 구동 소자(DT)의 이동도가 낮으면 구동 소자(DT)의 반도체 채널을 통해 흐르는 전류가 감소되어 소스 전압(Vs)이 적게 증가하여 Vgs가 높아지고 그 결과, Id가 증가된다. 따라서, 발광 소자(OLED)로 흐르는 전류(Ioled)가 구동 소자(DT)의 이동도 차이에 영향을 받지 않는다. 따라서, 본 발명의 내부 보상 방법은 구동 소자(DT)의 문턱 전압(Vth)과 이동도(μ)의 차이에 영향을 받지 않는 전류로 발광 소자(OLED)를 구동할 수 있다.
도 12는 교류 EVDD를 이용한 BDI 제어 방법을 보여 주는 도면이다.
도 12를 참조하면, 본 발명은 교류 EVDD의 전압을 제어하여 서브 픽셀들을 간단하게 BDI 모드로 구동할 수 있다. EVDD 제어부(140)는 타이밍 콘트롤러(130)의 제어 하에 BDI 기간 동안 제1 제어 노드(Q)의 전압을 로우 전압으로 유지하고, 제2 제어 노드(Qb)의 전압을 하이 전압으로 유지한다. EVDD 구동부(150)에서, BDI 기간 동안 제1 버퍼 트랜지스터(TH)는 턴-오프되는 반면 제2 트랜지스터(TL)는 턴-온된다. 따라서, BDI 기간에 서브 픽셀들에 EVDD_L 이 인가되므로 발광 소자들(OLED)의 애노드 전압이 낮아지고 그 결과, 발광 소자들(OLED)이 발광되지 않는다.
도 12의 하단 도면은 픽셀 데이터(Data)와 BDI 스캔 방향을 보여 주는 도면이다. 도 12의 예에서, 픽셀 데이터(Data)는 제1 픽셀 라인(L1)부터 제n 픽셀 라인(Ln)까지 라인 단위로 서브 픽셀들에 순차적으로 기입된다. 이어서, 다음 픽셀 데이터가 기입되기 전에 설정된 BDI 기간 동안, EVDD_L이 제1 픽셀 라인(L1)부터 제n 픽셀 라인(Ln)까지 라인 단위로 서브 픽셀들에 순차적으로 공급된된다.
도 13은 EVDD 라인을 통한 서브 픽셀의 센싱 방법을 보여 주는 회로도이다.
도 13을 참조하면, 센싱 모드에서 센싱용 전압이 데이터 라인에 공급된다. 센싱용 전압은 구동 소자(DT)가 리니어(Linear) 영역에서 동작할 수 있는 전압으로 설정될 수 있다.
센싱 모드에서 제1 EVDD 라인(43) 또는 제2 EVDD 라인(44)을 통해 센싱 대상 서브 픽셀을 센싱할 수 있다. 센싱부의 적분기(INT)와 ADC는 제1 EVDD 라인(43) 또는 제2 EVDD 라인(44)에 연결될 수 있다. 적분기는 연산 증폭기(OP Amp.)와 피드백 커패시터(Cfb)를 포함할 수 있다.
제2 EVDD 라인(44)을 통해 서브 픽셀이 센싱되는 경우, EVDD 제어부(150)는 도 14 및 도 15에 도시된 바와 같이 센싱 기간(PS)에서 제1 제어 노드(Q)의 전압을 로우 전압으로 제어하고, 제2 제어 노드(Qb)의 전압을 하이 전압으로 제어한다. 따라서, 센싱 모드에서 EVDD 구동부(150)의 제2 버퍼 트랜지스터(TL)가 턴-온되어 발광 소자(OLED)의 커패시터(Coled), 구동 소자(DT), 및 제2 버퍼 트랜지스터(TL)를 통해 적분기(INT)로 전류가 흘러 적분기(INT)에 전하가 축적되고 적분기(INT)의 출력 전압(Vout)이 ADC에 의해 디지털 데이터로 변환된다.
제1 EVDD 라인(43)을 통해 서브 픽셀이 센싱되는 경우, 센싱 모드에서 제1 EVDD 라인(43)에 인가되는 전압이 EVDD_L로 변한다. 이 경우, 센싱부의 적분기와 ADC는 제1 EVDD 라인(43)에 연결된다. EVDD 제어부(150)는 센싱 모드에서 제1 제어 노드(Q)의 전압을 하이 전압으로 제어하고, 제2 제어 노드(Qb)의 전압을 로우 전압으로 제어한다. 따라서, 센싱 모드에서 EVDD 구동부(150)의 제1 버퍼 트랜지스터(TH)가 턴-온되어 발광 소자(OLED)의 커패시터(Coled), 구동 소자(DT), 및 제1 버퍼 트랜지스터(TH)를 통해 적분기(INT)로 전류가 흘러 적분기(INT)에 전하가 축적되고 적분기(INT)의 출력 전압(Vout)이 ADC에 의해 디지털 데이터로 변환된다.
도 14 및 도 15는 센싱 방법을 보여 주는 파형도들이다. 도 14 및 도 15의 예는 제2 EVDD 라인(44)을 통해 서브 픽셀이 센싱되는 예이다.
도 14의 예에서, 초기화 기간(PI)에 센싱용 전압(Data_B)이 데이터 라인에 인가되어 구동 소자(DT)가 리니어 영역에서 동작하여 턴-온된 후 센싱 기간(PS)에서 구동 소자(DT)의 소스를 통해 흐르는 전류가 센싱된다. 도 15의 예에서, 내부 보상 방법으로 구동 소자(DT)의 문턱 전압(Vth)과 이동도(μ)가 보상된 후, 서브 픽셀이 센싱된다. 제3 기간(P3)에서 인가된 전압으로 구동 소자(DT)가 턴-온된 후, 구동 소자(DT)를 통해 흐르는 전류에 의해 구동 소자(DT)의 소스 전압(Vs)이 제4 기간(P4)에 부스팅된 후에 구동 소자(DT)의 소스를 통해 전류가 센싱된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
40: 브랜치 EVDD 라인 41, 42: 제어 라인
43, 44: 세로 EVDD 라인 100 : 표시패널
110 : 데이터 구동부 120 : 게이트 구동부
130 : 타이밍 콘트롤러 111 : 센싱부
131 : 보상부 140: EVDD 제어부
150: EVDD 구동부 DT, M1, T1~T7, TH, TL : 트랜지스터

Claims (27)

  1. 제1 제어 노드와 제2 제어 노드의 전압에 따라 고전위 전압과 저전위 전압 사이에서 스윙하는 교류 구동 전압을 출력하는 EVDD 구동부; 및
    데이터 라인과 게이트 라인에 연결되고, 상기 EVDD 구동부의 출력 노드를 공유하여 상기 교류 구동 전압을 공급 받는 다수의 서브 픽셀들을 포함하고,
    상기 서브 픽셀들 각각은
    발광 소자;
    게이트-소스간 전압에 따라 상기 발광 소자에 전류를 공급하는 구동 소자;
    스캔 신호에 따라 턴-온되어 상기 데이터 라인을 상기 구동 소자의 게이트에 연결하는 스위치 소자; 및
    상기 구동 소자의 게이트와 소스 사이에 연결된 커패시터를 포함하는 픽셀 어레이 기판.
  2. 제 1 항에 있어서,
    상기 픽셀 어레이는,
    상기 EVDD 구동부의 제1 입력 노드에 연결된 세로 방향의 제1 EVDD 라인; 및
    상기 EVDD 구동부의 제2 입력 노드에 연결된 세로 방향의 제2 EVDD 라인을 포함하고,
    상기 제1 및 제2 EVDD 라인들이 상기 데이터 라인과 나란한 픽셀 어레이 기판.
  3. 제 2 항에 있어서,
    상기 제1 EVDD 라인에 상기 고전위 전압 또는 상기 저전위 전압이 인가되고,
    상기 제2 EVDD 라인에 상기 저전위 전압이 인가되는 픽셀 어레이 기판.
  4. 제 3 항에 있어서,
    입력 영상의 픽셀 데이터가 상기 서브 픽셀들에 기입되는 노멀 구동 모드에서 상기 제1 EVDD 라인에 상기 고전위 전압이 인가되는 픽셀 어레이 기판.
  5. 제 3 항에 있어서,
    상기 서브 픽셀들의 전기적 특성이 센싱되는 센싱 모드에서 상기 제1 EVDD 라인에 상기 저전위 전압이 인가되는 픽셀 어레이 기판.
  6. 제 3 항에 있어서,
    상기 픽셀 어레이는,
    상기 EVDD 구동부를 제어하는 제1 및 제2 제어 라인들을 더 포함하고,
    상기 제1 및 제2 제어 라인들이 상기 게이트 라인과 나란한 픽셀 어레이 기판.
  7. 제 1 항에 있어서,
    상기 EVDD 구동부의 출력 노드를 상기 다수의 서브 픽셀들에 연결하는 브랜치 EVDD 라인을 더 포함하는 픽셀 어레이 기판.
  8. 제 7 항에 있어서,
    상기 브랜치 EVDD 라인은
    상기 픽셀 어레이의 가로 방향 길이 보다 짧은 길이를 갖는 픽셀 어레이 기판.
  9. 제 8 항에 있어서,
    상기 브랜치 EVDD 라인은,
    상기 데이터 라인에 데이터 전압을 공급하는 소스 드라이브 IC에 의해 구동되는 픽셀 영역의 가로 방향 길이 이하의 길이를 갖는 픽셀 어레이 기판.
  10. 제 6 항에 있어서,
    상기 EVDD 구동부는
    상기 제1 제어 라인의 전압에 따라 턴-온되어 상기 제1 EVDD 라인으로부터의 전압으로 상기 출력 노드를 충전하는 제1 버퍼 트랜지스터; 및
    상기 제2 제어 라인의 전압에 따라 턴-온되어 상기 제2 EVDD 라인을 상기 출력 노드에 연결하여 상기 출력 노드를 방전시키는 제2 버퍼 트랜지스터를 포함한 픽셀 어레이 기판.
  11. 다수의 데이터 라인들, 다수의 게이트 라인들, 상기 데이터 라인들과 게이트 라인들에 연결된 다수의 서브 픽셀들, 및 제1 제어 노드와 제2 제어 노드의 전압에 따라 고전위 전압과 저전위 전압 사이에서 스윙하는 교류 구동 전압을 출력하는 EVDD 구동부를 포함하는 픽셀 어레이;
    데이터 라인들에 데이터 전압을 공급하는 데이터 구동부; 및
    게이트 라인들에 스캔 신호를 순차적으로 공급하는 게이트 구동부를 포함하고,
    상기 서브 픽셀들은 상기 EVDD 구동부의 출력 노드를 공유하여 상기 교류 구동 전압을 공급 받으며,
    상기 서브 픽셀들 각각은
    발광 소자;
    게이트-소스간 전압에 따라 상기 발광 소자에 전류를 공급하는 구동 소자;
    스캔 신호에 따라 턴-온되어 상기 데이터 라인을 상기 구동 소자의 게이트에 연결하는 스위치 소자; 및
    상기 구동 소자의 게이트와 소스 사이에 연결된 커패시터를 포함하는 표시장치.
  12. 제 11 항에 있어서,
    상기 픽셀 어레이는,
    상기 EVDD 구동부의 제1 입력 노드에 연결된 세로 방향의 제1 EVDD 라인; 및
    상기 EVDD 구동부의 제2 입력 노드에 연결된 세로 방향의 제2 EVDD 라인을 포함하고,
    상기 제1 및 제2 EVDD 라인들이 상기 데이터 라인과 나란한 표시장치.
  13. 제 12 항에 있어서,
    상기 제1 EVDD 라인에 상기 고전위 전압 또는 상기 저전위 전압이 인가되고,
    상기 제2 EVDD 라인에 상기 저전위 전압이 인가되는 표시장치.
  14. 제 13 항에 있어서,
    입력 영상의 픽셀 데이터가 상기 서브 픽셀들에 기입되는 노멀 구동 모드에서 상기 제1 EVDD 라인에 상기 고전위 전압이 인가되는 표시장치.
  15. 제 14 항에 있어서,
    상기 제1 EVDD 라인 또는 상기 제2 EVDD 라인을 통해 상기 서브 픽셀들의 전기적 특성을 센싱하는 센싱부를 더 포함하는 표시장치.
  16. 제 15 항에 있어서,
    상기 서브 픽셀들의 전기적 특성이 센싱되는 센싱 모드에서 상기 제1 EVDD 라인에 상기 저전위 전압이 인가되고,
    상기 제1 EVDD 라인이 상기 센싱부에 연결되는 표시장치.
  17. 제 15 항에 있어서,
    상기 제2 EVDD 라인이 상기 센싱부에 연결되는 표시장치.
  18. 제 13 항에 있어서,
    상기 픽셀 어레이는,
    상기 EVDD 구동부를 제어하는 제1 및 제2 제어 라인들을 더 포함하고,
    상기 제1 및 제2 제어 라인들이 상기 게이트 라인과 나란한 표시장치.
  19. 제 11 항에 있어서,
    상기 EVDD 구동부의 출력 노드를 상기 다수의 서브 픽셀들에 연결하는 브랜치 EVDD 라인을 더 포함하는 표시장치.
  20. 제 19 항에 있어서,
    상기 브랜치 EVDD 라인은
    상기 픽셀 어레이의 가로 방향 길이 보다 짧은 길이를 갖는 표시장치.
  21. 제 20 항에 있어서,
    상기 브랜치 EVDD 라인은,
    상기 데이터 구동부는,
    상기 데이터 라인들에 연결된 다수의 소스 드라이브 IC들을 더 포함하고
    상기 브랜치 EVDD 라인은,
    하나의 소스 드라이브 IC에 의해 구동되는 픽셀 영역의 가로 방향 길이 이하의 길이를 갖는 표시장치.
  22. 제 19 항에 있어서,
    상기 EVDD 구동부는
    상기 제1 제어 라인의 하이 전압에 따라 턴-온되어 상기 제1 EVDD 라인으로부터의 전압으로 상기 출력 노드를 충전하는 제1 버퍼 트랜지스터; 및
    상기 제2 제어 라인의 하이 전압에 따라 턴-온되어 상기 제2 EVDD 라인을 상기 출력 노드에 연결하여 상기 출력 노드를 방전시키는 제2 버퍼 트랜지스터를 포함한 표시장치.
  23. 제 22 항에 있어서,
    상기 구동 소자의 문턱 전압과 이동도가 보상되는 내부 보상 기간 동안 상기 제1 제어 노드의 전압이 하이 전압을 유지하고, 상기 제2 제어 노드의 전압이 상기 하이 전압 보다 낮은 로우 전압을 유지하는 표시장치.
  24. 제 23 항에 있어서,
    BDI(Black Data Insertion) 기간 동안, 상기 제1 제어 노드의 전압이 상기 로우 전압을 유지하고, 상기 제2 제어 노드의 전압이 상기 하이 전압을 유지하는 표시장치.
  25. 제 22 항에 있어서,
    상기 서브 픽셀들의 전기적 특성이 센싱되는 센싱 모드에서 상기 제1 제어 노드의 전압이 로우 전압을 유지하고, 상기 제2 제어 노드의 전압이 상기 로우 전압 보다 높은 하이 전압을 유지하는 표시장치.
  26. 제 22 항에 있어서,
    상기 서브 픽셀들의 전기적 특성이 센싱되는 센싱 모드에서 상기 제1 제어 노드의 전압이 하이 전압을 유지하고, 상기 제2 제어 노드의 전압이 상기 하이 전압 보다 낮은 로우 전압을 유지하는 표시장치.
  27. 제 22 항에 있어서,
    상기 제1 및 제2 제어 노드의 전압을 제어하는 EVDD 제어부를 더 포함하는 표시장치.
KR1020190178612A 2019-12-30 2019-12-30 픽셀 어레이 기판과 이를 포함한 표시장치 KR102646056B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190178612A KR102646056B1 (ko) 2019-12-30 2019-12-30 픽셀 어레이 기판과 이를 포함한 표시장치
US17/135,919 US11653538B2 (en) 2019-12-30 2020-12-28 Pixel array substrate and display device including AC EVEDD driver and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190178612A KR102646056B1 (ko) 2019-12-30 2019-12-30 픽셀 어레이 기판과 이를 포함한 표시장치

Publications (2)

Publication Number Publication Date
KR20210085513A true KR20210085513A (ko) 2021-07-08
KR102646056B1 KR102646056B1 (ko) 2024-03-12

Family

ID=76546596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190178612A KR102646056B1 (ko) 2019-12-30 2019-12-30 픽셀 어레이 기판과 이를 포함한 표시장치

Country Status (2)

Country Link
US (1) US11653538B2 (ko)
KR (1) KR102646056B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261125B (zh) * 2020-03-19 2021-10-22 合肥京东方显示技术有限公司 数据驱动器及其控制方法、显示装置
KR20220026661A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20230025596A (ko) * 2021-08-13 2023-02-22 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR20240040895A (ko) * 2022-09-22 2024-03-29 주식회사 엘엑스세미콘 데이터구동회로 및 이를 포함하는 디스플레이구동회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110080388A (ko) * 2010-01-05 2011-07-13 삼성모바일디스플레이주식회사 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법
KR20160083370A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 표시장치
US20180004345A1 (en) * 2016-06-30 2018-01-04 Lg Display Co., Ltd. Display device having touch sensors and driving method thereof
KR20190002940A (ko) * 2017-06-30 2019-01-09 엘지디스플레이 주식회사 표시패널과 이를 이용한 전계 발광 표시장치
KR20190131254A (ko) * 2018-05-16 2019-11-26 엘지디스플레이 주식회사 전계발광 표시장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102542141B1 (ko) 2016-06-30 2023-06-13 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
KR102562901B1 (ko) * 2018-03-26 2023-08-04 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110080388A (ko) * 2010-01-05 2011-07-13 삼성모바일디스플레이주식회사 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법
KR20160083370A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 표시장치
US20180004345A1 (en) * 2016-06-30 2018-01-04 Lg Display Co., Ltd. Display device having touch sensors and driving method thereof
KR20190002940A (ko) * 2017-06-30 2019-01-09 엘지디스플레이 주식회사 표시패널과 이를 이용한 전계 발광 표시장치
KR20190131254A (ko) * 2018-05-16 2019-11-26 엘지디스플레이 주식회사 전계발광 표시장치

Also Published As

Publication number Publication date
KR102646056B1 (ko) 2024-03-12
US20210202673A1 (en) 2021-07-01
US11653538B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
CN109215575B (zh) 显示面板和使用该显示面板的电致发光显示器
KR102369624B1 (ko) 표시패널과 이를 이용한 전계 발광 표시장치
US10679562B2 (en) Electroluminescence display
US11195474B2 (en) Display device having a compensation power generator for adjusting input voltages and driving method thereof
KR102450894B1 (ko) 전계 발광 표시장치와 그 구동 방법
KR102646056B1 (ko) 픽셀 어레이 기판과 이를 포함한 표시장치
KR102337527B1 (ko) 전계 발광 표시장치
KR20190018982A (ko) 게이트 구동회로와 이를 이용한 표시장치
KR102473217B1 (ko) 전계 발광 표시장치
US11114034B2 (en) Display device
KR102608779B1 (ko) 표시장치와 그 구동 방법
US11798489B2 (en) Gate driver and display device using the same
KR102603538B1 (ko) 표시장치와 그 구동 방법
KR102401355B1 (ko) 전계 발광 표시장치와 그 구동 방법
KR102577468B1 (ko) 픽셀 회로와 이를 이용한 표시장치
KR102361370B1 (ko) 전계 발광 표시장치와 그 구동 방법
KR20210082602A (ko) 픽셀 회로, 이를 이용한 전계 발광 표시장치, 및 이를 이용한 발광 제어 트랜지스터의 특성 센싱 방법
KR20210083818A (ko) 표시 장치
KR20200072228A (ko) 전계 발광 표시장치
KR102601611B1 (ko) 데이터 스위칭 장치와 이를 이용한 표시장치
KR102433958B1 (ko) 전계 발광 표시장치와 그 구동 방법
KR20210084097A (ko) 표시 장치
KR20200141854A (ko) 픽셀 회로와 이를 이용한 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant