KR20240040895A - 데이터구동회로 및 이를 포함하는 디스플레이구동회로 - Google Patents

데이터구동회로 및 이를 포함하는 디스플레이구동회로 Download PDF

Info

Publication number
KR20240040895A
KR20240040895A KR1020220119774A KR20220119774A KR20240040895A KR 20240040895 A KR20240040895 A KR 20240040895A KR 1020220119774 A KR1020220119774 A KR 1020220119774A KR 20220119774 A KR20220119774 A KR 20220119774A KR 20240040895 A KR20240040895 A KR 20240040895A
Authority
KR
South Korea
Prior art keywords
circuit
led
driving
pixel
transistor
Prior art date
Application number
KR1020220119774A
Other languages
English (en)
Inventor
김원연
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020220119774A priority Critical patent/KR20240040895A/ko
Priority to EP23198419.6A priority patent/EP4343745A1/en
Priority to CN202311224764.4A priority patent/CN117746798A/zh
Priority to US18/471,754 priority patent/US20240105126A1/en
Publication of KR20240040895A publication Critical patent/KR20240040895A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 실시예는 엘이디 다이오드의 동작 전류를 측정하여 불량 화소 위치를 파악하고, 불량화소의 위치 정보에 대응하여 서브엘이디를 구동시킴으로써, 불량 화소에 대해 정상적인 엘이디 구동을 구현하는 기술에 관한 것이다.

Description

데이터구동회로 및 이를 포함하는 디스플레이구동회로 {DATA DRIVING CIRCUIT AND DISPLAY DRIVING CIRCUIT INCLUDING THE SAME.}
본 실시예는 패널의 화소를 구동시키는 데이터구동회로 및 이를 포함하는 디스플레이구동회로에 관한 것이다.
정보화가 진전되면서 정보를 시각화할 수 있는 다양한 디스플레이장치들이 개발되고 있다. 액정디스플레이장치(LCD : Liquid Crystal Display), OLED(Organic Light Emitting Diode) 디스플레이 장치, PDP(Plasma Display Panel)디스플레이 장치 등이 최근까지 개발되었거나 개발되고 있는 디스플레이 장치들이다. 이러한 디스플레이 장치들은 고해상 이미지를 적절히 표시할 수 있도록 발전하고 있다.
그런데, 전술한 디스플레이 장치들은 고해상화에는 유리한 점이 있지만 대형화가 어렵다는 단점을 가지고 있다. 예를 들어, 현재까지 개발된 대형 OLED 디스플레이 장치는 80인치(대략 2m), 100인치(대략 25m) 수준이어서 가로가 10m가 넘는 대형 디스플레이 장치를 만드는 데에는 적합하지 않다.
이러한 대형화의 문제를 해결하기 위한 방법으로 최근 엘이디(LED : Light Emitting Diode) 디스플레이 장치에 대한 관심이 높아지고 있다. 엘이디 디스플레이 장치 기술에서는 모듈화된 엘이디 픽셀이 필요한 수만큼 배치되면서 하나의 대형 패널을 구성할 수 있다. 혹은 엘이디 디스플레이 장치 기술에서는 다수의 엘이디 픽셀로 구성된 단위패널이 필요한 수만큼 배치되면서 하나의 대형 패널 구조체를 형성할 수 있다. 이와 같이 엘이디 디스플레이 장치 기술에서는 엘이디 픽셀을 필요한 만큼 확장시켜 배치함으로써 대형 디스플레이 장치를 쉽게 구현할 수 있게 된다.
엘이디 디스플레이 장치는 대형화 뿐만 아니라 패널 크기의 다양화에도 유리한 점이 있는데, 엘이디 디스플레이 장치 기술에서는 엘이디 픽셀의 적절한 배치에 따라 가로, 세로의 크기를 다양하게 조정할 수 있게 된다.
한편, 엘이디가 배치되는 디스플레이패널을 구동하는 방식은 여러 가지가 있을 수 있는데, 대표적인 것으로 PAM(Pulse Amplitude Modulation) 방식과 PWM(Pulse Width Modulation) 방식이 있다. PAM 방식은 화소의 계조값에 대응되는 아날로그전압을 화소로 공급하고, 아날로그전압에 따라 화소로 흐르는 전류의 크기르 다르게 제어하는 방식으로, 엘이디가 배치되는 디스플레이패널에서는 저계조의 구현이 어렵다는 문제가 있다. PWM 방식은 화소의 계조값에 따라 화소로 공급되는 전류의 시간을 조절하는 방식으로, 종래의 액티브 방식에서는 화소 내에 비교기 회로가 배치되어야 했기 때문에 화소 구조가 복잡하고 비교기의 오프셋에 따라 정확도가 균일하지 못한 문제가 있었다.
또한, 엘이디가 배치되는 디스플레이패널은 엘이디의 불량 및 전사 과정의 불량 화소가 있는 경우 디스플레이패널을 폐기하거나 별도의 리페어(repair) 과정을 수행해야 하는 문제가 있었다.
또한, 패널의 크랙을 탐지하기 위해서는 별도의 크랙탐지장치가 필요하게 문제점이 있었다.
이러한 배경에서, 본 실시예의 목적은, 일 측면에서, 엘이디의 불량 및 전사 과정의 불량 화소가 있는 경우 별도의 리페어 과정없이 디스플레이패널을 사용하는 기술을 제공하는 것이다.
또한, 본 실시예의 목적은 별도의 광학 장비 없이 웨이퍼 테스트 장비에서 적용 가능하고, 별도의 칩사이즈 증가 없이 패널의 크랙을 탐지할 수 있는 데이터구동회로 및 이를 포함하는 디스플레이구동회로를 제공하는 것이다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 실시예는 화소회로와 전기적으로 연결된 구동저전압단자; 상기 구동저전압단자를 통해 상기 화소회로에 상기 구동저전압을 전달하는 전압레귤레이터; 및 상기 구동저전압단자를 통해 상기 화소회로의 출력전류를 수신하는 아날로그디지털컨터버를 더 포함하는, 데이터구동회로를 제공할 수 있다.
전술한 목적을 달성하기 위하여, 다른 측면에서, 본 실시예는 1 엘이디 및 제2 엘이디를 포함하는 화소회로; 상기 화소회로와 전기적으로 연결된 구동저전압단자를 통해 상기 화소회로의 출력신호를 전달받고, 아날로그신호를 디지털신호로 변환하는 아날로그디지털컨버터; 및 상기 구동저전압단자 및 상기 아날로그디지털컨버터 사이에 배치되고, 상기 화소회로의 출력신호를 선택적으로 전달하는 제1 스위치를 포함하는, 디스플레이구동회로를 제공할 수 있다.
전술한 목적을 달성하기 위하여, 또 다른 측면에서, 제1 엘이디 및 제2 엘이디를 포함하는 화소회로에 구동저전압(VSS)를 공급하고, 상기 구동저전압을 공급한 구동저전압단자를 통해 화소회로의 출력전류를 선택적으로 센싱하는 단계; 상기 화소회로의 출력전류의 전류레벨을 기초로 상기 제1 엘이디의 불량화소를 판단하는 단계; 및 상기 제1 엘이디가 동작하지 않는 경우에, 상기 제2 엘이디를 동작시키는 단계를 포함하는, 디스플레이구동방법을 제공할 수 있다.
이상에서 설명한 바와 같이 본 실시예에 의하면, 엘이디의 불량 및 전사 과정의 불량 화소가 있는 경우 별도의 리페어 과정없이 디스플레이패널을 사용할 수 있게 된다.
본 실시예에 의하면, 별도의 패널 크랙 탐지를 위한 장치 없이도, 기존의 데이터구동회로를 통해 패널의 크랙 탐지를 수행할 수 있을 수 있다.
도 1은 본 실시예에 따른 표시장치의 구성도이다.
도 2는 본 실시예에 따른 패널의 구성도이다.
도 3은 본 실시예에 따른 화소회로의 제1 예시 도면이다.
도 4는 본 실시예에 따른 화소회로의 제2 예시 도면이다.
도 5는 본 실시예에 따른 화소회로의 제3 예시 도면이다.
도 6은 제1 엘이디가 사용되는 경우 본 실시예에 따른 화소회로의 주요 신호, 전압 및 전류의 파형도이다.
도 7은 제2엘이디가 사용되는 경우 본 실시예에 따른 화소회로의 주요 신호, 전압 및 전류의 파형도이다.
도 8은 본 실시예에 따른 화소의 배치를 나타낸 제1 예시 도면이다.
도 9는 본 실시예에 따른 화소의 배치를 나타낸 제2 예시 도면이다.
도 10은 본 실시예에 따른 데이터구동회로의 제1 예시 구성도이다.
도 11은 본 실시예에 따른 데이터구동회로의 제2 예시 구성도이다.
도 12는 본 실시예에 따른 데이터구동회로의 제3 예시 구성도이다.
도 13은 본 실시예에 따른 화소회로의 정상 동작 전류세기 범위를 예시한 도면이다.
도 14는 본 실시예에 따른 수평방향 불량화소 스캔 방법을 예시한 도면이다.
도 15는 본 실시예에 따른 수직방향 불량화소 스캔 방법을 예시한 도면이다.
도 16는 본 실시예에 따른 불량화소 탐지 방법을 예시한 도면이다.
도 17은 본 실시예에 따른 불량화소 탐지 방법의 순서도이다.
도 18은 본 실시예에 따른 불량화소 탐지 및 패널 크랙 탐지 방법의 순서도이다.
도 1은 본 실시예에 따른 표시장치의 구성도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디스플레이 장치(100)는 디스플레이 기능과 터치 센싱 기능을 수행하는 것으로서, 액정디스플레이(Liquid Crystal Display, LCD)나 유기발광 다이오드 디스플레이(Organic Light Emitting Diode: OLED)와 같은 평판 디스플레이로 구현될 수 있다.
도 1을 참조하면, 표시장치(100)는 패널(110), 데이터구동회로(120), 게이트구동회로(130), 터치센싱회로(140), 타이밍컨트롤러(150) 등을 포함할 수 있다.
패널(110)에는 데이터구동회로(120)와 연결되는 복수의 데이터라인(DL)이 형성되고, 게이트구동회로(130)와 연결되는 복수의 게이트라인(GL)이 형성될 수 있다. 또한, 패널(110)에는 복수의 데이터라인(DL)과 복수의 게이트라인(GL)의 교차 지점에 대응되는 다수의 화소(P: Pixel)가 정의될 수 있다. 화소(P)는 패널(110) 내부의 화소회로에 의해 정의될 수 있다.
각 화소(P)에는 적어도 두개의 엘이디들(LEDs : Light Emitting Diodes)이 배치될 수 있다. 두개의 엘이디들을 모두 사용할 수도 있고, 후술하는 바와 같이 선택 신호들을 이용하여 두개의 엘이디들 중 하나가 선택적으로 사용될 수 있다. 그리고, 각 화소(P)는 엘이디로 공급하는 전력 혹은 전류의 총량에 따라 계조값을 표현할 수 있다.
각 화소(P)에는 복수의 트랜지스터들 및 적어도 하나의 캐패시터가 배치될 수 있다. 예를 들어, 각 화소(P)에는 11개의 트랜지스터들 및 2개의 캐패시터들이 배치될 수 있다. 이러한 트랜지스터들과 캐패시터들의 동작에 의해 엘이디로 공급되는 전력 혹은 전류의 총량이 결정될 수 있다. 각 화소(P)의 회로구조 예시는 후술한다.
패널(110)은 표시패널(display panel)과 터치패널(TSP: touch screen panel)을 포함할 수 있는데, 여기서 표시패널과 터치패널은 일부 구성요소를 서로 공유할 수 있다. 예를 들어, 복수의 터치전극(TE)은 표시패널의 일 구성(예를 들어, 공통전압을 인가하는 공통전극)일 수 있고 동시에 터치패널의 일 구성(터치를 감지하기 위한 터치전극)일 수 있다. 또한, 패널(110)은 표시패널과 터치패널의 일부 구성요소가 서로 공유되는 형태로서 인셀(In-Cell) 타입의 패널일 수 있지만, 이에 제한되는 것은 아니다.
데이터구동회로(120)는 타이밍컨트롤러(150)의 데이터제어신호를 전달받고, 이미지를 패널(110)의 각 화소(P)에 표시하기 위해 데이터라인(DL)으로 데이터신호를 공급할 수 있다.
데이터구동회로(120)는 스캔신호(SCN)가 공급되는 화소(P)로 데이터전압(VDT)을 공급할 수 있다. 데이터구동회로(120)는 타이밍컨트롤러(150)로부터 영상 데이터(RGB) 및 데이터제어신호(DCS)를 수신하고, 영상데이터(RGB)에 따라 각 화소(P)의 계조값을 확인할 수 있다. 그리고, 데이터구동회로(120)는 각 화소(P)의 계조값에 따라 데이터전압(VDT)을 생성하고, 데이터전압(VDT)을 해당 화소(P)로 공급할 수 있다.
데이터구동회로(120)는 PAM 방식과 PWM 방식이 조합된 하이브리드 방식으로 화소(P)를 구동할 수 있다. 데이터구동회로(120)는 PAM 방식처럼 각 화소(P)의 계조값에 따라 데이터전압(VDT)의 초기전압을 결정하고 화소(P)로 공급할 수 있다. 그리고, 화소(P)는 PWM 방식처럼 일 제어시간에서의 엘이디 온타임에 따라 계조값을 표현할 수 있는데, 여기서 엘이디의 온타임은 데이터전압(VDT)의 초기전압에 의해 결정될 수 있다.
이러한 화소 구동 방식을 위해 각 화소(P)에는 적어도 하나의 제어신호(CTR)가 공급될 수 있는데, 이러한 제어신호(CTR)는 데이터구동회로(120)에 의해 공급되거나 게이트구동회로(130)에 의해 공급될 수 있다. 그리고, 각 화소(P)에 배치되는 트랜지스터들 중 일부는 이러한 제어신호(CTR)에 의해 턴온 혹은 턴오프될 수 있다.
게이트구동회로(130)는 타이밍컨트롤러(150)의 게이트제어신호를 전달받고, 각 화소(P)에 위치하는 트랜지스터를 턴온 혹은 턴오프시키기 위해 게이트라인(GL)으로 스캔신호를 순차적으로 공급한다.
게이트구동회로(130)와 데이터구동회로(120)는 하나의 집적회로를 구성할 수도 있다. 그리고, 각각이 별도의 집적회로를 구성할 수도 있다.
타이밍컨트롤러(150)는 데이터구동회로(120), 게이트구동회로(130) 및 터치회로(140)로 각종 제어신호를 공급할 수 있다. 터치/디스플레이제어회로(150)는 각 타이밍에 맞게 데이터구동회로(120)가 각 화소(P)로 데이터전압을 공급하도록 제어하는 데이터제어신호(DCS: Data Control Signal)를 전송하거나, 게이트구동회로(130)로 게이트제어신호(GCS: Gate Control Signal)를 전송하거나, 터치센싱신호(140)로 센싱신호를 전송할 수 있다. 타이밍컨트롤러(150)는 다른 제어기능도 더 수행할 수 있다.
화소회로(P), 데이터구동회로(120), 게이트구동회로(130), 타이밍컨트롤러(150) 중 하나 이상은 통합된 집적회로를 형성하여, 각 회로의 기능을 통합하여 구현할 수 있다.
도 2는 본 실시예에 따른 패널의 구성도이다.
도 2를 참조하면, 패널(110)은 하나 복수의 화소회로(111)에 포함된 엘이디에 의해 발광할 수 있다.
데이터구동회로(120)는 구동고전압(ELVDD) 및 구동저전압(ELVSS)를 화소회로(111) 또는 화소회로의 스트링에 공급하여 엘이디의 밝기를 조절할 수 있다. 구동고전압은 제1 데이터라인(DL1), 구동저전압은 제2 데이터라인(DL2)에 의해 공급될 수 있다.
데이터구동회로(120)는 제1 데이터라인(DL1) 또는 제2 데이터라인(DL2)에 의해 화소회로의 출력전압 또는 출력전류를 센싱할 수 있고, 패널(110)의 상태-예를 들어, 크랙의 발생-를 확인하기 위해 크랙탐지하기 위한 신호를 패널로 공급 및 센싱할 수 있다. 이 경우 제1 데이터라인(DL1) 또는 제2 데이터라인(DL2)은 센싱라인으로 정의될 수 있다.
도 3은 본 실시예에 따른 화소회로의 제1 예시 도면이다.
도 3을 참조하면, 화소회로(111)은 제1 경로회로(112), 제2 경로회로(113) 등을 포함할 수 있다.
제1 경로회로(112)는 구동고전압(VDD)와 구동저전압(VSS) 사이에 배치되는 제1트랜지스터(T1) 및 제2트랜지스터(T2)를 포함할 수 있다. 제1 경로회로(112)는 구동고전압(VDD)의 공급을 제어하는 제1트랜지스터(T1) 및 구동저전압(VSS)의 공급을 제어하는 제2트랜지스터(T2)를 포함할 수 있다.
제2 경로회로(113)는 제1 스위치(114), 제1 엘이디(115), 제2 스위치(116), 제2 엘이디(117) 등을 포함할 수 있다. 제1 스위치(114) 및 제1 엘이디(115)는 직렬로 연결되어 하나의 그룹을 형성할 수 있고, 제2 스위치(116) 및 제2 엘이디(117)는 직렬로 연결되어 하나의 그룹을 형성할 수 있다. 각 그룹은 병렬로 연결되어, 개별적으로 동작하여 제1 엘이디(115) 또는 제2 엘이디(117)의 동작을 제어할 수 있다.
제2 경로회로(113)는 제1 시구간에서 제1 엘이디(115)를 동작시키고, 제2 시구간에서 제2 엘이디(117)를 동작시킬 수 있으며, 각 시구간에서는 하나의 엘이디를 선택적으로 동작시킬 수 있다. 제2 경로회로(113)는 제1엘이디제어신호(SEL1)에 의해 제1엘이디(114)를 구동시키고, 상 제2엘이디제어신호(SEL2)에 의해 제2엘이디(117)를 구동시킬 수 있다. 제1 엘이디(115) 및 제2 엘이디(117)는 제1엘이디제어신호(SEL1) 및 제2엘이디제어신호(SEL2)가 하이 상태인 경우에 동작하고, 로우 상태인 경우에 동작하지 않을 수 있다.
제1 경로회로(112) 및 제2 경로회로(113)의 출력단에는 센싱라인(S1)이 연결되어, 제1 엘이디(115) 또는 제2 엘이디(117)의 개방, 단락, 정상동작 여부를 판단할 수 있는 전압 또는 전류 신호를 전달할 수 있다.
데이구동회로(120)는 센싱라인(S1)을 통해 획득한 화소회로(P)의 동작전류가 기준범위를 벗어난 경우에 화소의 상기 제1 엘이디(115)가 불량인 것으로 판단하고, 제1 엘이디에 전류를 공급하지 않고, 제2 엘이디(117)로 전류를 공급할 수 있다.
데이구동회로(120)는 화소회로의 제1 엘이디가 불량으로 판단된 경우에 제1 엘이디로 흐르는 전류를 차단하고, 제2 엘이디로만 전류를 공급하고, 해당 화소의 위치정보를 레지스터, 메모리, OTP 등에 저장할 수 있다. 이 경우, 다음 프레임에 화소회로에 데이터전압을 공급하는 경우에도 제1 엘이디를 동작시키지 않고, 제2 엘이디를 지속적으로 동작시킬 수 있으며, 화소가 불량인 지점의 좌표정보를 계산 및 저장할 수 있다.
도 3의 제1 스위치(114)는 도 4의 제4 트랜지스터(T4)에 대응하고, 제2 스위치(116)는 도 4의 제6 트랜지스터(T6)에 대응될 수 있으나, 이에 제한되는 것은 아니다.
도 4는 본 실시예에 따른 화소회로의 제2 예시 도면이다.
도 4를 참조하면, 화소(P)는 제1경로회로(210), 제2경로회로(220) 및 연결제어 트랜지스터(TRG) 등을 포함할 수 있다.
제1경로회로(210)는 구동고전압(VDD)과 구동저전압(VSS) 사이에 직렬로 배치되는 제1트랜지스터(T1) 및 제2트랜지스터(T2)를 포함할 수 있다. 그리고, 제1경로회로(210)는 제2트랜지스터(T2)의 게이트를 제어하는 게이트제어회로(230)를 포함할 수 있다.
제1트랜지스터(T1)는 P타입 트랜지스터로서 일측이 구동고전압(VDD)과 연결되고 타측이 제1노드(N1)와 연결될 수 있다. 그리고, 제1트랜지스터(T1)의 게이트로는 제1제어신호(CT1)가 공급될 수 있고, 제1제어신호(CT1)는 데이터구동회로 혹은 게이트구동회로에 의해 공급될 수 있다.
제1트랜지스터(T1)는 제1노드(N1)에 대한 구동고전압(VDD)의 공급을 제어할 수 있다. 제1트랜지스터(T1)가 턴온되면 제1노드(N1)로 구동고전압(VDD)이 공급될 수 있다.
제2트랜지스터(T2)의 일측은 제1노드(N1)와 연결되고, 타측은 제2노드(N2)와 연결될 수 있다. 연결제어 트랜지스터(TRG)의 일측은 제2노드(N2)와 연결되고, 타측은 구동저전압(VSS)와 연결될 수 있다.
실질적으로 제2트랜지스터(T2)는 제1노드(N1)에 대한 구동저전압(VSS)의 공급을 제어할 수 있다. 연결제어 트랜지스터(TRG)가 턴온되면 제2노드(N2)로 구동저전압(VSS)이 공급될 수 있고, 이러한 상태에서 제2트랜지스터(T2)가 턴온되면 제1노드(N1)로 구동저전압(N1)이 공급될 수 있다.
연결제어 트랜지스터(TRG)가 턴온되어 있는 상태에서, 제1트랜지스터(T1)가 턴온되면 제1노드(N1)에 구동고전압(VDD)이 형성되고, 제2트랜지스터(T2)가 턴온되면 제1노드(N1)에 구동저전압(VSS)이 형성될 수 있다.
제2경로회로(220)는 구동고전압(VDD)과 구동저전압(VSS) 사이에서 직렬로 배치되는 제3트랜지스터(T3) 및 제4트랜지스터(T4), 제1엘이디(uLED1)를 포함할 수 있다. 제2경로회로(220)는 제3트랜지스터(T3) 및 제4트랜지스터(T4), 제1엘이디(uLED1)와 병렬로 배치되는 제5트랜지스터(T5) 및 제6트랜지스터(T6), 제2엘이디(uLED2)를 포함할 수 있다. 제2경로회로(220)은 제1선택 신호(SEL1) 및 제2선택 신호(SEL2)에 의해 제4트랜지스터(T4) 및 제6트랜지스터(T6) 중 하나만 선택되어 제1엘이디(uLED1) 및 제2엘이디(uLED2) 중 하나만 발광할 수 있다.
그리고, 제2경로회로(220)는 제1엘이디(uLED1) 및 제2엘이디(uLED2) 중 하나로 흐르는 구동전류(ILED1 또는 ILED2)의 크기를 제어하는 전류제어회로(240)를 포함할 수 있다.
제3트랜지스터(T3)의 일측은 구동고전압(VDD)과 연결되고 타측은 제4트랜지스터(T4)의 일측과 연결될 수 있다. 그리고, 제3트랜지스터(T3)의 게이트는 제1노드(N1)와 연결될 수 있다.
제4트랜지스터(T4)의 일측은 제3트랜지스터(T3)와 타측과 연결되고, 타측은 제1엘이디(uLED1)과 연결될 수 있다. 제4트랜지스터(T4)의 게이트는 제1선택 라인과 연결되어 제1선택 신호(SEL1)를 수신할 수 있다.
제1엘이디(uLED1)의 애노드는 제4트랜지스터(T3)의 타측과 연결되고, 제1엘이디(uLED1)의 캐소드는 제2노드(N2)와 연결될 수 있다.
제5트랜지스터(T5)의 일측은 구동고전압(VDD)과 연결되고 타측은 제6트랜지스터(T6)의 일측과 연결될 수 있다. 그리고, 제5트랜지스터(T5)의 게이트는 제1노드(N1)와 연결될 수 있다.
제6트랜지스터(T6)의 일측은 제5트랜지스터(T5)와 타측과 연결되고, 타측은 제2엘이디(uLED2)과 연결될 수 있다. 제6트랜지스터(T6)의 게이트는 제2선택 라인과 연결되어 제2선택 신호(SEL2)를 수신할 수 있다.
제2엘이디(uLED1)의 애노드는 제6트랜지스터(T6)의 타측과 연결되고, 제2엘이디(uLED1)의 캐소드는 제2노드(N2)와 연결될 수 있다.
그리고, 실시예에 따라 제1엘이디(uLED1) 및 제2엘이디(uLED1)의 캐소드와 제2노드(N2) 사이에 전류제어회로(240)가 더 배치될 수 있다.
여기서, 화소(P)는 실리콘 백플레인(back plane)에 형성될 수 있고, 화소(P)에 배치되는 트랜지스터들(T1, T2, T3, TRG)은 CMOS(Complementary Metal-Oxide-Silicon) 타입으로 형성될 수 있다.
각 구성의 동작에 대해 살펴보면, 제1노드(N1)에 고전압-예를 들어, 구동고전압(VDD)-이 형성되면 제3트랜지스터(T3) 및 제5트랜지스터(T5) 중 하나가 턴온되면서 제1엘이디(uLED1) 및 제2엘이디(uLED2) 중 하나로 제1구동전류(ILED1) 및 제2구동전류(ILED2)가 흐를 수 있다. 그리고, 제1노드(N1)에 저전압-예를 들어, 구동저전압(VSS)-이 형성되면 턴온되었던 제3트랜지스터(T3) 및 제5트랜지스터(T5) 중 하나가 턴오프되면서 제1엘이디(uLED1) 및 제2엘이디(uLED2) 중 하나도 턴오프될 수 있다.
제1노드(N1)의 전압은 제1트랜지스터(T1) 및 제2트랜지스터(T2)의 온오프에 따라 결정될 수 있다.
제1트랜지스터(T1)의 게이트 전압은 제1제어신호(CT1)에 의해 결정되는데, 이러한 제1제어신호(CT1)에 따라 제1트랜지스터(T1)의 온오프가 결정될 수 있다.
제2트랜지스터(T2)의 게이트 전압은 게이트노드(GN)의 전압에 의해 결정되는데, 게이트노드(GN)에는 시간의 경과에 따라 증가하거나 감소하는 램프전압이 공급될 수 있다. 그리고, 이러한 램프전압의 시작전압은 화소(P)의 계조값에 따라 결정될 수 있다.
게이트노드(GN)는 데이터라인과 연결될 수 있다. 그리고, 데이터라인을 통해 공급되는 데이터전압(VDT)에 따라 게이트노드(GN)의 전압이 결정될 수 있다. 게이트노드(GN)와 데이터라인 사이에는 게이트제어회로(230)가 배치될 수 있다.
이하, 제2엘이디(uLED2)에 불량이 발생하여 사용이 불가능하거나 적절히 사용할 수 없는 경우, 제1선택 신호(SEL1) 및 제2선택 신호(SEL2)에 의해 제4트랜지스터(T4) 및 제6트랜지스터(T6) 중 제4트랜지스터(T4)가 선택되어 제1엘이디(uLED1)를 사용할 수 있다.
반대로, 제1엘이디(uLED1)에 불량이 발생하여 사용이 불가능하거나 적절히 사용할 수 없는 경우, 제1선택 신호(SEL1) 및 제2선택 신호(SEL2)에 의해 제4트랜지스터(T4) 및 제6트랜지스터(T6) 중 제6트랜지스터(T6)가 선택되어 제2엘이디(uLED2)를 사용할 수 있다.
도 5는 본 실시예에 따른 화소회로의 제3 예시 도면이다.
도 5를 참조하면, 화소(Pb)는 제1경로회로(210), 제2경로회로(220) 및 연결제어 트랜지스터(TRG)를 포함할 수 있다. 도 5는 도 4의 회로 구성의 일 실시예일 수 있다.
제1경로회로(210)는 제1노드(N1)에 대한 구동고전압(VDD)의 공급을 제어하는 제1트랜지스터(T1) 및 제1노드(N1)에 대한 구동저전압(VSS)의 공급을 제어하는 제2트랜지스터(T2)를 포함할 수 있다.
제2경로회로(220)는 제1엘이디(uLED1)의 애노드에 대한 구동고전압(VDD)의 공급을 제어하는 제3트랜지스터(T3) 및 제1엘이디(uLED1)와 제3트랜지스터(T3) 사이에 배치되는 제4트랜지스터(T4), 제1엘이디(uLED1)와 병렬로 배치된 제2엘이디(uLED2)의 애노드에 대한 구동고전압의 공급을 제어하는 제5트랜지스터(T5), 제2엘이디(uLED2)와 제5트랜지스터(T5) 사이에 배치되는 제6트랜지스터(T6), 제1엘이디(uLED1) 및 제2엘이디(uLED2)의 캐소드에 대한 상기 구동저전압의 공급을 제어하는 제7트랜지스터(T7)를 포함할 수 있다.
제2경로회로(220)은 제1선택 신호(SEL1) 및 제2선택 신호(SEL2)에 의해 제4트랜지스터(T4) 및 제6트랜지스터(T6) 중 하나만 선택되어 제1엘이디(uLED1) 및 제2엘이디(uLED2) 중 하나만 발광할 수 있다.
제3트랜지스터(T3)의 게이트는 제1노드(N1)와 연결되고 타측은 제4트랜지스터(T4)의 일측과 연결될 수 있다. 그리고, 제1노드(N1)에 구동고전압(VDD)이 형성되면 제3트랜지스터(T3)가 턴온되고, 제3트랜지스터(T3)가 턴온된 상태에서 제1선택 신호(SEL1) 및 제2선택 신호(SEL2)에 의해 제4트랜지스터(T4)가 선택되고 제1엘이디(uLED1)의 캐소드로 구동저전압(VSS)이 공급되면 제1엘이디(uLED1)가 발광할 수 있다.
제5트랜지스터(T5)의 게이트는 제1노드(N1)와 연결되고 타측은 제6트랜지스터(T6)의 일측과 연결될 수 있다. 그리고, 제1노드(N1)에 구동고전압(VDD)이 형성되면 제5트랜지스터(T5)가 턴온되고, 제5트랜지스터(T5)가 턴온된 상태에서 제1선택 신호(SEL1) 및 제2선택 신호(SEL2)에 의해 제6트랜지스터(T6)가 선택되고 제1엘이디(uLED1)의 캐소드로 구동저전압(VSS)이 공급되면 제2엘이디(uLED2)가 발광할 수 있다.
제1엘이디(uLED1) 또는 제2엘이디(uLED2) 중 하나가 발광하는 구간에서 제2트랜지스터(T2)의 게이트로는 시간의 경과에 따라 증가하거나 감소하는 램프전압이 공급될 수 있다. 그리고, 이러한 램프전압의 시작전압은 화소(Pb)의 계조값에 따라 결정될 수 있다.
연결제어 트랜지스터(TRG)는 일측이 제2트랜지스터(T2) 및 제7트랜지스터(T7)와의 접점인 제2노드(N2)와 연결되고, 타측이 구동저전압(VSS)과 연결될 수 있다.
제1경로회로(210)는 게이트제어회로(230)를 더 포함하고, 제2경로회로(220)는 전류제어회로(240)를 더 포함할 수 있다.
게이트제어회로(230)는 제2트랜지스터(T2)의 게이트와 드레인의 연결을 제어하는 제8트랜지스터(T8)를 더 포함할 수 있다. 연결제어 트랜지스터(TRG)가 턴오프된 상태에서, 제1트랜지스터(T1) 및 상기 제8트랜지스터가 턴온되면서 상기 제2트랜지스터의 게이트-소스전압이 상기 제2트랜지스터의 문턱전압과 같아질 수 있다.
게이트제어회로(230)는 제2트랜지스터(T2)의 게이트와 데이터라인 사이에 배치되는 제1캐패시터(C1)를 더 포함할 수 있다. 제2트랜지스터의 게이트-소스에 문턱전압이 기입되고, 제1캐패시터의 일측-데이터라인과 연결되는 측-으로 초기전압이 기입될 수 있다. 그리고, 제1캐패시터(C1)는 이렇게 형성되는 양측 전압을 유지할 수 있다.
전류제어회로(240)는 제7트랜지스터(T7)의 게이트와 드레인의 연결을 제어하는 제9트랜지스터(T9)를 더 포함할 수 있다. 연결제어 트랜지스터(TRG)가 턴오프된 상태에서, 제3트랜지스터(T3) 및 제9트랜지스터(T9)가 턴온되면서 제7트랜지스터(T7)의 게이트-소스전압이 제7트랜지스터(T7)의 문턱전압과 같아질 수 있다.
전류제어회로(240)는 일측이 제7트랜지스터(T7)의 게이트와 연결되는 제2캐패시터(C2)를 더 포함할 수 있다. 제7트랜지스터(T7)의 게이트-소스에 문턱전압이 기입된 후 제2캐패시터(C2)의 타측으로 참조전압(VREF)이 입력될 수 있다.
그리고, 이러한 참조전압(VREF)의 전압레벨에 따라 제1엘이디(uLED1)의 제1구동전류(ILED1) 또는 제2엘이디(uLED2)의 제2구동전류(ILED2)의 크기가 제어될 수 있다.
연결관계를 살펴보면, 제1경로회로(410)에서 제1트랜지스터(T1)의 일측은 구동고전압(VDD)과 연결되고 타측은 제1노드(N1)와 연결될 수 있다.
그리고, 제2트랜지스터(T2)의 일측은 제1노드(N1)와 연결되고 타측은 제2노드(N2)와 연결될 수 있다. 그리고, 제8트랜지스터(T8)의 일측은 제2트랜지스터(T2)의 드레인과 연결되고 타측은 제2트랜지스터(T2)의 게이트와 연결될 수 있다. 제1캐패시터(C1)의 일측은 제2트랜지스터(T2)의 게이트와 연결되고 타측은 스캔트랜지스터(TRS)의 일측과 연결될 수 있다. 그리고, 스캔트랜지스터(TRS)의 타측은 데이터라인과 연결될 수 있다.
제2경로회로(220)에서 제3트랜지스터(T3)의 일측은 구동고전압(VDD)과 연결되고 타측은 제4트랜지스터(T4)의 일측과 연결될 수 있다.
제4트랜지스터(T4)의 일측은 제3트랜지스터(T3)와 타측과 연결되고, 타측은 제1엘이디(uLED1)과 연결될 수 있다. 제4트랜지스터(T4)의 게이트는 제1선택 라인과 연결되어 제1선택 신호(SEL1)를 수신할 수 있다.
제1엘이디(uLED1)의 애노드는 제4트랜지스터(T3)의 타측과 연결되고, 제1엘이디(uLED1)의 캐소드는 제2노드(N2)와 연결될 수 있다.
제5트랜지스터(T5)의 일측은 구동고전압(VDD)과 연결되고 타측은 제6트랜지스터(T6)의 일측과 연결될 수 있다. 그리고, 제5트랜지스터(T5)의 게이트는 제1노드(N1)와 연결될 수 있다.
제6트랜지스터(T6)의 일측은 제5트랜지스터(T5)와 타측과 연결되고, 타측은 제2엘이디(uLED2)과 연결될 수 있다. 제6트랜지스터(T6)의 게이트는 제2선택 라인과 연결되어 제2선택 신호(SEL2)를 수신할 수 있다.
제2엘이디(uLED1)의 애노드는 제6트랜지스터(T6)의 타측과 연결되고, 제2엘이디(uLED1)의 캐소드는 제2노드(N2)와 연결될 수 있다.
그리고, 제7트랜지스터(T7)의 일측은 제1엘이디(uLED1) 및 제2엘이지(uLED2)의 캐소드와 연결되고 타측은 제2노드(N2)와 연결될 수 있다. 그리고, 제9트랜지스터(T9)의 일측은 제7트랜지스터(T7)의 드레인과 연결되고 타측은 제7트랜지스터(T7)의 게이트와 연결될 수 있다. 제2캐패시터(C2)의 일측은 제7트랜지스터(T7)의 게이트와 연결되고 타측으로는 참조전압(VREF)이 공급될 수 있다.
그리고, 제1트랜지스터(T1)의 게이트로 제1제어신호(CTRL1)가 공급되고, 제8트랜지스터(T8) 및 제9트랜지스터(T9)로 제2제어신호(CTRL2)가 공급되고, 연결제어 트랜지스터(TRG)로 제3제어신호(CTRL3)가 공급될 수 있다. 그리고, 스캔트랜지스터(TRS)로 스캔신호(SCN)가 공급될 수 있다.
이하, 제2엘이디(uLED2)에 불량이 발생하여 사용이 불가능하거나 적절히 사용할 수 없는 경우, 제1선택 신호(SEL1) 및 제2선택 신호(SEL2)에 의해 제4트랜지스터(T4) 및 제6트랜지스터(T6) 중 제4트랜지스터(T4)가 선택되어 제1엘이디(uLED1)를 사용할 수 있다.
반대로, 제1엘이디(uLED1)에 불량이 발생하여 사용이 불가능하거나 적절히 사용할 수 없는 경우, 제1선택 신호(SEL1) 및 제2선택 신호(SEL2)에 의해 제4트랜지스터(T4) 및 제6트랜지스터(T6) 중 제6트랜지스터(T6)가 선택되어 제2엘이디(uLED2)를 사용할 수 있다.
도 6은 제1 엘이디가 사용되는 경우 본 실시예에 따른 화소회로의 주요 신호, 전압 및 전류의 파형도이다.
도 6을 참조하면, 화소(Pa)의 제어시간은 초기화시간(TI), 프로그램시간(TP) 및 발광제어시간(TE1~TE10)으로 구분될 수 있다. 여기서, 화소(Pa)의 제어시간은 한 프레임의 시간과 같을 수도 있고, 1H(Horizental)시간과 같을 수 있다.
초기화시간(TI), 프로그램시간(TP) 및 발광제어시간(TE1~TE10) 동안 제1선택 신호(SEL1)로 턴온 신호가 제4트랜지스터의 게이트로 인가되고, 제2선택 신호(SEL2)로 턴오프 신호가 제6트랜지스터(T6)에 인가된다. 따라서, 제4트랜지스터(T4)가 턴온되어 제3트랜지스터(T3)와 제1엘이디(uLED1)가 선택된다. 제6트랜지스터(T6)가 턴오프되어 제5트랜지스터(T5)와 제2엘이디(uLED2)가 선택되지 않아 이후 화소(Pa)의 동작에 영향을 주지 않는다.
전술한 바와 같이, 초기화시간(TI), 프로그램시간(TP) 및 발광제어시간(TE1~TE10) 동안 제1선택 신호(SEL1)로 턴온 신호가 제4트랜지스터의 게이트로 인가하는 대신 초기화시간(TI) 및 발광제어시간(TE1~TE10) 동안만 제1선택 신호(SEL1)로 턴온 신호가 제4트랜지스터의 게이트로 인가될 수도 있다.
초기화시간(TI)은 각 노드 및 각 트랜지스터의 단자들의 전압을 초기화하는 시간으로서, 여러 가지 방식들이 적용될 수 있다. 이러한 방식들은 후술하는 예시들에서 조금더 자세히 설명한다.
프로그램시간(TP)은 주요 노드들 및 주요 트랜지스터들에 특정 전압을 기입하는 시간이다.
제1예시의 프로그램시간(TP)에서 제1제어신호(CT1)는 고전압을 형성하면서 제1트랜지스터(T1)를 턴오프시킬 수 있다. 그리고, 도시되지는 않았지만 연결제어 트랜지스터(TRG)는 턴온되면서 제2노드(N2)에 구동저전압(VSS)을 형성시킬 수 있다. 여기서, 구동저전압(VSS)은 그라운드전압일 수 있다.
프로그램시간(TP)에서 제2트랜지스터(T1)가 턴온되면서 제1노드의 전압(VN1)은 저전압이 될 수 있다. 이때, 제2트랜지스터(T2)의 게이트전압(VGN)은 제2트랜지스터(T2)의 문턱전압(VTH)과 같을 수 있다. 다시 말해, 프로그램시간(TP)에서 제2트랜지스터(T2)이 턴온되지만 제2트랜지스터(T2)의 드레인-소스로는 실질적으로 전류가 거의 흐르지 않을 수 있다.
프로그램시간(TP)에서 제1노드(N1)의 전압(VN1)이 저전압이 되면서, 제3트랜지스터(T3)는 턴오프되고 제1엘이디(uLED1)의 구동전류(ILED1)는 0A가 된다. 제5트랜지스터(T5)도 턴오프되고 제2엘이디(uLED1)의 구동전류(ILED1)는 0A가 된다.
프로그램시간(TP)에서 데이터전압(VDT)은 초기전압이 될 수 있다.
화소구동장치는 화소(Pa)의 계조값에 따라 초기전압을 결정하고 데이터전압을 초기전압으로 설정하여 데이터라인으로 공급할 수 있다.
데이터라인으로 공급되는 초기전압은 게이트제어회로(230)에 기입될 수 있다. 게이트제어회로(230)의 일측으로는 초기전압이 기입되고, 타측으로는 게이트전압(VGN)이 기입될 수 있고, 게이트제어회로(230)는 이러한 양측 전압(초기전압 - 게이트전압)을 후속되는 제어시간에서 유지할 수 있다.
발광제어시간(TE1~TE10)은 복수의 서브시간들(TE1~TE10)로 구분될 수 있다.
복수의 서브시간들(TE1~TE10) 중 첫번째 서브시간(TE1)과 두번째 서브시간(TE2)에서 화소구동장치는 데이터전압(VDT)을 미리 설정한 일정 전압(VS)으로 변경할 수 있다.
데이터라인과 게이트노드(GN) 사이에 배치되는 게이트제어회로(230)가 양측 전압(초기전압 - 게이트전압)을 유지하고 있기 때문에, 데이터전압(VDT)의 변경은 게이트전압(VGN)의 변경을 초래시킬 수 있다. 그리고, 이러한 변경에 따라 게이트전압(VGN)이 문턱전압(VTH)보다 내려가게 되고, 제2트랜지스터(T2)가 턴오프될 수 있다.
한편, 첫번째 서브시간(TE1)에서 제1제어신호(CT1)에 따라 제1트랜지스터(T1)가 턴온되고 제1노드의 전압(VN1)은 구동고전압(VDD)이 될 수 있다. 그리고, 제1노드의 전압(VN1)에 따라 제3트랜지스터(T3)가 턴온되고 제1엘이디(uLED1)로 제1구동전류(ILED1)가 흐르면서 제1엘이디(uLED1)가 발광할 수 있다.
제1엘이디(uLED1)의 발광은 게이트전압(VGN)이 문턱전압(VTH)보다 낮은 전압을 유지할 때까지 지속될 수 있다.
화소구동장치는 세번째 서브시간(TE3)부터 데이터전압(VDT)을 일정 전압(VS)에서 일정한 기울기로 증가시키거나 감소시킬 수 있다. 그리고, 이러한 데이터전압(VDT)의 증가 혹은 감소에 따라 게이트전압(VGN)이 변하고 게이트전압(VGN)이 문턱전압(VTH)보다 커지면서 제1엘이디(uLED1)가 턴오프될 수 있다.
세번째 서브시간(TE3)부터 게이트전압(VGN)은 일정한 기울기로 증가하거나 감소하는 램프전압의 형태를 가질 수 있는데, 이때, 램프전압의 시작전압은 프로그램시간(TP)에서 데이터라인으로 공급되는 초기전압에 따라 결정될 수 있다.
게이트제어회로(230)가 양측 전압(초기전압 - 게이트전압)을 유지하고 있기 때문에, 데이터전압(VDT)이 초기전압에서 일정 전압(VS)으로 변경된 만큼 게이트전압(VGN)이 변경되고 이것이 램프전압의 시작전압이 될 수 있다.
도 7은 제2엘이디가 사용되는 경우 본 실시예에 따른 화소회로의 주요 신호, 전압 및 전류의 파형도이다.
도 7을 참조하면, 화소(Pa)의 제어시간은 초기화시간(TI), 프로그램시간(TP) 및 발광제어시간(TE1~TE10)으로 구분될 수 있다.
초기화시간(TI), 프로그램시간(TP) 및 발광제어시간(TE1~TE10) 동안 제1선택 신호(SEL1)로 턴오프 신호가 제4트랜지스터의 게이트로 인가되고, 제2선택 신호(SEL2)로 턴온 신호가 제6트랜지스터(T6)에 인가된다. 따라서, 제4트랜지스터(T4)가 턴오프되어 제3트랜지스터(T3)와 제1엘이디(uLED1)가 선택되지 않아 이후 화소(Pa)의 동작에 영향을 주지 않는다. 제6트랜지스터(T6)가 턴온되어 제5트랜지스터(T5)와 제2엘이디(uLED2)가 선택된다.
초기화시간(TI)과 프로그램시간(TP)에서 주요 노드들 및 주요 트랜지스터들에 특정 전압은 도 6을 참조하여 설명한 바와 동일하다.
다만, 프로그램시간(TP)에서 제1노드(N1)의 전압(VN1)이 저전압이 되면서, 제5트랜지스터(T5)는 턴오프되고 제2엘이디(uLED1)의 구동전류(ILED1)는 0A가 된다.
프로그램시간(TP)에서 데이터전압(VDT)은 초기전압이 될 수 있다. 화소구동장치는 화소(Pa)의 계조값에 따라 초기전압을 결정하고 데이터전압을 초기전압으로 설정하여 데이터라인으로 공급할 수 있다.
데이터라인으로 공급되는 초기전압은 게이트제어회로(230)에 기입될 수 있다. 게이트제어회로(230)의 일측으로는 초기전압이 기입되고, 타측으로는 게이트전압(VGN)이 기입될 수 있고, 게이트제어회로(230)는 이러한 양측 전압(초기전압 - 게이트전압)을 후속되는 제어시간에서 유지할 수 있다.
발광제어시간(TE1~TE10)은 복수의 서브시간들(TE1~TE10)로 구분될 수 있다.
복수의 서브시간들(TE1~TE10) 중 첫번째 서브시간(TE1)과 두번째 서브시간(TE2)에서 화소구동장치는 데이터전압(VDT)을 미리 설정한 일정 전압(VS)으로 변경할 수 있다.
한편, 첫번째 서브시간(TE1)에서 제1제어신호(CT1)에 따라 제1트랜지스터(T1)가 턴온되고 제1노드의 전압(VN1)은 구동고전압(VDD)이 될 수 있다. 그리고, 제1노드의 전압(VN1)에 따라 제5트랜지스터(T5)가 턴온되고 제2엘이디(uLED2)로 제1구동전류(ILED1)가 흐르면서 제2엘이디(uLED2)가 발광할 수 있다.
제2엘이디(uLED1)의 발광은 게이트전압(VGN)이 문턱전압(VTH)보다 낮은 전압을 유지할 때까지 지속될 수 있다.
화소구동장치는 세번째 서브시간(TE3)부터 데이터전압(VDT)을 일정 전압(VS)에서 일정한 기울기로 증가시키거나 감소시킬 수 있다. 그리고, 이러한 데이터전압(VDT)의 증가 혹은 감소에 따라 게이트전압(VGN)이 변하고 게이트전압(VGN)이 문턱전압(VTH)보다 커지면서 제2엘이디(uLED2)가 턴오프될 수 있다.
세번째 서브시간(TE3)부터 게이트전압(VGN)은 일정한 기울기로 증가하거나 감소하는 램프전압의 형태를 가질 수 있는데, 이때, 램프전압의 시작전압은 프로그램시간(TP)에서 데이터라인으로 공급되는 초기전압에 따라 결정될 수 있다.
게이트제어회로(230)가 양측 전압(초기전압 - 게이트전압)을 유지하고 있기 때문에, 데이터전압(VDT)이 초기전압에서 일정 전압(VS)으로 변경된 만큼 게이트전압(VGN)이 변경되고 이것이 램프전압의 시작전압이 될 수 있다.
화소(Pa)의 턴온과 턴오프는 게이트전압(VGN)과 문턱전압(VTH)의 비교에 따라 결정되는 PWM 방식일 수 있다. 그런데, PWM의 턴온 시간을 결정하는 변수는 데이터전압(VDT)의 초기전압이기 때문에 이러한 측면에서 일 실시예는 PAM 방식과 PWM 방식이 조합된 하이브리드 방식이라고 할 수 있다.
또한, 제2엘이디(uLED2)에 불량이 발생하여 사용이 불가능하거나 적절히 사용할 수 없는 경우, 제1선택 신호(SEL1) 및 제2선택 신호(SEL2)에 의해 제4트랜지스터(T4)가 선택되어 제1엘이디(uLED1)를 사용할 수 있다.
반대로, 제1엘이디(uLED1)에 불량이 발생하여 사용이 불가능하거나 적절히 사용할 수 없는 경우, 제1선택 신호(SEL1) 및 제2선택 신호(SEL2)에 의해 제6트랜지스터(T6)가 선택되어 제2엘이디(uLED2)를 사용할 수 있다.
따라서, 엘이디의 불량 및 전사 과정의 불량 화소가 있는 경우 별도의 리페어 과정없이 디스플레이패널을 사용할 수 있게 된다.
도 8은 본 실시예에 따른 화소의 배치를 나타낸 제1 예시 도면이다.
도 8을 참조하면, 디스플레이패널은 복수의 화소들(P)을 포함할 수 있다다.
복수의 화소들(P)은 제1방향의 n개와 제2방향의 m개(n과 m은 2보다 큰 정수)의 화소들(P)이 매트릭스 형태로 배치된다.
제2방향의 상기 m개의 화소들의 스캔트랜지스터들(TRS)의 게이트들은 스캔 신호(S1 내지 Sn)를 공급하는 하나의 스캔 라인에 전기적으로 연결되어 있고, 제2방향의 m개의 화소들(P)의 제4트랜지스터들(T4)의 게이트들은 제1선택 신호(H1-sel1 내지 Hn_sel1 중 하나)를 공급하는 하나의 제1선택 라인에 전기적으로 연결되어 있고, 제2방향의 m개의 화소들(P)의 제6트랜지스터들(T6)의 게이트들은 제2선택 신호(H1-sel2 내지 Hn_sel2 중 하나)를 공급하는 하나의 제2선택 라인에 전기적으로 연결되어 있다.
제1선택 라인과 제2선택 라인은 도 1의 게이트구동회로(130)에 연결될 수 있다.
다른 실시예에 따른 디스플레이패널은 제1선택 신호(H1-sel1 내지 Hn_sel1 중 하나)와 제2선택 신호(H1-sel2 내지 Hn_sel2 중 하나)를 결정하는 선택 정보를 메모리에 저장해 놓고, 게이트구동회로(130)를 통해 제1선택 신호(H1-sel1 내지 Hn_sel1 중 하나)와 제2선택 신호(H1-sel2 내지 Hn_sel2 중 하나)을 화소들(P)의 제4,6트랜지스터들(T4, T6)에 공급할 수 있다.
도 9는 본 실시예에 따른 화소의 배치를 나타낸 제2 예시 도면이다.
도 9를 참조하면, 제1방향의 두 이상의 화소들(P)의 제4트랜지스터들(T4)의 게이트들은 제1선택 신호(H1-sel1 내지 Hn/2_sel1 중 하나)을 공급하는 하나의 제1선택 라인에 공통으로 전기적으로 연결되어 있고, 제1방향의 두 이상의 화소들(P)의 제6트랜지스터들(T6)의 게이트들은 제2선택 신호(H1-sel2 내지 Hn/2_sel2 중 하나)를 공급하는 하나의 제2선택 라인에 공통으로 전기적으로 연결되어 있을 수도 있다.
도 9에는 제1방향의 두개의 인접한 화소들(P)의 제4,6트랜지스터들(T4, T6)의 게이트들이 제1,2선택 라인에 공통으로 전기적으로 연결된 것으로 도시하였으나, 제1방향의 두개 또는 세개 이상의 인접하거나 인접하지 않은 화소들의 제4,6트랜지스터들(T4, T6)의 게이트들이 제1,2선택 라인에 공통으로 전기적으로 연결될 수도 있다.
이상에서 설명한 바와 같이 본 실시예에 의하면, 엘이디가 배치되는 디스플레이패널에서 저계조의 구현이 용이해 질 수 있다. 그리고, 본 실시예에 의하면, 비교기를 사용하지 않고 PWM 방식으로 화소를 구동할 수 있다. 그리고, 본 실시예에 의하면, PAM 방식과 PWM 방식이 조합된 하이브리드 방식의 화소 구동 기술을 사용할 수 있게 된다.
도 10은 본 실시예에 따른 데이터구동회로의 제1 예시 구성도이다.
도 10을 참조하면, 디스플레이 장치(300)은 패널(310), 데이터구동회로(320) 등을 포함할 수 있다. 화소회로 및 데이터구동회로를 포함하는 회로를 디스플레이구동회로로 정의할 수 있다.
패널(310)은 복수의 화소회로(311), 화소회로의 출력신호를 선택하여 출력하는 멀티플렉서(312) 등을 포함할 수 있다.
복수의 화소회로(P1, P2, P3)는 각각의 출력전압 또는 출력전류를 센싱하기 위한 센싱라인(S1, S2, S3)과 연결될 수 있고, 센싱라인을 통해 멀티플렉서(312) 및 데이터구동회로(320)로 출력신호를 전달할 수 있다.
복수의 화소회로(P1, P2, P3)는 화소 불량 상황에도 정상적인 엘이디 구동을 위해 제1 엘이디 및 제2 엘이디를 포함할 수 있다. 복수의 화소회로(P1, P2, P3)는 구동고전압(VDD)와 구동저전압(VSS) 사이에 배치되는 제1트랜지스터 및 제2트랜지스터를 포함하는 제1 경로회로; 및 구동고전압(VDD) 및 상기 구동저전압(VSS) 사이에 배치되는 제3트랜지스터 및 제4트랜지스터, 제1엘이디를 포함하고, 제3트랜지스터 및 상기 제4트랜지스터, 상기 제1엘이디와 병렬로 배치되는 제5트랜지스터 및 제6트랜지스터, 제2엘이디를 포함하는 제2 경로회로를 포함할 수 있다.
복수의 화소회로(P1, P2, P3)는 구동저전압을 공급하는 구동저전압단자와 전기적으로 연결될 수 있고, 제1 시구간에 데이터구동회로(320)로부터 구동저전압을 전달받고, 제2 시구간에 화소회로의 출력신호를 데이터구동회로(320)로 전달할 수 있다.
화소회로와 전기적으로 연결된 구동저전압단자는 같은 신호라인을 통해 시구간별로 구동저전압 전달 및 화소회로의 출력신호 센싱의 동작을 수행하는 단자일 수 있다.
데이터구동회로(320)는 화소회로에 포함된 제1 엘이디 또는 상기 제2 엘이디를 선택적으로 발광시키기 위해 구동고전압(VDD) 및 구동저전압(VSS)를 공급하고, 화소회로의 출력신호를 센싱할 수 있다. 데이터구동회로(320)는 구동저전압(ELVSS)를 전달하기 위한 구동저전압단자를 통해 화소회로(311)이 출력하는 신호를 센싱할 수 있다.
데이터구동회로(320)는, 구동저전압단자를 통해 구동저전압(VSS)를 공급하는 전압레귤레이터(324), 및 구동저전압단자를 통해 화소회로의 출력전류를 수신하는 아날로그디지털컨터버(321)를 더 포함할 수 있다.
데이터구동회로(320)는 전압레귤레이터(324)를 통해 외부의 전원 대신에 데이터구동회로(320) 내부에 내장된 구동저전압을 공급하거나, 안정화할 수 있다.
데이터구동회로(320)는 아날로그디지털컨터버(321)와 구동저전압단자 사이에 배치되고, 제1 시구간에 턴온되고, 제2 시구간에 턴오프되는 제1 스위치회로(SW1)(322)를 더 포함할 수 있다.
제1 스위치회로(322)는 화소회로(310)로 구동저전압이 공급되는 시구간에는 턴오프되고, 화소회로(310)로 구동전압이 공급되지 않는 시구간에는 턴온될 수 있다.
데이터구동회로(320)는 전압레귤레이터(324)와 구동저전압단자 사이에 배치되고, 제1 시구간에 턴오프되고, 제2 시구간에 턴온되는 제2 스위치회로(SW2)(323)를 더 포함할 수 있다.
제2 스위치회로(323)는 화소회로(310)로 구동저전압이 공급되는 시구간에는 턴온되고, 화소회로(310)로 구동전압이 공급되지 않는 시구간에는 턴오프될 수 있다.
제1 시구간은 화소회로(311)의 동작전류를 센싱하는 시구간일 수 있고, 제2 시구간은 화소회로(311)로 구동저전압을 공급하기 위한 시구간일 수 있다. 각 시구간의 동작은 반복되거나 순서가 바뀔 수 있다.
제1 스위치회로(322) 및 제2 스위치회로(323)는 공통의 노드(node1)를 형성하고, 공통의 노드는 구동저전압단자와 연결되어 있을 수 있다. 공통의 노드(node1)는 구동저전압단자와 연결되고, 제1 스위치회로(322) 및 제2 스위치회로(323)의 교번적인 턴온, 턴오프 구동을 수행하여 구동저전압 공급 및 화소회로의 출력전류 센싱 동작을 하나의 회로를 통해 구현할 수 있다.데이터구동회로(320)는 화소회로의 출력전류 센싱을 통하여 화소회로의 불량을 판단할 수 있다. 데이터구동회로(320)는 패널에 배치된 화소회로를 라인별로 스캔하고, 화소회로의 출력전류를 센싱하여 불량 화소의 위치를 탐지할 수 있다.
본 실시예에 의하면 화소의 엘이디 다이오드의 캐소드 단의 동작전류를 측정할 수 있고, 디스플레이의 영역을 라인 단위로 순차적으로 전체 패널을 턴온하면서 화소의 엘이디 다이오드의 동작전류를 센싱할 수 있다. 화소회로 센싱 동작을 통해 정상 대비 높은 전류가 측정되어 쇼트(short)로 판단하거나, 또는 정상 대비 낮은 전류가 측정되어 오픈(open)으로 판단하여 해널의 해당 라인 내에 불량 화소의 유무를 확인할 수 있다. 이 과정에서 데이터구동회로는 내장된 아날로그디지털컨버터(321)을 이용할 수 있다.
데이터구동회로(320)는 화소회로(310)의 출력전류를 선택하여 출력하거나, 패널의 크랙테스트신호를 선택하여 출력하는 멀티플렉서(MUX)를 더 포함할 수 있다. 멀티플렉서(MUX)는 아날로그디지털컨버터(321)의 입력단에 전기적으로 연결될 수 있다.
멀티플렉서(MUX)는 공통의 노드(node1) 및 제1 스위치회로(322) 사이에 배치되거나, 제1 스위치회로(322) 및 아날로그디지털컨버터(321) 사이에 배치될 수 있으나, 이에 제한되는 것은 아니다.
데이터구동회로(320)는 화소회로(310) 동작전류를 센싱하는 제1 센싱라인, 화소회로가 배치된 패널의 크랙테스트신호를 센싱하는 제2 센싱라인 등을 포함할 수 있다. 제1 센싱라인은 구동저전압단자 및 아날로그디지털컨버터(321) 사이에 연결된 신호라인일 수 있고, 제2 센싱라인은 구동저전압단자와 구분되는 별도의 신호라인일 수 있다.
도 10은 구동저전압단자를 통한 화소회로의 신호 센싱을 예시한 것이나, 구동고전압단자를 통한 방법도 본 실시예로 이해될 수 있다.
도 11은 본 실시예에 따른 데이터구동회로의 제2 예시 구성도이다.
도 11을 참조하면, 데이터구동회로(420)는 화소 동작전류 센싱회로(421), 패널 크랙 테스트신호 센싱회로(422), 아날로그디지털컨버터(423), 불량화소 감지회로(424), 패널 크랙 감지회로(425) 등을 포함할 수 있다.
화소 동작전류 센싱회로(421)는 화소회로의 출력신호를 기초로 정상 동작범위를 벗어나는 신호를 센싱하여 화소의 불량 여부 및 불량화소의 위치를 판단하는 회로일 수 있다.
패널 크랙 테스트신호 센싱회로(422)는 패널의 크랙을 판단하기 위해 테스트신호를 공급 및 센싱하는 회로일 수 있다.
아날로그디지털컨버터(423)는 화소 동작전류 센싱회로(421) 및 패널 크랙 테스트신호 센싱회로(422)에 의해 획득된 아날로그 형태의 신호를 디지털 형태로 전환하여 디지털 연산을 위한 회로-예를 들어, 불량화소 감지회로(424), 패널 크랙 감지회로(425)-로 전달할 수 있다.
불량화소 감지회로(424)는 패널을 수직 또는 수평 라인 단위로 스캔을 진행하여 불량 화소의 유무 및 불량 화소에서 동작하는 엘이디의 종류-예를 들어, 제1 엘이디, 제2 엘이디-, 불량 화소의 위치 등을 판단할 수 있다.
불량화소 감지회로(424)는 위치가 파악된 불량 화소로 제어신호를 전달하여 제1 엘이디가 동작하지 않는 경우에 예비적으로 배치된 제2 엘이디가 동작하도록 할 수 있다. 이 경우 불량화소 감지회로(424)는 불량 화소의 위치 정보를 OTP, 메모리, 레이스터 등에 저장할 수 있다.
불량화소 감지회로(424)는 제1 엘이디 대신에 제2 엘이디가 동작하도록 설정을 변경한 후, 리페어 된 화소회로가 포함된 라인에 대하여 다시 화소 센싱을 수행하여 복구가 되었는지 검증할 수 있다. 이러한 과정을 통해 화소에서 엘이디 동작을 안정적으로 수행할 수 있다.
패널 크랙 감지회로(425)은 패널의 전부 또는 일부 회로에 대해 크랙을 탐지하기 위한 테스트신호를 송신 및 센싱하는 회로일 수 있다.
도 12는 본 실시예에 따른 데이터구동회로의 제3 예시 구성도이다.
도 12를 참조하면, 데이터구동회로(520)는 아날로그디지털컨버터(521), 멀티플렉서(522), 디멀티플렉서(523) 등을 포함할 수 있다.
데이터구동회로(520)는 제1 센싱라인(SL-1)을 통해 제1 시구간에 엘이디를 구동하는 화소회로의 동작전류를 센싱할 수 있다.
데이터구동회로(520)는 제2 센싱라인(SL-2)을 통해 제2 시구간에 상기 화소회로가 배치된 패널의 크랙테스트신호를 센싱할 수 있다. 패널의 크랙테스트신호를 송신 및 센싱하기 위해서는 별도의 장치가 필요하지만, 데이터구동회로(520) 내에 멀티플렉서(522)를 포함하는 경우 별도의 장치가 필요없이 데이터구동회로(520) 내부의 연산을 통해 패널의 크랙을 탐지할 수 있어 집적회로의 소형화가 가능할 수 있다.
멀티플렉서(522)는 제1 시구간에 제1 센싱라인의 동작전류를 선택하여 출력하고, 제2 시구간에 제2 센싱라인의 크랙테스트신호를 선택하여 출력할 수 있다.
아날로그디지털컨버터(521)는 멀티플렉서의 출력신호를 수신하여 디지털데이터로 변환할 수 있다. 패널 또는 칩의 크랙 탐지를 위해서는 별도의 장치를 사용하거나, 별도의 아날로그디지털컨버터를 사용하게 되나, 데이터구동회로(520)에 구동저전력 센싱을 위한 아날로그디지털컨버터(521)를 공통으로 사용하고, 아날로그디지털컨버터(521) 회로 전후 멀티플렉서(522) 및 디멀티플렉서(523)에 의해 불량 화소 탐지 및 칩 크랙 탐지 기능을 통합하여 수행될 수 있다.
불량화소감지회로(524)는 화소의 엘이디 동작의 정상 여부 및 위치를 판단하기 위한 회로일 수 있다.
칩크랙탐지회로(525)는 패널에 배치된 칩들의 크랙 여부를 탐지하기 위한 회로일 수 있다.
데이터구동회로(520)는 아날로그디지털컨버터(521)의 출력단에 연결되고, 제1 시구간에는 불량화소감지회로로 화소전류데이터를 전달하고, 제2 시구간에는 크랙테스트데이터를 선택적으로 전달하는 디멀티플렉서를 더 포함할 수 있다.
디멀티플렉서(523)는 디지털 영역에서 아날로그디지털컨버터(521)이 출력하는 디지털값을 불량화소감지회로(524) 또는 칩크랙탐지회로(525)으로 전달할 수 있다.
불량화소감지회로(524) 또는 칩크랙탐지회로(525)는 제3 센싱라인(SL-3) 또는 제4 센싱라인(SL-4)에 의해 전달되는 디지털 신호에 의한 논리 연산을 수행하는 회로이거나, 프로세서의 기능을 수행하는 것일 수 있다.
데이터구동회로(520)는 화소회로의 제1 엘이디가 불량으로 판단된 경우에 상기 제1 엘이디로 흐르는 전류를 차단하고, 제2 엘이디로만 전류를 공급하고, 해당 화소의 위치정보를 레지스터 등에 저장할 수 있다.
데이터구동회로(520)는 제1 시구간에 상기 디멀티플렉서가 전달하는 화소전류데이터를 기준으로 화소의 불량 여부를 판단하는 화소전류센싱회로를 더 포함하고, 화소전류센싱회로는 화소전류데이터가 정상 범위를 벗어난 경우에 화소가 불량인 것으로 판단할 수 있다.
본 실시예에 의하면, 별도의 광학 장비 없이, 웨이퍼 테스트 장비에서 적용 가능하여 기존 웨이퍼 레벨 테스트 프로그램에 추가 가능하다.
또한, 본 실시예에 의하면, 불량 화소 위치 정보를 즉시 오티피(OTP) 등에 저장하고, 리던던시(Redundancy) 사용을 반영 가능하다.
또한, 본 실시예에 의하면, 리던던시(Redundancy) 설정이 반영된 불량 화소에 대해 다시 체크 가능하다.
또한, 본 실시예에 의하면, 기존 데이터구동회로 내장된 회로를 사용하기에 추가적이 칩 사이즈 증가가 발생하지 않을 수 있다.
도 13은 본 실시예에 따른 화소회로의 정상 동작 전류세기 범위를 예시한 도면이다.
도 13을 참조하면, 데이터구동회로는 화소회로의 출력신호를 센싱하고, 화소회로의 정상 동작 여부를 판단할 수 있다.
화소회로의 출력신호의 레벨이 제1 레벨 내지 제4 레벨(I_level1, I_level2, I_level3, I_level4)로 설정된 범위 내에 있는 경우, 제1 레벨 내지 제2 레벨에 있는 전류세기는 불량 화소-오픈-으로 판단될 수 있고, 제2 레벨 내지 제3 레벨에 있는 전류세기는 정상 화소로 판단될 수 있고, 제3 레벨 내지 제4 레벨에 잇는 전류세기는 불량 화소-쇼트-로 판단될 수 있다. 즉, 정상범위 대비 높은 전류가 센싱되면 쇼트(short), 낮은 전류 센싱되면 오픈(open)으로 판단하여, 해당 라인 내에 불량 화소가 존재하는 것으로 판단할 수 있다.
도 14는 본 실시예에 따른 수평방향 불량화소 스캔 방법을 예시한 도면이다.
도 15는 본 실시예에 따른 수직방향 불량화소 스캔 방법을 예시한 도면이다.
도 16는 본 실시예에 따른 불량화소 탐지 방법을 예시한 도면이다.
불량 화소의 2차원 좌표 및 위치는 수직 라인 및 수평 라인에 의해 결정되는 각 라인의 조합에 의해 결정될 수 있다.
도 14를 참조하면, 수평 방향의 화소의 엘이디를 순차적으로 턴온 및 턴오프하며 불량 화소가 존재하는 라인을 탐색할 수 있다. 불량화소는 화소회로가 출력하는 동작전류 또는 동작전압이 기준범위를 벗어난 경우로 이해될 수 있다.
도 15를 참조하면, 수직 방향의 화소의 엘이디를 순차적으로 턴온 및 턴오프하며 불량 화소가 존재하는 라인을 탐색할 수 있다.
도 16을 참조하면, 수평 방향의 화소회로의 불량 및 수직 방향의 화소회로의 불량의 조합으로 불량이 발생한 화소(P1, P2, P3, P4, P5, P6)을 탐색할 수 있다.
도 17은 본 실시예에 따른 불량화소 탐지 방법의 순서도이다.
도 17을 참조하면, 디스플레이구동방법(600)으로서 불량화소 탐지 방법을 순서대로 수행할 수 있다.
디스플레이구동방법(600)은 데이터구동회로를 통해 제1 엘이디 및 제2 엘이디를 포함하는 화소회로에 구동고전압(VDD) 및 구동저전압(VSS)를 공급하고, 화소회로의 출력전류를 센싱하는 단계(S610)을 포함할 수 있다.
데이터구동회로의 아날로그디지털컨버터를 통해 패널의 라인 단위로 제1 엘이디 또는 제2 엘이디의 동작전류를 센싱하여 디지털 데이터로 획득 및 연산할 수 있다.
데이터구동회로는 화소회로에 구동저전압(VSS)를 공급하고, 구동저전압을 공급한 구동저전압단자를 통해 화소회로의 출력전류를 선택적으로 센싱할 수 있다. 데이터구동회로는 제1 시구간에 구동저전압단자를 스위치를 통해 선택적으로 연결시켜 상기 구동저전압을 공급하고, 제2 시구간에 상기 구동저전압단자를 스위치를 통해 선택적으로 연결시켜 상기 화소회로의 출력전류를 센싱할 수 있다.
디스플레이구동방법(600)은 화소회로의 출력전류의 전류레벨을 기초로 상기 제1 엘이디 또는 제2 엘이디의 불량화소 여부 및 위치를 판단하는 단계(S620)을 포함할 수 있다.
화소회로의 출력전류는 구동저전압을 공급하는 상기 데이터구동회로의 구동저전압단자를 통해 전달될 수 있다. 또한, 데이터구동회로는 아날로그디지털컨버터를 통해 상기 화소회로의 출력전류를 디지털값으로 변환하고, 불량 화소의 위치를 탐색하거나, 또는 패널의 크랙을 탐지할 수 있다.
데이터구동회로는 제2 시구간에 획득된 상기 화소회로의 출력전류가 기준 범위를 벗어난 경우에 화소가 불량인 것으로 판단할 수 있다.
디스플레이구동방법(600)은 패널 내 불량화소 위치를 판단하여 메모리 등에 저장하는 단계(S630)를 포함할 수 있다.
디스플레이구동방법(600)은 제1 엘이디가 동작하지 않는 경우에, 제2 엘이디를 동작시키는 단계(S640)를 포함할 수 있다. 해당 단계(S640)에서 제2 엘이디에 엘이디제어신호(SEL2)를 공급하여 제2 엘이디를 구동시킬 수 있다.
데이터구동회로는 화소회로의 출력전류가 정상 범위에 있는 경우에 제1엘이디제어신호(SEL1)를 하이 상태로 유지하여 상기 제1엘이디를 구동시키고, 화소회로의 출력전류가 비정상 범위에 있는 경우에 제2엘이디제어신호(SEL2)를 하이 상태로 유지하여 상기 제2엘이디를 구동시킬 수 있다.
화소회로는 구동고전압(VDD)와 구동저전압(VSS) 사이에 배치되는 제1트랜지스터 및 제2트랜지스터를 포함하는 제1 경로회로, 및 구동고전압(VDD) 및 상기 구동저전압(VSS) 사이에 배치되는 제3트랜지스터 및 제4트랜지스터, 제1엘이디를 포함하고, 상기 제3트랜지스터 및 상기 제4트랜지스터, 상기 제1엘이디와 병렬로 배치되는 제5트랜지스터 및 제6트랜지스터, 제2엘이디를 포함하는 제2 경로회로를 포함할 수 있다.
도 18은 본 실시예에 따른 불량화소 탐지 및 패널 크랙 탐지 방법의 순서도이다.
도 18을 참조하면, 디스플레이구동방법(700)으로서 불량화소 탐지 및 패널 크랙 탐지 방법을 순서대로 수행할 수 있다.
디스플레이구동방법(700)은 데이터구동회로가 제1 시구간에 화소의 출력전류를 센싱하는 단계(S710)를 포함할 수 있다.
디스플레이구동방법(700)은 불량화소 판단 및 불량화소 위치정보 획득을 수행다는 단계(S720)를 포함할 수 있다.
디스플레이구동방법(700)은 제1 엘이디 턴오프 및 제2 엘이디 턴온 단계(S730)를 포함할 수 있다.
디스플레이구동방법(700)은 데이터구동회로가 제2 시구간에 패널의 크랙테스트신호를 수신하여 패널의 크랙을 판단하는 단계(S740)를 포함할 수 있다. 데이터구동회로에서 제1 시구간 및 제2 시구간의 신호 센싱은 멀티플렉서에 의해 연결된 개별적인 신호라인을 통해 수행될 수 있다. 여기서 제1 시구간은 화소회로 센싱의 시구간, 제2 시구간은 패널 크랙의 시구간으로서 불연속적인 개별적인 시구간일 수 있다.
디스플레이구동방법(700)은 하나의 통합된 아날로그디지털컨버터(ADC)를 통해 제1 시구간에 화소의 출력전류를 센싱하고, 제2 시구간에 패널의 크랙 판단을 위한 테스트신호를 센싱할 수 있다.
디스플레이구동방법(700)은 화소의 불량 판단 및 패널의 크랙 판단을 통합된 데이터구동회로에서 수행되는 것으로 이해될 수 있다.

Claims (20)

  1. 화소회로와 전기적으로 연결된 구동저전압단자;
    상기 구동저전압단자를 통해 상기 화소회로에 상기 구동저전압을 전달하는 전압레귤레이터; 및
    상기 구동저전압단자를 통해 상기 화소회로의 출력전류를 수신하는 아날로그디지털컨터버를 더 포함하는, 데이터구동회로.
  2. 제 1 항에 있어서,
    상기 아날로그디지털컨터버와 상기 구동저전압단자 사이에 배치되고, 제1 시구간에 턴온되고, 제2 시구간에 턴오프되는 제1 스위치회로를 더 포함하는, 데이터구동회로.
  3. 제 2 항에 있어서,
    상기 전압레귤레이터와 상기 구동저전압단자 사이에 배치되고, 상기 제1 시구간에 턴오프되고, 상기 제2 시구간에 턴온되는 제2 스위치회로를 더 포함하는, 데이터구동회로.
  4. 제 3 항에 있어서,
    상기 제1 스위치회로 및 상기 제2 스위치회로는 공통의 노드를 형성하고, 상기 공통의 노드는 상기 구동저전압단자와 연결되어 있는, 데이터구동회로.
  5. 제 1 항에 있어서,
    상가 데이터구동회로는 상기 화소회로에 포함된 제1 엘이디 또는 제2 엘이디를 선택적으로 발광시키기 위해 구동고전압(VDD) 및 구동저전압(VSS)을 공급하는, 데이터구동회로.
  6. 제 1 항에 있어서,
    상가 데이터구동회로는 패널에 배치된 상기 화소회로를 라인별로 스캔하고, 상기 화소회로의 출력전류를 센싱하여 불량 화소의 위치를 탐지하는, 데이터구동회로.
  7. 제 1 항에 있어서,
    상기 화소회로 동작전류를 센싱하는 제1 센싱라인;
    상기 화소회로가 배치된 패널의 크랙테스트신호를 센싱하는 제2 센싱라인; 및
    상기 제1 센싱라인의 동작전류 또는 상기 제2 센싱라인의 크랙테스트신호를 선택하여 출력하는 멀티플렉서를 포함하고,
    상기 멀티플렉서는 상기 아날로그디지털컨버터의 입력단에 전기적으로 연결된, 데이터구동회로.
  8. 제 7 항에 있어서,
    상기 제1 센싱라인은 상기 구동저전압단자 및 상기 아날로그디지털컨버터 사이에 연결된 신호라인이고,
    상기 제2 센싱라인은 상기 구동저전압단자와 구분되는 별도의 신호라인인, 데이터구동회로.
  9. 제 1 항에 있어서,
    상기 화소회로는 병렬로 연결된 제1 엘이디 및 제2 엘이디를 포함하고,
    상기 제1 센싱라인을 통해 획득한 상기 화소회로의 동작전류가 기준범위를 벗어난 경우에 화소의 상기 제1 엘이디가 불량인 것으로 판단하고, 상기 제1 엘이디에 전류를 공급하지 않고, 상기 제2 엘이디로 전류를 공급하는, 데이터구동회로.
  10. 제 1 항에 있어서,
    상기 화소회로는,
    구동고전압(VDD)와 구동저전압(VSS) 사이에 배치되는 제1트랜지스터 및 제2트랜지스터를 포함하는 제1 경로회로; 및
    상기 구동고전압(VDD) 및 상기 구동저전압(VSS) 사이에 배치되는 제3트랜지스터 및 제4트랜지스터, 상기 제1엘이디를 포함하고, 상기 제3트랜지스터 및 상기 제4트랜지스터, 상기 제1엘이디와 병렬로 배치되는 제5트랜지스터 및 제6트랜지스터, 상기 제2엘이디를 포함하는 제2 경로회로를 포함하고,
    상기 제1엘이디 및 상기 제2엘이디 중 하나를 선택하여 발광시키는, 데이터구동회로.
  11. 제1 엘이디 및 제2 엘이디를 포함하는 화소회로;
    상기 화소회로와 전기적으로 연결된 구동저전압단자를 통해 상기 화소회로의 출력신호를 전달받고, 아날로그신호를 디지털신호로 변환하는 아날로그디지털컨버터; 및
    상기 구동저전압단자 및 상기 아날로그디지털컨버터 사이에 배치되고, 상기 화소회로의 출력신호를 선택적으로 전달하는 제1 스위치를 포함하는, 디스플레이구동회로.
  12. 제 11 항에 있어서,
    상기 제1 스위치는 상기 화소회로로 상기 구동저전압이 공급되는 시구간에는 턴오프되고, 상기 화소회로로 상기 구동전압이 공급되지 않는 시구간에는 턴온되는, 디스플레이구동회로.
  13. 제 11 항에 있어서,
    상기 구동저전압단자를 통해 상기 화소회로에 상기 구동저전압을 전달하는 전압레귤레이터; 및
    상기 구동저전압단자 및 상기 아날로그디지털컨버터 사이에 배치되고, 상기 화소회로로 상기 구동저전압을 선택적으로 전달하는 제2 스위치를 더 포함하는, 디스플레이구동회로.
  14. 제 11 항에 있어서,
    상기 화소회로에 포함된 상기 제1 엘이디 또는 상기 제2 엘이디를 선택적으로 발광시키는, 디스플레이구동회로.
  15. 제 11 항에 있어서,
    상기 화소회로의 상기 제1 엘이디가 불량으로 판단된 경우에 상기 제1 엘이디로 흐르는 전류를 차단하고, 상기 제2 엘이디로만 전류를 공급하고, 해당 화소의 위치정보를 레지스터에 저장하는, 디스플레이구동회로.
  16. 제 11 항에 있어서,
    상기 아날로그디지털컨버터의 입력단에 연결되고, 상기 화소회로의 출력전류를 선택하여 출력하거나, 패널의 크랙테스트신호를 선택하여 출력하는 멀티플렉서를 더 포함하는, 디스플레이구동회로.
  17. 제 11 항에 있어서,
    상기 아날로그디지털컨버터의 출력단에 연결되고, 제1 시구간에는 불량화소감지회로로 화소전류데이터를 전달하고, 제2 시구간에는 크랙테스트데이터를 선택적으로 전달하는 디멀티플렉서를 더 포함하는, 디스플레이구동회로.
  18. 제1 엘이디 및 제2 엘이디를 포함하는 화소회로에 구동저전압(VSS)를 공급하고, 상기 구동저전압을 공급한 구동저전압단자를 통해 화소회로의 출력전류를 선택적으로 센싱하는 단계;
    상기 화소회로의 출력전류의 전류레벨을 기초로 상기 제1 엘이디의 불량화소를 판단하는 단계; 및
    상기 제1 엘이디가 동작하지 않는 경우에, 상기 제2 엘이디를 동작시키는 단계를 포함하는, 디스플레이구동방법.
  19. 제 18 항에 있어서,
    제1 시구간에 상기 구동저전압단자를 선택적으로 연결시켜 상기 구동저전압을 공급하고, 제2 시구간에 상기 구동저전압단자를 선택적으로 연결시켜 상기 화소회로의 출력전류를 센싱하는, 디스플레이구동방법.
  20. 제 19 항에 있어서,
    상기 제2 시구간에 획득된 상기 화소회로의 출력전류가 기준 범위를 벗어난 경우에 화소가 불량인 것으로 판단하는, 디스플레이 구동방법.
KR1020220119774A 2022-09-22 2022-09-22 데이터구동회로 및 이를 포함하는 디스플레이구동회로 KR20240040895A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220119774A KR20240040895A (ko) 2022-09-22 2022-09-22 데이터구동회로 및 이를 포함하는 디스플레이구동회로
EP23198419.6A EP4343745A1 (en) 2022-09-22 2023-09-20 A data driving device, a display driving device, and a display driving method
CN202311224764.4A CN117746798A (zh) 2022-09-22 2023-09-21 数据驱动装置、显示驱动装置以及显示驱动方法
US18/471,754 US20240105126A1 (en) 2022-09-22 2023-09-21 Data driving device, a display driving device, and a display driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220119774A KR20240040895A (ko) 2022-09-22 2022-09-22 데이터구동회로 및 이를 포함하는 디스플레이구동회로

Publications (1)

Publication Number Publication Date
KR20240040895A true KR20240040895A (ko) 2024-03-29

Family

ID=88097705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220119774A KR20240040895A (ko) 2022-09-22 2022-09-22 데이터구동회로 및 이를 포함하는 디스플레이구동회로

Country Status (4)

Country Link
US (1) US20240105126A1 (ko)
EP (1) EP4343745A1 (ko)
KR (1) KR20240040895A (ko)
CN (1) CN117746798A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2430069A (en) * 2005-09-12 2007-03-14 Cambridge Display Tech Ltd Active matrix display drive control systems
JP2008242323A (ja) * 2007-03-28 2008-10-09 Sanyo Electric Co Ltd 発光表示装置
KR102163034B1 (ko) * 2013-12-03 2020-10-07 삼성전자주식회사 디스플레이의 불량 화소를 보상하기 위한 방법, 전자 장치 및 저장 매체
US9468050B1 (en) * 2014-09-25 2016-10-11 X-Celeprint Limited Self-compensating circuit for faulty display pixels
KR102371182B1 (ko) * 2015-06-30 2022-03-08 엘지디스플레이 주식회사 표시장치, 패널 결함 검출 시스템 및 패널 결함 검출 방법
CN113424658A (zh) * 2019-02-26 2021-09-21 京瓷株式会社 发光元件基板、显示装置以及显示装置的修复方法
CN110047425A (zh) * 2019-05-17 2019-07-23 京东方科技集团股份有限公司 像素电路及其控制方法、显示面板
KR102646056B1 (ko) * 2019-12-30 2024-03-12 엘지디스플레이 주식회사 픽셀 어레이 기판과 이를 포함한 표시장치
CN112268932B (zh) * 2020-11-27 2023-08-29 武汉天马微电子有限公司 一种显示面板及其检测方法和显示装置
KR20230103560A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법

Also Published As

Publication number Publication date
US20240105126A1 (en) 2024-03-28
EP4343745A1 (en) 2024-03-27
CN117746798A (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
CN110021265B (zh) 一种像素电路及其驱动方法、显示装置及驱动方法
US10810934B2 (en) Display device and method of driving the same
US11551606B2 (en) LED driving circuit, display panel, and pixel driving device
US11056062B2 (en) Data line compensation for organic light emitting display device and driving method thereof
CN103165079A (zh) 有机发光显示装置及其操作方法
CN105788520B (zh) 有机发光显示装置
US9472140B2 (en) Drive circuit, optoelectronic device, electronic device, and drive method
KR20210099973A (ko) 공통 led 구동 회로를 포함하는 발광 소자 기반 디스플레이 패널 및 발광 소자 디스플레이 장치
CN108242216A (zh) 有机发光显示装置及其驱动方法
US11790833B2 (en) Display device and an inspection method thereof
KR102654591B1 (ko) 클럭 및 전압 발생 회로 및 그것을 포함하는 표시 장치
CN108269525A (zh) Amoled显示装置及其驱动方法
CN106340269A (zh) 电流传感器和包括电流传感器的有机发光显示设备
CN105810144B (zh) 像素电路及其驱动方法和有源矩阵有机发光显示器
CN111899688A (zh) 一种显示面板及其亮度补偿方法、显示装置
CN113168809B (zh) 像素驱动电路、像素驱动方法、显示装置及其控制方法
KR20230050800A (ko) 디스플레이 패널의 화소를 구동하는 집적회로, 화소 구동 장치, 및 화소 오류 검출 방법
CN110570809A (zh) 一种显示面板和显示面板的测试方法
KR20230001618A (ko) 화소 및 표시 장치
KR20200025091A (ko) 게이트 드라이버, 유기발광표시장치 및 그의 구동방법
KR20170080967A (ko) 인-셀 터치 타입의 유기발광표시장치 및 디스플레이드라이버
KR20170080330A (ko) 유기발광표시장치 및 그에 대한 구동회로
KR102587744B1 (ko) 표시 장치 및 그 구동 방법
EP4343745A1 (en) A data driving device, a display driving device, and a display driving method
KR20230094693A (ko) 화소회로 및 화소구동장치