KR20110078447A - Ｅｅｐｒｏｍ 소자 - Google Patents

Abstract

본 발명의 실시 예에 따른 EEPROM 소자는 EEPROM 셀과, EEPROM 셀에 연결된 셀렉션 트랜지스터 및 상기 셀렉션 트랜지스터에 연결되고, 상기 EEPROM의 프로그램을 스위칭하는 스위칭부를 포함하는 것을 특징으로 한다.

EEPROM, 브레이크 다운 전압

Description

ＥＥＰＲＯＭ 소자{Electrically Erasable Programmable ROM}

본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 EEPROM(Electrically Erasable Programmable ROM) 소자에 관한 것이다.

EEPROM은 모스 트랜지스터 소자의 형태를 가지는 플래시 셀 모스트랜지스터에 유전체로 형성되는 플로팅 게이트에 축전된 전하로써, 데이터를 기록하는 전자 회로이다.

EEPROM은 독립된 칩 소자로 제작하여 컴퓨터 시스템 등에서 하나의 보조 메모리 수단으로 사용하도록 구현할 수도 있고, 원칩형 마이크로컨트롤러에서 전원이 차단된 상태에서 보존해야 할 데이터의 저장 수단으로서 내장되는 임베디드(embedded) 형태로 구현할 수도 있다.

일반적인 범용 마이크로 컨트롤러나, 스마트 카드용 스마트 칩의 경우 임베디드 EEPROM으로서 수 킬로바이트 이상의 용량을 필요로 하기 때문에, 독립된 소자의 경우와 유사하게 특정 셀의 리드/라이트 엑세스를 위해 로/컬럼 디코더를 사용하며, 각 단위 플래시 셀은 셀렉션 트랜지스터를 구비하게 되며, 리드/라이트할 때 각각 2가지의 전원이 공급되어야 한다.

이러한 셀렉션 트랜지스터의 공정 특성상 게이트 브레이크 다운 전압이 EEPROM 프로그램 전압보다 낮으면 셀렉션 트랜지스터가 파손되게 되어 EEPROM에 데이터를 프로그램 할 수 없게 되는 문제가 있다.

본 발명이 이루고자 하는 기술적 과제는 종래의 EEPROM 전압 스위치를 셀렉션 트랜지스터의 전기적 특성과 무관하게 EEPROM을 프로그램 할 수 있고, 안정적이고 신뢰성 있는EEPROM 전압 스위치를 제공하는 것을 그 목적으로 한다.

본 발명의 실시 예에 따른 EEPROM 소자는 EEPROM 셀과, EEPROM 셀에 연결된 셀렉션 트랜지스터 및 상기 셀렉션 트랜지스터에 연결되고, 상기 EEPROM의 프로그램을 스위칭하는 스위칭부를 포함하는 것을 특징으로 한다.

본 발명의 실시 예에 따른 EEPROM 소자는 NMOS 트랜지스터로 구성된 셀렉션 트랜지스터를 이용하는 경우, 낸드 게이트(nand gate)와 PMOS 트랜지스터로 구성된 전압 스위치를 사용함으로써, 상기 NMOS 트랜지스터의 브레이크다운 전압보다 낮은 전압으로도 프로그램을 위한 고전압을 EEPROM에 인가할 수 있는 EEPROM 소자를 제공하는 것이다.

이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.

도 1은 본 발명의 EEPROM 소자를 도시한 회로도이다.

도 1에 도시된 바와 같이, 본 발명의 실시예에 의한 EEPROM 소자는 하나의 EEPROM 셀(100)을 포함하고, EEPROM 셀(100)은 콘트롤 캐패시터(110), 이레이즈 캐패시터(120) 및 리드 트랜지스터(130)로 구성된다.

콘트롤 캐패시터(110)와 이레이즈 캐패시터(120)는 직렬로 연결되며, 콘트롤 캐패시터(110)와 이레이즈 캐패시터(120)의 사이에 게이트가 연결된 NMOS 트랜지스터(130)를 포함하고, NMOS 트랜지스터(130)의 드레인에는 리드 트랜지스터(160)의 드레인이 연결된다.

그리고, EEPROM 셀을 프로그램하기 위하여 제1 노드(icg 노드)에 고전압(High voltage)를 인가할 수 있는 PMOS 트랜지스터(140), EEPROM 셀을 프로그램하지 않기 위해 제1 노드(icg 노드)에 0전위 전압을 인가할 수 있는 NMOS 트랜지스터(150), EEPROM 셀의 리드(read) 동작시 선택된 어드레스에 의해 턴온(turn on)되는 NMOS 트랜지스터(160), 선택된 어드레스에 의해 인에이블(enable)되는 워드라인 인에이블 신호(WLEn), EEPROM 셀(100)을 프로그램하는 고전압(High voltage)인 VPP 전압, EEPROM 셀(100)을 읽기 위한 리드 노드(iRBL)에 연결되는 리드 신호 RDBL를 포함한다.

그리고, 워드라인 인에이블 신호(WLEn)와 콘트롤 신호(CG)를 입력으로 하는 낸드 게이트(170)를 포함한다. 낸드 게이트(170)의 출력이 PMOS 트랜지스터(140)와 NMOS 트랜지스터(150)의 게이트에 인가된다.

다음, 도 1에 도시된 EEPROM 셀 소자의 회로도를 참고하여 회로의 동작을 설명하기로 한다.

먼저, 첫 번째 동작의 예로 선택된 어드레스(address)에 해당하는 EEPROM Cell(100)을 Program 하고자 할 때 이레이즈(erase) 노드(TG)에는 0V를 인가하고, 워드라인 인에이블 신호는 논리적 하이 'High', 콘트롤 신호(Cg)도 논리적 하이 'High'가 입력되어, 두 논리적 하이 신호가 인가된 낸드 게이트(170)에서 논리적 로우 'Low' 신호가 출력된다.

낸드 게이트(170)의 출력인 논리적 로우 신호 'Low'가 PMOS 트랜지스터(140)와 NMOS 트랜지스터(150)의 게이트에 인가되어 PMOS 트랜지스터(140)를 턴온시켜 제1 노드(icg 노드)에 프로그램 전압인 VPP 전위를 인가하여 EEPROM 셀(100)을 프로그램하게 한다.

두 번째 동작의 예로, 선택된 어드레스(address)에 해당하는 EEPROM 셀(100)을 프로그램하지 않고자 할 때, 이레이즈 노드(TG)에는 OV를 인가하고, 워드라인 인에이블 신호는 논리적 하이 'High', 콘트롤 신호(Cg)는 논리적 로우 'Low'가 입력되어, 상기 두 신호가 인가된 낸드 게이트(170)에서 논리적 하이 'High' 신호가 출력된다.

낸드 게이트(170)의 출력인 논리적 하이 신호 'High'가 PMOS 트랜지스터(140)와 NMOS 트랜지스터(150)의 게이트에 인가되어 NMOS 트랜지스터(150)를 턴온시켜 제1 노드(icg 노드)에 0 전위를 인가하여 EEPROM 셀(100)을 프로그램되지 않게 한다.

세 번째 동작의 예로, EEPROM 셀(100)을 이레이즈(erase)하고자 할때, 이레이즈 노드(TG)에는 고전압(High voltage)를 인가하고, 워드라인 인에이블 신호는 논리적 로우 'Low'를 인가하여, 낸드 게이트(170)에서 논리적 하이 'High' 신호가 출력된다.

낸드 게이트(170)의 출력인 논리적 하이 신호 'High'가 PMOS 트랜지스터(140)와 NMOS 트랜지스터(150)의 게이트에 인가되어 NMOS 트랜지스터(150)를 턴온시켜 제1 노드(icg 노드)에 0 전위를 인가하여 EEPROM 셀(100)을 프로그램되지 않게 한다.

이때, PMOS 트랜지스터(140)가 NMOS 트랜지스터(150)보다 트랜지스터의 렝쓰(Length)는 크고, 폭(Width)는 작게 형성되어 약하게 턴온된 PMOS 트랜지스터(140)의 출력을 0V까지 떨어뜨리게 된다.

도 2는 본 발명의 EEPROM 소자에 형성된 전압 스위치의 시뮬레이션 파형도이다.

워드라인 인에이블 신호(WLEn)에 따라 제1 노드(icg 노드)에 고전압(High voltage)과 0전위 전압이 출력되는 것을 볼 수 있다.

본 발명의 실시 예에 따른 EEPROM 소자는 NMOS 트랜지스터로 구성된 셀렉션 트랜지스터를 이용하는 경우, 낸드 게이트(nand gate)와 PMOS 트랜지스터로 구성된 전압 스위치를 사용함으로써, 상기 NMOS 트랜지스터의 브레이크다운 전압보다 낮은 전압으로도 프로그램을 위한 고전압을 EEPROM에 인가할 수 있다.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 본 발명의 실시예에 따른 EEPROM 소자의 회로도이다.

도 2는 본 발명의 실시예에 따른 EEPROM 소자의 전압 스위치 시뮬레이션 파형도.

Claims (9)

1. EEPROM 셀;

   상기 EEPROM 셀에 연결된 셀렉션 트랜지스터; 및

   상기 셀렉션 트랜지스터에 연결되고, 상기 EEPROM의 프로그램을 스위칭하는 스위칭부를 포함하는 것을 특징으로 하는 EEPROM 소자.
2. 제 1 항에 있어서,

   상기 EEPROM 셀은 직렬 연결된 콘트롤 캐패시터와 이레이즈 캐패시터를 포함하고, 상기 콘트롤 캐패시터와 이레이즈 캐패시터 사이에 게이트가 연결된 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 EEPROM 소자.
3. 제 2 항에 있어서,

   드레인에 상기 NMOS 트랜지스터의 드레인이 연결되고, 게이트에 워드라인 인에이블 신호가 인가되며, 소스에 리드 신호의 전위가 인가되는 리드 트랜지스터를 더 포함하는 것을 특징으로 하는 EEPROM 소자.
4. 제 2 항에 있어서,

   상기 이레이즈 캐패시터에 연결되고, 상기 EEPROM 셀의 이레이즈 동작시 논리적 하이 신호가 인가되는 이레이즈 노드를 더 포함하는 것을 특징으로 하는 EEPROM 소자.
5. 제 1 항에 있어서,

   상기 셀렉션 트랜지스터는 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 EEPROM 소자.
6. 제 5 항에 있어서,

   상기 스위칭부는

   워드라인 인에이블 신호와 콘트롤 신호가 인가되는 낸드 게이트 및

   상기 낸드 게이트의 출력이 게이트에 인가되고, 드레인이 상기 셀렉션 트렌지스터의 드레인에 연결된 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 EEPROM 소자.
7. 제 6 항에 있어서,

   상기 콘트롤 신호는

   상기 EEPROM 셀을 프로그램하고자 할때 논리적 하이 'High' 신호이고, 상기 EEPROM 셀을 프로그램하지 않고자 할 때 논리적 로우 'Low' 신호임을 특징으로 하는 EEPROM 소자.
8. 제 5 항에 있어서,

   상기 셀렉션 트랜지스터의 드레인과 상기 PMOS 트랜지스터의 드레인 사이의 노드에 상기 EEPROM 셀의 콘트롤 캐패시터가 연결되는 것을 특징으로 하는 EEPROM 소자.
9. 제 5 항에 있어서,

   상기 셀렉션 트랜지스터의 게이트와 상기 PMOS 트랜지스터의 게이트에 상기 낸드 게이트의 출력이 인가되는 것을 특징으로 하는 EEPROM 소자.

Images