KR20110066044A - A build-up printed circuit board with odd-layer and manufacturing method of the same - Google Patents

A build-up printed circuit board with odd-layer and manufacturing method of the same Download PDF

Info

Publication number
KR20110066044A
KR20110066044A KR1020090122785A KR20090122785A KR20110066044A KR 20110066044 A KR20110066044 A KR 20110066044A KR 1020090122785 A KR1020090122785 A KR 1020090122785A KR 20090122785 A KR20090122785 A KR 20090122785A KR 20110066044 A KR20110066044 A KR 20110066044A
Authority
KR
South Korea
Prior art keywords
circuit board
layer
insulating layer
printed circuit
layers
Prior art date
Application number
KR1020090122785A
Other languages
Korean (ko)
Other versions
KR101103301B1 (en
Inventor
황정호
윤희성
김기영
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090122785A priority Critical patent/KR101103301B1/en
Publication of KR20110066044A publication Critical patent/KR20110066044A/en
Application granted granted Critical
Publication of KR101103301B1 publication Critical patent/KR101103301B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: A multilayered printed circuit board and a manufacturing method thereof are provided to reduce a manufacturing cost by forming odd-numbered circuit layers on a base circuit board. CONSTITUTION: A base circuit substrate includes a first insulation layer and an internal layer circuit pattern(211a). An external layer circuit substrate is formed on one side or both sides of the base circuit substrate. The external layer circuit substrate includes a second insulating layer and an external layer circuit pattern(130a) Via holes(141,142) are electrically connected with the internal layer circuit pattern. The internal layer circuit pattern is buried into both sides of the firs insulating layer and the second insulating layer. (2n-1) circuit layers are formed on the external layer circuit substrate and the internal layer circuit substrate.

Description

다층인쇄회로기판 및 그 제조방법{A build-up printed circuit board with odd-layer and Manufacturing method of the same}A build-up printed circuit board with odd-layer and manufacturing method of the same

본 발명은 다층인쇄회로기판의 제조방법 및 그에 따른 인쇄회로기판의 구조에 관한 것으로, 구체적으로는 인쇄회로기판 상에 홀수 개의 층으로 형성되는 회로층을 구비한 인쇄회로기판의 제조공정 및 구조에 관한 것이다.The present invention relates to a method for manufacturing a multilayer printed circuit board and a structure of a printed circuit board according to the present invention, and more particularly, to a manufacturing process and structure of a printed circuit board having a circuit layer formed of an odd number of layers on the printed circuit board. It is about.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄형성시킨 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉 여러 종류의 많은 전자부품을 평판 위에 밀집 탑재하기 위해, 각 부품의 장착위치를 확정하고, 부품을 연결하는 회로라인(line pattern)을 평판 표면에 인쇄하여 고정한 회로기판을 의미한다. 이러한 인쇄회로기판은 일반적으로 단층 PCB와 PCB를 다층으로 형성한 빌드업 기판(Build-up Board), 즉 다층 PCB기판이 있다.A printed circuit board (PCB) is a printed circuit board pattern formed of a conductive material such as copper on an electrically insulating substrate, and refers to a board immediately before mounting an electronic component. In other words, in order to mount many kinds of electronic components on a flat plate, it means a circuit board in which a mounting position of each component is determined and a line pattern connecting the components is printed and fixed on the flat surface. Such printed circuit boards generally include a single-layer PCB and a build-up board in which multilayered PCBs are formed, that is, multilayer PCB substrates.

이러한 빌드업 기판(Build-up Board), 다층 PCB기판은 한 층씩 기판을 제조, 품질을 평가함으로써, 전체적인 다층 PCB기판의 수율을 높일 수 있고, 층간 배선을 정밀하게 연결함으로써, 고밀도 소형 PCB의 제작을 가능하게 한다. 이러한 빌드업 공정은 층과 층 사이에는 배선의 연결라인이 형성되며, 층과 층 사이에 비아 홀(via hole)을 통해 연결되게 된다. 이러한 비아 홀(via hole)을 형성하기 위해서는 기존의 기계적인 드릴 작업이 아닌 레이저를 이용하여 매우 미세한 지름을 구현할 수 있게 된다.These build-up boards and multilayer PCB boards can manufacture boards and evaluate the quality of the boards one by one, thereby increasing the yield of the entire multilayer PCB board, and precisely connecting the interlayer wirings to produce high-density compact PCBs. To make it possible. In this build-up process, a connection line of wiring is formed between layers, and the layers are connected through via holes. In order to form such a via hole, a very fine diameter can be realized using a laser rather than a conventional mechanical drill.

도 1a 및 도 1b는 종래의 다층 인쇄회로기판의 제조순서도 및 공정도로, 이를 참조하여, 종래의 다층인쇄회로기판의 제조공정을 설명하기로 한다.1A and 1B are a manufacturing flowchart and a process diagram of a conventional multilayer printed circuit board, with reference to this, a manufacturing process of a conventional multilayer printed circuit board will be described.

종래의 다층인쇄회로기판은, (a) 절연층(1) 상에 동박(2)이 형성된 동박복합체(CCL)을 준비하고, (b) 상기 동박복합체(CCL)의 동박을 패터닝하여 회로패턴(3)을 형성한다. (c) 이후, 상기 회로패턴(3) 상에 절연층(4)과 동박(5)이 형성된 외층회로기판 제조용 부재를 어라인하고, 열압착을 하여 외층회로기판을 형성한다.In a conventional multilayer printed circuit board, (a) preparing a copper foil composite (CCL) having a copper foil (2) formed on the insulating layer (1), (b) patterning the copper foil of the copper composite (CCL) by a circuit pattern ( 3) form. (c) After that, the member for manufacturing the outer layer circuit board on which the insulating layer 4 and the copper foil 5 are formed is arranged on the circuit pattern 3 and thermally compressed to form the outer layer circuit board.

(d) 이후, 상기 동박(5)를 패터닝하여 외층회로패턴(6)을 형성하고, (e) 그리고 레이저 가공을 통해 내층회로패턴과 외층회로패턴을 전기적으로 도통하는 비아홀(H)을 가공한다. (f) 이후, 상기 비아홀의 내표면에 도금층(7)을 형성하여 인쇄회로기판을 완성한다. 이후에 보호층으로서 솔더레지스트층을 더 형성하거나, 더 많은 수의 외층을 형성하는 공정이 수행될 수 있다.(d) Thereafter, the copper foil 5 is patterned to form an outer circuit pattern 6, and (e) and a via hole H electrically conducting the inner circuit pattern and the outer circuit pattern through laser processing. . (f) After that, the plating layer 7 is formed on the inner surface of the via hole to complete the printed circuit board. Thereafter, a process of forming a solder resist layer as a protective layer or forming a larger number of outer layers may be performed.

그러나 상술한 종래의 다층인쇄회로기판은 코어층에 해당하는 내층회로기판을 중심으로 짝수 층(도시된 도면에서는 2개의 층이 형성됨)을 형성하는 공정이 대부분으로, 적층후 관통드릴이나 레이저를 활용하여 상술한 외층에 해당하는 2개의 층을 전기적으로 연결하는 공정이 수행되게 되며, 이러한 짝수층으로 다층인쇄회로기판을 형성함은 경박단소를 지향하는 현재의 전자제품 제조 추세에 역행하는 문제 가 발생한다. 즉 종래의 경우 경화된 절연층의 양면에 반경화된 절연층을 열압착하여 짝수 층으로 형성하는 공정을 구현하는 것만이 가능하였다. 이에 반해, 종래의 공정을 통해 내층회로기판상에 1개, 또는 3개, 5개의 층등으로 구현되는 홀수 층 구조로 구현하기 위해서는 경화된 절연층의 한쪽 면에만 반경화 절연을 부착해야 하나, 이럴 경우 인쇄회로기판이 휘는 문제(warpage)가 발생하게 된다.However, in the above-described conventional multilayer printed circuit board, a process of forming an even layer (two layers are formed in the drawing) centering on the inner layer circuit board corresponding to the core layer is most of them. Therefore, the process of electrically connecting the two layers corresponding to the above-described outer layers is performed, and forming a multilayer printed circuit board with such an even layer causes a problem that is contrary to the current trend of manufacturing electronic products aimed at light and thin. do. That is, in the related art, it was only possible to implement a process of forming a even layer by thermocompressing a semi-cured insulating layer on both surfaces of the cured insulating layer. On the other hand, in order to implement an odd layer structure having one, three, five layers, etc. on the inner circuit board through a conventional process, semi-hardened insulation should be attached only to one side of the cured insulating layer. In this case, a warpage of the printed circuit board occurs.

본 발명은 상술한 과제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 반경화 절연층을 상호간에 합착하여 부착부의 메탈 회로층이 양쪽의 절연자재에 흡수될 수 있도록 하여, 절연층의 계면에 상관없이 양쪽에 매립된 구조의 내층회로기판을 구현할 수 있도록 하며, 베이스회로기판상에 홀수개의 층으로 형성된 다층 인쇄회로기판을 구현할 수 있어, 층간 불균형으로 인한 휨현상을 제거하고, 불필요한 층을 줄여 제조비용을 낮추며 전체적으로 박형화된 인쇄회로기판 및 그 제조공정을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to bond the semi-cured insulating layers to each other so that the metal circuit layers of the attachment portion can be absorbed by both insulating materials, and thus, at the interface of the insulating layer. It is possible to realize an inner layer circuit board having a structure embedded in both sides, and to implement a multilayer printed circuit board formed of an odd number of layers on the base circuit board, eliminating warpage caused by unbalance between layers and reducing unnecessary layers. In order to reduce costs and provide a totally thin printed circuit board and a manufacturing process thereof.

상술한 과제를 해결하기 위한 수단으로서, 본 발명의 구성은 제1절연층 상에 내층회로패턴을 포함하는 베이스 회로기판상에 외층회로패턴을 포함하는 제2절연층을 적층하여 외층회로기판을 형성하되, 상기 제1절연층과 제2절연층을 반경화상태로 합착하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법을 제공할 수 있도록 한다.As a means for solving the above problems, the configuration of the present invention is to form an outer circuit board by laminating a second insulating layer containing an outer circuit pattern on a base circuit board including an inner circuit pattern on the first insulating layer. However, to provide a method for manufacturing a multilayer printed circuit board, characterized in that the first insulating layer and the second insulating layer is bonded in a semi-cured state.

특히, 상술한 제조방법에서 상기 외층회로기판과 상기 내층 회로기판 상에는 회로층이 (2n-1)개의 층으로 형성할 수 있으며, 이는 베이스 회로기판의 상에 형성되는 층이 홀수개로 형성하는 것을 의미한다.In particular, in the above-described manufacturing method, the circuit layer may be formed as (2n-1) layers on the outer circuit board and the inner circuit board, which means that an odd number of layers are formed on the base circuit board. do.

또한, 상술한 상기 내층회로기판에 외층회로기판을 적층하는 공정은, 분리부재를 매개로 적층된 한쌍의 절연층과 회로패턴용 금속층으로 구성되는 단위외층기 판재를 분리하여 상기 단위외층기판재를 내층회로기판에 적층하여 이루어질 수 있다.In addition, in the above-described process of laminating an outer circuit board on the inner circuit board, the unit outer layer substrate material formed by separating a unit outer layer substrate material composed of a pair of insulating layers and a metal layer for a circuit pattern stacked through a separating member is formed. It may be made by laminating on an inner circuit board.

아울러, 상기 내층회로기판은, 절연층의 외표면 각각에 형성되는 금속층이 형성된 단위내층기판재 한쌍이 결합된 베이스재에 회로패턴을 형성하는 단계; 상기 베이스재의 양말단의 절단영역을 절단하여 분리하는 단계;를 포함하여 형성될 수 있다. 특히, 이 경우 상기 단위내층기판재의 결합면에 형성되는 금속층의 양말단에는 절연층이 노출되는 절단영역이 형성되는 것이 바람직하다.The inner circuit board may include forming a circuit pattern on a base material to which a pair of unit inner layer substrate materials having a metal layer formed on each outer surface of the insulating layer are combined; It may be formed, including; cutting and separating the cutting area of the sock end of the base material. In particular, in this case, it is preferable that a cutting region in which the insulating layer is exposed is formed at the sock end of the metal layer formed on the bonding surface of the unit inner layer substrate material.

상술한 본 발명에 따른 다층 인쇄회로기판의 제조공정은 상기 베이스회로기판에 상기 외층회로기판을 적층한 후, 외부로 노출되는 각각의 금속층을 가공하여 외층회로패턴을 형성하고, 비아홀가공을 수행하는 공정을 더 포함하여 이루어질 수 있다.In the above-described manufacturing process of a multilayer printed circuit board according to the present invention, after laminating the outer circuit board on the base circuit board, processing the respective metal layers exposed to the outside to form an outer circuit pattern, and performing via hole processing. The process may further comprise.

상술한 제조공정에 따라 제조된 인쇄회로기판은 다음과 같은 구조로 구현될 수 있다.The printed circuit board manufactured according to the above-described manufacturing process may be implemented in the following structure.

구체적으로는, 제1절연층상에 내층회로패턴을 포함하는 베이스 회로기판; 상기 베이스 회로기판의 일면 또는 양면에 형성되며 제2절연층 및 외층회로패턴을 구비하는 외층회로기판; 상기 내층회로패턴의 적어도 1 이상과 전기적으로 도통되는 비아홀;을 포함하되, 상기 내층회로패턴은 상기 제1절연층과 제2절연층의 양쪽에 매립된 구조로 형성된다.Specifically, the base circuit board including an inner circuit pattern on the first insulating layer; An outer circuit board formed on one or both surfaces of the base circuit board and having a second insulating layer and an outer circuit pattern; And a via hole electrically connected to at least one of the inner circuit patterns, wherein the inner circuit pattern is formed to have a structure embedded in both the first insulating layer and the second insulating layer.

이 경우, 상기 외층회로기판과 상기 내층 회로기판 상에는 회로층이 (2n-1)개의 층으로 형성되는 것을 특징으로 한다.(단, n은 자연수이다.)In this case, a circuit layer is formed of (2n-1) layers on the outer circuit board and the inner circuit board (where n is a natural number).

본 발명에 따르면, 반경화 절연층을 상호간에 합착하여 부착부의 메탈 회로층이 양쪽의 절연자재에 흡수될 수 있도록 하여, 절연층의 계면에 상관없이 양쪽에 매립된 구조의 내층회로기판을 구현할 수 있도록 하며, 베이스회로기판상에 홀수개의 층으로 형성된 회로층을 구비한 다층 인쇄회로기판을 구현할 수 있어, 층간 불균형으로 인한 휨현상(warpage)을 제거하고, 불필요한 층을 줄여 제조비용을 낮추며 전체적으로 박형화된 인쇄회로기판을 제공할 수 있는 효과가 있다.According to the present invention, the semi-cured insulating layer is bonded to each other so that the metal circuit layer of the attachment portion can be absorbed by both insulating materials, thereby realizing an inner circuit board having a structure embedded on both sides regardless of the interface of the insulating layer. It is possible to realize a multilayer printed circuit board having a circuit layer formed of an odd number of layers on the base circuit board, eliminating warpage caused by unbalance between layers, reducing unnecessary layers, lowering manufacturing cost, and reducing overall thickness There is an effect that can provide a printed circuit board.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation according to the present invention. In the description with reference to the accompanying drawings, the same components are given the same reference numerals regardless of the reference numerals, and duplicate description thereof will be omitted. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

도 2a 및 도 2b를 참조하면, 이는 각각 본 발명에 따른 제조공정 순서도 및 공정도를 개략적으로 도시한 것이다.2A and 2B, which schematically show a manufacturing process flow chart and process diagram according to the present invention, respectively.

본 발명은 제1절연층 상에 내층회로패턴을 포함하는 베이스 회로기판상에 외층회로패턴을 포함하는 제2절연층을 적층하여 외층회로기판을 형성하되, 상기 제1절연층과 제2절연층을 반경화상태로 합착하여, 내층회로기판상에 회로층이 홀수 개의 층으로 구현된 다층인쇄회로기판을 제공하는 것을 요지로 한다.According to the present invention, an outer circuit board is formed by stacking a second insulating layer including an outer circuit pattern on a base circuit board including an inner circuit pattern on a first insulating layer, wherein the first insulating layer and the second insulating layer are formed. Is bonded in a semi-cured state to provide a multi-layer printed circuit board having an odd number of circuit layers on the inner circuit board.

(1) 외층회로기판용 단위외층기판재 형성(S 1 공정)(1) Formation of unit outer layer substrate for outer layer circuit board (S 1 process)

구체적으로는, 외층회로기판과 내층회로기판을 합착하되, 각 기판을 구성하는 절연층을 반경화상태로 합착한다. 특히 외층회로기판은 도 2b에 도시된 것처럼, 분리부재(110)의 상부와 하부에 절연층(120)이 반경화상태로 적층되고, 상기 절연층의 상면에는 금속층(130)이 형성된 구조물(이하, 절연층과 금속층을 포함하여 '단위외층기판재'라 한다.)을 준비한다. 이후 상기 분리부재를 매개로 단위외층기판재를 분리하게 된다.Specifically, the outer layer circuit board and the inner layer circuit board are bonded together, and the insulating layers constituting each substrate are bonded in a semi-cured state. In particular, as illustrated in FIG. 2B, the outer circuit board has a structure in which an insulating layer 120 is stacked in a semi-cured state on the upper and lower portions of the separating member 110, and a metal layer 130 is formed on an upper surface of the insulating layer (hereinafter, referred to as a structure). Prepare an outer layer substrate including the insulating layer and the metal layer. Thereafter, the unit outer layer substrate material is separated through the separation member.

(2) 내층회로기판용 단위기판재 형성(S 2 공정)(2) Formation of unit board material for inner circuit board (S 2 process)

아울러, 내층회로기판은 절연층(210)의 외표면 각각에 형성되는 금속층(211, 212a, 212b)이 형성된 구조물(이하, 이를 '단위내층기판재'라 한다.)을 한쌍으로 형성한다. 이후에 상기 외부로 노출되는 금속층(211)을 패터닝하여 회로패턴(211a)을 형성한다.In addition, the inner circuit board forms a pair of structures (hereinafter, referred to as a “unit inner layer substrate material”) in which metal layers 211, 212a and 212b formed on each of the outer surfaces of the insulating layer 210 are formed. Thereafter, the metal layer 211 exposed to the outside is patterned to form a circuit pattern 211a.

이후에 상기 단위내층기판재의 양말단의 절단영역을 절단하여 분리하여 각각의 단위내층기판재로 분리한다. 상기 절단영역이란 상기 단위내층기판재의 결합면에 형성되는 금속층(212a, 212b)의 양 말단에는 절연층이 노출되는 영역(C)을 의미한다. 상기 상기 단위내층기판재의 결합면에 형성되는 금속층(212a, 212b)은 상부면에 형성되는 금속층(211)보다 길이가 짧은 것이 바람직하다. 이는 상기 절단영역을 절단선(X)을 기준으로 절단하는 경우, 쉽게 단위내층기판재가 분리되게 하기 위함이다.Thereafter, the cutting area of the sock end of the unit inner layer substrate material is cut and separated into respective unit inner layer substrate materials. The cutting region refers to a region C in which an insulating layer is exposed at both ends of the metal layers 212a and 212b formed on the bonding surface of the unit inner layer substrate material. The metal layers 212a and 212b formed on the bonding surface of the unit inner layer substrate material may have a shorter length than the metal layer 211 formed on the upper surface thereof. This is to easily separate the unit layer substrate material when the cutting area is cut based on the cutting line X.

(3) 합착공정(반경화 절연층간의 합착; S 3~S 4 공정)(3) Bonding process (bonding between semi-hardened insulating layers; S 3 ~ S 4 process)

이후, 상기 단위외층기판재와 단위내층기판재를 어라인하여 합착한다. 특히 이 경우 단위외층기판재를 구성하는 절연층(120)과 상기 단위내층기판재를 구성하는 절연층(210)은 모두 반경화상태로 합착하게 된다.Thereafter, the unit outer layer substrate and the unit inner layer substrate are arrayed and bonded. In particular, in this case, both the insulating layer 120 constituting the outer layer substrate and the insulating layer 210 constituting the inner layer substrate are bonded together in a semi-cured state.

이러한 반경화상태로 합착하게 되는 경우, 내부에 내층회로패턴(211a)는 양쪽의 절연층의 합착계면의 어느 한쪽으로 치우치지 않고, 양쪽에 함께 매립되는 구조로 형성되게 된다. 즉, 도 1b의 (f)단계의 경우, 내층회로기판의 경화된 절연층(1) 상면에 형성되는 회로패턴(3)은 전체가 그 상부에 합착되는 절연층(4)의 내부로 매립되는 구조가 된다. 이는 경화된 절연층(1)상부에 회로패턴(3)이 먼저 형성된 후, 열압착을 통해 별도의 절연층을 적층하기 때문이다. In the case of bonding in such a semi-cured state, the inner circuit pattern 211a is formed to have a structure that is embedded in both of them without being biased toward one of the bonding interfaces of both insulating layers. That is, in the step (f) of FIG. 1B, the circuit pattern 3 formed on the upper surface of the cured insulating layer 1 of the inner layer circuit board is embedded in the insulating layer 4, which is entirely bonded to the upper portion thereof. It becomes a structure. This is because the circuit pattern 3 is first formed on the cured insulating layer 1, and then a separate insulating layer is laminated through thermocompression bonding.

그러나 본 발명은 모든 절연층을 반경화 상태에서 합착을 하게 되는바, 상기 회로패턴(211a)이 양쪽 절연층에 함께 매립되는 구조로 형성된다. 특히 이러한 본 발명에 따른 합착공정은 내층회로기판에 홀수 개의 층만을 형성하는 경우에도 인쇄회로기판이 휘는 문제가 발생하지 않으나, 상술한 종래의 경우, 홀수개의 층을 열압착으로 하는 경우에는 휨현상이 매우 심하게 된다(도 4 참조).However, in the present invention, all the insulating layers are bonded to each other in a semi-cured state, and thus the circuit pattern 211a is formed in a structure in which both insulating layers are embedded together. In particular, the bonding process according to the present invention does not cause a problem that the printed circuit board is warped even when only an odd number of layers are formed on the inner layer circuit board. It gets very bad (see Figure 4).

특히, 본 발명에 따른 외층회로기판을 내층회로기판에 반경화 적층하는 공정에 의해 외층 및 내층회로기판 상에 (2n-1)개의 층으로 형성되는 회로층을 구현할 수 있게 된다. 홀 수개(1, 3, 5, 7, 9...)의 회로층으로 다층인쇄회로기판을 형성할 수 있게 된다.In particular, the circuit layer formed of (2n-1) layers on the outer layer and the inner layer circuit board can be realized by the process of semi-laminating the outer layer circuit board on the inner layer circuit board according to the present invention. It is possible to form a multilayer printed circuit board with a circuit layer of several holes (1, 3, 5, 7, 9 ...).

이후, 상기 내층 및 외층회로기판의 외부로 노출되는 금속층(130,212a)을 가 공하여 외층회로패턴(130a, 220)을 형성한다.Thereafter, the metal layers 130 and 212a exposed to the outside of the inner and outer circuit boards are processed to form the outer circuit patterns 130a and 220.

(4) 비아홀 가공(S 5 공정)(4) Via hole processing (S 5 process)

이후, 내층회로기판과 외층회로기판을 연결하는 비아홀(141, 142)을 레이저 가공 등의 공정을 통해 형성하고, 상기 비아홀의 표면을 도금처리층(143,144)으로 형성한다.Subsequently, via holes 141 and 142 connecting the inner layer circuit board and the outer layer circuit board are formed through a process such as laser processing, and the surfaces of the via holes are formed as plating layers 143 and 144.

도 3은 본 발명에 따라 반경화 적층된 절연층의 계면을 촬영한 이미지이다. 3 is an image of the interface of the insulating layer semi-cured laminated according to the present invention.

(a)는 본 제조공정에 따른 절연층간의 합착되는 계면(Y)을 나타내는 것으로, 이는 본 발명에 따른 절연층(120, 210) 사이의 계면에 내층회로패턴(211a)이 양 절연층에 함께 매립되는 구조를 확인할 수 있다.(a) shows the interface (Y) to be bonded between the insulating layers according to the present manufacturing process, which is the inner circuit pattern 211a at both the insulating layer at the interface between the insulating layers (120, 210) The structure to be buried can be confirmed.

(b)는 종래 경화된 베이스기판(내층회로기판)의 절연층(1)상에 회로패턴(3)이 형성되고, 이 회로패턴 전체가 계면(Y)의 상부에 압착되는 절연층(4)에 매립되는 구조로 형성됨을 확인할 수 있다.(b) shows a circuit pattern 3 formed on the insulating layer 1 of the conventionally hardened base board (inner layer circuit board), and the entire circuit pattern is pressed onto the interface Y. It can be seen that it is formed into a structure embedded in.

이와같은 구조상의 차이는 본 발명의 제조공정에서 기인하는 것이며, 상술한 것처럼, 종래의 경화된 절연층 상에 회로패턴을 구비한 베이스 기판에 홀수 개의 층을 형성하기 위한 열압착 공정을 수행하면, 도 4에 도시된 구조 (a)와 같이 인쇄회로기판이 휘어지게 되는 문제가 발생한다. 그러나 본 발명에 따른 제조공정에서는 도 4의 (b)에 도시된 것처럼, 이러한 휨의 문제가 해소되는 것을 실제 이미지 촬영으로도 확인할 수 있다.This structural difference is due to the manufacturing process of the present invention, and as described above, if the thermocompression process for forming an odd number of layers on a base substrate having a circuit pattern on a conventional cured insulating layer is performed, As shown in structure (a) of FIG. 4, a problem arises in that the printed circuit board is bent. However, in the manufacturing process according to the present invention, as shown in FIG.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설 명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the detailed description of the present invention as described above, specific embodiments have been described. However, various modifications are possible within the scope of the present invention. The technical idea of the present invention should not be limited to the embodiments of the present invention but should be determined by the equivalents of the claims and the claims.

도 1a 및 도 1b는 종래기술에 따른 다층인쇄회로기판의 제조공정을 도시한 순서도 및 공정도이다.1A and 1B are a flowchart and a process diagram illustrating a manufacturing process of a multilayer printed circuit board according to the prior art.

도 2a 및 도 2b는 본 발명에 따른 다층인쇄회로기판의 제조공정을 도시한 순서도 및 공정도이다.2A and 2B are flowcharts and process diagrams illustrating a manufacturing process of a multilayer printed circuit board according to the present invention.

도 3은 본 발명에 따른 절연층의 합착면의 구조를 촬영한 이미지 사진 및 종래의 합착면을 비교한 이미지 사진이다.3 is an image photographing the structure of the bonding surface of the insulating layer according to the present invention and an image photograph comparing the conventional bonding surface.

도 4는 본 발명과 종래기술에 따른 인쇄회로기판의 휨문제를 보여주는 비교사진이다.Figure 4 is a comparison picture showing the bending problem of the printed circuit board according to the present invention and the prior art.

Claims (8)

제1절연층 상에 내층회로패턴을 포함하는 내층 회로기판상에 외층회로패턴을 포함하는 제2절연층을 적층하여 외층회로기판을 형성하되,An outer circuit board is formed by stacking a second insulating layer including an outer circuit pattern on an inner circuit board including an inner circuit pattern on the first insulating layer. 상기 제1절연층과 제2절연층을 반경화상태로 합착하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.And manufacturing the first insulating layer and the second insulating layer in a semi-cured state. 청구항 1에 있어서,The method according to claim 1, 상기 외층회로기판과 상기 내층 회로기판 상에는 회로층이 (2n-1)개의 층으로 형성하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.And (2n-1) circuit layers on the outer circuit board and the inner circuit board. (단, n은 자연수 이다.)(Where n is a natural number) 청구항 2에 있어서,The method according to claim 2, 상기 내층회로기판에 외층회로기판을 적층하는 공정은,The step of laminating the outer circuit board on the inner circuit board, 분리부재를 매개로 적층된 한쌍의 절연층과 회로패턴용 금속층으로 구성되는 단위외층기판재를 분리하여 상기 단위외층기판재를 내층회로기판에 적층하여 이루어지는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.A method for manufacturing a multilayer printed circuit board, characterized in that the unit outer layer substrate material composed of a pair of insulating layers and a metal layer for circuit patterns separated by a separation member is laminated and laminated on the inner layer circuit board. . 청구항 3에 있어서,The method of claim 3, 상기 내층회로기판은,The inner circuit board, 절연층의 외표면 각각에 형성되는 금속층이 형성된 단위내층기판재 한쌍이 결합된 베이스재에 회로패턴을 형성하는 단계;Forming a circuit pattern on a base material to which a pair of unit inner layer substrate materials having a metal layer formed on each outer surface of the insulating layer are combined; 상기 베이스재의 양말단의 절단영역을 절단하여 분리하는 단계;Cutting and separating a cutting area of the sock end of the base material; 를 포함하여 형성하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.Method for manufacturing a multilayer printed circuit board, characterized in that it comprises a. 청구항 4에 있어서,The method according to claim 4, 상기 단위내층기판재의 결합면에 형성되는 금속층의 양말단에는 절연층이 노출되는 절단영역이 형성되는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.The method of manufacturing a multi-layer printed circuit board, characterized in that a cutting region in which an insulating layer is exposed is formed on the sock end of the metal layer formed on the bonding surface of the unit inner layer substrate material. 청구항 1 내지 5 중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 베이스회로기판에 상기 외층회로기판을 적층한 후,After laminating the outer circuit board on the base circuit board, 외부로 노출되는 각각의 금속층을 가공하여 외층회로패턴을 형성하고, Each metal layer exposed to the outside is processed to form an outer circuit pattern, 비아홀가공을 수행하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.A method of manufacturing a multilayer printed circuit board, further comprising a step of performing via hole processing. 제1절연층상에 내층회로패턴을 포함하는 베이스 회로기판;A base circuit board including an inner circuit pattern on the first insulating layer; 상기 베이스 회로기판의 일면 또는 양면에 형성되며 제2절연층 및 외층회로패턴을 구비하는 외층회로기판;An outer circuit board formed on one or both surfaces of the base circuit board and having a second insulating layer and an outer circuit pattern; 상기 내층회로패턴의 적어도 1 이상과 전기적으로 도통되는 비아홀;을 포함하되,And via vias electrically connected to at least one of the inner circuit patterns. 상기 내층회로패턴은 상기 제1절연층과 제2절연층의 양쪽에 매립된 구조로 형성되는 것을 특징으로 하는 다층 인쇄회로기판.The inner circuit pattern is a multilayer printed circuit board, characterized in that formed in a structure embedded in both of the first insulating layer and the second insulating layer. 청구항 7에 있어서,The method of claim 7, 상기 외층회로기판과 상기 내층회로기판에는 회로층이 (2n-1)개의 층으로 형성되는 것을 특징으로 하는 다층 인쇄회로기판.(단, n은 자연수이다.)A multilayer printed circuit board, wherein the outer circuit board and the inner circuit board are formed of (2n-1) layers, where n is a natural number.
KR1020090122785A 2009-12-10 2009-12-10 A build-up printed circuit board with odd-layer and Manufacturing method of the same KR101103301B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090122785A KR101103301B1 (en) 2009-12-10 2009-12-10 A build-up printed circuit board with odd-layer and Manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090122785A KR101103301B1 (en) 2009-12-10 2009-12-10 A build-up printed circuit board with odd-layer and Manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20110066044A true KR20110066044A (en) 2011-06-16
KR101103301B1 KR101103301B1 (en) 2012-01-11

Family

ID=44399048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090122785A KR101103301B1 (en) 2009-12-10 2009-12-10 A build-up printed circuit board with odd-layer and Manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR101103301B1 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170002322A (en) 2015-06-29 2017-01-06 삼성전기주식회사 Multi-layered substrate and method for manufacturing the same
KR20170135438A (en) 2016-05-31 2017-12-08 삼성전기주식회사 Multi-layered printed circuit board
KR20180051253A (en) 2016-11-08 2018-05-16 삼성전기주식회사 Printed circuit board and method for manufacturing the same
KR20180072395A (en) 2016-12-21 2018-06-29 삼성전기주식회사 Printed circuit board and package
KR20180074237A (en) 2016-12-23 2018-07-03 삼성전기주식회사 Multi-layered printed circuit board
KR20180110933A (en) 2017-03-30 2018-10-11 삼성전기주식회사 Printed circuit board and method for manufacturing the same
KR20180128766A (en) 2017-05-24 2018-12-04 삼성전기주식회사 Electronic component embedded printed circuit board
KR20190004155A (en) 2017-07-03 2019-01-11 삼성전기주식회사 Multi-layered printed circuit board
KR20190027579A (en) 2017-09-07 2019-03-15 삼성전기주식회사 Printed circuit board
KR20190044418A (en) 2017-10-20 2019-04-30 삼성전기주식회사 Multi-layered printed circuit board
KR20190046511A (en) 2017-10-26 2019-05-07 삼성전기주식회사 Multi-layered printed circuit board
KR20190053007A (en) 2017-11-09 2019-05-17 삼성전기주식회사 Support attached printed circuit board and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230051885A (en) * 2021-10-12 2023-04-19 주식회사 엘지에너지솔루션 Printed circuit board, manufacturing method thereof, and battery pack including the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689018B1 (en) * 2005-07-11 2007-03-02 대덕전자 주식회사 Printed circuit board with embedded coaxial cable and manufacturing method thereof
JP4334005B2 (en) * 2005-12-07 2009-09-16 新光電気工業株式会社 Wiring board manufacturing method and electronic component mounting structure manufacturing method
KR20090003880A (en) * 2007-07-05 2009-01-12 삼성전기주식회사 Buried pattern board and manufacturing method thereof
JP5094323B2 (en) * 2007-10-15 2012-12-12 新光電気工業株式会社 Wiring board manufacturing method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170002322A (en) 2015-06-29 2017-01-06 삼성전기주식회사 Multi-layered substrate and method for manufacturing the same
KR20170135438A (en) 2016-05-31 2017-12-08 삼성전기주식회사 Multi-layered printed circuit board
KR20180051253A (en) 2016-11-08 2018-05-16 삼성전기주식회사 Printed circuit board and method for manufacturing the same
KR20180072395A (en) 2016-12-21 2018-06-29 삼성전기주식회사 Printed circuit board and package
KR20180074237A (en) 2016-12-23 2018-07-03 삼성전기주식회사 Multi-layered printed circuit board
KR20180110933A (en) 2017-03-30 2018-10-11 삼성전기주식회사 Printed circuit board and method for manufacturing the same
KR20180128766A (en) 2017-05-24 2018-12-04 삼성전기주식회사 Electronic component embedded printed circuit board
KR20190004155A (en) 2017-07-03 2019-01-11 삼성전기주식회사 Multi-layered printed circuit board
KR20190027579A (en) 2017-09-07 2019-03-15 삼성전기주식회사 Printed circuit board
KR20190044418A (en) 2017-10-20 2019-04-30 삼성전기주식회사 Multi-layered printed circuit board
KR20190046511A (en) 2017-10-26 2019-05-07 삼성전기주식회사 Multi-layered printed circuit board
KR20190053007A (en) 2017-11-09 2019-05-17 삼성전기주식회사 Support attached printed circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
KR101103301B1 (en) 2012-01-11

Similar Documents

Publication Publication Date Title
KR101103301B1 (en) A build-up printed circuit board with odd-layer and Manufacturing method of the same
JP4874305B2 (en) Circuit board with built-in electric / electronic components and manufacturing method thereof
JP5259240B2 (en) Multilayer flexible printed wiring board and manufacturing method thereof
KR101155624B1 (en) Embedded pcb and manufacturing method for the same
JP2009277916A (en) Wiring board, manufacturing method thereof, and semiconductor package
US8334463B2 (en) Wiring board and method for manufacturing the same
KR101613388B1 (en) Multilayer wiring board
JP2006165496A (en) Parallel multi-layer printed board having inter-layer conductivity through via post
JP2007035689A (en) Method of manufacturing electronic component built-in substrate
US20150040389A1 (en) Method for manufacturing wiring board with built-in electronic component
TW201448692A (en) Embedded high density interconnection printed circuit board and method for manufacturing same
KR20160080855A (en) Multi layer rigid-flexible printed circuit board and method of manufacturing the same
JP2006049793A (en) Parallel system manufacturing method of printed circuit board
JP2010157664A (en) Circuit substrate with electric and electronic component incorporated therein, and method of manufacturing the same
US8546698B2 (en) Wiring board and method for manufacturing the same
JP2005079402A (en) Circuit board and its manufacturing method
KR101136396B1 (en) PCB within cavity and Fabricaring method of the same
JP2011119616A (en) Method for manufacturing printed wiring board, printed wiring board, and electronic device
TWI461135B (en) Method for fabricating circuit board
KR101109277B1 (en) Fabricating Method of Printed Circuit Board
KR20110093407A (en) Pcb within cavity and fabricaring method of the same
JP2008078573A (en) Multi-layer printed wiring board having built-in parts
KR100975927B1 (en) Method of manufacturing package board
JP2008060119A (en) Printed wiring board
KR20140148111A (en) Rigid flexible printed circuit board and method for manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191111

Year of fee payment: 9