KR20110045183A - 퓨즈 회로 - Google Patents

퓨즈 회로 Download PDF

Info

Publication number
KR20110045183A
KR20110045183A KR1020090101617A KR20090101617A KR20110045183A KR 20110045183 A KR20110045183 A KR 20110045183A KR 1020090101617 A KR1020090101617 A KR 1020090101617A KR 20090101617 A KR20090101617 A KR 20090101617A KR 20110045183 A KR20110045183 A KR 20110045183A
Authority
KR
South Korea
Prior art keywords
fuse
redundancy
enable
node
operation unit
Prior art date
Application number
KR1020090101617A
Other languages
English (en)
Inventor
신선혜
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090101617A priority Critical patent/KR20110045183A/ko
Publication of KR20110045183A publication Critical patent/KR20110045183A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Abstract

퓨즈를 사용하여 다양한 회로동작을 수행할 수 있는 퓨즈 회로에 관한 것으로서, 다수의 인에이블 퓨즈에 대응하는 전류경로 중 퓨즈 인에이블 선택코드에 대응하는 전류경로를 통해 퓨즈 인에이블 노드를 구동하거나 퓨즈 테스트 신호에 응답하여 상기 퓨즈 인에이블 노드를 구동하기 위한 인에이블 퓨즈 동작부, 및 상기 퓨즈 인에이블 노드의 논리레벨에 대응하여 그 동작여부가 결정되고, 다수의 리던던시 퓨즈에 대응하는 전류경로 중 리던던시 퓨즈 선택코드에 대응하는 전류경로를 통해 리던던시 노드를 구동하기 위한 리던던시 퓨즈 동작부를 구비하는 반도체 장치를 제공한다.
리던던시 퓨즈, 인에이블 퓨즈, 퓨즈 테스트 신호

Description

퓨즈 회로{FUSE CIRCUIT}
본 발명은 반도체 설계 기술에 관한 것으로서, 특히, 퓨즈를 사용하여 다양한 회로동작을 수행할 수 있는 퓨즈 회로에 관한 것이다.
일반적으로, DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치의 집적도가 급속도로 증가함에 따라, 하나의 반도체 메모리 장치 내에는 수천만 개 이상의 메모리 셀(memory cell)이 구비되고 있다. 이러한 메모리 셀들 중 1 개라도 불량(fail)이 발생하면 해당 반도체 메모리 장치는 원하는 동작을 수행하지 못하게 된다. 하지만, 반도체 메모리 장치의 공정 기술이 발전함에 따라 확률적으로 소량의 메모리 셀에만 불량이 발생하며, 이와 같이 몇 개의 메모리 셀에 발생한 불량으로 인하여 반도체 메모리 장치를 불량품으로 폐기 처분하기에는 제품의 수율(yield)을 고려해 볼 때 매우 비효율적이다.
이를 보완하기 위하여 반도체 메모리 장치 내에는 노말 메모리 셀(nomal memory cell) 뿐만 아니라 리던던시 메모리 셀(redundancy memory cell)을 더 구비 하고 있으며, 만약 노말 메모리 셀에 불량이 발생하는 경우 이를 리던던시 메모리 셀로 대체하여 사용하고 있다. 이하, 노말 메모리 셀 중 불량이 발생하여 리던던시 메모리 셀로 대체되어야 하는 메모리 셀을 '리페어 대상 메모리 셀'이라 칭하기로 한다.
여기서, 리페어 대상 메모리 셀에 대응하는 어드레스 정보는 리던던시 회로에서 제공되며, 리던던시 회로는 리페어 대상 메모리 셀의 어드레스 정보를 프로그래밍하기 위한 다수의 퓨즈(fuse)를 구비한다. 그래서, 리페어 대상 메모리 셀은 퓨즈에 프로그래밍된 어드레스 정보 즉, 리페어 정보신호를 생성하며, 반도체 메모리 장치는 리페어 정보신호와 읽기 및 쓰기 동작시 인가되는 어드레스 정보를 비교하여 리페어 대상 메모리 셀이 액세스(access)되는 경우 리페어 대상 메모리 셀 대신 리던던시 메모리 셀이 액세스 되도록 동작을 수행한다.
도 1은 종래기술에 따라 리페어 정보신호를 생성하기 위한 퓨즈 회로를 상세히 도시한 회로도이다.
도 1을 참조하면, 다수의 인에이블 퓨즈(EN_FUSE<0:N>)에 대응하는 전류경로(ENIL<0:N>) 중 퓨즈 인에이블 선택코드(FUSE_EN_SEL<0:N>)에 대응하는 전류경로를 통해 퓨즈 인에이블 노드(FUSEN_ND)를 구동하기 위한 인에이블 퓨즈 동작부(100), 및 퓨즈 인에이블 노드(FUSEN_ND)의 논리레벨에 대응하여 그 동작여부가 결정되고, 다수의 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>)에 대응하는 전류경로(RD0_IL<0:N>, RD1_IL<0:N>, … , RDM_IL<0:N>) 중 리던던시 퓨즈 선택코드(FUSE_REDUNDANCY_SEL0<0:N>, FUSE_REDUNDANCY_SEL1<0:N>, … , FUSE_REDUNDANCY_SELM<0:N>)에 대응하는 전류경로를 통해 리던던시 노드(FUSE_REDUNDANCY_ND0, FUSE_REDUNDANCY_ND1, … , FUSE_REDUNDANCY_NDM)를 구동하기 위한 리던던시 퓨즈 동작부(120)를 구비한다.
이때, 리던던시 퓨즈 동작부(120)에는 다수의 리던던시 퓨즈가 M개(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>) 구비되어 그에 대응하는 M개의 다수의 전류경로(RD0_IL<0:N>, RD1_IL<0:N>, … , RDM_IL<0:N>) 중 리던던시 퓨즈 선택코드(FUSE_REDUNDANCY_SEL0<0:N>, FUSE_REDUNDANCY_SEL1<0:N>, … , FUSE_REDUNDANCY_SELM<0:N>)에 대응하는 M개의 전류경로(RD0_IL<0:N> 중 어느 하나, RD1_IL<0:N> 중 어느 하나, … , RDM_IL<0:N> 중 어느 하나)를 통해 M개의 리던던시 노드(FUSE_REDUNDANCY_ND0, FUSE_REDUNDANCY_ND1, … , FUSE_REDUNDANCY_NDM)를 각각 구동하기 위한 M개의 리던던시 퓨즈 그룹(120<0:M>)이 포함되는 것을 알 수 있다.
또한, 리던던시 퓨즈 동작부(120)에 포함된 M개의 리던던시 퓨즈 클룹(120<0:M>)은 모두 퓨즈 인에이블 노드(FUSEN_ND)에 실린 퓨즈 인에이블 신호(FUSE_EN_SIG)의 논리레벨에 응답하여 그 동작이 온/오프 제어되는 것을 알 수 있다.
즉, 종래기술에 따른 퓨즈회로는, 인에이블 퓨즈 동작부(100)에 의해 퓨즈 인에이블 신호(FUSE_EN_SIG)의 논리레벨이 로직'하이'(High)로 활성화상태가 될 때 리던던시 퓨즈 선택코드(FUSE_REDUNDANCY_SEL0<0:N>, FUSE_REDUNDANCY_SEL1<0:N>, … , FUSE_REDUNDANCY_SELM<0:N>)에 응답하여 M개의 리던던시 노드(FUSE_REDUNDANCY_ND0, FUSE_REDUNDANCY_ND1, … , FUSE_REDUNDANCY_NDM)에 실리는 리페어 정보신호(FUSE_REPAIR_INFO_SIG<0:M>)의 값이 결정될 수 있는 것을 알 수 있다.
반대로, 인에이블 퓨즈 동작부(100)에 의해 퓨즈 인에이블 신호(FUSE_EN_SIG)의 논리레벨이 로직'로우'(Low)로 비활성화상태가 될 때에는 리던던시 퓨즈 선택코드(FUSE_REDUNDANCY_SEL0<0:N>, FUSE_REDUNDANCY_SEL1<0:N>, … , FUSE_REDUNDANCY_SELM<0:N>)가 어떠한 값을 갖든 상관없이 M개의 리던던시 노드(FUSE_REDUNDANCY_ND0, FUSE_REDUNDANCY_ND1, … , FUSE_REDUNDANCY_NDM)에 실리는 리페어 정보신호(FUSE_REPAIR_INFO_SIG<0:M>)의 값이 결정될 수 없는 것을 알 수 있다. 참고로, 전술한 M 및 N은 1보다 큰 자연수를 의미한다.
또한, 리던던시 퓨즈 동작부(120)는, 인에이블 퓨즈 동작부(100)에 의해 퓨즈 인에이블 신호(FUSE_EN_SIG)의 논리레벨이 로직'하이'(High)로 활성화상태가 되고, 리던던시 퓨즈 선택코드(FUSE_REDUNDANCY_SEL0<0:N>, FUSE_REDUNDANCY_SEL1<0:N>, … , FUSE_REDUNDANCY_SELM<0:N>) 중 일부 비트가 활성화되어 리던던시 노드(FUSE_REDUNDANCY_ND0, FUSE_REDUNDANCY_ND1, … , FUSE_REDUNDANCY_NDM)를 구동하는 동작을 수행하는 상태가 될 때, 다수의 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>) 중 리던던시 퓨즈 선택코드(FUSE_REDUNDANCY_SEL0<0:N>, FUSE_REDUNDANCY_SEL1<0:N>, … , FUSE_REDUNDANCY_SELM<0:N>)에 대응하는 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>)가 끊어진 상태(cutting)일 경우 리던던시 노드(FUSE_REDUNDANCY_ND0, FUSE_REDUNDANCY_ND1, … , FUSE_REDUNDANCY_NDM)의 논리레벨이 로직'하이'(High)로 활성화상태가 되도록 하고, 다수의 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>) 중 리던던시 퓨즈 선택코드(FUSE_REDUNDANCY_SEL0<0:N>, FUSE_REDUNDANCY_SEL1<0:N>, … , FUSE_REDUNDANCY_SELM<0:N>)에 대응하는 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>)가 연결된 상태일 경우 리던던시 노드(FUSE_REDUNDANCY_ND0, FUSE_REDUNDANCY_ND1, … , FUSE_REDUNDANCY_NDM)의 논리레벨이 로직'로우'(Low)로 비활성화상태가 되도록 하게 된다.
한편, 공정상의 문제로 인해 다수의 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>) 중 일부 퓨즈에 그 저항이 비정상으로 높아지는 현상이 발생하여 끊어진 상태(cutting)가 아님에도 불구하고 마치 끊어진 것처럼 인식될 수 있다.
이렇게, 다수의 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>) 중 일부 퓨즈가 잘못된 상태를 갖게 되면, 이를 통해 생성된 리페어 정보신호(FUSE_REPAIR_INFO_SIG<0:M>)의 값은 의도했던 것과 다른 값을 갖게 될 것이며, 그에 따라 리페어 대상 메모리 셀을 선택하여 리던던시 메모리 셀과 대체시키는 대신 전혀 엉뚱한 정상적인 메모리 셀을 선택하여 리던던시 메모리 셀과 대체시키게 되어 반도체 장치 자체가 정상적으로 동작하지 못하는 문제점이 발생될 수 있다.
하지만, 상기와 같이 다수의 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>) 중 일부 퓨즈에 그 저항이 비정상적으로 높아지는 현상이 발생하더라도 종래기술에서와 같은 구성을 갖는 퓨즈회로에서는 이를 미리 감지하는 것이 불가능한데, 이는, 인에이블 퓨즈(EN_FUSE<0:N>)를 끊어서(cutting) 퓨즈 인에이블 신호(FUSE_EN_SIG)를 로직'하이'(High)로 활성화시켜야만 다수의 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>)가 모두 정상적인 저항값을 갖는 상태인지를 테스트할 수 있는데, 인에이블 퓨즈(EN_FUSE<0:N>)는 당연히 한번 끊기면 다시 연결될 수 없으므로 테스트 자체를 수행하는 것이 불가능하기 때문이다.
본 발명은 전술한 종래기술에 문제점을 해결하기 위해 제안된 것으로서, 다수의 인에이블 퓨즈(EN_FUSE<0:N>)를 끊지 않은 상태에서도 다수의 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>)가 제대로 연결되어 있는지를 테스트 할 수 있는 반도체 장치의 퓨즈회로를 제공하는데 그 목적이 있다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 다수의 인에이블 퓨즈에 대응하는 전류경로 중 퓨즈 인에이블 선택코드에 대응하는 전류경로를 통해 퓨즈 인에이블 노드를 구동하거나 퓨즈 테스트 신호에 응답하여 상기 퓨즈 인에이블 노드를 구동하기 위한 인에이블 퓨즈 동작부; 및 상기 퓨즈 인에이블 노드의 논리레벨에 대응하여 그 동작여부가 결정되고, 다수의 리던던시 퓨즈에 대응하는 전류경로 중 리던던시 퓨즈 선택코드에 대응하는 전류경로를 통해 리던던시 노드를 구동하기 위한 리던던시 퓨즈 동작부를 구비하는 반도체 장치를 제공한다.
전술한 본 발명은 다수의 인에이블 퓨즈(EN_FUSE<0:N>)의 상태에 대응하여 퓨즈 인에이블 신호(FUSE_EN_SIG)의 논리레벨을 결정하는 회로가 임의의 테스트 신 호에 응답하여 강제적으로 활성화상태를 유지하는 퓨즈 인에이블 신호(FUSE_EN_SIG)를 생성할 수 있도록 설계를 변경함으로써, 다수의 인에이블 퓨즈(EN_FUSE<0:N>)가 끊어지지 않은 상태에서도 다수의 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>)가 제대로 연결되어 있는지를 테스트 할 수 있는 효과가 있다.
이로 인해, 제대로 연결되지 않은 다수의 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>)를 포함하는 반도체 장치를 미리 선별하여 적절한 조치를 취할 수 있으므로 반도체 장치의 수율(yield)을 크게 상승시킬 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 실시예에 따라 리페어 정보신호를 생성하기 위한 퓨즈 회로를 상세히 도시한 회로도이다.
도 2를 참조하면, 다수의 인에이블 퓨즈(EN_FUSE<0:N>)에 대응하는 전류경 로(ENIL<0:N>) 중 퓨즈 인에이블 선택코드(FUSE_EN_SEL<0:N>)에 대응하는 전류경로를 통해 퓨즈 인에이블 노드(FUSEN_ND)를 구동하거나 퓨즈 테스트 신호(FUSE_TEST_SIG)에 응답하여 퓨즈 인에이블 노드(FUSEN_ND)를 구동하기 위한 인에이블 퓨즈 동작부(200), 및 퓨즈 인에이블 노드(FUSEN_ND)의 논리레벨에 대응하여 그 동작여부가 결정되고, 다수의 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>)에 대응하는 전류경로(RD0_IL<0:N>, RD1_IL<0:N>, … , RDM_IL<0:N>) 중 리던던시 퓨즈 선택코드(FUSE_REDUNDANCY_SEL0<0:N>, FUSE_REDUNDANCY_SEL1<0:N>, … , FUSE_REDUNDANCY_SELM<0:N>)에 대응하는 전류경로를 통해 리던던시 노드(FUSE_REDUNDANCY_ND0, FUSE_REDUNDANCY_ND1, … , FUSE_REDUNDANCY_NDM)를 구동하기 위한 리던던시 퓨즈 동작부(220)를 구비한다.
이때, 리던던시 퓨즈 동작부(220)에는 다수의 리던던시 퓨즈가 M개(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>) 구비되어 그에 대응하는 M개의 다수의 전류경로(RD0_IL<0:N>, RD1_IL<0:N>, … , RDM_IL<0:N>) 중 리던던시 퓨즈 선택코드(FUSE_REDUNDANCY_SEL0<0:N>, FUSE_REDUNDANCY_SEL1<0:N>, … , FUSE_REDUNDANCY_SELM<0:N>)에 대응하는 M개의 전류경로(RD0_IL<0:N> 중 어느 하나, RD1_IL<0:N> 중 어느 하나, … , RDM_IL<0:N> 중 어느 하나)를 통해 M개의 리던던시 노드(FUSE_REDUNDANCY_ND0, FUSE_REDUNDANCY_ND1, … , FUSE_REDUNDANCY_NDM)를 각각 구동하기 위한 M개의 리던던시 퓨즈 그룹(220<0:M>)이 포함되는 것을 알 수 있다.
또한, 리던던시 퓨즈 동작부(220)에 포함된 M개의 리던던시 퓨즈 클 룹(220<0:M>)은 모두 퓨즈 인에이블 노드(FUSEN_ND)에 실린 퓨즈 인에이블 신호(FUSE_EN_SIG)의 논리레벨에 응답하여 그 동작이 온/오프 제어되는 것을 알 수 있다.
즉, 본 발명의 실시예에 따른 퓨즈회로도 종래기술에 따른 퓨즈회로와 마찬가지로, 인에이블 퓨즈 동작부(200)에 의해 퓨즈 인에이블 신호(FUSE_EN_SIG)의 논리레벨이 로직'하이'(High)로 활성화상태가 될 때 리던던시 퓨즈 선택코드(FUSE_REDUNDANCY_SEL0<0:N>, FUSE_REDUNDANCY_SEL1<0:N>, … , FUSE_REDUNDANCY_SELM<0:N>)에 응답하여 M개의 리던던시 노드(FUSE_REDUNDANCY_ND0, FUSE_REDUNDANCY_ND1, … , FUSE_REDUNDANCY_NDM)에 실리는 리페어 정보신호(FUSE_REPAIR_INFO_SIG<0:M>)의 값이 결정될 수 있는 것을 알 수 있다.
반대로, 인에이블 퓨즈 동작부(200)에 의해 퓨즈 인에이블 신호(FUSE_EN_SIG)의 논리레벨이 로직'로우'(Low)로 비활성화상태가 될 때에는 리던던시 퓨즈 선택코드(FUSE_REDUNDANCY_SEL0<0:N>, FUSE_REDUNDANCY_SEL1<0:N>, … , FUSE_REDUNDANCY_SELM<0:N>)가 어떠한 값을 갖든 상관없이 M개의 리던던시 노드(FUSE_REDUNDANCY_ND0, FUSE_REDUNDANCY_ND1, … , FUSE_REDUNDANCY_NDM)에 실리는 리페어 정보신호(FUSE_REPAIR_INFO_SIG<0:M>)의 값이 결정될 수 없는 것을 알 수 있다. 참고로, 전술한 M 및 N은 1보다 큰 자연수를 의미한다.
또한, 리던던시 퓨즈 동작부(220)는, 인에이블 퓨즈 동작부(200)에 의해 퓨즈 인에이블 신호(FUSE_EN_SIG)의 논리레벨이 로직'하이'(High)로 활성화상태가 되 고, 리던던시 퓨즈 선택코드(FUSE_REDUNDANCY_SEL0<0:N>, FUSE_REDUNDANCY_SEL1<0:N>, … , FUSE_REDUNDANCY_SELM<0:N>) 중 일부 비트가 활성화되어 리던던시 노드(FUSE_REDUNDANCY_ND0, FUSE_REDUNDANCY_ND1, … , FUSE_REDUNDANCY_NDM)를 구동하는 동작을 수행하는 상태가 될 때, 다수의 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>) 중 리던던시 퓨즈 선택코드(FUSE_REDUNDANCY_SEL0<0:N>, FUSE_REDUNDANCY_SEL1<0:N>, … , FUSE_REDUNDANCY_SELM<0:N>)에 대응하는 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>)가 끊어진 상태(cutting)일 경우 리던던시 노드(FUSE_REDUNDANCY_ND0, FUSE_REDUNDANCY_ND1, … , FUSE_REDUNDANCY_NDM)의 논리레벨이 로직'하이'(High)로 활성화상태가 되도록 하고, 다수의 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>) 중 리던던시 퓨즈 선택코드(FUSE_REDUNDANCY_SEL0<0:N>, FUSE_REDUNDANCY_SEL1<0:N>, … , FUSE_REDUNDANCY_SELM<0:N>)에 대응하는 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>)가 연결된 상태일 경우 리던던시 노드(FUSE_REDUNDANCY_ND0, FUSE_REDUNDANCY_ND1, … , FUSE_REDUNDANCY_NDM)의 논리레벨이 로직'로우'(Low)로 비활성화상태가 되도록 하게 된다.
전술한 바와 같이 리던던시 퓨즈 동작부(220)의 구성만을 보면 본 발명의 실시예에 따른 퓨즈회로와 종래기술에 따른 퓨즈회로가 서로 동일한 것을 알 수 있다.
따라서, 본 발명의 실시예에 따른 퓨즈회로와 종래기술에 따른 퓨즈회로가 서로 다른 구성을 갖게 되는 인에이블 퓨즈 동작부(200)의 구성을 좀 더 구체적으로 살펴보면 다음과 같다.
먼저, 본 발명의 실시예에 따른 퓨즈회로에 구비된 인에이블 퓨즈 동작부(200)는, 다수의 인에이블 퓨즈(EN_FUSE<0:N>)에 대응하는 전류경로(ENIL<0:N>) 중 퓨즈 인에이블 선택코드(FUSE_EN_SEL<0:N>)에 대응하는 전류경로를 통해 중간출력노드(MD_FUSEN_ND)를 구동하기 위한 퓨즈 동작부(202), 및 중간출력노드(MD_FUSEN_ND)에 실린 신호 및 퓨즈 테스트 신호(FUSE_TEST_SIG)에 응답하여 퓨즈 인에이블 노드(FUSEN_ND)를 구동하기 위한 테스트 동작부(204)를 구비한다.
이때, 퓨즈 동작부(202)의 구성을 살펴보면, 종래기술에 따른 퓨즈회로에서 개시되었던 인에이블 퓨즈 동작부(100)의 구성과 동일한 것을 알 수 있다. 따라서, 본원발명의 실시예에 따른 퓨즈회로에 개시되는 인에이블 퓨즈 동작부(200)와 종래기술에 따른 인에이블 퓨즈 동작부(100)의 차이점은 본 발명의 실시예에 따른 퓨즈회로에 개시된 인에이블 퓨즈 동작부(200)에 테스트 동작부(204)가 더 구비된다는 것을 알 수 있다.
따라서, 테스트 동작부(204)의 상세한 구성을 살펴보면, 중간출력노드(MD_FUSEN_ND)에 실린 신호를 제1입력단으로 입력받고, 퓨즈 테스트 신호(FUSE_TEST_SIG)를 제2입력단으로 입력받아 부정논리합 연산을 수행하기 위한 노아게이트(NOR), 및 노아게이트(NOR)에서 출력되는 신호의 위상을 반전하여 퓨즈 인에이블 노드(FUSEN_ND)를 구동하기 위한 인버터(INV)를 구비한다.
상기와 같은 구성을 갖는 본 발명의 실시예에 따른 퓨즈회로에 개시된 인에 이블 퓨즈 동작부(200)의 동작을 살펴보면, 퓨즈 테스트 신호(FUSE_TEST_SIG)가 로직'하이'(High)로 활성화되는 경우, 퓨즈 인에이블 선택코드(FUSE_EN_SEL<0:N>) 값에 대응하여 그 논리레벨이 결정되는 중간출력노드(MD_FUSEN_ND)에 실린 신호와 상관없이 퓨즈 인에이블 노드(FUSEN_ND)의 논리레벨이 로직'하이'(High)로 활성화상태가 되도록 한다.
하지만, 퓨즈 테스트 신호(FUSE_TEST_SIG)가 로직'로우'(Low)로 비활성화되는 경우, 퓨즈 인에이블 선택코드(FUSE_EN_SEL<0:N>) 값에 대응하여 그 논리레벨이 결정되는 중간출력노드(MD_FUSEN_ND)에 실린 신호에 응답하여 퓨드 인에이블 노드(FUSEN_ND)를 구동하게 된다. 즉, 중간출력노드(MD_FUSEN_ND)에 실린 신호가 로직'하이'(High)로 활성화되면 퓨즈 인에이블 노드(FUSEN_ND)도 로직'하이'(High)로 활성화시키고, 중간출력노드(MD_FUSEN_ND)에 실린 신호가 로직'로우'(Low)로 비활성화되면 퓨즈 인에이블 노드(FUSEN_ND)도 로직'로우'(Low)로 비활성화시키게 된다.
따라서, 인에이블 퓨즈 동작부(200)는, 퓨즈 인에이블 선택코드(FUSE_EN_SEL<0:N>)에 응답하여 퓨즈 인에이블 노드(FUSEN_ND)를 구동하는 동작을 수행할 때, 다수의 인에이블 퓨즈(EN_FUSE<0:N>) 중 퓨즈 인에이블 선택코드(FUSE_EN_SEL<0:N>)에 대응하는 인에이블 퓨즈(EN_FUSE<0:N>)가 끊어진 상태(cutting)일 경우 중간출력노드(MD_FUSEN_ND)에 실린 신호를 로직'하이'(High)로 활성화시켜 퓨즈 인에이블 노드의 논리레벨이 로직'하이'(High)로 활성화상태가 될 수 있도록 하고, 다수의 인에이블 퓨즈(EN_FUSE<0:N>) 중 퓨즈 인에이블 선택코 드(FUSE_EN_SEL<0:N>)에 대응하는 인에이블 퓨즈(EN_FUSE<0:N>)가 연결된 상태일 경우 중간출력노드(MD_FUSEN_ND)에 실린 신호를 로직'로우'(Low)로 비활성화시켜 퓨즈 인에이블 노드(FUSEN_ND)의 논리레벨이 로직'로우'(Low)로 비활성화상태가 될 수 있도록 하게 된다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 다수의 인에이블 퓨즈(EN_FUSE<0:N>)의 상태에 대응하여 퓨즈 인에이블 신호(FUSE_EN_SIG)의 논리레벨을 결정하는 회로가 다수의 인에이블 퓨즈(EN_FUSE<0:N>)의 상태뿐만 아니라 퓨즈 테스트 신호(FUSE_TEST_SIG)의 논리레벨에 따라서도 퓨즈 인에이블 신호(FUSE_EN_SIG)를 활성화시킬 수 있도록 설계를 변경함으로써, 다수의 인에이블 퓨즈(EN_FUSE<0:N>)가 끊어지지 않은 상태에서도 다수의 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>)가 제대로 연결되어 있는지를 테스트 할 수 있다.
이로 인해, 제대로 연결되지 않은 다수의 리던던시 퓨즈(RD0_FUSE<0:N>, RD1_FUSE<0:N>, … , RDM_FUSE<0:N>)를 포함하는 반도체 장치를 미리 선별하여 적절한 조치를 취할 수 있으므로 반도체 장치의 수율(yield)을 크게 상승시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
도 1은 종래기술에 따라 리페어 정보신호를 생성하기 위한 퓨즈 회로를 상세히 도시한 회로도.
도 2는 본 발명의 실시예에 따라 리페어 정보신호를 생성하기 위한 퓨즈 회로를 상세히 도시한 회로도.
*도면의 주요부분에 대한 부호의 설명
100, 200 : 인에이블 퓨즈 동작부
120, 220 : 리던던시 퓨즈 동작부

Claims (9)

  1. 다수의 인에이블 퓨즈에 대응하는 전류경로 중 퓨즈 인에이블 선택코드에 대응하는 전류경로를 통해 퓨즈 인에이블 노드를 구동하거나 퓨즈 테스트 신호에 응답하여 상기 퓨즈 인에이블 노드를 구동하기 위한 인에이블 퓨즈 동작부; 및
    상기 퓨즈 인에이블 노드의 논리레벨에 대응하여 그 동작여부가 결정되고, 다수의 리던던시 퓨즈에 대응하는 전류경로 중 리던던시 퓨즈 선택코드에 대응하는 전류경로를 통해 리던던시 노드를 구동하기 위한 리던던시 퓨즈 동작부
    를 구비하는 반도체 장치.
  2. 제1항에 있어서,
    상기 인에이블 퓨즈 동작부는,
    상기 퓨즈 테스트 신호가 활성화되는 경우,
    상기 퓨즈 인에이블 선택코드 값과 상관없이 상기 퓨즈 인에이블 노드의 논리레벨이 활성화상태가 되도록 하는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 인에이블 퓨즈 동작부는,
    상기 퓨즈 테스트 신호가 비활성화되는 경우,
    상기 퓨즈 인에이블 선택코드에 응답하여 상기 퓨드 인에이블 노드를 구동하는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서,
    상기 인에이블 퓨즈 동작부는,
    상기 퓨즈 인에이블 선택코드에 응답하여 상기 퓨즈 인에이블 노드를 구동하는 동작을 수행할 때,
    상기 다수의 인에이블 퓨즈 중 상기 퓨즈 인에이블 선택코드에 대응하는 인에이블 퓨즈가 끊어진 상태일 경우 상기 퓨즈 인에이블 노드의 논리레벨이 활성화상태가 될 수 있도록 하고,
    상기 다수의 인에이블 퓨즈 중 상기 퓨즈 인에이블 선택코드에 대응하는 인에이블 퓨즈가 연결된 상태일 경우 상기 퓨즈 인에이블 노드의 논리레벨이 비활성화상태가 될 수 있도록 하는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서,
    상기 리던던시 퓨즈 동작부는,
    상기 퓨즈 인에이블 노드의 논리레벨이 활성화되는 경우,
    상기 리던던시 퓨즈 선택코드에 응답하여 상기 리던던시 노드를 구동하는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    상기 리던던시 퓨즈 동작부는,
    상기 퓨즈 인에이블 노드의 논리레벨이 비활성화되는 경우,
    상기 리던던시 퓨즈 선택코드 값과 상관없이 상기 리던던시 노드를 구동하지 않는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서,
    상기 리던던시 퓨즈 동작부는,
    상기 리던던시 퓨즈 선택코드에 응답하여 상기 리던던시 노드를 구동하는 동작을 수행할 때,
    상기 다수의 리던던시 퓨즈 중 상기 리던던시 퓨즈 선택코드에 대응하는 리던던시 퓨즈가 끊어진 상태일 경우 상기 리던던시 노드의 논리레벨이 활성화상태가 될 수 있도록 하고,
    상기 다수의 리던던시 퓨즈 중 상기 리던던시 퓨즈 선택코드에 대응하는 리던던시 퓨즈가 연결된 상태일 경우 상기 리던던시 노드의 논리레벨이 비활성화상태 가 될 수 있도록 하는 것을 특징으로 하는 반도체 장치.
  8. 제1항에 있어서,
    상기 인에이블 퓨즈 동작부는,
    상기 다수의 인에이블 퓨즈에 대응하는 전류경로 중 상기 퓨즈 인에이블 선택코드에 대응하는 전류경로를 통해 중간출력노드를 구동하기 위한 퓨즈 동작부; 및
    상기 중간출력노드에 실린 신호 및 상기 퓨즈 테스트 신호에 응답하여 상기 퓨즈 인에이블 노드를 구동하기 위한 테스트 동작부를 구비하는 것을 특징으로 하는 반도체 장치.
  9. 제8항에 있어서,
    상기 테스트 동작부는,
    상기 중간출력노드에 실린 신호를 제1입력단으로 입력받고, 상기 퓨즈 테스트 신호를 제2입력단으로 입력받아 부정논리합 연산을 수행하기 위한 노아게이트; 및 상기 노아게이트에서 출력되는 신호의 위상을 반전하여 상기 퓨즈 인에이블 노드를 구동하기 위한 인버터를 구비하는 것을 특징으로 하는 반도체 장치.
KR1020090101617A 2009-10-26 2009-10-26 퓨즈 회로 KR20110045183A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090101617A KR20110045183A (ko) 2009-10-26 2009-10-26 퓨즈 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090101617A KR20110045183A (ko) 2009-10-26 2009-10-26 퓨즈 회로

Publications (1)

Publication Number Publication Date
KR20110045183A true KR20110045183A (ko) 2011-05-04

Family

ID=44240277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090101617A KR20110045183A (ko) 2009-10-26 2009-10-26 퓨즈 회로

Country Status (1)

Country Link
KR (1) KR20110045183A (ko)

Similar Documents

Publication Publication Date Title
US8315116B2 (en) Repair circuit and repair method of semiconductor memory apparatus
KR100464745B1 (ko) 테스트 기술 및 리던던시 기술을 최적화하도록 형성된반도체 기억 장치
US8693270B2 (en) Semiconductor apparatus
US9472308B1 (en) Semiconductor memory device and test method thereof
KR20140003100A (ko) Ｅｃｃ 회로를 포함하는 반도체 장치
US8174862B2 (en) Fuse circuit and redundancy circuit
KR101124250B1 (ko) 퓨즈 회로와 그의 구동 방법
KR20150041330A (ko) 반도체 메모리 장치 및 구동 방법
US9847142B2 (en) Semiconductor apparatus and repair method thereof
KR20130072094A (ko) 반도체 메모리 장치 및 그 동작 방법
US20090168581A1 (en) Fuse monitoring circuit for semiconductor memory device
KR20100064158A (ko) 반도체 메모리 장치와 그의 구동 방법
US8059477B2 (en) Redundancy circuit of semiconductor memory
KR101156030B1 (ko) 안티퓨즈 회로 및 그를 포함하는 반도체 집적회로
US9589668B2 (en) Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof
US8885433B2 (en) Semiconductor device having fuse circuit
KR20100001161A (ko) 반도체 메모리 장치
KR20090088260A (ko) 리던던시 테스트 회로를 구비하는 반도체 메모리 장치
KR20110045183A (ko) 퓨즈 회로
KR20150072043A (ko) 반도체 장치
KR20140085222A (ko) 퓨즈 회로 및 리페어 퓨즈 회로
JP2009087513A (ja) 半導体記憶装置、及びメモリセルテスト方法
KR20120076438A (ko) 반도체 메모리 장치
KR20140017075A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20140081345A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination