KR20110032170A - 불휘발성 메모리 소자 및 그의 제조 방법 - Google Patents

불휘발성 메모리 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20110032170A
KR20110032170A KR1020090089522A KR20090089522A KR20110032170A KR 20110032170 A KR20110032170 A KR 20110032170A KR 1020090089522 A KR1020090089522 A KR 1020090089522A KR 20090089522 A KR20090089522 A KR 20090089522A KR 20110032170 A KR20110032170 A KR 20110032170A
Authority
KR
South Korea
Prior art keywords
film
floating gate
memory device
nonvolatile memory
capping
Prior art date
Application number
KR1020090089522A
Other languages
English (en)
Inventor
강영미
한승우
이영복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090089522A priority Critical patent/KR20110032170A/ko
Publication of KR20110032170A publication Critical patent/KR20110032170A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체 기판상에 터널 절연막 및 도전막을 형성하는 단계, 도전막 및 터널 절연막을 패터닝하여 플로팅 게이트 및 터널 절연 패턴을 형성하고, 노출된 반도체 기판의 일부를 식각하여 트렌치를 형성하는 단계, 트렌치를 포함한 반도체 기판과 터널 절연 패턴 및 플로팅 게이트의 표면을 따라, 플로팅 게이트 내에 존재하는 도펀트(dopant)의 방출을 억제하기 위한 캡핑막을 형성하는 단계, 캡핑막의 표면을 따라 월절연막을 형성하는 단계, 트렌치의 내부에 소자 분리막을 형성하는 단계를 포함하는 불휘발성 메모리 소자의 제조 방법으로 이루어진다.
도펀트, 플로팅 게이트, 캡핑막, 질화막,

Description

불휘발성 메모리 소자 및 그의 제조 방법{Non-volatile memory device and manufacturing method thereof}
본 발명은 불휘발성 메모리 소자 및 그의 제조 방법에 관한 것으로, 특히 플로팅 게이트의 전기적 특성 열화를 방지하기 위한 불휘발성 메모리 소자 및 그의 제조 방법에 관한 것이다.
불휘발성 메모리 소자는 플로팅 게이트(floating gate) 및 콘트롤 게이트(control gate)를 포함한다. 콘트롤 게이트에 프로그램 전압이 인가되면 커플링(coupling)에 의해 플로팅 게이트로 전자가 유입되어 프로그램 동작을 수행할 수 있다. 플로팅 게이트는 도펀트(dopant)가 주입된 도전막으로 형성하는데, 일반적으로 폴리실리콘막으로 형성한다. 따라서, 플로팅 게이트의 도펀트 수가 감소하게 되면 불휘발성 메모리 소자의 전기적 특성이 열화될 수 있다. 구체적으로 설명하면 다음과 같다.
도 1은 종래 기술에 따른 불휘발성 메모리 소자의 문제점을 설명하기 위한 도면이다.
불휘발성 메모리 소자는 반도체 기판(10) 상에 형성된 터널 절연막(12) 및 플로팅 게이트(14)를 포함한다. 터널 절연막(12)은 산화막으로 형성하며, 플로팅 게이트(14)는 폴리실리콘막으로 형성한다. 플로팅 게이트(14)를 형성할 때에는 일정량의 도펀트가 주입되어 있다가(A), 후속 공정(특히, 열처리 공정)을 수행하면서 플로팅 게이트(14) 내의 도펀트가 외부로 빠져나가게 되어 도펀트의 수가 감소할 수 있다(B).
이처럼, 플로팅 게이트(14) 내의 도펀트 수가 감소하면 불휘발성 메모리 소자의 전기적 특성이 열화되므로, 프로그램 또는 소거 동작의 속도가 느려지거나 신뢰도가 저하될 수 있다.
본 발명이 해결하고자 하는 과제는, 플로팅 게이트를 형성한 후, 플로팅 게이트의 표면을 따라 도펀트의 방출을 차단하기 위한 캡핑막을 형성함으로써 불휘발성 메모리 소자의 전기적 특성 열화를 방지하고자 한다.
본 발명에 따른 불휘발성 메모리 소자의 제조 방법은, 반도체 기판상에 터널 절연막 및 도전막을 형성한다. 도전막 및 터널 절연막을 패터닝하여 플로팅 게이트 및 터널 절연 패턴을 형성하고, 노출된 반도체 기판의 일부를 식각하여 트렌치를 형성한다. 트렌치를 포함한 반도체 기판과 터널 절연 패턴 및 플로팅 게이트의 표면을 따라, 플로팅 게이트 내에 존재하는 도펀트(dopant)의 방출을 억제하기 위한 캡핑막을 형성한다. 캡핑막의 표면을 따라 월절연막을 형성한다. 트렌치의 내부에 소자 분리막을 형성하는 단계를 포함하는 불휘발성 메모리 소자의 제조 방법으로 이루어진다.
캡핑막은 질화막 또는 실리콘질화막으로 형성하며, 캡핑막은 증착(deposition) 공정, 라디컬 질화(redical nitridation) 공정 또는 플라즈마를 이용한 질화 트리트먼트(nitridation treatment) 공정을 수행하여 형성한다.
플라즈마를 이용한 질화 트리트먼트 공정은 Ar(argon) 가스 및 N2(nitrogen) 가스를 이용하여 수행한다.
Ar(argon) 가스는 800sccm 내지 1000sccm, N2(nitrogen) 가스는 200sccm 내지 500sccm의 량으로 주입한다.
플라즈마를 이용한 질화 트리트먼트 공정은 400℃ 내지 600℃의 온도, 1.8kW 내지 3.3kW의 전력, 300mT 내지 400mT의 압력 하에서 5초 내지 30초의 시간 동안 수행한다. 캡핑막은 5Å 내지 50Å의 두께로 형성한다.
캡핑막을 형성하는 단계 이후 및 월절연막을 형성하는 단계 이전에, 포스트 트리트먼트 열처리(post treatment annealing) 공정을 추가로 수행하는 단계를 더 포함한다.
포스트 트리트먼트 열처리 공정은 800℃ 내지 900℃의 온도를 가하여 N2(nitrogen) 가스 분위기에서 25분 내지 35분 동안 수행한다.
월절연막은 라디컬 산화(redical oxidation) 공정을 수행하여 형성하며, 월절연막을 형성한 후, 월절연막의 표면을 따라 라이너 절연막을 형성하는 단계를 더 포함한다.
본 발명에 따른 불휘발성 메모리 소자는, 반도체 기판에 형성된 트렌치 및 활성영역을 포함한다. 활성영역 상에 형성된 터널 절연 패턴 및 플로팅 게이트를 포함한다. 플로팅 게이트에 주입된 도펀트의 방출을 방지하기 위하여, 트렌치, 플로팅 게이트 및 터널 절연 패턴의 표면을 따라 형성된 캡핑막을 포함한다. 캡핑막의 표면을 따라 형성된 월절연막을 포함한다. 트렌치 내에 형성된 소자 분리막을 포함한 불휘발성 메모리 소자로 이루어진다.
캡핑막은 질화막 또는 실리콘질화막으로 형성되며, 플로팅 게이트는 언도프트(undoped) 폴리실리콘막 및 도프트(doped) 폴리실리콘막이 적층되어 형성된다.
본 발명은, 플로팅 게이트를 형성한 후, 플로팅 게이트의 표면을 따라 도펀트의 방출을 차단하기 위한 캡핑막을 형성함으로써 불휘발성 메모리 소자의 전기적 특성 열화를 방지할 수 있다. 또한, 불휘발성 메모리 소자의 전기적 특성 열화를 방지함으로써, 프로그램 및 소거 동작의 속도 저하를 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a 내지 도 2f는 본 발명에 따른 불휘발성 메모리 소자의 제조 방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 반도체 기판(100) 상에 전자(electron)의 터널링(tunneling)을 위한 터널 절연막(102)을 형성한다. 터널 절연막(102)은 산화막으 로 형성할 수 있으며, 바람직하게는 라디컬 산화(redical oxidation) 공정을 수행하여 형성할 수 있다. 터널 절연막(102)의 상부에 플로팅 게이트(floating gate)용 도전막(104a 및 104b)을 형성한다. 바람직하게는, 도전막은 언도프트(undoped) 폴리실리콘막(104a) 및 도프트(doped) 폴리실리콘막(104b)을 적층하여 형성할 수 있다. 도프트 폴리실리콘막(104b)는 인(phosphorus; P)이 도펀트(dopant)로 주입될 수 있다. 플로팅 게이트용 도전막(104a 및 104b)의 상부에 소자분리 마스크 패턴(106)을 형성한다. 소자분리 마스크 패턴(106)은 질화막으로 형성할 수 있다.
도 2b를 참조하면, 소자분리 마스크 패턴(106)을 이용하여 도전막(104b 및 104a) 및 터널 절연막(도 2a의 102)을 패터닝하여 플로팅 게이트(104) 및 터널 절연 패턴(102a)을 형성하고, 노출된 반도체 기판(100)의 일부를 식각하여 트렌치(trench; 108)를 형성한다. 이로써, 셀 영역과 주변회로 영역이 정의되며, 트렌치(108)가 형성되지 않은 영역은 활성영역(active region)이 된다. 트렌치(108)를 형성하기 위한 식각 공정은 건식 식각 공정으로 수행하는 것이 바람직하다.
도 2c를 참조하면, 소자분리 마스크 패턴(106), 플로팅 게이트(104), 터널 절연 패턴(102a) 및 트렌치(108)를 포함한 반도체 기판(100)의 표면을 따라 플로팅 게이트(104) 내에 주입된 도펀트(dopant)의 방출을 차단하기 위한 캡핑막(110)을 형성한다. 캡핑막(110)은 질화막 또는 실리콘질화막으로 형성할 수 있다. 형성 방식으로는 증착(deposition) 공정, 라디컬 질화(redical nitridation) 공정 또는 플라즈마를 이용한 질화 트리트먼트(nitridation treatment) 공정을 수행할 수 있다. 이에 따라, 캡핑막(110)은 얇은 두께, 예를 들면 5Å 내지 50Å의 두께로 형성할 수 있다. 이 중에서, 플라즈마를 이용한 질화 트리트먼트 공정은 Ar(argon) 가스 및 N2(nitrogen) 가스를 이용하여 수행할 수 있다. 이때, Ar(argon) 가스는 800sccm 내지 1000sccm, N2(nitrogen) 가스는 200sccm 내지 500sccm의 량으로 주입할 수 있다. 플라즈마를 이용한 질화 트리트먼트 공정은 챔버 내부는 400℃ 내지 600℃의 온도(바람직하게는 500℃), 1.8kW 내지 3.3kW의 전력(바람직하게는 1.8kW), 300mT 내지 400mT(바람직하게는 338mT)의 압력 하에서 5초 내지 30초(바람직하게는 5초)의 시간 동안 수행할 수 있다.
캡핑막(110)을 형성한 후에는 포스트 트리트먼트 열처리(post treatment annealing) 공정을 추가로 수행할 수 있다. 포스트 트리트먼트 열처리 공정은 800℃ 내지 900℃의 온도를 가하여 N2(nitrogen) 가스 분위기에서 25분 내지 35분(바람직하게는 30분) 동안 수행할 수 있다.
캡핑막(110)은 플로팅 게이트(104) 내의 도펀트 방출을 방지하는 역할, 즉 폴리 디플리션(poly depletion) 현상을 억제하는 역할을 한다. 또한, 캡핑막(110)은 후속 수행하는 접합영역(junction)을 형성하기 위한 이온주입 공정시 플로팅 게이트(104)로 불순물의 침투를 방지하는 장벽막(barrier layer)의 역할도 수행할 수 있다.
도 2d를 참조하면, 이전 공정인 트렌치(108)를 형성하기 위한 식각 공정시, 반도체 기판(100) 및 플로팅 게이트(104)의 표면 손상을 보상하기 위하여, 캡핑막(110)의 표면을 따라 월절연막(112)을 형성한다. 월절연막(112)은 산화막으로 형 성하며, 바람직하게는 터널 절연 패턴(102a)의 측벽에 발생할 수 있는 스마일링(smilling) 현상을 최소화하기 위하여 라디컬 산화(redical oxidation) 공정을 수행하여 형성한다. 월절연막(112)을 형성한 후, 월절연막(112)의 표면을 따라 두께가 얇은 라이너 절연막(미도시)을 더 형성할 수도 있다. 라이너 절연막(미도시)은 산화막으로 형성할 수 있다.
도 2e를 참조하면, 트렌치(108)의 내부에 소자 분리막용 제1 절연막(114) 및 제2 절연막(116)을 형성한다. 제1 절연막(114) 및 제2 절연막(116)은 산화막으로 형성하는 것이 바람직하다. 바람직하게는, 제1 절연막(114)은 갭필(gap-fill)을 용이하게 수행하기 위하여 유동성 절연물질로 형성하는데, 예를 들면 SOD(spin on dielectric)막으로 형성할 수 있다. 제2 절연막(116)은 제1 절연막(114)보다 밀도가 높은 HDP(high density plasma)막으로 형성할 수 있다.
도 2f를 참조하면, 소자분리 마스크 패턴(106)이 드러나도록 평탄화 공정을 실시한다. 평탄화 공정을 실시하면 각각의 트렌치(108)의 내부에만 제1 및 제2 절연막(114 및 116)이 잔류하게 되므로 소자 분리막(120)이 된다.
상술한 바와 같이, 플로팅 게이트(104)를 형성한 후, 플로팅 게이트(104)를 포함한 전체구조 표면을 따라 캡핑막(110)을 형성함으로써, 플로팅 게이트(104) 내에 주입된 도펀트(dopant)가 빠져나가는 현상을 방지할 수 있다. 이에 따라, 플로팅 게이트(104)의 전기적 특성 열화를 억제할 수 있으므로, 불휘발성 메모리 소자의 전기적 특성 열화를 방지하여 신뢰도를 향상시킬 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 불휘발성 메모리 소자의 문제점을 설명하기 위한 도면이다.
도 2a 내지 도 2f는 본 발명에 따른 불휘발성 메모리 소자의 제조 방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 100 : 반도체 기판 12, 102 : 터널 절연막
14, 104 : 플로팅 게이트 106 : 소자분리 마스크 패턴
108 : 트렌치 110 : 캡핑막
112 : 월절연막 114 : 제1 절연막
116 : 제2 절연막 120 : 소자 분리막

Claims (14)

  1. 반도체 기판상에 터널 절연막 및 도전막을 형성하는 단계;
    상기 도전막 및 상기 터널 절연막을 패터닝하여 플로팅 게이트 및 터널 절연 패턴을 형성하고, 노출된 상기 반도체 기판의 일부를 식각하여 트렌치를 형성하는 단계;
    상기 트렌치를 포함한 상기 반도체 기판과 상기 터널 절연 패턴 및 상기 플로팅 게이트의 표면을 따라, 상기 플로팅 게이트 내에 존재하는 도펀트(dopant)의 방출을 억제하기 위한 캡핑막을 형성하는 단계;
    상기 캡핑막의 표면을 따라 월절연막을 형성하는 단계; 및
    상기 트렌치의 내부에 소자 분리막을 형성하는 단계를 포함하는 불휘발성 메모리 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 캡핑막은 질화막 또는 실리콘질화막으로 형성하는 불휘발성 메모리 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 캠핑막은 증착(deposition) 공정, 라디컬 질화(redical nitridation) 공정 또는 플라즈마를 이용한 질화 트리트먼트(nitridation treatment) 공정을 수 행하여 형성하는 불휘발성 메모리 소자의 제조 방법.
  4. 제3항에 있어서,
    상기 플라즈마를 이용한 질화 트리트먼트 공정은 Ar(argon) 가스 및 N2(nitrogen) 가스를 이용하여 수행하는 불휘발성 메모리 소자의 제조 방법.
  5. 제4항에 있어서,
    상기 Ar(argon) 가스는 800sccm 내지 1000sccm, 상기 N2(nitrogen) 가스는 200sccm 내지 500sccm의 량으로 주입하는 불휘발성 메모리 소자의 제조 방법.
  6. 제3항에 있어서,
    상기 플라즈마를 이용한 질화 트리트먼트 공정은 400℃ 내지 600℃의 온도, 1.8kW 내지 3.3kW의 전력, 300mT 내지 400mT의 압력 하에서 5초 내지 30초의 시간 동안 수행하는 불휘발성 메모리 소자의 제조 방법.
  7. 제1항에 있어서,
    상기 캡핑막은 5Å 내지 50Å의 두께로 형성하는 불휘발성 메모리 소자의 제조 방법.
  8. 제1항에 있어서,
    상기 캡핑막을 형성하는 단계 이후 및 상기 월절연막을 형성하는 단계 이전에, 포스트 트리트먼트 열처리(post treatment annealing) 공정을 추가로 수행하는 단계를 더 포함하는 불휘발성 메모리 소자의 제조 방법.
  9. 제8항에 있어서,
    상기 포스트 트리트먼트 열처리 공정은 800℃ 내지 900℃의 온도를 가하여 N2(nitrogen) 가스 분위기에서 25분 내지 35분 동안 수행하는 불휘발성 메모리 소자의 제조 방법.
  10. 제1항에 있어서,
    상기 월절연막은 라디컬 산화(redical oxidation) 공정을 수행하여 형성하는 불휘발성 메모리 소자의 제조 방법.
  11. 제1항에 있어서,
    상기 월절연막을 형성한 후, 상기 월절연막의 표면을 따라 라이너 절연막을 형성하는 단계를 더 포함하는 불휘발성 메모리 소자의 제조 방법.
  12. 반도체 기판에 형성된 트렌치 및 활성영역;
    상기 활성영역 상에 형성된 터널 절연 패턴 및 플로팅 게이트;
    상기 플로팅 게이트에 주입된 도펀트의 방출을 방지하기 위하여, 상기 트렌치, 상기 플로팅 게이트 및 상기 터널 절연 패턴의 표면을 따라 형성된 캡핑막;
    상기 캡핑막의 표면을 따라 형성된 월절연막; 및
    상기 트렌치 내에 형성된 소자 분리막을 포함한 불휘발성 메모리 소자.
  13. 제12항에 있어서,
    상기 캡핑막은 질화막 또는 실리콘질화막으로 형성된 불휘발성 메모리 소자.
  14. 제12항에 있어서,
    상기 플로팅 게이트는 언도프트(undoped) 폴리실리콘막 및 도프트(doped) 폴리실리콘막이 적층되어 형성된 불휘발성 메모리 소자.
KR1020090089522A 2009-09-22 2009-09-22 불휘발성 메모리 소자 및 그의 제조 방법 KR20110032170A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090089522A KR20110032170A (ko) 2009-09-22 2009-09-22 불휘발성 메모리 소자 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090089522A KR20110032170A (ko) 2009-09-22 2009-09-22 불휘발성 메모리 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20110032170A true KR20110032170A (ko) 2011-03-30

Family

ID=43936962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090089522A KR20110032170A (ko) 2009-09-22 2009-09-22 불휘발성 메모리 소자 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20110032170A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101132363B1 (ko) * 2010-12-15 2012-04-03 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101132363B1 (ko) * 2010-12-15 2012-04-03 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 형성방법

Similar Documents

Publication Publication Date Title
KR101010798B1 (ko) 플래시 메모리 소자의 제조 방법
US8293633B2 (en) Method of manufacturing nonvolatile memory device
US8039337B2 (en) Nonvolatile memory device with multiple blocking layers and method of fabricating the same
KR101060618B1 (ko) 전하 트랩형 비휘발성 메모리 소자 및 그 제조 방법
KR20060100092A (ko) 반도체 장치의 제조 방법
KR20060124001A (ko) 플래시 메모리 소자의 제조 방법
KR20090036850A (ko) 플래시 메모리 소자 및 그 제조 방법
US20090170280A1 (en) Method of Forming Isolation Layer of Semiconductor Device
KR100444604B1 (ko) 플래쉬 메모리 셀의 제조 방법
US7858491B2 (en) Method of fabricating semiconductor device
KR101580704B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
TW201933493A (zh) 半導體裝置之製造方法
KR20110032170A (ko) 불휘발성 메모리 소자 및 그의 제조 방법
KR100814418B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR100824152B1 (ko) 플래시 메모리 소자의 제조 방법
KR100865853B1 (ko) 소자 분리막을 포함하는 반도체 소자 및 그것의 형성 방법
KR20090053034A (ko) 플래시 메모리 소자의 제조 방법
KR20100076675A (ko) Ｐｍｏｓ 트랜지스터의 제조방법
KR20100076320A (ko) 비휘발성 메모리 소자의 제조방법
KR100898399B1 (ko) 플래시 메모리 소자의 제조 방법
KR20090077278A (ko) 플래시 메모리 소자의 제조 방법
KR100822609B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20030046207A (ko) 플래쉬 메모리 셀의 제조 방법
KR100607316B1 (ko) 플래시 소자의 제조 방법
KR100955673B1 (ko) 반도체소자의 듀얼 게이트 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application