KR20110030055A - 박막 트랜지스터 및 그 제조 방법 - Google Patents

박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR20110030055A
KR20110030055A KR1020090087989A KR20090087989A KR20110030055A KR 20110030055 A KR20110030055 A KR 20110030055A KR 1020090087989 A KR1020090087989 A KR 1020090087989A KR 20090087989 A KR20090087989 A KR 20090087989A KR 20110030055 A KR20110030055 A KR 20110030055A
Authority
KR
South Korea
Prior art keywords
channel layer
electrode
gate insulating
thin film
drain electrode
Prior art date
Application number
KR1020090087989A
Other languages
English (en)
Inventor
이상렬
조경철
이득희
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020090087989A priority Critical patent/KR20110030055A/ko
Publication of KR20110030055A publication Critical patent/KR20110030055A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 트랜지스터는 게이트 전극, 게이트 절연막, 채널층, 소스 전극 및 드레인 전극을 포함할 수 있다. 채널층은 카드뮴(Cd), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba) 및 수은(Hg)으로 이루어지는 그룹으로부터 선택되는 어느 하나 및 아연(Zn)이 포함된 산화물을 포함하여 이루어질 수 있다. 박막 트랜지스터는 상부 게이트 방식 또는 하부 게이트 방식로 구현될 수 있다. 상기 박막 트랜지스터는 채널층을 상온에서 증착할 수 있으므로 공정이 용이하며, 인듐(In)을 사용하지 않아 생산 단가를 낮출 수 있다.
박막 트랜지스터, 채널층, 카드뮴, 베릴륨, 마그네슘, 칼슘, 스트론튬, 바륨, 수은, 산화물 반도체

Description

박막 트랜지스터 및 그 제조 방법{Thin film transistor and method for manufacturing the same}
본 발명의 실시예들은 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
유기 발광 다이오드(Organic Light Emitting Diode; OLED)나 액정 표시 장치(Liquid Crystal Display; LCD) 등과 같은 표시 장치는 스위칭 소자로서 박막 트랜지스터를 구비할 수 있다.
박막 트랜지스터에 있어서, 채널층은 비정질 실리콘 또는 다결정 실리콘으로 이루어질 수 있다. 채널층으로 비정질 실리콘을 이용하는 경우 전자 이동도가 1cm2/Vs 이하로 낮아 능동형 유기 발광 다이오드(Active Matrix OLED; AMOLED) 등에 적용하기 어렵다는 단점이 있다. 채널층으로 다결정 실리콘(poly-Si)을 이용하는 경우에는 전자 이동도가 우수하나 제조 공정이 어렵고 제조 단가가 높은 문제점이 있다.
또한, 박막 트랜지스터에 있어서, 게이트 절연막은 산화실리콘(SiO2) 또는 질화 실리콘(SiNx) 등으로 이루어질 수 있다.
본 발명의 실시예들은 종래 기술에 따른 박막 트랜지스터에는 사용되지 않았던 새로운 물질을 사용하여 채널층을 구성한 박막 트랜지스터 및 상기 박막 트랜지스터의 제조 방법을 제공할 수 있다.
일 실시예에 따른 박막 트랜지스터는, 서로 이격된 소스 전극 및 드레인 전극; 상기 소스 전극 및 상기 드레인 전극과 접촉하며, 카드뮴, 베릴륨, 마그네슘, 칼슘, 스트론튬, 바륨 및 수은으로 이루어지는 그룹으로부터 선택되는 어느 하나 및 아연이 포함된 산화물을 포함하여 이루어지는 채널층; 상기 채널층, 상기 소스 전극 및 상기 드레인 전극과 접촉하는 게이트 절연막; 및 상기 게이트 절연막과 접촉하는 게이트 전극을 포함할 수 있다.
일 실시예에 따른 박막 트랜지스터의 제조 방법은, 기판상에 채널층을 형성하는 단계; 상기 채널층상에 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계; 상기 채널층상에 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막상에 게이트 전극을 형성하는 단계를 포함할 수 있다.
다른 실시예에 따른 박막 트랜지스터의 제조 방법은, 기판상에 채널층을 형성하는 단계; 상기 채널층상에 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계; 상기 채널층상에 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막상에 게이트 전극을 형성하는 단계를 포함할 수 있다.
상기 박막 트랜지스터의 제조 방법들에 있어서, 상기 채널층은 카드뮴, 베릴륨, 마그네슘, 칼슘, 스트론튬, 바륨 및 수은으로 이루어지는 그룹으로부터 선택되는 어느 하나 및 아연이 포함된 산화물을 포함하여 이루어질 수 있다.
본 발명의 실시예들에 따라 제조된 박막 트랜지스터는, 인듐(In)이 포함되지 않은 새로운 물질의 조합을 사용하여 채널층을 구성하므로 종래의 박막 트랜지스터에 비해 생산 단가를 낮출 수 있으며, 또한 상온에서 공정이 가능하여 공정이 용이한 이점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 몇몇 실시예들에 대하여 상세히 설명한다.
도 1은 일 실시예에 따른 박막 트랜지스터를 도시한 사시도이다. 도 1은 게이트 전극(11)이 하부에 위치하는 하부 게이트(bottom gate) 방식의 박막 트랜지스터를 도시한다.
도 1을 참조하면, 박막 트랜지스터는 게이트 전극(11), 게이트 절연막(12), 채널층(13), 소스 전극(14a) 및 드레인 전극(14b)을 포함할 수 있다. 도 1에 도시된 각 구성요소의 형상은 예시적인 것으로서, 다른 실시예에서 박막 트랜지스터의 각 구성요소는 도 1에 도시된 것과 상이한 형상일 수도 있다.
게이트 전극(11)은 기판(100)상에 위치할 수 있다. 기판(100)은 실리콘, 유리, 플라스틱 또는 다른 적당한 물질을 포함하여 이루어질 수 있다. 게이트 전 극(11)은 금속 또는 다른 적당한 도전 물질로 이루어질 수 있다. 예컨대, 게이트 전극(11)은, 인듐주석산화물(Indium Tin Oxide; ITO), 갈륨아연산화물(Gallium Zinc Oxide; GZO), 인듐갈륨아연산화물(Indium Gallium Zinc Oxide; IGZO), 인듐갈륨산화물(Indium Gallium Oxide; IGO), 인듐아연산화물(Indium Zinc Oxide; IZO) 및 산화인듐(In2O3)으로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합을 포함할 수도 있다.
게이트 전극(11)상에는 게이트 절연막(12)이 위치할 수 있다. 게이트 절연막(12)은 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소 화합물(Ba-Sr-Ti-O), 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O) 및 다른 적당한 물질로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합을 포함할 수도 있다.
게이트 절연막(12)상에는 채널층(13)이 위치할 수 있다. 채널층(13)은 소스 전극(14a)과 드레인 전극(14b) 사이에 전자가 이동하는 채널을 형성하기 위한 층이다. 채널층(13)은 산화물 반도체를 포함하여 이루어질 수도 있다. 산화물 반도체는 비정질일 경우에도 약 10 cm2/Vs이상의 높은 전자 이동도를 가질 수 있다.
일 실시예에서, 채널층(13)은 카드뮴(Cd), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba) 및 수은(Hg)으로 이루어지는 그룹으로부터 선택되는 어느 하나의 물질 및 아연(Zn)을 포함하는 산화물을 포함하여 이루어질 수 있 다. 예컨대, 채널층(13)은 카드뮴아연산화물(CdZnO)일 수도 있다. 채널층(13)은 펄스 레이저 증착(Pulsed Laser Deposition; PLD)에 의하여 형성될 수도 있다.
채널층(13)의 양쪽에는 서로 이격된 소스 전극(14a) 및 드레인 전극(14b)이 각각 채널층(13)과 접촉하여 위치할 수 있다. 또한, 소스 전극(14a), 채널층(13) 및 드레인 전극(14b)은 적어도 부분적으로 게이트 절연막(12)과 접촉하여 위치할 수 있다.
소스 전극(14a) 및 드레인 전극(14b)은, 게이트 전극(11)과 마찬가지로 금속 또는 다른 적당한 도전 물질을 포함하여 이루어질 수 있다. 예컨대, 소스 전극(14a) 및 드레인 전극(14b)은, ITO, GZO, IGZO, IGO, IZO 및 In2O3로 이루어지는 그룹으로부터 선택되는 하나 또는 이들의 2 이상의 조합을 포함할 수도 있다.
이상과 같이 구성된 박막 트랜지스터에서는, 채널층(13)이 인듐(In)을 포함하지 않는 물질로 이루어지므로, 종래의 박막 트랜지스터에 비해 생산 단가를 낮출 수 있다. 또한 전술한 물질들을 이용하여 채널층(13)을 구성할 경우 상온에서 공정이 가능하여 공정이 용이해질 수 있다.
도 2a 내지 도 2d는 일 실시예에 따른 박막 트랜지스터의 제조 방법의 각 단계를 도시한 사시도이다.
도 2a를 참조하면, 기판(100)상에 게이트 전극(11)을 형성할 수 있다. 예를 들어, 게이트 전극(11)은, 전도성 물질로 이루어진 박막을 기판(100)상에 증착하고 포토리소그래피(photolithography) 공정 또는 리프트오프(lift-off) 공정을 이용하 여 이를 부분적으로 제거함으로써 형성될 수도 있다.
도 2b를 참조하면, 게이트 전극(11)이 형성된 기판(100)상에 게이트 절연막(12)을 형성할 수 있다. 예를 들어, 게이트 절연막(12)은 스퍼터링(sputtering)에 의하여 형성될 수도 있다. 게이트 절연막(12)은 게이트 전극(11)을 완전히 덮는 형태로 위치할 수도 있다.
도 2c를 참조하면, 게이트 절연막(12)상에 채널층(13)을 형성할 수 있다. 채널층(13)은 추후 형성될 소스 전극 및 드레인 전극 사이에 전자가 이동하는 채널 영역을 형성하기 위한 층이다. 예를 들어, 채널층(13)은 PLD에 의해 형성될 수도 있다.
일 실시예에서, 채널층(13)은 카드뮴(Cd), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba) 및 수은(Hg)으로 이루어지는 그룹으로부터 선택되는 어느 하나의 물질 및 아연(Zn)을 포함하는 산화물을 포함하여 이루어질 수 있다.
도 2d를 참조하면, 게이트 전극(11), 게이트 절연막(12) 및 채널층(13)이 형성된 기판(100)상에 서로 이격된 소스 전극(14a) 및 드레인 전극(14b)을 형성할 수 있다. 예를 들어, 소스 전극(14a) 및 드레인 전극(14b)은 전도성 물질로 이루어진 박막을 기판(100) 전면에 형성하고 포토리소그래피 공정 또는 리프트오프 공정에 의해 이를 부분적으로 제거함으로써 형성될 수 있다. 소스 전극(14a) 및 드레인 전극(14b)은 채널층(13)과 접촉하여 각각 채널층(13)의 양쪽에 위치할 수 있다.
상기 박막 트랜지스터의 제조 방법에서는, 게이트 전극(11), 게이트 절연 막(12), 채널층(13), 소스 전극(14a) 및 드레인 전극(14b) 중 어느 하나 이상의 제조 공정에 스퍼터링을 사용할 수 있으므로 제조가 용이할 수 있으나, 제조 공정이 이에 한정되는 것은 아니다.
도 2를 참조하여 전술한 박막 트랜지스터의 제조 방법에서, 게이트 전극(11), 게이트 절연막(12), 채널층(13), 소스 전극(14a) 및 드레인 전극(14b) 각각을 구성하는 물질은, 도 1을 참조하여 전술한 실시예에서 대응되는 구성요소를 구성하는 물질과 동일하므로 자세한 설명을 생략한다.
도 3은 다른 실시예에 따른 박막 트랜지스터를 도시한 사시도이다. 도 3은 게이트 전극(24)이 상부에 위치하는 상부 게이트(top gate) 방식의 박막 트랜지스터를 도시한다.
도 3을 참조하면, 박막 트랜지스터는 채널층(21), 소스 전극(22a), 드레인 전극(22b), 게이트 절연막(23) 및 게이트 전극(24)을 포함할 수 있다. 도 3에 도시된 각 구성요소의 형상은 예시적인 것으로서, 다른 실시예에서 박막 트랜지스터의 각 구성요소는 도 3에 도시된 것과 상이한 형상일 수도 있다.
채널층(21)은 기판(200)상에 위치할 수 있다. 채널층(21)은 카드뮴(Cd), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba) 및 수은(Hg)으로 이루어지는 그룹으로부터 선택되는 어느 하나의 물질 및 아연을 포함하는 산화물을 포함하여 이루어질 수 있다.
소스 전극(22a) 및 드레인 전극(22b)은 채널층(21)상에 서로 이격하여 위치할 수 있다. 소스 전극(22a) 및 드레인 전극(22b)이 형성된 채널층(21)상에 게이트 절연막(23)이 위치할 수 있다. 게이트 절연막(23)상에 게이트 전극(24)이 위치할 수 있다.
게이트 절연막(23)은 소스 전극(22a)과 드레인 전극(22b) 사이의 영역을 덮으면서, 채널층(21), 소스 전극(22a) 및 드레인 전극(22b)과 접촉하여 위치할 수 있다.
도 3에 도시된 실시예에서, 채널층(21), 소스 전극(22a), 드레인 전극(22b), 게이트 절연막(23) 및 게이트 전극(24) 각각을 구성하는 물질은, 도 1을 참조하여 전술한 실시예에서 대응되는 구성요소를 구성하는 물질과 동일하므로 자세한 설명을 생략한다.
이상과 같이 구성된 박막 트랜지스터에서는, 채널층(21)이 인듐(In)을 포함하지 않는 물질로 이루어지므로 종래의 박막 트랜지스터에 비해 생산 단가를 낮출 수 있다. 또한 전술한 물질들로 채널층(21)을 구성할 경우 상온에서도 공정이 가능하므로 공정을 용이하게 할 수 있다.
도 4a 내지 도 4d는 다른 실시예에 따른 박막 트랜지스터의 제조 방법의 각 단계를 도시한 사시도이다.
도 4a를 참조하면, 기판(200)상에 채널층(21)을 형성할 수 있다. 채널층(21)은 추후 형성될 소스 전극 및 드레인 전극 사이의 채널 영역을 형성하기 위한 층이다. 예컨대, 채널층(21)은 PLD에 의해 형성될 수도 있다. 일 실시예에서, 채널층(21)은 카드뮴(Cd), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba) 및 수은(Hg)으로 이루어지는 그룹으로부터 선택되는 어느 하나의 물질 및 아연(Zn)을 포함하는 산화물을 포함하여 이루어질 수 있다.
도 4b를 참조하면, 채널층(21)상에 서로 이격된 소스 전극(22a) 및 드레인 전극(22b)을 형성할 수 있다. 예를 들어, 소스 전극(22a) 및 드레인 전극(22b)은 전도성 물질로 이루어진 박막을 채널층(21)상에 형성하고 포토리소그래피 공정 또는 리프트오프 공정에 의해 이를 부분적으로 제거함으로써 형성될 수도 있다.
도 4c를 참조하면, 소스 전극(22a) 및 드레인 전극(22b)이 형성된 채널층(21)상에 게이트 절연막(23)을 형성할 수 있다. 예를 들어, 게이트 절연막(12)은 스퍼터링에 의하여 형성될 수 있다. 게이트 절연막(23)은 소스 전극(22a)과 드레인 전극(22b) 사이의 영역을 덮으면서, 채널층(21), 소스 전극(22a) 및 드레인 전극(22b)과 접촉하도록 위치할 수 있다.
도 4d를 참조하면, 게이트 절연막(23)상에 게이트 전극(24)을 형성할 수 있다. 예를 들어, 게이트 전극(24)은, 전도성 물질로 이루어진 박막을 게이트 절연막(23)상에 증착하고 포토리소그래피 공정 또는 리프트오프 공정에 의하여 이를 부분적으로 제거함으로써 형성될 수도 있다.
상기 박막 트랜지스터의 제조 방법에서는, 채널층(21), 소스 전극(22a), 드레인 전극(22b), 게이트 절연막(23) 및 게이트 전극(24) 중 어느 하나 이상의 제조 공정에 스퍼터링을 사용할 수 있으므로 제조가 용이할 수 있으나, 제조 공정이 이에 한정되는 것은 아니다.
이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로 부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.
도 1은 일 실시예에 따른 박막 트랜지스터의 사시도이다.
도 2a 내지 도 2d는 일 실시예에 따른 박막 트랜지스터의 제조 방법의 각 단계를 도시한 사시도이다.
도 3은 다른 실시예에 따른 박막 트랜지스터의 사시도이다.
도 4a 내지 도 4d는 다른 실시예에 따른 박막 트랜지스터의 제조 방법의 각 단계를 도시한 사시도이다.

Claims (9)

  1. 서로 이격된 소스 전극 및 드레인 전극;
    상기 소스 전극 및 상기 드레인 전극과 접촉하며, 카드뮴, 베릴륨, 마그네슘, 칼슘, 스트론튬, 바륨 및 수은으로 이루어지는 그룹으로부터 선택되는 어느 하나 및 아연이 포함된 산화물을 포함하여 이루어지는 채널층;
    상기 채널층, 상기 소스 전극 및 상기 드레인 전극과 접촉하는 게이트 절연막; 및
    상기 게이트 절연막과 접촉하는 게이트 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제 1항에 있어서,
    상기 채널층은 펄스 레이저 증착에 의하여 형성되는 것을 특징으로 하는 박막 트랜지스터.
  3. 제 1항에 있어서,
    상기 게이트 절연막은 상기 게이트 전극의 상부에 위치하며,
    상기 채널층, 상기 소스 전극 및 상기 드레인 전극은 상기 게이트 절연막의 상부에 위치하는 것을 특징으로 하는 박막 트랜지스터.
  4. 제 1항에 있어서,
    상기 게이트 절연막은 상기 채널층, 상기 소스 전극 및 상기 드레인 전극의 상부에 위치하며,
    상기 게이트 전극은 상기 게이트 절연막의 상부에 위치하는 것을 특징으로 하는 박막 트랜지스터.
  5. 기판상에 게이트 전극을 형성하는 단계;
    상기 기판상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막상에 채널층을 형성하는 단계; 및
    상기 기판상에 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계를 포함하되,
    상기 채널층은 카드뮴, 베릴륨, 마그네슘, 칼슘, 스트론튬, 바륨 및 수은으로 이루어지는 그룹으로부터 선택되는 어느 하나 및 아연이 포함된 산화물을 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  6. 기판상에 채널층을 형성하는 단계;
    상기 채널층상에 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 채널층상에 게이트 절연막을 형성하는 단계; 및
    상기 게이트 절연막상에 게이트 전극을 형성하는 단계를 포함하되,
    상기 채널층은 카드뮴, 베릴륨, 마그네슘, 칼슘, 스트론튬, 바륨 및 수은으로 이루어지는 그룹으로부터 선택되는 어느 하나 및 아연이 포함된 산화물을 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  7. 제 5항 또는 제 6항에 있어서,
    상기 채널층은 펄스 레이저 증착에 의하여 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  8. 제 5항 또는 제 6항에 있어서,
    상기 게이트 전극, 상기 게이트 절연막, 상기 채널층, 상기 소스 전극 및 상기 드레인 전극 중 하나 이상은 스퍼터링에 의해 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  9. 제 5항 또는 제 6항에 있어서,
    상기 게이트 전극, 상기 게이트 절연막, 상기 채널층, 상기 소스 전극 및 상기 드레인 전극 중 하나 이상은 포토리소그래피 공정 또는 리프트오프 공정을 이용하여 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
KR1020090087989A 2009-09-17 2009-09-17 박막 트랜지스터 및 그 제조 방법 KR20110030055A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090087989A KR20110030055A (ko) 2009-09-17 2009-09-17 박막 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090087989A KR20110030055A (ko) 2009-09-17 2009-09-17 박막 트랜지스터 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20110030055A true KR20110030055A (ko) 2011-03-23

Family

ID=43935864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090087989A KR20110030055A (ko) 2009-09-17 2009-09-17 박막 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20110030055A (ko)

Similar Documents

Publication Publication Date Title
US9570621B2 (en) Display substrate, method of manufacturing the same
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US8188472B2 (en) Thin film transistor, method of manufacturing the same, and flat panel display having the same
KR101233348B1 (ko) 표시 장치 및 그 제조 방법
US8669552B2 (en) Offset electrode TFT structure
KR102565380B1 (ko) 박막 트랜지스터 기판
US10192957B2 (en) Thin-film transistor array substrate
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
WO2016145914A1 (en) Thin film transistor, array substrate, and fabrication method thereof, and display apparatus
US10204973B2 (en) Display device and thin-film transistors substrate
US11887991B2 (en) Display apparatus and method of manufacturing the same
JP2017085079A (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
KR102183920B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20160012165A (ko) 안정한 고 이동성 motft 및 그것의 저온 제조 방법
TW201533897A (zh) 有機發光顯示面板及其製作方法
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
TWI497689B (zh) 半導體元件及其製造方法
CN109427820A (zh) 一种基板及其制备方法、显示面板
KR101064470B1 (ko) 박막트랜지스터 및 그 제조방법
KR100796592B1 (ko) 박막트랜지스터 및 그 제조 방법
KR20170078394A (ko) 표시장치용 어레이기판 및 그 제조방법
KR101040137B1 (ko) 비대칭 전극 구조를 적용한 박막 트랜지스터 및 그 제조 방법
KR101088366B1 (ko) 매설층을 갖는 박막 트랜지스터 및 그 제조 방법
KR101457762B1 (ko) 금속 박막 트랜지스터 및 그 제조방법
KR101950834B1 (ko) 산화물 박막 트랜지스터 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application