KR20110030029A

KR20110030029A - 믹서회로

Info

Publication number: KR20110030029A
Application number: KR1020090087958A
Authority: KR
Inventors: 나일호; 이승민; 정춘식; 손성영; 김영진
Original assignee: (주)에프씨아이
Priority date: 2009-09-17
Filing date: 2009-09-17
Publication date: 2011-03-23
Also published as: KR101077228B1; CN102025323A; TW201112615A; US20110063013A1; TWI504137B

Abstract

소스커플 모스트랜지스터에 의해 두 입력신호를 믹싱하여 출력하는 믹서회로에 있어서, 소스커플 모스트랜지스터의 각 소스단에 듀티 제어용 모스트랜지스터를 직렬연결하고, 상기 듀티 제어용 모스트랜지스터의 게이트에는 그 듀티 제어용 모스트랜지스터와 직렬 연결된 소스커플 모스트랜지스터의 게이트에 인가되는 제어펄스에 대해서 -90도 위상차를 가지는 듀티 제어용 제어펄스를 인가하여, 직렬 연결된 두개의 모스트랜지스터의 게이트에 인가되는 제어펄스들의 앤드조합에 의해 스위칭되는 듀티를 25% 로 제어하도록 구성된 것을 특징으로 하는 믹서회로를 제공함으로써, 기존의 50% 스위칭 듀티를 가지는 믹서회로에 비해서, 이득은 높아지고 노이즈 피규어는 감소되는 개선효과를 얻을 수 있다.

믹서, 노이즈 피규어, 이득, 듀티

Description

믹서회로 {MIXER CIRCUIT}

본 발명은 RF 송수신기 등에서 사용되는 믹서회로에 관한 것으로서, 더욱 상세하게는 스위칭 트랜지스터의 온/오프에 의해 발생되는 노이즈 피규어(Noise Figure)를 개선시켜 이득과 노이즈 피규어를 최적화시킨 믹서회로에 관한 것이다.

일반적으로 RF 송수신기에는 믹서회로가 사용되고 있으며, 믹서회로는 입력신호와 기준신호를 믹싱함으로서, 믹싱된 신호로부터 중간주파 신호를 추출하여 복조하거나, 중간주파를 실어서 변조할 때 사용되는데, 이때 믹서회로 스위칭 트랜지스터의 온/오프에 의해 노이즈 피규어(Noise Figure)가 발생된다.

도 1은 일반적인 믹서회로의 구성도이다.

이에 도시된 바와 같이, 두 입력신호(MIX_IP)(MIX_IN)를 각각 2개의 소스커플 모스트랜지스터(M1,M2)(M3,M4)를 통해 위상각 0도와 180도인 제1,제2출력신호(IF_IP)(IF_IN)를 발생하는 제1믹서회로(1)와, 상기 두 입력신호(MIX_IP)(MIX_IN)를 각각 2개의 소스커플 모스트랜지스터(M5,M6)(M7,M8)를 통해 위상각 -90도와 -270도인 제3,제4출력신호(IF_QP)(IF_QN)를 발생하는 제2믹서회로(2)로 구성된다.

상기 제1믹서회로(1)는, 제1입력신호(MIX_INP)를 소스단자에 공통으로 입력받는 제1,제2 모스 트랜지스터(M1)(M2)와, 제2입력신호(MIX_INN)를 소스단자에 공통으로 입력받는 제3,제4모스트랜지스터(M3)(M4)가 각각 쌍을 이루어 연결되고, 상기 제2,제3모스 트랜지스터(M2)(M3)의 드레인이 상기 제1,제4모스트랜지스터(M1)(M4)의 드레인단자에 교차로 연결되어 각각 제1,제2출력단자(IF_IP)(IF_IN)에 연결되도록 구성되며, 상기 제1,제4모스 트랜지스터(M1)(M4)의 게이트에는 제1제어펄스(LO_IP)가 공통 연결되고, 상기 제2,제3모스 트랜지스터(M2)(M3)의 게이트에는 제2제어펄스(LO_IN)가 공통 연결되어 구성된다. 여기서 제1,제2펄스(LO_IP)(LO_IN)는 제어신호 발생부(도면에 도시안됨)에서 발생시켜 입력하는 것으로서 스위칭 트랜지스터인 제1-제4모스 트랜지스터의 스위칭 타이밍을 제어하는 펄스로서, 제1제어펄스(LO_IP)가 기준펄스인 제로 위상신호라고 한다면, 제2제어펄스(LO_IN)는 기준펄스의 위상에 대해서 180도 쉬프트 된 즉, 반전 위상을 가지는 제어펄스이다.

또한, 상기 제2믹서회로(2)는 제1믹서회로(1)와 동일한 구성이되, 제5, 제8 모스트랜지스터(M5),(M8)의 게이트에는 상기 제1제어펄스(LO_IP)에 대해 -90도의 위상차를 가지는 제3제어펄스(LO_QP)가 연결되며, 제6, 제7모스트랜지스터(M6)(M7)의 게이트에는 상기 제1제어펄스(LO_IP)에 대해 -270도의 위상차를 가지는 제4제어펄스(LO_QN)가 연결되어 구성된다.

이와 같이 구성되는 종래의 믹서회로는, 두 입력신호(MIX_INP)(MIX_INN)에 대해서 제1-제4 제어펄스에 의해 모스트랜지스터(M1-M8)의 스위칭에 제어되어 위상 차를 가지는 제1-제4출력신호(IF_IP)(IF_IN)(IF_QP)(IF_QN)를 발생하게 된다.

그런데 믹서회로의 스위칭 트랜지스터의 온/오프에 의해 노이즈 피규어(NF)가 발생된다.

도 2는 일반적인 믹서회로의 이득과 노이즈 피규어의 관계도이다.

믹서회로에 있어서 이득(gain)은 제어펄스의 듀티(Duty)에 대해서 크게 변화되지 않고 안정된 상태를 유지하지만, 노이즈 피규어(NF)는 듀티(Duty)가 20% 대역에서 가장 낮음을 알 수 있다.

그러나, 종래의 믹서회로는, 스위칭 트랜지스터인 제1-제8모스트랜지스터(M1-M8)의 게이트에 인가되는 제어펄스들이 각각 위상차만 가질 뿐이고, 제어펄스의 듀티는 50% 로서 고정된 상태로 입력된다.

따라서 종래의 믹서회로는 도 2에서 살펴본바와 같이 듀티 50% 대역에서는 노이즈 피규어(NF)가 커진다는 단점이 있으므로 온/오프시에 잡음이 발생된다는 문제점이 있다.

본 발명은 상기와 같은 종래 믹서회로의 문제점을 해결하여 노이즈 피규어(NF)를 개선시켜 잡음 발생을 방지할 수 있도록 한 믹서회로를 제공하기 위한 것이다.

본 발명은 스위칭 트랜지스터인 제1-제8모스트랜지스터(M1-M8)들의 스위칭 되는 듀티를 50% 미만으로 조절하여 모스트랜지스터가 온/오프 되는 시간을 줄임으 로써 노이즈 피규어(NF)를 개선하고자 하는 것이다.

본 발명에서는 스위칭 듀티를 20% 대역으로 조절함으로써 노이즈 피규어를 최소화 할 수 있도록 하기 위한 것이다.

또한 본 발명은 별도의 제어펄스 발생수단을 추가하지 않고서 기존의 스위칭 트랜지스터들의 게이트에 연결되는 제어펄스들의 조합에 의해 스위칭 시간을 줄일수 있도록 한 간단한 회로구성으로 노이즈 피규어를 개선하고자 하는 것이다.

이와 같은 본 발명의 목적은, 믹서회로에 있어서 소스커플 모스트랜지스터의 각 소스단에 듀티 제어용 모스트랜지스터를 직렬연결하고, 그 듀티 제어용 모스트랜지스터의 게이트에는 그 모스트랜지스터와 직렬연결된 모스트랜지스터의 게이트에 인가되는 제어펄스에 대해서 -90도 위상차를 가지는 듀티 제어용 제어펄스를 인가하여 직렬연결된 두개의 모스트랜지스터의 게이트에 인가되는 제어펄스들의 앤드조합에 의해 스위칭되는 듀티를 25% 로 제어하는 것을 특징으로 한다.

상기와 같은 듀티 제어를 위하여 본 발명의 실시예에서는, 제1,제2입력신호를 각각 소스커플단자에 입력받고, 소스커플 모스트랜지스터중 하나씩의 모스트랜지스터의 게이트가 교차로 다른 소스커플 모스트랜지스터의 드레인에 연결되어 각각 제1-제4출력신호단자에 연결되며, 각 소스커플을 이루는 2개의 모스트랜지스터의 게이트에 각각 제1 - 제4제어펄스를 연결하여 제1,제2출력신호와 제3,제4출력신호를 출력하도록 이루어진 제1, 제2믹서회로로 구성되는 믹서회로에 있어서, 상기 소스 커플 모스트랜지스터의 소스단자와 입력신호 단자 사이에 각각 직렬로 듀티 제어용 모스트랜지스터를 연결하고, 각 듀티 제어용 모스트랜지스터의 게이트 단자에 해당 듀티 제어용 모스트랜지스터가 직렬연결된 모스트랜지스터의 게이트에 연결되는 제어펄스에 대해서 각각 -90도 위상차를 가지는 제어펄스를 연결하여, 직렬 연결된 두개의 모스트랜지스터의 게이트 제어펄스의 앤드 조합에 의해 스위칭 되어 듀티가 20% 대역으로 조절되도록 구성함으로써 달성되는 것이다.

본 발명은 믹서회로에서 소스커플 모스트랜지스터의 각 소스단에 듀티 제어용 모스트랜지스터를 직렬연결하여 스위칭되는 듀티를 25%로 제어함으로써 기존의 50% 스위칭 듀티를 가지는 종래 믹서회로에 비해 이득은 증가되고 노이즈 피규어는 낮아지는 효과를 얻을 수 있다.

이하 본 발명의 실시예를 첨부된 도면을 참조해서 상세히 설명하면 다음과 같다.

도 3은 본 발명에 의한 믹서회로의 실시예를 보인 회로도이다.

이에 도시된 바와 같이, 본 발명은 제1,제2입력신호(MIX_INP)(MIX_INN) 단자가 각각 소스커플로 쌍을 이룬 제1,제2모스트랜지스터(M1, M2) 및 제3,제4모스트랜지스터(M3,M4)의 소스 커플 단자에 연결되고, 상기 제2,제3모스트랜지스터(M2),(M3)의 드레인이 서로 교차하여 제1,제4모스트랜지스터(M1)(M4)의 드레인과 공통으로 각각 제1,제2 출력신호(IF_IP)(IF_IN) 단자에 연결되며, 상기 제1,제4모스트랜지스터(M1)(M4)의 게이트에는 제1제어펄스(LO_IP)가 연결되며, 상기 제2,제3 모스트랜지스터(M2)(M4)의 게이트에는 상기 제1제어펄스(LO_IP)에 대해 180도 위상차를 가지는 반전 제어펄스인 제2제어펄스(LO_IN)가 연결되어 구성되는 제1믹서회로와; 상기 제1믹서회로(1)와 동일 구성으로 이루어진 제5-제8모스트랜지스터(M5-M8)중 제5,제8모스트랜지스터(M5)(M8)의 게이트에는 상기 제3제어펄스(LO_QP)가, 상기 제6,제7모스트랜지스터(M6)(M7)의 게이트에는 상기 제4제어펄스(LO_QN)가 연결되어, 상기 제1출력신호(IF_IP)에 대해서 -90도 위상차를 가지는 제3출력신호(IF_QP)와 -279도 위상차를 가지는 제4출력신호(IF_QN)를 출력하도록 이루어진 제2믹서회로(2)를 포함하는 믹서회로에 있어서, 상기 제1-제8모스트랜지스터(M1-M8)의 소스단자에 각각 제11-제18모스트랜지스터(M11-M18)를 직렬 연결하고, 상기 제11,제12모스트랜지스터(M11, M12), 제15, 제16모스트랜지스터(M15, M16)는 소스커플 구성으로 제1입력신호(MIX_INP)단자에 연결하며, 상기 제13,제14모스트랜지스터(M13, M14),상기 제17,제18모스트랜지스터(M17, M18)는 소스커플 구성으로 제2입력신호(MIX_INN)단자에 연결하고, 상기 제11,제14모스트랜지스터(M11)(M14)의 게이트에는 상기 제1제어펄스(LO_IP)에 대해 -270도 위상차를 가지는 제4제어펄스(LO_QN)를 연결하며, 상기 제12,제13모스트랜지스터(M12)(M13)의 게이트에는 상기 제1제어펄스(LO_IP)에 대해 -90도 위상차를 가지는 제3제어펄스(LO_QP)를 연결하며, 상기 제15,제18모스트랜지스터(M15)(M18)의 게이트에는 상기 제1제어펄스(LO_IP)를 연결하며, 상기 제16,제17모스트랜지스터(M16)(M17)의 게이트에는 상기 제2제어펄스(LO_IN)를 연결하여 구성된 것을 특징으로 한다.

본 발명의 실시예의 구성에서는 제1믹서회로(1)와 제2믹서회로(2)가 모두 구 성된 것을 실시예로 하였으나, 필요에 따하 제1믹서회로(1) 또는 제2믹서회로(2)중 어느 하나만을 구비하는 믹서회로로서 구성하는 것은 당연한 사실이고, 동일한 구성에 대한 설명이므로 상세한 설명은 생략한다. 또한, 제어펄스는, 믹서회로의 스위칭 제어를 위한 게이트 제어용 펄스신호로서, 통상의 믹서회로에서 제어펄스 발생수단(도면에 도시안됨)에서 발생시켜 믹서회로의 스위칭 트랜지스터를 제어하도록 하는 것이므로 본 발명의 설명에서도 제어펄스 발생수단에 대한 설명은 생략한다.

도 4는 본 발명에 적용되는 제1-제4제어펄스와 듀티제어에 대한 펄스 타이밍도이다.

본 발명은 소스커플 모스트랜지스터(M1,M2)(M3,M4)(M5,M6)(M7,M8)로 이루어진 일반적인 믹서회로에 본 발명에 의해 각각의 소스단자에 듀티 제어용 모스트랜지스터(M11 - M18)을 각각 직렬연결하여 구성함으로써, 직렬연결된 두개의 모스트랜지스터들의 게이트 펄스의 앤드 조합에 의해 스위칭이 제어되게 함으로써, 듀티를 조정하는 것이다.

먼저, 제1제어펄스(LO_IP)에 대해서 제2제어펄스(LO_IN)는 180도 위상차를 가지는 즉, 반전위상을 가지는 펄스이고, 제3제어펄스(LO_QP)는 상기 제1제어펄스(LO_IP)에 대해서 -90도 위상차를 가지는 제어펄스이며, 제4제어펄스(LO_QN)는 제1제어펄스(LO_IP)에 대해서 -270도 위상차를 가지는 제어펄스이다. 이와 같은 4가지의 제어펄스는, 제1믹서회로(1)와 제2믹서회로(2)를 구비하는 믹서회로에서는 기본적으로 사용되는 제어펄스이므로, 본 발명에서 별도로 제어펄스를 생성하기 위 한 수단이나 펄스를 가공할 필요없이 제1,제2믹서회로의 게이트 제어펄스를 그대로 이용하여 연결 관계만 조정하도록 함으로서 구현될 수 있다.

본 발명에서 각 소스커플 모스트랜지스터의 소스단자에 각각 듀티 제어용 모스트랜지스터(M11 -M18)를 직렬연결하고, 각 듀티 제어용 모스트랜지스터(M11-M18)의 게이트 제어펄스를 직렬연결된 모스트랜지스터들의 게이트펄스에 대해 각각 -90도 위상차를 가지는 제어펄스를 연결시킨 것이다. 따라서, 두개의 직렬연결된 모스트랜지스터의 게이트 펄스의 앤드 조합에 의해 스위칭되는 듀티가 제어되는 것이다.

제1모스트랜지스터(M1)과 제11모스트랜지스터(M11)에는 각각 제1제어펄스(LO_IP)와 제4제어펄스(LO_QN)가 입력된다. 따라서 도 4의 IP*QN과 같은 듀티 즉, 제1제어펄스에 대해서 듀티가 25% 인 펄스 타이밍으로 제11모스트랜지스터(M11)및 제1모스트랜지스터(M1)가 신호를 통과시키게 된다. 제14모스트랜지스터(M14)와 제4모스트랜지스터(M4)는 도 4의 IP*QN 타이밍으로 신호를 스위칭하게 된다.

또한, 제12모스트랜지스터(M12)와 제2모스트랜지스터(M2)에는 각각 제4제어펄스(LO_QN)와, 제2제어펄스(LO_IN)가 입력되어 도 4의 IN*QN 와 같은 듀티 25% 펄스 타이밍으로 제12,제3모스트랜지스(M13,M3)가 스위칭되어 신호를 통과시킨다. 제13모스트랜지스터(M13)와 제3모스트랜지스터(M3)는 도 4의 IN*QN 타이밍으로 신호를 통과시킨다.

이와 마찬가지로, 제15,제5모스트랜지스터(M15, M5)와, 제18,제8모스트랜지 스터(M18, M8)는 제1제어펄스(LO_IP)와 제3제어펄스(LO_QP)의 앤드조합이 되는 도 4의 IP*QP와 같은 25% 듀티 타이밍으로 스위칭 하게 되며, 제16,제6모스트랜지스터(M16, M6)와, 제17,제7모스트랜지스터(M17, M7)는 제2제어펄스(LO_IN)와 제4제어펄스(LO_QN)의 앤드조합이 되는 도 4의 IN*QN와 같은 25% 듀티 타이밍으로 스위칭 하게 된다.

도 5a 및 도 5b는 본 발명에 의한 듀티를 제어한 믹서회로의 이득과 듀티와 관계 및 노이즈 피규어와 듀티와의 관계를 보인 시뮬레이션 다이어그램이다.

본 발명에 의해 듀티 제어용 모스트랜지스터를 연결하여 각각의 신호를 통과시키는 듀티를 제어하였을 때, 도 5a 및 도 5b에 도시된 바와 같이 듀티에 따라 이득과 노이즈 피규어가 달라짐을 알수 있다, 제어펄스의 듀티가 50% 일때보다 25% 일때 도 5a 와 같이 이득은 높아짐을 알 수 있으며, 도 5b와 같이 노이즈 피규어는 낮아지는 것을 알 수 있다.

따라서, 본 발명은 기존의 믹서회로에 비해 이득은 높아지게 하거나 큰 변화없이 유지하면서도, 스위칭되는 듀티를 25%로 제어함으로써 노이즈 피규어를 월등히 낮출 수 있게 되어 개선 시킬 수 있게 되는 것이다.

도 6은 본 발명에 의한 믹서회로를 응용한 예시도로서, 도 3과 같은 본 발명의 믹서회로(10)를 TIA(Trans-impedance Amplifier)(20)에 연결한 것을 보인 것이다. 이와 같이 본 발명의 믹서회로(20)를 송수신장치의 TIA(20)의 앞단에 연결함으로서, 일반적인 종래의 듀티 50% 인 제어펄스를 사용하는 믹서와 비교하여 더 낮은 노이즈 피규어를 얻을 수 있다는 장점이 있는 것이므로 성능 개선이 이루어질 수 있다.

한편, 도 3에 도시된 본 발명의 실시예는 수동형 믹서회로를 예시한 것이나, 이에 한정되는 것은 아니며, 능동형 믹서회로도 동일하게 적용된다.

도 7은 본 발명에 의한 능동형 믹서회로의 예시도로서, 이에 도시된 바와 같이 제1입력신호(MIX_INP)와, 상기 제1입력신호(MIX_INP)의 반전위상신호인 제2입력신호(MIX_INN)를 각각 능동소자인 앤모스트랜지스터(M21)(M22)의 게이트에 각각 입력하고, 상기 앤모스트랜지스터(M21)(M22)의 소스단에는 시스템 그라운드에 연결하며, 드레인단은 제1믹서회로(1) 및 제2믹서회로의 소스커플 단에 각각 입력하도록 연결하고, 상기 제1,제2믹서회로(1)(2)의 각 출력단자(IF_IP)(IF_IN)(IF_QP) (IF_QN)에 각각 바이어스소자(R1 - R4)를 통해서 전원전압(VDD)를 인가하여 능동형 믹서회로로 구성한 것이다.

이와 같이, 도 3의 수동형 믹서회로와 제1,제2믹서회로(1)(2)는 동일한 구성이고, 다만 믹서입력신호를 앤모스트랜지스터(M21)(M22)의 게이트에 입력하여 그 앤모스트랜지스터(M21)(M22)에 의해 제1,제2믹서회로(1)(2)의 소스커플단자에 입력하도록 하고, 각 출력단자에 전원전압을 바이어스하여 능동형 믹서회로로서 구성한 것이다.

따라서 본 발명은 수동형 믹서회로뿐만 아니라 능동형 믹서회로도 동일하게 적용할 수 있는 것이다.

도 1은 일반적인 믹서회로의 구성도.

도 2는 일반적인 믹서회로의 이득과 노이즈 피규어의 관계도.

도 3은 본 발명에 의한 믹서회로의 실시예를 보인 회로도.

도 4는 본 발명에 적용되는 제1-제4제어펄스와 듀티제어에 대한 펄스 타이밍도.

도 5a 및 도 5b는 본 발명에 의한 듀티를 제어한 믹서회로의 이득과 듀티와 관계 및 노이즈 피규어와 듀티와의 관계를 보인 시뮬레이션 다이어그램.

도 6은 본 발명에 의한 믹서회로를 응용한 예시도.

<도면의 주요부분에 대한 부호의 설명>

1 : 제1믹서회로 2 : 제2믹서회로

10 : 믹서회로 20 : TIA

Claims

소스커플 모스트랜지스터에 의해 두 입력신호를 믹싱하여 출력하는 믹서회로에 있어서,

소스커플 모스트랜지스터의 각 소스단에 듀티 제어용 모스트랜지스터를 직렬연결하고, 상기 듀티 제어용 모스트랜지스터의 게이트에는 그 듀티 제어용 모스트랜지스터와 직렬 연결된 소스커플 모스트랜지스터의 게이트에 인가되는 제어펄스에 대해서 -90도 위상차를 가지는 듀티 제어용 제어펄스를 인가하여, 직렬 연결된 두개의 모스트랜지스터의 게이트에 인가되는 제어펄스들의 앤드조합에 의해 스위칭되는 듀티를 25% 로 제어하도록 구성된 것을 특징으로 하는 믹서회로.
제1,제2입력신호(MIX_INP)(MIX_INN) 단자가 각각 소스커플로 쌍을 이룬 제1,제2모스트랜지스터(M1, M2) 및 제3,제4모스트랜지스터(M3,M4)의 소스 커플 단자에 연결되고, 상기 제2,제3모스트랜지스터(M2),(M3)의 드레인이 서로 교차하여 제1,제4모스트랜지스터(M1)(M4)의 드레인과 공통으로 각각 제1,제2 출력신호(IF_IP)(IF_IN) 단자에 연결되며, 상기 제1,제4모스트랜지스터(M1)(M4)의 게이트에는 제1제어펄스(LO_IP)가 연결되며, 상기 제2,제3모스트랜지스터(M2)(M4)의 게이트에는 상기 제1제어펄스(LO_IP)에 대해 180도 위상차를 가지는 반전 제어펄스인 제2제어펄스(LO_IN)가 연결되어 구성되는 믹서회로에 있어서,

상기 제1-제4모스트랜지스터(M1-M4)의 소스단자에 각각 제11-제14모스트랜지 스터(M11-M14)를 직렬 연결하고, 상기 제11,제12모스트랜지스터(M11, M12)는 소스커플 구성으로 제1입력신호(MIX_INP)단자에 연결하며, 상기 제13,제14모스트랜지스터(M13, M14)는 소스커플 구성으로 제2입력신호(MIX_INN)단자에 연결하고, 상기 제11,제14모스트랜지스터(M11)(M14)의 게이트에는 상기 제1제어펄스(LO_IP)에 대해 -270도 위상차를 가지는 제4제어펄스(LO_QN)를 연결하며, 상기 제12,제13모스트랜지스터(M12)(M13)의 게이트에는 상기 제1제어펄스(LO_IP)에 대해 -90도 위상차를 가지는 제3제어펄스(LO_QP)를 연결하여 구성된 것을 특징으로 하는 믹서회로.
제1,제2입력신호(MIX_INP)(MIX_INN) 단자가 각각 소스커플로 쌍을 이룬 제1,제2모스트랜지스터(M1, M2) 및 제3,제4모스트랜지스터(M3,M4)의 소스 커플 단자에 연결되고, 상기 제2,제3모스트랜지스터(M2),(M3)의 드레인이 서로 교차하여 제1,제4모스트랜지스터(M1)(M4)의 드레인과 공통으로 각각 제1,제2 출력신호(IF_IP)(IF_IN) 단자에 연결되며, 상기 제1,제4모스트랜지스터(M1)(M4)의 게이트에는 제1제어펄스(LO_IP)가 연결되며, 상기 제2,제3모스트랜지스터(M2)(M4)의 게이트에는 상기 제1제어펄스(LO_IP)에 대해 180도 위상차를 가지는 반전 제어펄스인 제2제어펄스(LO_IN)가 연결되어 구성되는 제1믹서회로와; 상기 제1믹서회로(1)와 동일 구성으로 이루어진 제5-제8모스트랜지스터(M5-M8)중 제5,제8모스트랜지스터(M5)(M8)의 게이트에는 상기 제3제어펄스(LO_QP)가, 상기 제6,제7모스트랜지스터(M6)(M7)의 게이트에는 상기 제4제어펄스(LO_QN)가 연결되어, 상기 제1출력신호(IF_IP)에 대해서 -90도 위상차를 가지는 제3출력신호(IF_QP)와 -270도 위상차를 가지는 제4출력신호(IF_QN)를 출력하도록 이루어진 제2믹서회로(2)를 포함하는 믹서회로에 있어서,

상기 제1-제8모스트랜지스터(M1-M8)의 소스단자에 각각 제11-제18모스트랜지스터(M11-M18)를 직렬 연결하고, 상기 제11,제12모스트랜지스터(M11, M12), 제15, 제16모스트랜지스터(M15, M16)는 소스커플 구성으로 제1입력신호(MIX_INP)단자에 연결하며, 상기 제13,제14모스트랜지스터(M13, M14),상기 제17,제18모스트랜지스터(M17, M18)는 소스커플 구성으로 제2입력신호(MIX_INN)단자에 연결하고, 상기 제11,제14모스트랜지스터(M11)(M14)의 게이트에는 상기 제1제어펄스(LO_IP)에 대해 -270도 위상차를 가지는 제4제어펄스(LO_QN)를 연결하며, 상기 제12,제13모스트랜지스터(M12)(M13)의 게이트에는 상기 제1제어펄스(LO_IP)에 대해 -90도 위상차를 가지는 제3제어펄스(LO_QP)를 연결하며, 상기 제15,제18모스트랜지스터(M15)(M18)의 게이트에는 상기 제1제어펄스(LO_IP)를 연결하며, 상기 제16,제17모스트랜지스터(M16)(M17)의 게이트에는 상기 제2제어펄스(LO_IN)를 연결하여 구성된 것을 특징으로 하는 믹서회로.
제 1 항 내지 제 3 항중 어느 한 항에 있어서,

상기 제1입력신호(MIX_INP)와, 제2입력신호(MIX_INN)를 각각 소스단이 접지되고, 드레인단이 상기 믹서회로의 소스커플단에 연결되는 앤모스트랜지스터(M21)(M22)의 게이트에 각각 입력하고, 믹서회로의 각 출력단자에 각각 바이어스소자를 통해서 전원전압(VDD)를 인가하여 능동형 믹서회로로 구성한 것을 특징으로 하는 믹서회로.