KR20110028662A - 적외선 이미지 센서의 제조 방법 및 적외선 이미지 센서 - Google Patents

적외선 이미지 센서의 제조 방법 및 적외선 이미지 센서 Download PDF

Info

Publication number
KR20110028662A
KR20110028662A KR1020117003487A KR20117003487A KR20110028662A KR 20110028662 A KR20110028662 A KR 20110028662A KR 1020117003487 A KR1020117003487 A KR 1020117003487A KR 20117003487 A KR20117003487 A KR 20117003487A KR 20110028662 A KR20110028662 A KR 20110028662A
Authority
KR
South Korea
Prior art keywords
film
forming step
thermal insulation
silicon substrate
region
Prior art date
Application number
KR1020117003487A
Other languages
English (en)
Inventor
나오키 우시야마
고지 쓰지
Original Assignee
파나소닉 전공 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 전공 주식회사 filed Critical 파나소닉 전공 주식회사
Publication of KR20110028662A publication Critical patent/KR20110028662A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/12—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using thermoelectric elements, e.g. thermocouples
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device

Abstract

적외선 이미지 센서의 제조 방법에서는, 먼저, 제1 영역(A1) 상에 실리콘 산화막(31)을 형성하고 나서 실리콘 산화막(31) 상에 실리콘 질화막(32)을 형성함으로써 열 절연층(33)을 만든다. 실리콘 산화막(31)은 압축 응력을 가진다. 적외선 검출 소자(3)를 형성하기 위해 실리콘 기판(1)의 표면에는 제1 영역(A1)이 예정되어 있다. 상기 실리콘 질화막(32)은 인장 응력을 가진다. 다음에, MOS 트랜지스터(4)를 형성하기 위해 실리콘 기판(1)의 표면 상에 예정된 제2 영역(A2)에 웰 영역(41)을 형성한다. 그후, 실리콘 기판(1)의 표면을 열 산화하여 MOS 트랜지스터(4)의 게이트 절연막(45)을 형성한다. 그후, 온도 검지 소자(36)를 열 절연층(33) 상에 형성한다. 다음에, MOS 트랜지스터(4)의 드레인 영역(43) 및 소스 영역(44)을 웰 영역(41) 내에 형성한다. 마지막으로, 실리콘 기판(1)의 적외선 검출 소자(3)에 대응하는 부위에 열 절연용의 공동(11)을 형성한다.

Description

적외선 이미지 센서의 제조 방법 및 적외선 이미지 센서 {METHOD FOR MANUFACTURING INFRARED IMAGE SENSOR AND INFRARED IMAGE SENSOR}
본 발명은 적외선 이미지 센서의 제조 방법 및 적외선 이미지 센서에 관한 것이다.
일본 공개특허공보 제2006-170937호(문헌 1)에는 기판과, 실리콘 기판의 표면에 형성된 복수의 셀(화소라고도 함)을 포함하는 적외선 센서(적외선 이미지 센서)를 개시하고 있다. 각 화소는 적외선을 검출하도록 구성된 열형(thermal type)의 적외선 검출 소자와, 적외선 검출 소자에 인접하여 배치되고 적외선 검출 소자의 출력을 판독하도록 구성된 M0S 트랜지스터를 포함한다. 실리콘 기판은, 화소들의 적외선 검출 소자에 각각 대응하는 부위에 열 절연용(thermal insulation)의 공동(cavitiy)을 구비한다.
또, 전술한 적외선 검출 소자는 지지부(supporing member), 적외선 흡수부(infrared aborption member), 및 두 개의 빔부(beam member)를 포함한다. 지지부는 실리콘 기판의 표면에 형성된 직사각형 프레임 형태로 되어 있다. 적외선 흡수부는 지지부의 내측에 배치된 직사각형 형태로 되어 있다. 각 빔부는 지지부와 적외선 흡수부를 연결한다.
전술한 적외선 검출 소자를 형성하기 위해, 실리콘 기판의 표면 상에 제1 실리콘 산화막을 형성한다. 다음에, 제1 실리콘 산화막 상에 제2 실리콘 산화막을 형성한다. 그후, 제2 실리콘 산화막 상에 온도 검지 소자(예컨대, 서모파일(thhermopile), 및 서모커플(thermocouple))를 형성한다. 다음에, 제2 실리콘 산화막 위에 서모파일을 덮는 제3 실리콘 산화막을 형성한다.
적외선 검출 소자는 제1 실리콘 산화막, 제2 실리콘 산화막, 온도 검지 소자, 및 제3 실리콘 산화막으로 구성된 적층체(laminate)를 패터닝하여 형성된다.
상기 문헌 1에서는, M0S 트랜지스터를 형성하는 과정에서, 적외선 검출 소자의 잔류 응력(residual stress)이 변화될 때, 적외선 검출 소자의 휨(warp)이 발생할 수 있다. 이 경우, 적외선 검출 소자의 구조의 안정성이 저하되고, 또한 감도가 저하될 수 있다.
또, 상기 문헌 1에 개시된 적외선 이미지 센서의 감도를 높이기 위해서는, 적외선 흡수로 인한 온도 변화를 증가시키는 것이 필요하다. 예를 들면, 각 빔부의 열 컨덕턴스(thermal conductance)를 감소시키기 위해 각 빔부의 두께를 얇게 하는 것이 제안되어 있다.
그러나, 적외선 검출 소자의 적외선 흡수부 및 각 빔부는 실리콘 산화막(제1 내지 제3 실리콘 산화막)에 의해 형성되어 있다. 그러므로, 빔부는 변형되어 휘어질 가능성이 높다.
상기 결점을 감안하여, 본 발명의 목적은 적외선 검출 소자를 얇게 하면서 도 적외선 검출 소자가 휘어지지 않도록 할 수 있는 적외선 이미지 센서의 제조 방법 및 적외선 이미지 센서를 제공하는 것이다.
본 발명에 따른 적외선 이미지 센서의 제조 방법에 의해 제조한 적외선 이미지 센서는 실리콘 기판, 및 상기 실리콘 기판의 표면 위에 형성된 복수의 셀을 포함한다. 상기 복수의 셀 각각은 적외선을 검출하도록 구성된 적외선 검출 소자, 및 상기 적외선 검출 소자에 인접하여 배치되고 상기 적외선 검출 소자의 출력을 판독하도록 구성된 M0S 트랜지스터를 포함한다. 상기 실리콘 기판은 상기 복수의 셀의 적외선 검출 소자에 각각 대응하는 부위에 열 절연용의 공동을 구비한다. 상기 적외선 검출 소자 각각은 상기 실리콘 기판의 상기 표면 위에 형성된 열 절연층, 및 상기 열 절연층 상에 형성된 온도 검지 소자를 포함한다. 상기 열 절연층은 상기 실리콘 기판의 상기 표면 상에 형성된 열 절연용의 실리콘 산화막, 및 상기 실리콘 산화막 상에 형성된 열 절연용의 실리콘 질화막을 포함하고, 상기 실리콘 산화막은 압축 응력(compression stress)을 가지고, 상기 실리콘 질화막은 인장 응력(tensile stress)을 가진다. 상기 온도 검지 소자는 적외선을 흡수하여 적외선의 흡수로 인한 온도 변화를 검지하도록 구성된다.
상기 M0S 트랜지스터는 상기 실리콘 기판의 상기 표면 내에 형성된 제1 도전형의 웰 영역(well region), 상기 웰 영역 내에 형성된 제2 도전형의 드레인 영역(drain region), 상기 웰 영역 내에서 상기 드레인 영역으로부터 이격되어 형성된 제2 도전형의 소스 영역(source region), 상기 드레인 영역과 상기 소스 영역 사이에 형성된 상기 웰 영역의 부위 상에 형성된 게이트 절연막을 포함한다.
적외선 이미지 센서의 제조 방법은, 열 절연층 형성 단계, 웰 영역 형성 단계, 게이트 절연막 형성 단계, 온도 검지 소자 형성 단계, 드레인 영역 및 소스 영역 형성 단계, 및 공동 형성 단계를 포함한다. 상기 열 절연층 형성 단계는, 상기 실리콘 기판의 표면의 제1 영역 위에 상기 열 절연층을 형성하는 단계로 규정된다. 상기 웰 영역 형성 단계는 상기 열 절연층 형성 단계 후에 상기 실리콘 기판의 표면의 제2 영역에 상기 웰 영역을 형성하는 단계로 규정된다. 상기 게이트 절연막 형성 단계는 상기 웰 영역 형성 단계 후에 상기 실리콘 기판의 표면의 열 산화(thermal oxidation)에 의해 상기 게이트 절연막을 형성하는 단계로 규정된다. 상기 온도 검지 소자 형성 단계는 상기 게이트 절연막 형성 단계 후에 상기 온도 검지 소자를 형성하는 단계로 규정된다. 상기 드레인 영역 및 소스 영역 형성 단계는 상기 온도 검지 소자 형성 단계 후에 상기 드레인 영역 및 상기 소스 영역을 형성하는 단계로 규정된다. 상기 공동 형성 단계는 상기 드레인 영역 및 소스 영역 형성 단계 후에 상기 공동을 형성하는 단계로 규정된다.
본 발명에 따르면, 열 절연층은 M0S 트랜지스터를 형성하기 전에 실리콘 산화막 상에 실리콘 질화막을 형성함으로써 완성된다. 이 실리콘 질화막은 산화되기 어려운 것이다. 그러므로, M0S 트랜지스터의 형성(웰 영역, 게이트 절연막, 드레인 영역, 및 소스 영역의 형성) 중에 열 절연층의 표면이 열 산화되는 것을 방지할 수 있다. 따라서, 열 절연층의 막 두께와 막 구성 중 적어도 하나의 변화로부터 자유로울 수 있다. 또한, 열 절연층은 압축 응력을 가지는 실리콘 산화막 상에 인장 응력을 가지는 실리콘 질화막을 형성하여 완성된다. 그러므로, 적외선 검출 소자를 얇게 하면서도 적외선 검출 소자가 휘어지지 않도록 할 수 있는 적외선 이미지 센서를 제공할 수 있다.
바람직한 측면에서는, 상기 적외선 이미지 센서의 제조 방법은 또한 상기 드레인 영역 및 소스 영역 형성 단계 후, 상기 공동 형성 단계 전에, 상기 실리콘 기판의 상기 표면 위에 BPSG막을 퇴적(diposit)시키고 나서 리플로우(reflow)함으로써, 상기 실리콘 기판의 상기 표면 위에 층간 유전체막(interlayer dielectric film)을 형성하는 층간 유전체막 형성 단계를 더 포함한다. 상기 방법은 또한 상기 층간 유전체막 형성 단계 후, 상기 공동 형성 단계 전에, 상기 온도 검지 소자를 상기 M0S 트랜지스터에 전기적으로 접속하는 금속 배선(matal line)을 형성하는 금속 배선 형성 단계를 더 포함한다. 또한, 상기 방법은 상기 금속 배선 형성 단계 후, 상기 공동 형성 단계 전에, 상기 층간 유전체막 상에 패시베이션막(passivation film)을 형성하는 패시베이션막 형성 단계를 포함한다.
이 바람직한 측면에 의해, 층간 유전체막의 평탄성을 향상시킬 수 있다. 그러므로, 과도한 열 응력(thermal stress) 등에 의해 금속 배선이 단선되는 것을 방지할 수 있다.
더욱 바람직한 측면에서는, 상기 적외선 이미지 센서의 제조 방법은, 상기 웰 영역 형성 단계 후, 상기 층간 유전체막 형성 단계 전에, 오목부(recess)를 형성하는 오목부 형성 단계를 포함한다. 상기 웰 영역 형성 단계는 상기 제2 영역 상에 상기 열 절연층과 인접하는 열 산화막을 형성하는 단계를 포함한다. 상기 오목부 형성 단계는 상기 열 절연층과 상기 열 산화막의 경계 부분에, 상기 열 절연층과 상기 열 산화막의 단차(height difference) 보다 작은 깊이를 가지는의 상기 오목부를 형성하는 단계를 포함한다.
이 바람직한 측면에 의해, 층간 유전체막의 평탄성을 더 향상시킬 수 있다. 그러므로, 금속 배선이 열 응력 등에 의해 단선되는 것을 확실하게 방지할 수 있다.
다른 바람직한 측면에서는, 상기 방법은 아래의 두 식:
Figure pct00001
Figure pct00002
을 충족시키는 적외선 검출 소자를 형성하는 단계를 더 포함한다. 여기서, y는 상기 적외선 검출 소자의 두께 방향으로 정렬된 방향에 따른 상기 적외선 검출 소자의 중심으로부터의 거리를 나타내고, σm(y)는 상기 적외선 검출 소자의 응력을 나타내며, t는 상기 적외선 검출 소자의 두께를 나타낸다.
이 바람직한 측면에 의해, 적외선 검출 소자의 잔류 응력을 영(zero)으로 낮출 수 있고, 적외선 검출 소자의 벤딩 모멘트(bending moment)를 영(zero)으로 낮출 수 있다. 그러므로, 적외선 검출 소자를 휘어지지 않도록 할 수 있다.
다른 바람직한 측면에서는, 상기 적외선 이미지 센서의 제조 방법은 상기 열 절연층 형성 단계 후에, 상기 실리콘 산화막의 온도를 실리콘 산화막의 형성에 필요한 온도보다 낮게 유지하고, 상기 실리콘 질화막의 온도를 실리콘 질화막의 형성에 필요한 온도보다 낮게 유지하는 단계를 더 포함한다.
이 바람직한 측면에 의해, 실리콘 산화막 및 실리콘 질화막 각각의 막 두께 및 응력이 열 절연층 형성 단계 이후의 단계의 프로세스 온도에 의해 바람직하지 못한 영향을 받는 것을 방지할 수 있다. 그러므로, 적외선 검출 소자의 휨 발생을 확실하게 방지하는 것이 가능하다.
본 발명에 따른 적외선 이미지 센서는 실리콘 기판, 및 상기 실리콘 기판의 표면 위에 형성된 복수의 셀을 포함한다. 상기 복수의 셀 각각은 적외선을 검출하도록 구성된 적외선 검출 소자, 및 상기 적외선 검출 소자에 인접하여 배치되고 상기 적외선 검출 소자의 출력을 판독하도록 구성된 M0S 트랜지스터를 포함한다. 상기 실리콘 기판은 상기 복수의 셀의 상기 적외선 검출 소자에 각각 대응하는 부위에 열 절연용의 공동을 구비한다. 상기 적외선 검출 소자 각각은 상기 실리콘 기판의 표면 위에 형성된 열 절연층, 및 상기 열 절연층 상에 형성된 온도 검지 소자를 포함한다. 상기 열 절연층은 상기 실리콘 기판의 표면 위에 형성된 열 절연용의 실리콘 산화막, 및 상기 실리콘 산화막 상에 형성된 열 절연용의 실리콘 질화막을 포함하고, 상기 실리콘 산화막은 압축 응력을 가지고, 상기 실리콘 질화막은 인장 응력을 가진다. 상기 온도 검지 소자는 적외선을 흡수하여 적외선의 흡수로 인한 온도 변화를 검지하도록 구성된다. 상기 M0S 트랜지스터는, 상기 실리콘 기판의 표면 내에 형성된 제1 도전형의 웰 영역, 상기 웰 영역 내에 형성된 제2 도전형의 드레인 영역, 상기 웰 영역 내에서 상기 드레인 영역으로부터 이격되어 형성된 제2 도전형의 소스 영역, 및 상기 드레인 영역과 상기 소스 영역 사이에 형성된 상기 웰 영역의 부위 상에 형성된 게이트 절연막을 포함한다. 상기 실리콘 질화막은 두께 방향으로 상기 웰 영역과 중첩되지 않도록 형성된다.
본 발명에 따르면, 열 절연층은 압축 응력을 가지는 실리콘 산화막 상에 인장 응력을 가지는 실리콘 질화막을 형성하여 완성된다. 그러므로, 일반적인 방법으로 M0S 트랜지스터를 제조하더라도, 적외선 검출 소자를 얇게 하면서도 적외선 검출 소자가 휘어지지 않도록 할 수 있다. 또, 실리콘 질화막은 산화되기 어려운 것이다. 그 결과, M0S 트랜지스터를 형성하기 전에, 실리콘 산화막 상에 실리콘 질화막을 형성하여 열 절연층을 완성하는 것에 의해, M0S 트랜지스터를 형성할 때 열 절연층이 열 산화되는 것을 방지할 수 있다. 이로써, 열 절연층의 막 두께와 막 구성 중 적어도 하나가 변화되는 것을 방지할 수 있다.
바람직한 측면에서는,상기 적외선 이미지 센서는 상기 실리콘 기판의 상기 표면 위에 상기 열 절연층과 인접하여 형성된 열 산화막, 및 상기 실리콘 기판의 상기 표면 위에 상기 열 절연층과 상기 열 산화막의 경계 부분(border)을 덮도록 형성된 층간 유전체막, 및 상기 층간 유전체막 상에 형성되어 상기 온도 검지 소자를 상기 M0S 트랜지스터에 전기적으로 접속하는 금속 배선을 포함한다. 상기 층간 유전체막은 상기 실리콘 기판의 표면 위에 퇴적된 BPSG막을 리플로우함으로써 형성된다.
이 바람직한 측면에 의해, 층간 유전체막의 평탄성을 향상시킬 수 있다. 그러므로, 금속 배선이 열 응력 등에 의해 단선되는 것을 방지할 수 있다.
다른 바람직한 측면에서는, 상기 적외선 이미지 센서는 상기 실리콘 기판 위에 상기 열 절연층과 인접하여 형성된 열 산화막, 상기 열 절연층과 상기 열 산화막의 경계 부분에 형성된 오목부, 및 상기 실리콘 기판의 상기 표면 위에 상기 오목부를 덮도록 형성된 층간 유전체막, 및 상기 층간 유전체막 상에 상기 온도 검지 소자를 상기 M0S 트랜지스터에 전기적으로 접속하도록 형성된 금속 배선을 포함한다. 상기 층간 유전체막은 상기 실리콘 기판의 표면 위에 퇴적된 BPSG막을 리플로우함으로써 형성된다.
이 바람직한 측면에 의해, 층간 유전체막의 평탄성을 더욱 향상시킬 수 있다. 그러므로, 상기 금속 배선이 열 응력 등에 의해 단선되는 것은 확실하게 방지할 수 있다.
도 1의 (A)는 제1 실시예의 적외선 이미지 센서를 나타낸 개략 평면도이다.
도 1의 (B)는 제1 실시예의 적외선 이미지 센서의 셀을 나타낸 개략 평면도이다.
도 1의 (C)는 도 1 (B)의 A-A'선을 따른 제1 실시예의 적외선 이미지 센서의 개략 단면도이다.
도 2는 상기 적외선 이미지 센서의 회로도이다.
도 3의 (A)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 3의 (B)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 3의 (C)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 4의 (A)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 4의 (B)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 4의 (C)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 5의 (A)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 5의 (B)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 6의 (A)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 설명도이다.
도 6의 (B)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 설명도이다.
도 7의 (A)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 7의 (B)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 7의 (C)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 7의 (D)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 8은 제2 실시예에 따른 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 9의 (A)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 9의 (B)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 9의 (C)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 9의 (D)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
도 9의 (E)는 상기 적외선 이미지 센서의 제조 방법을 나타낸 개략 단면도이다.
(제1 실시예)
도 1의 (A) 내지 (C)에 나타낸 바와 같이, 제1 실시예의 적외선 이미지 센서는 실리콘 기판(1), 실리콘 기판(1)의 표면(도 1의 (C)에서의 상면) 상에 형성된 복수의 셀(화소)(2)를 포함한다.
각 화소(2)는 적외선을 검출하도록 구성된 열형의 적외선 검출 소자(3)와, 적외선 검출 소자(3)에 인접하여 배치된 MOS 트랜지스터(4)를 포함한다. 이 MOS 트랜지스터(4)는 적외선 검출 소자(3)의 출력을 판독하도록 구성된, 화소 선택용 스위칭 소자이다. 복수의 화소(2)는 실리콘 기판(1)의 표면 상에 2차원 어레이(매트릭스) 형태로 배열되어 있다. 또, 본 실시예에서는, 1개의 실리콘 기판(1)의 표면 상에 m x n 개(도시한 예에서는, 8 x 8개)의 화소(2)가 형성되어 있다. 화소(2)의 수 및/또는 배열은 본 실시예로 한정되지 않는다.
실리콘 기판(1)은, 화소(2)들의 적외선 검출 소자(3)에 각각 대응하는 부위에 열 절연용의 공동(11)을 구비한다. 본 실시예에서는, 도전형이 n형이고 표면이 (10O)면인 실리콘 기판(1)을 선택한다. 실리콘 기판(1)의 상기 표면은 적외선 검출 소자(3)를 형성하기 위한 제1 영역(A1)과 MOS 트랜지스터를 형성하기 위한 제2 영역(A2)을 포함한다.
적외선 검출 소자(3)는 실리콘 기판(1)의 표면의 제1 영역(적외선 검출 소자(3)의 형성 예정 영역)(A1)에 형성된다. 적외선 검출 소자(3)는 지지부(301), 적외선 흡수부(302), 복수(본 실시예에서는 2개)의 빔부(303)를 포함한다. 지지부(301)는 실리콘 기판(1)의 표면 상에 형성된다. 지지부(301)의 형상은 직사각형 프레임 형태이다. 적외선 흡수부(302)는 지지부(301)의 내측에 배치된다. 적외선 흡수부(302)의 형상은 직사각형이다. 빔부(303)는 지지부(301)와 적외선 흡수부(302)를 연결한다. 각각의 빔부(303)의 형상은 적외선 흡수부(302)의 일측 에지(side edge)의 길이 방향의 제1 단부으로부터 상기 일측 에지와 직교하는 방향을 따라 연장되고, 또한 상기 일측 에지의 길이 방향의 제1 단부로부터 그 길이 방향의 제2 단부로 향하는 방향을 따라 연장된 평면 형상이다. 빔부(303)들은 적외선 흡수부(302)의 두께 방향을 따라 중심축에 대하여 회전 대칭식으로 배치된다.
적외선 검출 소자(3)(적외선 흡수부(302), 빔부(303)들, 및 지지부(301)를 포함하는 구조체)는, 실리콘 기판(1)의 표면 상에 형성된 열 절연층(33), 열 절연층(33) 상에 형성된 온도 검지 소자(36), 열 절연층(33)의 표면 위에 온도 검지 소자(36)을 덮도록 형성된 층간 유전체막(49), 및 층간 유전체막(49) 상에 형성된 패시베이션막(60)을 포함하는 적층체(lamimate)를 패터닝하여 형성된다.
열 절연층(331)은, 압축 응력을 가지고 실리콘 기판(1)의 표면 상에 형성된 열 절연용의 실리콘 산화막(31)과, 인장 응력을 가지고 실리콘 산화막(31) 상에 형성된 열 절연용의 실리콘 질화막(32)을 포함한다. 열 절연층(33)은 지지부(301)에 대응하는 제1 부위(33a), 적외선 흡수부(302)에 대응하는 제2 부위(33b), 및 빔부(303)들에 각각 대응하는 제3 부위(33c)를 가진다.
층간 유전체막(49)은 BPSG막으로 이루어진다. 패시베이션막(60)은 층간 유전체막(49) 상에 형성된 PSG막과 이 PSG막 상에 형성된 NSG막을 포함하는 적층막(laminated film)이다. 또, 패시베이션막(60)과 층간 유전체막(49)은 제1 영역(A1)과 제2 영역(A2)에 걸쳐 형성되어 있다. 패시베이션막(60)과 층간 유전체막(49) 각각은 제1 영역(A1) 위에 형성되고 적외선 흡수막로서 기능하는 부위를 가진다.
온도 검지 소자(36)는 적외선을 흡수하여 적외선의 흡수로 인한 온도 변화를 검지하도록 구성된다. 본 실시예에서는, 온도 검지 소자(36)는 n형의 폴리실리콘층(34)과 p형의 폴리실리콘층(35)으로 구성된 서모커플이다. 온도 검지 소자(36)은 서모파일일 수도 있다.
각각의 폴리실리콘층(34, 35)은 열 절연층(33) 상에 형성된다.
각각의 폴리실리콘층(34, 35)의 평면 형상은 도 1의 (B)에 나타낸 바와 사행하는 형상(meander shape)이다. 폴리실리콘층(341)은 제2 부위(33a), 제3 부위(33c)들 중 한쪽(도 1의 (B)에서, 우측의 제3 부위(33c)), 및 제1 부위(33a) 위에 배치된다. 폴리실리콘층(35)은 열 절연층(33)의 제2 부위(33a), 제3 부위(33c)들 중 다른쪽(도 1의 (B)에서, 좌측의 제3 부위(33c)), 및 제1 부위(33a) 위에 배치된다. n형의 폴리실리콘층(34)은 제1 단부(34a)를 가지고, p형의 폴리실리콘층(35)은 제1 단부(35a)를 가진다. 제1 단부(34a, 35a)는 열 절연층(33)의 제2 부위(33b)의 중앙부 상에서 서로 접하고 있다. n형의 폴리실리콘층(34)은 제2 단부(34b)를 가지고, p형의 폴리실리콘층(35)은 제2 단부(35b)를 가진다. 제2 단부(34b, 35b)는 열 절연층(33)의 제1 부위(33a) 상에 배치된다.
또한, 적외선 검출 소자(3)는 온도 검지 소자(36) 상에 형성된 전극(37∼39)를 포함한다.
전극(제1 전극)(37)은 제1 단부(34a)에서 제1 단부(35a) 쪽으로 연장되도록 제1 단부(34a, 35a) 상에 형성된다. 또, 제1 전극(37)은 층간 유전체막(49) 내에 형성된 접촉 구멍(contact hole)(49a)을 통해 폴리실리콘층(34, 35)의 제1 단부 단(34a, 35a)에 전기적으로 접속되어 있다. 제1 전극(37)은 금속(예컨대, Al-Si)로 이루어진다. 폴리실리콘층(34)의 제1 단부(34a), 폴리실리콘층(35)의 제1 단부(35a), 및 제1 전극(37)은 온 접점부(hot junction)(T1)를 구성한다.
전극(제2 전극)(38)은 폴리실리콘층(34)의 제2 단부(34b) 상에 형성된다. 제2 전극(38)은 층간 유전체막(49) 내에 형성된 접촉 구멍(49b)를 통해 폴리실리콘층(34)의 제2 단부(34b)에 전기적으로 접속되어 있다. n형의 폴리실리콘층(34)의 제2 단부(34b)와 제2 전극(38)은 제1 냉 접점부(cold junction)(T2)를 구성한다.
전극(제3 전극)(39)은 폴리실리콘층(35)의 제2 단부(35b) 상에 형성된다. 제3 전극(39)은 층간 유전체막(49) 내에 형성된 접촉 구멍(49c)을 통해 폴리실리콘층(35)의 제2 단부(35b)와 전기적으로 접속되어 있다. p형의 폴리실리콘층(35)의 제2 단부(35b)와 제3 전극(39)은 제2 냉 접점부(T3)를 구성한다.
각 전극(37, 38, 39)은 층간 유전체막(49)에 의해 서로 전기적으로 절연 및 분리되어 있다.
MOS 트랜지스터(4)는 실리콘 기판(1)의 표면의 제2 영역(MOS 트랜지스터(4)의 형성 예정 영역)(A2) 상에 형성된다.
MOS 트랜지스터(4)는 제1 도전형(본 실시예에서는 p+형)의 웰 영역(41), 제2 도전형(본 실시예에서는 n+형)의 드레인 영역(43), 제2 도전형의 소스 영역(44), p++형의 채널 스토퍼(channel-stopper)영역(42), 게이트 절연막(45), 게이트 전극(46), 드레인 전극(47), 및 소스 전극(48)을 포함한다.
웰 영역(41)은 실리콘 기판(1)의 표면 상에 형성되어 있다.
드레인 영역(43)과 소스 영역(44)은 웰 영역(41) 내에 서로 이격되어 형성되어 있다.
채널 스토퍼 영역(42)은 드레인 영역(43)과 소스 영역(44) 모두를 에워싸도록 하여 웰 영역(41) 내에 형성되어 있다.
게이트 절연막(45)는 드레인 영역(43)과 소스 영역(44) 사이에 형성된 웰 영역(41)의 부위 상에 형성되어 있다. 게이트 절연막(45)은 실리콘 산화막(열 산화막)으로 이루어진다.
게이트 전극(46)은 게이트 절연막(45) 상에 형성되어 있다. 게이트 전극(46)은 폴리실리콘층으로 이루어진다.
드레인 전극(47)은 드레인 영역(43) 위에 형성되어 있다. 드레인 전극(47)은 층간 유전체막(49) 내에 형성된 접촉 구멍(49d)을 통해 드레인 영역(43)에 전기적으로 접속되어 있다.
소스 전극(48)은 소스 영역(44) 위에 형성되어 있다. 소스 전극(48)은 층간 유전체막(49) 내에 형성된 접촉 구멍(49e)를 통해 소스 영역(44)에 전기적으로 접속되어 있다.
층간 유전체막(49)은 게이트 전극(46), 드레인 전극(47), 및 소스 전극(48)을 서로 절연 및 분리한다.
또, 본 실시예에서는,제1 도전형은 p형으로 정의되고 제2 도전형은 n형으로 규정된다. 이와는 달리, 제1 도전형이 n형으로 규정되고, 제2 도전형이 p형으로 규정될 수 있다.
도 2에 나타낸 바와 같이, 본 실시예의 적외선 이미지 센서는 복수의 수직 판독선(7), 복수의 수평 신호선(6), 및 복수의 기준 바이어스선(reference bias line)(5)을 구비한다. 각 수직 판독선(7)은 각 열(row)의 적외선 검출 소자(3)의 온도 검지 소자(36)의 제1 단부에 MOS 트랜지스터(4)를 통하여 접속되어 있다. 각각의 수평 신호선(6)은 각 행(column)의 적외선 검출 소자(3)에 대응하는 MOS 트랜지스터(4)에 접속되어 있다. 각 기준 바이어스선(5)는 각 행의 적외선 검출 소자(3)의 온도 검지 소자(36)의 제2 단부에 접속되어 있다.
특히, 본 실시예에서는, MOS 트랜지스터(4)의 게이트 전극(46)이 수평 신호선(6)에 접속되어 있다. 또, 드레인 전극(47)이 온도 검지 소자(36)을 통하여 기준 바이어스선(5)에 접속되어 있다. 또한, 소스 전극(48)이 수직 판독선(7)에 접속되어 있다.
각 기준 바이어스선(5), 각 수평 신호선(6), 각 수직 판독선(7), 및 공통 접지선(common ground line)(8)은 각각 대응하는 패드(9)에 전기적으로 접속되어 있다.
따라서, MOS 트랜지스터(4)가 순차적으로 온 상태로 되도록 패드(9)들의 전위를 제어함으로써, 적외선 검출 소자(3)들로부터 출력의 시계열 데이터를 판독할 수 있다. 또, 도 2에서, 온도 검지 소자(36)는 온도 검지 소자(36)의 열 기전력(thermal electromotive force)에 대응하는 전압원(Vs), 전압원(Vs)에 직렬 접속된 저항기(R), 및 저항기(R)에 병렬 접속된 컨덴서(C)를 포함하는 등가회로로 나타나 있다.
본 실시예의 적외선 이미지 센서의 각 화소(2)에서, MOS 트랜지스터(4)의 드레인 전극(47)은 금속 배선(예컨대, Al-Si 배선)(57)에 의해 제2 전극(38)에 접속되어 있다. 드레인 전극(47), 제2 전극(38), 및 금속 배선(57)은 일체로 형성되어 있다. 제3 전극(39)은 금속 배선(예컨대, Al-Si 배선)(59)에 의해 기준 바이어스선(5)과 전기적으로 접속되어 있다. 제3 전극(39), 기준 바이어스선(5), 및 금속 배선(59)은 일체로 형성되어 있다. MOS 트랜지스터(4)의 소스 전극(48)은 금속 배선(예컨대, Al-Si 배선)(58)에 의해 수직 판독선(7)과 접속되어 있다. 소스 전극(48), 수직 판독선(7), 및 금속 배선(58)은 일체로 형성되어 있다. 게이트 전극(46)은 폴리실리콘 배선인 수평 신호선(6)에 전기적으로 접속되어 있다. 게이트 전극(46)과 수평 신호선(6)은 일체로 형성되어 있다.
또, 도 1의 (B) 및 (C)에 나타낸 바와 같이, 채널 스토퍼 영역(42)은 공통 접지선(8)에 전기적으로 접속되어 있다. 공통 접지선(8)은 드레인 영역(43) 및 소스 영역(44)에 인가된 전위보다 낮은 전위를 채널 스토퍼 영역(42)에 인가하여 소자들의 상호 분리(소자를 서로 분리)하는 데 사용된다. 공통 접지선(8)은 금속 배선(8a)과 폴리실리콘 배선(8b)으로 구성되어 있다.
다음에, 도 3 내지 도 5와 관련하여, 본 실시예에 따른 적외선 이미지 센서의 제조 방법을 설명한다.
본 실시예의 적외선 이미지 센서의 제조 방법은, 주로 열 절연층 형성 단계, 웰 영역 형성 단계, 게이트 절연막 형성 단계, 온도 검지 소자 형성 단계, 드레인 영역 및 소스 영역 형성 단계, 층간 유전체막 형성 단계, 금속 배선 형성 단계, 패시베이션막 형성 단계, 그리고 공동 형성 단계를 포함한다.
열 절연층 형성 단계는 실리콘 기판(1)의 표면 상에 열 절연층(33)을 형성하도록 되어 있으며, 도 3의 (A)에 나타낸 구조를 제공한다. 열 절연층 형성 단계에서는, 실리콘 기판(1)의 표면의 전체 면 상에 열 절연층(33)을 형성한다. 열 절연층(33)은 미리 정해진 제1 막두께(예컨대, 5000 Å)의 실리콘 산화막(31)과 미리 정해진 제2 막두께(예컨대 2450 Å)의 실리콘 질화막(32)을 포함한다. 예를 들면, 실리콘 기판(1)을 미리 정해진 온도(예컨대, 1100 ℃)로 열산화하여 실리콘 산화막(31)을 형성한다. 이와 같이 하여 형성된 실리콘 산화막(31)의 잔류 응력은 -400 MPa이다. 즉 실리콘 산화막(31)은 압축 응력(잔류 압축 응력)을 가진다. 다음에, LPCVD법으로 실리콘 질화막(32)를 퇴적하고 나서, N2 가스 분위기에서 미리 정해진 어닐 온도(anneal temperature)(예컨대, 1100 ℃)에 의해 어닐링한다. 이로써, 실리콘 질화막(32)이 형성된다. 이와 같이 하여 형성된 실리콘 질화막(32)의 잔류 응력은 1.4 GPa이다. 즉, 실리콘 질화막(32)은 인장 응력(잔류 인장 응력)을 가진다. 그 후, 포토리소그래피 기술 및 에칭 기술을 이용하여, 열 절연층(33) 중 제1 영역(A1) 상에 형성된 부분만을 남기고, 열 절연층(33) 중 제2 영역(A2) 상에 형성된 부분을 제거한다.
열 절연층 형성 단계 후에 웰 영역 형성 단계를 수행한다. 웰 영역 형성 단계는 실리콘 기판(1)의 표면에 웰 영역(41)을 형성하도록 되어 있다. 이어서, 채널 스토퍼 영역 형성 단계를 수행한다. 채널 스토퍼 영역 형성 단계는 실리콘 기판(1)의 표면에서의 웰 영역(41) 내에 채널 스토퍼 영역(42)을 형성하도록 되어 있다.
웰 영역 형성 단계는 실리콘 기판(1)의 표면의 노출된 영역을 미리 정해진 온도로 열산화하여 실리콘 기판(1)의 표면의 원하는 영역 상에 실리콘 산화막(51)을 형성하도록 되어 있다. 그 후, 웰 영역(41)을 형성하기 위한 마스크를 사용하여, 포토리소그래피 기술 및 에칭 기술을 이용하여 실리콘 산화막(51)을 패터닝한다. 이어서, p형 불순물(예컨대, 붕소)의 이온 주입에 이어, 드라이브인 확산(drive-in diffusion)(불순물의 확산)을 행하여, p+형의 웰 영역(41)을 형성한다.
본 실시예에서는, 실리콘 산화막(51)을 열산화 기술에 의해 형성한다. 그러므로, 실리콘 기판(1)의 표면의 제1 영역(A1) 상에는 실리콘 산화막(51)이 형성되지 않는다. 또, 웰 영역 형성 단계에서는 열산화 및 드라이브인 확산을 실리콘 산화막(31)의 형성에 필요한 온도 및 실리콘 질화막(32)의 형성에 필요한 온도 모두, 즉 열 절연층(33)의 형성 온도(본 실시예에서는, 1100℃)를 넘지 않는 온도로 수행한다. 다시 말해, 열 전연층(33)의 온도는 웰 영역 형성 단계의 프로세스 온도를 넘도록 선택된다. 그 결과, 열 절연층(33)의 잔류 응력은 실질적인 변화를 보이지 않는다.
채널 스토퍼 영역 형성 단계는 실리콘 기판(1)의 표면을 미리 정해진 온도로 열 산화하여 실리콘 기판(1)의 원하는 영역에 실리콘 산화막(52)을 형성한다. 그후, 채널 스토퍼 영역(42)를 형성하기 위한 마스크를 사용하여, 포토리소그래피 기술 및 에칭 기술을 이용하여 실리콘 산화막(52)를 패터닝한다. 이어서, p형 불순물(예컨대, 붕소)의 이온 주입에 이어, 드라이브인 확산을 수행하여 p++형의 채널 스토퍼 영역(42)를 형성한다.
본 실시예에서는, 실리콘 산화막(52)을 열산화 시술을 이용하여 형성한다. 그러므로, 실리콘 기판(1)의 표면의 제1 영역(A1) 상에는 실리콘 산화막(52)이 형성되지 않는다. 또, 채널 스토퍼 영역 형성 단계에서의 열 산화 및 드라이브인 확산은 열 절연층(33)의 형성 온도(본 실시예에서는, 1100℃)를 넘지 않는 온도에서 수행된다. 그 결과, 열 절연층(33)의 잔류 응력은 실질적인 변화를 보이지 않는다.
채널 스토퍼 영역 형성 단계 후에, 게이트 절연막 형성 단계, 온도 검지 소자 형성 단계, 게이트/소스/드레인 형성 단계(전술한 드레인 영역 및 소스 영역 형성 단계)를 차례로 수행한다. 이로써 도 3의 (C)에 나타낸 구조를 얻는다.
게이트 절연막 형성 단계는 실리콘 기판(1)의 표면 상에 열 산화를 이용하여 실리콘 산화막(열 산화막)으로 이루어지는 게이트 절연막(45)를 형성도록 되어 있다.
온도 검지 소자 형성 단계는 열 절연층(33) 상에 온도 검지 소자(36)를 형성하도록 되어 있다. 온도 검지 소자 형성 단계는 폴리실리콘층 형성 단계, 폴리실리콘층 패터닝 단계, p형의 폴리실리콘층 형성 단계, 및 n형의 폴리실리콘 형성 단계를 포함한다. 폴리실리콘층 형성 단계 후에 폴리실리콘층 패터닝 단계를 수행한다. 폴리실리콘층 패터닝 단계 후에 p형 폴리실리콘층 형성 단계를 수행한다. p형의 폴리실리콘층 형성 단계 후에 n형의 폴리실리콘 형성 단계를 수행한다.
폴리실리콘층 형성 단계는 실리콘 기판(1)의 표면의 전체면 상에, 미리 정해진 막 두께(예컨대, 3000Å)의 비도핑(non-doped) 폴리실리콘층을 LPCVD법에 의해 형성하도록 되어 있다. 비도핑 폴리실리콘층은 게이트 전극(46), 폴리실리콘 배선(8b), 수평 신호선(6), n형의 폴리실리콘층(34), 및 p형의 폴리실리콘층(35)의 기초로 사용된다.
폴리실리콘층 패터닝 단계에서는, 포토리소그래피 기술 및 에칭 기술을 이용하여, 게이트 전극(46), 폴리실리콘 배선(8b), 수형 신호선(6) 및 폴리실리콘층(34, 35)에 각각 대응하는 부분이 남도록 비도핑 폴리실리콘층을 패터닝한다.
p형 폴리실리콘층 형성 단계는 상기 비도핑 폴리실리콘층 중 p형의 폴리실리콘층(35)에 대응하는 부분에 p형 불순물(예컨대, BF)의 이온 주입에 이어, 드라이브 확산을 수행하여, p형의 폴리실리콘층(35)를 형성하도록 되어 있다. p형의 폴리실리콘층(35)의 잔류 응력은 -300 MPa이다.
n형 폴리실리콘층 형성 단계는 비도핑 폴리실리콘층 중 n형의 폴리실리콘층(34)에 대응하는 부분에 n형 불순물(예컨대, 인)의 이온 주입에 이어, 드라이브 확산을 수행하여, n형의 폴리실리콘층(34)를 형성하도록 되어 있다. n형의 폴리실리콘층(34)의 잔류 응력은 -300 MPa이다.
게이트/소스/드레인 형성 단계는 웰 영역(41) 중 드레인 영역(43) 및 소스 영역(44)을 형성하기 위해 각각 예정된 부분을 포함하여 비도핑 폴리실리콘층 중 게이트 전극(46), 폴리실리콘 배선(8b), 및 수평 신호선(6)에 각각 대응하는 부분에 n형 불순물(예컨대, 인)의 이온 주입을 수행하도록 되어 있다. 그 후에, 드라이브 확산을 수행하여 게이트 전극(46), 폴리실리콘 배선(8b), 수평 신호선(6), 드레인 영역(43), 및 소스 영역(44)을 형성한다. 게이트/소스/드레인 형성 단계에서는, 비도핑 폴리실리콘층 중 게이트 전극(46)이 되는 부분이 이온 주입 동안에 게이트 전극(46) 아래의 영역에 n형 불순물이 이온 주입되는 것을 방지하는 마스크 역할을 한다. 즉, 게이트/소스/드레인 형성 단계에서는, 주지의 자기 정렬 기술(self alignment technique)을 이용하여 드레인 영역(43) 및 소스 영역(44)을 형성한다.
본 실시예에서는, 각 단계(게이트 절연막 형성 단계, 폴리실리콘층 형성 단계, 폴리실리콘층 패터닝 단계, p형 폴리실리콘층 형성 단계, n형 폴리실리콘층 형성 단계, 게이트/소스/드레인 형성 단계)에서의 프로세스 온도를, 열 절연층(33)의 형성 온도(본 실시예에서는, 1100℃)를 넘지 않도록 선택한다. 그 결과, 열 절연층(33)의 잔류 응력은 실질적인 변화를 보이지 않는다.
게이트/소스/드레인 형성 단계 후, 층간 유전체막 형성 단계를 수행하고, 이어서 접촉 구멍 형성 단계를 수행함으로써, 도 4의 (A)에 나타낸 구조를 얻는다.
층간 유전체막 형성 단계는 실리콘 기판(1)의 표면 위에 층간 유전체막(49)을 형성하도록 되어 있다. 특히, 층간 유전체막 형성 단계에서는, 실리콘 기판(1)의 표면 위에 미리 정해진 막 두께/예컨대, 650OÅ)의 BPSG막(49A)(도 7의 (B) 참조)을 CVD법에 의해 퇴적시키고 나서, 퇴적된 BPSG막(49A)을 미리 정해진 온도(예컨대, 8OO℃)로 리플로우하여 평탄화된(planarized) 층간 유전체막(49)(도 7의 (C) 참조)을 형성한다.
접촉 구멍 형성 단계는 포토리소그래피 기술 및 에칭 기술을 이용하여 층간 유전체막(49) 내에 접촉 구멍(49a 내지 49e)를 형성한다.
접촉 구멍 형성 단계 후, 온도 검지 소자(36)을 MOS 트랜지스터(4)와 접속시키도록 구성된 금속 배선(57)을 형성하는 금속 배선 형성 단계를 수행함으로써, 도 4의 (B)에 나타낸 구조를 얻는다.
금속 배선 형성 단계는 금속막 형성 단계, 및 금속막 형성 단계 후에 수행되는 금속막 패터닝 단계를 포함한다.
금속막 형성 단계는 실리콘 기판(1)의 표면의 전체면 상에 미리 정해진 막두께(예컨대, 1 ㎛)의 금속막을 스퍼터링법을 이용하여 형성한다. 상기 금속막은 각 전극(37, 38, 39), 드레인 전극(47), 소스 전극(48), 각 금속 배선(8a, 57, 58, 59), 및 각 패드(9)의 기초가 된다.
금속막 패터닝 단계는 포토리소그래피 기술 및 에칭 기술을 이용하여 금속막을 패터닝함으로써 각 전극(37, 38, 39), 드레인 전극(47), 소스 전극(48), 각 금속 배선(8a, 57, 58, 59), 및 각 패드(9)를 형성하도록 되어 있다. 금속막 패터닝 단계에서는, 금속막을 RIE에 의해 에칭한다.
금속막 패터닝 단계의 후, 패시베이션막 형성 단계를 수행함으로써, 도 4의 (C)에 나타낸 구조를 얻는다.
패시베이션막 형성 단계는 실리콘 기판(1)의 표면 전체 위에(즉, 층간 유전체막(49) 상에) 패시베이션막(60)을 CVD법에 의해 형성하도록 되어 있다. 패시베이션막(60)은 미리 정해진 막 두께(예컨대, 0.2 ㎛)의 PSG막과 미리 정해진 막 두께(예컨대, 0.2 ㎛)의 NSG막을 포함하는 적층막이다.
패시베이션막 형성 단계 후, 적층 구조부 패터닝 단계를 수행함으로써, 도 5의 (A)에 나타낸 구조를 얻는다.
적층 구조부 패터닝 단계는 열 절연층(33), 열 절연층(33) 상에 형성된 온도 검지 소자(36), 열 절연층(33)의 표면 위에 온도 검지 소자(36)을 덮도록 형성된 층간 유전체막(49), 및 층간 유전체막(49) 상에 형성된 패시베이션막(60)으로 구성된 적층체(적층 구조부)를 패터닝함으로써 적외선 검출 소자(3)(적외선 흡수부(302), 각 빔부(303), 및 지지부(301)로 구성된 구조체)를 형성하도록 되어 있다. 또, 적층 구조부 패터닝 단계는 적층 구조부를 두께 방향으로 관통하고 적외선 흡수부(302)와 지지부(301)를 분리하는 복수(본 실시예에서는, 2개)의 슬릿(13)을 형성하는 단계를 포함한다. 이 슬릿(13)의 형성에 의해 상기 구조체를 완성한다.
적층 구조부 패터닝 단계 후에, 개구부(opening) 형성 단계를 수행하고, 이어서 공동 형성 단계를 행함으로써, 도 5의 (B)에 나타낸 구조의 화소를 포함하는 적외선 이미지 센서를 얻는다.
개구부 형성 단계는 포토리소그래피 기술 및 에칭 기술을 이용하여 개구부(도시되지 않음)를 형성하도록 구성되어 있다. 각각의 개구는 대응하는 패드(9)을 노출시키도록 구성되어 있다. 개구부 형성 단계에서는, RIE에 의해 개구를 형성한다.
공동 형성 단계에서 슬릿(13, 13) 내로 에칭액을 주입하여 실리콘 기판(1) 내에 공동(11)을 형성한다. 다시 말해, 공동 형성 단계에서는 슬릿(13, 13)을 에칭액 도입 도관으로 사용한다. 공동 형성 단계에서는, 에칭액으로서 알칼리계 용액(본 실시예에서는, TMAH)을 채용한다.
그리고, 열 절연층 형성 단계에서 공동 형성 단계까지의 모든 단계는 웨이퍼 레벨로 수행된다. 그러므로, 공동 형성 단계가 종료된 후에는, 적외선 이미지 센서들을 서로 분리하는 분리 단계를 수행한다.
또, 전술한 설명으로부터 알 수 있는 바와 같이, MOS 트랜지스터(4)의 제조 방법에 관련하여서는, 주지의 일반적인 M0S 트랜지스터의 제조 방법을 채용하고 있다. 즉, 기본 단계들(예컨대, 열산화에 의한 열 산화막의 형성 단계, 포토그래피 기술 및 에칭 기술에 의한 열 산화막의 패터닝 단계, 이온 주입 단계, 및 드라이브인 확산)을 반복함으로써, 웰 영역(41), 채널 스토퍼 영역(42), 드레인 영역(43), 및 소스 영역(44)을 형성한다.
이상 설명한 바와 같이, 본 실시예의 적외선 이미지 센서의 제조 방법은, 열 절연층 형성 단계, 웰 영역 형성 단계, 게이트 절연막 형성 단계, 온도 검지 소자 형성 단계, 드레인 영역 및 소스 영역 형성 단계, 층간 유전체막 형성 단계, 패시베이션막 형성 단계, 및 공동 형성 단계를 포함한다. 열 절연층 형성 단계는 실리콘 기판(1)의 표면의 제1 영역(A1) 위에 열 전연층(33)을 형성하는 단계로 규정되어 있다. 열 전열층(33)은 정해진 압축 응력을 가지는 실리콘 산화막(31)과 정해진 인장 응력을 가지는 실리콘 질화막(32)을 포함한다. 열 절연층 형성 단계 후의 웰 영역 형성 단계는 실리콘 기판(1)의 표면의 제2 영역(A2)에 형성된 제1 도전형(p+형)의 웰 영역(41)을 형성하는 단계로 규정되어 있다. 웰 영역 형성 단계 후의 게이트 절연막 형성 단계는 실리콘 기판(1)의 표면을 열 산화하여 게이트 절연막(45)을 형성하는 단계로 규정되어 있다. 게이트 절연막 형성 단계 후의 온도 검지 소자 형성 단계는 열 절연층(33) 상에 온도 변화를 검지하도록 구성된 온도 검지 소자(36)를 형성하는 단계로 규정되어 있다. 온도 검지 소자 형성 단계 후의 드레인 영역 및 소스 영역 형성 단계는 웰 영역(41) 내에 드레인 영역(43) 및 소스 영역(44)를 형성하는 단계로 규정되어 있다. 드레인 영역 및 소스 영역 형성 단계 후의 층간 유전체막 형성 단계는 실리콘 기판(1)의 표면 위에 층간 유전체막(49)를 형성하는 단계로 규정되어 있다. 층간 유전체막 형성 단계 후의 패시베이션막 형성 단계는 층간 유전체막(49) 상에 패시베이션막(60)을 형성하는 단계로 규정되어 있다. 패시베이션막 형성 단계 후의 공동 형성 단계는 실리콘 기판(1) 내에 공동(11)을 형성하는 단계로 규정되어 있다.
본 실시예의 적외선 이미지 센서의 제조 방법에서는, M0S 트랜지스터(4)를 형성하기 전에, 실리콘 산화막(31) 상에 실리콘 질화막(32을 형성함으로써 열 절연층(33)을 완성한다. 시형성한다. 실리콘 산화막(31)과는 달리, 실리콘 질화막(32)은 산화되기 어렵다.
본 실시예의 적외선 이미지 센서의 제조 방법에 따르면, M0S 트랜지스터(4)의 제조 프로세스에서 열산화를 수행하지만, 열 절연층(33)의 표면이 열산화되는 것을 방지할 수 있다. 그 결과, 열 절연층(33)의 막 두께와 막 구성 중 적어도 하나의 변화로부터 자유로울 수 있다. 또한, 압축 응력을 가지는 실리콘 산화막(31) 상에 인장 응력을 가지는 실리콘 산화막(31)을 적층하여 열 절연층(33)을 완성하기 때문에, 적외선 검출 소자(3)을 얇게 하면서도 적외선 검출 소자(3)의 적외선 흡수부(302) 및 각각의 빔부(301)가 휘어지지 않도록 할 수 있는 적외선 이미지 센서를 만들 수 있다. 또, 본 실시예에서는, 온도 검지 소자(36)의 열전 재료(thermoelectirc material)가 폴리실리콘이므로, 본 실시예의 방법은 MOS 트랜지스터(4)의 제조 방법으로 적합하다. 그러므로, 적외선 이미지 센서의 제조 방법의 단계 수를 감소시키는 것이 가능하다.
또, 본 실시예의 적외선 이미지 센서에서는, MOS 트랜지스터(4)의 형성에 사용되는 제2 영역(A2)을 제외한 실리콘 기판(1)의 표면 상에 실리콘 질화막(32)을 형성한다. 그러므로, 전술한 바와 같이, 열 절연층(33)의 형성 후에 MOS 트랜지스터(4)의 웰 영역(41), 게이트 절연막(45), 드레인 영역(43), 및 소스 영역(44)를 형성하도록 한 제조 프로세스를 채용하면, 그렇지 않은 경우에 MOS 트랜지스터(4)의 제조 프로세스 중에 발생할 수 있는 열 절연층(33)의 산화를 방지할 수 있다. 그 결과, 열 절연층(33)의 막 두께와 막 구성 중 적어도 하나의 변화로부터 자유로울 수 있다. 또한, 열 절연층(33)은 압축 응력을 가지는 실리콘 산화막(31)과, 인장 응력을 가지고 실리콘 산화막(31) 상에 형성된 실리콘 질화막(32)을 포함한다. 그러므로, 일반적인 방법으로 M0S 트랜지스터(4)를 형성하더라도, 적외선 검출 소자(3)을 얇게 하면서도 적외선 검출 소자(3)가 휘어지지 않도록 할 수 있다. 그리고, 본 실시예의 적외선 이미지 센서에서는, 제2 영역(A2) 상에는 실리콘 질화막(32)을 형성하지 않는다. 그러나, 실리콘 질화막(32)은 적어도 MOS 트랜지스터(4)의 웰 영역(41)의 두께 방향에 대한 투영 영역(projected area)을 제외한 부분에 실리콘 기판(1)의 표면 위에 형성될 수 있다(즉, 실리콘 질화막은 두께 방향으로 웰 영역(41)과 중첩되지 않도록 형성될 수 있다).
또, 적외선 검출 소자(3)는 다음 식 (1) 및 식 (2)를 모두 충족시키도록 형성된다.
Figure pct00003
Figure pct00004
위 식에서, y는 적외선 검출 소자(3)의 두께 방향에 따른 방향(도 1의 (C)에서의 상하 방향)에서의 적외선 검출 소자(3)의 중심으로부터의 거리를 나타내고, σm(y)는 적외선 검출 소자(3)의 응력을 나타내며, t는 적외선 검출 소자(3)의 두께를 나타낸다.
본 실시예에서는, 식 (1) 및 식 (2)를 충족시키도록 적외선 검출 소자(3)의 형성 조건을 선택한다. 특히, 식 (1)을 충족시키는 경우, 적외선 검출 소자(3)의 잔류 응력을 영(zero)으로 감소시킬 수 있다. 또 식 (2)을 충족시키는 경우, 적외선 검출 소자(3)의 벤딩 모멘트를 영(zero)으로 감소시킬 수 있다. 그러므로, 적외선 검출 소자(3)의 휘어짐을 방지할 수 있다.
도 6의 (A)에 나타낸 바와 같이, 적외선 검출 소자(3)는 실리콘 산화막(31), 실리콘 질화막(32), 폴리실리콘층(35)(또는 폴리실리콘층(34)), 및 SG막(61))이 차례로 적층된 적층 구조를 가지고 있다. SG(Silicate Glass)막(61)은 BPSG막으로 이루어지는 층간 유전체σ막(49), 및 NSG막/PSG막으로 이루어지는 패시베이션막(60)을 포함하는 적층막이다.
그러므로, 위의 식 (1) 및 식 (2)는 아래의 식 (3) 및 식 (4)와 같이 각각 고쳐쓸 수 있다. 아래의 식 (3) 및 식 (4)에 있어, σ1(y)는 실리콘 산화막(31)의 응력을 나타내고, σ2(y)는 실리콘 질화막(32)의 응력을 나타내며, σ3(y)는 폴리실리콘층(35)의 응력을 나타내고, σ4(y)는 SG막(61)의 응력을 나타낸다. 또, t1은 실리콘 산화막(31)의 두께를 나타내고, t2는 실리콘 질화막(32)의 두께를 나타내며, t3은 폴리실리콘층(35)의 두께를 나타내고, t4는 SG막(61)의 두께를 나타낸다. 또, t = t1 + t2 + t3 + t4이다.
Figure pct00005
Figure pct00006
또, 본 실시예의 적외선 이미지 센서의 제조 방법은 열 절연층 형성 단계에서의 열 절연층(33)의 형성 온도(즉, 실리콘 산화막(31)의 형성 온도와 실리콘 질화막(32)의 형성 온도 중 낮은 온도)를, 열 절연층 형성 단계 이후에 수행되는 모든 단계의 임의의 프로세스 온도보다 높게 선택된다(본 실시예에서는, 열 절연층(33)의 형성 온도는 1100 ℃이다. 요컨대, 본 방법은 열 절연층 형성 단계 이후, 실리콘 산화막(31)을 실리콘 산화막(31)의 형성에 필요한 온도보다 낮게 유지하고 실리콘 질화막(32)을 실리콘 질화막(32)의 형성에 필요한 온도보다 낮게 유지하는 단계를 포함한다. 그러므로, 실리콘 산화막(31) 및 실리콘 질화막(32) 각각의 두께 및 응력은, 그렇지 않은 경우의 열 절연층 형성 단계 이후의 후속 단계의 프로세스 온도로 인한 악영향을 받지 않을 수 있다. 그 결과, 적외선 검출 소자(3)의 휨을 확실하게 방지할 수 있다.
본 실시예의 적외선 이미지 센서의 제조 방법과 관련하여, 웰 영역 형성 단계에서는, 도 7의 (A)에 나타낸 바와 같이, 제2 영역(A2)에 인접하는 열 절연층(53)을 실리콘 기판(1)의 표면 상에 형성한다. 열 산화막(531)은 전술한 실리콘 산화막(51) 및 실리콘 산화막(52)을 포함한다.
도 7의 (A)에 나타낸 바와 같이, 이 열 산화막(53)과 열 절연층(33)의 경계 부분(55)에는 단차가 생긴다. 다시 말해, 열 산화막(53)과 열 절연층(33) 사이에 계단(step)이 생긴다.
전술한 바와 같이, 층간 유전체막 형성 단계에서는, 도 7의 (B)에 나타낸 바와 같이, 실리콘 기판(1)의 표면 위에 BPSG막(49A)을 퇴적시키고 나서 리플로우함으로써 층간 유전체막(49)을 형성하고 있다. 이와 같이 하면, 도 7의 (C)에 나타낸 바와 같이 평탄화된 층간 유전체막(49)를 형성할 수 있다. 평탄화된 층간 유전체막(49) 상에, 도 7의 (D)에 나타낸 바와 같이 금속 배선(57)을 형성한다.
그러므로, 본 실시예의 적외선 이미지 센서의 제조 방법에 따르면, 층간 유전체막(49)의 평탄성을 향상시킬 수 있으므로, 금속 배선(57)이 부분적으로 너무 얇아져 단선되는 것을 방지할 수 있고, 열 스트레스 등에 의해 단선되는 것을 방지할 수 있다.
(실시예 2)
본 실시예의 적외선 이미지 센서는 오목부(56)를 포함하고 있는 점에서 제1 실시예의 적외선 이미지 센서와 상이하다. 그리고, 본 실시예의 적외선 이미지 센서와 제1 실시예의 적외선 이미지 센서의 공통되는 구성에는 동일한 도면부호를 부여하고 필요하다고 생각되면 그 설명을 생략한다.
본 실시예의 적외선 이미지 센서의 제조 방법에서는, 웰 영역 형성 단계 후에, 오목부 형성 단계에 이어서 층간 유전체막 형성 단계를 수행함으로써, 도 8에 나타낸 구조를 얻는다.
오목부 형성 단계는 포토리소그래피 기술 및 에칭 기술을 이용하여 도 9의 (B)에 나타낸 바와 같이, 단차를 감소시키기 위한 오목부(56)를 형성하는 단계로 규정되어 있다. 오목부(56)는 열 절연층(33) 및 열 산화막(53)의 경계 부분(55)(도 9의 (A) 참조)을 따라 형성된다. 또, 오목부(56)의 깊이는 열 절연층(33)과 열 산화막(53)의 단차보다 작게 형성된다.
제1 실시예와 마찬가지로, 오목부 형성 단계 후의 층간 유전체막 형성 단계는, 도 9의 (C)에 나타낸 바와 같이 실리콘 기판(1)의 표면 위에에 BPSG막(49A)을 퇴적시키고 나서 리플로우함으로써 도 9의 (D)에 나타낸 바와 같은 평탄화된 층간 유전체막(49)을 형성하는 단계로 규정되어 있다.
층간 유전체막 형성 단계 후에, 금속 배선(57)을 형성하는 금속 배선 형성 단계를 수행함으로써, 도 9의 (E)에 나타낸 구조를 얻는다.
이상 설명한 본 실시예의 적외선 이미지 센서의 제조 방법에서는, 웰 영역 형성 단계 후, 그리고 층간 유전체막 형성 단계 전에, 열 절연층(33)과 열 산화막(53)의 경계 부분(55)에, 오목부(56)의 깊이가 열 절연층(33)과 열 산화막(53)의 단차보다 작도록 오목부(56)를 형성한다.
본 실시예의 적외선 이미지 센서의 제조 방법에 따르면, 제1 실시예에 비해 층간 유전체막(49)의 평탄성을 더욱 향상시킬 수 있으므로, 금속 배선(57)이 부분적으로 너무 얇아지는 것을 방지하여 금속 배선의 단선을 확실하게 방지할 수 있으며, 과도한 열 스트레스에 의한 단선도 확실하게 방지할 수 있다.
또, 본 실시예의 적외선 이미지 센서는 열 절연층(33)과 열 산화막(53)의 경계 부분(55)에 형성된 오목부(56), 오목부(56)을 덮는 층간 유전체막(49), 및 층간 유전체막(49) 상에 형성된 금속 배선(57)을 포함한다. 층간 유전체막(49)은 실리콘 기판(1)의 표면 위에 퇴적된 BPSG막(49A)을 리플로우함으로써 형성된다.
이와 같은 본 실시예의 적외선 이미지 센서에 따르면, 제1 실시예에 비해 층간 유전체막(49)의 평탄성을 더욱 향상시킬 수 있으므로, 금속 배선(57)의 두께가 부분적으로 너무 얇아지는 것을 방지하여 금속 배선의 단선을 확실히 방지할 수 있으며, 또한 과도한 열 스트레스에 의한 단선도 확실히 방지할 수 있다.

Claims (8)

  1. 적외선 이미지 센서의 제조 방법으로서,
    상기 이미지 센서는,
    실리콘 기판; 및
    상기 실리콘 기판의 표면 위에 형성된 복수의 셀을 포함하고,
    상기 복수의 셀 각각은 적외선을 검출하도록 구성된 적외선 검출 소자, 및 상기 적외선 검출 소자에 인접하여 배치되고 상기 적외선 검출 소자의 출력을 판독하도록 구성된 M0S 트랜지스터를 포함하며,
    상기 실리콘 기판은 상기 복수의 셀의 상기 적외선 검출 소자에 각각 대응하는 부위에 열 절연용의 공동을 구비하고,
    상기 적외선 검출 소자 각각은 상기 실리콘 기판의 상기 표면 위에 형성된 열 절연층, 및 상기 열 절연층 상에 형성된 온도 검지 소자를 포함하며,
    상기 열 절연층은 상기 실리콘 기판의 상기 표면 상에 형성된 열 절연용의 실리콘 산화막, 및 상기 실리콘 산화막 상에 형성된 열 절연용의 실리콘 질화막을 포함하고, 상기 실리콘 산화막은 압축 응력을 가지고, 상기 실리콘 질화막은 인장 응력을 가지며,
    상기 온도 검지 소자는 적외선을 흡수하여 적외선의 흡수로 인한 온도 변화를 검지하도록 구성되고,
    상기 M0S 트랜지스터는 상기 실리콘 기판의 상기 표면 내에 형성된 제1 도전형의 웰 영역, 상기 웰 영역 내에 형성된 제2 도전형의 드레인 영역, 상기 웰 영역 내에서 상기 드레인 영역으로부터 이격되어 형성된 제2 도전형의 소스 영역, 상기 드레인 영역과 상기 소스 영역 사이에 형성된 상기 웰 영역의 부위 상에 형성된 게이트 절연막을 포함하며,
    상기 방법은,
    상기 실리콘 기판의 상기 표면의 제1 영역 위에 상기 열 절연층을 형성하는 열 절연층 형성 단계;
    상기 열 절연층 형성 단계 후에 상기 실리콘 기판의 상기 표면의 제2 영역에 상기 웰 영역을 형성하는 웰 영역 형성 단계;
    상기 웰 영역 형성 단계 후에 상기 실리콘 기판의 상기 표면의 열 산화에 의해 상기 게이트 절연막을 형성하는 게이트 절연막 형성 단계;
    상기 게이트 절연막 형성 단계 후에 상기 온도 검지 소자를 형성하는 온도 검지 소자 형성 단계;
    상기 온도 검지 소자 형성 단계 후에 상기 드레인 영역 및 상기 소스 영역을 형성하는 드레인 영역 및 소스 영역 형성 단계; 및
    상기 드레인 영역 및 소스 영역 형성 단계 후에 상기 공동을 형성하는 공동 형성 단계
    를 포함하는 적외선 이미지 센서의 제조 방법.
  2. 제1항에 있어서,
    상기 드레인 영역 및 소스 영역 형성 단계 후, 상기 공동 형성 단계 전에, 상기 실리콘 기판의 상기 표면 위에 BPSG막을 퇴적시키고 나서 리플로우함으로써, 상기 실리콘 기판의 상기 표면 위에 층간 유전체막을 형성하는 층간 유전체막 형성 단계;
    상기 층간 유전체막 형성 단계 후, 상기 공동 형성 단계 전에, 상기 온도 검지 소자를 상기 M0S 트랜지스터에 전기적으로 접속하는 금속 배선을 형성하는 금속 배선 형성 단계; 및
    상기 금속 배선 형성 단계 후, 상기 공동 형성 단계 전에, 상기 층간 유전체막 상에 패시베이션막을 형성하는 패시베이션막 형성 단계
    를 더 포함 적외선 이미지 센서의 제조 방법.
  3. 제2항에 있어서,
    상기 웰 영역 형성 단계 후, 상기 층간 유전체막 형성 단계 전에, 오목부를 형성하는 오목부 형성 단계를 더 포함하고,
    상기 웰 영역 형성 단계는 상기 제2 영역 상에 상기 열 절연층과 인접하는 열 산화막을 형성하는 단계를 포함하고,
    상기 오목부 형성 단계는 상기 열 절연층과 상기 열 산화막의 경계 부분에, 상기 열 절연층과 상기 열 산화막의 단차보다 작은 깊이의 상기 오목부를 형성하는 단계를 포함하는, 적외선 이미지 센서의 제조 방법.
  4. 제1항에 있어서,
    아래의 두 식:
    Figure pct00007

    Figure pct00008

    을 충족시키는 상기 적외선 검출 소자를 형성하는 단계를 더 포함하며,
    위 식에서, y는 상기 적외선 검출 소자의 두께 방향으로 정렬된 방향에 따른 상기 적외선 검출 소자의 중심으로부터의 거리를 나타내고,
    σm(y)는 상기 적외선 검출 소자의 응력을 나타내고,
    t는 상기 적외선 검출 소자의 두께를 나타내는, 적외선 이미지 센서의 제조 방법.
  5. 제1항에 있어서,
    상기 열 절연층 형성 단계 후에, 상기 실리콘 산화막의 온도를 실리콘 산화막의 형성에 필요한 온도보다 낮게 유지하고, 상기 실리콘 질화막의 온도를 실리콘 질화막의 형성에 필요한 온도보다 낮게 유지하는 단계를 더 포함하는 적외선 이미지 센서의 제조 방법.
  6. 실리콘 기판; 및
    상기 실리콘 기판의 표면 위에 형성된 복수의 셀을 포함하고,
    상기 복수의 셀 각각은 적외선을 검출하도록 구성된 적외선 검출 소자, 및 상기 적외선 검출 소자에 인접하여 배치되고 상기 적외선 검출 소자의 출력을 판독하도록 구성된 M0S 트랜지스터를 포함하며,
    상기 실리콘 기판은 상기 복수의 셀의 상기 적외선 검출 소자에 각각 대응하는 부위에 열 절연용의 공동을 구비하고,
    상기 적외선 검출 소자 각각은 상기 실리콘 기판의 상기 표면 위에 형성된 열 절연층, 및 상기 열 절연층 상에 형성된 온도 검지 소자를 포함하며,
    상기 열 절연층은 상기 실리콘 기판의 상기 표면 상에 형성된 열 절연용의 실리콘 산화막, 및 상기 실리콘 산화막 상에 형성된 열 절연용의 실리콘 질화막을 포함하고, 상기 실리콘 산화막은 압축 응력을 가지고, 상기 실리콘 질화막은 인장 응력을 가지며,
    상기 온도 검지 소자는 적외선을 흡수하여 적외선의 흡수로 인한 온도 변화를 검지하도록 구성되고,
    상기 M0S 트랜지스터는 상기 실리콘 기판의 상기 표면 내에 형성된 제1 도전형의 웰 영역, 상기 웰 영역 내에 형성된 제2 도전형의 드레인 영역, 상기 웰 영역 내에서 상기 드레인 영역으로부터 이격되어 형성된 제2 도전형의 소스 영역, 상기 드레인 영역과 상기 소스 영역 사이에 형성된 상기 웰 영역의 부위 상에 형성된 게이트 절연막을 포함하며,
    상기 실리콘 질화막은 상기 실리콘 질화막은 두께 방향으로 상기 웰 영역과 중첩되지 않도록 형성되는,
    적외선 이미지 센서.
  7. 제6항에 있어서,
    상기 실리콘 기판의 상기 표면 위에 상기 열 절연층과 인접하여 형성된 열 산화막;
    상기 실리콘 기판의 상기 표면 위에 상기 열 절연층 및 상기 열 산화막 사이의 경계 부분을 덮도록 형성된 층간 유전체막; 및
    상기 층간 유전체막 상에 형성되어 상기 온도 검지 소자를 상기 M0S 트랜지스터에 전기적으로 접속하는 금속 배선
    을 포함하고,
    상기 층간 유전체막은 상기 실리콘 기판의 상기 표면 위에 퇴적된 BPSG막을 리플로우함으로써 형성되는, 적외선 이미지 센서.
  8. 제6항에 있어서,
    상기 실리콘 기판의 상기 표면 위에 상기 열 절연층과 인접하여 형성된 열 산화막;
    상기 열 절연층과 상기 열 산화막의 경계 부분에 형성된 오목부;
    상기 실리콘 기판의 상기 표면 위에 상기 오목부 덮도록 형성된 층간 유전체막; 및
    상기 층간 유전체막 상에 형성되어 상기 온도 검지 소자를 상기 M0S 트랜지스터에 전기적으로 접속하는 금속 배선
    을 포함하고,
    상기 층간 유전체막은 상기 실리콘 기판의 상기 표면 위에 퇴적된 BPSG막을 리플로우함으로써 형성되는, 적외선 이미지 센서.
KR1020117003487A 2008-07-25 2009-07-24 적외선 이미지 센서의 제조 방법 및 적외선 이미지 센서 KR20110028662A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-192751 2008-07-25
JP2008192751 2008-07-25

Publications (1)

Publication Number Publication Date
KR20110028662A true KR20110028662A (ko) 2011-03-21

Family

ID=41570400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117003487A KR20110028662A (ko) 2008-07-25 2009-07-24 적외선 이미지 센서의 제조 방법 및 적외선 이미지 센서

Country Status (7)

Country Link
US (1) US20110127584A1 (ko)
EP (1) EP2312286A4 (ko)
JP (1) JP2010048803A (ko)
KR (1) KR20110028662A (ko)
CN (1) CN102105768B (ko)
TW (1) TW201023352A (ko)
WO (1) WO2010010940A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5771900B2 (ja) * 2010-03-26 2015-09-02 セイコーエプソン株式会社 熱型光検出器、熱型光検出装置及び電子機器
JP6131520B2 (ja) 2012-02-06 2017-05-24 三菱マテリアル株式会社 赤外線センサ装置
US10119865B2 (en) * 2013-06-10 2018-11-06 Panasonic Intellectual Property Management Co., Ltd. Infrared sensor having improved sensitivity and reduced heat generation
KR101579100B1 (ko) * 2014-06-10 2015-12-22 엘지전자 주식회사 차량용 어라운드뷰 제공 장치 및 이를 구비한 차량
RU2671295C1 (ru) * 2017-08-17 2018-10-30 Общество с ограниченной ответственностью "ГрафИмпресс" Ячейка термопарного приемника ик изображения
CN110047862B (zh) * 2019-04-29 2021-04-30 上海华力微电子有限公司 Cmos图像传感器的形成方法
CN112591706B (zh) * 2020-12-03 2024-02-23 杭州士兰集昕微电子有限公司 集成cmos电路的热电堆传感器系统及其制造方法
CN114242720A (zh) * 2021-12-13 2022-03-25 厦门市三安集成电路有限公司 一种氮化物器件和cmos器件集成结构及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3850687A (en) * 1971-05-26 1974-11-26 Rca Corp Method of densifying silicate glasses
US5094900A (en) * 1990-04-13 1992-03-10 Micron Technology, Inc. Self-aligned sloped contact
US5100479A (en) * 1990-09-21 1992-03-31 The Board Of Regents Acting For And On Behalf Of The University Of Michigan Thermopile infrared detector with semiconductor supporting rim
US5059543A (en) * 1990-09-21 1991-10-22 The Board Of Regents Acting For And On Behalf Of The University Of Michigan Method of manufacturing thermopile infrared detector
JPH04356979A (ja) * 1991-05-27 1992-12-10 Matsushita Electric Works Ltd 赤外線センサ
JP3470546B2 (ja) * 1997-02-25 2003-11-25 松下電工株式会社 赤外線検出器
JP4089033B2 (ja) * 1998-09-25 2008-05-21 松下電工株式会社 センサ
US20040224459A1 (en) * 1999-07-07 2004-11-11 Matsushita Electric Industrial Co., Ltd. Layered structure, method for manufacturing the same, and semiconductor element
JP2002124708A (ja) * 2000-08-09 2002-04-26 Matsushita Electric Ind Co Ltd 薄膜形成方法、高誘電体容量形成方法、誘電ボロメータおよび赤外線検出素子
US6793389B2 (en) * 2002-02-04 2004-09-21 Delphi Technologies, Inc. Monolithically-integrated infrared sensor
JP3698679B2 (ja) * 2002-03-27 2005-09-21 株式会社日立製作所 ガス流量計及びその製造方法
JP4040548B2 (ja) * 2003-07-25 2008-01-30 株式会社東芝 赤外線撮像素子
JP4356979B2 (ja) * 2003-12-25 2009-11-04 日本輸送機株式会社 サヤフォーク
JP4661207B2 (ja) * 2004-12-20 2011-03-30 日産自動車株式会社 赤外線センサの製造方法
CN101460816B (zh) * 2006-05-25 2011-07-13 松下电工株式会社 红外传感器

Also Published As

Publication number Publication date
EP2312286A4 (en) 2012-08-08
CN102105768B (zh) 2012-11-07
CN102105768A (zh) 2011-06-22
US20110127584A1 (en) 2011-06-02
WO2010010940A1 (ja) 2010-01-28
TW201023352A (en) 2010-06-16
JP2010048803A (ja) 2010-03-04
EP2312286A1 (en) 2011-04-20

Similar Documents

Publication Publication Date Title
KR20110028662A (ko) 적외선 이미지 센서의 제조 방법 및 적외선 이미지 센서
JP6291760B2 (ja) 熱電対、サーモパイル、赤外線センサー及び赤外線センサーの製造方法
US10199409B2 (en) Trench between stacked semiconductor substrates making contact with source-drain region
JP2002343942A (ja) 半導体メモリ装置及びその製造方法
KR101350577B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2007526643A (ja) 極めて小さな寸法の読出し用ダイオードを備えた集積回路
US20220059587A1 (en) Method and image sensor with vertical transfer gate and buried backside-illuminated photodiodes
JP5261102B2 (ja) 赤外線センサおよび赤外線センサモジュール
JP3672516B2 (ja) 赤外線センサ装置及びその製造方法
US20030132367A1 (en) Solid state image pickup device with polysilicon transfer electrodes
JP2013003017A (ja) 赤外線センサの製造方法
TW200921904A (en) Non-volatile memory and the manufacturing method thereof
KR100497333B1 (ko) 박막트랜지스터 구조를 갖는 감지기용 픽셀 어레이 및 그 제조방법
JP5081116B2 (ja) 赤外線センサおよび赤外線センサモジュール
JP5669654B2 (ja) 赤外線撮像素子の製造方法および赤外線撮像素子
JP2010249779A (ja) 赤外線センサ
JP2010249780A (ja) 赤外線センサおよびその製造方法
JP2012253224A (ja) 固体撮像装置およびその製造方法
JP2013051233A (ja) 熱電変換デバイス
KR100497334B1 (ko) 박막트랜지스터 구조를 갖는 적외선 감지기용 픽셀 어레이 및 그 제조 방법
KR20230073048A (ko) 이용자의 키에 따른 포그토출구의 자동각도 조절장치
JP5624347B2 (ja) 赤外線センサおよびその製造方法
JP5261447B2 (ja) 赤外線センサ
JP2013051232A (ja) 熱電変換デバイス
JP2012112666A (ja) 赤外線センサの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee