KR20110010127A - 플라즈마 디스플레이 패널의 구동 회로 및 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 패널의 구동 회로 및 플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20110010127A
KR20110010127A KR1020107028690A KR20107028690A KR20110010127A KR 20110010127 A KR20110010127 A KR 20110010127A KR 1020107028690 A KR1020107028690 A KR 1020107028690A KR 20107028690 A KR20107028690 A KR 20107028690A KR 20110010127 A KR20110010127 A KR 20110010127A
Authority
KR
South Korea
Prior art keywords
sustain
voltage
electrode
circuit
period
Prior art date
Application number
KR1020107028690A
Other languages
English (en)
Inventor
야스히로 아라이
도시카즈 와카바야시
사토시 고미나미
마스미 이즈치
준코 마츠시타
히로야스 마키노
히데키 나카타
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20110010127A publication Critical patent/KR20110010127A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

복수의 유지 전극(SU1∼SU2160)이 제1 및 제2유지 전극 그룹(UG1, UG2)으로 분할된 플라즈마 디스플레이 패널을 구동하는 유지 전극 구동 회로(44)에 있어서, 제1 및 제2소정 전압 인가 회로(90a, 90b)는 제1소정 전압(Ve2)을 제1 및 제2전극 경로(RG1, RG2)에 각각 인가한다. 전압 선택 회로(100)는 제2소정 전압(Vs) 및 제3소정 전압(Ve1) 중 어느 한쪽을 선택하고, 선택 전압(V3)을 생성한다. 제1 및 제2유지 펄스 발생 회로(80a, 80b)는 상기 선택 전압(V3)이 상기 제2소정 전압(Vs)인 경우, 상기 제2소정 전압(Vs)에 근거해서 유지 펄스를 발생하고, 상기 선택 전압(V3)이 상기 제3소정 전압(Ve1)인 경우, 상기 제3소정 전압(Ve1)을 상기 제1 및 제2전극 경로(RG1, RG2)에 각각 인가한다.

Description

플라즈마 디스플레이 패널의 구동 회로 및 플라즈마 디스플레이 장치{CIRCUIT FOR DRIVING PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE}
본 발명은, 플라즈마 디스플레이 패널의 구동 회로 및 플라즈마 디스플레이 장치에 관한 것이며, 더욱 상세하게는 플라즈마 디스플레이 패널을 구동하는 구동 회로 및 이 구동 회로를 이용한 플라즈마 디스플레이 장치에 관한 것이다.
플라즈마 디스플레이 패널(이하, 「패널」이라고 약기한다)로서 대표적인 교류 면방전형 패널에서는 대향 배치된 전면(前面) 기판과 배면(背面) 기판의 사이에 다수의 방전 셀이 형성되어 있다.
전면 기판에는 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍이 서로 평행하게 복수 쌍 형성되고, 배면 기판에는 데이터 전극이 평행하게 복수 형성되어 있다. 그리고 표시 전극쌍과 데이터 전극이 입체 교차하도록 전면 기판과 배면 기판이 대향 배치되어 밀봉되고, 내부의 방전 공간에는 방전 가스가 봉입되어 있다. 여기서 표시 전극쌍과 데이터 전극의 대향하는 부분에 방전 셀이 형성된다.
패널을 구동하는 구성으로서는, 1필드를 복수의 서브 필드로 분할한 후에, 서브 필드의 조합에 의해 계조(階調) 표시를 실행하는 서브 필드법에 의한 구성이 이용된다. 각 서브 필드는 초기화 기간, 기록 기간 및 유지 기간을 가진다. 초기화 기간에서는 초기화 방전을 발생하고, 이어지는 기록 동작에 필요한 벽전하를 형성한다. 기록 기간에서는 표시하는 화상에 따라서 선택적으로 방전 셀에서 기록 방전을 발생하고 벽전하를 형성한다. 그리고 유지 기간에서는 표시 전극쌍에 번갈아 유지 펄스를 인가해서 유지 방전을 발생시켜, 대응하는 방전 셀의 형광체층을 발광시킴으로써 화상 표시를 실행한다.
서브 필드법 중에서도, 모든 방전 셀에 대한 유지 기간의 위상을 일치시킴으로써, 기록 기간과 유지 기간이 겹치지 않도록 시간적으로 분리한, 기록·유지 분리 방식이 일반적으로 이용되고 있다. 기록·유지 분리 방식에서는, 기록 방전을 발생시키는 방전 셀과 유지 방전을 발생시키는 방전 셀이 공존하는 타이밍이 존재하지 않으므로, 기록 기간에는 기록 방전에 최적인 조건으로, 유지 기간에는 유지 방전에 최적인 조건으로 패널을 구동할 수 있다. 그 때문에 방전 제어가 비교적 간단하고, 또한 패널의 구동 마진도 크게 설정할 수 있다.
그 반면, 기록·유지 분리 방식에서는 기록 기간을 제외한 기간에 유지 기간을 설정하기 때문에, 패널의 고정밀도화 등에 의해 기록 기간에 필요로 하는 시간이 길어지면, 화상 표시품질을 향상하기 위한 충분한 서브 필드수(數)를 확보할 수 없게 된다는 문제가 있었다.
이러한 문제를 해결하기 위해서, 표시 전극쌍을 복수의 그룹으로 나누고, 복수의 그룹 중 2개 이상의 그룹에 대한 기록 기간이 시간적으로 겹치지 않도록, 각각의 그룹에 대한 서브 필드의 개시 시간을 어긋나게 하여 구동하는 구성이 개시되어 있다(예를 들면, 특허문헌 1 참조).
JP2005-157338 A
그러나 특허문헌 1에 기재한 구동 회로에 의하면, 표시 전극쌍 그룹의 수와 동수(同數)의 주사 전극 구동 회로 및 유지 전극 구동 회로가 각각 필요해서, 회로규모가 증대하고 사용하는 회로 부품도 증가한다. 그 결과, 구동 회로의 비용이 증대한다는 과제가 있었다.
본 발명은 상술한 과제를 감안해서 이루어진 것이며, 고정밀도 패널에 있어서 충분한 서브 필드수를 확보함과 더불어, 저비용이고 간소한 플라즈마 디스플레이 패널의 구동 회로 및 플라즈마 디스플레이 장치를 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위해서 본 발명의 플라즈마 디스플레이 패널의 구동 회로는 주사 전극과 유지 전극으로 구성된 표시 전극쌍을 복수 구비함과 더불어 복수의 데이터 전극을 구비하고, 상기 표시 전극쌍과 상기 데이터 전극이 교차하는 위치의 각각에 방전 셀을 형성한 플라즈마 디스플레이 패널을 구동하는 구동 회로에 있어서, 복수의 상기 표시 전극쌍을 복수의 표시 전극쌍 그룹으로 나눔과 더불어, 복수의 상기 표시 전극쌍 그룹의 각각에 대하여 설치되고, 상기 표시 전극쌍 그룹에 속하는 유지 전극에 유지 펄스를 인가하는 유지 펄스 발생 회로와, 복수의 상기 표시 전극쌍 그룹의 각각에 대하여 설치되고, 상기 표시 전극쌍 그룹에 속하는 유지 전극에 일정 전압을 인가하는 일정 전압 발생 회로와, 복수의 전압으로부터 1개의 전압을 선택하여, 복수의 상기 유지 펄스 발생 회로의 각각에 공급하는 전압 선택 회로를 구비한 것을 특징으로 한다.
또한, 본 발명의 플라즈마 디스플레이 장치는 상기 플라즈마 디스플레이 패널의 구동 회로와, 상기 플라즈마 디스플레이 패널을 구비한 것을 특징으로 한다.
본 발명의 플라즈마 디스플레이 패널의 구동 회로 및 플라즈마 디스플레이 장치에 의하면, 1개의 선택 전압을 생성하는 1개의 전압 선택 회로를 구비하고, 복수의 유지 펄스 발생 회로가 이 1개의 선택 전압에 근거해서 유지 펄스 또는 소정 전압을, 복수의 유지 전극 그룹에 각각 다른 유지 기간에서 인가할 수 있다. 이에 따라, 고정밀도 패널에 있어서 충분한 서브 필드수 및 유지 펄스수를 확보할 수 있으므로, 플라즈마 디스플레이 패널을 고정밀도화, 또한 고휘도화시키는 것이 가능해진다. 그와 함께, 부품 점수를 적게 하고, 회로구성을 간소화할 수 있으므로, 구동 회로를 저비용화하는 것이 가능해진다.
도 1은 본 발명의 제1실시 형태에 있어서의 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널의 분해 사시도.
도 2는 동(同) 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널의 전극 배열도.
도 3은 동 플라즈마 디스플레이 장치의 서브 필드 구성을 나타내는 타이밍도.
도 4는 동 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널의 각 전극에 인가하는 구동 전압 파형을 나타내는 파형도.
도 5는 동 플라즈마 디스플레이 장치의 블록도.
도 6은 본 발명의 제1실시 형태에 있어서의 플라즈마 디스플레이 패널의 구동 회로의 주사 전극 구동 회로의 회로도.
도 7은 동 플라즈마 디스플레이 패널의 구동 회로의 유지 전극 구동 회로의 회로도.
도 8은 동 플라즈마 디스플레이 패널의 구동 회로의 유지 전극 구동 회로의 동작을 나타내는 파형도.
도 9는 본 발명의 제2실시 형태에 있어서의 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널의 전극 배열도.
도 10은 동 플라즈마 디스플레이 장치의 서브 필드 구성을 나타내는 타이밍도.
도 11은 본 발명의 제2실시 형태에 있어서의 플라즈마 디스플레이 패널의 구동 회로의 유지 전극 구동 회로의 회로도.
도 12는 본 발명의 제3실시 형태에 있어서의 플라즈마 디스플레이 패널의 구동 회로의 유지 전극 구동 회로의 회로도.
도 13은 동 플라즈마 디스플레이 패널의 구동 회로의 유지 전극 구동 회로의 동작을 나타내는 파형도.
도 14는 본 발명의 제4실시 형태에 있어서의 플라즈마 디스플레이 패널의 구동 회로의 회로도.
도 15는 동 플라즈마 디스플레이 패널의 구동 회로의 동작을 나타내는 파형도.
이하, 본 발명을 실시하기 위한 형태에 관한 몇 가지 예에 대해서, 도면을 참조하면서 설명한다. 도면에 있어서, 실질적으로 동일한 구성, 동작 및 효과를 나타내는 요소에 대해서는 동일한 부호를 첨부한다.
(제1실시 형태)
도 1은, 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널(10)(이하, 「패널」이라고 약기한다)의 분해 사시도이다. 유리제의 전면 기판(21) 상에는 주사 전극(22)과 유지 전극(23)으로 구성된 표시 전극쌍(24)이 복수 형성되어 있다. 그리고 표시 전극쌍(24)을 덮도록 유전체층(25)이 형성되고, 그 유전체층(25) 상에 보호층(26)이 형성되어 있다.
배면 기판(31) 상에는 데이터 전극(32)이 복수 형성되고, 데이터 전극(32)을 덮도록 유전체층(33)이 형성되며, 또한 그 위에 정(井)자 형상의 격벽(34)이 형성되어 있다. 그리고 격벽(34)의 측면 및 유전체층(33) 상에는 적색, 녹색 및 청색의 각각의 색으로 발광하는 형광체층(35)이 설치되어 있다.
이들 전면 기판(21)과 배면 기판(31)은 미소한 방전 공간을 끼워서 표시 전극쌍(24)과 데이터 전극(32)이 교차하도록 대향 배치되고, 그 외주부를 유리 프릿(glass frit) 등의 밀봉재에 의해 밀봉하고 있다. 그리고 방전 공간에는 예를 들면 네온, 아르곤, 제논과 같은 희가스 혹은, 이들의 혼합 가스가 방전 가스로서 봉입되어 있다. 방전 공간은 격벽(34)에 의해 복수의 구획으로 구분되어 있고, 표시 전극쌍(24)과 데이터 전극(32)이 교차하는 각각의 위치에 방전 셀이 구성되어 있다. 그리고 이들 방전 셀이 방전, 발광함으로써 화상이 표시된다.
또한, 패널(10)의 구조는 상술한 것에 한정되는 것은 아니고, 예를 들면 스트라이프(stripe) 형상의 격벽을 구비한 것이어도 좋다.
도 2는, 플라즈마 디스플레이 장치의 패널(10)의 전극 배열도이다. 패널(10)에는, 행(行) 방향으로 긴 n개의 주사 전극 SC1, SC2, …, SCn(도 1의 주사 전극(22)) 및 n개의 유지 전극 SU1, SU2, …, SUn(도 1의 유지 전극(23))이 배열되고, 열(列) 방향으로 긴 m개의 데이터 전극 D1, D2, …, Dm(도 1의 데이터 전극(32))이 배열되어 있다. 그리고 1쌍의 주사 전극(SCi)(i=1, 2, …, n) 및 유지 전극(SUi)(i=1∼n)으로 구성되는 n쌍의 표시 전극쌍과, 1개의 데이터 전극(Dj)(j=1, 2, …, m)이 교차한 부분에, 방전 셀(Cij)(i=1∼n, j=1∼m)이 형성된다. 방전 셀(Cij)은 방전 공간 내에 m×n개 형성되어 있다. 표시 전극쌍의 수에 대해서 특히 제한은 없지만, 일례로서 n=2160으로 하여 설명한다.
주사 전극(SC1∼SC2160) 및 유지 전극(SU1∼SU2160)으로 이루어지는 2160쌍의 표시 전극쌍은, 복수의 표시 전극쌍 그룹(DG1, DG2, …, DGN)으로 나누어져 있다. 표시 전극쌍 그룹의 수 N의 결정 방법에 대해서는 후술하는 것으로 하고, 일례로서, 패널을 상하로 2분할하여, 2개의 표시 전극쌍 그룹(DG1, DG2)으로 나누었다고 하여 설명한다. 도 2에 나타낸 바와 같이, 패널의 상반부(上半部)에 위치하는 표시 전극쌍을 표시 전극쌍 그룹(DG1)으로 하고, 패널의 하반(下半部)에 위치하는 표시 전극쌍을 표시 전극쌍 그룹(DG2)으로 한다. 또한, 1080개의 주사 전극(SC1∼SC1080)을 주사 전극 그룹(SG1)으로 하고, 1080개의 유지 전극(SU1∼SU1080)을 유지 전극 그룹(UG1)으로 한다. 또한, 1080개의 주사 전극(SC1081∼SC2160)을 주사 전극 그룹(SG2)으로 하고, 1080개의 유지 전극(SU1081∼SU2160)을 유지 전극 그룹(UG2)으로 한다. 즉, 주사 전극 그룹(SG1) 및 유지 전극 그룹(UG1)이 표시 전극쌍 그룹(DG1)에 속하고, 주사 전극 그룹(SG2) 및 유지 전극 그룹(UG2)이 표시 전극쌍 그룹(DG2)에 속해 있다.
이어서, 패널(10)을 구동하기 위한 구동 구성에 대해서 설명한다. 일례로서, 초기화 기간을 제외하고, 기록 동작이 연속해서 실행되도록 주사 펄스 및 기록 펄스의 타이밍을 설정하고 있다. 그 결과, 1필드 기간 내에 최대한의 수의 서브 필드를 설정할 수 있다. 이하에, 그 상세에 대해서, 예를 들어서 설명한다.
도 3은, 플라즈마 디스플레이 장치의 서브 필드 구성을 나타내는 타이밍도이다. 도 3(a), 도 3(b), 도 3(c) 및 도 3(d)의 세로축은 주사 전극(SC1∼SC2160)을 나타내고, 가로축은 시간 t를 나타내고 있다. 또한, 기록 동작을 실행하는 타이밍을 나타내는 기록 타이밍 tW는 굵은 실선으로 나타내고, 유지 기간 및 후술하는 소거 기간의 타이밍을 나타내는 유지 소거 기간 타이밍 tSE는 해칭(hatching)으로 나타내고 있다. 또한 이하의 설명에서는, 1필드 기간 Tf를 16.7ms로 했다.
우선, 도 3(a)에 나타낸 바와 같이, 1필드 기간 Tf의 최초에, 모든 방전 셀에서 일제히 초기화 방전을 발생시키는 초기화 기간 Tin을 설정한다. 일례로서, 초기화 기간 Tin을 500㎲로 설정했다.
이어서, 도 3(b)에 나타낸 바와 같이, 주사 전극(SC1∼SC2160) 전부에 주사 펄스를 순차로 인가하기(즉, 주사 전극(SC1∼SC2160)의 전부에 기록 동작을 1회 실행한다) 위해서 필요로 하는 기간을 나타내는 전기록 기간 Tw를 어림잡는다. 이때, 기록 동작이 연속해서 실행되도록 주사 펄스를 가능한 한 짧게, 또한 가능한 한 연속해서 인가하는 것이 바람직하다. 일례로서, 주사 전극 1개당 기록 동작에 필요로 하는 기간을 0.7㎲로 했다. 주사 전극의 수가 2160개이기 때문에, 전기록 기간 Tw는 0.7×2160=1512㎲이다.
이어서, 서브 필드수를 어림잡는다. 당초에는 소거 기간을 무시한다. 1필드 기간 Tf로부터 초기화 기간 Tin을 빼고, 전기록 기간 Tw로 나누면, (16.7-0.5)/1.5=10.8ms가 된다. 그 결과, 도 3(c)에 나타낸 바와 같이, 최대 10개의 서브 필드 SF1, SF2, …, SF10을 확보할 수 있다는 것을 알 수 있다.
이어서, 필요한 유지 펄스수에 근거해서, 표시 전극쌍 그룹(DG1, DG2, …, DGN)의 수를 나타내는 표시 전극쌍 그룹수 N을 정한다. 일례로서, 서브 필드 SF1∼SF10에 있어서 각각 「60」, 「44」, 「30」, 「18」, 「11」, 「6」, 「3」, 「2」, 「1」, 「1」의 개수의 유지 펄스를, 주사 전극(SC1∼SC2160)에 인가하는 것으로 가정한다. 유지 펄스를 인가하기 위해서 필요로 하는 기간을 나타내는 유지 기간 Ts1, Ts2, …, Ts10은, 각각 서브 필드 SF1∼SF10에 있어서의 상술한 유지 펄스의 개수에, 유지 펄스 주기를 곱한 것이 된다. 유지 펄스 주기를 10㎲로 하면, 최대의 유지 기간을 나타내는 최대 유지 기간 Ts1은, 10×60=600㎲가 된다.
도 3(d)(및 후술하는 도 4)에 있어서, 기록 기간 Tw1은, 전기록 기간 Tw 중 각 표시 전극쌍 그룹(DG1∼DGN)의 기록 동작에 필요로 하는 기간을 나타내고, 식 1에 의해 구해진다.
Tw1=Tw/N (1)
유지 기간 Ts1∼Ts10은, 각각의 서브 필드 SF1∼SF10에 있어서, 기록 기간 Tw1 후에 설정된다. 표시 전극쌍 그룹(DG1∼DGN) 중 p번째(p=1∼N)의 표시 전극쌍 그룹(DGp)에 대한 q번째(q=1∼10)의 서브 필드 SFq의 유지 기간은, 각 표시 전극쌍 그룹 DG(p+1)∼DGN(여기서, p=1, 2, …, N-1)에 대한 서브 필드 SFq의 기록 기간 Tw1과 시간적으로 병행하여 설정된다. 또한, 표시 전극쌍 그룹(DGp)에 대한 서브 필드 SFq의 유지 기간은, 각 표시 전극쌍 그룹 DG1∼DG(p-1)(여기서, p=2, 3, …, N)에 대한 서브 필드 SF(q+1)(여기서, q=1∼9)의 기록 기간 Tw1과, 시간적으로 병행하여 설정된다.
표시 전극쌍 그룹수 N은, 전기록 기간 Tw와 최대 유지 기간 Ts1을 이용하여, 이하의 식 2를 만족하는 최소의 정수로서 구해진다.
N≥Tw/(Tw-Ts1) (2)
여기서, 식 2의 도출을 설명한다. 식 2의 원래 식은,
Ts1≤Tw×(N-1)/N (3)
이다. 식 3은, 전기록 기간 Tw로부터 그룹 단위 기록 기간 Tw/N을 뺀 나머지 기간을, 최대 유지 기간 Ts1이 초과해서는 안 되는 것을 나타내고 있다. 바꿔 말하면, 최대 유지 기간 Ts1보다도, 식 3의 우변에서 표시되는 기간(Tw×(N-1)/N)이 길어지도록, 표시 전극쌍 그룹수 N을 정할 필요가 있다. 예를 들면, 식 3이 성립하지 않는 작은 N을 선택할 경우, 표시 전극쌍 그룹(DGN)에 대한 서브 필드 SFq의 기록 동작이 종료한 시점에서, 표시 전극쌍 그룹 DG(N-1)에 대한 서브 필드 SFq의 유지 기간이 종료하지 않게 된다. 그 결과, 표시 전극쌍 그룹(DG1)에 대한 서브 필드 SF(q+1)의 기록 동작을 당장은 실행할 수 없다. 따라서, 다음 서브 필드를 향해서 연속한 기록 동작이 실현되지 않고, 구동 시간을 단축할 수 없다. 따라서, 식 3이 성립하는 자연수 N을 선택할 필요가 있다. 식 2는 식 3의 이러한 도출 이유의 결과로서 표시된다.
상술한 바와 같이, Tw=1512㎲, Ts1=600㎲이므로, 식 2로부터,
1512/(1512-600)=1.66 (4)
이 되고, 표시 전극쌍 그룹수 N은 2가 된다.
이상의 고찰에 근거해서, 도 2에 나타낸 바와 같이 표시 전극쌍을 2개의 표시 전극쌍 그룹(DG1, DG2)으로 나눈다. 이 경우, N=2, Tw=1512㎲, Ts1=600㎲이므로,
Tw×(N-1)/N=756≥600 (5)
이 되고, 물론 식 3의 조건을 만족하고 있다.
이상과 같이 해서, 패널(10)을 구동하기 위한 구동 구성 및 표시 전극쌍 그룹수 N을 정할 수 있다. 또한, 이상에서는 소거 기간을 무시하고 계산을 진행시켰지만, 어느 하나의 표시 전극쌍 그룹이 소거 기간일 때에는 기록 동작을 실행하지 않는 것이 바람직하다. 이는 소거 기간에서는 벽전압을 소거할 뿐만 아니라, 다음 기록 기간 Tw1의 기록 동작에 대비해서 데이터 전극 상의 벽전압을 조정하는 기간이기도 하기 때문에, 데이터 전극의 전압을 고정해 두는 것이 바람직하기 때문이다.
이어서, 구동 전압 파형의 상세와 그 동작에 대해서 설명한다.
도 4는, 플라즈마 디스플레이 장치의 패널(10)의 각 전극에 인가하는 구동 전압 파형을 나타내는 파형도이다. 도 4는, 위로부터 순서대로, 데이터 전극(D1∼Dm)의 구동 전압 파형과, 표시 전극쌍 그룹(DG1)에 속하는 주사 전극 그룹(SG1) 및 유지 전극 그룹(UG1)의 구동 전압 파형과, 표시 전극쌍 그룹(DG2)에 속하는 주사 전극 그룹(SG2) 및 유지 전극 그룹(UG2)의 구동 전압 파형을 나타내고 있다. 1필드 기간 Tf의 최초에, 각 방전 셀(Cij)에서 초기화 방전을 발생시키는 초기화 기간 Tin을 설정한다. 또한, 1필드 기간 Tf 내의 초기화 기간 Tin 후에, 도 3(d)와 마찬가지로 표시 전극쌍 그룹(DG1, DG2)마다 서브 필드 SF1∼SF10을 설정한다. 서브 필드 SFq는 기록 기간 Tw1, 유지 기간 Tsq 및 소거 기간 Te의 순서로 구성된다(q=1∼10). 소거 기간 Te는 각 유지 기간 Ts1∼Ts10 후에, 그 유지 기간에서 방전한 방전 셀에 대하여 소거 방전을 발생시키는 기간이다. 도 3(d)에 있어서 상술한 바와 같이, 표시 전극쌍 그룹(DG2)에 대한 서브 필드 SF1∼SF10은, 표시 전극쌍 그룹(DG1)에 대한 서브 필드 SF1∼SF10에 비해서, 전체적으로 기록 기간 Tw1만큼 지연되고 있다. 그 결과, 표시 전극쌍 그룹(DG1)의 유지 기간 Tsq 및 소거 기간 Te는 표시 전극쌍 그룹(DG2)에 대한 서브 필드 SFq의 기록 기간 Tw1과 시간적으로 병행하게 된다(q=1∼10).
우선, 초기화 기간 Tin에 대해서 설명한다.
초기화 기간 Tin에서는 데이터 전극(D1∼Dm) 및 유지 전극(SU1∼SU2160)에 각각 전압 0(V)을 인가한다. 주사 전극(SC1∼SC2160)에는 각각 유지 전극(SU1∼SU2160)에 대한 양(陽)의 방전 개시 전압보다도 낮은 양의 전압 Vi1로부터, 방전 개시 전압을 초과하는 양의 전압 Vi2를 향해서 완만하게 상승하는 경사 파형 전압을 인가한다. 이 경사 파형 전압이 상승하는 사이에, 주사 전극(SC1∼SC2160)과, 유지 전극(SU1∼SU2160) 및 데이터 전극(D1∼Dm)의 사이에서 각각 미약한 초기화 방전이 발생한다. 그리고 주사 전극(SC1∼SC2160) 상에 음(陰)의 벽전압이 축적됨과 더불어, 데이터 전극(D1∼Dm) 상 및 유지 전극(SU1∼SU2160) 상에는 양의 벽전압이 축적된다. 여기서, 전극 상의 벽전압은, 전극을 덮는 유전체층 상, 보호층 상 및 형광체층 상 등에 축적된 벽전하에 의해 발생하는 전압을 나타낸다. 또한, 이 기간은 데이터 전극(D1∼Dm)에 전압 Vd를 인가해도 좋다.
이어서, 데이터 전극(D1∼Dm)에 전압 0(V)을 인가하고, 유지 전극(SU1∼SU2160)에 양의 소정 전압 Ve1을 인가하고, 주사 전극(SC1∼SC2160)에는 각각 유지 전극(SU1∼SU2160)에 대한 양의 방전 개시 전압보다도 낮은 양의 전압 Vi3으로부터, 음의 방전 개시 전압을 음의 방향으로 초과하는 음의 전압 Vi4를 향해서, 완만하게 하강하는 경사 파형 전압을 인가한다. 이 사이에, 주사 전극(SC1∼SC2160)과, 유지 전극(SU1∼SU2160) 및 데이터 전극(D1∼Dm)의 사이에서 각각 미약한 초기화 방전이 발생한다. 그리고 주사 전극(SC1∼SC2160) 상의 음의 벽전압 및 유지 전극(SU1∼SU2160) 상의 양의 벽전압이 약화되고, 데이터 전극(D1∼Dm) 상의 양의 벽전압은 기록 동작에 적합한 값으로 조정된다. 그 후, 주사 전극(SC1∼SC2160)에 전압 Vc을 인가한다. 이상으로부터, 모든 방전 셀에 대하여 초기화 방전을 실행하는 초기화 동작이 종료한다.
이어서 표시 전극쌍 그룹(DG1)에 대한 서브 필드 SF1의 기록 기간 Tw1에 대해서 설명한다.
유지 전극 그룹(UG1)에, 소정 전압 Ve1보다도 높은 양의 소정 전압 Ve2를 인가한다. 그리고 주사 전극(SC1)에 음의 전압 Va를 가지는 주사 펄스를 인가함과 더불어, 발광해야 할 방전 셀에 대응하는 데이터 전극(Dj)(j=1∼m)에, 양의 전압 Vd를 가지는 기록 펄스를 인가한다. 그러면 데이터 전극(Dj) 상과 주사 전극(SC1) 상의 교차부의 전압차는 외부 인가 전압의 차(Vd-Va)에, 데이터 전극(Dj) 상의 벽전압과 주사 전극(SC1) 상의 벽전압의 차가 가산된 것이 되어, 방전 개시 전압을 초과한다. 그리고 데이터 전극(Dj)과 주사 전극(SC1)의 사이에서 방전이 개시되고, 유지 전극(SU1)과 주사 전극(SC1)의 사이의 방전으로 진전되어 기록 방전이 발생한다. 그 결과, 주사 전극(SC1) 상에 양의 벽전압이 축적되고, 유지 전극(SU1) 상에 음의 벽전압이 축적되며, 데이터 전극(Dj) 상에도 음의 벽전압이 축적된다. 이렇게 하여, 1행째에 발광시켜야 할 방전 셀에 있어서 기록 방전이 발생하고, 각 전극 상에 벽전압을 축적하는 기록 동작이 실행된다. 한편, 기록 펄스를 인가하지 않은 데이터 전극(D1∼Dm)과 주사 전극(SC1)의 교차부의 전압은 방전 개시 전압을 초과하지 않으므로, 기록 방전은 발생하지 않는다.
이어서, 2행째의 주사 전극(SC2)에 주사 펄스를 인가함과 더불어, 발광해야 할 방전 셀에 대응하는 데이터 전극(Dj)에 기록 펄스를 인가한다. 그러면 주사 펄스와 기록 펄스가 동시에 인가된 2행째의 방전 셀에서는 기록 방전이 발생하고, 기록 동작이 실행된다.
이상의 기록 동작을 1080행째의 방전 셀에 이르기까지 반복하고, 발광해야 할 방전 셀에 대하여 선택적으로 기록 방전을 발생시켜서 벽전하를 형성한다.
표시 전극쌍 그룹(DG1)에 대한 서브 필드 SF1의 기록 기간 Tw1에 있어서, 주사 전극 그룹(SG2)에는 전압 Vc가, 유지 전극 그룹(UG2)에는 소정 전압 Ve1이 각각 인가된 채이다. 이 기록 기간 Tw1은, 표시 전극쌍 그룹(DG2)에 대해서는 방전이 발생하지 않는 휴지 기간이다. 단, 표시 전극쌍 그룹(DG2)에 속하는 각 전극에 인가하는 전압은 상술한 전압에 한정되는 것이 아니고, 방전을 발생하지 않는 범위의, 다른 전압을 인가해도 좋다.
이어서 표시 전극쌍 그룹(DG2)에 대한 서브 필드 SF1의 기록 기간 Tw1에 대해서 설명한다.
유지 전극 그룹(UG2)에 양의 소정 전압 Ve2를 인가한다. 그리고 주사 전극(SC1081)에 주사 펄스를 인가함과 더불어, 발광해야 할 방전 셀에 대응하는 데이터 전극(Dj)에 기록 펄스를 인가한다. 그러면 데이터 전극(Dj)과 주사 전극(SC1081)의 사이, 유지 전극(SU1081)과 주사 전극(SC1081)의 사이에서 기록 방전이 발생한다. 이어서, 주사 전극(SC1082)에 주사 펄스를 인가함과 더불어, 발광해야 할 방전 셀에 대응하는 데이터 전극(Dj)에 기록 펄스를 인가한다. 그러면 주사 펄스와 기록 펄스가 동시에 인가된 1082행째의 방전 셀에서, 기록 방전이 발생한다. 이상의 기록 동작을 2160행째의 방전 셀에 이르기까지 반복하고, 발광해야 할 방전 셀에 대하여 선택적으로 기록 방전을 발생시켜 벽전하를 형성한다.
표시 전극쌍 그룹(DG2)에 대한 서브 필드 SF1의 기록 기간 Tw1은, 표시 전극쌍 그룹(DG1)에 대해서는 서브 필드 SF1의 유지 기간 Ts1에 대응한다. 즉, 주사 전극 그룹(SG1)에 「60」개의 유지 펄스 및 유지 전극 그룹(UG1)에 「60」개의 유지 펄스를, 1개씩 번갈아 인가해서 기록 방전을 실행하여, 방전 셀을 발광시킨다.
구체적으로는 우선 주사 전극 그룹(SG1)에 양의 유지 펄스 전압 Vs를 인가함과 더불어, 유지 전극 그룹(UG1)에 전압 0(V)을 인가한다. 그러면 기록 방전을 발생시킨 방전 셀에서는 주사 전극(SCi) 상의 벽전압과 유지 전극(SUi) 상의 벽전압의 차에 유지 펄스 전압 Vs가 가산되어, 주사 전극(SCi) 상과 유지 전극(SUi) 상의 전압차가 방전 개시 전압을 초과한다. 그 때문에 주사 전극(SCi)과 유지 전극(SUi)의 사이에 유지 방전이 발생하고, 이때 발생한 자외선에 의해 형광체층(35)이 발광한다. 그리고 주사 전극(SCi) 상에 음의 벽전압이 축적되고, 유지 전극(SUi) 상에 양의 벽전압이 축적된다. 기록 기간 Tw1에 있어서 기록 방전을 발생시키지 않은 방전 셀에서는 유지 방전은 발생하지 않고, 초기화 기간 Tin의 종료 시에 있어서의 벽전압이 유지된다.
계속해서, 주사 전극 그룹(SG1)에는 전압 0(V)을, 유지 전극 그룹(UG1)에는 양의 유지 펄스 전압 Vs를 각각 인가한다. 그러면, 유지 방전을 발생한 방전 셀에서는 유지 전극(SUi) 상과 주사 전극(SCi) 상의 전압차가 방전 개시 전압을 초과하므로, 다시 유지 전극(SUi)과 주사 전극(SCi)의 사이에서 유지 방전이 발생하고, 유지 전극(SUi) 상에 음의 벽전압이 축적되고 주사 전극(SCi) 상에 양의 벽전압이 축적된다. 이후 마찬가지로, 주사 전극 그룹(SG1)과 유지 전극 그룹(UG1)에 번갈아 유지 펄스를 인가하고, 표시 전극쌍의 전극 사이에 전위차를 부여함으로써, 기록 기간 Tw1에 있어서 기록 방전을 발생한 방전 셀에 있어서 유지 방전이 계속해서 발생하고, 방전 셀이 발광한다.
유지 기간 Ts1 후에는, 소거 기간 Te가 설정되어 있다. 소거 기간 Te에서는, 주사 전극(SC1∼SCn)과 유지 전극(SU1∼SUn)의 사이에 소위 세폭(細幅) 펄스 형상의 전압차를 부여하여, 데이터 전극(Dj) 상의 양의 벽전압을 남긴 채, 주사 전극(SCi) 및 유지 전극(SUi) 상의 벽전압을 소거하고 있다.
이어서 표시 전극쌍 그룹(DG1)에 대한 서브 필드 SF2의 기록 기간 Tw1에 대해서 설명한다.
유지 전극 그룹(UG1)에 양의 소정 전압 Ve2를 인가한다. 그리고 주사 전극 그룹(SG1)에 대해서는, 서브 필드 SF1의 기록 기간 Tw1과 마찬가지로 주사 펄스를 순차로 인가함과 더불어, 데이터 전극(Dj)에 기록 펄스를 인가하여, 1∼1080행째의 방전 셀에서 기록 동작을 실행한다.
표시 전극쌍 그룹(DG1)에 대한 서브 필드 SF2의 기록 기간 Tw1은, 표시 전극쌍 그룹(DG2)에 대해서는 서브 필드 SF1의 유지 기간 Ts1에 대응한다. 즉, 주사 전극 그룹(SG2) 및 유지 전극 그룹(UG2)에는, 각각 「60」개의 유지 펄스를, 1개씩 번갈아 인가해서 기록 방전을 실행하고, 방전 셀을 발광시킨다.
그리고 유지 기간 Ts1 후의 소거 기간 Te에서는, 주사 전극 그룹(SG2)과 유지 전극 그룹(UG2)의 사이에 세폭 펄스 형상의 전압차를 부여하여, 데이터 전극(Dj) 상의 양의 벽전압을 남긴 채, 주사 전극(SCi) 상 및 유지 전극(SUi) 상의 벽전압을 소거하고 있다.
이후 마찬가지로, 표시 전극쌍 그룹(DG2)에 대한 서브 필드 SF2의 기록 기간 Tw1, 표시 전극쌍 그룹(DG1)에 대한 서브 필드 SF3의 기록 기간 Tw1, …, 표시 전극쌍 그룹(DG2)에 대한 서브 필드 SF10의 기록 기간 Tw1로 계속되고, 이 후, 최후에 표시 전극쌍 그룹(DG2)에 대한 서브 필드 SF10의 유지 기간 Ts10 및 소거 기간 Te로 계속해서 1필드 기간 Tf를 마친다.
이렇게, 초기화 기간 Tin 후에, 표시 전극쌍 그룹(DG1, DG2) 중 어느 한쪽의 그룹에서 기록 동작이 연속해서 실행되도록, 주사 펄스 및 기록 펄스의 타이밍을 설정하고 있다. 즉, 식 6에 나타낸 바와 같이, 1필드 기간 Tf는 초기화 기간 Tin과, 전기록 기간 Tw의 서브 필드 SF1∼SF10 상당분(Tw×10)과, 서브 필드 SF10의 유지 기간 Ts10과, 서브 필드 SF10의 소거 기간 Te의 총합 이상이면 좋다.
Tf≥(Tin+Tw×10+Ts10+Te) (6)
서브 필드 SF1∼SF9에 있어서의 유지 기간 Ts1∼Ts9 및 소거 기간 Te는 전기록 기간 Tw의 서브 필드 SF1∼SF10 상당분(Tw×10)과 시간적으로 병행하고 있기 때문에, 실질적으로 무시할 수 있다.
그 결과, 1필드 기간 Tf 내에 10개의 서브 필드 SF1∼SF10을 설정할 수 있다. 이 서브 필드 SF1∼SF10의 수는 상술한 바와 같이, 1필드 기간 Tf 내에 설정할 수 있는 최대의 수이다.
또한, 상술한 바와 같이, 최후에 표시 전극쌍 그룹(DG2)에 대한 유지 기간 Ts10 및 소거 기간 Te에서 1필드 기간 Tf를 종료한다(식 6을 참조). 그를 위해서, 최후의 서브 필드 SF10에 휘도 무게가 가장 작은 유지 기간 Ts10을 배치함으로써, 식 6의 유지 기간 Ts10을 단축할 수 있다.
또한, 상술한 바와 같이 소거 기간 Te에서는 주사 전극(SC1∼SCn)과 유지 전극(SU1∼SUn)의 사이에 세폭(細幅) 펄스 형상의 전압차를 부여하여 소거 동작을 실행하는 것으로 하고, 소거 기간 Te를 무시하고 서브 필드 구성 및 표시 전극쌍 그룹수 N을 정했다. 또한, 표시 전극쌍 그룹(DG1, DG2) 중 어느 한쪽의 그룹이 소거 기간 Te이라도 기록 동작을 실행하는 것으로 하여 설명했다. 그러나 소거 동작을 실행하기 위해서는 어느 정도의 소거 기간 Te가 필요하고, 또한 상술한 바와 같이, 표시 전극쌍 그룹(DG1, DG2) 중 어느 한쪽의 그룹이 소거 기간 Te일 때에는 기록 동작을 실행하지 않는 것이 바람직하다.
이어서, 플라즈마 디스플레이 패널의 구동 회로에 대해서 설명한다.
도 5는, 플라즈마 디스플레이 장치(40)의 블록도이다. 플라즈마 디스플레이 장치(40)는 플라즈마 디스플레이 패널의 구동 회로(46) 및 패널(10)을 구비하고 있다. 플라즈마 디스플레이 패널의 구동 회로(46)는 화상 신호 처리 회로(41), 데이터 전극 구동 회로(42), 주사 전극 구동 회로(43a), 주사 전극 구동 회로(43b), 유지 전극 구동 회로(44), 타이밍 발생 회로(45) 및 각 회로 블록에 필요한 전원을 공급하는 전원 회로(도시하지 않음)를 구비하고 있다.
타이밍 발생 회로(45)는 화상 신호의 수평동기 신호 및 수직동기 신호에 근거해서 각 회로의 동작을 제어하는 각종 타이밍 신호(S45)를 발생하고, 각각의 회로에 공급한다. 화상 신호 처리 회로(41)는 타이밍 신호(S45)에 근거해서, 화상 신호를 서브 필드마다의 발광·비발광을 나타내는 화상 데이터로 변환한다. 데이터 전극 구동 회로(42)는 m개의 데이터 전극(D1∼Dm)의 각각에 전압 Vd 또는 전압 0(V)을 인가하기 위한 m개의 스위치를 구비하고 있다. 그리고 데이터 전극 구동 회로(42)는 타이밍 신호(S45)에 근거해서, 화상 신호 처리 회로(41)로부터 출력된 화상 데이터를 각 데이터 전극(D1∼Dm)에 대응하는 기록 펄스로 변환하고, 각 데이터 전극(D1∼Dm)에 인가한다.
주사 전극 구동 회로(43a)는 타이밍 신호(S45)에 근거해서 주사 전극 그룹(SG1)을 구동하고, 주사 전극 구동 회로(43b)는 타이밍 신호(S45)에 근거해서 주사 전극 그룹(SG2)을 구동한다. 또한, 유지 전극 구동 회로(44)는 타이밍 신호(S45)에 근거해서 유지 전극 그룹(UG1, UG2)을 구동한다. 이하의 실시 형태에 있어서의 플라즈마 디스플레이 패널의 구동 회로(46, 46a)의 구체적인 회로도(도 6, 도 7, 도 11, 도 12 및 도 14)에서는 타이밍 발생 회로(45)로부터의 타이밍 신호(S45)의 배선은, 도시의 간단화를 위해서, 생략되어 있다.
도 6은, 플라즈마 디스플레이 패널의 구동 회로(46)에 있어서의 주사 전극 구동 회로(43a, 43b)의 회로도이다. 주사 전극 구동 회로(43a)는 유지 펄스 발생 회로(50a), 초기화 파형 발생 회로(60a) 및 주사 펄스 발생 회로(70a)를 구비하고 있다.
유지 펄스 발생 회로(50a)는 전력 회수부(51a) 및 전압 클램프부(55a)를 가지고, 주사 전극 그룹(SG1)에 유지 펄스를 인가한다.
전력 회수부(51a)는 전력 회수용의 커패시터(C51a), 스위칭 소자(Q51a 및Q52a), 역류 방지용의 다이오드(D51a 및 D52a) 및 공진용의 인덕터(L51a)를 가진다. 커패시터(C51a)의 일단(一端)은 접지되고, 타단(他端)은 스위칭 소자(Q51a)의 일단 및 스위칭 소자(Q52a)의 일단에 접속된다. 스위칭 소자(Q51a)의 타단은 다이오드(D51a)의 애노드에 접속되고, 스위칭 소자(Q52a)의 타단은 다이오드(D52a)의 캐소드에 접속된다. 다이오드(D51a)의 캐소드 및 다이오드(D52a)의 애노드는 공통적으로 인덕터(L51a)의 일단에 접속되고, 인덕터(L51a)의 타단은 전압 클램프부(55a)에 있어서의 스위칭 소자(Q55a)와 스위칭 소자(Q56a)의 접속점에 접속된다.
전력 회수부(51a)는 표시 전극쌍 그룹(DG1)을 구성하는 주사 전극 그룹(SG1)과 유지 전극 그룹(UG1)의 사이의 1080개의 전극간 용량과 인덕터(L51a)를 LC 공진 시켜서, 유지 펄스의 상승 에지 및 하강 에지를 실행한다. 전력 회수부(51a)는 유지 펄스의 상승 에지 시에는 전력 회수용의 커패시터(C51a)에 축적되어 있는 전하(또는 전력)를 스위칭 소자(Q51a), 다이오드(D51a), 인덕터(L51a), 초기화 파형 발생 회로(60a), 주사 펄스 발생 회로(70a) 및 주사 전극 그룹(SG1)을 통해서, 1080개의 전극간 용량에 공급한다. 한편, 전력 회수부(51a)는 유지 펄스의 하강 에지 시에는 1080개의 전극간 용량에 축적된 전하(또는 전력)를 주사 전극 그룹(SG1)으로부터, 주사 펄스 발생 회로(70a), 초기화 파형 발생 회로(60a), 인덕터(L51a), 다이오드(D52a) 및 스위칭 소자(Q52a)를 통하여, 전력 회수용의 커패시터(C51a)에 회수한다. 이렇게, 전력 회수부(51a)는 전원으로부터 전력을 공급하지 않고 LC 공진에 의해 주사 전극 그룹(SG1)의 구동을 실행하기 때문에, 이상적으로는 소비 전력이 「0」이 된다. 또한 전력 회수용의 커패시터(C51a)는 1080개의 전극간 용량에 비해서 충분히 큰 용량을 가지고, 전력 회수부(51a)의 전원으로서 작동하도록, 유지 방전용으로 공급되는 전원 전압 Vs의 반인 약 Vs/2로 충전되어 있다.
전압 클램프부(55a)는 스위칭 소자(Q55a, Q56a)를 가진다. 주사 전극 그룹(SG1)은 스위칭 소자(Q55a)를 통해서 전원에 접속되고, 스위칭 소자(Q55a)가 온(ON)이 되면 전원 전압 Vs로 클램프(clamp)된다. 또한, 주사 전극 그룹(SG1)은 스위칭 소자(Q56a)를 통해서 접지되고, 스위칭 소자(Q56a)가 온이 되면 전압 0(V)으로 클램프된다. 전원 전압 Vs는 유지 펄스의 펄스 첨두 전압에 대응하고, 전압 0(V)은 유지 펄스의 펄스 기준 전압에 대응한다. 전압 클램프부(55a)는 유지 기간 동안의 주사 전극 그룹(SG1)을, 유지 펄스의 펄스 첨두 전압과 펄스 기준 전압으로 번갈아 클램프함으로써, 주사 전극 그룹(SG1)에 유지 펄스를 인가한다. 전압 인가 시에 있어서의 전압 클램프부(55a)의 임피던스는 작아서, 강한 유지 방전에 의한 큰 방전 전류를 안정적으로 흘려보낼 수 있다.
이렇게 해서 유지 펄스 발생 회로(50a)는 타이밍 신호(S45)에 근거해서 스위칭 소자(Q51a, Q52a, Q55a, Q56a)가 제어됨으로써 유지 펄스를 발생하고, 초기화 파형 발생 회로(60a) 및 주사 펄스 발생 회로(70a)를 통하여, 주사 전극 그룹(SG1)에 유지 펄스를 인가한다. 또한 이러한 스위칭 소자(Q51a, Q52a, Q55a, Q56a)는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor: 금속 산화막 반도체 전계 효과 트랜지스터) 및 IGBT(Insulated Gate Bipolar Transistor: 절연 게이트 양극성 트랜지스터) 등의 트랜지스터 소자를 이용해서 구성할 수 있다. 도 6에는, 스위칭 소자로서 예를 들면 MOSFET를 이용한 회로구성을 나타냈다. 또한, 도면을 보기 쉽게 하기 위해서, MOSFET의 보디 다이오드는 생략했다.
초기화 파형 발생 회로(60a)는 미러 적분 회로(61a), 미러 적분 회로(62a), 스위칭 소자(Q63a) 및 스위칭 소자(Q64a)를 구비하고 있다. 미러 적분 회로(61a)는 초기화 기간 Tin에 있어서, 주사 전극 그룹(SG1)에 완만하게 상승하는 경사 파형 전압을 인가한다. 미러 적분 회로(62a)는 초기화 기간 Tin에 있어서, 주사 전극 그룹(SG1)에 완만하게 하강하는 경사 파형 전압을 인가한다. 스위칭 소자(Q63a, Q64a)는 분리 스위치이며, 유지 펄스 발생 회로(50a) 및 초기화 파형 발생 회로(60a)를 구성하는 스위칭 소자의 기생 다이오드를 통해서 전류가 역류하는 것을 방지하기 위해서 설치되어 있다. 이렇게 초기화 파형 발생 회로(60a)는 타이밍 신호(S45)에 근거해서 미러 적분 회로(61a, 62a) 및 스위칭 소자(Q63a, Q64a)가 제어됨으로써, 주사 전극 그룹(SG1)에 초기화 펄스를 인가한다.
주사 펄스 발생 회로(70a)는 음의 전압 Va의 주사 펄스를 주사 전극(SC1)에 인가하기 위한 스위칭 소자(Q71H1 및 Q71L1)와, 주사 전극(SC2)에 인가하기 위한 스위칭 소자(Q71H2 및 Q71L2)와, …, 주사 전극(SC1080)에 인가하기 위한 스위칭 소자(Q71H1080 및 Q71L1080)를 가진다. 또한 주사 펄스 발생 회로(70a)는 음의 전압 Va를 발생하는 전압원(72a)을 가진다. 주사 펄스 발생 회로(70a)는 타이밍 신호(S45)에 근거해서, 스위칭 소자(Q71Hi)가 온으로부터 오프(OFF)로, 동시에 스위칭 소자(Q71Li)가 오프로부터 온으로 변화함으로써, 음의 전압 Va의 주사 펄스를 주사 전극(SCi)에 인가한다(i=1∼1080). 이렇게 주사 펄스 발생 회로(70a)는 타이밍 신호(S45)에 근거해서 스위칭 소자(Q71H1∼Q71H1080, Q71L1∼Q71L1080)가 제어됨으로써, 주사 전극 그룹(SG1)에 주사 펄스를 순차로 인가한다.
주사 전극 구동 회로(43b)는 주사 전극 구동 회로(43a)와 동일한 구성이며, 주사 전극 그룹(SG2)에 유지 펄스, 초기화 파형 및 주사 펄스를 인가한다.
유지 전극 구동 회로는 복수의 표시 전극쌍 그룹 각각에 대하여 설치되고, 표시 전극쌍 그룹에 속하는 유지 전극에 유지 펄스를 인가하는 유지 펄스 발생 회로와, 복수의 표시 전극쌍 그룹 각각에 대하여 설치되고, 표시 전극쌍 그룹에 속하는 유지 전극에 소정 전압을 인가하는 소정 전압 인가 회로와, 복수의 전압으로부터 1개의 전압을 선택하여, 복수의 유지 펄스 발생 회로 각각에 공급하는 전압 선택 회로를 구비하고 있다. 소정 전압 인가 회로는 일정 전압 발생 회로라고도 불린다. 소정 전압은 일정 전압이라고도 불린다. 일정 전압 발생 회로는 표시 전극쌍 그룹에 속하는 유지 전극에 일정 전압을 인가한다.
도 7은, 플라즈마 디스플레이 패널의 구동 회로(46)에 있어서의 유지 전극 구동 회로(44)의 회로도이다. 상술한 바와 같이, 플라즈마 디스플레이 패널(10)을 구성하는 주사 전극(SC1∼SC2160) 및 유지 전극(SU1∼SU2160)으로 이루어지는 2160쌍의 표시 전극쌍은 표시 전극쌍 그룹(DG1, DG2)으로 나누어진다. 표시 전극쌍 그룹(DG1)은 주사 전극 그룹(SG1) 및 유지 전극 그룹(UG1)을 포함하고, 표시 전극쌍 그룹(DG2)은 주사 전극 그룹(SG2) 및 유지 전극 그룹(UG2)을 포함한다. 즉, 플라즈마 디스플레이 패널(10)을 구성하는 복수의 유지 전극(SU1∼SU2160)은 유지 전극 그룹(UG1) 및 유지 전극 그룹(UG2)으로 분할된다. 유지 전극 구동 회로(44)는 유지 기간 Ts1∼Ts10에 있어서 유지 펄스를 유지 전극 그룹(UG1) 및 유지 전극 그룹(UG2)에 인가한다.
유지 전극 구동 회로(44)는 2개의 유지 펄스 발생 회로(80a, 80b), 2개의 소정 전압 인가 회로(90a, 90b), 1개의 전압 선택 회로(100), 전극 경로(RG1) 및 전극 경로(RG2)를 구비하고 있다. 유지 전극 구동 회로(44)는 전극 경로(RG1)를 통해서 유지 전극 그룹(UG1)과 접속되고, 전극 경로(RG2)를 통해서 유지 전극 그룹(UG2)과 접속된다. 전극 경로(RG1)는 유지 전극 구동 회로(44)에 있어서, 유지 전극 그룹(UG1)에의 출력 경로 또는 유지 전극 그룹(UG1)으로부터의 입력 경로를 나타낸다. 전극 경로(RG2)는 유지 전극 구동 회로(44)에 있어서, 유지 전극 그룹(UG2)에의 출력 경로 또는 유지 전극 그룹(UG2)으로부터의 입력 경로를 나타낸다.
전압 선택 회로(100)는 전원 경로(RS), 전원 경로(R1), 스위칭 소자(Q101) 및 스위칭 소자(Q102)를 가진다. 소정 전압원(ES)은 소정 전압 Vs를 발생하고, 전원 경로(RS)는 소정 전압 Vs를 받는다. 마찬가지로, 소정 전압원(E1)은 소정 전압 Ve1을 발생하고, 전원 경로(R1)는 소정 전압 Ve1을 받는다. 스위칭 소자(Q101)는 전원 경로(RS)와 유지 펄스 발생 회로(80a 및 80b)의 사이에 접속되고, 스위칭 소자(Q102)는 전원 경로(R1)와 유지 펄스 발생 회로(80a 및 80b)의 사이에 접속된다. 전원 경로는 전원 단자이어도 좋다.
전압 선택 회로(100)는 복수의 소정 전압 중 어느 1개의 소정 전압을 선택하고, 선택된 소정 전압을 나타내는 선택 전압 V3을 생성한다. 일례에서는, 전압 선택 회로(100)는 소정 전압 Vs, Ve1 중 어느 한쪽을 선택하고, 선택 전압 V3을 생성한다. 전압 선택 회로(100)는 스위칭 소자(Q101)가 온이 될 경우, 소정 전압 Vs를 선택하고, 선택 전압 V3을 소정 전압 Vs로 한다. 한편, 전압 선택 회로(100)는 스위칭 소자(Q102)가 온이 될 경우, 소정 전압 Ve1을 선택하고, 선택 전압 V3을 소정 전압 Ve1로 한다. 이렇게 전압 선택 회로(100)는 타이밍 신호(S45)에 근거해서 스위칭 소자(Q101, Q102)가 제어됨으로써 선택 전압 V3을 생성한다.
또한, 스위칭 소자(Q102)는 유지 펄스 발생 회로(80a 및 80b)로부터 전원 경로(R1)를 통해서 소정 전압원(E1)을 향해서 전류를 흘려보내기 위해서 설치되어 있다. 그러나 소정 전압원(E1)으로부터 전원 경로(R1)를 통해서 유지 펄스 발생 회로(80a 및 80b)를 향해서만 전류를 흘려보낼 경우에는, 다이오드로 치환해도 좋다.
유지 펄스 발생 회로(80a)는 전력 회수부(81a) 및 전압 클램프부(85a)를 가진다. 전력 회수부(81a)는 전력 회수용의 콘덴서(C81a), 스위칭 소자(Q81a 및 Q82a), 역류 방지용의 다이오드(D81a 및 D82a) 및 공진용의 인덕터(L81a)를 가진다. 전압 클램프부(85a)는 고전압측 경로(R3H), 저전압측 경로(R3L), 스위칭 소자(Q85a 및 Q86a) 및 다이오드(D85a 및 D86a)를 가진다. 스위칭 소자(Q85a)는 고전압측 스위칭 소자의 일례이고, 스위칭 소자(Q86a)는 저전압측 스위칭 소자의 일례이다.
콘덴서(C81a)의 일단은 접지되고, 타단은 스위칭 소자(Q81a)의 일단 및 스위칭 소자(Q82a)의 일단에 접속된다. 스위칭 소자(Q81a)의 타단은 다이오드(D81a)의 애노드에 접속되고, 스위칭 소자(Q82a)의 타단은 다이오드(D82a)의 캐소드에 접속된다. 다이오드(D81a)의 캐소드 및 다이오드(D82a)의 애노드는 인덕터(L81a)의 일단에 접속된다. 인덕터(L81a)의 타단은 전압 클램프부(85a)에 있어서의 스위칭 소자(Q85a)와 스위칭 소자(Q86a)의 접속점에 공통적으로 접속된다.
마찬가지로, 유지 펄스 발생 회로(80b)는 전력 회수부(81b) 및 전압 클램프부(85b)를 가진다. 전력 회수부(81b)는 전력 회수용의 콘덴서(C81b), 스위칭 소자(Q81b 및 Q82b), 역류 방지용의 다이오드(D81b 및 D82b) 및 공진용의 인덕터(L81b)를 가진다. 전압 클램프부(85b)는 고전압측 경로(R3H), 저전압측 경로(R3L), 스위칭 소자(Q85b 및 Q86b) 및 다이오드(D85b 및 D86b)를 가지고 있다. 스위칭 소자(Q85b)는 고전압측 스위칭 소자의 일례이고, 스위칭 소자(Q86b)는 저전압측 스위칭 소자의 일례이다.
또한, 유지 펄스 발생 회로(80a, 80b)를 구성하는 스위칭 소자로서, MOSFET나 IGBT 등의 트랜지스터 소자를 이용할 수 있다. 도 7에는, IGBT를 이용한 회로구성을 나타냈다. 특히 전압 클램프부(85a, 85b)를 구성하는 스위칭 소자(Q85a, Q86a, Q85b, Q86b)로서 IGBT를 이용할 경우에는, 제어되는 전류의 순방향(즉, 컬렉터로부터 이미터에 흐르는 순방향의 전류 방향)과는 반대 방향의 전류 경로를 설정해서 IGBT의 역내압 특성을 확보할 필요가 있다. 그 때문에, 다이오드(D85a, D86a, D85b, D86b)는 각각 스위칭 소자(Q85a, Q86a, Q85b, Q86b)에 대하여 전류의 순방향이 서로 반대가 되도록 병렬로 접속되어 있다.
또한, 도 7에는 나타내고 있지 않지만, IGBT를 보호하기 위해서 스위칭 소자(Q81a, Q82a, Q81b, Q82b)의 각각에 병렬로 다이오드를 접속해도 좋다.
전압 클램프부(85a)에서는 스위칭 소자(Q85a) 및 다이오드(D85a)의 병렬회로는 고전압측 경로(R3H)와 전극 경로(RG1)의 사이에 접속되고, 스위칭 소자(Q86a) 및 다이오드(D86a)의 병렬회로는 저전압측 경로(R3L)와 전극 경로(RG1)의 사이에 접속된다. 마찬가지로, 전압 클램프부(85b)에서는 스위칭 소자(Q85b) 및 다이오드(D85b)의 병렬회로는 고전압측 경로(R3H)와 전극 경로(RG2)의 사이에 접속되고, 스위칭 소자(Q86b) 및 다이오드(D86b)의 병렬회로는 저전압측 경로(R3L)와 전극 경로(RG2)의 사이에 접속된다. 고전압측 경로(R3H)는 전압 선택 회로(100)의 스위칭 소자(Q101 및 Q102)에 접속되고, 저전압측 경로(R3L)는 접지된다.
유지 펄스 발생 회로(80a)의 동작은 유지 펄스 발생 회로(50a)의 동작과 동일하다. 즉, 전력 회수부(81a)는 유지 펄스의 상승 에지 시에는 전력 회수용의 콘덴서(C81a)에 축적되어 있는 전하(또는 전력)를 스위칭 소자(Q81a), 다이오드(D81a), 인덕터(L81a) 및 전극 경로(RG1)를 통하여, 유지 전극 그룹(UG1)에 속하는 유지 전극(SU1∼SU1080)의 각 전극간 용량에 공급한다. 한편, 전력 회수부(81a)는 유지 펄스의 하강 에지 시에는 유지 전극(SU1∼SU1080)의 전극간 용량에 축적된 전하(또는 전력)를 전극 경로(RG1), 인덕터(L81a), 다이오드(D82a) 및 스위칭 소자(Q82a)를 통하여, 전력 회수용의 콘덴서(C81a)에 회수한다.
또한, 전압 클램프부(85a)에서는 고전압측 경로(R3H)는 선택 전압 V3을 받고, 저전압측 경로(R3L)는 소정 전압 0(V)을 받는다. 유지 전극 그룹(UG1)은 스위칭 소자(Q85a)가 온이 되면, 고전압측 경로(R3H)에 있어서의 선택 전압 V3으로 클램프된다. 유지 전극 그룹(UG1)은 선택 전압 V3이 소정 전압 Vs인 경우, 소정 전압 Vs로 클램프되고, 선택 전압 V3이 소정 전압 Ve1인 경우, 소정 전압 Ve1로 클램프된다. 유지 전극 그룹(UG1)은 스위칭 소자(Q86a)가 온이 되면, 소정 전압 0(V)으로 클램프된다.
소정 전압 Vs는 유지 펄스의 펄스 첨두 전압에 대응하고, 소정 전압 0(V)은 유지 펄스의 펄스 기준 전압에 대응한다. 전압 클램프부(85a)는 유지 기간 동안의 유지 전극 그룹(UG1)을, 유지 펄스의 펄스 첨두 전압과 펄스 기준 전압으로 번갈아 클램프함으로써, 유지 전극 그룹(UG1)에 유지 펄스를 인가한다. 전압 인가 시에 있어서의 전압 클램프부(85a)의 임피던스는 작아서, 강한 유지 방전에 의한 큰 방전 전류를 안정적으로 흘려보낼 수 있다.
이렇게, 유지 펄스 발생 회로(80a)는 타이밍 신호(S45)에 근거해서 스위칭 소자(Q81a, Q82a, Q85a, Q86a)가 제어됨으로써 유지 펄스를 발생하고, 전극 경로(RG1)를 통해서 유지 전극 그룹(UG1)에 유지 펄스를 인가한다. 또한, 유지 펄스 발생 회로(80a)는 전압 선택 회로(100)로부터의 소정 전압 Ve1을, 고전압측 경로(R3H)에서 받아, 전극 경로(RG1)를 통해서 유지 전극 그룹(UG1)에 소정 전압 Ve1을 인가한다.
유지 펄스 발생 회로(80b)의 동작에 대해서도, 유지 펄스 발생 회로(80a)의 동작과 동일하다. 즉, 유지 펄스 발생 회로(80b)는 펄스 첨두 전압 및 펄스 기준 전압을 반복하여 발생함으로써 유지 펄스를 발생하고, 전극 경로(RG2)를 통해서 유지 전극 그룹(UG2)에 인가한다. 또한, 유지 펄스 발생 회로(80b)는 전압 선택 회로(100)로부터의 소정 전압 Ve1을, 고전압측 경로(R3H)에서 받아, 전극 경로(RG2)를 통해서 유지 전극 그룹(UG2)에 인가한다.
소정 전압 인가 회로(90a)는 전원 경로(R2), 스위칭 소자(Q91a) 및 스위칭 소자(Q92a)를 가진다. 소정 전압원(E2)은 소정 전압 Ve2를 발생하고, 전원 경로(R2)는 소정 전압 Ve2를 받는다. 스위칭 소자(Q91a)와 스위칭 소자(Q92a)는 제어되는 전류의 순방향(즉, 드레인으로부터 소스에 또는 컬렉터로부터 이미터에 흐르는 순방향의 전류 방향)이 서로 반대가 되도록 직렬 접속된 쌍방향의 스위치를 형성하고 있다. 이 스위칭 소자(Q91a)와 스위칭 소자(Q92a)의 직렬 접속 회로는 전원 경로(R2)와 전극 경로(RG1)의 사이에 접속된다. 소정 전압 인가 회로(90a)는 스위칭 소자(Q91a) 및 스위칭 소자(Q92a)가 동시에 온 상태인 경우에 온 상태가 되고, 동시에 오프 상태인 경우에 오프 상태가 된다. 소정 전압 인가 회로(90a)는 온이 됨으로써, 소정 전압 Ve2를 전극 경로(RG1)를 통해서 유지 전극 그룹(UG1)에 인가한다. 소정 전압 인가 회로(90a)는 오프가 됨으로써, 전원 경로(R2)와 유지 전극 그룹(UG1)을 전기적으로 차단한다. 이렇게 소정 전압 인가 회로(90a)는 타이밍 신호(S45)에 근거해서 제어됨으로써, 소정 전압 Ve2를 전극 경로(RG1)를 통해서 유지 전극 그룹(UG1)에 인가한다.
마찬가지로, 소정 전압 인가 회로(90b)는 전원 경로(R2), 스위칭 소자(Q91b) 및 스위칭 소자(Q92b)를 가진다. 스위칭 소자(Q91b)와 스위칭 소자(Q92b)는 제어되는 전류의 순방향이 서로 반대가 되도록 직렬 접속된 쌍방향의 스위치를 형성하고 있다. 이 스위칭 소자(Q91b)와 스위칭 소자(Q92b)의 직렬 접속 회로는 전원 경로(R2)와 전극 경로(RG2)의 사이에 접속된다. 소정 전압 인가 회로(90b)는 스위칭 소자(Q91b) 및 스위칭 소자(Q92b)가 동시에 온 상태인 경우에 온 상태가 되고, 동시에 오프 상태인 경우에 오프 상태가 된다. 소정 전압 인가 회로(90b)는 온이 됨으로써, 소정 전압 Ve2를 전극 경로(RG2)를 통해서 유지 전극 그룹(UG2)에 인가한다. 소정 전압 인가 회로(90b)는 오프가 됨으로써, 전원 경로(R2)와 유지 전극 그룹(UG2)을 전기적으로 차단한다. 이렇게 소정 전압 인가 회로(90b)는 타이밍 신호(S45)에 근거해서 제어됨으로써, 소정 전압 Ve2를 전극 경로(RG2)를 통해서 유지 전극 그룹(UG2)에 인가한다.
또한, 전압 선택 회로(100) 및 소정 전압 인가 회로(90a, 90b)를 구성하는 스위칭 소자도, MOSFET나 IGBT 등의 트랜지스터 소자를 이용해서 구성할 수 있다. 도 7에는, MOSFET를 이용한 회로구성을 나타냈다. 그러나 스위칭 소자로서 IGBT를 이용할 경우에는, 제어되는 전류의 순방향(즉, 컬렉터로부터 이미터에 흐르는 순방향의 전류 방향)과는 반대 방향의 전류 경로를 설치해서 IGBT의 역내압 특성을 확보 할 필요가 있다. 그 때문에, IGBT에 병렬로 다이오드를 접속하는 것이 바람직하다. 또한, 도 7에는 각각의 MOSFET의 보디 다이오드를 명기했다.
또한, 스위칭 소자(Q91a, Q91b)는 소정 전압원(E2)으로부터, 각각 유지 전극 그룹(UG1, UG2)을 향해서만 전류를 흘려보낼 경우에는, 다이오드로 치환할 수 있다.
도 8은, 플라즈마 디스플레이 패널의 구동 회로(46)에 있어서의 유지 전극 구동 회로(44)의 동작을 나타내는 파형도이다. 도 8의 상반부는 유지 전극 그룹(UG1) 및 유지 전극 그룹(UG2)에 인가하는 구동 전압 파형을 나타내고 있다. 도 8의 하반부는 스위칭 소자(Q85a, Q86a, Q85b 및 Q86b), 소정 전압 인가 회로(90a 및 90b) 및 스위칭 소자(Q101 및 Q102)가 타이밍 신호(S45)에 근거해서 온/오프되는 상태를 나타내고 있다. 도 8 및 후술하는 도 13 및 도 15에서는 온 상태가 ON, 오프 상태가 OFF와 같이 표시된다.
초기화 기간 Tin에 있어서 유지 전극 그룹(UG1, UG2)에 소정 전압 0(V)을 인가하기 위해서는, 스위칭 소자(Q86a)를 온으로 해서, 유지 전극 그룹(UG1)을 접지한다. 동시에 스위칭 소자(Q86b)를 온으로 해서, 유지 전극 그룹(UG2)을 접지한다.
이어서 유지 전극 그룹(UG1, UG2)에 소정 전압 Ve1을 인가하기 위해서는, 스위칭 소자(Q86a, Q86b)를 오프로 한다. 그리고 스위칭 소자(Q102)를 온으로 해서, 유지 펄스 발생 회로(80a, 80b)에 소정 전압 Ve1을 공급한다. 또한, 스위칭 소자(Q85a)를 온으로 해서, 유지 전극 그룹(UG1)을 소정 전압 Ve1로 클램프한다. 동시에 스위칭 소자(Q85b)를 온으로 해서, 유지 전극 그룹(UG2)을 소정 전압 Ve1로 클램프한다.
이어지는 유지 전극 그룹(UG1)에 있어서의 서브 필드 SF1의 기록 기간 Tw1에 있어서, 스위칭 소자(Q85a)를 오프로 함과 더불어 소정 전압 인가 회로(90a)를 온으로 해서, 유지 전극 그룹(UG1)에 소정 전압 Ve2를 인가한다. 동시에, 스위칭 소자(Q85b)를 오프로 함과 더불어 소정 전압 인가 회로(90b)를 온으로 해서, 유지 전극 그룹(UG2)에도 소정 전압 Ve2를 인가한다.
이어지는 유지 전극 그룹(UG1)에 있어서의 서브 필드 SF1의 유지 기간 Ts1에 있어서, 스위칭 소자(Q101)를 온으로 해서 유지 펄스 발생 회로(80a, 80b)에 소정 전압 Vs를 공급한다. 그리고 소정 전압 인가 회로(90a)를 오프로 함과 더불어, 유지 펄스 발생 회로(80a)에서 발생시킨 유지 펄스를 유지 전극 그룹(UG1)에 인가한다.
유지 펄스 발생 회로(80a)에서 유지 펄스를 발생시키기 위해서는, 스위칭 소자(Q81a, Q85a, Q86a)를 오프로 한 후, 스위칭 소자(Q82a)를 온으로 해서, LC 공진에 의해 유지 전극 그룹(UG1)의 전압을 소정 전압 0(V) 부근까지 저하시킨다. 그 후 스위칭 소자(Q86a)를 온으로 해서, 유지 전극 그룹(UG1)을 소정 전압 0(V)으로 클램프한다. 이어서, 스위칭 소자(Q82a, Q86a)를 오프로 한 후, 스위칭 소자(Q81a)를 온으로 해서, LC 공진에 의해 유지 전극 그룹(UG1)의 전압을 소정 전압 Vs 부근까지 상승시킨다. 그 후, 스위칭 소자(Q85a)를 온으로 해서, 유지 전극 그룹(UG1)을 소정 전압 Vs로 클램프한다. 이상의 동작을 반복함으로써, 유지 펄스 발생 회로(80a)는 유지 펄스를 발생시킬 수 있다.
이 사이에, 유지 전극 그룹(UG2)은 서브 필드 SF1의 기록 기간 Tw1의 상태에 있으므로, 유지 전극 그룹(UG2)에 소정 전압 Ve2를 계속해서 인가한다.
이어지는 유지 전극 그룹(UG1)에 있어서의 서브 필드 SF1의 소거 기간 Te에 있어서, 스위칭 소자(Q81a, Q82a, Q85a, Q86a)를 오프로 한 후, 소정 전압 인가 회로(90a)를 온으로 해서, 유지 전극 그룹(UG1)에 소정 전압 Ve2를 인가한다. 그 후, 유지 전극 그룹(UG1)에 있어서의 서브 필드 SF2의 기록 기간 Tw1에 있어서, 각 스위칭 소자의 온/오프 상태를 계속한다.
유지 전극 그룹(UG1)에 있어서의 서브 필드 SF2의 기록 기간 Tw1에서는 유지 전극 그룹(UG2)은 서브 필드 SF1의 유지 기간 Ts1의 상태에 있으므로, 소정 전압 인가 회로(90b)를 오프로 함과 더불어, 유지 펄스 발생 회로(80b)에서 발생시킨 유지 펄스를, 유지 전극 그룹(UG2)에 인가한다.
이하 마찬가지로, 기록 기간 Tw1이 되는 유지 전극 그룹에 속하는 유지 전극에는 대응하는 유지 펄스 발생 회로의 스위칭 소자를 오프로 함과 더불어, 대응하는 소정 전압 인가 회로를 온으로 하여 소정 전압 Ve2를 인가한다. 그리고 유지 기간이 되는 유지 전극 그룹에 속하는 유지 전극에는 대응하는 소정 전압 인가 회로를 오프로 함과 더불어, 대응하는 유지 펄스 발생 회로의 스위칭 소자를 제어해서 유지 펄스를 인가한다.
이상의 동작을 반복함으로써, 도 8에 나타낸 구동 전압 파형을 각 유지 전극 그룹(UG1, UG2)에 속하는 유지 전극에 인가할 수 있다.
이렇게, 제1실시 형태에 있어서의 유지 전극 구동 회로(44)는 소정 전압 Vs 및 소정 전압 Ve1로부터 1개의 소정 전압을 선택하여, 2개의 유지 펄스 발생 회로(80a, 80b)의 각각에 공급하는 전압 선택 회로(100)를 구비하고 있다. 이 회로구성에 의해, 표시 전극쌍 그룹수와 동수(同數)의 유지 전극 구동 회로를 설치했을 경우에 비해서, 스위칭 소자의 수를 적게 할 수 있어, 간소한 유지 전극 구동 회로를 실현하고 있다. 실제로, 표시 전극쌍 그룹의 수와 동수의 유지 전극 구동 회로를 설치했다고 가정하면, 각각의 유지 전극 구동 회로에 대하여 소정 전압 Ve1을 공급하기 위해서 스위칭 소자가 2개씩, 합계 4개의 스위칭 소자가 필요해진다. 그러나 제1실시 형태에 의하면, 전압 선택 회로(100)를 구성하는 2개의 스위칭 소자(Q101, Q102)를 추가함으로써, 상술한 4개의 스위칭 소자를 없앨 수 있으므로, 스위칭 소자 2개를 줄일 수 있다.
또한, 제1실시 형태에 있어서는 2160쌍의 표시 전극쌍을 상하로 2분할해서 2개의 표시 전극쌍 그룹으로 나누었을 경우에 대해서 설명했다. 그러나 본 발명은 이것에 한정되는 것이 아니고, 표시 전극쌍을 3개 이상의 표시 전극쌍 그룹으로 나누었을 경우에도 적용할 수 있다. 또한, 표시 전극쌍 그룹의 수가 많아질수록 스위칭 소자의 삭감 효과는 커진다. 이하에, 표시 전극쌍을 4개의 표시 전극쌍 그룹으로 나눈 예에 대해서 설명한다.
(제2실시 형태)
제2실시 형태에서는, 제1실시 형태와 다른 점을 중심으로 설명한다. 제2실시 형태에 있어서의 그 밖의 구성, 동작 및 효과는 제1실시 형태와 동일하므로, 설명을 생략한다.
도 9는, 플라즈마 디스플레이 장치(40)의 패널(10)의 전극 배열도이다. 제2실시 형태에 있어서는, 패널을 상하 방향으로 4분할해서 4개의 표시 전극쌍 그룹으로 나누고 있다. 패널의 상부에 위치하는 표시 전극쌍으로부터 순서대로, 표시 전극쌍 그룹(DG11), 표시 전극쌍 그룹(DG12), 표시 전극쌍 그룹(DG21), 표시 전극쌍 그룹(DG22)으로 한다. 또한, 540개의 주사 전극(SC1∼SC540)을 주사 전극 그룹(SG11)으로 하고, 540개의 유지 전극(SU1∼SU540)을 유지 전극 그룹(UG11)으로 한다. 또한, 540개의 주사 전극(SC541∼SC1080)을 주사 전극 그룹(SG12)으로 하고, 540개의 유지 전극(SU541∼SU1080)을 유지 전극 그룹(UG12)으로 한다. 또한, 540개의 주사 전극(SC1081∼SC1620)을 주사 전극 그룹(SG21)으로 하고, 540개의 유지 전극(SU1081∼SU1620)을 유지 전극 그룹(UG21)으로 한다. 또한, 540개의 주사 전극(SC1621∼SC2160)을 주사 전극 그룹(SG22)으로 하고, 540개의 유지 전극(SU1621∼SU2160)을 유지 전극 그룹(UG22)으로 한다. 즉, 주사 전극 그룹(SG11) 및 유지 전극 그룹(UG11)이 표시 전극쌍 그룹(DG11)에 속하고, 주사 전극 그룹(SG12) 및 유지 전극 그룹(UG12)이 표시 전극쌍 그룹(DG12)에 속해 있다. 또한, 주사 전극 그룹(SG21) 및 유지 전극 그룹(UG21)이 표시 전극쌍 그룹(DG21)에 속하고, 주사 전극 그룹(SG22) 및 유지 전극 그룹(UG22)이 표시 전극쌍 그룹(DG22)에 속해 있다.
도 10은, 플라즈마 디스플레이 장치(40)의 서브 필드 구성을 나타내는 타이밍도이다. 도 10의 세로축은 주사 전극(SC1∼SC2160)을 나타내고, 가로축은 시간 t를 나타내고 있다. 또한, 기록 동작을 실행하는 타이밍을 나타내는 기록 타이밍 tW는 굵은 실선으로 나타내고 있다. 유지 기간의 타이밍을 나타내는 유지 기간 타이밍 tS는 가는 해칭으로 나타내고 있다. 소거 기간의 타이밍을 나타내는 소거 기간 타이밍 tE는 굵은 해칭으로 나타내고 있다. 이렇게, 표시 전극쌍 그룹의 수를 늘림으로써, 도 3의 경우에 비해서 유지 기간 Ts1, …을 길게 할 수 있다. 그 결과, 표시 전극쌍에 인가하는 유지 펄스수를 늘릴 수 있어, 패널의 발광 휘도를 높일 수 있다.
또한, 도 10에서는, 소거 기간 Te를 다음 서브 필드의 기록 기간 직전에 설정하고 있다. 그리고 초기화 기간 Tin 및 각각의 소거 기간 Te를 제외한 필드 기간 Tf에 있어서, 어느 하나의 표시 전극쌍 그룹에서 연속해서 기록 동작을 실행하도록 구동하고 있다. 또한, 유지 기간이 소거 기간 Te 직전에서 종료하도록, 유지 기간과 기록 기간의 사이에 방전을 발생시키지 않는 소거 기간을 설정하고 있다. 이렇게 유지 기간 직후에 소거 기간을 설정함으로써, 유지 방전으로 발생한 프라이밍(priming)을 이용해서 소거 방전을 실행할 수 있어, 안정한 소거 동작을 실행할 수 있다.
또한, 제2실시 형태에 있어서도, 1필드 기간 Tf를 16.7ms, 초기화 기간 Tin을 500㎲, 1주사 전극 1개당의 기록 동작에 필요로 하는 기간을 0.7㎲로 했다. 따라서, 모든 주사 전극(SC1∼SC2160)에서 기록 동작을 1회 실행하기 위해서 필요한 기간을 나타내는 전기록 기간 Tw는 1512㎲이고, 최대 10서브 필드를 확보할 수 있다. 단, 제2실시 형태에 있어서는, 각 서브 필드에 있어서 각각 「110」, 「81」, 「55」, 「33」, 「20」, 「11」, 「6」, 「4」, 「2」, 「1」의 개수의 유지 펄스를 인가하는 것으로 했다. 이러한 유지 펄스의 개수는 제1실시 형태의 경우에 비해서, 평균하여 2배약이 되고 있다. 유지 펄스 주기를 10㎲로 하면, 유지 펄스를 인가하기 위해서 필요로 하는 최대의 시간 Ts1은 10×110=1100㎲이다.
따라서, 식 7은,
N≥Tw/(Tw-Ts1)=3.67 (7)
이 된다. 표시 전극쌍 그룹수 N은, 식 7을 만족하는 최소의 정수이므로, 4가 된다. 이렇게, 표시 전극쌍을 4개의 표시 전극쌍 그룹으로 나눔으로써, 2개의 표시 전극쌍 그룹의 경우보다도 유지 펄스의 개수를 평균하여 2배약 증가시킬 수 있어, 패널의 발광 휘도를 높일 수 있다.
도 11은, 플라즈마 디스플레이 패널의 구동 회로(46)에 있어서의 유지 전극 구동 회로(144)의 회로도이다. 유지 전극 구동 회로(144)는 4개의 유지 펄스 발생 회로(180a, 180b, 180c 및 180d), 4개의 소정 전압 인가 회로(190a, 190b, 190c 및 190d), 1개의 전압 선택 회로(100) 및 4개의 전극 경로(RG11, RG12, RG21 및 RG22)를 구비하고 있다. 유지 전극 구동 회로(144)는 전극 경로(RG11)를 통해서 유지 전극 그룹(UG11)과 접속되고, 전극 경로(RG12)를 통해서 유지 전극 그룹(UG12)과 접속되고, 전극 경로(RG21)를 통해서 유지 전극 그룹(UG21)과 접속되고, 전극 경로(RG22)를 통해서 유지 전극 그룹(UG22)과 접속된다. 전극 경로(RG11)는 유지 전극 구동 회로(144)에 있어서, 유지 전극 그룹(UG11)에의 출력 경로 또는 유지 전극 그룹(UG11)으로부터의 입력 경로를 나타낸다. 전극 경로(RG12)는 유지 전극 구동 회로(144)에 있어서, 유지 전극 그룹(UG12)에의 출력 경로 또는 유지 전극 그룹(UG12)으로부터의 입력 경로를 나타낸다. 전극 경로(RG21)는 유지 전극 구동 회로(144)에 있어서, 유지 전극 그룹(UG21)에의 출력 경로 또는 유지 전극 그룹(UG21)으로부터의 입력 경로를 나타낸다. 전극 경로(RG22)는 유지 전극 구동 회로(144)에 있어서, 유지 전극 그룹(UG22)에의 출력 경로 또는 유지 전극 그룹(UG22)으로부터의 입력 경로를 나타낸다.
전압 선택 회로(100)는 제1실시 형태에 있어서의 전압 선택 회로(100)와 동일한 구성이 되고, 동일하게 동작한다. 즉, 전압 선택 회로(100)는 소정 전압 Vs, Ve1 중 어느 1개의 소정 전압을 선택하고, 선택된 소정 전압을 고전압측 경로(R3H)에 공급한다.
각 유지 펄스 발생 회로(180a, 180b, 180c, 180d)는 제1실시 형태에 있어서의 유지 펄스 발생 회로(80a)와 동일한 구성이 되고, 동일하게 동작한다. 즉, 유지 펄스 발생 회로(180a, 180b, 180c, 180d)는 펄스 첨두 전압 및 펄스 기준 전압을 반복하여 발생함으로써 유지 펄스를 발생하고, 각각 유지 전극 그룹(UG11, UG12, UG21, UG22)에 인가한다. 또한, 유지 펄스 발생 회로(180a, 180b, 180c, 180d)는 전압 선택 회로(100)로부터의 소정 전압 Ve1을 고전압측 경로(R3H)에서 받아, 각각 유지 전극 그룹(UG11, UG12, UG21, UG22)에 인가한다.
각 소정 전압 인가 회로(190a, 190b, 190c, 190d)는 제1실시 형태에 있어서의 소정 전압 인가 회로(90a)와 동일한 구성이 되고, 동일하게 동작한다. 즉, 소정 전압 인가 회로(190a, 190b, 190c, 190d)는 온이 됨으로써, 소정 전압 Ve2를 각각 유지 전극 그룹(UG11, UG12, UG21, UG22)에 인가한다. 소정 전압 인가 회로(190a, 190b, 190c, 190d)는 오프가 됨으로써, 전원 경로(R2)와 유지 전극 그룹(UG11, UG12, UG21, UG22)을 각각 전기적으로 차단한다.
또한, 소정 전압 인가 회로(190a, 190b, 190c, 190d)는 소정 전압원(E2)으로부터, 각각 유지 전극 그룹(UG11, UG12, UG21, UG22)을 향해서만 전류를 흘려보낼 경우에는, 스위칭 소자의 한쪽을 다이오드로 치환할 수 있다.
이렇게, 제2실시 형태에 있어서의 유지 전극 구동 회로(144)는 소정 전압 Vs 및 소정 전압 Ve1로부터 1개의 소정 전압을 선택하여, 4개의 유지 펄스 발생 회로(180a, 180b, 180c, 180d)의 각각에 공급하는 전압 선택 회로(100)를 구비하고 있다. 이 회로구성에 의해, 표시 전극쌍 그룹수와 동수의 유지 전극 구동 회로를 설치했을 경우에 비해서, 스위칭 소자의 수를 적게 할 수 있어, 간소한 유지 전극 구동 회로를 실현하고 있다. 실제로, 표시 전극쌍 그룹수와 동수의 유지 전극 구동 회로를 설치했다고 가정하면, 각각의 유지 전극 구동 회로에 대하여 소정 전압 Ve1을 공급하기 위해서 스위칭 소자가 2개씩, 합계 8개의 스위칭 소자가 필요하게 된다. 그러나 제2실시 형태에 의하면, 전압 선택 회로(100)를 구성하는 2개의 스위칭 소자(Q101, Q102)를 추가함으로써, 상술한 8개의 스위칭 소자를 없앨 수 있으므로, 스위칭 소자 6개를 줄일 수 있다.
또한, 제1실시 형태 및 제2실시 형태의 유지 전극 구동 회로에 있어서는, 전압 선택 회로(100)는 유지 펄스 발생 회로의 고전압측 경로(R3H)에 소정 전압 Vs 또는 소정 전압 Ve1을 공급하는 회로구성인 것으로 했다. 그러나 본 발명은 이 구성에 한정되는 것이 아니다. 이하에, 유지 펄스 발생 회로의 저전압측 경로(R3L)에 소정 전압 0(V) 또는 소정 전압 Ve1을 공급하는 전압 선택 회로를 구비한 유지 전극 구동 회로에 대해서 설명한다.
(제3실시 형태)
제3실시 형태에 있어서는, 제1실시 형태와 마찬가지로, 패널을 상하 방향으로 2분할해서 2개의 표시 전극쌍 그룹(DG1, DG2)으로 나누고 있다. 주사 전극(SC1∼SC1080)(즉, 주사 전극 그룹(SG1)) 및 유지 전극(SU1∼SU1080)(즉, 유지 전극 그룹(UG1))이 표시 전극쌍 그룹(DG1)에 속하고, 주사 전극(SC1081∼SC2160)(즉, 주사 전극 그룹(SG2)) 및 유지 전극(SU1081∼SU2160)(즉, 유지 전극 그룹(UG2))이 표시 전극쌍 그룹(DG2)에 속하는 것으로 하여 설명한다.
도 12는, 플라즈마 디스플레이 패널의 구동 회로(46)에 있어서의 유지 전극 구동 회로(244)의 회로도이다. 유지 전극 구동 회로(244)는 2개의 유지 펄스 발생 회로(80a 및 80b), 2개의 소정 전압 인가 회로(90a 및 90b), 1개의 전압 선택 회로(200) 및 2개의 전극 경로(RG1 및 RG2)를 구비하고 있다. 도 12의 유지 전극 구동 회로(244)가 도 7의 유지 전극 구동 회로(44)와 다른 점은, 전압 선택 회로(100)가 전압 선택 회로(200)로 변경되어 있는 점이다. 또한, 유지 전극 구동 회로(44)에서는 고전압측 경로(R3H)는 전압 선택 회로(100)에 접속되고, 저전압측 경로(R3L)는 접지되어 있는 것에 반해서, 유지 전극 구동 회로(244)에서는 고전압측 경로(R3H)는 소정 전압원(ES)으로부터의 소정 전압 Vs를 받고, 저전압측 경로(R3L)는 전압 선택 회로(200)에 접속되어 있다. 그 밖의 구성, 동작 및 효과는 제1실시 형태 및 제2실시 형태와 동일하므로, 설명을 생략한다.
전압 선택 회로(200)는 전원 경로(R1), 스위칭 소자(Q201) 및 스위칭 소자(Q202)를 가진다. 소정 전압원(E1)은 소정 전압 Ve1을 발생하고, 전원 경로(R1)는 소정 전압 Ve1을 받는다. 스위칭 소자(Q201)는 접지와 유지 펄스 발생 회로(80a 및 80b)의 사이에 접속되고, 스위칭 소자(Q202)는 전원 경로(R1)와 유지 펄스 발생 회로(80a 및 80b)의 사이에 접속된다.
전압 선택 회로(200)는 복수의 소정 전압 중 어느 1개의 소정 전압을 선택하고, 선택된 소정 전압을 나타내는 선택 전압 V3을 생성한다. 일례에서는, 전압 선택 회로(200)는 소정 전압 0(V) 또는 소정 전압 Ve1 중 어느 한쪽을 선택하고, 선택 전압 V3을 생성한다. 전압 선택 회로(200)는 스위칭 소자(Q201)가 온이 될 경우, 소정 전압 0(V)을 선택하고, 선택 전압 V3을 소정 전압 0(V)으로 한다. 한편, 전압 선택 회로(200)는 스위칭 소자(Q202)가 온이 될 경우, 소정 전압 Ve1을 선택하고, 선택 전압 V3을 소정 전압 Ve1로 한다.
전압 클램프부(85a)에서는 고전압측 경로(R3H)는 소정 전압원(ES)에 접속되고, 저전압측 경로(R3L)는 전압 선택 회로(200)의 스위칭 소자(Q201 및 Q202)에 접속된다. 고전압측 경로(R3H)는 소정 전압원(ES)으로부터의 소정 전압 Vs를 받고, 저전압측 경로(R3L)는 선택 전압 V3을 받는다. 유지 전극 그룹(UG1)은 스위칭 소자(Q86a)가 온이 되면, 저전압측 경로(R3L)에 있어서의 선택 전압 V3으로 클램프된다. 유지 전극 그룹(UG1)은 선택 전압 V3이 소정 전압 0(V)인 경우, 소정 전압 0(V)으로 클램프되고, 선택 전압 V3이 소정 전압 Ve1인 경우, 소정 전압 Ve1로 클램프된다. 유지 전극 그룹(UG1)은, 스위칭 소자(Q85a)가 온이 되면, 소정 전압 Vs로 클램프된다.
소정 전압 Vs는 유지 펄스의 펄스 첨두 전압에 대응하고, 소정 전압 0(V)은 유지 펄스의 펄스 기준 전압에 대응한다. 전압 클램프부(85a)는 유지 펄스의 펄스 첨두 전압 또는 펄스 기준 전압을 발생하고, 유지 기간 동안의 유지 전극 그룹(UG1)을 유지 펄스의 펄스 첨두 전압 또는 펄스 기준 전압으로 각각 설정한다. 이렇게, 유지 펄스 발생 회로(80a)는 펄스 첨두 전압 및 펄스 기준 전압을 반복하여 발생함으로써 유지 펄스를 발생하고, 전극 경로(RG1)를 통해서 유지 전극 그룹(UG1)에 인가한다. 또한, 유지 펄스 발생 회로(80a)는 전압 선택 회로(200)로부터의 소정 전압 Ve1을, 저전압측 경로(R3L)에서 받아, 전극 경로(RG1)를 통해서 유지 전극 그룹(UG1)에 인가한다.
전압 클램프부(85b)에 대해서도, 전압 클램프부(85a)와 동일하게 동작한다.
도 13은, 플라즈마 디스플레이 패널의 구동 회로(46)에 있어서의 유지 전극 구동 회로(244)의 동작을 나타내는 파형도이다. 도 13의 상반부는 유지 전극 그룹(UG1) 및 유지 전극 그룹(UG2)에 인가하는 구동 전압 파형을 나타내고 있다. 도 13의 하반부는 스위칭 소자(Q85a, Q86a, Q85b 및 Q86b), 소정 전압 인가 회로(90a 및 90b) 및 스위칭 소자(Q201 및 Q202)가 타이밍 신호(S45)에 근거해서 온/오프되는 상태를 나타내고 있다.
초기화 기간 Tin에 있어서 유지 전극 그룹(UG1, UG2)에 소정 전압 0(V)을 인가하기 위해서는, 스위칭 소자(Q201)를 온으로 한다. 그리고 스위칭 소자(Q86a)를 온으로 해서, 유지 전극 그룹(UG1)을 접지함과 더불어, 스위칭 소자(Q86b)를 온으로 해서 유지 전극 그룹(UG2)을 접지한다.
이어서 유지 전극 그룹(UG1, UG2)에 소정 전압 Ve1을 인가하기 위해서는, 스위칭 소자(Q201)를 오프로 하고, 스위칭 소자(Q202)를 온으로 한다. 이에 따라 스위칭 소자(Q202, Q86a)를 통해서 유지 전극 그룹(UG1)에 소정 전압 Ve1이 인가되고, 스위칭 소자(Q202, Q86b)를 통해서 유지 전극 그룹(UG2)에 소정 전압 Ve1이 인가된다.
이어지는 유지 전극 그룹(UG1)에 있어서의 서브 필드 SF1의 기록 기간 Tw1에 있어서, 스위칭 소자(Q86a)를 오프로 함과 더불어 소정 전압 인가 회로(90a)를 온으로 해서, 유지 전극 그룹(UG1)에 소정 전압 Ve2를 인가한다. 동시에, 스위칭 소자(Q86b)을 오프로 함과 더불어 소정 전압 인가 회로(90b)를 온으로 해서, 유지 전극 그룹(UG2)에도 소정 전압 Ve2를 인가한다.
이어지는 유지 전극 그룹(UG1)에 있어서의 서브 필드 SF1의 유지 기간 Ts1에 있어서, 스위칭 소자(Q201)를 온으로 해서 유지 펄스 발생 회로(80a, 80b)에 소정 전압 0(V)을 공급한다. 그리고 소정 전압 인가 회로(90a)를 오프로 함과 더불어 유지 펄스 발생 회로(80a)에서 발생시킨 유지 펄스를 유지 전극 그룹(UG1)에 인가한다.
이 사이에, 유지 전극 그룹(UG2)은 서브 필드 SF1의 기록 기간 Tw1의 상태에 있으므로, 유지 전극 그룹(UG2)에 소정 전압 Ve2를 계속해서 인가한다.
이어지는 유지 전극 그룹(UG1)에 있어서의 서브 필드 SF1의 소거 기간 Te에 있어서, 스위칭 소자(Q81a, Q82a, Q85a, Q86a)를 오프로 한 후, 소정 전압 인가 회로(90a)를 온으로 해서, 유지 전극 그룹(UG1)에 소정 전압 Ve2를 인가한다. 그 후, 유지 전극 그룹(UG1)에 있어서의 서브 필드 SF2의 기록 기간 Tw1에 있어서, 계속해서 유지 전극 그룹(UG1)에 소정 전압 Ve2를 인가한다.
유지 전극 그룹(UG1)에 있어서의 서브 필드 SF2의 기록 기간 Tw1에서는 유지 전극 그룹(UG2)은 서브 필드 SF1의 유지 기간 Ts1의 상태에 있으므로, 소정 전압 인가 회로(90b)를 오프로 함과 더불어 유지 펄스 발생 회로(80b)에서 발생시킨 유지 펄스를 유지 전극 그룹(UG2)에 인가한다.
이하 마찬가지로, 기록 기간 Tw1이 되는 유지 전극 그룹에 속하는 유지 전극에는 대응하는 유지 펄스 발생 회로의 스위칭 소자를 오프로 함과 더불어, 대응하는 소정 전압 인가 회로를 온으로 하여 소정 전압 Ve2를 인가한다. 그리고 유지 기간이 되는 유지 전극 그룹에 속하는 유지 전극에는 대응하는 소정 전압 인가 회로를 오프로 함과 더불어, 대응하는 유지 펄스 발생 회로의 스위칭 소자를 제어해서 유지 펄스를 인가한다.
이상의 동작을 반복함으로써, 도 13에 나타낸 구동 전압 파형을 각 유지 전극 그룹(UG1, UG2)에 속하는 유지 전극에 인가할 수 있다.
이렇게, 제3실시 형태에 있어서의 유지 전극 구동 회로(244)는 소정 전압 0(V) 및 소정 전압 Ve1로부터 1개의 소정 전압을 선택하여, 2개의 유지 펄스 발생 회로(80a, 80b)의 각각에 공급하는 전압 선택 회로(200)를 구비하고 있다. 이 회로구성에 의해, 제1실시 형태에 있어서의 유지 전극 구동 회로(44)와 마찬가지로, 스위칭 소자 2개를 줄일 수 있다.
(제4실시 형태)
제4실시 형태에서는, 제1실시 형태∼제3실시 형태와 다른 점을 중심으로 설명한다. 제4실시 형태에 있어서의 그 밖의 구성, 동작 및 효과는 제1실시 형태∼제3실시 형태와 동일하므로, 설명을 생략한다.
도 14는, 플라즈마 디스플레이 패널의 구동 회로(46a)의 회로도이다. 플라즈마 디스플레이 패널의 구동 회로(46a)는 주사 전극 구동 회로(43c), 주사 전극 구동 회로(43d), 유지 전극 구동 회로(344), 백 경로(RB1) 및 백 경로(RB2)를 구비하고 있다. 플라즈마 디스플레이 패널의 구동 회로(46a)는 또한, 도 5에 있어서 상술한 플라즈마 디스플레이 패널의 구동 회로(46)와 동일한 회로를 구비하고 있다. 즉, 플라즈마 디스플레이 패널의 구동 회로(46a)는 화상 신호 처리 회로(41), 데이터 전극 구동 회로(42), 타이밍 발생 회로(45) 및 각 회로 블록에 필요한 전원을 공급하는 전원 회로를 구비하고 있다. 그러나 도 14에서는, 이러한 회로는 도시의 간단화를 위해서 생략되어 있다. 주사 전극 구동 회로(43c)는 주사 전극 구동 회로(43a)로부터 변경되고, 주사 전극 구동 회로(43d)는 주사 전극 구동 회로(43b)로부터 변경되고, 유지 전극 구동 회로(344)는 유지 전극 구동 회로(44)로부터 변경되어 있다(도 5, 도 6 및 도 7을 참조).
주사 전극 구동 회로(43c)는 유지 펄스 발생 회로(150a), 초기화 파형 발생 회로(60a) 및 주사 펄스 발생 회로(70a)를 구비하고 있다. 유지 펄스 발생 회로(150a)는 전압 클램프부(55a) 및 전력 회수부(151a)를 구비하고 있다. 초기화 파형 발생 회로(60a), 주사 펄스 발생 회로(70a) 및 전압 클램프부(55a)는 도 6에서 상술한 바와 같다. 즉, 주사 전극 구동 회로(43c)가 주사 전극 구동 회로(43a)와 다른 점은 전력 회수부(151a)가 전력 회수부(51a)와 다른 점이다. 또한, 전력 회수부(151a)가 전력 회수부(51a)와 다른 점은 전력 회수용의 커패시터(C51a)가 삭제되어 있는 점 및 삭제된 커패시터(C51a)가 접속되어 있던 접속점(PC1)에 백 경로(RB1)가 접속되어 있는 점이다.
주사 전극 구동 회로(43d)는 주사 전극 구동 회로(43c)와 마찬가지로, 유지 펄스 발생 회로(150b), 초기화 파형 발생 회로(60b) 및 주사 펄스 발생 회로(70b)를 구비하고 있다. 유지 펄스 발생 회로(150b)는 전압 클램프부(55b) 및 전력 회수부(151b)를 구비하고 있다. 유지 펄스 발생 회로(150b), 초기화 파형 발생 회로(60b) 및 주사 펄스 발생 회로(70b)는 각각 유지 펄스 발생 회로(150a), 초기화 파형 발생 회로(60a) 및 주사 펄스 발생 회로(70a)와 마찬가지로 구성된다. 전력 회수부(151b)는 전력 회수부(151a)와 마찬가지로 구성되고, 전력 회수용의 콘덴서를 포함하지 않고, 접속점(PC1)에 대응하는 접속점(PC2)에 백 경로(RB2)가 접속되어 있다.
유지 전극 구동 회로(344)는 유지 펄스 발생 회로(280a 및 280b), 소정 전압 인가 회로(90a 및 90b), 전압 선택 회로(100), 전극 경로(RG1) 및 전극 경로(RG2)를 구비하고 있다. 유지 전극 구동 회로(344)가 유지 전극 구동 회로(44)와 다른 점은, 유지 펄스 발생 회로(280a, 280b)가 각각 유지 펄스 발생 회로(80a, 80b)(도 7 및 도 12를 참조)로부터 변경되어 있는 점이다. 또한, 유지 펄스 발생 회로(280a)가 유지 펄스 발생 회로(80a)와 다른 점은, 전력 회수부(81a)가 삭제되어 있는 점 및 삭제된 전력 회수부(81a)가 접속되어 있던 접속점(PU1)에 백 경로(RB1)가 접속되어 있는 점이다. 마찬가지로, 유지 펄스 발생 회로(280b)가 유지 펄스 발생 회로(80b)와 다른 점은, 전력 회수부(81b)가 삭제되어 있는 점 및 삭제된 전력 회수부(81b)가 접속되어 있던 접속점(PU2)에 백 경로(RB2)가 접속되어 있는 점이다.
이렇게, 플라즈마 디스플레이 패널의 구동 회로(46a)가 플라즈마 디스플레이 패널의 구동 회로(46)와 다른 점은, 3가지이다. 첫 번째는, 주사 전극 구동 회로(43c)에서는 주사 전극 구동 회로(43a)의 전력 회수용의 커패시터(C51a)가 삭제되고, 주사 전극 구동 회로(43d)에서는 주사 전극 구동 회로(43c)의 경우와 마찬가지로, 주사 전극 구동 회로(43b)의 전력 회수용의 콘덴서가 삭제되어 있는 점이다. 두 번째는, 유지 전극 구동 회로(344)에서는 유지 전극 구동 회로(44)의 전력 회수부(81a, 81b)가 삭제되어 있는 점이다. 세 번째는, 접속점(PC1, PU1)이 공통적으로 백 경로(RB1)에 접속되고, 접속점(PC2, PU2)이 공통적으로 백 경로(RB2)에 접속되어 있는 점이다. 이하에서는, 이러한 다른 점에 관해서, 구성, 동작 및 효과를 설명한다.
주사 전극 구동 회로(43c)에 있어서, 전력 회수부(151a)는 스위칭 소자(Q51a 및 Q52a), 역류 방지용의 다이오드(D51a 및 D52a) 및 공진용의 인덕터(L51a)를 가진다. 전압 클램프부(55a)는 스위칭 소자(Q55a 및 Q56a)를 가진다. 스위칭 소자(Q51a)의 일단 및 스위칭 소자(Q52a)의 일단은 접속점(PC1)을 통해서 백 경로(RB1)에 공통적으로 접속된다. 스위칭 소자(Q51a)의 타단은 다이오드(D51a)의 애노드에 접속되고, 스위칭 소자(Q52a)의 타단은 다이오드(D52a)의 캐소드에 접속된다. 다이오드(D51a)의 캐소드 및 다이오드(D52a)의 애노드는 공통적으로 인덕터(L51a)의 일단에 접속된다. 인덕터(L51a)의 타단은 전압 클램프부(55a)에 있어서의 스위칭 소자(Q55a)와 스위칭 소자(Q56a)의 접속점에 접속된다.
주사 전극 구동 회로(43d)에 있어서, 전력 회수부(151b)는 스위칭 소자(Q51b 및 Q52b), 역류 방지용의 다이오드(D51b 및 D52b) 및 공진용의 인덕터(L51b)를 가진다. 전압 클램프부(55b)는 스위칭 소자(Q55b 및 Q56b)를 가진다. 스위칭 소자(Q51b)의 일단 및 스위칭 소자(Q52b)의 일단은 접속점(PC2)을 통해서 백 경로(RB2)에 공통적으로 접속된다. 스위칭 소자(Q51b)의 타단은 다이오드(D51b)의 애노드에 접속되고, 스위칭 소자(Q52b)의 타단은 다이오드(D52b)의 캐소드에 접속된다. 다이오드(D51b)의 캐소드 및 다이오드(D52b)의 애노드는 공통적으로 인덕터(L51b)의 일단에 접속된다. 인덕터(L51b)의 타단은 전압 클램프부(55b)에 있어서의 스위칭 소자(Q55b)와 스위칭 소자(Q56b)의 접속점에 접속된다.
전력 회수부(151a)는 타이밍 신호(S45)에 근거해서 스위칭 소자(Q51a, Q52a)가 제어됨으로써, LC 공진시킨다. 즉, 전력 회수부(151a)는 표시 전극쌍 그룹(DG1)을 구성하는 주사 전극 그룹(SG1)과 유지 전극 그룹(UG1)의 사이의 1080개의 전극간 용량과, 인덕터(L51a)를 LC 공진시켜서, 유지 펄스의 상승 에지 및 하강 에지를 실행한다. 전력 회수부(151a)는 주사 전극 그룹(SG1)에 있어서의 유지 펄스의 상승 에지 시에는 유지 전극 그룹(UG1)에 있어서의 전하(또는 전력)를 소정의 주사 전극 공급 경로를 통해서 주사 전극 그룹(SG1)에 공급한다. 소정의 주사 전극 공급 경로는 전극 경로(RG1), 접속점(PU1), 백 경로(RB1), 접속점(PC1), 스위칭 소자(Q51a), 다이오드(D51a), 인덕터(L51a), 초기화 파형 발생 회로(60a) 및 주사 펄스 발생 회로(70a)를 통하는 경로이다. 한편, 전력 회수부(151a)는 주사 전극 그룹(SG1)에 있어서의 유지 펄스의 하강 에지 시에는 주사 전극 그룹(SG1)에 있어서의 전하(또는 전력)를 소정의 주사 전극 회수 경로를 통해서 유지 전극 그룹(UG1)에 회수한다. 소정의 주사 전극 회수 경로는 주사 펄스 발생 회로(70a), 초기화 파형 발생 회로(60a), 인덕터(L51a), 다이오드(D52a), 스위칭 소자(Q52a), 접속점(PC1), 백 경로(RB1), 접속점(PU1) 및 전극 경로(RG1)를 통하는 경로이다.
이렇게, 전력 회수부(151a)는 유지 전극 그룹(UG1)으로부터 전하(또는 전력)를 회수함과 더불어, 회수한 전하(또는 전력)를 그대로 주사 전극 그룹(SG1)에 공급한다. 이에 따라, 전력 회수부(151a)는 유지 전극 그룹(UG1)에 있어서의 유지 펄스의 하강 에지 및 주사 전극 그룹(SG1)에 있어서의 유지 펄스의 상승 에지를 시간적으로 병행하여 실행한다. 또한 전력 회수부(151a)는 주사 전극 그룹(SG1)으로부터 전하(또는 전력)를 회수함과 더불어, 회수한 전하(또는 전력)를 그대로 유지 전극 그룹(UG1)에 공급한다. 이에 따라, 전력 회수부(151a)는 주사 전극 그룹(SG1)에 있어서의 유지 펄스의 하강 에지 및 유지 전극 그룹(UG1)에 있어서의 유지 펄스의 상승 에지를 시간적으로 병행하여 실행한다.
전력 회수부(151b)는 전력 회수부(151a)와 마찬가지로 동작한다. 즉 전력 회수부(151a)는 유지 전극 그룹(UG2)으로부터 전하(또는 전력)를 회수함과 더불어, 회수한 전하(또는 전력)를 그대로 주사 전극 그룹(SG2)에 공급한다. 이에 따라, 전력 회수부(151b)는 유지 전극 그룹(UG2)에 있어서의 유지 펄스의 하강 에지 및 주사 전극 그룹(SG2)에 있어서의 유지 펄스의 상승 에지를 시간적으로 병행하여 실행한다. 또한 전력 회수부(151b)는 주사 전극 그룹(SG2)으로부터 전하(또는 전력)를 회수함과 더불어, 회수한 전하(또는 전력)를 그대로 유지 전극 그룹(UG2)에 공급한다. 이에 따라, 전력 회수부(151b)는 주사 전극 그룹(SG2)에 있어서의 유지 펄스의 하강 에지 및 유지 전극 그룹(UG2)에 있어서의 유지 펄스의 상승 에지를 시간적으로 병행하여 실행한다.
도 15는, 플라즈마 디스플레이 패널의 구동 회로(46a)의 동작을 나타내는 파형도이다. 도 15의 상반부는 표시 전극쌍 그룹(DG1)에 속하는 주사 전극 그룹(SG1) 및 유지 전극 그룹(UG1)의 구동 전압 파형 및 표시 전극쌍 그룹(DG2)에 속하는 주사 전극 그룹(SG2) 및 유지 전극 그룹(UG2)의 구동 전압 파형을 나타내고 있다. 도 15의 하반부는 각 스위칭 소자(Q51a, Q52a, Q55a, Q56a, Q51b, Q52b, Q55b, Q56b, Q85a, Q86a, Q85b 및 Q86b)가 타이밍 신호(S45)에 근거해서 온/오프되는 상태를 나타내고 있다.
주사 전극 그룹(SG1)에 있어서의 기록 기간 Tw1의 종료 직전에는, 주사 전극 그룹(SG1)의 전압을 전압 0(V)으로 하고, 유지 전극 그룹(UG1)의 전압을 전압 Ve2로 한다. 주사 전극 그룹(SG1)에 있어서의 기록 기간 Tw1 후의 유지 기간 Ts1에서는 최초에, 스위칭 소자(Q52a, Q55a, Q56a)를 오프로 함과 더불어, 스위칭 소자(Q51a)를 온으로 한다. 이때, 표시 전극쌍 그룹(DG1)을 구성하는 주사 전극 그룹(SG1)과 유지 전극 그룹(UG1)의 사이의 1080개의 전극간 용량과 인덕터(L51a)가 LC 공진한다. 그 결과, 주사 전극 그룹(SG1)의 전압은, 전압 0(V)으로부터 전압 Vs 부근까지 상승하고, 동시에 유지 전극 그룹(UG1)의 전압은, 전압 Ve2로부터 전압 0(V) 부근까지 하강한다.
이어서, 스위칭 소자(Q55a) 및 스위칭 소자(Q86a)를 온으로 하면, 주사 전극 그룹(SG1)의 전압은 전압 Vs로, 유지 전극 그룹(UG1)의 전압은 전압 0(V)으로 클램프된다. 주사 전극 그룹(SG1) 및 유지 전극 그룹(UG1)이 클램프되어 있는 기간, 방전 셀(Cij)이 발광한다. 계속해서, 스위칭 소자(Q51a, Q55a, Q86a)를 오프로 함과 더불어, 스위칭 소자(Q52a)를 온으로 한다. 이때, 다시 1080개의 전극간 용량과 인덕터(L51a)가 LC 공진한다. 그 결과, 주사 전극 그룹(SG1)의 전압은 전압 Vs로부터 전압 0(V) 부근까지 하강하고, 동시에 유지 전극 그룹(UG1)의 전압은 전압 0(V)으로부터 전압 Vs 부근까지 상승한다.
이어서, 스위칭 소자(Q56a) 및 스위칭 소자(Q85a)를 온으로 하면, 주사 전극 그룹(SG1)의 전압은 전압 0(V)으로, 유지 전극 그룹(UG1)의 전압은 전압 Vs로 클램프된다. 주사 전극 그룹(SG1) 및 유지 전극 그룹(UG1)이 클램프되어 있는 기간, 방전 셀(Cij)이 발광한다. 계속해서, 스위칭 소자(Q52a, Q56a, Q85a)를 오프로 함과 더불어, 스위칭 소자(Q51a)를 온으로 한다. 이때, 다시 1080개의 전극간 용량과 인덕터(L51a)가 LC 공진한다. 그 결과, 주사 전극 그룹(SG1)의 전압은 전압 0(V)으로부터 전압 Vs 부근까지 상승하고, 동시에 유지 전극 그룹(UG1)의 전압은, 전압 Vs로부터 전압 0(V) 부근까지 하강한다. 이후, 유지 기간 Ts1에 있어서 이러한 동작을 반복하여 실행함으로써, 유지 펄스 발생 회로(150a 및 280a)는 표시 전극쌍 그룹(DG1)에 유지 펄스를 인가하고, 방전 셀(Cij)(i=1∼1080)에 있어서의 방전을 계속시킨다.
주사 전극 그룹(SG1)에 있어서의 유지 기간 Ts1의 사이, 주사 전극 그룹(SG2)은, 기록 기간 Tw1의 상태에 있고, 기록 기간 Tw1의 종료 후, 유지 기간 Ts1의 상태가 된다. 주사 전극 그룹(SG2)에 있어서의 유지 기간 Ts1에 있어서, 스위칭 소자(Q51b, Q52b, Q55b, Q56b, Q85b, Q86b)는 타이밍 신호(S45)에 근거해서 제어된다. 이러한 스위칭 소자의 동작은, 주사 전극 그룹(SG1)에 있어서의 유지 기간 Ts1에 있어서, 스위칭 소자(Q51a, Q52a, Q55a, Q56a, Q85a, Q86a)가 타이밍 신호(S45)에 근거해서 제어되는 동작과 각각 동일하다. 이에 따라, 유지 펄스 발생 회로(150b 및 280b)는 표시 전극쌍 그룹(DG2)에 유지 펄스를 인가하고, 방전 셀(Cij)(i=1081∼2160)에 있어서의 방전을 계속시킨다.
또한, 도 14에 있어서 전력 회수부는 각 주사 전극 구동 회로(43c, 43d)에 포함되고, 유지 전극 구동 회로(344)에 포함되어 있지 않았지만, 반대로, 각 주사 전극 구동 회로(43c, 43d)에 포함되지 않고, 유지 전극 구동 회로(344)에 포함되어도 좋다. 즉, 각 전력 회수부(151a, 151b)는 삭제되고, 스위칭 소자(Q55a)와 스위칭 소자(Q56a)의 접속점에 백 경로(RB1)가 접속되고, 및 스위칭 소자(Q55b)와 스위칭 소자(Q56b)의 접속점에 백 경로(RB2)가 접속된다. 또한, 유지 펄스 발생 회로(280a)는 유지 펄스 발생 회로(80a)에 있어서 콘덴서(C81a)를 삭제함으로써 구성되는 회로로 치환되고, 삭제된 콘덴서(C81a)가 접속되어 있던 접속점에 백 경로(RB1)가 접속된다. 마찬가지로, 유지 펄스 발생 회로(280b)는 유지 펄스 발생 회로(80b)에 있어서 콘덴서(C81b)를 삭제함으로써 구성되는 회로로 치환되고, 삭제된 콘덴서(C81b)가 접속되어 있던 접속점에 백 경로(RB2)가 접속된다.
또한, 유지 전극 구동 회로(344)에 있어서의 전압 선택 회로(100)는 제3실시 형태의 도 12에 나타내는 전압 선택 회로(200)로 치환되어도 좋다.
또한, 표시 전극쌍 그룹수 N은 표시 전극쌍 그룹(DG1, DG2)과 같이 N=2로 했지만, 제2실시 형태(도 9, 도 10 및 도 11)에 있어서 상술한 바와 같이 N=4로 해도 좋고, 또한 다른 임의의 그룹수로 해도 좋다. 이 경우, 상기의 설명과 마찬가지로 하여, 동일한 표시 전극쌍 그룹을 구동하는 주사 전극 구동 회로 및 유지 전극 구동 회로에 있어서, 어느 한쪽의 전력 회수부가 삭제되고, 다른 쪽의 전력 회수부에 있어서의 전력 회수용의 콘덴서가 삭제된다. 또한, 삭제된 전력 회수부가 접속되어 있던 접속점과 삭제된 전력 회수용의 콘덴서가 접속되어 있던 접속점이 백 경로에 의해 접속된다.
이렇게, 제4실시 형태에 있어서의 플라즈마 디스플레이 패널의 구동 회로(46a)에 의하면, 각 주사 전극 구동 회로(43c, 43d)와 유지 전극 구동 회로(344)가 전력 회수부를 공유할 수 있다. 이에 따라, 전력 회수부에 대응하는 부품 점수가 삭감되어, 비용을 저감하는 것이 가능해진다.
(실시 형태의 정리)
또한, 제1실시 형태∼제4실시 형태에 있어서는, 도 3에 나타낸 바와 같이, 모든 서브 필드에 있어서, 표시 전극쌍 그룹(DG1)과 표시 전극쌍 그룹(DG2)의 서브 필드의 위상을 어긋나게 한 서브 필드 구성을 예로 설명했다. 그러나 본 발명은, 상술한 서브 필드 구성에 한정되는 것이 아니고, 예를 들면, 모든 방전 셀에 대한 유지 기간의 위상을 일치시킨 기록·유지 분리 방식의 서브 필드를 몇 개 포함하는 서브 필드 구성이라도 적용할 수 있다.
또한, 제1실시 형태∼제4실시 형태에 있어서는, 도 4, 도 8 및 도 13에 나타낸 바와 같이, 초기화 기간의 전반에는 유지 전극에 소정 전압 0(V)을, 초기화 기간의 후반에는 소정 전압 Ve2보다 낮은 소정 전압 Ve1을 인가한다고 해서 설명했다. 그러나 이러한 패널의 각 전극에 인가하는 구동 전압 파형은 일례를 나타낸 것이며, 본 발명은 이것에 한정되는 것이 아니다. 예를 들면 소정 전압 Ve1은 소정 전압 Ve2보다 높은 전압이어도 좋고, 또한 초기화 기간에서 소정 전압 0(V) 및 소정 전압 Ve1 이외에도, 소정 전압 Ve2 및 소정 전압 Vs 등을 유지 전극에 인가해도 좋다.
또한, 제1실시 형태∼제4실시 형태에 있어서 이용한 구체적인 각 수치는 간단히 일례를 든 것에 불과하고, 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 맞추어, 적당히 최적의 값으로 설정하는 것이 바람직하다.
본 발명은, 고정밀도 패널이어도 충분한 서브 필드수를 확보할 수 있는 간소한 구동 회로를 제공할 수 있으므로, 플라즈마 디스플레이 장치로서 유용하다.
이상과 같이, 실시 형태에 있어서의 플라즈마 디스플레이 패널의 구동 회로에 의하면, 1개의 선택 전압 V3을 생성하는 1개의 전압 선택 회로(100; 200)를 구비하고, 복수의 유지 펄스 발생 회로(80a, 80b; 180a, 180b, 180c, 180d; 280a, 280b)가 이 1개의 선택 전압 V3에 근거해서 유지 펄스 또는 소정 전압 Ve1을 복수의 유지 전극 그룹(UG1, UG2; UG11, UG12, UG21, UG22)에 각각 다른 유지 기간에서 인가할 수 있다. 이에 따라, 고정밀도 패널에 있어서 충분한 서브 필드수 및 유지 펄스수를 확보할 수 있으므로, 플라즈마 디스플레이 패널을 고정밀도화 또한 고휘도화시키는 것이 가능해진다. 그와 함께, 부품 점수를 적게 하고, 회로구성을 간소화할 수 있으므로, 구동 회로를 저비용화하는 것이 가능해진다.
이상에 있어서, 기술된 숫자는 본 발명을 구체적으로 설명하기 위해서 예시한 것이며, 본 발명은 예시된 숫자에 한정되지 않는다. 또한, 하드웨어에 의해 구성된 구성 요소는 소프트웨어에 의해서도 구성 가능하고, 소프트웨어에 의해 구성된 구성 요소는 하드웨어에 의해서도 구성 가능하다. 또한, 상술한 실시 형태에 있어서의 모든 구성 요소 중, 몇 개를 상술한 실시 형태와는 다른 조합으로 재구성함으로써, 다른 조합의 효과를 나타내는 것이 가능하다.
이상, 실시 형태에 있어서의 지금까지의 설명은, 모두 본 발명을 구체화한 일례이며, 본 발명은 이들 예에 한정되지 않고, 본 발명의 기술을 이용해서 당업자가 용이하게 구성 가능한 여러 가지 예로 전개 가능하다.
본 발명은, 플라즈마 디스플레이 패널의 구동 회로 및 플라즈마 디스플레이 장치에 이용할 수 있다.
10 플라즈마 디스플레이 패널
22 주사 전극
23 유지 전극
24 표시 전극쌍
32 데이터 전극
40 플라즈마 디스플레이 장치
41 화상 신호 처리 회로
42 데이터 전극 구동 회로
43a, 43b, 43c, 43d 주사 전극 구동 회로
44, 144, 244, 344 유지 전극 구동 회로
45 타이밍 발생 회로
46, 46a 플라즈마 디스플레이 패널의 구동 회로
50a, 80a, 80b, 150a, 150b, 180a, 180b, 180c, 180d, 280a, 280b 유지 펄스 발생 회로
60a, 60b 초기화 파형 발생 회로
70a, 70b 주사 펄스 발생 회로
51a, 81a, 81b, 151a, 151b 전력 회수부
55a, 55b, 56a, 56b, 85a, 85b, 86a, 86b 전압 클램프부
90a, 90b, 190a, 190b, 190c, 190d 소정 전압 인가 회로
100, 200 전압 선택 회로
DG1, DG2, DG11, DG12, DG21, DG22 표시 전극쌍 그룹
ES, E1, E2 소정 전압원
RS, R1, R2 전원 경로
RB1, RB2 백 경로
SG1, SG2, SG11, SG12, SG21, SG22 주사 전극 그룹
UG1, UG2, UG11, UG12, UG21, UG22 유지 전극 그룹

Claims (4)

  1. 주사 전극과 유지 전극으로 구성된 표시 전극쌍을 복수 구비함과 더불어 복수의 데이터 전극을 구비하고, 상기 표시 전극쌍과 상기 데이터 전극이 교차하는 위치의 각각에 방전 셀을 형성한 플라즈마 디스플레이 패널을 구동하는 구동 회로에 있어서,
    복수의 상기 표시 전극쌍을 복수의 표시 전극쌍 그룹으로 나눔과 더불어, 복수의 상기 표시 전극쌍 그룹의 각각에 대하여 설치되고, 상기 표시 전극쌍 그룹에 속하는 유지 전극에 유지 펄스를 인가하는 유지 펄스 발생 회로와,
    복수의 상기 표시 전극쌍 그룹의 각각에 대하여 설치되고, 상기 표시 전극쌍 그룹에 속하는 유지 전극에 일정 압력을 인가하는 일정 압력 발생 회로와,
    복수의 전압으로부터 1개의 전압을 선택하여, 복수의 상기 유지 펄스 발생 회로의 각각에 공급하는 전압 선택 회로를 구비한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 회로.
  2. 청구항 1에 있어서,
    상기 전압 선택 회로는 상기 유지 펄스 발생 회로의 고전압측의 전원 단자에 상기 1개의 전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 회로.
  3. 청구항 1에 있어서,
    상기 전압 선택 회로는 상기 유지 펄스 발생 회로의 저전압측의 전원 단자에 상기 1개의 전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 회로.
  4. 청구항 1에 기재한 플라즈마 디스플레이 패널의 구동 회로와,
    상기 플라즈마 디스플레이 패널을 구비한 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020107028690A 2008-06-26 2009-06-23 플라즈마 디스플레이 패널의 구동 회로 및 플라즈마 디스플레이 장치 KR20110010127A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2008-166804 2008-06-26
JP2008166804 2008-06-26
JP2009116664 2009-05-13
JPJP-P-2009-116664 2009-05-13

Publications (1)

Publication Number Publication Date
KR20110010127A true KR20110010127A (ko) 2011-01-31

Family

ID=41444254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107028690A KR20110010127A (ko) 2008-06-26 2009-06-23 플라즈마 디스플레이 패널의 구동 회로 및 플라즈마 디스플레이 장치

Country Status (5)

Country Link
US (1) US20110090211A1 (ko)
JP (1) JPWO2009157181A1 (ko)
KR (1) KR20110010127A (ko)
CN (1) CN102067201A (ko)
WO (1) WO2009157181A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020138550A1 (ko) * 2018-12-27 2020-07-02 선상규 모터와 알터네이터를 융합한 구동기계

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666711B2 (ja) * 1993-12-27 1997-10-22 日本電気株式会社 プラズマディスプレイパネルの駆動方法
JP2801893B2 (ja) * 1995-08-03 1998-09-21 富士通株式会社 プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置
JPH09244578A (ja) * 1996-03-13 1997-09-19 Fujitsu Ltd プラズマ表示装置及びその駆動方法
JP3221341B2 (ja) * 1997-01-27 2001-10-22 富士通株式会社 プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置
JP3420938B2 (ja) * 1998-05-27 2003-06-30 富士通株式会社 プラズマディスプレイパネル駆動方法および駆動装置
JP2001265281A (ja) * 2000-03-17 2001-09-28 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
JP2002032056A (ja) * 2000-07-18 2002-01-31 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
US20050231440A1 (en) * 2004-04-15 2005-10-20 Matsushita Electric Industrial Co., Ltd. Plasma display panel driver and plasma display
US7471264B2 (en) * 2004-04-15 2008-12-30 Panasonic Corporation Plasma display panel driver and plasma display
JP5110773B2 (ja) * 2004-04-15 2012-12-26 パナソニック株式会社 プラズマディスプレイパネル駆動装置
JP4652936B2 (ja) * 2005-09-09 2011-03-16 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置及びその駆動方法
JPWO2007063587A1 (ja) * 2005-11-30 2009-05-07 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
US20090201319A1 (en) * 2006-09-20 2009-08-13 Hiroyasu Makino Plasma display panel drive method and plasma display panel device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020138550A1 (ko) * 2018-12-27 2020-07-02 선상규 모터와 알터네이터를 융합한 구동기계

Also Published As

Publication number Publication date
JPWO2009157181A1 (ja) 2011-12-08
US20110090211A1 (en) 2011-04-21
WO2009157181A1 (ja) 2009-12-30
CN102067201A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
KR100343360B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동회로
US20070268216A1 (en) Plasma display panel driving circuit and plasma display apparatus
JP4338766B2 (ja) プラズマディスプレイパネル駆動回路
JP2001337640A (ja) 容量性負荷の駆動回路及び駆動方法
WO2008072564A1 (ja) プラズマディスプレイ装置およびその駆動方法
KR101128137B1 (ko) 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치
KR101128248B1 (ko) 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치
KR100938313B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100611287B1 (ko) 구동 회로 및 구동 방법
KR20090009218A (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
KR20110010127A (ko) 플라즈마 디스플레이 패널의 구동 회로 및 플라즈마 디스플레이 장치
EP2282305A1 (en) Method for driving plasma display panel and plasma display device
WO2009157180A1 (ja) プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置
KR20120028292A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
KR101046815B1 (ko) 플라즈마 디스플레이 장치
WO2011001618A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2011007524A1 (ja) プラズマディスプレイパネルの駆動回路
KR101019777B1 (ko) 플라즈마 디스플레이 패널 표시 장치와 그 구동 방법
KR101061703B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP2011232464A (ja) プラズマディスプレイパネル及びその駆動方法
KR20080054433A (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
JP2012008337A (ja) プラズマディスプレイパネルの駆動回路及びプラズマディスプレイ装置
KR20130073970A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
WO2010137248A1 (ja) プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JP2008008980A (ja) プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee