KR20110007925A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20110007925A
KR20110007925A KR1020090065609A KR20090065609A KR20110007925A KR 20110007925 A KR20110007925 A KR 20110007925A KR 1020090065609 A KR1020090065609 A KR 1020090065609A KR 20090065609 A KR20090065609 A KR 20090065609A KR 20110007925 A KR20110007925 A KR 20110007925A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
electrode
drain electrode
source electrode
Prior art date
Application number
KR1020090065609A
Other languages
English (en)
Other versions
KR101592010B1 (ko
Inventor
전경숙
윤갑수
김웅권
한상윤
송준호
양성훈
조병훈
김대철
정기훈
방정석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090065609A priority Critical patent/KR101592010B1/ko
Priority to US12/731,380 priority patent/US8698144B2/en
Publication of KR20110007925A publication Critical patent/KR20110007925A/ko
Application granted granted Critical
Publication of KR101592010B1 publication Critical patent/KR101592010B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/0304—Detection arrangements using opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/11—Function characteristic involving infrared radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 한 실시예에 따른 표시 장치는 하부 기판과 상기 하부 기판 위에 위치하는 화소 트랜지스터를 포함하는 하부 표시판, 상기 하부 표시판과 대향하며, 상부 기판과 상기 상부 기판 위에 위치하는 감지 트랜지스터 및 상기 감지 트랜지스터를 제어하는 리드아웃 트랜지스터를 포함하는 상부 표시판을 포함하고, 상기 감지 트랜지스터와 상기 리드아웃 트랜지스터는 각각 상기 상부 기판 위에 위치하는 반도체층과 상기 반도체층 위에 위치하는 게이트 전극을 포함하는 것이 바람직하다. 따라서, 본 발명의 한 실시예에 따른 표시 장치 및 그 제조 방법은 적외선 감지 트랜지스터, 가시광선 감지 트랜지스터 및 리드아웃 트랜지스터를 동시에 탑 게이트 구조로 형성함으로써 제조 공정 수를 줄이고 제조 비용을 절감할 수 있다.
적외선, 가시광선, 터치 센싱, 이미지 센싱, 비정질 실리콘게르마늄

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
현재 다양한 종류의 평판 표시 장치(Flat Panel Display)가 개발되어 사용되고 있다. 그 중에서도 액정 표시 장치(Liquid Crystal Display device)는 가장 다양한 용도로 널리 사용되고 있다.
근래에 터치 센싱 기능이나 이미지 센싱 기능을 추가로 갖는 액정 표시 장치가 활발히 연구되고 있다. 그러나 종래의 액정 표시 장치에서는 주로 물리적인 변화를 통해 터치 센싱이나 이미지 센싱 기능을 구현하여 높은 신뢰성을 얻을 수 없는 문제점이 있었다.
이상, '배경 기술'에서 설명된 사항들은 본 발명의 배경에 대한 이해를 돕기 위한 것으로 이 부분에서 설명된 기술이 반드시 종래 기술인 것은 아니며 본 발명의 보호범위에 속하는 기술과 같이 종래에 알려지지 않은 기술일 수 있다.
본 발명은 높은 신뢰성으로 감지 기능을 구현할 수 있는 표시 장치 및 그 제조 방법을 제공한다.
본 발명의 한 실시예에 따른 표시 장치는 하부 기판과 상기 하부 기판 위에 위치하는 화소 트랜지스터를 포함하는 하부 표시판, 및 상기 하부 표시판과 대향하며, 상부 기판과 상기 상부 기판 위에 위치하는 감지 트랜지스터 및 상기 감지 트랜지스터와 연결되어 검출 신호를 전달하기 위한 리드아웃 트랜지스터를 포함하는 상부 표시판을 포함하고, 상기 감지 트랜지스터는 상기 상부 기판 위에 위치하는 반도체층, 상기 반도체층 위에 위치하는 소스 전극 및 드레인 전극, 및 상기 소스 전극 및 드레인 전극 위에 상기 반도체층과 중첩하여 위치하는 게이트 전극을 포함할 수 있다.
상기 감지 트랜지스터의 반도체층은 비정질 실리콘, 비정질 실리콘게르마늄 및 미세결정 실리콘 중에서 선택되는 어느 하나 이상을 포함할 수 있다.
상기 반도체층은 비정질 실리콘게르마늄의 단일막인 것이 바람직하다.
상기 반도체층은 비정질 실리콘으로 형성된 하부막과 비정질 실리콘게르마늄으로 형성된 상부막을 포함하는 이중막인 것이 바람직하다.
상기 하부막의 두께는 200Å 이상이고, 상기 상부막의 두께는 1,500Å 이상인 것이 바람직하다.
상기 감지 트랜지스터의 반도체층 위에는 채널 보호막이 배치되어 있는 것이 바람직하다.
상기 감지 트랜지스터는 적외선 감지 트랜지스터를 포함하고, 상기 상부 기판과 상기 적외선 감지 트랜지스터의 반도체층 사이에는 광차단막이 배치되어 있는 것이 바람직하다.
상기 광차단막에는 소정 전압이 인가되는 것이 바람직하다.
본 발명의 다른 실시예에 따른 표시 장치는 하부 기판과 상기 하부 기판 위에 형성되는 화소 트랜지스터를 포함하는 하부 표시판, 및 상기 하부 표시판과 대향하며, 상부 기판과 상기 상부 기판 위에 형성되는 적외선 감지 트랜지스터, 가시광선 감지 트랜지스터 및 리드아웃 트랜지스터를 포함하는 상부 표시판을 포함하고, 상기 적외선 감지 트랜지스터는 상기 상부 기판 위에 위치하는 제1 반도체층, 상기 제1 반도체층 위에 위치하는 제1 소스 전극과 제1 드레인 전극, 및 상기 제1 소스 전극과 제1 드레인 전극 위에 상기 제1 반도체층과 중첩하여 위치하는 제1 게이트 전극을 포함하고, 상기 리드아웃 트랜지스터는 상기 가시광선 감지 트랜지스터 및 상기 적외선 감지 트랜지스터와 연결되어 검출 신호를 전달하는 것이 바람직하다.
상기 가시광선 감지 트랜지스터는 상기 상부 기판 위에 위치하는 제2 반도체층, 상기 제2 반도체층 위에 위치하는 제2 소스 전극 및 제2 드레인 전극, 상기 제2 소스 전극 및 제2 드레인 전극 위에 상기 제2 반도체층과 중첩하여 위치하는 제2 게이트 전극을 포함하는 것이 바람직하다.
상기 제2 반도체층은 비정질 실리콘으로 형성된 하부막과 비정질 실리콘게르마늄으로 형성된 상부막을 포함하는 이중막이고, 상기 제2 반도체층의 상부막은 일 부가 상기 제2 소스 전극 및 제2 드레인 전극 사이에서 제거되어 있는 것이 바람직하다.
상기 제1 반도체층 및 제2 반도체층 위에는 채널 보호막이 배치되어 있는 것이 바람직하다.
상기 가시광선 감지 트랜지스터는 상기 상부 기판 위에 배치되어 있는 제2 게이트 전극, 상기 제2 게이트 전극 위에 배치되어 있으며 상기 제2 게이트 전극과 중첩하고 있는 제2 반도체층, 상기 제2 반도체층 위에 배치되어 있는 제2 소스 전극 및 제2 드레인 전극을 포함하는 것이 바람직하다.
상기 제2 게이트 전극은 복수개의 개구부를 가지는 것이 바람직하다.
상기 제2 반도체층은 비정질 실리콘으로 형성된 하부막과 비정질 실리콘게르마늄으로 형성된 상부막을 포함하는 이중막이고, 상기 제2 반도체층의 상부막은 일부가 상기 제2 소스 전극 및 제2 드레인 전극 사이에서 제거되어 있는 것이 바람직하다.
상기 제1 반도체층 및 제2 반도체층 위에는 채널 보호막이 배치되어 있는 것이 바람직하다.
상기 가시광선 감지 트랜지스터는 상기 상부 기판 위에 배치되어 있는 제2 소스 전극 및 제2 드레인 전극, 상기 제2 소스 전극 및 제2 드레인 전극 사이에 배치되어 있는 제2 반도체층, 상기 제2 반도체층 위에 배치되어 있으며 상기 제2 반도체층과 중첩하고 있는 제2 게이트 전극을 포함하는 것이 바람직하다.
상기 제2 반도체층은 비정질 실리콘으로 형성된 하부막과 비정질 실리콘게르 마늄으로 형성된 상부막을 포함하는 이중막이고, 상기 제2 반도체층의 상부막은 일부가 상기 제2 소스 전극 및 제2 드레인 전극 사이에서 제거되어 있는 것이 바람직하다.
상기 제1 반도체층 및 제2 반도체층 위에는 채널 보호막이 배치되어 있는 것이 바람직하다.
상기 가시광선 감지 트랜지스터는 상기 상부 기판 위에 배치되어 있는 제2 게이트 전극, 상기 제2 게이트 전극 위에 배치되어 있는 제2 소스 전극 및 제2 드레인 전극, 상기 제2 소스 전극 및 제2 드레인 전극 위에 배치되어 있으며, 상기 제2 게이트 전극과 중첩하고 있는 제2 반도체층을 포함하는 것이 바람직하다.
상기 제2 게이트 전극은 복수개의 개구부를 가지는 것이 바람직하다.
상기 제2 반도체층은 비정질 실리콘으로 형성된 하부막과 비정질 실리콘게르마늄으로 형성된 상부막을 포함하는 이중막이고, 상기 제2 반도체층의 상부막은 일부가 상기 제2 소스 전극 및 제2 드레인 전극 사이에서 제거되어 있는 것이 바람직하다.
상기 제1 반도체층 및 제2 반도체층 위에는 채널 보호막이 배치되어 있는 것이 바람직하다.
상기 리드아웃 트랜지스터는 상기 상부 기판 위에 위치하는 제3 반도체층, 상기 제3 반도체층 위에 위치하는 제3 소스 전극 및 제3 드레인 전극, 상기 제3 소스 전극 및 제3 드레인 전극 위에 상기 제3 반도체층과 중첩하여 위치하는 제3 게이트 전극을 포함하는 것이 바람직하다.
상기 상부 기판과 상기 제3 반도체층 사이에 배치되어 있는 광차단막을 더 포함하는 것이 바람직하다.
상기 리드아웃 트랜지스터는 상기 상부 기판 위에 배치되어 있는 제3 게이트 전극, 상기 제3 게이트 전극 위에 배치되어 있으며 상기 제3 게이트 전극과 중첩하고 있는 제3 반도체층, 상기 제3 반도체층 위에 배치되어 있는 제3 소스 전극 및 제3 드레인 전극을 포함하는 것이 바람직하다.
상기 제3 소스 전극 및 제3 드레인 전극 위에 배치되어 있으며, 상기 제3 반도체층과 중첩하고 있는 광차단막을 더 포함하는 것이 바람직하다.
상기 리드아웃 트랜지스터는 상기 상부 기판 위에 배치되어 있는 제3 소스 전극 및 제3 드레인 전극, 상기 제3 소스 전극 및 제3 드레인 전극 사이에 배치되어 있는 제3 반도체층, 상기 제3 반도체층 위에 배치되어 있으며 상기 제3 반도체층과 중첩하고 있는 제3 게이트 전극을 포함하는 것이 바람직하다.
상기 상부 기판과 상기 제3 반도체층 사이에 배치되어 있는 광차단막을 더 포함하는 것이 바람직하다.
상기 리드아웃 트랜지스터는 상기 상부 기판 위에 배치되어 있는 제3 게이트 전극, 상기 제3 게이트 전극 위에 배치되어 있는 제3 소스 전극 및 제3 드레인 전극, 상기 제3 소스 전극 및 제3 드레인 전극 위에 배치되어 있으며, 상기 제3 게이트 전극과 중첩하고 있는 제3 반도체층을 포함하는 것이 바람직하다.
상기 제3 반도체층 위에 배치되어 있으며, 상기 제3 반도체층과 중첩하고 있는 광차단막을 더 포함하는 것이 바람직하다.
본 발명의 한 실시예에 따른 표시 장치의 제조 방법은 기판 위에 반도체 물질을 형성하는 단계, 상기 반도체 물질을 식각하여 감지 트랜지스터의 제1 반도체층, 상기 감지 트랜지스터와 연결되어 검출 신호를 전달하는 리드아웃 트랜지스터의 제2 반도체층을 형성하는 단계, 상기 기판 및 제1 반도체층 위에 제1 소스 전극 및 제1 드레인 전극을, 상기 기판 및 제2 반도체층 위에 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계, 상기 제1 소스 전극 및 제1 드레인 전극과 상기 제2 소스 전극 및 제2 드레인 전극 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위의 상기 제1 반도체층과 중첩하는 위치에 제1 게이트 전극을, 상기 게이트 절연막 위의 상기 제2 반도체층과 중첩하는 위치에 제2 게이트 전극을 형성하는 단계를 포함하는 것이 바람직하다.
상기 제1 및 제2 반도체층을 형성하기 전에 상기 기판 위에 제1 광차단막 및 제2 광차단막을, 각각 상기 제1 반도체층 및 상기 제2 반도체층과 중첩하는 위치에 형성하는 단계, 및 상기 기판, 제1 광차단막 및 제2 광차단막 위에 차단 절연막을 형성하는 단계를 더 포함하는 것이 바람직하다.
본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 기판 위에 반도체 물질 및 절연층을 형성하는 단계, 상기 절연층 위에 제1 부분, 상기 제1 부분보다 두께가 얇은 제2 부분을 가지는 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 이용하여 상기 반도체 물질 및 절연층을 식각하여 감지 트랜지스터의 제1 반도체층 및 제1 채널 보호막, 리드아웃 트랜지스터의 제2 반도체층 및 제2 채널 보호막을 형성하는 단계, 상기 기판, 제1 및 제2 반도체층 그리고 제1 및 제2 채널 보호막 위에 저항성 접촉 물질 및 도전층을 차례로 형성하는 단계, 상기 저항성 접촉 물질 및 도전층을 식각하여 제1 및 제2 저항성 접촉층, 제1 소스 전극 및 제1 드레인 전극, 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계, 상기 제1 소스 전극 및 제1 드레인 전극과 상기 제2 소스 전극 및 제2 드레인 전극 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위의 상기 제1 반도체층과 중첩하는 위치에 제1 게이트 전극을 형성하고, 상기 게이트 절연막 위의 상기 제2 반도체층과 중첩하는 위치에 제2 게이트 전극을 형성하는 단계를 포함하는 것이 바람직하다.
상기 감광막 패턴을 이용하여 상기 반도체 물질 및 절연층을 식각하여 감지 트랜지스터의 제1 반도체층 및 제1 채널 보호막, 리드아웃 트랜지스터의 제2 반도체층 및 제2 채널 보호막을 형성하는 단계는 상기 감광막 패턴을 마스크로 하여 상기 절연층 및 반도체 물질을 식각하여 상기 제1 반도체층을 형성하는 단계, 상기 감광막 패턴을 에치백하여 상기 제2 부분을 제거하고 그 아래의 상기 절연층을 드러내는 단계, 상기 드러난 절연층을 식각하여 상기 제1 채널 보호막을 형성하는 단계를 포함하는 것이 바람직하다.
본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 기판 위에 반도체 물질을 형성하는 단계, 상기 반도체 물질을 식각하여 감지 트랜지스터의 제1 반도체층 및 리드아웃 트랜지스터의 제2 반도체층을 형성하는 단계, 상기 제1 및 제2 반도체층 위에 각각 제1 채널 보호막 및 제2 채널 보호막을 형성하는 단계, 상기 기판, 제1 및 제2 반도체층 그리고 제1 및 제2 채널 보호막 위에 저항성 접촉 물질 및 도전층을 차례로 형성하는 단계, 상기 저항성 접촉 물질 및 도전층을 식각하여 제1 및 제2 저항성 접촉층, 제1 소스 전극 및 제1 드레인 전극, 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계, 상기 제1 소스 전극 및 제1 드레인 전극과 상기 제2 소스 전극 및 제2 드레인 전극 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위의 상기 제1 반도체층과 중첩하는 위치에 제1 게이트 전극을 형성하고, 상기 게이트 절연막 위의 상기 제2 반도체층과 중첩하는 위치에 제2 게이트 전극을 형성하는 단계를 포함하는 것이 바람직하다.
본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 기판 위에 리드아웃 트랜지스터의 제3 게이트 전극을 형성하는 단계, 상기 제3 게이트 전극 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 가시광선 감지 트랜지스터의 제1 반도체층, 적외선 트랜지스터의 제2 반도체층 및 리드아웃 트랜지스터의 제3 반도체층을 형성하는 단계, 상기 제1 반도체층 위에 제1 소스 전극과 제1 드레인 전극을, 상기 제2 반도체층 위에 제2 소스 전극과 제2 드레인 전극을, 상기 제3 반도체층 위에 제3 소스 전극과 제3 드레인 전극을 형성하는 단계, 및 상기 제1 소스 전극과 제1 드레인 전극 위에 제1 반도체층과 중첩하여 제1 게이트 전극을 형성하고, 상기 제2 소스 전극과 제2 드레인 전극 위에 제2 반도체층과 중첩하여 제2 게이트 전극을 형성하는 단계를 포함하는 것이 바람직하다.
상기 제3 게이트 전극을 형성하는 단계 전에, 상기 기판 위에 광차단막을 형성하는 단계를 더 포함하는 것이 바람직하다.
본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 기판 위에 적외선 감지 트랜지스터의 제2 반도체층을 형성하는 단계, 상기 기판 위에 가시광선 감지 트랜지스터의 제1 게이트 전극, 리드아웃 트랜지스터의 제3 게이트 전극을 형성하고, 상기 기판 및 제2 반도체층 위에 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계, 상기 제1 게이트 전극, 제3 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 덮는 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위의 상기 제1 게이트 전극에 중첩하는 위치에 제1 반도체층을 형성하고, 상기 제3 게이트 전극에 중첩하는 위치에 제3 반도체층을 형성하는 단계, 상기 게이트 절연막 위의 상기 제2 반도체층과 중첩하는 위치에 제2 게이트 전극을 형성하고, 상기 게이트 절연막 및 제1 반도체층 위에 제1 소스 전극 및 제1 드레인 전극을 형성하고, 상기 게이트 절연막 및 제3 반도체층 위에 제3 소스 전극 및 제3 드레인 전극을 형성하는 단계를 포함하는 것이 바람직하다.
상기 제1 게이트 전극, 제3 게이트 전극, 제2 소스 전극 및 제2 드레인 전극은 동시에 형성하는 것이 바람직하다.
상기 제2 게이트 전극, 제1 소스 전극 및 제1 드레인 전극, 제3 소스 전극 및 제3 드레인 전극은 동시에 형성하는 것이 바람직하다.
본 발명의 실시예에 따르면, 적외선 감지 트랜지스터, 가시광선 감지 트랜지스터 및 리드아웃 트랜지스터를 동시에 탑 게이트 구조로 형성하고 반도체층을 동일하게 적외선에 활성화되는 물질로 형성함으로써 제조 공정 수를 줄이고 제조 비용을 절감할 수 있다.
또한, 적외선 감지 트랜지스터, 가시광선 감지 트랜지스터 및 리드아웃 트랜 지스터의 반도체층 위에 채널 보호막을 형성하여 트랜지스터의 특성을 향상시킬 수 있다.
또한, 적외선 감지 트랜지스터 및 가시광선 감지 트랜지스터는 탑 게이트 구조로 형성하고, 리드아웃 트랜지스터는 바텀 게이트 구조로 형성함으로써, 적외선 감지 트랜지스터 및 가시광선 감지 트랜지스터의 광감도를 향상시키면서 리드아웃 트랜지스터의 처리 속도 등을 동시에 향상시킬 수 있어 적외선 감지, 가시광선 감지 및 제어 등의 목적에 맞게 반도체층을 이용할 수 있다.
또한, 적외선 감지 트랜지스터는 탑 게이트 구조로 형성하고, 반도체층을 비정질 실리콘게르마늄으로 형성하고, 가시광선 감지 트랜지스터는 게이트 전극에 개구부가 형성된 바텀 게이트 구조로 형성하고, 반도체층을 비정질 실리콘으로 형성하며, 리드아웃 트랜지스터는 바텀 게이트 구조로 형성하고, 반도체층을 비정질 실리콘으로 형성하여 적외선 감지 트랜지스터, 가시광선 감지 트랜지스터 및 리드아웃 트랜지스터의 목적에 맞게 트랜지스터를 형성할 수 있다.
이하, 첨부된 도면들을 참조하여 표시 장치에 대해 설명한다. 여기서 i) 첨부된 도면들에 도시된 형상, 크기, 비율, 각도, 개수, 동작 등은 개략적인 것으로 다소 변경될 수 있다. ii) 도면은 관찰자의 시선으로 도시되기 때문에 도면을 설명하는 방향이나 위치는 관찰자의 위치에 따라 다양하게 변경될 수 있다. iii) 도면 번호가 다르더라도 동일한 부분에 대해서는 동일한 도면 부호가 사용될 수 있다. iv) '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되 지 않는 이상 다른 부분이 추가될 수 있다. v) 단수로 설명되는 경우 다수로도 해석될 수 있다. vi) 수치, 형상, 크기의 비교, 위치 관계 등이 '약', '실질적' 등으로 설명되지 않아도 통상의 오차 범위가 포함되도록 해석된다. vii) '~후', '~전', '이어서', '그리고', '여기서', '후속하여' 등의 용어가 사용되더라도 시간적 위치를 한정하는 의미로 사용되지는 않는다. viii) '제1', '제2' 등의 용어는 단순히 구분의 편의를 위해 선택적, 교환적 또는 반복적으로 사용되며 한정적 의미로 해석되지 않는다. ix) '~위에', '~위쪽에', '~아래에', '~아래쪽에', '~옆에', '~측부에' 등으로 두 부분의 위치 관계가 설명되는 경우 '바로'가 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 개재될 수도 있다. x) 부분들이 '~또는' 으로 연결되는 경우 부분들 단독뿐만 아니라 조합도 포함되게 해석되나 '~또는 ~중 하나'로 연결되는 경우 부분들 단독으로만 해석된다.
그러면, 본 발명의 한 실시예에 따른 표시 장치에 대하여 도 1 및 도 2를 참고하여 설명한다. 도 1 및 도 2에서는 액정 표시 장치를 다루고 있으나 본 실시예에 따른 표시 장치는 다른 종류의 표시 장치에도 적용될 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 단면도이다.
도 1에 도시한 바와 같이, 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판(100, 200) 사이에 들어있는 액정층(3)을 포함한다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 거의 수 직을 이루도록 배향될 수 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(도시하지 않음)이 형성되어 있을 수 있으며 이들은 수직 배향막일 수 있다. 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(도시하지 않음)가 구비될 수 있다.
먼저, 하부 표시판(100)에 대하여 설명한다.
하부 표시판(100)은 투명한 유리 또는 플라스틱 따위로 만들어진 하부 기판(110)과 하부 기판(110) 위에 형성되는 화소 트랜지스터(TrP)를 포함한다. 화소 트랜지스터(TrP)는 하부 기판(110) 위에 형성되는 게이트 전극(124p), 하부 기판(110) 및 게이트 전극(124p)을 덮고 있는 게이트 절연막(140), 게이트 절연막(140) 위에 게이트 전극(124p)과 중첩되게 위치하는 반도체층(154p), 반도체층(154p) 위에 위치하는 저항성 접촉층(163p, 165p), 저항성 접촉층(163p) 위에 위치하는 소스 전극(173p), 저항성 접촉층(165p) 위에 소스 전극(173p)과 떨어져 위치하는 드레인 전극(175p)을 포함할 수 있다.
하부 표시판(100)은 하부 기판(110) 위에 위치하는 게이트선 및 게이트선과 교차하는 데이터선을 더 포함할 수 있다. 여기서 게이트선은 화소 트랜지스터(TrP)의 게이트 전극(124p)와 연결될 수 있다. 그리고 데이터선은 화소 트랜지스터(TrP)의 소스 전극(173p)과 연결될 수 있다.
하부 표시판(100)은 화소 트랜지스터(TrP)를 덮고 있는 보호막(180), 보호막(180) 위에 위치하는 색필터(23) 및 색필터(23) 위에 위치하는 덮개막(25) 및 덮개막(25) 위에 위치하는 화소 전극(190)을 더 포함할 수 있다. 여기서, 화소 전 극(190)은 덮개막(25) 및 보호막(180)을 관통하여 화소 트랜지스터(TrP)의 드레인 전극(175p)과 연결될 수 있다.
상부 표시판(200)은 투명한 유리 또는 플라스틱 따위로 만들어진 상부 기판(210) 및 감지 트랜지스터(TrI, TrV)를 포함한다. 감지 트랜지스터(TrI, TrV)는 하나 이상의 적외선 감지 트랜지스터(TrI) 및 하나 이상의 가시광선 감지 트랜지스터(TrV)를 포함할 수 있다. 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)는 상부 표시판(200)의 모든 부분에서 적외선과 가시광선을 감지할 수 있도록 상부 표시판(200)의 전체에 균일하게 분포할 수 있다. 일 예로, 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)는 서로 교대로 배열될 수 있고, 무질서하게 배열될 수 있으며, 소정의 비율로 배열될 수도 있다.
그리고 상부 표시판(200)은 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)와 각각 연결되어 검출 신호를 전달하는 리드아웃 트랜지스터(TrC)를 더 포함할 수 있다. 여기서 리드아웃 트랜지스터(TrC)는 감지 트랜지스터(TrI, TrV)와 동일층에 인접하여 위치할 수 있다.
적외선 감지 트랜지스터(TrI), 가시광선 감지 트랜지스터(TrV) 및 리드아웃 트랜지스터(TrC)는 상부 기판(210)의 위에 위치할 수 있다. 도 1 및 도 2 에는 상부 기판(210)의 아래에 적외선 감지 트랜지스터(TrI), 가시광선 감지 트랜지스터(TrV) 및 리드아웃 트랜지스터(TrC)가 위치하고 있으나, 각 층이 적층되는 순서에 따라 위와 아래는 결정된다.
보다 구체적으로, 적외선 감지 트랜지스터(TrI)는 반도체층(254I), 저 항성 접촉층(263I, 265I), 소스 전극(273I), 드레인 전극(275I), 게이트 절연막(240), 및 게이트 전극(224I)을 포함할 수 있다.
반도체층(254I)은 상부 기판(210) 위에 위치하고 비정질 실리콘게르마늄 또는 미세결정 실리콘으로 형성할 수 있다. 또한, 반도체층(254I)은 비정질 실리콘으로 형성된 하부막, 비정질 실리콘게르마늄 또는 미세결정 실리콘으로 형성된 상부막을 포함하는 이중막으로 형성할 수 있고, 미세결정 실리콘으로 형성된 하부막, 비정질 실리콘게르마늄으로 형성된 상부막을 포함하는 이중막으로 형성할 수 있다.
이중막으로 형성하는 경우 비정질 실리콘게르마늄 또는 미세결정 실리콘의 단일막으로 형성하는 경우에 비해 증착 속도가 향상되며, 채널이 형성되는 하부막은 상부막에 의해 가려지므로 제조 공정 중 채널이 손상될 염려가 없어 트랜지스터의 속도 등의 특성이 향상된다. 이러한 반도체층(254I)의 두께는 500Å 내지 3000Å 인 것이 바람직하며, 500Å 이하인 경우에는 채널이 균일하게 형성되기 어렵고, 3000Å 이상인 경우에는 트랜지스터가 소형화될 수 없다.
저항성 접촉층(263I, 265I)은 반도체층(254I) 위에 위치할 수 있다. 소스 전극(273I)은 저항성 접촉층(263I) 위에 위치할 수 있다. 드레인 전극(275I)은 저항성 접촉층(265I) 위에 소스 전극(273I)과 떨어져 위치할 수 있다. 게이트 절연막(240)은 반도체층(254I), 소스 전극(273I) 및 드레인 전극(275I)을 덮고 있다. 게이트 전극(224I)은 게이트 절연막(140) 위에 반도체층(254I)과 중첩되게 위치할 수 있다. 게이트 전극(224I) 위에는 게이트 전극(224I)을 보호하기 위한 보호막(280)이 형성될 수 있다.
적외선 감지 트랜지스터(TrI)는 반도체층(254I)의 아래에 반도체층(254I)과 중첩되게 위치하는 광차단막(211I)을 더 포함할 수 있다. 구체적으로, 광차단막(211I)은 상부 기판(210)과 반도체층(254I) 사이에 위치할 수 있으며, 반도체층(254I)이 가시광선에 노출되는 것을 방지한다. 여기서 광차단막(211I)과 반도체층(254I) 사이에는 실리콘 질화물과 같은 절연 물질을 포함하는 차단 절연막(230)이 위치할 수 있다.
광차단막(211I)은 액정 표시 장치의 외부로부터 제공되는 가시광선을 차단할 수 있는 물질을 포함할 수 있다. 예를 들어, 광차단막(211I)은 흑색 안료를 포함하는 유기 물질 또는 비정질 실리콘을 포함할 수 있다.
광차단막(211I)은 외부로부터 액정 표시 장치로 입사되는 가시광선을 차단하여 신호와 잡음의 크기비(SNR, Signal to Noise Ratio)를 향상시키며 비정질 실리콘게르마늄 등을 포함하는 반도체층(254I)의 감도를 적외선 영역에 최적화 함으로서 가시광선에 의한 영향을 효율적으로 차단한다.
리드아웃 트랜지스터(TrC)는 연결 다리(290)를 통해 적외선 감지 트랜지스터(TrI)와 연결될 수 있으며, 리드아웃 트랜지스터(TrC)는 드레인 전극(275C)을 통해 적외선 감지 트랜지스터(TrI)와 연결될 수 있다.
리드아웃 트랜지스터(TrC)는 반도체층(254C), 저항성 접촉층(263C, 265C), 소스 전극(273C), 드레인 전극(275C), 게이트 절연막(240) 및 게이트 전극(224C)을 포함할 수 있다.
반도체층(254C)은 상부 기판(210) 위에 위치할 수 있고, 비정질 실리콘, 비 정질 실리콘게르마늄 또는 미세결정 실리콘으로 형성할 수 있다. 또한, 반도체층(254C)은 비정질 실리콘으로 형성된 하부막, 비정질 실리콘게르마늄 또는 미세결정 실리콘으로 형성된 상부막을 포함하는 이중막으로 형성할 수 있고, 미세결정 실리콘으로 형성된 하부막, 비정질 실리콘게르마늄으로 형성된 상부막을 포함하는 이중막으로 형성할 수 있다. 이러한 반도체층(254C)의 두께는 500Å 내지 3000Å 인 것이 바람직하며, 500Å 이하인 경우에는 채널이 균일하게 형성되기 어렵고, 3000Å 이상인 경우에는 트랜지스터가 소형화될 수 없다.
저항성 접촉층(263C, 265C)은 반도체층(254C) 위에 위치할 수 있다. 소스 전극(273C)은 저항성 접촉층(263C) 위에 위치할 수 있다. 드레인 전극(275C)은 저항성 접촉층(265C) 위에 소스 전극(273C)과 떨어져 위치할 수 있다. 게이트 절연막(240)은 반도체층(254C), 소스 전극(273C) 및 드레인 전극(275C) 위에 위치할 수 있다. 게이트 전극(224C)은 게이트 절연막(140) 위에 반도체층(254C)과 중첩되게 위치할 수 있다. 게이트 전극(224C) 위에는 게이트 전극(224C)을 보호하기 위한 보호막(280)이 형성될 수 있다.
리드아웃 트랜지스터(TrC)는 반도체층(254C) 아래에 반도체층(254C)과 중첩되게 위치하는 광차단막(211C)을 더 포함할 수 있다. 구체적으로, 광차단막(211C)은 상부 기판(210)과 반도체층(254C) 사이에 위치할 수 있으며, 반도체층(254C)이 가시광선에 노출되는 것을 방지한다. 여기서 광차단막(211C)과 반도체층(254C) 사이에는 실리콘 질화물과 같은 절연 물질을 포함하는 차단 절연막(230)이 위치할 수 있다.
한편, 상부 기판(210) 위에 가시광선을 감지하는 가시광선 감지 트랜지스터(TrV)가 위치하고 가시광선 감지 트랜지스터(TrV)와 동일한 층에 가시광선 감지 트랜지스터(TrV)와 전기적으로 연결된 리드아웃 트랜지스터(TrC)가 위치한다.
보다 구체적으로 가시광선 감지 트랜지스터(TrV)는 반도체층(254V), 저항성 접촉층(263V, 265V), 소스 전극(273V), 드레인 전극(275V), 게이트 절연막(240), 및 게이트 전극(224V)을 포함할 수 있다.
반도체층(254V)은 상부 기판(210) 위에 위치하고 비정질 실리콘, 비정질 실리콘게르마늄 또는 미세결정 실리콘으로 형성할 수 있다. 또한, 반도체층(254V)은 비정질 실리콘으로 형성된 하부막, 비정질 실리콘게르마늄 또는 미세결정 실리콘으로 형성된 상부막을 포함하는 이중막으로 형성할 수 있고, 미세결정 실리콘으로 형성된 하부막, 비정질 실리콘게르마늄으로 형성된 상부막을 포함하는 이중막으로 형성할 수 있다. 이러한 반도체층(254V)의 두께는 500Å 내지 3000Å 인 것이 바람직하며, 500Å 이하인 경우에는 채널이 균일하게 형성되기 어렵고, 3000Å 이상인 경우에는 트랜지스터가 소형화될 수 없다.
저항성 접촉층(263V, 265 V)은 반도체층(254V) 위에 위치할 수 있다. 소스 전극(273V)은 저항성 접촉층(263V) 위에 위치할 수 있다. 드레인 전극(275V)은 저항성 접촉층(265V) 위에 소스 전극(273V)과 떨어져 위치할 수 있다. 게이트 절연막(240)은 반도체층(254V), 소스 전극(273V) 및 드레인 전극(275V)를 덮고 있다. 게이트 전극(224V)은 게이트 절연막(240) 위에 반도체층(254V)과 중첩되게 위치할 수 있다. 게이트 전극(224V) 위에는 게이트 전극(224V)을 보호하기 위한 보호 막(280)이 형성될 수 있다.
리드아웃 트랜지스터(TrC)는 연결 다리(290)를 통해 가시광선 감지 트랜지스터(TrV)와 연결될 수 있으며, 리드아웃 트랜지스터(TrC)는 드레인 전극(275C)을 통해 가시광선 감지 트랜지스터(TrV)와 연결될 수 있다.
액정 표시 장치는 하부 표시판(100) 아래에 위치하는 하부 편광판(12) 및 상부 표시판(200) 위에 위치하는 상부 편광판(22)을 더 포함할 수 있다. 하부 편광판(12) 및 상부 편광판(22)의 편광 성질을 이용하여 하부 표시판(100) 및 상부 표시판(200)에 제공되는 광의 세기를 조절할 수 있다.
액정 표시 장치는 하부 표시판(100)의 아래쪽에 위치하는 백라이트 유닛(910)을 더 포함할 수 있다. 백라이트 유닛(910)은 적어도 하나의 적외선 발광체(920)와 적어도 하나의 가시광선 발광체(930)를 포함할 수 있다. 적외선 발광체(920)와 가시광선 발광체(930)는 발광 소자(LED, Light Emitting Device)와 같은 점광원일 수 있다. 그리고 적외선 발광체(920)와 가시광선 발광체(930)로부터 각각 출사되는 적외선과 가시광선은 실질적으로 하부 표시판(100)에 수직하게 입사될 수 있다.
적외선 발광체(920)와 가시광선 발광체(930)는 백라이트 유닛(910)의 모든 부분에서 적외선과 가시광선이 제공될 수 있도록 백라이트 유닛(910)의 전체에 균일하게 분포할 수 있다. 일 예로, 적외선 발광체(920)와 가시광선 발광체(930)는 서로 교대로 배열될 수 있고, 무질서하게 배열될 수 있으며, 소정의 비율로 배열될 수 있다.
도 2는 도 1의 표시 장치를 사용하여 물체를 감지하는 방법을 설명하기 위한 도면이다.
도 2에 도시한 바와 같이, 백라이트 유닛(910)에서 적외선 및 가시광선을 발생시킨다. 적외선은 하부 편광판(12), 하부 표시판(100), 액정층(3), 상부 표시판(200) 및 상부 편광판(22)을 순차적으로 통과한다.
가시광선은 하부 편광판(12), 하부 표시판(100), 액정층(3), 상부 표시판(200) 및 상부 편광판(22)을 순차적으로 통과한다. 이 때 하부 표시판(100)의 색필터(23)에 의해서 다양한 색을 가진 가시광선으로 변화될 수 있다.
액정 표시 장치 위에 위치된 제1 물체(T1)의 터치 센싱을 위해서는 백라이트 유닛(910)으로부터 제공되는 적외선이 사용될 수 있다. 제1 물체(T1)가 액정 표시 장치에 인접하는 경우 액정 표시 장치로부터 출사된 적외선은 제1 물체(T1)에서 반사된다. 그리고 반사된 적외선은 상부 표시판(200)에 위치하는 적외선 감지 트랜지스터(TrI)에 입사되어 감지된다. 따라서 제1 물체(T1)에 대한 터치 센싱이 이루어져 제1 물체(T1)의 접촉 유무, 접촉 위치, 형상 및 크기에 대한 접촉 정보가 수득될 수 있다.
액정 표시 장치로부터 출사되는 가시광선의 계조가 외부로부터 액정 표시 장치에 입사되는 가시광의 계조 보다 밝은 경우, 액정 표시 장치에 인접하는 제2 물체(T2)에 대한 이미지 센싱 시 액정 표시 장치로부터 출사되는 가시광선이 사용될 수 있다. 구체적으로, 액정 표시 장치로부터 출사되는 가시광선은 제2 물체(T2)에서 반사된다. 반사된 가시광선은 상부 표시판(200)에 위치하는 가시광선 감지 트랜지스터(TrV)에 입사되어 감지된다. 따라서 제2 물체(T2)에 대해 이미지 센싱이 이루어져 제2 물체(T2)의 형상, 크기, 색체 등에 대한 이미지 정보가 수득될 수 있다.
터치 센싱을 통해 제2 물체(T2)의 접촉 부분을 확인 한 후, 접촉 부분을 향해 액정 표시 장치로부터 출사되는 가시광선의 계조를 선택적으로 변경하여 제2 물체(T2)에 대한 이미지 센싱을 보다 효과적으로 할 수 있다. 예를 들어, 액정 표시 장치로부터 출사되는 가시광선의 계조가 외부로부터 액정 표시 장치에 입사되는 가시광의 계조 보다 어두운 경우, 적외선을 이용한 터치 센싱을 우선 수행한다. 터치 센싱으로 파악된 제2 물체(T2)의 접촉 부분을 향해 액정 표시 장치로부터 출사되는 가시광선의 계조를 선택적으로 밝게 하여 제2 물체(T2)에 대한 효과적인 이미지 센싱이 가능하다.
상기한 바와 같이, 본원 발명의 일 실시예는 적외선 감지 트랜지스터(TrI), 가시광선 감지 트랜지스터(TrV) 및 리드아웃 트랜지스터(TrC)를 동시에 형성함으로써 제조 공정 수를 줄이고 제조 비용을 절감할 수 있다.
또한, 본원 발명의 일 실시예는 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)는 모두 게이트 전극이 반도체층 위에 형성되고, 반도체층과 게이트 전극 사이에 소스 전극 및 드레인 전극이 형성되는 플라나 타입(planar type) 탑 게이트(top gate) 구조로 형성됨으로써 반도체층이 외부광에 노출되는 면적을 최대화할 수 있다. 따라서, 게이트 전극이 반도체층 아래에 형성되는 바텀 게이트(bottom gate) 구조의 트랜지스터에 비해 광감도(Photo sensitivity)가 향상된다. 또한, 리드아웃 트랜지스터(TrC)는 반도체층 아래에 광차단막을 형성함으로써 외부광에 노출되는 것을 방지한다.
도 3은 본 발명의 플라나 타입(planar type) 탑 게이트 구조를 갖는 트랜지스터에서 반도체층을 비정질 실리콘으로 형성한 경우 광감도를 측정한 결과를 도시한 그래프이고, 도 4는 바텀 게이트 구조의 트랜지스터에서 반도체층을 비정질 실리콘으로 형성한 경우 광감도를 측정한 결과를 도시한 그래프이다.
도 3과 도 4의 그래프는 트랜지스터의 구조를 제외하고는, 모두 동일한 조건 하에서 광감도를 측정한 것이다.
도 3 및 도 4에 도시한 바와 같이, 게이트 전압(Vg)이 -7V일 때, 플라나 타입(planar type) 탑 게이트 구조의 트랜지스터에서 가시광선에 노출 시 트랜지스터에 흐르는 전류(Iph)와 가시광선에 노출되지 않았을 경우 트랜지스터에 흐르는 전류(Id)의 비율이 바텀 게이트 구조의 트랜지스터에서 Iph와 Id의 비율보다 48배 이상 높음을 알 수 있다. 따라서, 플라나 타입 탑 게이트 구조로 트랜지스터를 형성할 경우 가시광선 감도가 향상됨을 확인할 수 있다.
도 5는 바텀 게이트 구조의 트랜지스터에서 반도체층을 비정질 실리콘으로 형성한 경우 적외선 감도를 측정한 결과를 도시한 그래프이고, 도 6은 바텀 게이트 구조의 트랜지스터에서 반도체층을 비정질 실리콘게르마늄으로 형성한 경우 적외선 감도를 측정한 결과를 도시한 그래프이다.
도 5에 도시한 바와 같이, 반도체층을 비정질 실리콘으로 형성한 트랜지스터가 적외선에 노출되었을 때 적외선에 반응하여 트랜지스터에 흐르는 전류(Iir)는 광에 노출되지 않았을 경우 트랜지스터에 흐르는 전류(Id)와 거의 동일하였으나, 도 6에 도시한 바와 같이 반도체층을 비정질 실리콘게르마늄으로 형성한 트랜지스터가 적외선에 노출된 경우 적외선에 반응하여 발생한 전류(Iir)가 트랜지스터에 흐르는 것을 알 수 있다. 따라서, 적외선 감지 트랜지스터(TrI)의 반도체층을 비정질 실리콘게르마늄 등으로 형성하여 적외선 감지 능력을 향상시킬 수 있다.
또한, 도 6에 도시한 바와 같이, 반도체층을 비정질 실리콘게르마늄으로 형성한 트랜지스터 경우 반도체층이 가시광선에 노출될 때 반도체층이 가시광선에 반응하여 반도체층에 전류(Iph)가 발생하는 것을 알 수 있다.
따라서, 본원 발명의 일 실시예는 적외선 감지 트랜지스터, 가시광선 감지 트랜지스터 및 리드아웃 트랜지스터의 반도체층이 모두 적외선 및 가시광선에 반응하는 물질로 형성됨으로써 적외선 감지에 유리하고, 제조 공정 수를 줄일 수 있다.
도 7 및 도 8은 플라나 타입 탑 게이트 구조의 트랜지스터에서 반도체층의 하부막을 비정질 실리콘으로 형성하고, 반도체층의 상부막을 비정질 실리콘게르마늄으로 형성한 경우 적외선 감도를 측정한 결과를 도시한 그래프로서, 도 7은 비정질 실리콘게르마늄 형성 시 SiH4: GeH4 = 1.2: 1로 한 경우에 대한 그래프이고, 도 8은 비정질 실리콘게르마늄 형성 시 SiH4: GeH4 = 4: 1로 한 경우에 대한 그래프이 다.
도 7에 도시한 바와 같이, 비정질 실리콘게르마늄 층의 형성 시 SiH4: GeH4 = 1.2: 1로 혼합한 경우는 게이트 전압(Vg)이 -7V일 때, Iir와 Id의 비율이 29.4배이었고, 도 8에 도시한 바와 같이, 비정질 실리콘게르마늄 형성 시 SiH4: GeH4 = 4: 1로 혼합한 경우에는 게이트 전압이 -7V일 때, Iir와 Id의 비율이 18배이었다.
이러한 Iir과 Id의 비율은 도 6에 도시된 바와 같은 바텀 게이트 구조의 트랜지스터에서 반도체층을 비정질 실리콘게르마늄으로 형성한 경우 Iir과 Id의 비율이 3배 인 것과 비교했을 때, 적외선 반응 감도가 13배 더 높은 것을 알 수 있다. 비록 도 6에 도시된 그래프와는 반도체층의 재료 등의 조건이 다를 지라도 탑 게이트 구조의 트랜지스터가 바텀 게이트 구조의 트랜지스터보다 적외선 감도가 우수함을 확인할 수 있다.
도 7과 도 8은 SiH4: GeH4의 비율을 제외하고는, 모두 동일한 조건 하에서 적외선 감도를 측정한 것이다.
도 7과 도 8의 결과로부터, SiH4에 비해 GeH4의 비율이 높을 때에 Iir과 Id의 비율이 더 높아진 것을 알 수 있다. 따라서, 비정질 실리콘게르마늄 층을 형성할 때, SiH4에 비해 GeH4의 비율이 더 높은 것이 좋고, 바람직하게는 SiH4와 GeH4 의 혼합 비율은 SiH4와 GeH4 = 1: 1 내지 5:1로 적용할 수 있다.
도 9 및 도 10은 도 1의 액정 표시 장치의 제조 방법을 차례대로 도시한 단면도이다. 도 1, 9 및 10을 참고하여 도 1의 액정 표시 장치의 제조 방법을 이하에서 상세히 설명한다.
우선, 도 9에 도시한 바와 같이, 기판(210) 위에 흑색 안료를 포함하는 유기 물질 또는 비정질 실리콘을 이용하여 광차단막(211I, 211C)을 형성한다. 그리고, 실리콘 질화물과 같은 절연 물질을 이용하여 기판(210) 및 광차단막을 덮는 차단 절연막(230)을 형성한다. 그리고, 차단 절연막(230) 위에 반도체 물질 및 저항성 접촉 물질을 차례로 형성한다. 이 때, 반도체 물질은 비정질 실리콘게르마늄 또는 미세결정 실리콘으로 형성할 수 있다. 또한, 반도체 물질은 비정질 실리콘으로 형성된 하부막, 비정질 실리콘게르마늄 또는 미세결정 실리콘으로 형성된 상부막을 포함하는 이중막으로 형성할 수 있고, 미세결정 실리콘으로 형성된 하부막, 비정질 실리콘게르마늄으로 형성된 상부막을 포함하는 이중막으로 형성할 수 있다. 그리고, 반도체 물질 및 저항성 접촉 물질을 식각하여 가시광선 감지 트랜지스터의 반도체층(254V) 및 저항성 접촉층(264V), 적외선 감지 트랜지스터의 반도체층(254I) 및 저항성 접촉층(264I) 및 리드아웃 트랜지스터의 반도체층(254C) 및 저항성 접촉층(264C)을 형성한다. 이 때, 반도체층(254I, 254C)은 광차단막(211I, 211C)과 중첩하는 위치에 형성하는 것이 바람직하다.
다음으로, 도 10에 도시한 바와 같이, 기판(210) 및 저항성 접촉층(264V, 264I, 264C) 위에 소스 전극(273V, 273I, 273C), 드레인 전극(275V, 275I, 275C)을 형성한다. 그리고, 소스 전극(273V, 273I, 273C) 및 드레인 전극(275V, 275I, 275C) 사이로 노출된 저항성 접촉층(264V, 264I, 264C)을 식각하여 분리된 저항성 접촉층(263V, 265V, 263I, 265I, 263C, 265C)을 완성한다. 그리고, 소스 전극(273V, 273I, 273C) 및 드레인 전극(275V, 275I, 275C)을 덮는 게이트 절연 막(240)을 형성한다.
다음으로, 도 1에 도시한 바와 같이, 게이트 절연막(240) 위의 반도체층(254V, 254I, 254C)과 중첩하는 위치에 게이트 전극(224V, 224I, 224C)을 형성한다. 그리고, 게이트 전극(224V, 224I, 224C) 위에 보호막(280)을 형성한다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
본 실시예는 도 1에 도시된 실시예와 연결 부재를 통해 광차단막과 게이트 전극이 연결된 구조만을 제외하고 실질적으로 동일한바 반복되는 설명은 생략한다.
도 11에 도시된 바와 같이, 연결 부재(225C)를 통해 광차단막(211C, 211I)과 게이트 전극(224C, 224I)을 연결시킴으로써 광차단막(211C, 211I)에 의한 트랜지스터의 동작 오류를 방지할 수 있다. 즉, 비정질 실리콘 등으로 형성된 광차단막(211C, 211I)은 분리되어 있고, 외부광을 흡수하므로 미세 전하가 발생할 수 있어 트랜지스터의 동작에 영향을 끼칠 수 있다. 따라서, 이를 방지하기 위해 광차단막(211C, 211I)과 게이트 전극(224C, 224I)을 연결부재(225C)를 통해 연결시킨다. 또한, 광차단막(211C, 211I)에 일정한 전압이 유지되는 공통 전압을 인가하여 광차단막(211C, 211I)에 의한 트랜지스터의 동작 오류를 방지할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
본 실시예는 도 1에 도시된 실시예와 비교하여 채널 보호막이 형성된 구조만을 제외하고 실질적으로 동일한 바 반복되는 설명은 생략한다.
적외선 감지 트랜지스터(TrI)의 반도체층(254I) 위에 반도체층(254I)의 채널을 보호하기 위한 채널 보호막(258I)이 형성될 수 있다. 채널 보호막(258I)은 실리 콘 질화막 또는 실리콘 산화막 등으로 형성될 수 있다. 차단 절연막(230), 반도체층(254I) 및 채널 보호막(258I)의 일부 위에는 저항성 접촉층(263I, 265I)이 형성될 수 있다. 저항성 접촉층(263I) 위에 소스 전극(273I)은 형성될 수 있다. 드레인 전극(275I)은 저항성 접촉층(265I) 위에 소스 전극(273I)과 떨어져 위치할 수 있다.
리드아웃 트랜지스터(TrC)의 반도체층(254C) 위에 반도체층(254C)의 채널을 보호하기 위한 채널 보호막(258C)이 형성될 수 있다. 채널 보호막(258C)은 실리콘 질화막 또는 실리콘 산화막 등으로 형성될 수 있다. 차단 절연막(230), 반도체층(254C) 및 채널 보호막(258C)의 일부 위에는 저항성 접촉층(263C, 265C)이 형성될 수 있다. 저항성 접촉층(263C) 위에 소스 전극(273C)은 형성될 수 있다. 드레인 전극(275C)은 저항성 접촉층(265C) 위에 소스 전극(273C)과 떨어져 위치할 수 있다.
가시광선 감지 트랜지스터(TrV)의 반도체층(254V) 위에 반도체층(254V)의 채널을 보호하기 위한 채널 보호막(258V)이 형성될 수 있다. 채널 보호막(258V)은 실리콘 질화막 또는 실리콘 산화막 등으로 형성될 수 있다. 차단 절연막(230), 반도체층(254V) 및 채널 보호막(258V)의 일부 위에는 저항성 접촉층(263V, 265V)이 형성될 수 있다. 저항성 접촉층(263V) 위에 소스 전극(273V)은 형성될 수 있다. 드레인 전극(275V)은 저항성 접촉층(265V) 위에 소스 전극(273V)과 떨어져 위치할 수 있다.
이러한 채널 보호막(258V, 258I, 258C)은 저항성 접촉층을 식각하는 공정에 서 저항성 접촉층이 과식각되어 반도체층이 손상되는 것을 방지하여 트랜지스터의 특성을 향상시킬 수 있으며, 반도체층을 얇게 형성할 수 있어 박막 트랜지스터의 제조에 유리하다.
도 13 및 도 14은 도 12의 액정 표시 장치의 제조 방법에 대한 일 실시예를 차례대로 도시한 단면도이다. 도 12, 13 및 14을 참고하여 도 12의 액정 표시 장치의 제조 방법을 이하에서 상세히 설명한다.
본 실시예는 도 1, 9 및 10에 도시된 실시예와 비교하여 채널 보호막의 제조 방법만을 제외하고 실질적으로 동일한 바 반복되는 설명은 생략한다.
도 13에 도시한 바와 같이, 차단 절연막(230) 위에 반도체 물질을 형성하고, 반도체 물질 위에 제1 감광막 패턴(2400)을 형성한다. 그리고, 제1 감광막 패턴(2400)을 이용하여 반도체 물질을 식각하여 반도체층(254V, 254I, 254C)을 형성한다. 그리고, 제1 감광막 패턴(2400)을 제거한다.
다음으로, 도 14에 도시한 바와 같이, 반도체층(254V, 254I, 254C) 위에 채널 보호막 물질을 형성하고, 채널 보호막 물질 위에 제2 감광막 패턴(2500)을 형성한다. 그리고, 제2 감광막 패턴(2500)을 이용하여 채널 보호막 물질을 식각하여 채널 보호막(258V, 258I, 258C)을 형성한다. 그리고, 제2 감광막 패턴(2500)을 제거한다.
다음으로, 도 12에 도시한 바와 같이, 기판(210), 반도체층(254V, 254I, 254C) 및 채널 보호막(258V, 258I, 258C)의 일부 위에 저항성 접촉 물질 및 도전층을 차례로 형성한다. 그리고, 저항성 접촉 물질 및 도전층을 식각하여 저항성 접 촉층(264V, 264I, 264C), 소스 전극(273V, 273I, 273C) 및 드레인 전극(275V, 275I, 275C)을 형성한다. 그리고, 소스 전극(273V, 273I, 273C) 및 드레인 전극(275V, 275I, 275C) 사이로 노출된 저항성 접촉층(264V, 264I, 264C)을 식각하여 분리된 저항성 접촉층(263V, 265V, 263I, 265I, 263C, 265C)을 완성한다. 그리고, 소스 전극(273V, 273I, 273C) 및 드레인 전극(275V, 275I, 275C)을 덮는 게이트 절연막(240)을 형성한다. 그리고, 게이트 절연막(240) 위의 반도체층(254V, 254I, 254C)과 중첩하는 위치에 게이트 전극(224V, 224I, 224C)을 형성한다. 그리고, 게이트 전극(224V, 224I, 224C) 위에 보호막(280)을 형성한다.
상기 도 12의 액정 표시 장치의 제조 방법에 대한 일 실시예와 달리 서로 다른 두께를 가지는 감광막 패턴을 이용하여 반도체층과 채널 보호막을 동시에 형성할 수도 있다.
도 15 및 도 16은 도 12의 액정 표시 장치의 제조 방법에 대한 다른 실시예를 차례대로 도시한 단면도이다. 도 12, 15 및 16을 참고하여 도 12의 액정 표시 장치의 제조 방법을 이하에서 상세히 설명한다.
본 실시예는 도 12, 13 및 14에 도시된 실시예와 비교하여 채널 보호막의 제조 방법만을 제외하고 실질적으로 동일한 바 반복되는 설명은 생략한다.
도 15에 도시한 바와 같이, 차단 절연막(230) 위에 반도체 물질 및 채널 보호막 물질을 차례대로 형성한다. 그리고, 채널 보호막 물질 위에 제1 부분(2590a), 제1 부분(2590a)보다 두께가 얇은 제2 부분(2590b)을 가지는 제3 감광막 패턴(2590)을 형성한다. 이 때, 제1 부분(2590a)은 채널 보호막이 형성되는 위 치에 대응하며, 제2 부분(2590b)은 제1 부분(2590a)의 주변부이다. 그리고, 제3 감광막 패턴을 이용하여 반도체 물질 및 채널 보호막 물질을 식각하여 반도체층(254V, 254I, 254C) 및 채널 보호막 패턴(2580)을 형성한다.
다음으로, 도 16에 도시한 바와 같이, 제3 감광막 패턴(2590)을 에치백(etch back)하여 제2 부분(2590b)은 제거하고 제1 부분(2590a')은 두께를 얇게 하여 잔류시킨다. 따라서, 제2 부분(2590b) 아래의 채널 보호막 패턴이 노출된다.
다음으로, 도 12에 도시한 바와 같이, 제3 감광막 패턴의 제1 부분(2590a')을 이용하여 노출된 채널 보호막 패턴(2580)을 식각하여 채널 보호막(258V, 258I, 258C)을 형성한다. 그리고, 제3 감광막 패턴의 제1 부분(2590a')을 제거한다.
도 17은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
본 실시예는 도 1에 도시된 실시예와 비교하여 리드아웃 트랜지스터(TrC)의 구조 만을 제외하고 실질적으로 동일한 바 반복되는 설명은 생략한다.
도 17에 도시된 바와 같이, 리드아웃 트랜지스터(TrC)는 게이트 전극(224C), 반도체층(254C), 저항성 접촉층(263C, 265C), 소스 전극(273C), 드레인 전극(275C), 게이트 절연막(240)을 포함할 수 있다.
상부 기판(210) 위에 게이트 전극(224C)이 위치할 수 있고, 게이트 전극(224C)을 덮는 차단 절연막(230)이 상부 기판(210) 위에 형성될 수 있다. 차단 절연막(230) 위에는 게이트 전극(224C)과 중첩되게 반도체층(254C)이 위치할 수 있다. 저항성 접촉층(263C, 265C)은 반도체층(254C) 위에 위치할 수 있다. 소스 전극(273C)은 저항성 접촉층(263C) 위에 위치할 수 있다. 드레인 전극(275C)은 저항 성 접촉층(265C) 위에 소스 전극(273C)과 떨어져 위치할 수 있다. 게이트 절연막(240)은 반도체층(254C), 소스 전극(273C) 및 드레인 전극(275C) 위에 위치할 수 있다.
이와 같이, 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)는 플라나 타입(planar type) 탑 게이트 구조로 형성하고, 리드아웃 트랜지스터(TrC)는 바텀 게이트 구조로 형성함으로써, 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)의 광감도를 향상시키면서 리드아웃 트랜지스터(TrC)의 처리 속도 등을 동시에 향상시킬 수 있어 적외선 감지, 가시광선 감지 및 제어 등의 목적에 맞게 반도체층을 이용할 수 있다.
특히, 리드아웃 트랜지스터를 탑 게이트 구조로 형성하는 경우에는 반도체층의 상부에 채널이 형성되므로 저항성 접촉층을 식각하는 공정에서 반도체층의 채널이 손상되기 쉬우므로, 리드아웃 트랜지스터를 바텀 게이트 구조로 형성하여 채널 특성을 향상시킬 수 있다. 리드아웃 트랜지스터(TrC)에는 보조 게이트 전극(212C)을 게이트 절연막(240) 위에 반도체층(254C)과 중첩되게 형성할 수 있다. 리드아웃 트랜지스터(TrC)에 게이트 전극(224C) 및 보조 게이트 전극(212C)을 형성함으로써 반도체층의 상부 및 하부 모두에 채널이 형성되므로 트랜지스터의 처리 속도 등을 향상시킬 수 있다.
보조 게이트 전극(212C) 위에는 보조 게이트 전극(212C)을 보호하기 위한 보호막(280)이 형성될 수 있다.
한편, 상기에서는 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스 터(TrV)는 플라나 타입(planar type) 탑 게이트 구조로 형성하였으나, 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)를 스태거 타입(stagger type) 탑 게이트 구조로 형성할 수도 있다.
도 18은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 18에 도시한 바와 같이, 스태거 타입 탑 게이트 구조는 상부 기판(210) 위에 소스 전극(273I, 273V) 및 드레인 전극(275I, 275V)이 배치되고, 소스 전극(273I, 273V) 및 드레인 전극(275I, 275V) 사이에 반도체층(254I, 254V)이 배치되며, 반도체층(254I, 254V) 위에 게이트 전극(224I, 224V)이 배치되는 구조이다. 스태거 타입 탑 게이트 구조는 플라나 타입(planar type) 탑 게이트 구조보다 반도체층이 노출되는 영역이 적어 광감도는 떨어질 수 있으나, 처리 속도는 향상시킬 수 있는 장점이 있다.
또한, 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)를 인벌티드 플라나 타입(inverted planar type) 구조로 형성할 수도 있다.
도 19는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 19에 도시한 바와 같이, 인벌티드 플라나 타입(inverted planar type) 구조는 상부 기판(210) 위에 게이트 전극(224I, 224V)이 배치되고, 게이트 전극(224I, 224V) 위에 소스 전극(273I, 273V) 및 드레인 전극(275I, 275V)이 형성되며, 소스 전극(273I, 273V) 및 드레인 전극(275I, 275V) 사이에 반도체층(254I, 254V)이 배치되어 반도체층(254I, 254V)이 게이트 전극(224I, 224V)과 중첩하는 구조이다.
도 20은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
본 실시예는 도 17에 도시된 실시예와 비교하여 가시광선 감지 트랜지스터(TrV)의 반도체층의 구조, 게이트 전극과 동시에 형성되는 공통 전극, 리드아웃 트랜지스터(TrC)와 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)와의 연결 관계 만을 제외하고 실질적으로 동일한 바 반복되는 설명은 생략한다.
도 18에 도시한 바와 같이, 반도체층(254V, 254I, 254C)은 비정질 실리콘으로 형성된 하부막(254Vp, 254Ip, 254Cp), 비정질 실리콘게르마늄 또는 미세결정 실리콘으로 형성된 상부막(254Vq, 254Iq, 254Cq)을 포함하는 이중막으로 형성할 수 있고, 미세결정 실리콘으로 형성된 하부막(254Vp, 254Ip, 254Cp), 비정질 실리콘게르마늄으로 형성된 상부막(254Vq, 254Iq, 254Cq)을 포함하는 이중막으로 형성할 수 있다. 이 때, 가시광선 감지 트랜지스터(TrV)의 상부막(254Vq) 중 소스 전극(273V)과 드레인 전극(275V) 아래에만 위치하며, 소스 전극(273V)과 드레인 전극(275V) 사이에 위치하는 부분은 제거된다. 따라서, 적외선에 반응하여 전류를 발생시키는 비정질 실리콘게르마늄 또는 미세결정 실리콘으로 형성된 상부막(254Vq)은 가시광선 및 적외선에 노출되지 않으므로 가시광선 감지 트랜지스터(TrV)에 적외선에 의한 전류가 발생하지 않고 순수하게 가시광선에 의한 전류만이 발생하므로 광감도가 향상된다.
리드아웃 트랜지스터(TrC)는 드레인 전극(275C)을 통해 적외선 감지 트랜지스터(TrI)의 소스 전극(273I)와 연결되며, 리드아웃 트랜지스터(TrC)는 드레인 전 극(275C)을 통해 가시광선 감지 트랜지스터(TrV)의 소스 전극(273V)와 연결된다.
적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)의 게이트 전극(224I, 224V)와 동일한 층에 공통 전극(270)이 형성되어 있다. 즉, 게이트 절연막(240) 위에 게이트 전극(224I, 224V) 및 공통 전극(270)이 형성되어 있다. 따라서, 공통 전극(270)을 형성하기 위한 별도의 제조 공정이 요구되지 않으므로 제조 공정이 단순화된다.
도 21은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 19에는 적외선 감지 트랜지스터(TrI)는 탑 게이트 구조로 형성하고, 가시광선 감지 트랜지스터(TrV) 및 리드아웃 트랜지스터(TrC)는 바텀 게이트 구조로 형성한 실시예가 도시되어 있다.
도 19에 도시한 바와 같이, 리드아웃 트랜지스터(TrC)는 게이트 전극(224C), 게이트 절연막(240), 반도체층(254C), 저항성 접촉층(263C, 265C), 소스 전극(273C) 및 드레인 전극(275C)을 포함할 수 있다.
상부 기판(210) 위에 게이트 전극(224C)이 위치할 수 있고, 게이트 전극(224C)을 덮는 게이트 절연막(240)이 상부 기판(210) 위에 형성될 수 있다. 게이트 절연막(240) 위에는 게이트 전극(224C)과 중첩되게 반도체층(254C)이 위치할 수 있다. 반도체층(254C)은 비정질 실리콘으로 형성될 수 있다. 저항성 접촉층(263C, 265C)은 반도체층(254C) 위에 위치할 수 있다. 소스 전극(273C)은 저항성 접촉층(263C) 위에 위치할 수 있다. 드레인 전극(275C)은 저항성 접촉층(265C) 위에 소스 전극(273C)과 떨어져 위치할 수 있다. 보호막은(280)은 반도체 층(254C), 소스 전극(273C) 및 드레인 전극(275C) 위에 위치할 수 있다.
리드아웃 트랜지스터(TrC)는 보호막(280) 위에 형성된 연결 다리(290)를 통해 가시광선 감지 트랜지스터(TrV)와 연결될 수 있으며, 리드아웃 트랜지스터(TrC)는 드레인 전극(275C)을 통해 가시광선 감지 트랜지스터(TrV)와 연결될 수 있다.
가시광선 감지 트랜지스터(TrV)는 게이트 전극(224V), 게이트 절연막(240), 반도체층(254V), 저항성 접촉층(263V, 265V), 소스 전극(273V) 및 드레인 전극(275V)을 포함할 수 있다.
상부 기판(210) 위에 게이트 전극(224V)이 위치할 수 있으며, 게이트 전극(224V)은 복수개의 개구부(225)를 가진다. 개구부(225)를 통해 가시광선이 반도체층(254V)에 유입될 수 있으므로 가시광선 감지 트랜지스터(TrV)를 바텀 게이트 구조로 형성할 수 있다.
게이트 절연막(240)이 게이트 전극(224V)을 덮을 수 있다. 게이트 절연막(240) 위에는 게이트 전극(224V)과 중첩되게 반도체층(254V)이 위치할 수 있다. 반도체층(254V)은 비정질 실리콘으로 형성될 수 있으며, 저항성 접촉층(263V, 265V)은 반도체층(254V) 위에 위치할 수 있다. 소스 전극(273V)은 저항성 접촉층(263V) 위에 위치할 수 있다. 드레인 전극(275V)은 저항성 접촉층(265V) 위에 소스 전극(273V)과 떨어져 위치할 수 있다. 보호막은(280)은 반도체층(254V), 소스 전극(273V) 및 드레인 전극(275V) 위에 위치할 수 있다.
리드아웃 트랜지스터(TrC)는 보호막(280) 위에 형성된 연결 다리(290)를 통해 적외선 감지 트랜지스터(TrI)와 연결될 수 있으며, 리드아웃 트랜지스터(TrC)는 드레인 전극(275C)을 통해 적외선 감지 트랜지스터(TrI)와 연결될 수 있다.
적외선 감지 트랜지스터(TrI)는 반도체층(254I), 저항성 접촉층(263I, 265I), 소스 전극(273I), 드레인 전극(275I), 게이트 절연막(240) 및 게이트 전극(224I)을 포함할 수 있다.
반도체층(254I)은 상부 기판(210) 위에 위치하고 비정질 실리콘게르마늄 또는 미세결정 실리콘으로 형성할 수 있다. 또한, 반도체층(254I)은 비정질 실리콘으로 형성된 하부막, 비정질 실리콘게르마늄 또는 미세결정 실리콘으로 형성된 상부막을 포함하는 이중막으로 형성할 수 있고, 미세결정 실리콘으로 형성된 하부막, 비정질 실리콘게르마늄으로 형성된 상부막을 포함하는 이중막으로 형성할 수 있다.
저항성 접촉층(263I, 265I)은 반도체층(254I) 위에 위치할 수 있다. 소스 전극(273I)은 저항성 접촉층(263I) 위에 위치할 수 있다. 드레인 전극(275I)은 저항성 접촉층(265I) 위에 소스 전극(273I)과 떨어져 위치할 수 있다. 게이트 절연막(240)은 반도체층(254I), 소스 전극(273I) 및 드레인 전극(275I)을 덮고 있다. 게이트 전극(224I)은 게이트 절연막(140) 위에 반도체층(254I)과 중첩되게 위치할 수 있다. 게이트 전극(224I) 위에는 게이트 전극(224I)을 보호하기 위한 보호막(280)이 형성될 수 있다. 여기서, 게이트 전극(224C, 224V), 소스 전극(273I) 및 드레인 전극(275I)은 동일한 도전체로 형성되어 있으며, 게이트 전극(224I), 소스 전극(273C, 273V) 및 드레인 전극(275C, 275V)은 동일한 도전체로 형성되어 있다.
이와 같이, 적외선 감지 트랜지스터(TrI)는 탑 게이트 구조로 형성하고, 반 도체층을 비정질 실리콘게르마늄으로 형성하여 적외선 감도를 향상시키고, 가시광선 감지 트랜지스터(TrV)는 게이트 전극에 개구부가 형성된 바텀 게이트 구조로 형성하고, 반도체층을 비정질 실리콘으로 형성하여 트랜지스터 특성을 향상시키면서 가시광선 감도로 향상시키고, 리드아웃 트랜지스터(TrC)는 바텀 게이트 구조로 형성하고, 반도체층을 비정질 실리콘으로 형성하여 트랜지스터 특성을 향상시킨다. 따라서, 적외선 감지 트랜지스터, 가시광선 감지 트랜지스터 및 리드아웃 트랜지스터의 목적에 맞게 트랜지스터를 형성할 수 있다.
도 22 및 도 23은 도 21의 액정 표시 장치의 제조 방법을 차례대로 도시한 단면도이다. 도 21, 22및 23을 참고하여 도 21의 액정 표시 장치의 제조 방법을 이하에서 상세히 설명한다.
우선, 도 22에 도시한 바와 같이, 기판(210) 위에 적외선 감지 트랜지스터의 반도체층(254I) 및 저항성 접촉 물질을 형성한다. 그리고, 기판(210) 위에 게이트 전극(224C, 224V)을 형성하고, 동시에 동일한 도전층으로 기판(210) 및 저항성 접촉 물질 위에 소스 전극(273I) 및 드레인 전극(275I)을 형성한다. 그리고, 소스 전극(273I) 및 드레인 전극(275I)을 식각 방지막으로 하여 노출된 저항성 접촉 물질을 식각하여 저항성 접촉층(263I, 265I)을 완성한다.
다음으로, 도 23에 도시한 바와 같이, 게이트 전극(224C, 224V), 소스 전극(273I) 및 드레인 전극(275I)을 덮는 게이트 절연막(240)을 형성한다. 그리고, 게이트 절연막(240) 중 게이트 전극(224C, 224V)에 중첩하는 위치 위에 반도체층(254C, 254V) 및 저항성 접촉 물질을 형성한다.
다음으로, 도 21에 도시한 바와 같이, 게이트 절연막(240) 중 반도체층(254I)과 중첩하는 위치에 게이트 전극(224I)을 형성하고, 게이트 절연막(240), 반도체층(254C, 254V) 및 저항성 접촉 물질 위에 소스 전극(273C, 273V) 및 드레인 전극(275C, 275V)을 형성한다. 게이트 전극(224I), 소스 전극(273C, 273V) 및 드레인 전극(275C, 275V)은 동시에 동일한 도전층으로 형성할 수 있다.
이상, 본 발명의 실시예들을 설명하였지만 실시예들은 단지 하기의 특허청구범위에 기재된 본 발명의 보호범위를 설명하기 위한 '예'들이며 본 발명의 보호범위를 한정하지 않는다. 또한, 본 발명의 보호범위는 특허청구범위와 기술적으로 균등한 범위까지 확대될 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 단면도이다.
도 2는 도 1의 표시 장치를 사용하여 물체를 감지하는 방법을 설명하기 위한 도면이다.
도 3은 본 발명의 플라나 타입(planar type) 탑 게이트 구조의 트랜지스터에서 반도체층을 비정질 실리콘으로 형성한 경우 광감도를 측정한 결과를 도시한 그래프이고, 도 4는 바텀 게이트 구조의 트랜지스터에서 반도체층을 비정질 실리콘으로 형성한 경우 광감도를 측정한 결과를 도시한 그래프이다.
도 5는 바텀 게이트 구조의 트랜지스터에서 반도체층을 비정질 실리콘으로 형성한 경우 적외선 감도를 측정한 결과를 도시한 그래프이고, 도 6은 바텀 게이트 구조의 트랜지스터에서 반도체층을 비정질 실리콘게르마늄으로 형성한 경우 적외선 감도를 측정한 결과를 도시한 그래프이다.
도 7 및 도 8은 탑 게이트 구조의 트랜지스터에서 반도체층의 하부막을 비정질 실리콘으로 형성하고, 반도체층의 상부막을 비정질 실리콘게르마늄으로 형성한 경우 적외선 감도를 측정한 결과를 도시한 그래프로서, 도 7은 비정질 실리콘게르마늄 형성 시 SiH4: GeH4 = 1.2: 1로 한 경우에 대한 그래프이고, 도 8은 비정질 실리콘게르마늄 형성 시 SiH4: GeH4 = 4: 1로 한 경우에 대한 그래프이다.
도 9 및 도 10은 도 1의 액정 표시 장치의 제조 방법을 차례대로 도시한 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 13 및 도 14은 도 12의 액정 표시 장치의 제조 방법에 대한 일 실시예를 차례대로 도시한 단면도이다.
도 15 및 도 16은 도 12의 액정 표시 장치의 제조 방법에 대한 다른 실시예를 차례대로 도시한 단면도이다.
도 17은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 18은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 19는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 20은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 21은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 22 및 도 23은 도 21의 액정 표시 장치의 제조 방법을 차례대로 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
3: 액정층 12: 하부 편광판
22: 상부 편광판 100: 하부 표시판
110: 하부 기판 200: 상부 표시판
210: 상부 기판 211I, 211C: 광차단막
224V, 224I, 224C: 게이트 전극 240: 게이트 절연막
254V, 254I, 254C: 반도체층
263V, 265V, 263I, 265I, 263C, 265C: 저항성 접촉층
273V, 273I, 273C: 소스 전극 275V, 275I, 275C: 드레인 전극
280: 보호막 910: 백라이트 유닛
920: 적외선 발광체 930: 가시광선 발광체

Claims (41)

  1. 하부 기판과 상기 하부 기판 위에 위치하는 화소 트랜지스터를 포함하는 하부 표시판, 및
    상기 하부 표시판과 대향하며, 상부 기판과 상기 상부 기판 위에 위치하는 감지 트랜지스터 및 상기 감지 트랜지스터와 연결되어 검출 신호를 전달하기 위한 리드아웃 트랜지스터를 포함하는 상부 표시판을 포함하고,
    상기 감지 트랜지스터는 상기 상부 기판 위에 위치하는 반도체층, 상기 반도체층 위에 위치하는 소스 전극 및 드레인 전극, 및 상기 소스 전극 및 드레인 전극 위에 상기 반도체층과 중첩하여 위치하는 게이트 전극을 포함하는 표시 장치.
  2. 제1항에서,
    상기 감지 트랜지스터의 반도체층은 비정질 실리콘, 비정질 실리콘게르마늄 및 미세결정 실리콘 중에서 선택되는 어느 하나 이상을 포함하는 표시 장치.
  3. 제2항에서,
    상기 반도체층은 비정질 실리콘게르마늄의 단일막인 표시 장치.
  4. 제2항에서,
    상기 반도체층은 비정질 실리콘으로 형성된 하부막과 비정질 실리콘게르마늄 으로 형성된 상부막을 포함하는 이중막인 표시 장치.
  5. 제4항에서,
    상기 하부막의 두께는 200Å 이상이고, 상기 상부막의 두께는 1,500Å 이상인 감지 트랜지스터.
  6. 제1항에서,
    상기 감지 트랜지스터의 반도체층 위에는 채널 보호막이 배치되어 있는 표시 장치.
  7. 제1항에서,
    상기 감지 트랜지스터는 적외선 감지 트랜지스터를 포함하고, 상기 상부 기판과 상기 적외선 감지 트랜지스터의 반도체층 사이에는 광차단막이 배치되어 있는 표시 장치.
  8. 제7항에서,
    상기 광차단막에는 소정 전압이 인가되는 표시 장치.
  9. 하부 기판과 상기 하부 기판 위에 형성되는 화소 트랜지스터를 포함하는 하부 표시판, 및
    상기 하부 표시판과 대향하며, 상부 기판과 상기 상부 기판 위에 형성되는 적외선 감지 트랜지스터, 가시광선 감지 트랜지스터 및 리드아웃 트랜지스터를 포함하는 상부 표시판을 포함하고,
    상기 적외선 감지 트랜지스터는 상기 상부 기판 위에 위치하는 제1 반도체층, 상기 제1 반도체층 위에 위치하는 제1 소스 전극과 제1 드레인 전극, 및 상기 제1 소스 전극과 제1 드레인 전극 위에 상기 제1 반도체층과 중첩하여 위치하는 제1 게이트 전극을 포함하고,
    상기 리드아웃 트랜지스터는 상기 가시광선 감지 트랜지스터 및 상기 적외선 감지 트랜지스터와 연결되어 검출 신호를 전달하는 표시 장치.
  10. 제9항에서,
    상기 가시광선 감지 트랜지스터는 상기 상부 기판 위에 위치하는 제2 반도체층, 상기 제2 반도체층 위에 위치하는 제2 소스 전극 및 제2 드레인 전극, 상기 제2 소스 전극 및 제2 드레인 전극 위에 상기 제2 반도체층과 중첩하여 위치하는 제2 게이트 전극을 포함하는 표시 장치.
  11. 제10항에서,
    상기 제2 반도체층은 비정질 실리콘으로 형성된 하부막과 비정질 실리콘게르마늄으로 형성된 상부막을 포함하는 이중막이고,
    상기 제2 반도체층의 상부막은 일부가 상기 제2 소스 전극 및 제2 드레인 전 극 사이에서 제거되어 있는 표시 장치.
  12. 제11항에서,
    상기 제1 반도체층 및 제2 반도체층 위에는 채널 보호막이 배치되어 있는 표시 장치.
  13. 제9항에서,
    상기 가시광선 감지 트랜지스터는 상기 상부 기판 위에 배치되어 있는 제2 게이트 전극, 상기 제2 게이트 전극 위에 배치되어 있으며 상기 제2 게이트 전극과 중첩하고 있는 제2 반도체층, 상기 제2 반도체층 위에 배치되어 있는 제2 소스 전극 및 제2 드레인 전극을 포함하는 표시 장치.
  14. 제13항에서,
    상기 제2 게이트 전극은 복수개의 개구부를 가지는 표시 장치.
  15. 제13항에서,
    상기 제2 반도체층은 비정질 실리콘으로 형성된 하부막과 비정질 실리콘게르마늄으로 형성된 상부막을 포함하는 이중막이고,
    상기 제2 반도체층의 상부막은 일부가 상기 제2 소스 전극 및 제2 드레인 전극 사이에서 제거되어 있는 표시 장치.
  16. 제15항에서,
    상기 제1 반도체층 및 제2 반도체층 위에는 채널 보호막이 배치되어 있는 표시 장치.
  17. 제9항에서,
    상기 가시광선 감지 트랜지스터는 상기 상부 기판 위에 배치되어 있는 제2 소스 전극 및 제2 드레인 전극, 상기 제2 소스 전극 및 제2 드레인 전극 사이에 배치되어 있는 제2 반도체층, 상기 제2 반도체층 위에 배치되어 있으며 상기 제2 반도체층과 중첩하고 있는 제2 게이트 전극을 포함하는 표시 장치.
  18. 제17항에서,
    상기 제2 반도체층은 비정질 실리콘으로 형성된 하부막과 비정질 실리콘게르마늄으로 형성된 상부막을 포함하는 이중막이고,
    상기 제2 반도체층의 상부막은 일부가 상기 제2 소스 전극 및 제2 드레인 전극 사이에서 제거되어 있는 표시 장치.
  19. 제18항에서,
    상기 제1 반도체층 및 제2 반도체층 위에는 채널 보호막이 배치되어 있는 표시 장치.
  20. 제9항에서,
    상기 가시광선 감지 트랜지스터는 상기 상부 기판 위에 배치되어 있는 제2 게이트 전극, 상기 제2 게이트 전극 위에 배치되어 있는 제2 소스 전극 및 제2 드레인 전극, 상기 제2 소스 전극 및 제2 드레인 전극 위에 배치되어 있으며, 상기 제2 게이트 전극과 중첩하고 있는 제2 반도체층을 포함하는 표시 장치.
  21. 제19항에서,
    상기 제2 게이트 전극은 복수개의 개구부를 가지는 표시 장치.
  22. 제21항에서,
    상기 제2 반도체층은 비정질 실리콘으로 형성된 하부막과 비정질 실리콘게르마늄으로 형성된 상부막을 포함하는 이중막이고,
    상기 제2 반도체층의 상부막은 일부가 상기 제2 소스 전극 및 제2 드레인 전극 사이에서 제거되어 있는 표시 장치.
  23. 제22항에서,
    상기 제1 반도체층 및 제2 반도체층 위에는 채널 보호막이 배치되어 있는 표시 장치.
  24. 제9항에서,
    상기 리드아웃 트랜지스터는 상기 상부 기판 위에 위치하는 제3 반도체층, 상기 제3 반도체층 위에 위치하는 제3 소스 전극 및 제3 드레인 전극, 상기 제3 소스 전극 및 제3 드레인 전극 위에 상기 제3 반도체층과 중첩하여 위치하는 제3 게이트 전극을 포함하는 표시 장치.
  25. 제24항에서,
    상기 상부 기판과 상기 제3 반도체층 사이에 배치되어 있는 광차단막을 더 포함하는 표시 장치.
  26. 제9항에서,
    상기 리드아웃 트랜지스터는 상기 상부 기판 위에 배치되어 있는 제3 게이트 전극, 상기 제3 게이트 전극 위에 배치되어 있으며 상기 제3 게이트 전극과 중첩하고 있는 제3 반도체층, 상기 제3 반도체층 위에 배치되어 있는 제3 소스 전극 및 제3 드레인 전극을 포함하는 표시 장치.
  27. 제26항에서,
    상기 제3 소스 전극 및 제3 드레인 전극 위에 배치되어 있으며, 상기 제3 반도체층과 중첩하고 있는 광차단막을 더 포함하는 표시 장치.
  28. 제9항에서,
    상기 리드아웃 트랜지스터는 상기 상부 기판 위에 배치되어 있는 제3 소스 전극 및 제3 드레인 전극, 상기 제3 소스 전극 및 제3 드레인 전극 사이에 배치되어 있는 제3 반도체층, 상기 제3 반도체층 위에 배치되어 있으며 상기 제3 반도체층과 중첩하고 있는 제3 게이트 전극을 포함하는 표시 장치.
  29. 제28항에서,
    상기 상부 기판과 상기 제3 반도체층 사이에 배치되어 있는 광차단막을 더 포함하는 표시 장치
  30. 제9항에서,
    상기 리드아웃 트랜지스터는 상기 상부 기판 위에 배치되어 있는 제3 게이트 전극, 상기 제3 게이트 전극 위에 배치되어 있는 제3 소스 전극 및 제3 드레인 전극, 상기 제3 소스 전극 및 제3 드레인 전극 위에 배치되어 있으며, 상기 제3 게이트 전극과 중첩하고 있는 제3 반도체층을 포함하는 표시 장치.
  31. 제30항에서,
    상기 제3 반도체층 위에 배치되어 있으며, 상기 제3 반도체층과 중첩하고 있는 광차단막을 더 포함하는 표시 장치.
  32. 기판 위에 반도체 물질을 형성하는 단계,
    상기 반도체 물질을 식각하여 감지 트랜지스터의 제1 반도체층 , 상기 감지 트랜지스터와 연결되어 검출 신호를 전달하는 리드아웃 트랜지스터의 제2 반도체층을 형성하는 단계,
    상기 기판 및 제1 반도체층 위에 제1 소스 전극 및 제1 드레인 전극을, 상기 기판 및 제2 반도체층 위에 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계,
    상기 제1 소스 전극 및 제1 드레인 전극과 상기 제2 소스 전극 및 제2 드레인 전극 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위의 상기 제1 반도체층과 중첩하는 위치에 제1 게이트 전극을, 상기 게이트 절연막 위의 상기 제2 반도체층과 중첩하는 위치에 제2 게이트 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  33. 제32항에서,
    상기 제1 및 제2 반도체층을 형성하기 전에 상기 기판 위에 제1 광차단막 및 제2 광차단막을, 각각 상기 제1 반도체층 및 상기 제2 반도체층과 중첩하는 위치에 형성하는 단계, 및
    상기 기판, 제1 광차단막 및 제2 광차단막 위에 차단 절연막을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  34. 기판 위에 반도체 물질 및 절연층을 형성하는 단계,
    상기 절연층 위에 제1 부분, 상기 제1 부분보다 두께가 얇은 제2 부분을 가지는 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 이용하여 상기 반도체 물질 및 절연층을 식각하여 감지 트랜지스터의 제1 반도체층 및 제1 채널 보호막, 리드아웃 트랜지스터의 제2 반도체층 및 제2 채널 보호막을 형성하는 단계,
    상기 기판, 제1 및 제2 반도체층 그리고 제1 및 제2 채널 보호막 위에 저항성 접촉 물질 및 도전층을 차례로 형성하는 단계,
    상기 저항성 접촉 물질 및 도전층을 식각하여 제1 및 제2 저항성 접촉층, 제1 소스 전극 및 제1 드레인 전극, 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계,
    상기 제1 소스 전극 및 제1 드레인 전극과 상기 제2 소스 전극 및 제2 드레인 전극 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위의 상기 제1 반도체층과 중첩하는 위치에 제1 게이트 전극을 형성하고, 상기 게이트 절연막 위의 상기 제2 반도체층과 중첩하는 위치에 제2 게이트 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  35. 제34항에서,
    상기 감광막 패턴을 이용하여 상기 반도체 물질 및 절연층을 식각하여 감지 트랜지스터의 제1 반도체층 및 제1 채널 보호막, 리드아웃 트랜지스터의 제2 반도체층 및 제2 채널 보호막을 형성하는 단계는
    상기 감광막 패턴을 마스크로 하여 상기 절연층 및 반도체 물질을 식각하여 상기 제1 반도체층을 형성하는 단계,
    상기 감광막 패턴을 에치백하여 상기 제2 부분을 제거하고 그 아래의 상기 절연층을 드러내는 단계,
    상기 드러난 절연층을 식각하여 상기 제1 채널 보호막을 형성하는 단계
    를 포함하는 표시 장치의 제조 방법.
  36. 기판 위에 반도체 물질을 형성하는 단계,
    상기 반도체 물질을 식각하여 감지 트랜지스터의 제1 반도체층 및 리드아웃 트랜지스터의 제2 반도체층을 형성하는 단계,
    상기 제1 및 제2 반도체층 위에 각각 제1 채널 보호막 및 제2 채널 보호막을 형성하는 단계,
    상기 기판, 제1 및 제2 반도체층 그리고 제1 및 제2 채널 보호막 위에 저항성 접촉 물질 및 도전층을 차례로 형성하는 단계,
    상기 저항성 접촉 물질 및 도전층을 식각하여 제1 및 제2 저항성 접촉층, 제1 소스 전극 및 제1 드레인 전극, 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계,
    상기 제1 소스 전극 및 제1 드레인 전극과 상기 제2 소스 전극 및 제2 드레인 전극 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위의 상기 제1 반도체층과 중첩하는 위치에 제1 게이트 전극을 형성하고, 상기 게이트 절연막 위의 상기 제2 반도체층과 중첩하는 위치에 제2 게이트 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  37. 기판 위에 리드아웃 트랜지스터의 제3 게이트 전극을 형성하는 단계,
    상기 제3 게이트 전극 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 가시광선 감지 트랜지스터의 제1 반도체층, 적외선 트랜지스터의 제2 반도체층 및 리드아웃 트랜지스터의 제3 반도체층을 형성하는 단계,
    상기 제1 반도체층 위에 제1 소스 전극과 제1 드레인 전극을, 상기 제2 반도체층 위에 제2 소스 전극과 제2 드레인 전극을, 상기 제3 반도체층 위에 제3 소스 전극과 제3 드레인 전극을 형성하는 단계, 및
    상기 제1 소스 전극과 제1 드레인 전극 위에 제1 반도체층과 중첩하여 제1 게이트 전극을 형성하고, 상기 제2 소스 전극과 제2 드레인 전극 위에 제2 반도체층과 중첩하여 제2 게이트 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  38. 제38항에서,
    상기 제3 게이트 전극을 형성하는 단계 전에, 상기 기판 위에 광차단막을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  39. 기판 위에 적외선 감지 트랜지스터의 제2 반도체층을 형성하는 단계,
    상기 기판 위에 가시광선 감지 트랜지스터의 제1 게이트 전극, 리드아웃 트랜지스터의 제3 게이트 전극을 형성하고, 상기 기판 및 제2 반도체층 위에 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계,
    상기 제1 게이트 전극, 제3 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위의 상기 제1 게이트 전극에 중첩하는 위치에 제1 반도체층을 형성하고, 상기 제3 게이트 전극에 중첩하는 위치에 제3 반도체층을 형성하는 단계,
    상기 게이트 절연막 위의 상기 제2 반도체층과 중첩하는 위치에 제2 게이트 전극을 형성하고, 상기 게이트 절연막 및 제1 반도체층 위에 제1 소스 전극 및 제1 드레인 전극을 형성하고, 상기 게이트 절연막 및 제3 반도체층 위에 제3 소스 전극 및 제3 드레인 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  40. 제39항에서,
    상기 제1 게이트 전극, 제3 게이트 전극, 제2 소스 전극 및 제2 드레인 전극은 동시에 형성하는 표시 장치의 제조 방법.
  41. 제40항에서,
    상기 제2 게이트 전극, 제1 소스 전극 및 제1 드레인 전극, 제3 소스 전극 및 제3 드레인 전극은 동시에 형성하는 표시 장치의 제조 방법.
KR1020090065609A 2009-07-17 2009-07-17 표시 장치 및 그 제조 방법 KR101592010B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090065609A KR101592010B1 (ko) 2009-07-17 2009-07-17 표시 장치 및 그 제조 방법
US12/731,380 US8698144B2 (en) 2009-07-17 2010-03-25 Display device with improved sensing mechanism

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090065609A KR101592010B1 (ko) 2009-07-17 2009-07-17 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110007925A true KR20110007925A (ko) 2011-01-25
KR101592010B1 KR101592010B1 (ko) 2016-02-05

Family

ID=43464652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090065609A KR101592010B1 (ko) 2009-07-17 2009-07-17 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8698144B2 (ko)
KR (1) KR101592010B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150052970A (ko) * 2013-11-07 2015-05-15 삼성디스플레이 주식회사 적외선 감지 소자, 적외선 감지 소자를 포함하는 적외선 센서 및 이의 제조 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101672344B1 (ko) * 2010-05-20 2016-11-04 삼성전자주식회사 광센싱 회로, 상기 광센싱 회로의 구동 방법, 및 상기 광센싱 회로를 채용한 광센싱 장치
CN102269900B (zh) * 2010-06-03 2013-04-24 北京京东方光电科技有限公司 Tft阵列基板及其制造方法
KR101743268B1 (ko) * 2010-12-06 2017-06-05 삼성디스플레이 주식회사 광 센서 및 이를 갖는 표시장치
KR101770969B1 (ko) * 2011-01-21 2017-08-25 삼성디스플레이 주식회사 터치 센싱 기판 및 이의 제조 방법
CN102629052B (zh) * 2011-05-23 2014-08-06 北京京东方光电科技有限公司 一种液晶显示面板及其驱动方法、液晶显示器件
KR20130027188A (ko) * 2011-09-07 2013-03-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20130037072A (ko) * 2011-10-05 2013-04-15 삼성전자주식회사 광터치 스크린 장치 및 그 제조 방법
KR20130115621A (ko) 2012-04-12 2013-10-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20130119614A (ko) * 2012-04-24 2013-11-01 삼성디스플레이 주식회사 센싱 장치 및 이미지 센싱 방법
KR101929427B1 (ko) 2012-06-14 2018-12-17 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치
KR102068275B1 (ko) 2012-12-20 2020-01-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2015129057A1 (ja) * 2014-02-28 2015-09-03 凸版印刷株式会社 液晶表示装置
CN105183149B (zh) * 2015-08-12 2018-02-27 京东方科技集团股份有限公司 距离感测基板、显示装置、显示系统和分辨率调整方法
CN107193407B (zh) * 2016-03-15 2024-04-16 深圳莱宝高科技股份有限公司 一种触控面板及其制作方法
US20200111815A1 (en) * 2018-10-09 2020-04-09 Innolux Corporation Display device
US11536995B2 (en) * 2020-06-23 2022-12-27 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel and display device
TWI756806B (zh) * 2020-08-31 2022-03-01 友達光電股份有限公司 顯示裝置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175538A (ja) 1991-12-20 1993-07-13 Sanyo Electric Co Ltd 光センサ及びその作製方法
JPH10256158A (ja) 1997-03-13 1998-09-25 Hitachi Ltd 半導体装置及びその製造方法
KR20000038298A (ko) 1998-12-05 2000-07-05 구본준 이미지소자, 센서박막트랜지스터와 그 제조방법.
JP2001086293A (ja) 1999-09-10 2001-03-30 Casio Comput Co Ltd 読取装置
KR20030058720A (ko) 2001-12-31 2003-07-07 비오이 하이디스 테크놀로지 주식회사 광센서를 구비한 박막트랜지스터 액정표시장치
KR20030058719A (ko) 2001-12-31 2003-07-07 비오이 하이디스 테크놀로지 주식회사 광센서를 구비한 박막트랜지스터 액정표시장치
KR20030069342A (ko) 2002-02-20 2003-08-27 비오이 하이디스 테크놀로지 주식회사 광센서를 구비한 박막트랜지스터 액정표시장치
EP1593159B1 (en) 2003-02-14 2013-05-29 Canon Kabushiki Kaisha Radiation image pickup device
JP2004335824A (ja) 2003-05-09 2004-11-25 Toppan Printing Co Ltd 非単結晶半導体材料及びその製造方法並びにそれを用いたデバイス
JP2005208582A (ja) 2003-12-24 2005-08-04 Sanyo Electric Co Ltd 光センサおよびディスプレイ
CN100505321C (zh) 2004-05-27 2009-06-24 佛文恩股份有限公司 含非晶硅半导体的垂直滤色片传感器组及其制造方法
KR100672943B1 (ko) 2004-11-16 2007-01-24 삼성전자주식회사 수광소자를 포함하는 반도체 장치 및 형성 방법
JP2006351616A (ja) 2005-06-13 2006-12-28 Mitsumi Electric Co Ltd 半導体光センサ装置
KR20060132372A (ko) 2005-06-17 2006-12-21 엘지.필립스 엘시디 주식회사 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법
KR20070002280A (ko) 2005-06-30 2007-01-05 삼성전자주식회사 박막트랜지스터형 광 센서 및 이를 포함한 액정 표시 장치및 제조 방법
US8138502B2 (en) 2005-08-05 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
JP4514674B2 (ja) 2005-08-16 2010-07-28 シャープ株式会社 表示装置、表示パネル用基板および表示パネル用基板の製造方法
KR20070049405A (ko) 2005-11-08 2007-05-11 삼성전자주식회사 박막 트랜지스터 기판과 액정표시장치 및 그 구동방법
KR20070106278A (ko) 2006-04-28 2007-11-01 엘지.필립스 엘시디 주식회사 반투과형 액정표시장치 및 그 제조방법
KR101290004B1 (ko) 2006-06-28 2013-07-30 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4567028B2 (ja) 2006-09-26 2010-10-20 エルジー ディスプレイ カンパニー リミテッド マルチタッチ感知機能を有する液晶表示装置とその駆動方法
KR101281830B1 (ko) 2006-09-26 2013-07-03 엘지디스플레이 주식회사 멀티 터치 감지기능을 갖는 액정표시장치와 그 구동방법
JP4725482B2 (ja) 2006-10-16 2011-07-13 カシオ計算機株式会社 フォトセンサ、フォトセンサの対象物検出方法及び表示装置
KR101450059B1 (ko) 2007-07-09 2014-10-13 엘지디스플레이 주식회사 스캐너 구동형 액정표시장치 및 그 제조방법
JP2009048145A (ja) 2007-08-23 2009-03-05 Seiko Epson Corp 液晶装置、イメージセンサ、及び電子機器
KR101610846B1 (ko) * 2009-09-08 2016-04-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150052970A (ko) * 2013-11-07 2015-05-15 삼성디스플레이 주식회사 적외선 감지 소자, 적외선 감지 소자를 포함하는 적외선 센서 및 이의 제조 방법

Also Published As

Publication number Publication date
US8698144B2 (en) 2014-04-15
US20110012115A1 (en) 2011-01-20
KR101592010B1 (ko) 2016-02-05

Similar Documents

Publication Publication Date Title
KR20110007925A (ko) 표시 장치 및 그 제조 방법
KR101610846B1 (ko) 표시 장치 및 그 제조 방법
US8400412B2 (en) Sensitivity touch display panel and manufacturing method of the same
US9293594B2 (en) Circuit board and display device
KR101353298B1 (ko) 표시기판, 그 제조방법 및 이를 갖는 표시장치
KR101681234B1 (ko) 표시 장치 및 그 제조 방법
KR101699399B1 (ko) 가시광선 감지 트랜지스터, 표시 장치 및 그 제조 방법
KR101790161B1 (ko) 광 센서, 광 센서의 제조 방법, 및 광 센서를 포함하는 액정 표시 장치
JP2008096523A (ja) 表示装置
US9054266B2 (en) IR sensing transistor and manufacturing method of display device including the same
KR20150116975A (ko) 센서 기판, 이의 제조 방법 및 이를 갖는 표시장치
KR20120019248A (ko) 센서 어레이 기판 및 이를 포함하는 표시장치
KR20180013531A (ko) 더미터치링크라인을 가진 인셀터치방식 표시장치
US20060258080A1 (en) Vertical diode, matrix position sensitive apparatus and manufacturing method of the same
KR20130027188A (ko) 표시 장치 및 그 제조 방법
KR20100003916A (ko) 액정 표시 장치 및 그의 제조 방법
WO2011077629A1 (ja) フォトセンサー素子、フォトセンサー回路、薄膜トランジスタ基板、表示パネル及びフォトセンサー素子の製造方法
KR20110044030A (ko) 표시판 및 이를 포함하는 표시 장치
JP2872233B2 (ja) 光ペン入力機能付き液晶表示装置
KR20110062043A (ko) 적외선 감지 트랜지스터 및 그 제조 방법
US10795516B2 (en) Display device
US20230034080A1 (en) Light sensing unit of light sensing device
WO2020137670A1 (ja) 表示装置及び半導体装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 5