KR20110002641A - 초저 표면거칠기를 갖는 강유전성 ｐｖｄｆ／ｐｍｍａ 박막의 제조방법 및 상기 박막을 적용한 비휘발성 메모리 디바이스의 제조방법 - Google Patents
초저 표면거칠기를 갖는 강유전성 ｐｖｄｆ／ｐｍｍａ 박막의 제조방법 및 상기 박막을 적용한 비휘발성 메모리 디바이스의 제조방법 Download PDFInfo
- Publication number
- KR20110002641A KR20110002641A KR1020090060214A KR20090060214A KR20110002641A KR 20110002641 A KR20110002641 A KR 20110002641A KR 1020090060214 A KR1020090060214 A KR 1020090060214A KR 20090060214 A KR20090060214 A KR 20090060214A KR 20110002641 A KR20110002641 A KR 20110002641A
- Authority
- KR
- South Korea
- Prior art keywords
- pmma
- pvdf
- thin film
- ferroelectric
- surface roughness
- Prior art date
Links
- 229920002981 polyvinylidene fluoride Polymers 0.000 title claims abstract description 91
- 239000010409 thin film Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 230000003746 surface roughness Effects 0.000 title claims description 33
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims abstract description 125
- 239000004926 polymethyl methacrylate Substances 0.000 claims abstract description 122
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 238000000137 annealing Methods 0.000 claims abstract description 14
- 238000002844 melting Methods 0.000 claims abstract description 14
- 230000008018 melting Effects 0.000 claims abstract description 14
- 230000005669 field effect Effects 0.000 claims abstract description 10
- 239000013078 crystal Substances 0.000 claims description 55
- 238000010791 quenching Methods 0.000 claims description 13
- 230000000171 quenching effect Effects 0.000 claims description 13
- 238000004528 spin coating Methods 0.000 claims description 11
- 239000011259 mixed solution Substances 0.000 claims description 10
- WHNWPMSKXPGLAX-UHFFFAOYSA-N N-Vinyl-2-pyrrolidone Chemical compound C=CN1CCCC1=O WHNWPMSKXPGLAX-UHFFFAOYSA-N 0.000 claims description 8
- 238000002156 mixing Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 239000000203 mixture Substances 0.000 abstract description 12
- 239000002033 PVDF binder Substances 0.000 abstract 4
- UGFMBZYKVQSQFX-UHFFFAOYSA-N para-methoxy-n-methylamphetamine Chemical compound CNC(C)CC1=CC=C(OC)C=C1 UGFMBZYKVQSQFX-UHFFFAOYSA-N 0.000 description 95
- BQCIDUSAKPWEOX-UHFFFAOYSA-N 1,1-Difluoroethene Chemical compound FC(F)=C BQCIDUSAKPWEOX-UHFFFAOYSA-N 0.000 description 82
- 239000010408 film Substances 0.000 description 24
- 239000002131 composite material Substances 0.000 description 10
- 239000008186 active pharmaceutical agent Substances 0.000 description 9
- 229920000642 polymer Polymers 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000005621 ferroelectricity Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000010287 polarization Effects 0.000 description 7
- 238000001341 grazing-angle X-ray diffraction Methods 0.000 description 6
- MIZLGWKEZAPEFJ-UHFFFAOYSA-N 1,1,2-trifluoroethene Chemical group FC=C(F)F MIZLGWKEZAPEFJ-UHFFFAOYSA-N 0.000 description 4
- 238000000089 atomic force micrograph Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000004847 absorption spectroscopy Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000009304 pastoral farming Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- BAAVRTJSLCSMNM-CMOCDZPBSA-N (2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-amino-3-(4-hydroxyphenyl)propanoyl]amino]-4-carboxybutanoyl]amino]-3-(4-hydroxyphenyl)propanoyl]amino]pentanedioic acid Chemical compound C([C@H](N)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CC=1C=CC(O)=CC=1)C(=O)N[C@@H](CCC(O)=O)C(O)=O)C1=CC=C(O)C=C1 BAAVRTJSLCSMNM-CMOCDZPBSA-N 0.000 description 1
- ARXJGSRGQADJSQ-UHFFFAOYSA-N 1-methoxypropan-2-ol Chemical compound COCC(C)O ARXJGSRGQADJSQ-UHFFFAOYSA-N 0.000 description 1
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- WSFSSNUMVMOOMR-UHFFFAOYSA-N formaldehyde Substances O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 1
- 239000005457 ice water Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000935 solvent evaporation Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 108010032276 tyrosyl-glutamyl-tyrosyl-glutamic acid Proteins 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 PVDF/PMMA 복합 박막을 제조함에 있어서, 커패시터나 전계효과트랜지스터 등의 다양한 디바이스에 적합하도록 초저 표면 거칠기(surface roughness)를 갖으면서, 강유전성 β 결정을 갖도록 하는 PVDF/PMMA 복합 박막의 제조방법을 제공한다. 또한 상기 PVDF/PMMA 박막을 적용한 다양한 커패시터 및 전계효과트랜지스터의 제조방법을 제공한다.
PVDF, PMMA, 박막, β 결정, 강유전성, 커패시터, 전계효과트랜지스터
Description
본 발명은 PVDP/PMMA 복합 박막의 제조방법에 관한 기술로서, 특히, 종래의 PVDP/PMMA 복합 박막과는 달리 본 발명의 방법에 의하여 제조된 PVDP/PMMA 박막의 경우 표면이 매우 매끄럽고, 강유전성 β 결정의 분율이 높아 커패시터나 트랜지스터 등의 메모리 디바이스에서 강유전체로 사용하여 우수한 성능을 발휘할 수 있다.
강유전성 고분자 메모리는 스핀 코팅과 같은 용액 공정에 기반하여 용이하게 다양한 디바이스, 예를 들어, 커패시터나 트랜지스터 등에 적용할 수 있을 뿐만 아니라, 통상적인 유기 전자 소자와의 상용성으로 인하여 사용이 확대되고 있다. PVDF(poly(vinylidene fluoride)), PVDF와 TrFE(trifluoroethylene)와의 공중합체 PVDF-TrFE와 같은 대표적인 강유전성 고분자는 외부 전기장에 의하여 반복적으로 스위칭되는 쌍안정성 쌍극자 분극(bistable dipole polarization) 현상을 갖는다.
강유전성 고분자를 이용한 데이터 저장 장치 중 가장 단순한 형태로는 금속/강유전성고분자/금속(MFM, Metal/Ferroelectric polymer/Metal)으로 이루어진 커패시터로서, 두 개의 금속 전극 사이에 강유전성 고분자가 개재되어 있는 형상이다. 또한, PVDF 또는 PVDF-TrFE와 같은 강유전성 고분자 박막은 강유전성 전계효과 트랜지스터(FeFET, Ferroelectric Field-Effect Transistor)의 게이트 절연체로서 사용되고 있다.
이러한 강유전성 고분자에 있어서, 각 체인으로부터의 총괄적인 강유전성은 결정도와 결정배향뿐만 아니라, 고분자 체인들을 결정 라티스와 계층적 형태적 수프라스트럭쳐(hierarchical morphological suprastructure)에 어셈블링하는 방법에 크게 의존한다. 그러나 높은 결정화도를 위해 성장한 큰 결정 도메인은 매우 거칠고 불균일한 필름 표면을 갖는데, 이는 안정적인 디바이스 성능을 위해서는 바람직하지 않다. 예를 들어, FeFET 디바이스에서, 표면이 거친 강유전성 게이트 절연체는 반도체 채널층과의 불안정한 계면을 형성하고, 채널 이동도 및 안정성에 악영향을 미친다. 더구나, 강유전체의 균일성(homogeneity)은 패턴화된 메모리셀의 스케일조절에 가장 중요한 요소이다. 큰 결정 도메인으로 구성된 필름은 셀 내의 평균 도메인 숫자의 차이로 인하여 셀 어레이(cell array)마다 서로 다른 성능을 나타내는 문제점이 있다. 이런 현상은 특히 필름이 나노미터 스케일로 패턴화된 경우에 그렇다. 사실, 상대적으로 큰 결정 도메인을 갖는 PZT의 경우, 어느 정도의 메모리 성능을 갖으면서 가장 작은 패턴은 약 200 nm 직경 크기이다. 이러한 문제를 극복하기 위한 디자인 룰은 같은 결정화도를 유지하면서도 가능하면 결정 도메인의 크기를 작게 만드는 것이다.
다양한 종류의 컨피규레이션(configuration)의 통상적인 체인 패킹(regular chain packing)으로 유발된 여러가지 크리스탈 구조는 PVDF에 있어서 TGTG, TTTT, TTTG에 해당하는 α,β 및 γ 결정구조를 갖는다. PVDF가 강유전성 물질임을 감안하면, (1)α와 γ 결정보다 우수한 분극 성능을 보이는 β 결정을 효과적으로 만들 수 있는가? (2)낮은 표면 거칠기를 갖으면서 200 nm 두께 이하의 균일한 필름을 스핀코팅하여 얻을 수 있는가?의 두 가지 중요한 고려 사항이 있다.
특히, 상기 두 가지 고려사항 중 열역학적 안정성으로 인하여 PVDF를 박막화하는 경우 α 결정이 주로 생성되므로, 이를 인위적으로 강유전성을 갖는 β 결정 구조로 변환하기 위한 별도의 노력이 필요하다. 기계적 스트레칭(mechanical streching), 전기분극화(electric poling), 흡습성염의 추가(addition of hygroscopic salt), 냉각속도조절, 가열과 용매증발, PMMA와의 블렌딩 등을 포함하는 β 결정 PVDF의 제조를 위한 다양한 시도에도 불구하고, ±20V의 저전압 작동 강유전체 메모리 디바이스에 적용하기에는 필름이 너무 두껍거나, 너무 표면이 거칠기 때문에 아직 완벽한 성공을 이루었다는 보고가 없었다. 또한, 급속열처 리(rapid thermal annealing)를 통해 제조된 강유전성 β 결정구조의 약 200 nm 두께의 PVDF 필름은 거친 표면 거칠기를 갖으면서 Au 기판 위에서 한정적으로 형성되었다는 연구결과가 있을 뿐이다.
본 발명은 매우 낮은 표면거칠기를 갖는 동시에 강유전성을 나타내는 β 결정분율이 높은 PVDF/PMMA 박막의 제조방법을 제공하는 데 있다.
또한, 상기 PVDF/PMMA 박막이 적용된 커패시터 및 전계효과트랜지스터의 제조방법을 제공하는 데 있다.
본 발명은 상기의 목적을 달성하기 위하여, PVDF와 PMMA의 혼합박막을 제조함에 있어서, PVDF(poly(vinylidene fluoride))와 PMMA(poly(methylmethacrylate)) 의 혼합용액을 스핀코팅하는 단계(I); 상기 스핀코팅된 박막을 PVDF와 PMMA의 융점 이상의 온도에서 용융하는 단계(II); 상기 용융된 박막을 퀀칭(quenching)하는 단계(III); 및 상기 퀀칭된 박막을 열적 어닐링하는 단계(IV)를 포함하는 것을 특징으로 하는 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 복합 박막의 제조방법을 제공한다.
특히, PMMA의 혼합비율은 상기 PVDF와 PMMA 혼합용액 총 중량 중 10 ~ 20중량%인 것이 바람직하다.
특히, 단계(II)의 용융온도가 170 ~ 300℃ 사이인 것이 바람직하다.
특히, 단계(III)의 퀀칭온도는 0℃ 이하인 것이 바람직하다.
특히, 단계(IV)의 어닐링온도가 100 ~ 155℃ 사이인 것이 바람직하다.
특히, 상기 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 복합 박막의 RMS 표면거칠기(Root Mean Square Roughness)가 0.1 ~ 2 nm인 것을 특징으로 한다.
특히, 상기 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 복합 박막에서 β 결정분율이 90% 이상인 것이 바람직하다.
특히, 상기 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 복합 박막의 두께가 100 200 nm인 것이 바람직하다.
또한, 본 발명은 상기 방법으로 제조된 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 복합박막을 적용한 커패시터 또는 전계효과트랜지스터를 제공한다.
본 발명의 방법은, 기판 위에 스핀캐스팅된 PVDF와 PMMA 혼합용액의 용융-퀀칭-어닐링은 강유전성 β 결정분율이 매우 높고 표면거칠기가 매우 낮은 PVDF/PMMA 박막을 제조할 수 있도록 해준다. 이는 PMMA의 혼합으로 인하여 퀀칭시 α 결정 형성이 지연되어, β 결정이 형성되도록 유도하며, 또한, PMMA 자체의 표면 균질성으로 인하여 PVDF/PMMA 복합 박막의 표면도 매우 균일(=초저 표면거칠기)하게 된다.
또한, 본 발명의 PVDF/PMMA는 우수한 강유전성과 초저 표면 거칠기로 인하여 커패시터, 전계효과트랜지스터 등의 각종 메모리 디바이스에 적용되어 높은 잔류분극 등의 우수한 성능을 발휘할 수 있다.
본 발명에서는 스핀코팅과 용융-퀀칭-어닐링(melt-quenching-anealing) 기술을 통하여 매우 낮은 표면 거칠기를 갖으면서, β결정분율이 높은 강유전성 PVDF/PMMA 박막을 용이하게 제조할 수 있는 신규한 방법을 제공한다.
이하 본 발명에서 "PVDF/PMMA 박막"은 PVDF와 PMMA의 혼합용액으로부터 제조된 PVDF와 PMMA의 혼합박막을 의미한다.
통상적인 경우 스핀코팅된 PVDF를 퀀칭하면 열역학적으로 안정한 상유전성α결정이 먼저 생성되므로, 강유전성을 발휘하지 못한다. 그러나 PVDF와 PMMA의 블렌드 필름 내에서 비정질 PMMA는 퀀칭시 α결정이 형성되는 것을 지연시켜, 결과적으로 나노크기 β형 PVDF 결정을 갖도록 하여준다. 다만, PMMA 자체는 비결정질이므로 PMMA의 추가는 전체 박막에서 비결정질의 분율을 높이므로, PMMA의 혼합에는 제약이 따르며, 본 발명자의 실험결과 전체 박막의 총중량 중 PMMA의 함량은 10 ~ 20 중량%가 표면거칠기 및 강유전성을 고려하여 가장 바람직하지만, 상기 범위를 벗어난 함량에서도 종래 기술에 비하여 충분히 낮은 표면거칠기를 갖으면서 강유전성 β 결정분율도 훨씬 높게 할 수 있다.
이하에서는 실시예 및 도면을 참고하여 본 발명에 대하여 설명하기로 한다.
PVDF
/
PMMA
박막의 제조 방법
하기의 도1 내지 도3의 실험에서 사용된 PVDF(Mw= 180,000g/mol, PDI=2.5)와 무정형(atatic) PMMA(Mw=120,000g/mol)는 알드리치 코리아로부터 구입하여 사용하였다. 용매 DMF(dimethylformamide)를 사용하여, 3 중량% PVDF/PMMA 용액에서 PMMA의 다양한 함량비(PVDF 대비)를 갖도록 하였으며, 20% 이하의 습도하에서 기판 위에 1분 동안 2000 rpm으로 스핀코팅하였다. 스핀코팅된 PVDF/PMMA 박막은 히팅스테이지 위에서 10분 동안 200℃로 어닐링된 후, 얼음물 속에 급속히 퀀칭시켰다. 상기 샘플은 다시 2 시간 동안 150℃에서 어닐링하였다. 비교예로서 도 1a의 "As quenched" 샘플은 용융과-퀀칭 과정만을 거치고, 어닐링 과정을 거치지 않은 PVDF/PMMA 박막을 의미하며, "Slowly cooled" 샘플은 200℃에서 용융된 후, 퀀칭 및 어닐링 과정 없이 5℃/분의 속도로 천천히 냉각시킨 PVDF/PMMA 박막 샘플을 의미한다.
본 발명의 방법에 따른 PVDF/PMMA 박막은 스핀코팅 후, 용융-퀀칭-어닐링의 세 과정을 모두 거친 샘플을 의미한다.
이하 상기 방법으로 제조된 PVDF/PMMA 박막, MFM 커패시터, FeFET의 물성에 대하여 도면을 참고하면서 설명하도록 한다.
먼저, 본 발명에 의하여 제조된 PVDF/PMMA 박막에 대하여 살펴보기로 한다.
도 1a는 알루미늄 기판 위의 PVDF/PMMA(중량비=80:20)의 GIRAS(Grazing Incidence Reflection Absorption Spectroscopy) 스펙트라로서, "slowly cooled" 샘플과 "as-quenched"샘플, 그리고 본 발명의 방법에 의하여 제조된 "quenched-and-annealed" 샘플이다. "slowly cooled"샘플의 경우 특징적인 IR 흡수밴드 610 및 796 cm-1에서 확인되는 바와 같이 상유전성 α 결정구조를 보였다. 반면에, "as quenced" 샘플은 1280 와 1234 cm-1의 대표적인 흡수밴드를 보였으며, 이는 강유전성 β와 γ결정구조가 혼합되어 있음을 나타낸다. 그러나 A1280/(A1280+A1234) 계산식을 통해 계산된 바에 의하면, 강유전성을 나타내는 β결정의 상대적인 양이 50% 이하로 여전히 적었다. 그러나 본 발명에 따라 제조된 "Quenced and Annealed"샘플의 경우 β결정의 함량이 90%를 상회하였다. 이는 어닐링 동안 α 결정이 β 결정으로 결정 변형이 일어나기 때문에 퀀칭 후 어닐링을 통하여 β 결정의 함량을 높일 수 있기 때문이다.
도 1b 내지 도 1d는 각각 "As cast"(PVDF와 PMMA 혼합용액을 스핀캐스팅만 하여 제조한 박막), "as-quenched", "quenched-and-annealed" 샘플들로서, PVDF:PMMA의 함량을 달리하여 실험한 GIRAS 결과이다. 도 1d를 보면, 60 중량% 이하의 PVDF 함량의 PVDF/PMMA 박막은 GIRAS에서 어떠한 β결정을 나타내지 않았다. 총 β결정의 분율은 비결정질인 PMMA의 양이 증가함에 따라 감소하였다. 즉, PMMA의 혼합으로 인하여 퀀칭시 α결정의 형성을 지연시켜, 결과적으로 β 결정의 형성을 늘리는 효과는 있으나, PMMA 자체는 비결정형이므로 PMMA의 함량에는 일정한 제한이 따르며, 실험결과 전체 PVDF/PMMA 박막의 총함량 중 10 ~ 20 중량% 사이가 가장 적절하게 강유전성을 유지하면서, 초저 표면거칠기를 줄일 수 있는 함량으로 실험되었다.
박막의 표면거칠기를 확인하기 위하여, AFM 및 2D GIXD 실험을 하였다. 도 1e는 PVDF/PMMA(80/20)의 "slowly cooled" 샘플의 AFM이미지, 내삽도는 2D GIXD 이미지이며, 도 1f는 본 발명에 따른 "quenched-and-annealed" 샘플의 AFM 이미지로서, AFM 및 GIXD(Grazing Incidence X-ray Diffraction) 측정에 의하여, "slowly cooled" 샘플과 본 발명의 샘플의 결정 구조의 차이를 확인할 수 있었다. "slowly cooled" PVDF/PMMA 블렌드 필름에서는, 전형적인 구형으로 배열된 α 결정이 존재한다(도 1e 참조). 또한, 도 1e의 내삽도의 2D GIXD 패턴은 PVDF 필름 α결정에서 전형적으로 관찰되는 (100), (110) 및 (020) 리플렉션의 배향을 보여준다. 한편, 도 1f의 본 발명에 따라 용융, 퀀칭 및 어닐링 과정을 거친 PVDF/PMMA 박막은 명확히 결정성 마이크로도메인이 없는 매우 부드러운 표면을 보여주었다. 이는, 퀀칭시 PMMA 성분이 PVDF의 α 결정형성을 방해하고, β 결정을 촉진하며, PMMA는 PVDF에 대한 낮은 표면 에너지에 의하여 형성된 PVDF와 PMMA의 블렌드 필름의 윗쪽에 위치하게 되므로, 결과적으로 비결정형인 PMMA가 갖고 있는 부드러운 표면을 PVDF/PMMA 복합 박막이 갖게 되어, 본 발명의 목적인 높은 β 결정과 매우 부드러운 표면(=초저 표면거칠기)를 갖는 PVDF/PMMA 박막을 제조할 수 있다.
이하에서는 MFM 커패시터에 본 발명의 PVDF/PMMA 박막을 적용한 실험결과이다.
하기의 도 2a 및 도 2b의 실험에서, 금속/(PVDF/PMMA) 박막/금속으로 이루어진 MFM(Metal/Ferroelectric Polymer/Metal) 커패시터의 강유전 물성은 가상접지회로(virtual ground circuit)를 이용하여 측정하였다. MFM은 하부전극 위에 전술한 바와 같이 PVDF와 PMMA 혼합 용액의 스핀코팅, 200℃에서 용융, 퀀칭 및 200℃에서 어닐링을 한 후, 상부전극을 증착시켜 MFM 커패시터를 제조하였다.
도 2a는 알루미늄 상하부 전극 사이에 샌드위치된 PVDF/PMMA(80/20) 박막의 이력곡선(hysteresis loop)을 나타낸다. 도 2a와 같이, 이력곡선은 β 결정으로 인하여, ±30V의 스윕전압(sweeping voltage)에서 쌍안정적인 분극(bistable polarization) 현상을 나타내고, 거의 포화곡선형태를 나타냈으며, 약 13V의 항전압(V c , coercive voltage), 4.3 μC/cm2의 큰 P r (remanent polarization)을 나타냈다.
지금까지 알려진 바에 의하면, 종래에는 Au 기판 위에서만 성공하였으나, 본 발명의 방법에 의하면 기판에 한정되지 않고 쉽게 β PVDF 필름을 형성할 수 있는 장점이 있다.
도 2b는 본 발명의 방법에 따라 제조된 PVDF/PMMA 박막에서, PMMA의 함량을 달리하여 표면거칠기와 P r 을 측정한 것이다. 도 2b의 MFM 커패시터의 P r 값은 PMMA 함량 증가에 따라 감소하는데, PVDF:PMMA 비율 90:10에서 4.8 μC/cm2이고, 40:60에서 0.25μC/cm2였다. PMMA를 변수로 하는 분극거동은 β 결정의 함량이 PMMA 함량에 따라 감소하는 블렌드 필름의 결정 구조와 상관관계가 강했다. 전술한 바와 같이, PMMA의 첨가는 필름 표면을 매우 부드럽게 해주어, 도 2b에서 플롯팅한 결과와 같이 필름의 RMS(Root Mean Square) 거칠기를 매우 낮게 해주었다. α 결정으로 이루어진 순수한 PVDF 필름의 경우 5.1 nm의 RMS 거칠기였으나, 10 중량% PMMA를 포함하는 필름은 약 1.2 nm의 RMS 거칠기, 60 중량%의 PMMA를 포함하는 필름은 약 0.45 nm의 RMS 거칠기를 나타냈다.
커패시터나 FeFET 등의 디바이스에서 PVDF/PMMA 강유전층과 다른 소자와의 표면 접촉을 위해, 상기 강유전체 필름의 적당한 P r 를 유지하면서 표면거칠기는 가능하면 낮은 초저 표면거칠기를 가질수록 좋다. 본 발명자의 실험결과 10 ~ 20 중 량%의 PMMA를 혼합하는 경우 상기 조건을 만족할 수 있었다.
FeFET(Ferroelectric Field Effect Transistor)는 보론 도핑된 실리콘 또는 알루미늄 하부 게이트 위에 PVP(poly(vinyl pyrrolidone))와 폴리(멜라민-co-포름알데히드)가 용매 프로피리렌 글리콜 모노메틸에테르 아세테이트(propylene glycol monomethyl ether acetate)에 용해된 5 중량% 용액을 스핀코팅하고 30분 동안 200℃에서 어닐링하여, 상기 하부 게이트 위에 PVP 박막을 형성시켰다. 전술한 바와 같이 PVDF와 PMMA 혼합용액의 스핀코팅, 용융, 퀀칭 및 어닐링의 일련의 과정을 통하여 약 200 nm 두께의 PVDF/PMMA 필름을 PVP 층 위에 형성하였다. 단결정 TIPS-PEN은 용매 교환법을 이용하여 PVDF/PMMA 층 위에 형성시켰다. 측면길이 200 ㎛, 두께 100 nm의 사각형 소스 및 드레인 Au 전극을 섀도마스크를 이용하여 다단결정 TIPS-PEN 위에 열증착하였다. 상기 FeFET의 전기적 특성은 반도체 시스템을 이용하여 측정하였다.
도 3a에 있는 FeFET 도면은 강유전성 PVDF/TrFE(80/20) 블렌드 필름을 게이트 절연체로 사용하는 단결정 TIPS-PEN FeFET을 나타낸다. 도 3a의 내삽도는 FeFET의 평면의 SEM 이미지로서, Au 소스 및 드레인 전극과 리본타입의 단결정 TIPS-PEN이 매우 견고하게 결합되어 있음을 보여준다. 상기 FeFET는 게이트전압을 함수로 하는 소스-드레인전류(I DS )의 이력곡선을 보여준다. 네거티브 바이어스 게이트 전압 에서 I DS 의 급격한 증가는 p-타입 TIPS-PEN에서 축적된 여분의 홀(hole), 특히, TIPS-PEN과 PVDF/PMMA 블렌드 층 사이의 계면 근처에서의 홀에 의하여 일어난다. 게이트전압이 0으로 돌아오면, I DS 는 PMMA/PVDF 블렌드 필름의 비휘발성 강유전성 분극에 의하여 -20V 게이트 전압에서의 포화상태에서의 값과 유사한 값을 갖는다. 본 발명의 FeFET의 ON/OFF 쌍안정성은 ±15V의 낮은 게이트 전압에서 약 104를 나타냈다. 상기 낮은 작동 압력은 PVDF의 비결정 영역으로 PMMA 체인의 효과적인 혼합에 의해 구조결함이 매우 낮은 약 200 nm 두께의 PVDF/PMMA 복합 박막에 의해 얻어진다. 앞에서 언급한 바와 같이, 상기 PVDF/PMMA 강유전성 블렌드 필름은 PVP 층 위에서 용이하게 형성되는데, PVP층은 게이트전극과 드레인 전극에서의 게이트 누설전류를 감소시키는 역할을 해준다.
강유전성 PVDF/PMMA 블렌드 필름을 갖는 FeFET에서 -5V의 낮은 소스-드레인 전압(VDS)때문에, 전하 캐리어 이동도(charge carrier mobility)는 도 3a의 I DS 대 게이트전압(V G )의 직선 구간의 기울기에서 계산되었다. 계산된 홀 이동도는 약 0.65 cm2/Vs로, 종래의 PVDF-TrFE 층을 적용한 단결정 TIPS-PEN FeFET에서 일반적으로 얻어지는 값의 두배였다.
본 발명의 PVDF/PMMA 박막을 적용한 FeFET에서 전계효과이동도(field effect mobility)의 괄목할만한 향상은 본 발명의 PVDF/PMMA 박막의 초저 표면거칠기(ultra low roughness)에 기인한다. 본 발명의 FeFET 디바이스에서 ON과 OFF 상태의 데이타 보존 성능(data retention capability)은 도 3b와 같이 -5V의 일정한 V DS 와 -5V 게이트 바이어스에서 어퍼(upper)와 로우워(lower) I DS 값으로부터 독립적으로 계산된다. 초당 측정된 ON과 OFF 전류는 15 시간 이상의 장시간 이후에도 거의 변화하지 않았다. 본 발명의 강유전성 PVDF/PMMA 박막은 단결정 TIPS-PEN 층과의 강한 계면을 형성하여, 별도의 추가적인 패시베이션(passivation)을 하지 않아도 30일 이상의 훌륭한 대기 환경 안정성을 나타냈다.
단결정 TIPS-PEN을 갖는 플렉서블 FeFET를 제조하기 위하여, 100 ㎛ 두께의 플렉서블한 폴리이미드 필름 위에 알루미늄 게이트 전극을 증착시킨 후, PVP, PVDF/PMMA, 단결정 TIPS-PEN층, 소스 및 드레인 전극을 갖는 플렉서블 FeFET를 도 3c의 삽입도와 같이 제조하였다. 상기 플렉서블 FeFET의 포화 I DS 이력곡선은, 도 3c와 같이 1 cm 벤딩반경(bending radius)의 조건 하에서 얻어졌다. 단결정 TIPS-PEN과 본 발명의 초저 표면거칠기를 갖는 PVDF/PMMA와의 우수한 계면접촉으로 인해 상기와 같은 벤딩에서도 스윕게이트전압 ±30V에서 103 이상의 I DS 의 ON/OFF 쌍안전성을 나타냈다.
도 1a는 알루미늄 기판 위의 PVDF/PMMA(중량비=80:20)의 GIRAS(Grazing Incidence Reflection Absorption Spectroscopy) 스펙트라이며, 도 1b 내지 도 1d는 각각 "As cast", "as-quenched", "quenched-and-annealed" 샘플들로서, PMMA의 함량을 달리하여 실험한 GIRAS 스펙트라결과이며, 도 1e는 PVDF/PMMA(80/20)의 "slowly cooled" 샘플의 AFM이미지, 내삽도는 2D GIXD 이미지이며, 도 1f는 본 발명에 따른 "quenched-and-annealed" 샘플의 AFM 이미지이다.
도 2a는 알루미늄 상하부 전극 사이에 샌드위치된 PVDF/PMMA(80/20) 박막의 이력곡선(hysteresis loop)이며, 도 2b는 본 발명의 방법에 따라 제조된 PMMA의 함량을 달리하여 표면거칠기(■)와 P r (▲)을 측정한 결과이다.
도 3a는 강유전성 PVDF/TrFE(80/20) 블렌드 필름을 게이트 절연체로 사용하는 단결정 TIPS-PEN FeFET의 게이트전압을 함수로 하는 I Ds - V G 의 곡선이며, 도 3b는 도 3a의 FeFET의 ON과 OFF 상태의 데이타 보유 성능을 나타내며, 도 3c는 도 3a의 샘플과는 달리 폴리이미드 기재 위에 증착된 알루미늄 게이트 전극을 갖는 FeFET의 I Ds -V G 의 곡선이다.
Claims (12)
- PVDF와 PMMA의 혼합박막을 제조함에 있어서, PVDF(poly(vinylidene fluoride))와 PMMA(poly(methylmethacrylate))의 혼합용액을 스핀코팅하는 단계(I); 상기 스핀코팅된 박막을 PVDF와 PMMA의 융점 이상의 온도에서 용융하는 단계(II); 상기 용융된 박막을 퀀칭(quenching)하는 단계(III); 및 상기 퀀칭된 박막을 열적 어닐링하는 단계(IV)를 포함하는 것을 특징으로 하는 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 박막의 제조방법.
- 제1항에서, PMMA의 혼합비율은 상기 PVDF와 PMMA의 혼합 총 중량 중 10 ~ 20중량%인 것을 특징으로 하는 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 박막의 제조방법.
- 제1항에서, 상기 단계(II)의 용융온도가 170 ~ 300℃ 사이인 것을 특징으로 하는 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 박막의 제조방법.
- 제1항에서, 상기 단계(III)의 퀀칭온도가 0℃ 이하인 것을 특징으로 하는 초 저 표면거칠기를 갖는 강유전성 PVDF/PMMA 박막의 제조방법.
- 제1항에서, 상기 단계(IV)의 어닐링온도가 100 ~ 155℃ 사이인 것을 특징으로 하는 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 박막의 제조방법.
- 제1항에서, 상기 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 박막의 RMS 표면거칠기(Root Mean Square Roughness)가 0.1 ~ 2 nm인 것을 특징으로 하는 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 박막의 제조방법.
- 제1항에서, 상기 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 박막에서 β 결정분율이 90% 이상인 것을 특징으로 하는 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 박막의 제조방법.
- 제1항에서, 상기 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 박막의 두께가 100~ 200 nm인 것을 특징으로 하는 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 박막의 제조방법.
- 상부전극/강유전체/하부전극으로 이루어진 커패시터의 제조방법에 있어서, 하부전극 위에 PVDF(poly(vinylidene fluoride))와 PMMA(poly(methylmethacrylate))의 혼합용액을 스핀코팅하는 단계(I); 상기 스핀코팅된 박막을 PVDF와 PMMA의 융점 이상의 온도에서 용융하는 단계(II); 상기 용융된 박막을 퀀칭(quenching)하는 단계(III); 상기 퀀칭된 박막을 어닐링하는 단계(IV); 및 상부전극을 형성하는 단계(V)를 포함하는 것을 특징으로 하는 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 박막을 적용한 커패시터의 제조방법.
- 제9항에서, 상기 단계(V)의 상부전극의 형성은 증착에 의하여 형성하는 것을 특징으로 하는 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 박막을 적용한 커패시터의 제조방법.
- 게이트전극과, 상기 게이트전극 상부의 PVDF/PMMA 게이트 절연층과, 상기 게이트 절연층 상부의 단결정 TIPS-PEN 반도체층과, 상기 반도체층 상부의 소스전극 및 드레인전극을 갖는 전계효과트랜지스터(FeFET, Ferroelectric Field Effect Transistor)의 제조방법에 있어서, 상기 게이트전극 위에 PVDF(poly(vinylidene fluoride))와 PMMA(poly(methylmethacrylate))의 혼합용액을 스핀코팅하는 단계(I); 상기 스핀코팅된 박막을 PVDF와 PMMA의 융점 이상의 온도에서 용융하는 단계(II); 상기 용융된 박막을 퀀칭(quenching)하는 단계(III); 및 상기 퀀칭된 박막을 어닐링하는 단계(IV)를 포함하여 PVDF/PMMA 게이트 절연층을 제조하는 것을 특징으로 하는 전계효과트랜지스터의 제조방법.
- 제11항에서, 상기 게이트전극에 PVDF/PMMA 게이트 절연층을 형성하기 전에 상기 게이트전극 위에 스핀코팅을 통하여 PVP(poly(vinyl pyrrolidone))층을 먼저 형성하는 단계를 더 갖는 것을 특징으로 하는 전계효과트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090060214A KR101056867B1 (ko) | 2009-07-02 | 2009-07-02 | 초저 표면거칠기를 갖는 강유전성 ｐｖｄｆ／ｐｍｍａ 박막을 적용한 비휘발성 메모리 디바이스의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090060214A KR101056867B1 (ko) | 2009-07-02 | 2009-07-02 | 초저 표면거칠기를 갖는 강유전성 ｐｖｄｆ／ｐｍｍａ 박막을 적용한 비휘발성 메모리 디바이스의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110002641A true KR20110002641A (ko) | 2011-01-10 |
| KR101056867B1 KR101056867B1 (ko) | 2011-08-12 |
Family
ID=43610815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090060214A KR101056867B1 (ko) | 2009-07-02 | 2009-07-02 | 초저 표면거칠기를 갖는 강유전성 ｐｖｄｆ／ｐｍｍａ 박막을 적용한 비휘발성 메모리 디바이스의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101056867B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140002854A (ko) * | 2012-06-27 | 2014-01-09 | 한밭대학교 산학협력단 | 유기절연막 조성물, 유기절연막의 형성방법, 및 상기 유기절연막을 포함하는 유기박막트랜지스터 |
| CN105932205A (zh) * | 2016-07-11 | 2016-09-07 | 四川理工学院 | 一种高强度纳米网络状纤维膜的制备方法 |
| KR20170034435A (ko) * | 2014-09-12 | 2017-03-28 | 사빅 글로벌 테크놀러지스 비.브이. | 앰비언트-로버스트 용액을 이용한 나노단위 유기적 강유전체 막의 제조방법 |
| CN112391018A (zh) * | 2020-11-03 | 2021-02-23 | 华中科技大学 | 一种三元共混的高储能聚合物基介电薄膜及其制备方法 |
| CN114989464A (zh) * | 2022-06-02 | 2022-09-02 | 华东师范大学 | 一种pvdf/pmma复合薄膜及其制备方法 |
-
2009
- 2009-07-02 KR KR1020090060214A patent/KR101056867B1/ko active IP Right Grant
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140002854A (ko) * | 2012-06-27 | 2014-01-09 | 한밭대학교 산학협력단 | 유기절연막 조성물, 유기절연막의 형성방법, 및 상기 유기절연막을 포함하는 유기박막트랜지스터 |
| KR20170034435A (ko) * | 2014-09-12 | 2017-03-28 | 사빅 글로벌 테크놀러지스 비.브이. | 앰비언트-로버스트 용액을 이용한 나노단위 유기적 강유전체 막의 제조방법 |
| CN105932205A (zh) * | 2016-07-11 | 2016-09-07 | 四川理工学院 | 一种高强度纳米网络状纤维膜的制备方法 |
| CN112391018A (zh) * | 2020-11-03 | 2021-02-23 | 华中科技大学 | 一种三元共混的高储能聚合物基介电薄膜及其制备方法 |
| CN114989464A (zh) * | 2022-06-02 | 2022-09-02 | 华东师范大学 | 一种pvdf/pmma复合薄膜及其制备方法 |
| CN114989464B (zh) * | 2022-06-02 | 2024-02-13 | 华东师范大学 | 一种pvdf/pmma复合薄膜及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101056867B1 (ko) | 2011-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6812509B2 (en) | Organic ferroelectric memory cells | |
| JP3590353B2 (ja) | 長いリテンションメモリのための低インプリント強誘電体材料およびそれを製造する方法 | |
| Kang et al. | Fabrication of micropatterned ferroelectric gamma poly (vinylidene fluoride) film for non-volatile polymer memory | |
| KR101056867B1 (ko) | 초저 표면거칠기를 갖는 강유전성 ｐｖｄｆ／ｐｍｍａ 박막을 적용한 비휘발성 메모리 디바이스의 제조방법 | |
| KR20080009748A (ko) | 강유전성 박막을 형성하기 위한 방법, 상기 방법의 사용 및강유전성 올리고머 메모리 물질을 갖는 메모리 | |
| Zhang et al. | Temperature dependence of coercive field and fatigue in poly (vinylidene fluoride-trifluoroethylene) copolymer ultra-thin films | |
| Chen et al. | Flexible Hf0. 5Zr0. 5O2 ferroelectric thin films on polyimide with improved ferroelectricity and high flexibility | |
| KR100378276B1 (ko) | 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자 | |
| Kijima et al. | Fabrication and Characterization of Pt/(Bi, La) 4Ti3O12/Si3N4/Si Metal Ferroelectric Insulator Semiconductor Structure for FET-Type Ferroelectric Memory Applications | |
| Kim et al. | Thin ferroelectric poly (vinylidene fluoride-chlorotrifluoro ethylene) films for thermal history independent non-volatile polymer memory | |
| KR101148338B1 (ko) | ＰＶＤＦ－ＴｒＦＥ／토포그래픽 나노패턴 ＯＳ의 복합 절연층의 제조방법, 상기 절연층을 적용한 커패시터 및 전계효과트랜지스터의 제조방법 | |
| JP2878986B2 (ja) | 薄膜キャパシタ及び半導体記憶装置 | |
| Cheng et al. | Ferroelectric properties of (Sr0. 5Ba0. 5) Nb2O6 thin films synthesized by pulsed laser deposition | |
| Kim et al. | Fabrication and electrical characteristics of metal–ferroelectric–semiconductor field effect transistor based on poly (vinylidene fluoride) | |
| Ruan et al. | Preparation and device applications of ferroelectric β-PVDF films | |
| JP3244311B2 (ja) | 半導体装置の製造方法 | |
| Kim et al. | Electrical Characteristics of Metal–Ferroelectric–Semiconductor Structures Based on Poly (vinylidene fluoride) | |
| KR101075620B1 (ko) | Ｐ(Ｓ-ｒ-ＭＭＡ)를 삽입층으로 사용하는 강유전성 전계효과 트랜지스터 및 그 제조방법 | |
| Zhou et al. | Characteristics of metal-Pb (Zr 0.53 Ti 0.47) O 3-TiO 2-Si capacitor for nonvolatile memory applications | |
| KR20120060429A (ko) | ＰＶＤＦ의 γ 결정화 방법, 상기 방법을 적용한 커패시터 및 전계효과트랜지스터의 제조방법 | |
| KR20100071283A (ko) | 단결정 ＴＩＰＳ－ＰＥＮ을 활성층으로 하는 ＦｅＦＥＴ 및ＦｅＦＥＴ형 비휘발성 메모리 | |
| CN113437049B (zh) | 一种铪基铁电存储器及其制备方法 | |
| Reece | Characterization of metal-ferroelectric-insulator-semiconductor structures based on ferroelectric Langmuir-Blodgett polyvinylidene fluoride copolymer films for nondestructive random access memory applications | |
| Wang et al. | Electrical properties of Pt/SrBi2Ta2O9/Bi4Ti3O12/p-Si heterostructure prepared by sol-gel processing | |
| Yu et al. | Fabrication and characterization of metal/ferroelectric/semiconductor field effect transistor with the Ag/Bi4Ti3O12/p-Si (100) structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140515 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150811 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160809 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170804 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180801 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190805 Year of fee payment: 9 |