KR20100124868A - 부품 내장 인쇄회로 기판 및 그 제조 방법 - Google Patents

Abstract

본 발명은 (a) 절연기판상에 인쇄회로층을 형성하는 단계; (b) 상기 인쇄회로층의 적어도 일부에 전자부품 실장패드를 형성하는 단계; (c) 상기 실장패드가 형성되지 않은 인쇄회로층을 표면처리하는 단계; (d) 상기 실장패드에 표면 실장 기술 (SMT; surface mount technology) 에 의해 전자부품을 실장하는 단계; 및 (e) 상기 하나 이상의 전자부품을 하나 이상의 절연층으로 매립하는 단계를 포함하는 것을 특징으로 하는 부품 내장 인쇄회로 기판 제조 방법 및 이로 인해 제조된 부품 내장 인쇄회로 기판에 관한 것이다. 이에 의해 제조 공정이 단순화 되어 시간이 절약되고 경제성이 향상된다. 또한, 제조 중 발생할 수 있는 기판의 수축 및 뒤틀림이 개선된다. 또한, 인쇄회로층과 절연층의 접착력이 높아 인쇄회로 기판 전체의 내구성이 향상된다.

부품 내장 인쇄회로 기판, 표면실장 기술, 보호막, 산화처리

Description

부품 내장 인쇄회로 기판 및 그 제조 방법{COMPONENT-EMBEDDED PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}

본 발명은 부품 내장 인쇄회로 기판에 관한 것이며, 더욱 상세하게는 제조 공정이 단순하고 기판의 수축 및 뒤틀림이 적으며 내구성이 강한 표면 실장 기술 (SMT; surface mount technology)을 이용하여 실장된 부품 내장 인쇄회로기판에 관한 것이다.

인쇄회로 기판 (PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 라인 패턴 (line pattern)을 인쇄 형성시킨 것으로, 전자 부품을 탑재하기 직전의 기판을 말한다. 즉 여러 종류의 많은 전자 부품을 평판 위에 밀집 탑재시키기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 라인을 평판 표면에 인쇄하여 고정시킨 회로 기판을 뜻한다.

현재 부품을 회로 라인 패턴에 탑재하는 방법으로서 각광받고 있는 것은 표면 실장 기술(SMT; Surface Mount Technology)이다. 표면 실장 기술은 인쇄 회로 기판 (PCB)의 표면에 직접 실장할 수 있는 표면 실장 부품 (SMC; surface mounted components)을 전자 회로에 부착시키는 방법이다. 이렇게 만들어진 전자 소자를 표 면 실장 소자 (SMD; surface-mount devices)라고 한다. 전자 산업에서, 표면 실장 기술은 소자핀을 인쇄 회로 기판의 구멍에 끼우는 부품을 사용한 스루홀 (through hole) 기술 부착 방식을 대체했다.

일반적으로 표면 실장 부품은 동일한 스루홀 부품보다 작다. 왜냐하면 표면 실장 부품의 핀은 더 짧거나 전혀 없을 수 있기 때문이다. 표면 실장 부품은 핀이 더 짧으면서, 평면 접촉, 볼 배열 (BGA), 부품의 패키지 위로 나온 핀같이 다양한 종류의 패키지가 있다.

오래된 스루홀 기술과 비교해서 표면 실장 기술의 주요 장점은 다음과 같다. 부품이 작고 가볍고, 더 적은 구멍으로 보드를 가공할 수 있고, 간단하게 자동으로 조립할 수 있으며, 부품은 정확하게 자동으로 배치해서 오류가 적게 발생된다(녹은 땜납의 표면 장력은 부품핀을 땜납 패드로 당겨서 정확한 위치에 배열시킨다). 또한, 부품은 인쇄 회로 기판의 양면에 부착시킬 수 있고, 부품핀의 저항과 임피던스가 감소된다(부품의 성능과 동작 주파수가 증가된다). 또한, 흔들리거나 진동 상태에서 기계적인 성능이 우수하고, 일반적으로 표면 실장 부품은 스루홀 부품보다 가격이 싸며, 표면 실장 기술은 스루홀 기술보다 불필요한 RF 신호 효과가 적게 발생하고, 부품 특성의 유연성이 크게 향상된다.

또한, '내장 기판' 이라 불리는 임베디드(Embedded) PCB 는 저항, 콘덴서, 인덕터 등 기본 전자 부품을 PCB 표면 및 내부에 내장한 회로 기판을 의미하며, 컴퓨터 메인 (main) 기판을 비롯한 주요 정보 통신 기기용 기판에 적용될 차세대 PCB로 여겨지고 있다.

임베디드 PCB 가 상용화되면, 현재 전자 제품용 PCB에 무수하게 탑재되는 저항, 콘덴서, 인덕터 등의 전자 부품의 사용이 거의 사라지며, 결과적으로 전자 제품의 소형화 및 저비용화가 급진전 된다. 즉 저항 등 전기 신호 부품을 PCB 회로 상에 내장 처리할 경우, 세트 (set)의 크기를 30% 이상 축소할 수 있으며, 제품 단가도 약 20% 이상 절감할 수 있어, 세트 제작 업체들을 중심으로 임베디드 PCB의 요구가 매우 큰 실정이다.

근래에 이러한 SMT 와 임베디드 PCB 가 결합된 기술이 사용되고 있다. 즉, 기판에 도전성 인쇄회로층을 형성하고 그 위에 부품을 SMT로 실장하기 위해 보호막을 사용한다.

일반적으로 보호막은 전자 부품이 실장되는 부분에 사용되는 도전성 재료인 솔더 페이스트 (solder paste)가 전자 부품이 실장되지 않는 부분에 튀거나 흐르게 되어 고장이 발생하는 것을 방지하기 위한 것이다.

보호막은 회로를 보호하는 기능 및 금도금을 하기 위한 도금조에서 도금 용액에 견딜 수가 있어야 한다. 특히, 전자부품을 SMT 에 의해 인쇄회로 기판에 부착하는 공정에서 고온에 견디어야 하며, 절연층을 접착할 때 발생되는 고압에도 견디어야 한다.

현재, 종래 보호막으로 사용되는 SRI (Solder Resist Ink) 는 고온에 잘 견디기 때문에 전자 부품을 부착시에 적합하여 많이 이용되고 있다. 그러나, 절연층을 접착시 발생하는 고압에는 약하기 때문에 크랙이 발생할 위험이 있다.

또한, SRI를 도포시에는 추가적인 공정 및 많은 시간 소요된다. 예를 들어, 솔더 레지스트 잉크를 인쇄하고 가건조 시킨 후, 노광, 현상, 경화 과정을 순차적으로 거쳐야 하며, 적어도 대략 2시간 이상의 공정 시간이 소요된다.

또한, 기판의 한 면만에 보호막을 형성시에는 솔더 레지스터를 인쇄, 건조, 경화시 기판이 수축되거나 뒤틀릴 위험이 존재한다.

또한, 보호막과 그 위의 절연층 간에는 밀착성이 떨어져서 전체적인 PCB 기판의 신뢰성에도 문제가 있어 왔다.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 PCB 제조 공정을 간단히 하고, 제조시 기판이 수축되거나 뒤틀리지 않으며, 접착력이 향상되어 내구성이 뛰어난 부품 내장 인쇄 회로 기판을 제공하는데 있다.

본 발명은 상술한 과제를 해결하기 위한 부품 내장 인쇄회로 기판의 제조 방법으로서, (a) 절연기판상에 인쇄회로층을 형성하는 단계; (b) 상기 인쇄회로층의 적어도 일부에 전자부품 실장패드를 형성하는 단계; (c) 상기 실장패드가 형성되지 않은 인쇄회로층을 표면처리하는 단계; (d) 상기 실장패드에 표면 실장 기술 (SMT; surface mount technology) 에 의해 전자부품을 실장하는 단계; 및 (e) 상기 하나 이상의 전자부품을 하나 이상의 절연층으로 매립하는 단계를 포함하여 보호막을 이용하지 않아 공정이 간단하고 기판의 수축 또는 뒤틀림을 방지한다.

또한, 상기 (e) 단계 이후, (f) 상기 절연층상에 인쇄회로층을 형성하는 단계를 더 포함하여 절연층상에도 다른 전자 부품을 실장할 수 있다.

또한, 상기 (f) 단계 이후, (e) 상기 부품 내장 인쇄회로 기판을 천공하여 비아 홀을 형성하는 단계; 및 (h) 상기 비아 홀 양단이 전기적으로 접속되도록 도금하는 단계를 더 포함하여, 전자부품이 내부 또는 외부와 전기적 접속이 가능하게 한다.

또한, 상기 (b) 단계는, (1) 상기 인쇄회로층에 필름형태의 레지스트를 부착 하는 단계; (2) 상기 필름형태의 레지스트를 노광, 현상하여 상기 인쇄회로층의 일부를 노출시키는 단계; (3) 상기 인쇄회로층의 노출된 부분에 금 (au)을 도금하는 단계; 및 (4) 상기 필름형태의 레지스트를 박리하는 단계로 이루어져 경화과정 없이 신속하고 간편하게 전자 부품 실장패드를 형성할 수 있다.

또한, 상기 (c) 단계는, 상기 실장패드가 형성되지 않은 인쇄회로층을 산화 (Oxidation) 처리하여 인쇄회로층의 부식을 방지하고 절연층과의 밀착력을 증가시킨다.

또한, 상기 (e) 단계는, (가) 상기 하나 이상의 절연층에 상기 하나 이상의 전자부품에 대응하는 캐비티 (cavity)를 형성하는 단계; 및 (나) 상기 캐비티가 형성된 하나 이상의 절연층을 상기 하나 이상의 전자부품상에 적층하여 매립하는 단계이되, 상기 하나 이상의 전자부품 위에는 상기 절연기판와 동일한 두께의 절연층을 적층하는 단계로서, 기판 구조의 상하 대칭성이 높아지고, 제조시 기판의 휘어짐이 방지되며, 완성된 기판에 연성이 증가한다.

또한, 상기 (f) 단계 이후, (g) 하나 이상의 절연기판의 일 면 또는 양 면에 인쇄회로층을 형성하는 단계; 및 (h) 상기 하나 이상의 절연기판을 상기 부품 내장 인쇄회로 기판 위 또는 아래에 형성하는 단계를 더 포함하여, 복수의 층으로 구성되고 더 많은 전자부품을 실장할 수 있는 인쇄 회로 기판 제조가 가능하다.

또한, (h) 단계 이후, (i) 상기 부품 내장 인쇄회로 기판을 천공하여 비아 홀을 형성하는 단계; 및 (j) 상기 비아 홀 양단이 전기적으로 접속되도록 도금하는 단계를 더 포함하여, 전자부품이 내부 또는 외부와 전기적 접속이 가능하여 다수의 전자 부품이 동일층 뿐만 아니라 다른 층간에도 접속이 가능하다.

본 발명에 따른 부품 내장 인쇄회로 기판의 구조는, 인쇄회로층이 일 면 또는 양면에 형성된 절연기판; 상기 인쇄회로층의 적어도 일부에 형성된 전자부품 실장 패드; 상기 전자부품 실장 패드가 형성되지 않은 인쇄회로층에 형성된 표면처리층; 상기 실장 패드에 표면 실장 기술 (SMT; surface mount technology) 에 의해 실장된 하나 이상의 전자부품; 및 상기 인쇄회로층상에 적층되며 상기 하나 이상의 전자부품을 매립하는 하나 이상의 절연층을 포함한다.

특히, 상기 표면처리층은 산화 (Oxidation) 처리되며, 상기 전자부품 실장 패드는, 상기 인쇄회로층의 적어도 일부에 금 (Au)이 도금된다.

또한, 상기 하나 이상의 전자부품 위의 절연층과 상기 절연기판의 두께는 동일하다.

또한, 상기 부품 내장 인쇄회로 기판 위 또는 아래에 형성되며, 일 면 또는 양면에 인쇄회로층이 형성된 하나 이상의 절연기판을 더 포함한다.

또한, 상기 하나 이상의 전자부품이 위 또는 아래의 인쇄회로층과 접속되도록 형성된 하나 이상의 비아홀 (via hole)을 더 포함한다.

본 발명에 따르면, 제조 공정이 단순화 되어 시간이 절약되고 경제성이 향상된다. 또한 제조 중 발생할 수 있는 기판의 수축 및 뒤틀림이 개선된다. 또한, 인쇄회로층과 절연층의 접착력이 높아 인쇄회로 기판 전체의 내구성이 향상된다.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예에 따른 부품 내장 인쇄회로 기판 및 그 제조방법에 대해서 상세하게 설명한다. 실시예의 설명에 있어서, 본 발명의 구성요소의 "상 (on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한, 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.

도 1a 내지 도 1h 는 본 발명의 일 실시형태에 따른 부품 내장 인쇄회로 기판의 제조방법이다.

도 1a 에서, 절연기판 (120)상에 인쇄회로층 (130)이 형성된다. 또한, 절연기판 (120)아래에는 전도성 재료로 구성된 전도층 (110)이 형성된다. 인쇄회로층 (130) 및 전도층 (110)은 구리 (Cu)를 재료로 하는 얇은 막인 것이 바람직하다.

이후, 도 1b 에서, 전자부품이 실장될 위치에 전자부품 패드를 형성한다. 전자부품 패드는 인쇄회로층 (130)상에 금 (Au) (140)을 도금하여 형성하는 것이 바람직하다.

도 1c 에서, 인쇄회로층 (130)중 부품이 실장되지 않는 부분, 즉, 금 (140)이 도금되지 않은 부분을 표면처리한다. 표면처리는 인쇄회로층 (130)을 산화 (Oxidation)시킴으로서 산화층 (150)을 형성한다.

이러한 금 (140)을 형성하고 산화층 (150)을 형성하는 방법은 도 2 및 도 3을 참조하여 구체적으로 설명한다.

도 2 는 전자부품을 실장하기 위해 부품장착 패드를 형성하는 종래의 방법을 도시한다.

위에는 인쇄회로층 (230)이 형성되고 아래에는 전도층 (210)이 형성된 절연기판 (220)을 준비한다. 그 다음 인쇄회로층 (230) 상에 솔더 레지스트 잉크 (Solder Resist Ink) (240)를 인쇄한다. 솔더 레지스트 잉크 (240)를 인쇄하는 데는 약 3분의 시간이 소요된다. 그 후, 솔더 레지스트 잉크 (240)를 가건조한다. 가건조 시간은 약 1시간이 소요된다.

이 후, 전자부품을 실장하기 원하는 부분을 노출시키기 위해, 솔더 레지스트 잉크를 노광, 현상, 및 경화시킨다. 이 경우, 노광, 현상에는 약 10분이 소요되며, 경화시에는 약 1시간이 소요된다.

마지막으로 노출된 인쇄회로층에 금 (250)을 도금한다. 이러한 종래의 기술은 일단 솔더 레지스트 잉크 (240)라는 보호막을 사용하는 것이 특징이다. 보호막은 솔더 페이스트가 전자부품이 실장되지 않는 인쇄회로층에 흐르거나 튀어 쇼트가 되는 것을 방지하기 위함이다. 그러나 이처럼 보호막을 사용하는 경우 도금후에 적층되는 절연층과의 밀착성이 떨어진다. 그리고 보호막, 즉 솔더 레지스트 잉크가 절연기판의 양면이 아닌 한 면만에 적용되는 경우, 솔더 레지스트 잉크를 인쇄, 건조, 경화시 절연기판의 휨이 발생할 수 있다. 더욱이 전체적인 공정에 건조, 경화시 각각 1시간 이상이 소요되어 공정의 수율이 떨어진다.

도 3 은 이와 대비되는 본 발명의 특징으로서 보호막을 사용하지 않고 인쇄층을 산화처리하는 바람직한 실시예를 도시한다.

위에는 인쇄회로층 (330)이 형성되고 아래에는 전도층 (310)이 형성된 절연기판 (320)을 준비한다. 그 다음 인쇄회로층 (330) 상에 드라이 필름 레지스트 (DFR; Rry Film Resist) (340)를 마스킹한다. 이 경우 대략 30초의 시간이 소요된다. 이후, DFR (340)을 노광 현상하여 전자 부품이 실장될 부분을 노출시킨다. 노광, 현상은 약 5분이 소요된다.

그 후, 노출된 부분을 금 (350) 도금한다. 그 다음, 금이 도금되지 않는 부분, 즉 전자부품이 실장되지 않는 인쇄회로층 부분을 산화시켜 산화막을 형성한다.

여기서 알 수 있듯이, 본 발명은 종래의 기술에 비해 공정 시간이 약 2시간이 절약되며, 솔더 레지스트의 경화 과정이 없어 패널 수축이나 뒤틀림이 방지된다.

이후, 산화막 처리에 관한 설명은 도 4a 및 도 4b 를 참조하여 구체적으로 설명한다.

도 4a 는 산화 처리가 되지 않은 순수한 구리가 재료인 구리층 (420)이 형성된 절연제 (410) 를 나타낸다. 여기서 절연재 (410)는 본 발명의 절연 기판에 대응하며 구리층 (420)은 인쇄회로층에 대응하도록 이해하는 것이 바람직하다. 이처럼 순수한 구리층은 그 위에 다른 절연층 등이 접촉시에 그 절연층의 구성 요소와 반응하여 물을 생성하거나 순수한 구리 재질을 부식시키거나 약한 경계층을 형성하여 구리층과 절연층의 밀착력을 저하시킨다.

도 4b 는 도 4a 의 구리층을 산화처리한 바람직한 일 실시예이다. 산화처리 란 구리 표면을 산화시켜 Cu₂O, CuO 로 만드는 공정을 의미한다.

구리층을 산화처리한 경우, 산화처리된 표면에 Diffusion Barrier 를 형성한다. Diffusion Barrier 는 재료가 상이한 두 물질 사이에 형성되어 한 물질이 다른 물질을 부식시키는 것을 방지하는 역할을 수행한다. 따라서, 산화처리된 구리층은 그 위에 절연층이 적층되는 경우, 구리층과 절연층 간의 부식을 방지할 수 있다. 또한, 산화처리된 부분은 표면적이 증가하여 절연층과 밀착력이 증가한다.

이와 같이 부품이 실장되지 않는 인쇄회로층 부분에 산화처리를 수행한 것이 도 1c 에 도시된다.

도 1d 에서, 부품 실장 패드 부분에 솔더 페이스트 (solder paste) 를 도포한 것이 도시된다. 솔더 페이스트는 금속 마스크를 이용하여 프린팅하는 것이 바람직하다.

도 1e 에서, 전자부품 (170)을 SMT 방법에 의해 부품실장 패드에 탑재한다.

전자 부품을 표면 실장하는 방법으로서, 일반적으로는 작은 표면 실장 소자가 종이테입이나 플라스틱테입에 부착된 상태로 릴에 감겨서 제공된다. 수치 제어로 집어서 배치하는 장비는 릴이나 튜브에서 부품을 떼어서 인쇄 회로 기판에 배치시킨다.

그 후, 기판은 리플로우 납땜 오븐으로 운반된다. 처음에는 살짝 가열하는 구역에 들어가고, 기판과 모든 부품의 온도는 점차 균일하게 상승한다. 리플로우 납땜 오븐은 납땜한 이후에 조립된 기판을 냉각시킬때 온도 스트레스를 최소로 줄 여주는 역할을 한다. 기판이 들어간 구역의 온도는 땜납풀에 있는 땜납 가루가 녹을 수 있도록 충분히 상승하여, 부품핀을 인쇄 회로 기판의 패드에 결합시킨다. 녹은 땜납의 표면 장력은 적절한 곳에 부품이 위치하도록 한다. 즉, 땜납 패드 평면이 정확하게 설계되었다면 표면 장력은 부품을 정확한 패드에 자동으로 정렬시킨다. 리플로우 납땜은 다양한 기술이 있으며 반드시 이에 한정되는 것은 아니다.

도 1f 에서, 하나 이상의 절연층 (180)으로 전자부품을 매립하는 과정이 도시된다.

절연층에는 전자부품 (170)에 대응하는 캐비티 (cavity)를 형성하는 것이 바람직하다. 만약 캐비티가 형성되지 않고 절연층 (180)을 적층하는 경우 전자부품 (170) 에 접하는 부분은 그 외형이 돌출될 수 있다. 이는 전체적인 기판의 휘어짐을 발생시킬 수 있어 바람직하지 않다.

또한, 캐비티가 형성된 하나 이상의 절연층을 적층하여 전자부품 (170)을 매립하는 경우, 전자부품 (170) 위에 적층되는 절연층과 아래의 절연기판 (120)의 두께는 동일한 것이 바람직하다. 두께가 동일한 경우, 기판 구조의 대칭성이 높아지고 기판이 휘어짐이 방지되며, 완성후 기판에 연성이 개선된다.

또한, 절연층 (180) 위에 동박 (190)을 적층한다. 동박 (190) 은 후에 인쇄회로층으로 패터닝된다.

도 1g 에서, 전자 부품이 위 또는 아래의 인쇄회로층과 전기적으로 접속하도록 비아 홀 (via hole) 을 형성한다. 비아 홀은 부품 내장 인쇄회로 기판의 양면을 관통하는 스루홀 (20) (through hole), 및 그 외의 인쇄회로층 간을 연결하는 내부 비아 홀 (inner via hole) (30)을 포함한다. 스루홀은 PTH (Plated Through Hole) 인 것이 바람직하고 내부 비어 홀은 LVH (Laser Via Hole) 인 것이 바람직하나 반드시 이에 한정되는 것은 아니다.

또한, 전자 부품이 비아 홀을 통해 전기적으로 접속되기 위해서는 비아 홀 내부를 전도성 재료를 이용하여 도금하는 것이 바람직하다. 그리고 부품 내장 인쇄회로 기판 외면의 구리층은 패터닝처리되어 인쇄회로층을 형성된다.

도 1h 는 상기 부품 내장 인쇄회로 기판에 하나 이상의 또 다른 인쇄회로 기판을 빌드업 (build-up) 하여 복수의 층으로 구성된 단면을 도시한다.

빌드업 기판이란 널리 사용되는 단층 PCB 기판이 아닌, PCB를 한층 한층 쌓아 올려 (build-up) 만든 다층 (multi-layer) PCB 기판을 말한다. 빌드업 공정은 한 층씩 기판을 제조, 품질을 평가함으로써 전체적인 다층 PCB 기판의 수율을 높일 수 있고, 층끼리 배선을 정밀하게 연결함으로써 고밀도, 소형 PCB제작을 가능케 한다.

이 결과, 공정이 단순하고 솔더 페이스트 경화 과정에서 나타날 수 있는 기판의 수축률 변화와 뒤틀림을 방지한다. 또한, 일반적인 적층공정과 동일하게 절연기판에 절연층을 접착하는 형태를 유지하고, 산화층의 단면적 증가로 인해 접착력이 향상된다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정 해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

도 1a 내지 도 1h 는 본 발명의 일 실시형태에 따른 부품 내장 인쇄회로 기판의 제조방법을 도시한다.

도 2 는 종래 기술에 따른 보호막 형성 과정을 도시한다.

도 3 은 본 발명의 일 실시형태에 따라 금 도금 및 산화층을 형성하는 과정을 도시한다.

도 4a 는 산화층이 없는 순수한 구리층이 일 면에 형성된 절연기판의 단면도이다.

도 4b 는 산화층이 생성된 구리층이 일 면에 형성된 절연기판의 단면도이다.

<도면의 주요 부분에 대한 부호 설명>

20: 스루홀 30: 내부 비아홀

110, 190, 210, 310: 전도층 120, 220, 320: 절연기판

130, 230, 330: 인쇄회로층 140, 250, 350: 금

150, 360, 430: 산화층 160: 솔더 페이스트

170: 전자부품 180: 절연층

240: 솔더 레지스트 잉크 340: 드라이 필름 레지스트

410: 절연제 420: 구리층

Claims (14)

1. (a) 절연기판상에 인쇄회로층을 형성하는 단계;

   (b) 상기 인쇄회로층의 적어도 일부에 전자부품 실장패드를 형성하는 단계;

   (c) 상기 실장패드가 형성되지 않은 인쇄회로층을 표면처리하는 단계;

   (d) 상기 실장패드에 표면 실장 기술 (SMT; surface mount technology) 에 의해 전자부품을 실장하는 단계;

   (e) 상기 하나 이상의 전자부품을 하나 이상의 절연층으로 매립하는 단계를 포함하는 것을 특징으로 하는 부품 내장 인쇄회로 기판 제조 방법.
2. 제 1항에 있어서,

   상기 (e) 단계 이후,

   (f) 상기 절연층상에 인쇄회로층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 부품 내장 인쇄회로 기판 제조 방법.
3. 제 2항에 있어서,

   상기 (f) 단계 이후,

   (e) 상기 부품 내장 인쇄회로 기판을 천공하여 비아 홀을 형성하는 단계; 및

   (h) 상기 비아 홀 양단이 전기적으로 접속되도록 도금하는 단계를 더 포함하는 것을 특징으로 하는 부품 내장 인쇄회로 기판 제조 방법.
4. 제 1항에 있어서,

   상기 (b) 단계는,

   (1) 상기 인쇄회로층에 필름형태의 레지스트를 부착하는 단계

   (2) 상기 필름형태의 레지스트를 노광, 현상하여 상기 인쇄회로층의 일부를 노출시키는 단계;

   (3) 상기 인쇄회로층의 노출된 부분에 금 (au)을 도금하는 단계; 및

   (4) 상기 필름형태의 레지스트를 박리하는 단계인 것을 특징으로 하는 부품 내장 인쇄회로 기판 제조 방법.
5. 제 1항에 있어서,

   상기 (c) 단계는,

   상기 실장패드가 형성되지 않은 인쇄회로층을 산화 (Oxidation) 처리하는 단계인 것을 특징으로 하는 부품 내장 인쇄회로 기판 제조 방법.
6. 제 1항에 있어서,

   상기 (e) 단계는,

   (가) 상기 하나 이상의 절연층에 상기 하나 이상의 전자부품에 대응하는 캐비티 (cavity)를 형성하는 단계; 및

   (나) 상기 캐비티가 형성된 하나 이상의 절연층을 상기 하나 이상의 전자부품상에 적층하여 매립하는 단계이되,

   상기 하나 이상의 전자부품 위에는 상기 절연기판와 동일한 두께의 절연층을 적층하는 단계인 것을 특징으로 하는 부품 내장 인쇄회로 기판 제조 방법.
7. 제 2항에 있어서,

   상기 (f) 단계 이후,

   (g) 하나 이상의 절연기판의 일 면 또는 양 면에 인쇄회로층을 형성하는 단계;

   (h) 상기 하나 이상의 절연기판을 상기 부품 내장 인쇄회로 기판의 위 또는 아래에 형성하는 단계를 더 포함하는 것을 특징으로 하는 부품 내장 인쇄회로 기판 제조 방법.
8. 제 7항에 있어서,

   상기 (h) 단계 이후,

   (i) 상기 부품 내장 인쇄회로 기판을 천공하여 비아 홀을 형성하는 단계; 및

   (j) 상기 비아 홀 양단이 전기적으로 접속되도록 도금하는 단계를 더 포함하는 것을 특징으로 하는 부품 내장 인쇄회로 기판 제조 방법.
9. 인쇄회로층이 일 면 또는 양면에 형성된 절연기판;

   상기 인쇄회로층의 적어도 일부에 형성된 전자부품 실장 패드;

   상기 전자부품 실장 패드가 형성되지 않은 인쇄회로층에 형성된 표면처리층;

   상기 실장 패드에 표면 실장 기술 (SMT; surface mount technology) 에 의해 실장된 하나 이상의 전자부품; 및

   상기 인쇄회로층상에 적층되며 상기 하나 이상의 전자부품을 매립하는 하나 이상의 절연층을 포함하는 것을 특징으로 하는 부품 내장 인쇄회로 기판.
10. 제 9항에 있어서,

    상기 표면처리층은 산화 (Oxidation) 처리된 층인 것을 특징으로 하는 부품 내장 인쇄회로 기판.
11. 제 9항에 있어서,

    상기 전자부품 실장 패드는,

    상기 인쇄회로층의 적어도 일부에 금 (Au)이 도금된 것을 특징으로 하는 부품 내장 인쇄회로 기판.
12. 제 9항에 있어서,

    상기 하나 이상의 전자부품 위의 절연층과 상기 절연기판의 두께는 동일한 것을 특징으로 하는 부품 내장 인쇄회로 기판.
13. 제 9항에 있어서,

    상기 부품 내장 인쇄회로 기판 위 또는 아래에 형성되며, 일 면 또는 양면에 인쇄회로층이 형성된 하나 이상의 절연기판을 더 포함하는 것을 특징으로 하는 부품 내장 인쇄회로 기판.
14. 제 9항 내지 제 13항 중 어느 한 항에 있어서,

    상기 하나 이상의 전자부품이 위 또는 아래의 인쇄회로층과 전기적으로 접속되도록 형성된 하나 이상의 비아홀 (via hole)을 더 포함하는 것을 특징으로 하는 부품 내장 인쇄회로 기판.

Images