KR20100121187A - 고효율 ｌｅｄ 패키지기판용 베이스 금속 인쇄회로기판 및 그 제조방법 - Google Patents

고효율 ｌｅｄ 패키지기판용 베이스 금속 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20100121187A
KR20100121187A KR20090040231A KR20090040231A KR20100121187A KR 20100121187 A KR20100121187 A KR 20100121187A KR 20090040231 A KR20090040231 A KR 20090040231A KR 20090040231 A KR20090040231 A KR 20090040231A KR 20100121187 A KR20100121187 A KR 20100121187A
Authority
KR
South Korea
Prior art keywords
hole
layers
conductive
circuit board
heat dissipation
Prior art date
Application number
KR20090040231A
Other languages
English (en)
Other versions
KR101022304B1 (ko
Inventor
석광식
이호석
서영규
이호윤
Original Assignee
주식회사 옹스트롬
이호윤
서영규
석광식
이호석
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 옹스트롬, 이호윤, 서영규, 석광식, 이호석 filed Critical 주식회사 옹스트롬
Priority to KR1020090040231A priority Critical patent/KR101022304B1/ko
Publication of KR20100121187A publication Critical patent/KR20100121187A/ko
Application granted granted Critical
Publication of KR101022304B1 publication Critical patent/KR101022304B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item

Landscapes

  • Led Device Packages (AREA)

Abstract

고효율 LED 소자 패키지용 베이스 금속 인쇄회로기판 및 그제조방법이 개시된다. 본 발명은, 금속성 재료로 형성되며 상하부를 관통하는 관통공(212)이 형성된 금속기판(210); 전기절연성 및 열전도성을 가지는 세라믹재료로 형성되고, 상기 금속기판의 상부면, 하부면 및 상기 관통공의 표면에 전체적으로 도포된 상부 및 하부 방열격리층(222,224); 전기절연성 및 열전도성을 가지는 열경화성수지로 형성되고, 상기 상부 및 하부 방열격리층(222,224)의 표면에 전체적으로 도포된 상부 및 하부 열전수지층(232,234); 및 금속성재료로 형성되고, 상기 상부 및 하부 열전수지층(232,234)의 표면에 미리정해진 형상으로 패턴화되어 도포된 상부 및 하부 도전패턴층(242,244)을 포함하고, 상기 금속기판의 관통공(212)은 상기 상부 및 하부 방열격리층(222,224)에 의해 도포되며, 전기전도성을 가지는 금속성재료로 채워지는 홀 형상의 부재로서, 상기 상부 도전패턴층(242)으로부터 상부 열전수지층(232), 상부 방열격리층(222), 금속기판(210), 하부 방열격리층(224), 하부 열전수지층(234)을 통과하여 상기 하부 도전패턴층(244)까지 연장된 도전연결공(250)이 형성되며, 상기 도전연결공(250)은 상기 금속기판의 관통공(212)의 내부를 관통하며, 상기 도전연결공(250)은 상기 방열격리층(222,224)에 의해 상기 관통공(212)의 내부면과 격리된다. 본 발명에 의하면, 패키지용 베이스 기판으로서 달성하기 어려운 열적 특성 및 전기적 특성이 개선된 패키지용 베이스 기판이 제공한다.

Description

고효율 ＬＥＤ 패키지기판용 베이스 금속 인쇄회로기판 및 그 제조방법{Base Metal Printed Circuit Board for Hi-effective Light-Emitting Diode package and the method thereof}
도 1은 패키징된 LED가 응용 회로 기판에 부착된 모습을 나타내는 도면이다.
도 2는 본 발명에 따른 LED 소자 패키지용 베이스 금속 인쇄회로기판(200)을 나타내는 도면이다.
도 3a 내지 3k 는 도 2의 베이스 금속 인쇄회로기판(200)을 제조하는 방법의 각 단계에서 인쇄회로기판의 상태 단면도이다.
도 4a 내지 4e 는 베이스 금속 인쇄회로기판의 제조방법의 각 단계에서 상태 평면도이다.
도 5는 본 발명에 따른 LED 소자 패키지의 사용상태를 나타내는 평면도이다.
본 발명은 고효율 LED 패키지기판용 금속 인쇄회로기판 및 그 제조방법에 관 한 것으로서, 보다 상세하게는 방열효과가 증가되고 전기적 특성이 우수하면서도 회로구현이 용이한 LED 패키지 기판용 금속 인쇄회로기판에 관한 것이다.
최근 발광다이오드(Light-emiting Diode, LED) 소자가 널리 사용되고 있다. LED 소자는 고효율 조명분야에 널리 사용되며 낮은 에너지와 높은 열효율 및 광도에 의해 차세대 조명소자 및 디스플레이소자로서 널리 사용되고 있다. 특히 디스플레이 소자 혹은 기존의 디스플레이장치에서 백라이트유닛으로 사용되는 경우에는 높은 열적 특성과 전기적 특성을 제공하는 것이 응용기기의 성능에 무엇보다 중요하다.
최근 여러 회로분야에서 금속성 인쇄회로기판이 사용되고 있다. 금속성 인쇄회로기판(metal PCB)은 기존의 수지성 기판 대신에 금속성 기판을 사용함으로써 열확산율을 증가시켜 인쇄회로기판의 방열특성을 증가시킨 것이다.
한편 각각의 응용분야에서 부품관리, 제조생산성향상등의 목적으로 패키징되어 사용되는 것이 편리하며, 패키지용으로 사용되는 기판을 베이스 기판이라고 한다.
도 1은 패키징된 LED가 응용 회로 기판에 부착된 모습을 나타내는 도면이다.
LED 패키지(10)는 웨이퍼로 가공된 LED 소자(11), LED 소자로부터 발광되는 광을 효율적으로 반사시키기 위한 리플렉터(12) 및 LED 소자(11)와 리플렉터(12)를 지지하는 베이스기판(13)을 포함한다.
패키지용 베이스 기판(13)은 응용 회로 기판(20)에 전기적으로 접촉하여 LED 소자(11)와 응용 회로기판(20)을 전기적으로 연결하거나 절연시키는 기능을 하고, LED 소자로부터 발생된 열을 방열시키는 기능을 하기 때문에, 고효율 LED 소자의 응용분야로 발전할수록, 이러한 전기적 특성 및 열적 특성을 향상시키는 것이 무엇보다도 중요하다.
이러한 열적 특성 즉 방열효과를 증가시키기 위해 종래의 금속성 인쇄회로기판을 패키지용 베이스 기판(13)으로 그대로 사용할 경우, 베이스기판이 가진 금속의 전기적 특성에 의해 LED 소자의 단자사이의 전기절연도의 감소문제가 발생한다. 특히 금속 인쇄회로기판으로 사용되는 대부분의 금속은 전기전도성이 매우 높기 때문에, 각 단자사이를 효율적으로 절연시키는 것은 새로운 문제점으로 떠오르고 있다.
또한 종래의 와이어본딩(wire-bonding)식의 리드프레임 베이스 기판은 베이스기판과 응용회로기판사이의 금속성 와이어의 부식으로 인해 LED 소자의 전기적 특성이 열화되는 문제점이 있었으며, 구현가능한 소자의 밀집도에도 제한이 있었다.
특히 고휘도 및 고해상도 디스플레이장치의 응용분야에 사용되는 LED 소자는 고효율일 것이 요구되고 또한 더욱이 이러한 고효율 LED 소자가 패키지화되어 사용될 경우 패키지용 베이스 기판은 LED 소자로부터 응용회로기판으로의 회로의 연결성을 해치지 않는 동시에 방열효과는 달성하여야 하기 때문에, 패키지용 베이스 기판의 이러한 전기적 및 열적특성은 더욱 중요하며(패키지용 베이스 기판은 상부면에 LED 소자가 하부면에 응용회로기판이 연결되기 때문에 방열특성이 중요한 문제점이 부각된다), 이를 달성하기 위한 베이스 기판의 구조에 대한 업계의 요구가 있 다.
따라서, 본 발명은 전술한 과제를 해결하기 위해 안출된 것으로서, 고효율 LED 소자의 열적 및 전기적 특성을 만족하는데 충분한 전기절연성 및 방열효과를 제공하는 LED 소자 패키지용 베이스 기판을 제공하는 것을 목적으로 한다.
전술한 과제를 해결하기 위해 본 발명은, 고효율 LED 소자 패키지용 베이스 금속 인쇄회로기판에 있어서, 열전도성을 가지는 금속성 재료로 형성되며, 상하부를 관통하는 관통공(212)이 형성된 금속기판(210); 전기절연성 및 열전도성을 가지는 세라믹재료로 형성되고, 상기 금속기판의 상부면, 하부면 및 상기 관통공의 표면에 전체적으로 도포된 상부 및 하부 방열격리층(222,224); 전기절연성 및 열전도성을 가지는 열경화성수지로 형성되고, 상기 상부 및 하부 방열격리층(222,224)의 표면에 전체적으로 도포된 상부 및 하부 열전수지층(232,234); 및 전기전도성을 가지는 금속성재료로 형성되고, 상기 상부 및 하부 열전수지층(232,234)의 표면에 상기 LED 소자 패키지에 의존하여 미리정해진 형상으로 패턴화되어 도포된 상부 및 하부 도전패턴층(242,244)을 포함하고, 상기 금속기판의 관통공(212)은 상기 상부 및 하부 방열격리층(222,224)에 의해 도포되며, 전기전도성을 가지는 금속성재료로 채워지는 홀 형상의 부재로서, 상기 상부 도전패턴층(242)으로부터 상부 열전수지층(232), 상부 방열격리층(222), 금속기판(210), 하부 방열격리층(224), 하부 열전수지층(234)을 통과하여 상기 하부 도전패턴층(244)까지 연장된 도전연결공(250)이 형성되며, 상기 도전연결공(250)은 상기 금속기판의 관통공(212)의 내부를 관통하며, 상기 도전연결공(250)은 상기 방열격리층(222,224)에 의해 상기 관통공(212)의 내부면과 격리된 것을 특징으로 한다.
일 실시예에서, 상기 방열격리층의 상기 세라믹재료는 산화알루미늄(Al2O3)이고, 상기 열전수지층의 상기 열경화성수지는 열경화성에폭시인 것을 특징으로 한다.
또한 본 발명은 고효율 LED 소자 패키지용 베이스 금속 인쇄회로기판을 제조하는 방법에 있어서, a)열전도성을 가지는 금속기판을 재단하고 상기 판상부재의 상하부면을 관통하여 연장하는 관통공(212)을 형성하는 단계; b)상기 금속기판의 상하부면 및 상기 관통공에 열전도성 및 전기절연성을 가지는 재료를 도포함으로써 상부 및 하부 방열격리층(222,224)을 형성하는 단계; c)상기 상부 및 하부 방열격리층(222,224)의 표면에 전체적으로 전기절연성 및 열전도성을 가지는 열경화성수지재료를 도포함으로써 상부 및 하부 열전수지층(231,233)을 형성하는 단계; d)상기 열전수지층(231,233)의 표면에 전체적으로 전기전도성을 가지는 금속성재료를 도포함으로써 상부 및 하부 도전층(241,243)을 형성하는 단계; e)상기 열전수지층(231,233) 및 도전층(241,243), 방열격리층(221,223) 및 금속기판층(210)을 관통하는 도전연결공(250)을 형성하는 단계로서, 상기 도전연결공(250)은 상기 금속기판의 관통공(212)의 내부를 관통하는 상태로 상기 방열격리층(222,224)에 의해 상기 관통공(212)의 내부면과 격리되어 있는 상태로 상기 도전연결결공을 형성하는 단계; 및 f)상기 도전층(241,243)에 상기 LED 소자 패키지의 용도에 의해 결정된 패턴을 형성하는 패터닝공정을 적용함으로써 도전패턴층(242,244)을 형성하는 단계를 포함하는 것을 특징으로 한다.
일 실시예에서, 상기 b)단계는, b1)용사법(Thermal Spray, 溶射)을 적용하여 산화알루미늄(Al2O3)을 도포하는 단계를 포함하는 것을 특징으로 한다.
일 실시예에서, 상기 e)단계는, e1)마스크 M을 상기 도전층(241,243)의 표면에 올려놓고, 전기전도성재료의 페이스트(paste)를 붓는 단계로서, 상기 관통공(212), 상기 도전연결공(250) 및 마스크 홀 MH 는 단면상으로 일직선에 위치하며, 상기 도전연결공(250)의 직경보다 상기 관통공(212) 및 상기 마스크 홀 MH 가 큰 상태에서, 상기 페이스트를 붓는 단계; e2)상기 페이스트 P 가 경화된후 상기 마스크 M을 탈거하는 단계; 및 e3)상기 탈거후에 상기 마스크홀에 의해 생성된 돌출부위인 캡부분을 상기 도전층(241,243)의 표면높이와 동일하게 커팅함으로써 상기 도전층(241,243)을 평활화하는 단계를 포함하는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세하게 설명하기로 한다.
도 2는 본 발명에 따른 LED 소자 패키지용 베이스 금속 인쇄회로기판(200)을 나타내는 도면이다.
본 발명에 따른 LED 소자 패키지용 베이스 금속 인쇄회로기판(200)은 금속기판(210), 방열격리층(222,224), 열전수지층(232,234) 및 도전패턴층(242,244)을 포함한다.
금속기판(210)은 열전도성을 가지는 금속성 재료로 형성되며, 상하부를 관통 하여 금속기판의 상부면으로부터 하부면까지 연장된 관통공(212)이 형성되어 있다. 이 관통공(212)은 LED 패키지가 적용되는 분야의 회로구성에 따라 결정된 위치에 형성된다. 관통공(212)은 보통 마이크로드릴을 이용한 비아홀(via hole) 형성 공정에 의해 수행되며, 보통 1mm 의 직경이상의 크기로 형성된다. 일반적으로 금속성재료는 알루미늄을 사용한다. 이는 열전도성이 뛰어나기 때문이다.
상부 및 하부 방열격리층(222,224)은 전기절연성 및 열전도성을 가지는 세라믹재료로 형성되고, 상기 금속기판의 상부면, 하부면 및 상기 관통공의 표면에 전체적으로 도포되어 형성된다. 일 실시예에서, 상기 세라믹재료는 산화알루미늄(Al2O3)이다. 이는 전기절연성은 높으면서도 열전도성 즉 방열특성이 우수하여 고효율 LED 소자의 패키지용 베이스기판으로 적절하다.
상부 및 하부 열전수지층(232,234)은 전기절연성 및 열전도성을 가지는 열경화성수지로 형성되고, 상기 상부 및 하부 방열격리층(222,224)의 표면에 전체적으로 도포되어 형성된다. 일 실시예에서 상기 열경화성수지는 에폭시수지이다. 에폭시수지는 열전도성이 뛰어나면서도 전기절연성이 높아 LED 패키지용 베이스기판의 표면에 부착되었을 때 높은 기능성을 제공한다.
상부 및 하부 도전패턴층(242,244)은 전기전도성을 가지는 금속성재료로 형성되고, 상기 상부 및 하부 열전수지층(232,234)의 표면에 부분적으로 패턴화되어 도포되어 형성된다. 여기서 패턴화된다는 의미는 본 발명에 따른 LED 패키지가 사용되는 분야에서 요구하는 회로연결에 따라 미리정해진 형상으로 제조된다는 의미이다. 즉 패턴의 형상은 패키지의 응용분야에 의존적이다. 상부 도전패턴층(242)은 LED 소자에 연결되어 패키지회로를 구현하기 위한 패턴이며, 하부 도전패턴층(244)는 LED 소자의 단자를 응용회로기판에 연결하기 위한 패턴이다. 패키지용 베이스 기판은 상부면에 LED 소자가 하부면에 응용회로기판이 연결되기 때문에 방열특성이 중요한 문제점으로 부각된다.
본 발명에서, 상기 금속기판의 관통공(212)은 상기 상부 및 하부 방열격리층(222,224)에 의해 도포된 것을 특징으로 하며, 도전연결공(250)이 추가적으로 형성된 것을 특징으로 한다. 특히 도전연결공(250)은 전기전도성을 가지는 금속성재료로 채워지는 홀 형상의 부재로서, 상기 상부 도전패턴층(242)으로부터 상부 열전수지층(232), 상부 방열격리층(222), 금속기판(210), 하부 방열격리층(224), 하부 열전수지층(234)을 통과하여 상기 하부 도전패턴층(244)까지 연장된다.
또한 여기서 도전연결공(250)은 금속기판의 관통공(212)의 내부를 관통하는 상태로 상기 방열격리층(222,224)에 의해 상기 관통공(212)의 내부면과 격리되어 있는 것을 특징으로 한다.
본 발명에 의하면, 고효율 LED의 패키지에서 발생하는 열을 효과적으로 방출할 수 있다. 본 발명에서는 패키지용 베이스기판의 모재로서 금속기판을 사용한다. 따라서, 고효율 LED 로부터 발생한 고열이 패키지용 베이스기판의 전체를 따라 효율적으로 분산 및 방출될 수 있다.
또한 LED 소자의 도전패턴층에 의해 LED 소자의 여러 극으로부터 연결된 전도라인은 효율적으로 절연될 수 있다. 특히 도전연결공(250)은 상부 및 하부 도전패턴층(242,244)을 전기적으로 연결하면서도, 금속기판(210)과 전기적으로 절연된 구조를 가지기 때문에, 패키지용 베이스기판으로 열전도성이 높은 금속기판을 사용하더라도 소자의 단자사이의 절연문제는 발생하지 않는다.
또한, 도전패턴층(240)과 금속기판(210)사이에는 열전수지층(232,234)과 방열격리층(222,224)이 존재하는데 이 두 개의 층은 도전패턴층과 금속기판사이의 열은 효율적으로 전달하면서도 전기적으로는 절연시켜 패키지용 베이스 기판으로서 기능을 충분히 달성하게 한다. 더욱이, 열전수지층(230)은 수지계의 재료로 형성되어 도전패턴층의 밀착도를 더욱 향상시킨다.
도 3a 내지 3k 는 도 2의 베이스 금속 인쇄회로기판(200)을 제조하는 방법의 각 단계에서 인쇄회로기판의 상태 단면도이고, 도 4a 내지 4e 는 베이스 금속 인쇄회로기판의 제조방법의 각 단계에서 상태 평면도이다.
단계 310에서, 도 3a 및 3b에 나타난 바와 같이, 열전도성을 가지는 금속기판(210)을 재단한 후 에 상하부면을 관통하는 관통공(212)을 형성한다.
관통공(212)을 형성하는 과정은 마이크로드릴을 이용하여 수행된다(비아홀 공정). 바람직한 실시예에서, 금속기판의 재단의 크기는 패키지의 크기에 의존하며, 일 실시예에서 5*5*0.3mm 이다. 관통공(212)의 직경은 1.0mm 이상이다.
단계 320에서, 도 3c에 나타난 바와 같이, 상기 금속기판(210)의 상하부면에 전체적으로 열전도성 및 전기절연성을 가지는 재료를 도포함으로써 상부 및 하부 방열격리층(222,224)을 형성한다. 이때 관통공(212)의 깊이는 0.3mm 로 매우 작기 때문에 도포과정에서 관통공(212)의 내부에 도포물질인 재료가 자연스럽게 삽입된다.
상기 도포 재료로는 산화알루미늄(Al2O3)이 널리 사용된다. 산화알루미늄은 전기절연성이 높은 동시에 열전도성 즉 방열효과가 뛰어나기 때문에 금속성 인쇄회로기판의 외부에 도포되더라도 방열효과를 발휘하면서 금속기판을 외부의 전기적 자극으로부터 보호한다. 이 층은 두께 200㎛정도로 형성되는 것이 바람직하다.
도포 방법은 용사법이 널리 사용된다. 용사(Thermal Spray, 溶射)란 분말 혹은, 선형재료를 고온열원으로부터 용융액적으로 변화시켜 고속으로 기재에 충돌시킨후 급냉응고함으로써 적층피막을 형성하는 코팅 기술로서 당업계에 널리 알려져 있다. 이 방법은 재료의 가열, 용융을 위해 에너지 밀도가 높은 연소화염, 아크(Arc) 및 플라즈마 등의 열원을 필요로 한다. 용사는 성질이 다른 재료로 기재표면에 피막을 형성하는 기술은 기재가 보유하고 있는 특성을 살리고, 결함을 보완할 수 있으며, 재료기능의 다양화 및 고도화를 가능하게 하는 표면처리법의 하나이다. 용사법에서는 금속, 세라믹, 유리 플라스틱 등의 재료를 표면처리할 수 있으며, 특히 재료의 종류 및 용사공정의 독자적 특징을 잘 이용하면 다른 방법을 이용해서 얻을 수 없는 표면층을 만들어 낼 수 있기 때문에 본 발명에 세라믹층을 형성하는데 적합하다.
본 발명에서는 열원으로서 플라즈마를 사용하여, 플라즈마를 이용한 용사법(plazma spraying)을 이용한다. 플라즈마 용사는 대기 플라즈마용사 (Atmospheric Plasma Spraying) 으로도 불린다. 이 용사법은 Ar, He, N2 등의 가스를 아크로 플라즈마화 하고, 이것을 노즐로부터 배출시켜 초고온, 고속의 플라즈마 제트를 열원으로 하는 피막형성 기술이다. 플라즈마 발생장치는 Cu로 된 원형의 양 극과 W로 된 음극으로 구성되며, 발생장치에서 전기 아크 방전이 작동가스를 플라즈마화 하여 제트를 형성한다. 화염온도는 10,000~15,000 K, 화염속도는 150∼300 m/s, Enthalpy는 16,000 ~ 20,000 J/l 이다.
이 용사법은, 첫째 고융점의 W, Mo 같은 금속과 세라믹 코팅에 매우 용이하며 오히려 필수적인 용사기법이다. 또한 둘째, 금속, 세라믹스 등 안정한 용융현상을 수반하는 물질이라면 용사가 가능하기 때문에 피막재료의 선택 영역이 높아서 본원과 같이 세라믹계재료를 금속기판에 적층막을 형성할 때 더욱 적합하다. 셋째, Plasma jet의 속도가 크므로 용사재료가 고속으로 피처리물에 충돌하고 이로 인해 고밀착강도, 고밀도의 피막 제조가 가능하다. 넷째, 대출력화가 용이하므로 단위시간당 용사량이 커서 작업성이 좋고 경제성이 높다. 다섯째, 무산소, 무탄소이며 청정, 열화학적 활성인 열원이기 때문에 용사재료의 오염 및 변화가 적다.
단계 330에서, 도 3e에 나타난 바와 같이, 상기 상부 및 하부 방열격리층(222,224)의 표면에 전기절연성 및 열전도성을 가지는 열경화성수지재료를 도포함으로써 상부 및 하부 열전수지층(231,233)을 형성하고, 상기 열전수지층(231,233)의 표면에 전기전도성을 가지는 금속성재료를 도포함으로써 상부 및 하부 도전층(241,243)을 형성한다. 열전수지층(231,233) 및 도전층(241,243)은 금속기판의 전체에 형성된다.
상기 열경화성수지로는 전기절연성이 높으면서도 열전도율이 높은 열전수지가 널리 사용되며, 바람직하게는 열경화성에폭시수지이다. 상기 전기전도성을 가지는 금속성재료로는 Cu가 널리 사용된다.
일 실시예에서, 도포과정이전에 도 3d 와 같은 정면(正面)공정을 추가할 수 도 있다. 도 3d 의 정면공정은 도포재료의 밀착도를 증가시키기 위해 수행되며 그라인더(G) 혹은 그 대체물을 이용하여 도포전의 표면을 연마함으로써 표면을 평탄하게 한다.
단계 340에서, 도 3f 에 나타난 바와 같이, 상기 단계 330에서 형성된 열전수지층(231,233) 및 도전층(241,243), 방열격리층(221,223) 및 금속기판층(210)을 관통하는 도전연결공(250)을 형성한다. 이 때 도전연결공(250)은 금속기판층(210)의 관통공(212)의 중앙을 관통하도록 형성되며, 따라서 관통공(212)의 내면과 도전연결공(250)의 내면은 방열격리층의 세라믹재료에 의해 격리된다. 도전연결공(250)을 형성하는 공정은 마이크로드릴을 이용한 비아 홀(via hole)형성 공정을 통해 수행된다.
도 4a 는 단계 340이 수행된 후 도전연결공(250)이 형성된 인쇄회로기판의 상부면을 나타내는 도면이다.
단계 350에서, 도 3g 내지 3i에 나타난 바와 같이, 상기 도전연결공(250)의 내부에 전기전도성을 가진 재료의 기둥을 형성함으로써 상부 도전층(241)과 하부 도전층(243)을 연결한다. 이 공정은 다음 3단계를 포함한다.
먼저 도 3g에서, 마스크 M을 도전층(241,243)의 표면에 올려놓고, 전기전도성재료의 페이스트(paste)를 붓는다. 전기전도성 페이스트로는 Cu 페이스트가 널리 사용된다. 마스크 M 는 마스크 홀 MH를 가지며, 마스크 홀 MH 은 평면도상 관통공(212) 및 도전연결공(250)이 위치하는 부분의 상부에 위치한다. 즉 관통공(212), 도전연결공(250) 및 마스크 홀 MH 는 단면상으로 일직선에 위치하며, 그 직경의 크기는 도전연결공(250)보다 관통공(212) 및 마스크 홀 MH 가 더 크다.
다음으로 도 3h에서, 페이스트 P 가 경화되기를 기다렸다가 마스크 M을 탈거한다. 탈거후에는 페이스트 P 의 기둥이 도전연결공(250)의 내부에 채워지며, 마스크 홀 에 의해 생성된 돌출부위인 캡 c 이 최상층 즉 도전층(241,243)의 표면에 형성된다. 마스크 홀 MH 의 내부에 위치하던 페이스트 P 가 경화되어서 돌출되었기 때문이다.
마지막으로 도 3i에서, 돌출부위인 캡 c를 도전층(241,243)의 표면높이와 동일하게 커팅함으로써 도전층(241,243)을 평활화한다. 커팅방법은 그라인드등을 이용하며 종래에 널리 알려져있다.
도 4b 는 마스크 MH을 올려놓고 Cu 페이스트 P를 경화시킨 후의 본 발명에 따른 인쇄회로기판의 평면도를 나타내는 도면이다. 아직 캡 c 가 커팅되기전이므로 도전연결공(250)보다 더 큰 형태의 페이스트 P 가 보인다.
도 4c는 단계 350이 수행된후 본 발명에 따른 인쇄회로기판의 평면도를 나타낸다. Cu 페이스트 P 는 도전연결공(250)의 내부에서 경화되어 상부 도전층(241)과 하부 도전층(243)을 연결한다.
도 4c의 실시예에서, 하나의 패키지용 베이스 금속 인쇄회로기판에 6개의 도전연결공(250)이 형성된다. 이는 디스플레이소자용으로 사용되는 LED 패키지는 R,G,B 의 3개의 화소성분을 표현하는 3개의 LED 소자가 사용되며, 또한 이 때 사용되는 LED 소자는 양극과 음극을 가지는 2극 소자이기 때문에, 응용회로와 연결하기 위한 단자의 개수는 2 * 3 = 6 개이기 때문이다.
단계 360에서, 도 3j 내지 3k 에 나타난 바와 같이, 상기 도전층(241,243)에 패터닝공정을 적용함으로써 도전패턴층(242,244)을 형성한다.
패터닝(patterning) 공정은 마스킹공정, 노광, 현상 및 식각공정을 포함하며, 반도체 소자 제조공정에 널리 알려져 있다. 마스킹(masking)공정은 원하는 패턴에 대응하는 필름(Dir Film)을 기판에 위치시키는 공정이며, 노광(exposure) 및 현상(developing) 공정은 마스크에 의해 결정된 구역의 물리화학적 성질을 변형시키는 공정이며, 식각(etching) 공정은 상기 물리화학적 성질이 변한 구역을 기판으로부터 이탈시키는 공정이다. 이탈되지 않고 남은 구역은 패턴화되며 패터닝 공정에 의해 사용자가 원하는 패턴(P1,P2,P3,P4)이 방열격리층(220)의 상부면에 구현된다. 즉 열전수지층(231,233)은 재료의 특성상 단계 360의 패턴화공정에 영향을 받지 않는다. 따라서, 패턴화공정이후에 열전수지층(231,233)은 열전수지층(232,234)으로 여전히 형상 혹은 물리화학적 변화없이 존재한다. 반면, 도전층(241,243)은 패턴화되어 도전패턴층(242,244)으로 된다. 도 3k에서, 상부도전패턴층(242)은 패턴 P1,P2 이며, 하부도전패턴층(244)은 패턴(P3,P4)이다.
도 4d 는 패턴화된 상부 도전패턴층(242)을 나타내는 도면이고, 도 4e 는 패턴화된 하부 도전패턴층(244)을 나타내는 도면이다.
도 4d에 나타난 바와 같이, 상부 도전패턴층(242)은 6개의 하위 패턴 a1 내지 a6 를 포함하며 이들은 모두 서로 격리되어 있다. 격리의 이유는 전기적인 절연이며, 상부 도전패턴층(242)의 상부에 LED 소자가 마운팅되기 때문이다. 실제 패키 징에 있어서, 응용분야마다 상이하지만, LED 소자는 각각의 하위 도전패턴층(242)의 상부에 마운팅되고 다른 반대편 하위 도전패턴층(242)에 와이어등을 이용하여 전기적으로 연결됨으로써, 패키징의 회로가 결정된다. 도 4d 에 보인 패턴은 이런 패턴의 일 례를 나타내는 도면으로서 디스플레이소자로 사용되는 LED 소자에 있어서 R,G,B의 3개의 소자로 기능하는 패키지의 실제 예를 나타낸다. 이러한 패턴을 구현하고자 하는 패키징의 회로에 따라 변경가능하다.
도 4e 는 도 4d 의 상부 도전패턴층(242)에 대응되는 하부 도전패턴층(244)를 나타내는 도면이다. 각각의 상부 도전패턴층(242)에서의 하위 패턴 a1 내지 a6 는 도전연결공(250), 보다 상세히 도전연결공(250)의 내부에 형성된 Cu 페이스트 기둥 P을 통해 하부 도전패턴층(244)에서의 하위 패턴 b1 내지 b6 에 각각 전기적으로 연결되어 있다. 도 1에서 나타난 바와 같이, 하부 도전패턴층(244)은 응용 회로 기판에 연결되기 때문에, 어느정도 표준적이고 규칙적인 패턴을 가지는 것이 바람직하다. 도 4e의 패턴은 6개의 극을 리드하기 위한 하위 패턴을 예시한다.
도 3의 공정도면에서 이미 개시한 바와 같이, 상부 도전패턴층(242)의 하부에는 상부 열전수지층(232)이 동일한 형상으로 위치하고, 하부 도전패턴층(244)의 하부에는 하부 열전수지층(234)이 동일한 형상으로 위치한다.
도 5는 본 발명에 따른 LED 소자 패키지의 사용상태를 나타내는 평면도이다.
도 5에 나타난 바와 같이, 실제 LED 패키지(400)는 베이스 금속 회로기판(222), LED 소자(501,502,503) 및 리플렉터(401)를 포함한다. 도 5의 실시예에서, 각각의 LED소자는 웨이퍼 형태이며 구동시키는데 필요한 각각의 극 단자는 상 부 도전패턴(242) 즉 도 4d 의 하위 패턴 a1 내지 a6 에 연결된다. 전술한 바와 같이, 도 5는 R,G,B 3개의 디스플레이 소자로 사용되는 LED 패키지의 실제 예를 나타낸다.
한편, 본 발명에 따른 LED 패키지용 베이스 금속성 인쇄회로기판의 제조방법은 컴퓨터 프로그램으로 작성 가능하다. 상기 프로그램을 구성하는 코드들 및 코드 세그먼트들은 당해 분야의 컴퓨터 프로그래머에 의하여 용이하게 추론될 수 있다. 또한, 상기 프로그램은 컴퓨터가 읽을 수 있는 정보저장매체(computer readable media)에 저장되고, 컴퓨터에 의하여 읽혀지고 실행됨으로써 인쇄회로기판의 제조방법을 구현한다. 상기 정보저장매체는 자기 기록매체, 광 기록매체, 및 캐리어 웨이브 매체를 포함한다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
전술한 바와 같이 본 발명에 의하면, LED 소자의 패키지용 베이스기판에 적합하도록 LED 소자의 단자사이를 일정수준이상으로 절연시키면서도 방열효과를 발 휘할 수 있는 구조의 LED 소자 패키지용 베이스 기판이 제공된다.
또한 본 발명에 의하면, 열전수지층 및 방열격리층에 의해 전기절연성이 제공되면서도 방열효과가 극대화된다.
또한 본 발명에 의하면, 관통공과 전기적으로 절연된 도전연결공에 의해 베이스 기판으로서의 방열성의 희생하지 않고도 베이스기판으로서의 전기적 연결 기능을 수행할 수 있다.
또한 본 발명에 의하면, 패터닝된 도전연결층의 구조, 관통공을 통과하는 도전연결공의 구조, 금속기판의 사용, 열전수지층 및 방열격리층의 구조에 의해 베이스기판으로서 구현하기 어려운 방열특성과 전기적 특성을 모두 보장받을 수 있다.

Claims (6)

  1. 고효율 LED 소자 패키지용 베이스 금속 인쇄회로기판에 있어서,
    열전도성을 가지는 금속성 재료로 형성되며, 상하부를 관통하는 관통공(212)이 형성된 금속기판(210);
    전기절연성 및 열전도성을 가지는 세라믹재료로 형성되고, 상기 금속기판의 상부면, 하부면 및 상기 관통공의 표면에 전체적으로 도포된 상부 및 하부 방열격리층(222,224);
    전기절연성 및 열전도성을 가지는 열경화성수지로 형성되고, 상기 상부 및 하부 방열격리층(222,224)의 표면에 전체적으로 도포된 상부 및 하부 열전수지층(232,234); 및
    전기전도성을 가지는 금속성재료로 형성되고, 상기 상부 및 하부 열전수지층(232,234)의 표면에 상기 LED 패키지가 사용되는 응용분야에서 요구하는 회로연결에 따라 미리정해진 형상으로 패턴화되어 도포된 상부 및 하부 도전패턴층(242,244)을 포함하고,
    상기 금속기판의 관통공(212)은 상기 상부 및 하부 방열격리층(222,224)에 의해 도포되며,
    전기전도성을 가지는 금속성재료로 채워지는 홀 형상의 부재로서, 상기 상부 도전패턴층(242)으로부터 상부 열전수지층(232), 상부 방열격리층(222), 금속기판(210), 하부 방열격리층(224), 하부 열전수지층(234)을 통과하여 상기 하부 도전 패턴층(244)까지 연장된 도전연결공(250)이 형성되며,
    상기 도전연결공(250)은 상기 금속기판의 관통공(212)의 내부를 관통하며,
    상기 도전연결공(250)은 상기 방열격리층(222,224)에 의해 상기 관통공(212)의 내부면과 격리된 것을 특징으로 하는 고효율 LED 소자 패키지용 베이스 금속 인쇄회로기판.
  2. 제 1 항에 있어서, 상기 방열격리층의 상기 세라믹재료는 산화알루미늄(Al2O3)이고, 상기 열전수지층의 상기 열경화성수지는 열경화성에폭시인 것을 특징으로 하는 고효율 LED 소자 패키지용 베이스 금속 인쇄회로기판.
  3. 고효율 LED 소자 패키지용 베이스 금속 인쇄회로기판을 제조하는 방법에 있어서,
    a)열전도성을 가지는 금속기판을 재단하고 상기 판상부재의 상하부면을 관통하여 연장하는 관통공(212)을 형성하는 단계;
    b)상기 금속기판의 상하부면 및 상기 관통공에 열전도성 및 전기절연성을 가지는 재료를 도포함으로써 상부 및 하부 방열격리층(222,224)을 형성하는 단계;
    c)상기 상부 및 하부 방열격리층(222,224)의 표면에 전체적으로 전기절연성 및 열전도성을 가지는 열경화성수지재료를 도포함으로써 상부 및 하부 열전수지층(231,233)을 형성하는 단계;
    d)상기 열전수지층(231,233)의 표면에 전체적으로 전기전도성을 가지는 금속 성재료를 도포함으로써 상부 및 하부 도전층(241,243)을 형성하는 단계;
    e)상기 열전수지층(231,233) 및 도전층(241,243), 방열격리층(221,223) 및 금속기판층(210)을 관통하는 도전연결공(250)을 형성하는 단계로서, 상기 도전연결공(250)은 상기 금속기판의 관통공(212)의 내부를 관통하는 상태로 상기 방열격리층(222,224)에 의해 상기 관통공(212)의 내부면과 격리되어 있는 상태로 상기 도전연결결공을 형성하는 단계; 및
    f)상기 도전층(241,243)에 상기 LED 소자 패키지의 용도에 의해 결정된 패턴을 형성하는 패터닝공정을 적용함으로써 도전패턴층(242,244)을 형성하는 단계를 포함하는 것을 특징으로 하는 고효율 LED 소자 패키지용 베이스 금속 인쇄회로기판을 제조하는 방법.
  4. 제 3 항에 있어서, 상기 b)단계는
    b1)용사법(Thermal Spray, 溶射)을 적용하여 산화알루미늄(Al2O3)을 도포하는 단계를 포함하는 것을 특징으로 하는 고효율 LED 소자 패키지용 베이스 금속 인쇄회로기판을 제조하는 방법.
  5. 제 3 항에 있어서, 상기 e)단계는
    e1)마스크 M을 상기 도전층(241,243)의 표면에 올려놓고, 전기전도성재료의 페이스트(paste)를 붓는 단계로서, 상기 관통공(212), 상기 도전연결공(250) 및 마스크 홀 MH 는 단면상으로 일직선에 위치하며, 상기 도전연결공(250)의 직경보다 상기 관통공(212) 및 상기 마스크 홀 MH 가 큰 상태에서, 상기 페이스트를 붓는 단계;
    e2)상기 페이스트 P 가 경화된후 상기 마스크 M을 탈거하는 단계; 및
    e3)상기 탈거후에 상기 마스크홀에 의해 생성된 돌출부위인 캡부분을 상기 도전층(241,243)의 표면높이와 동일하게 커팅함으로써 상기 도전층(241,243)을 평활화하는 단계를 포함하는 것을 특징으로 하는 고효율 LED 소자 패키지용 베이스 금속 인쇄회로기판을 제조하는 방법.
  6. 제 3 항에 있어서, 상기 방열격리층의 상기 세라믹재료는 산화알루미늄(Al2O3)이고, 상기 열전수지층은 열경화성에폭시인 것을 특징으로 하는 고효율 LED 소자 패키지용 베이스 금속 인쇄회로기판을 제조하는 방법.
KR1020090040231A 2009-05-08 2009-05-08 고효율 ｌｅｄ 패키지기판용 베이스 금속 인쇄회로기판 및 그 제조방법 KR101022304B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090040231A KR101022304B1 (ko) 2009-05-08 2009-05-08 고효율 ｌｅｄ 패키지기판용 베이스 금속 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090040231A KR101022304B1 (ko) 2009-05-08 2009-05-08 고효율 ｌｅｄ 패키지기판용 베이스 금속 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100121187A true KR20100121187A (ko) 2010-11-17
KR101022304B1 KR101022304B1 (ko) 2011-03-21

Family

ID=43406574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090040231A KR101022304B1 (ko) 2009-05-08 2009-05-08 고효율 ｌｅｄ 패키지기판용 베이스 금속 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101022304B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101126548B1 (ko) * 2010-07-13 2012-03-22 한국생산기술연구원 열전달 비아홀 및 열전박막을 가지는 방열기판 및 이에 대한 제조방법
KR101273724B1 (ko) * 2010-08-18 2013-06-12 삼성전기주식회사 방열 기판 및 그 제조 방법, 그리고 상기 방열 기판을 구비하는 발광소자 패키지
CN106488686A (zh) * 2015-08-31 2017-03-08 上海伯乐电子有限公司 照明器件、电气组件、柔性电路及热传递方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236470B1 (ko) 2011-06-27 2013-02-22 주식회사 코스텍시스 기판 및 이를 이용한 반도체소자 패키지
KR20160029762A (ko) 2016-01-15 2016-03-15 한국산업기술대학교산학협력단 낮은 열저항을 갖는 인쇄회로기판 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100619348B1 (ko) * 2004-09-21 2006-09-12 삼성전기주식회사 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
KR100945029B1 (ko) 2009-04-23 2010-03-05 주식회사 옹스트롬 고효율 발광다이오드 소자용 금속성 인쇄회로기판 및 그 제조방법
KR100945026B1 (ko) 2009-05-08 2010-03-05 주식회사 옹스트롬 고효율 ｌｅｄ 패키지기판용 양면 베이스 금속 인쇄회로기판 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101126548B1 (ko) * 2010-07-13 2012-03-22 한국생산기술연구원 열전달 비아홀 및 열전박막을 가지는 방열기판 및 이에 대한 제조방법
KR101273724B1 (ko) * 2010-08-18 2013-06-12 삼성전기주식회사 방열 기판 및 그 제조 방법, 그리고 상기 방열 기판을 구비하는 발광소자 패키지
CN106488686A (zh) * 2015-08-31 2017-03-08 上海伯乐电子有限公司 照明器件、电气组件、柔性电路及热传递方法
CN106488686B (zh) * 2015-08-31 2020-09-29 上海伯乐电子有限公司 照明器件、电气组件、柔性电路及热传递方法

Also Published As

Publication number Publication date
KR101022304B1 (ko) 2011-03-21

Similar Documents

Publication Publication Date Title
KR100593937B1 (ko) Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법
KR100945026B1 (ko) 고효율 ｌｅｄ 패키지기판용 양면 베이스 금속 인쇄회로기판 및 그 제조방법
JP5175488B2 (ja) 多層反射面構造を有するｌｅｄパッケージ
US9806244B2 (en) Substrate for light emitting device, light emitting device, and manufacturing method of substrate for light emitting device
TWI446593B (zh) 光電半導體組件之製造方法及光電半導體組件
TWI446390B (zh) 電路保護器及其製造方法
KR101022304B1 (ko) 고효율 ｌｅｄ 패키지기판용 베이스 금속 인쇄회로기판 및 그 제조방법
EP1730792A2 (en) Led mounting module, led module, manufacturing method of led mounting module, and manufacturing method of led module
KR20140097322A (ko) 발광 소자 탑재용 배선 기판
JP2010021570A (ja) 基板フレーム、基板フレームストリップ及び表面実装可能な発光性の半導体素子
KR101986855B1 (ko) 발광 부품용 회로와 그 제조 방법
CN102740604A (zh) 制备电子电路绝缘金属基板的方法
JP2010153691A (ja) 電子デバイスの製造方法
KR20090072644A (ko) 고출력 엘이디 패키지 및 그 제조방법
JP4653484B2 (ja) 電気的な基板フレームの製造のための方法、表面実装可能な半導体素子の製造のための方法及び半導体素子の製造のための方法
CN106576433B (zh) 印刷电路板
WO2011037185A1 (ja) 実装用基板、発光体、および実装用基板の製造方法
CN105518883B (zh) 发光装置用基板、发光装置、以及发光装置用基板的制造方法
JP6104946B2 (ja) 発光装置およびその製造方法
KR20130119643A (ko) 전기적으로 절연 고립된 방열 브리지를 가진 방열기판의 구조 및 그 제조 방법
JP2009065219A (ja) 発光装置及びその製造方法
JP2007013027A (ja) 発光素子実装用ホーロー基板、発光素子モジュール、照明装置、表示装置及び交通信号機
JP2010157682A (ja) 電子デバイス
KR100945029B1 (ko) 고효율 발광다이오드 소자용 금속성 인쇄회로기판 및 그 제조방법
KR20050111477A (ko) 발광 다이오드 및 이의 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee