KR20100112405A

KR20100112405A - 전자 장치

Info

Publication number: KR20100112405A
Application number: KR1020090030906A
Authority: KR
Inventors: 신동길; 이슬기
Original assignee: 삼성전자주식회사
Priority date: 2009-04-09
Filing date: 2009-04-09
Publication date: 2010-10-19
Also published as: KR101585211B1; US8427841B2; US20100259912A1

Abstract

전자 장치를 제공한다. 이 전자 장치는 제1 면을 갖는 제1 구조체를 포함한다. 상기 제1 면에 제1 랜드 영역이 제공된다. 상기 제1 랜드 영역은 상기 제1 면에서 장축 및 단축을 갖는다. 상기 제1 면과 마주보는 제2 면을 갖는 제2 구조체가 제공된다. 상기 제2 면에 제2 랜드 영역이 제공된다. 상기 제2 랜드 영역은 상기 제2 면에서 장축 및 단축을 갖는다. 상기 제1 및 제2 구조체들 사이에 개재되며, 상기 제1 및 제2 랜드 영역들과 전기적으로 연결된 연결 구조체가 제공된다. 상기 제1 및 제2 랜드 영역들의 장축들은 서로 다른 방향성을 갖는다.

Description

전자 장치{Electronic device}

본 발명은 전자 장치에 관한 것으로, 특히 반도체 패키지에 관련된 전자 장치에 관한 것이다.

반도체 패키지 분야에서 솔더 볼이 이용되고 있다. 예를 들어, 복수의 반도체 칩들을 솔더 볼을 이용하여 전기적으로 연결시키어 적층형 반도체 패키지를 형성하거나, 솔더 볼을 이용하여 반도체 칩과 회로 기판을 전기적으로 연결하거나, 솔더 볼을 이용하여 반도체 칩이 탑재된 회로 기판을 메인 보드에 실장할 수 있다.

본 발명이 이루고자 하는 과제는 보드 레벨 신뢰성(board level reliability)을 향상시킬 수 있는 연결 구조체를 갖는 전자 장치를 제공하는데 있다.

본 발명의 일 양태에 따르면, 보드 레벨 신뢰성을 향상시킬 수 있는 연결 구조체를 갖는 전자 장치를 제공한다. 이 전자 장치는 제1 면을 갖는 제1 구조체를 포함한다. 상기 제1 면에 제1 랜드 영역이 제공된다. 상기 제1 랜드 영역은 상기 제1 면에서 장축 및 단축을 갖는다. 상기 제1 면과 마주보는 제2 면을 갖는 제2 구조체가 제공된다. 상기 제2 면에 제2 랜드 영역이 제공된다. 상기 제2 랜드 영역은 상기 제2 면에서 장축 및 단축을 갖는다. 상기 제1 및 제2 구조체들 사이에 개재되며, 상기 제1 및 제2 랜드 영역들과 전기적으로 연결된 연결 구조체가 제공된다. 상기 제1 및 제2 랜드 영역들의 장축들은 서로 다른 방향성을 갖는다.

몇몇 실시예들에서, 상기 제1 랜드 영역은 다각형 유형(polygon type) 및 타원형 중 하나이거나, 직선 및 곡선이 조합된 형상일 수 있다.

다른 실시예에서, 상기 제2 랜드 영역은 다각형 유형(polygon type) 및 타원형 중 하나이거나, 직선 및 곡선이 조합된 형상일 수 있다.

또 다른 실시예에서, 상기 제1 랜드 영역의 중심 영역과 상기 제2 랜드 영역의 중심 영역은 상기 연결 구조체를 사이에 두고 수직 선상에 위치할 수 있다.

또 다른 실시예에서, 상기 제1 및 제2 구조체들 중 하나는 반도체 칩을 포함할 수 있다.

또 다른 실시예에서, 상기 연결 구조체는 리플로우된 볼 구조체(reflowed ball structure)일 수 있다.

또 다른 실시예에서, 상기 제1 구조체의 상기 제1 면에 제공되며, 상기 제1 랜드 영역의 장축과 다른 방향성의 장축을 갖는 제3 랜드 영역; 상기 제2 구조체의 상기 제2 면에 제공되며, 상기 제2 랜드 영역의 장축과 다른 방향성의 장축을 갖는 제4 랜드 영역; 상기 제3 랜드 영역과 상기 제4 랜드 영역 사이에 개재된 볼 구조체를 더 포함할 수 있다. 여기서, 상기 제3 및 제4 랜드 영역들의 장축들은 서로 다른 방향성을 가질 수 있다.

본 발명의 다른 양태는 랜드 영역들 중 하나가 장축 및 단축을 갖는 전자 장치를 제공한다. 이 전자 장치는 제1 면을 갖는 제1 구조체를 포함한다. 상기 제1 면에 다각형 또는 원형의 제1 랜드 영역이 제공된다. 상기 제1 면과 마주보는 제2 면을 갖는 제2 구조체가 제공된다. 상기 제2 면에 제2 랜드 영역이 제공된다. 여기서, 상기 제2 랜드 영역은 상기 제2 면에서 장축 및 단축을 갖는다. 상기 제1 및 제2 구조체들 사이에 개재되며, 상기 제1 및 제2 랜드 영역들과 전기적으로 연결된 연결 구조체가 제공된다.

몇몇 실시예들에서, 상기 제1 및 제2 구조체들 중 적어도 하나는 반도체 칩을 포함할 수 있다.

본 발명의 또 다른 양태는 다각형의 랜드 영역들을 갖는 전자 장치를 제공한 다. 이 전자 장치는 제1 면을 갖는 제1 구조체를 포함한다. 상기 제1 면에 제1 다각형 형상의 제1 랜드 영역이 제공된다. 상기 제1 면과 마주보는 제2 면을 갖는 제2 구조체가 제공된다. 상기 제2 구조체의 상기 제2 면에 제2 다각형 형상의 제2 랜드 영역이 제공된다. 상기 제1 및 제2 구조체들 사이에 개재되며, 상기 제1 및 제2 랜드 영역들과 전기적으로 연결된 연결 구조체가 제공된다. 상기 제1 랜드 영역으로부터 상기 제2 랜드 영역 방향으로 수직 연장되어 상기 제2 랜드 영역과 동일 평면상에 위치하는 가상 영역(imaginary region)은 상기 제2 랜드 영역의 변들과 교차하는 가상의 변들을 갖는다.

본 발명의 실시예들에 따르면, 서로 마주보는 제1 및 제2 구조체들과 전기적으로 접속된 연결 구조체가 제공될 수 있다. 상기 연결 구조체는 상기 제1 구조체의 제1 랜드 영역과 접촉하며, 상기 제2 구조체의 제2 랜드 영역과 접촉할 수 있다. 상기 연결 구조체는, 보는 위치에 따라, 아래에서 위로 갈수록 다른 폭을 갖도록 형성할 수 있다. 따라서, 온도 변화 등에 의해 연결 구조체에 스트레스(stress)가 집중적으로 가해지는 부분에, 연결 구조체의 두께가 상대적으로 두꺼운 부분이 위치하도록 상기 연결 구조체를 형성할 수 있다. 그 결과, 보드 레벨 신뢰성(board level reliability)을 향상시킬 수 있는 연결 구조체를 갖는 전자 장치를 제공할 수 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설 명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 1a는 본 발명의 실시예들에 따른 전자 장치를 설명하기 위한 제1 구조체를 나타낸 단면도이고, 도 1b는 본 발명의 실시예들에 따른 전자 장치를 설명하기 위한 제2 구조체를 나타낸 단면도이고, 도 2는 본 발명의 실시예들에 따른 전자 장치를 나타낸 단면도이고, 도 3a 내지 도 4b는 본 발명의 실시예들에 따른 전자 장치를 구성하는 랜드 영역의 종류를 나타낸 평면도들이다. 그리고, 도 5는 본 발명의 일 실시예에 따른 전자 장치를 나타낸 평면도이고, 도 6은 본 발명의 다른 실시에에 따른 전자 장치를 나타낸 평면도이고, 도 7 및 도 8은 본 발명의 실시예들에 따른 전자 장치를 구성하는 연결 구조체들을 나타낸 3차원 도면들이고, 도 9는 본 발명의 또 다른 실시예에 따른 전자 장치를 나타낸 평면도이다.

우선, 본 발명의 실시예들에 따른 전자 장치를 구성하는 주요 구성요소들 중 칩 또는 보드 등과 같은 구조체들의 종류에 대하여 도 1a 및 도 1b를 참조하여 간략히 설명하기로 한다.

도 1a를 참조하면, 제1 구조체(C)는 인쇄회로 기판(printed circuit board; PCB), 반도체 칩이 탑재된 회로 기판 또는 메인 보드 등과 같은 보드 구조체(board structure)이거나, 반도체 칩 등과 같은 칩 구조체(chip structure)일 수 있다. 상기 제1 구조체(C)는 제1 몸체(1) 및 상기 제1 몸체(1)의 어느 한면에 제공된 제1 패드(CP)를 포함할 수 있다.

상기 제1 몸체(1)의 어느 한 면에는 상기 제1 패드(CP) 이외에 복수의 패드들이 제공될 수 있다. 상기 제1 패드(CP)는 도전성 물질, 예를 들어 구리 또는 알루미늄 등과 같은 도전성 물질을 포함할 수 있다.

상기 제1 몸체(1) 상에 상기 제1 패드(CP)를 노출시키는 제1 개구부(3a)를 갖는 절연성의 제1 보호막(3)이 제공될 수 있다. 상기 제1 개구부(3a)는 상기 제1 패드(CP) 상부면의 적어도 일부를 노출시킬 수 있다. 예를 들어, 상기 제1 보호막(3)은 상기 제1 패드(CP)의 측벽 뿐만 아니라, 상기 제1 패드(CP)의 가장자리 부분을 덮을 수 있다. 여기서, 상기 제1 개구부(3a)에 의해 노출된 상기 제1 패드(CP)의 영역은 제1 랜드 영역(CR)으로 정의한다.

도 1b를 참조하면, 제2 구조체(B)는 인쇄회로 기판(printed circuit board; PCB), 반도체 칩이 탑재된 회로 기판 또는 메인 보드 등과 같은 보드 구조체(board structure)이거나, 반도체 칩 등과 같은 칩 구조체(chip structure)일 수 있다. 상기 제2 구조체(B)는 제2 몸체(20) 및 상기 제2 몸체(20)의 어느 한 면에 제공된 제2 패드(BP)를 포함할 수 있다. 상기 제2 몸체(20)의 어느 한 면에는 상기 제2 패드(BP) 이외에 복수의 패드들이 제공될 수 있다. 상기 제2 패드(BP)는 도전성 물 질, 예를 들어 구리 및 알루미늄 등과 같은 도전성 물질을 포함할 수 있다.

상기 제2 몸체(20) 상에 상기 제2 패드(BP)를 노출시키는 제2 개구부(23a)를 갖는 절연성의 제2 보호막(23)이 제공될 수 있다. 상기 제2 개구부(23a)는 상기 제2 패드(BP) 상부면의 적어도 일부를 노출시킬 수 있다. 상기 제2 보호막(23)의 상기 제2 개구부(23a)는 상기 제2 패드(BP)의 상부면 뿐만 아니라, 상기 제2 패드(BP)의 측벽까지 노출시킬 수도 있다. 여기서, 상기 제2 개구부(23a)에 의해 노출된 상기 제2 패드(BP)의 상부면은 제2 랜드 영역(CR)으로 정의한다.

본 실시예들에서 제공하는 전자 장치는 두 개의 기판 구조체들, 예를 들어 보드 구조체와 칩 구조체를 연결 구조체를 이용하여 전기적으로 연결함으로써 형성할 수 있다. 여기서, 보드 구조체는 반도체 칩을 탑재하기 위한 인쇄회로기판, 반도체 칩이 탑재된 회로 기판, 메인 보드 또는 마더 보드 등일 수 있다. 그리고, 상기 칩 구조체는 반도체 칩을 포함하는 구조체일 수 있다. 상기 기판 구조체들에서, 상기 연결 구조체와 전기적으로 접속하는 부분을 랜드 영역이라고 정의한다. 이하에서, 본 실시예에서 전자 장치에 대하여 도 2를 참조하여 보다 구체적으로 설명하기로 한다.

도 2를 참조하면, 도 1a에서 설명한 상기 제1 구조체(C)와 도 1b에서 설명한 상기 제2 구조체(B)를 연결 구조체(BC)를 이용하여 전기적으로 연결시킬 수 있다. 상기 연결 구조체(BC)는 상기 제1 구조체(C)의 제1 면(S1)에 제공된 제1 랜드 영역(CR)과, 상기 제2 구조체(B)의 제2 면(S2)에 제공된 제2 랜드 영역(BR)에 전기적으로 접속될 수 있다. 따라서, 상기 연결 구조체(BC)에 의해 연결된 상기 제1 및 제2 구조체들(C, B)을 포함하는 전자 장치(E)를 제공할 수 있다.

상기 연결 구조체(BC)는 리플로우된 볼 구조체일 수 있다. 예를 들어, 상기 제1 랜드 영역(CR) 상에 솔더 볼을 형성하고, 상기 솔더 볼이 형성된 상기 제1 구조체(C)와 상기 제2 구조체(B)를 접촉시키면서 상기 솔더 볼을 리플로우(reflow) 시키어 상기 제1 랜드 영역(CR)과 상기 제2 랜드 영역(BR)을 전기적으로 연결하는 리플로우된 볼 구조체(BC)를 형성할 수 있다. 즉, 솔더 볼 접합 공정을 이용하여 상기 연결 구조체(BC)를 형성할 수 있다.

본 실시예에서, 도 1a 및 도 1b에서의 상기 제1 및 제2 구조체들(C, B)을 결합시킨 예를 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 복수의 반도체 칩들을 적층시킨 적층형 반도체 패키지를 형성하기 위한 수단으로써 본 발명의 사상을 이용하거나, 하나의 보드 상에 하나 또는 복수의 반도체 칩을 실장하기 위한 수단으로써 본 발명의 사상을 이용할 수도 있다.

본 실시예에서, 상기 연결 구조체(BC)의 형상은 상기 연결 구조체(BC)와 접촉하고 있는 상기 제1 및 제2 랜드 영역들(CR, BR)의 모양 및/또는 크기 의해 결정될 수 있다. 상기 제1 및 제2 랜드 영역들(CR, BR) 중 적어도 하나는 장축 및 단축을 갖는 형상일 수 있다. 또한, 상기 제1 및 제2 랜드 영역들(CR, BR)은 모양, 장축의 방향성 및 크기 중 적어도 하나가 서로 다를 수 있다. 예를 들어, 상기 제1 및 제2 랜드 영역들(CR, BR) 중 적어도 하나는 장축 및 단축을 갖는 다각형(polygon) 또는 타원형이거나, 또는 직선과 곡선이 조합된 형태일 수 있다. 상기 장축의 길이 및 상기 단축의 길이 비율은 대략 10대 1 내지 대략 10대 9 정도 일 수 있다. 예를 들어, 상기 장축의 길이 및 상기 단축의 길이 비율이 약 2대 1 이 되도록 랜드 영역을 형성할 수 있다. 이와 같이, 장축 및 단축을 갖는 모양의 랜드 영역의 종류에 대하여 도 3a 내지 도 3f를 참조하여 설명하기로 한다.

도 3a를 참조하면, 장축(a1) 및 단축(b1)을 갖는 사각형 유형(quadrangle type)의 랜드 영역(RP1)이 제공될 수 있다. 예를 들어, 상기 사각형 유형의 랜드 영역(RP1)은 직사각형 모양일 수 있다. 그리고, 상기 직사각형의 세로 길이는 가로 길이에 비하여 약 10% 내지 약 90%의 크기로 형성될 수 있다.

도 3b를 참조하면, 장축(a2) 및 단축(b2)을 갖는 타원형 유형의 랜드 영역(RP2)이 제공될 수 있다.

도 3c 및 도 3d를 참조하면, 곡선 및 직선이 조합된 랜드 영역이 제공될 수 있다. 예를 들어, 서로 이격된 두 개의 직선들과, 상기 직선들의 양 끝부분을 이어주며 서로 마주보는 반원 형태의 곡선들로 이루어진 랜드 영역이 제공될 수 있다. 여기서, 반원 형태의 곡선들은 바깥쪽으로 볼록한 형상일 수 있다. 이러한 랜드 영역은 도 3c에 도시된 바와 같이, 서로 이격된 직선의 변들이 단축(b3) 선상에 위치하고, 상기 직선의 변들을 이어주는 곡선의 변들이 장축(a3) 선상에 위치하는 형태의 랜드 영역(RP3)일 수 있다. 이와는 달리, 도 3d에 도시된 바와 같이, 서로 이격된 직선의 변들이 장축(a4) 선상에 위치하고, 상기 직선의 변들을 이어주는 곡선의 변들이 단축(b4) 선상에 위치하는 랜드 영역(RP4)일 수 있다.

도 3e 및 도 3f를 참조하면, 육각형 유형의 랜드 영역이 제공될 수 있다. 예를 들어, 도 3e에 도시된 바와 같이, 장축(a5) 선상에 두 개의 꼭지점들이 위치하 고, 단축(b5) 선상에 직선의 두개의 변들이 위치하는 육각형 유형의 랜드 영역(RP5)이 제공될 수 있다. 이와는 달리, 도 3f에 도시된 바와 같이, 단축(b6) 선상에 두 개의 꼭지점들이 위치하고, 장축(a6) 선상에 직선의 두 개의 변들이 위치하는 육각형 유형의 랜드 영역(RP6)이 제공될 수 있다.

한편, 상기 연결 구조체(BC)를 사이에 두고 서로 이격된 상기 제1 및 제2 랜딩 영역들(CR, BR) 중 하나는 장축 및 단축을 갖는 형상이고, 다른 하나는 정다각형 또는 원형일 수 있다. 예를 들어, 상기 제1 및 제2 랜드 영역들(CR, BR) 중 하나는 도 3a 내지 도 3f에서 설명한 랜드 영역들(RP1, RP2, RP3, RP4, RP5, RP6) 중 하나의 랜드 영역이고, 다른 하나는 도 4a에서와 같이 가로 길이(W1)와 세로 길이(W2)가 같은 정사각형의 랜드영역(RP7)이거나, 도 4b에서와 같이 반지름의 크기가 "r" 인 원형의 랜드 영역(RP8)일 수 있다.

따라서, 도 3a 내지 도 3f에서 설명한 것과 같은 랜딩 영역들(RP1, RP2, RP3, RP4, RP5, RP6) 중 어느 하나의 랜드 영역을 갖는 칩 또는 보드 구조체와 도 3a 내지 도 4b에서 설명한 것과 같은 랜드 영역들(RP1, RP2, RP3, RP4, RP5, RP6, RP7, RP8) 중 어느 하나의 랜드 영역을 갖는 칩 또는 보드 구조체가 제공될 수 있다. 이러한 구조체들은 연결 구조체(BC)를 이용하여 전기적으로 연결할 수 있다.

앞에서, 상기 연결 구조체(BC)의 형상은 상기 연결 구조체(BC)와 접촉하고 있는 상기 제1 및 제2 랜드 영역들(CR, BR)에 의해 결정되고, 상기 제1 및 제2 랜드 영역들(CR, BR)은 모양, 장축의 방향성 및 크기 중 적어도 하나가 서로 다를 수 있다고 설명한 바 있다. 이하에서, 상기 제1 및 제2 랜드 영역들(CR, BR)의 배치 형태 또는 모양 등에 대하여 보다 이해하기 쉽게 도 5 및 도 6을 참조하여 설명하기로 한다. 여기서, 도 5 및 도 6은 연결 구조체(BC)에 의해 서로 전기적으로 연결되는 상기 제1 및 제2 랜드 영역들(CR, BR)이 어떠한 형태로 배치되는 지에 대하여 설명하기 위한 도면으로써, 본 발명의 기술적 사상을 이해하기 쉽고 도면이 복잡해지는 것을 방지하기 위하여 연결 구조체 및 배선 등과 같은 요소들은 도시하지 않는다. 그리고, 본 발명을 보다 이해하기 쉽게 하기 위하여, 연결 구조체에 의해 연결되는 상기 제1 및 제2 구조체들 중 하나를 보드 구조체라 하고, 다른 하나를 칩 구조체로 언급하기로 한다. 그리고, 보드 구조체에 제공된 랜드 영역은 보드 랜드 영역이라고 언급하며, 칩 구조체에 제공되는 랜드 영역을 칩 랜드 영역이라고 언급하기로 한다. 또한, 상기 보드 랜드 영역과 상기 칩 랜드 영역 사이의 관계에 대하여 설명할 때, 상기 보드 랜드 영역과 상기 칩 랜드 영역은 동일 평면상에 위치하는 것으로 가정하고 설명하기로 한다. 다시 말하면, 상기 보드 랜드 영역으로부터 상기 칩 랜드 영역 방향으로 수직 연장되어 상기 칩 랜드 영역과 동일 평면 상에 있는 가상 영역을 설정하고, 이러한 가상 영역에 상기 보드 랜드 영역이 위치하는 것으로 가정하여, 상기 보드 랜드 영역과 상기 칩 랜드 영역 사이의 관계를 설명하기로 한다. 한편, 상기 칩 랜드 영역의 중심 영역과 상기 보드 랜드 영역의 중심 영역은 상기 연결 구조체를 사이에 두고 수직 선상에 위치할 수 있다. 다시 말하면, 상기 칩 랜드 영역과 상기 보드 랜드 영역이 동일 평면상에 있다고 가정할 때, 상기 칩 랜드 영역과 상기 보드 랜드 영역의 중심 영역들은 공정의 허용 오차 범위 내에서 일치할 수 있다.

도 5를 참조하면, 제1 보드 구조체(B1)와 제1 칩 구조체(C1)는 서로 마주보도록 제공될 수 있다. 그리고, 상기 제1 칩 구조체(C1)와 마주보는 상기 제1 보드 구조체(B1)의 면에 제1 보드 랜드 영역(BR1)이 제공될 수 있다. 이와 마찬가지로, 상기 제1 보드 구조체(B1)와 마주보는 상기 제1 칩 구조체(C1)의 면에 제1 칩 랜드 영역(CR1)이 제공될 수 있다. 상기 제1 보드 랜드 영역(BR1)과 상기 제1 칩 랜드 영역(CR1) 사이에 도 2에서 설명한 것과 같은 연결 구조체(도 2의 BC)가 개재될 수 있다. 따라서, 연결 구조체에 의해 결합된 상기 제1 칩 구조체(C1) 및 상기 제1 보드 구조체(B1)를 포함하는 제1 전자 장치(E1)가 제공될 수 있다.

상기 제1 보드 랜드 영역(BR1)과 상기 제1 칩 랜드 영역(CR1)은 공통적으로 도 3a에서 설명한 것과 같이 장축 및 단축을 갖는 직사각형들일 수 있다. 그렇지만, 제1 보드 구조체(B1)와 제1 칩 구조체(C1)가 연결 구조체에 의해 결합된 상태에서의 상기 제1 보드 랜드 영역(BR1)과 상기 제1 칩 랜드 영역(CR1)은 장축의 방향성이 서로 다른 직사각형들 일 수 있다. 예를 들어, 상기 제1 보드 랜드 영역(BR1)의 장축(BL1)과 상기 제1 칩 랜드 영역(CR1)의 장축(CL1)은 0°가 아닌 소정의 각도 (θ1)로 교차할 수 있다. 예를 들어, 상기 제1 칩 랜드 영역(CR1)은 상기 제1 보드 랜드 영역(BR1)의 장축(BL1)을 기준으로 하여 약 5° 내지 약 175°의 각도(θ1)로 기울어진 장축(CL1)을 갖도록 제공될 수 있다.

본 실시예에서, 상기 제1 보드 랜드 영역(BR1) 및 상기 제1 칩 랜드 영역(CR1)의 형상을 도 3a에서와 같은 직사각형의 랜드 영역(RP1)으로 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 상기 제1 보드 랜드 영역(BR1)을 도 3a 내지 도 3f에서 설명한 것과 같은 랜딩 영역들(RP1, RP2, RP3, RP4, RP5, RP6) 중 하나로 형성하고, 상기 제1 칩 랜드 영역(CR1)을 도 3a 내지 도 3f에서 설명한 것과 같은 랜딩 영역들(RP1, RP2, RP3, RP4, RP5, RP6) 중 하나로 형성하면서, 상기 제1 보드 랜드 영역(BR1)을 상기 제1 칩 랜드 영역(CR1)과 다른 형상 또는 형태를 갖도록 형성할 수 있다.

도 6을 참조하면, 제2 보드 구조체(B2)와 제2 칩 구조체(C2)는 서로 마주보도록 제공될 수 있다. 그리고, 상기 제2 칩 구조체(C2)와 마주보는 상기 제2 보드 구조체(B2)의 면에 제2 보드 랜드 영역(BR2)이 제공될 수 있다. 이와 마찬가지로, 상기 제2 보드 구조체(B2)와 마주보는 상기 제2 칩 구조체(C2)의 면에 제2 칩 랜드 영역(CR2)이 제공될 수 있다. 상기 제2 보드 랜드 영역(BR2)과 상기 제2 칩 랜드 영역(CR2) 사이에 도 2에서 설명한 것과 같은 연결 구조체(도 2의 BC)가 개재될 수 있다. 따라서, 연결 구조체에 의해 결합된 상기 제2 칩 구조체(C2) 및 상기 제2 보드 구조체(B2)를 포함하는 제2 전자 장치(E2)가 제공될 수 있다.

상기 연결 구조체(도 2의 BC)의 한쪽 끝부분에 접촉하는 상기 제2 보드 랜드 영역(BR2)과 상기 연결 구조체(도 2의 BC)의 다른쪽 끝부분에 접촉하는 상기 제2 칩 랜드 영역(CR2)은 그 형상이 서로 다를 수 있다. 예를 들어, 상기 제2 보드 랜드 영역(BR2)을 도 3a 내지 도 3f에서 설명한 것과 같이 장축 및 단축을 갖는 랜드 영역들(RP1, RP2, RP3, RP4, RP5, RP6) 중 하나로 형성하고, 상기 제2 칩 랜드 영역(CR2)을 도 4a 및 도 4b에서 설명한 것과 같은 정다각형 또는 원형의 랜드 영역들(RP7, RP8) 중 하나로 형성할 수 있다. 이와는 달리, 상기 제2 보드 랜드 영 역(BR2)을 도 4a 및 도 4b에서 설명한 것과 같은 정다각형 또는 원형의 랜드 영역들(RP7, RP8) 중 하나로 형성하고, 상기 제2 칩 랜드 영역(CR2)을 도 3a 내지 도 3f에서 설명한 것과 같이 장축 및 단축을 갖는 랜드 영역들(RP1, RP2, RP3, RP4, RP5, RP6) 중 하나로 형성할 수 있다. 도 6에서는 예시적으로, 상기 제2 보드 랜드 영역(BR2)을 도 4a에서 설명한 정다각형, 예를 들어 정사각형으로 형성하고, 상기 제2 칩 랜드 영역(CR2)을 도 3a에서 설명한 직사각형으로 형성하는 것을 도시하고 있다.

상기 제2 칩 랜드 영역(CR2)의 장축(CL2)과 만나는 정사각형의 상기 제2 보드 랜드 영역(BR2)의 변들은 0°가 아닌 소정의 각도(θ2)로 교차할 수 있다. 또한, 상기 제2 칩 랜드 영역(CR2)의 변들과 만나는 상기 제2 보드 랜드 영역(BR2)의 변들은 0°가 아닌 소정의 각도(θ3)로 교차할 수 있다.

한편, 상기 제2 보드 랜드 영역(BR2)과 상기 제2 칩 랜드 영역(CR2)은 정사각형들로 형성할 수 있다. 이때, 상기 제2 보드 랜드 영역(BR2)의 변들과 상기 제2 칩 랜드 영역(CR2)의 변들은 0°가 아닌 소정의 각도로 교차할 수 있다.

다음으로, 본 발명의 사상을 이해하기 쉽게 하기 위하여, 도 7 및 도 8을 참조하여 연결 구조체들의 형상에 대하여 설명하기로 한다.

도 7은 가로와 세로의 비율이 약2:1인 직사각형의 랜드 영역들(PD1, PD2) 사이에 형성된 연결 구조체(BC1)를 3차원적으로 도시하고 있다. 여기서, 상기 랜드 영역들(PD1, PD2)이 동일 평면상에 있다고 가정할 때, 상기 랜드 영역들(PD1, PD2) 의 장축들은 약 90°의 각도로 교차하고 있다. 도 7에 도시된 바와 같이, 상기 연결 구조체(BC1)는 위치에 따라 폭이 달라질 수 있다. 예를 들어, 하나의 랜드 영역(PD1)의 가로 변으로부터 다른 하나의 랜드 영역(PD2)의 세로 변으로까지 이어진 상기 연결 구조체(BC1)의 폭은 점점 감소할 수 있다. 즉, 상기 랜드 영역들(PD1, PD2)의 장축들이 서로 교차하는 방향성을 갖기 때문에, 도 7에 도시된 바와 같이, 상기 연결 구조체(BC1)의 폭은 보는 방향에 따라 변화할 수 있다.

도 8은 타원형의 랜드 영역(PD4)과 원형의 랜드 영역(PD2) 사이에 형성된 볼 구조체(BC2)를 3차원적으로 도시하고 있다. 상기 타원형의 랜드 영역(PD4)과 상기 원형의 랜드 영역(PD2) 사이에 형성된 상기 연결 구조체(BC2)의 폭 역시 상기 타원형의 랜드 영역(PD4)의 크기에 의해 결정될 수 있다.

다음으로, 도 9를 참조하여 본 발명의 또 다른 실시예에 따른 전자 장치에 대하여 설명하기로 한다.

도 9를 참조하면, 하부 구조체(B3)와 상부 구조체(C3)는 서로 마주보도록 제공될 수 있다. 상기 하부 구조체(B3)는 칩 구조체 또는 보드 구조체일 수 있고, 상기 상부 구조체(C3)는 칩 구조체일 수 있다. 상기 상부 구조체(C3)와 마주보는 상기 상부 구조체(B3)의 면에 복수의 하부 랜드 영역들이 제공될 수 있다. 이와 마찬가지로, 상기 하부 구조체(B3)와 마주보는 상기 상부 구조체(C3)의 면에 복수의 상부 랜드 영역들이 제공될 수 있다. 상기 상부 랜드 영역들은 상기 하부 랜드 영역들에 대응하는 위치에 형성되며, 상기 상부 랜드 영역들과, 상기 하부 랜드 영역들 은 도 4, 도 7 및 도 8에서의 연결 구조체(BC, BC1, BC2)와 실질적으로 동일한 방법으로 형성된 연결 구조체에 의해 전기적으로 연결될 수 있다. 따라서, 연결 구조체에 의해 전기적으로 연결된 상기 하부 구조체(B3) 및 상기 상부 구조체(C3)를 포함하는 전자 장치(E3)가 제공될 수 있다.

몇몇 실시예에서, 상기 상부 랜드 영역들은 서로 다른 크기 또는 다른 모양일 수 있다. 또한, 상기 하부 랜드 영역들은 서로 다른 크기 또는 다른 모양일 수 있다.

다른 실시예에서, 상기 상부 랜드 영역들은 제1 내지 제3 상부 랜드 영역들(CRR1, CRR2, CRR3)을 포함할 수 있고, 상기 하부 랜드 영역들은 제1 내지 제3 하부 랜드 영역들(BRR1, BRR2, BRR3)을 포함할 수 있다. 서로 수직한 X축 및 Y축의 좌표를 기준으로 하였을 때, 연결 구조체들에 의해 결합된 상기 하부 및 상부 구조체들(C3, B3)에서, 상기 제1 내지 제3 하부 랜드 영역들(BRR1, BRR2, BRR3)의 장축들은 서로 다른 방향성을 가질 수 있다. 예를 들어, 상기 제1 하부 랜드 영역(BRR1)의 장축(BRL1)은 상기 X축을 기준으로 하여 제1각도(α1 ) 만큼 기울어지고, 상기 제2 하부 랜드 영역(BRR)의 장축(BRL2)은 상기 X축을 기준으로 하여 제1각도(α1 ) 와 다른 제2 각도(α2) 만큼 기울어지고, 상기 제3 하부 랜드 영역(RRR3)의 장축(BRL3)은 상기 X축을 기준으로 하여 제1 각도(α1 ) 및 상기 제2 각도(α2)와 다른 제3 각도(α3) 만큼 기울어질 수 있다. 이와 마찬가지로, 상기 제1 내지 제3 상부 랜드 영역들(CRR1, CRR2, CRR3)의 장축들(CRL1, CRL2, CRL3)은 서로 다른 방향성을 가질 수 있다. 또한, 상기 제1 내지 제3 상부 랜드 영역 들(CRR1, CRR2, CRR3)과 상기 제1 내지 제3 하부 랜드 영역들(BRR1, BRR2, BRR3) 중에서, 연결 구조체에 의해 전기적으로 연결된 임의의 두 개의 랜드 영역들은 서로 다른 방향성의 장축들을 가질 수 있다.

상기 하부 및 상부 구조체들(C3, B3)은 온도 변화에 의해 열 팽창하는 정도가 다를 수 있다. 즉, 상기 하부 및 상부 구조체들(C3, B3)의 열 팽창 계수가 다를 수 있다. 본 실시예에서와 같이, 상기 하부 랜드 영역들(CRR1, CRR2, CRR3)을 서로 다른 방향성의 장축들을 갖도록 형성하고, 상기 상부 랜드 영역들(BRR1, BRR2, BRR3)을 서로 다른 방향성의 장축들을 갖도록 형성함으로써, 상기 하부 및 상부 구조체들(C3, B3)이 서로 다른 크기로 열 팽창하더라도, 상기 하부 및 상부 랜드 영역들(CRR1, CRR2, CRR3, BRR1, BRR2, BRR3) 사이에 개재된 연결 구조체들에 가해지는 스트레스를 효과적으로 분산시킬 수 있다.

도 1a는 본 발명의 실시예들에 따른 전자 장치를 설명하기 위한 제1 구조체를 나타낸 단면도이다.

도 1b는 본 발명의 실시예들에 따른 전자 장치를 설명하기 위한 제2 구조체를 나타낸 단면도이다.

도 2는 본 발명의 실시예들에 따른 전자 장치를 나타낸 단면도이다.

도 3a 내지 도 4b는 본 발명의 실시예들에 따른 전자 장치를 구성하는 랜드 영역의 종류를 나타낸 평면도들이다.

도 5는 본 발명의 일 실시예에 따른 전자 장치를 나타낸 평면도이다.

도 6은 본 발명의 다른 실시에에 따른 전자 장치를 나타낸 평면도이다.

도 7 및 도 8은 본 발명의 실시예들에 따른 전자 장치를 구성하는 연결 구조체들을 나타낸 3차원 도면들이다.

도 9는 본 발명의 또 다른 실시예에 따른 전자 장치를 나타낸 평면도이다.

Claims

제1 면을 갖는 제1 구조체;

상기 제1 면에 제공되며, 상기 제1 면에서 장축 및 단축을 갖는 제1 랜드 영역;

상기 제1 면과 마주보는 제2 면을 갖는 제2 구조체;

상기 제2 면에 제공되며, 상기 제2 면에서 장축 및 단축을 갖는 제2 랜드 영역; 및

상기 제1 및 제2 구조체들 사이에 개재되며, 상기 제1 및 제2 랜드 영역들과 전기적으로 연결된 연결 구조체를 포함하되,

상기 제1 및 제2 랜드 영역들의 장축들은 서로 다른 방향성을 갖는 전자 장치.
제 1 항에 있어서,

상기 제1 랜드 영역은 다각형 유형(polygon type) 및 타원형 중 하나이거나, 직선 및 곡선이 조합된 형상인 전자 장치.
제 1 항에 있어서,

상기 제2 랜드 영역은 다각형 유형(polygon type) 및 타원형 중 하나이거나, 직선 및 곡선이 조합된 형상인 전자 장치.
제 1 항에 있어서,

상기 제1 랜드 영역의 중심 영역과 상기 제2 랜드 영역의 중심 영역은 상기 연결 구조체를 사이에 두고 수직 선상에 위치하는 전자 장치.
제 1 항에 있어서,

상기 제1 및 제2 구조체들 중 적어도 하나는 반도체 칩을 포함하는 전자 장치.
제 1 항에 있어서,

상기 연결 구조체는 리플로우된 볼 구조체(reflowed ball structure)인 전자 장치.
제 1 항에 있어서,

상기 제1 구조체의 상기 제1 면에 제공되며, 상기 제1 랜드 영역의 장축과 다른 방향성의 장축을 갖는 제3 랜드 영역;

상기 제2 구조체의 상기 제2 면에 제공되며, 상기 제2 랜드 영역의 장축과 다른 방향성의 장축을 갖는 제4 랜드 영역;

상기 제3 랜드 영역과 상기 제4 랜드 영역 사이에 개재된 볼 구조체를 더 포함하되,

상기 제3 및 제4 랜드 영역들의 장축들은 서로 다른 방향성을 갖는 전자 장치.
제1 면을 갖는 제1 구조체;

상기 제1 면에 제공되며, 상기 제1 면에서 다각형 또는 원형의 제1 랜드 영역;

상기 제1 면과 마주보는 제2 면을 갖는 제2 구조체;

상기 제2 면에 제공되며, 상기 제2 면에서 장축 및 단축을 갖는 제2 랜드 영역; 및

상기 제1 및 제2 구조체들 사이에 개재되며, 상기 제1 및 제2 랜드 영역들과 전기적으로 연결된 연결 구조체를 포함하는 전자 장치.
제 1 항에 있어서,

상기 제1 및 제2 구조체들 중 적어도 하나는 반도체 칩을 포함하는 전자 장치.
제1 면을 갖는 제1 구조체;

상기 제1 면에 제공되며, 제1 다각형 형상의 제1 랜드 영역;

상기 제1 면과 마주보는 제2 면을 갖는 제2 구조체;

상기 제2 면에 제공되며, 제2 다각형 형상의 제2 랜드 영역; 및

상기 제1 및 제2 구조체들 사이에 개재되며, 상기 제1 및 제2 랜드 영역들과 전기적으로 연결된 연결 구조체를 포함하되,

상기 제1 랜드 영역으로부터 상기 제2 랜드 영역 방향으로 수직 연장되어 상기 제2 랜드 영역과 동일 평면상에 위치하는 가상 영역(imaginary region)은 상기 제2 랜드 영역의 변들과 교차하는 가상의 변들을 갖는 전자 장치.