KR20100103147A - 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법 - Google Patents

반도체 메모리 장치의 리프레쉬 제어 회로 및 방법 Download PDF

Info

Publication number
KR20100103147A
KR20100103147A KR1020090021610A KR20090021610A KR20100103147A KR 20100103147 A KR20100103147 A KR 20100103147A KR 1020090021610 A KR1020090021610 A KR 1020090021610A KR 20090021610 A KR20090021610 A KR 20090021610A KR 20100103147 A KR20100103147 A KR 20100103147A
Authority
KR
South Korea
Prior art keywords
signal
oscillation signal
temperature
temperature state
room temperature
Prior art date
Application number
KR1020090021610A
Other languages
English (en)
Other versions
KR101053522B1 (ko
Inventor
정원경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090021610A priority Critical patent/KR101053522B1/ko
Priority to US12/651,043 priority patent/US8169846B2/en
Publication of KR20100103147A publication Critical patent/KR20100103147A/ko
Application granted granted Critical
Publication of KR101053522B1 publication Critical patent/KR101053522B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명의 반도체 메모리 장치의 리프레쉬 제어 회로는, 고온 상태 신호 및 저온 상태 신호에 응답하여 실온 발진 신호와 극한 온도 발진 신호를 생성하는 가변 발진부; 상기 고온 상태 신호 및 상기 저온 상태 신호에 응답하여 상기 실온 발진 신호와 상기 극한 온도 발진 신호를 선택적으로 가변 발진 신호로서 출력하는 주기 선택부; 상기 가변 발진 신호와 고정 발진 신호에 응답하여 리프레쉬 신호를 생성하는 리프레쉬 신호 생성부; 및 상기 실온 발진 신호와 상기 고정 발진 신호에 응답하여 현재 온도 상태를 판별하여 상기 고온 상태 신호 및 상기 저온 상태 신호를 생성하는 온도 상태 판별부;를 포함한다.
반도체 메모리 장치, 리프레쉬 주기, 온도 상태

Description

반도체 메모리 장치의 리프레쉬 제어 회로 및 방법{Circuit and Method Controlling Refresh in Semiconductor Memory Apparatus}
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는 리프레쉬 주기를 제어하는 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법에 관한 것이다.
일반적으로 DRAM(Dynamic Random Access Memory)과 같은 반도체 메모리 장치는 하나의 트랜지스터와 하나의 캐패시터로 구성되는 수많은 메모리 셀을 구비하며, 각각의 메모리 셀에 저장되는 데이터가 휘발성이라는 특징을 가지고 있다. 따라서 반도체 메모리의 각각의 셀에서 누설 전류가 발생함으로 인해 각각의 셀 캐패시터가 가지고 있어야 하는 논리 데이터를 손실하는 것을 방지하기 위해, 주기적으로 각각의 셀에 데이터를 재기입함으로써 각각의 셀이 보유하는 논리 데이터를 유지할 수 있도록 해 주는 리프레쉬 동작이 필요하게 된다.
반도체 메모리 장치는 리프레쉬 동작을 제어하기 위해 리프레쉬 제어 회로를 구비하며, 리프레쉬 제어 회로는 리프레쉬 동작시 기 설정된 주기를 가지고 주기적으로 토글(Toggle)하는 리프레쉬 신호를 생성한다. 일반적으로 반도체 메모리 장치에 구비되는 메모리 셀들은, 온도가 높아질수록 셀 트랜지스터의 문턱 전압이 낮아 짐에 따라 데이터 입출력이 원활하게 수행되는 대신 데이터 보존이 용이하지 않고, 온도가 낮아질수록 셀 트랜지스터의 문턱 전압이 높아짐에 따라 데이터 보존이 용이한 대신 데이터 입출력이 원활하게 수행되지 않는다는 특징을 갖는다. 따라서, 종래의 리프레쉬 제어 회로는 온도가 높아질수록 리프레쉬 신호의 인에이블 주기를 짧게 하고, 온도가 낮아질수록 리프레쉬 신호의 인에이블 주기를 길게 하는 기술을 도입하였다.
그러나, 종래의 반도체 메모리 장치의 리프레쉬 제어 회로는, 실온(통상적으로, 0℃ ~ 100℃) 상황만을 고려한 구성을 갖추고 있었다. 즉, 실온 상황에서는 선형적으로 리프레쉬 신호의 인에이블 주기가 변화될 수 있었으나, 저온(통상적으로, 0℃ 미만) 상황 또는 고온(통상적으로, 100℃ 이상) 상황에서는 리프레쉬 신호의 인에이블 주기가 기 설정된 임의의 주기로 각각 고정되는 형태로 구성되었다. 통상적으로 종래의 리프레쉬 제어 회로는 저온 상황 또는 고온 상황에서 리프레쉬 신호의 인에이블 주기를 짧게 하는 형태로 고정시켰는데, 이에 따라 실제 반도체 메모리 장치가 저온 상황 또는 고온 상황에 놓이는 경우, 필요보다 짧은 리프레쉬 동작 주기로 인해 불가피하게 전류 손실이 발생하였다.
상술한 바와 같이, 종래의 반도체 메모리 장치의 리프레쉬 제어 회로는 실온 이외의 상황에서 선형적으로 리프레쉬 동작 주기를 제어하지 못하였으며, 이에 따라 전력 효율이 저하된다는 문제점을 가지고 있었다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 온도 상태에 따라 보다 정밀하게 변화하는 주기를 갖는 리프레쉬 신호를 생성하는 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법을 제공하는 데에 그 기술적 과제가 있다.
또한 본 발명은 온도 변화에 따른 전류 손실을 감소시켜 전력 효율을 향상시키는 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법을 제공하는 데에 다른 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 메모리 장치의 리프레쉬 제어 회로는, 고온 상태 신호 및 저온 상태 신호에 응답하여 실온 발진 신호와 극한 온도 발진 신호를 생성하는 가변 발진부; 상기 고온 상태 신호 및 상기 저온 상태 신호에 응답하여 상기 실온 발진 신호와 상기 극한 온도 발진 신호를 선택적으로 가변 발진 신호로서 출력하는 주기 선택부; 상기 가변 발진 신호와 고정 발진 신호에 응답하여 리프레쉬 신호를 생성하는 리프레쉬 신호 생성부; 및 상기 실온 발진 신호와 상기 고정 발진 신호에 응답하여 현재 온도 상태를 판별하여 상기 고온 상태 신호 및 상기 저온 상태 신호를 생성하는 온도 상태 판별부;를 포함한다.
또한 본 발명의 일 실시예에 따른 반도체 메모리 장치의 리프레쉬 제어 방법은, a) 현재 온도가 실온 상태인지 극한 온도 상태인지를 판별하는 단계; b) 현재 의 온도가 극한 온도 상태임이 판별되면, 선형적인 주기 변화를 갖는 극한 온도 발진 신호를 발진시키는 단계; 및 c) 상기 극한 온도 발진 신호와 고정 발진 신호를 이용하여 리프레쉬 신호를 생성하는 단계;를 포함한다.
본 발명의 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법은, 현재 온도가 극한 온도 상태인 경우에도, 온도 변화에 대해 선형적으로 주기가 변화하는 발진 신호를 이용하여 리프레쉬 신호를 생성함으로써, 극한 온도 상태에서도 정밀하게 조정되는 주기를 갖는 리프레쉬 신호를 생성하는 효과를 창출한다.
아울러, 본 발명의 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법은, 극한의 온도 상태에서도 가변적인 리프레쉬 주기를 확보함으로써, 전류 손실을 억제하여 전력 효율을 향상시키는 효과를 창출한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 리프레쉬 제어 회로의 구성을 나타낸 블록도이다.
도시한 바와 같이, 본 발명의 일 실시예에 따른 반도체 메모리 장치의 리프레쉬 제어 회로는, 고온 상태 신호(htem) 및 저온 상태 신호(ctem)에 응답하여 실온 발진 신호(rtosc)와 극한 온도 발진 신호(ltosc)를 생성하는 가변 발진부(10); 상기 고온 상태 신호(htem) 및 상기 저온 상태 신호(ctem)에 응답하여 상기 실온 발진 신호(rtosc)와 상기 극한 온도 발진 신호(ltosc)를 선택적으로 가변 발진 신호(vrosc)로서 출력하는 주기 선택부(20); 고정 발진 신호(fxosc)를 생성하는 고정 발진부(30); 상기 가변 발진 신호(vrosc)와 상기 고정 발진 신호(fxosc)에 응답하여 리프레쉬 신호(rfsh)를 생성하는 리프레쉬 신호 생성부(40); 및 상기 실온 발진 신호(rtosc)와 상기 고정 발진 신호(fxosc)에 응답하여 현재 온도 상태를 판별하여 상기 고온 상태 신호(htem) 및 상기 저온 상태 신호(ctem)를 생성하는 온도 상태 판별부(50);를 포함한다.
여기에서, 상기 실온 발진 신호(rtosc)와 상기 고정 발진 신호(fxosc)는 종래의 반도체 메모리 장치의 리프레쉬 제어 회로에서도 생성되던 신호들로서, 상기 실온 발진 신호(rtosc)는 실온 상태에서의 온도 변화에 따라 선형적인 주기 변화를 갖는 신호이고, 상기 고정 발진 신호(fxosc)는 온도 변화에 무관하게 지속적으로 일정한 주기로 토글하는 신호이다.
상기 온도 상태 판별부(50)는 상기 고정 발진 신호(fxosc)의 주기를 기준으로 하여 상기 실온 발진 신호(rtosc)의 주기 변화를 감지하고, 그 결과에 따라 현재의 온도가 실온 상태인지 극한 온도 상태인지를 판별할 수 있다. 상기 온도 상태 판별부(50)는 현재의 온도가 실온 상태를 초과하는 고온 상태(통상적으로, 100℃ 이상)임이 판별되면 상기 고온 상태 신호(htem)를 인에이블 시키고, 현재의 온도가 실온 상태보다 낮은 저온 상태(통상적으로, 0℃ 미만)임이 판별되면 상기 저온 상태 신호(ctem)를 인에이블 시킨다. 이처럼, 상기 고온 상태 신호(htem)와 상기 저온 상태 신호(ctem)는 극한의 고온 또는 저온의 온도 상태에서 인에이블 되는 신호 들이며, 실온 이외의 온도 상태를 감지한다는 의미에서 통칭하여 온도 상태 신호라 명명할 수 있다.
상기 고온 상태 신호(htem) 또는 상기 저온 상태 신호(ctem)가 인에이블 되면, 상기 가변 발진부(10)는 상기 극한 온도 발진 신호(ltosc)를 발진시키는 동작을 수행한다. 상기 실온 발진 신호(rtosc)가 극한 온도 상태에서는 선형적인 주기 변화를 갖지 못하는 반면에, 상기와 같이 극한 온도 상태에서 발진하는 상기 극한 온도 발진 신호(ltosc)는 선형적인 주기 변화를 갖는다.
상기 주기 선택부(20)는, 상기 고온 상태 신호(htem)와 상기 저온 상태 신호(ctem)가 모두 디스에이블 된 상태에서는 상기 실온 발진 신호(rtosc)를 상기 가변 발진 신호(vrosc)로서 출력한다. 반면에, 상기 고온 상태 신호(htem) 또는 상기 저온 상태 신호(ctem)가 인에이블 되면, 상기 주기 선택부(20)는 상기 극한 온도 발진 신호(ltosc)를 상기 가변 발진 신호(vrosc)로서 출력한다.
상기 리프레쉬 신호 생성부(40)는, 상기 고정 발진 신호(fxosc)의 주기와 상기 가변 발진 신호(vrosc)의 주기를 비교하고, 그 결과에 따라 상기 리프레쉬 신호(rfsh)의 주기를 조정하여 출력한다.
즉, 본 발명의 일 실시예에 따른 반도체 메모리 장치의 리프레쉬 제어 회로는, 현재 온도가 실온 상태인지 극한 온도 상태인지를 판별하여, 현재의 온도가 극한 온도 상태임이 판별되면, 상기 극한 온도 발진 신호(ltosc)를 발진시킨다. 그리고, 상기 극한 온도 발진 신호(ltosc)와 상기 고정 발진 신호(fxosc)를 이용하여 상기 리프레쉬 신호(rfsh)를 생성한다. 그러나, 현재의 온도가 실온임이 판별되면, 상기 실온 발진 신호(rtosc)와 상기 고정 발진 신호(fxosc)를 이용하여 상기 리프레쉬 신호(rfsh)를 생성한다.
이와 같은 상기 반도체 메모리 장치의 리프레쉬 제어 회로의 동작은 이하의 도 2의 그래프를 통해 보다 용이하게 이해할 수 있다.
도 2는 도 1에 도시한 반도체 메모리 장치의 리프레쉬 제어 회로의 동작을 설명하기 위한 그래프이다.
도 2에 도시된 그래프의 가로축은 온도의 변화를 나타내고, 세로축은 상기 리프레쉬 신호(rfsh)의 인에이블 주기를 나타낸다. 점선으로 표시한 부분은 상기 실온 발진 신호(rtosc)가 상기 가변 발진 신호(vrosc)로서 상기 리프레쉬 신호 생성부(40)에 전달되는 경우의 상기 리프레쉬 신호(rfsh)의 주기 변화를 나타내고, 실선으로 표시한 부분은 상기 극한 온도 발진 신호(ltosc)가 상기 가변 발진 신호(vrosc)로서 상기 리프레쉬 신호 생성부(40)에 전달되는 경우의 상기 리프레쉬 신호(rfsh)의 인에이블 주기 변화를 나타낸다.
즉, 상기 실온 발진 신호(rtosc)가 상기 가변 발진 신호(vrosc)로서 활용되던 종래에는 실온보다 낮은 저온 상태에서, 상기 리프레쉬 신호(rfsh)의 주기는 도면과 같이 기 설정된 주기로 고정되었다. 실온보다 높은 고온 상태에서도 상기 리프레쉬 신호(rfsh)의 주기는 도면과 같이 기 설정된 주기로 고정되었다. 따라서, 실온 상태를 벗어나는 극한의 온도 상태에서는 상기 리프레쉬 신호(rfsh)의 주기가 선형적으로 변화되지 않았고, 결과적으로 필요보다 리프레쉬 주기가 짧아 전력 손실이 발생하게 되었다.
그러나, 본 발명의 반도체 메모리 장치의 리프레쉬 제어 회로는, 실온 상태를 벗어나는 극한의 온도 상태에서 상기 극한 온도 발진 신호(ltosc)를 상기 가변 발진 신호로서 활용함으로써, 상기 리프레쉬 신호(rfsh)의 주기가 극한 온도 상태에서도 선형적으로 변화되도록 조정한다. 따라서, 리프레쉬 주기를 정밀하게 조정할 수 있고, 불필요한 전력 낭비를 억제할 수 있다.
도 3은 도 1에 도시한 가변 발진부의 상세 구성도이다.
도시한 바와 같이, 상기 가변 발진부(10)는, 기준 전압(Vref)을 생성하는 기준 전압 생성부(110); 상기 기준 전압(Vref)을 입력 받아 상기 실온 발진 신호(rtosc)를 생성하는 실온 발진부(120); 및 상기 기준 전압(Vref)을 입력 받고, 상기 고온 상태 신호(htem) 및 상기 저온 상태 신호(ctem)에 응답하여 상기 극한 온도 발진 신호(ltosc)를 생성하는 극한 온도 발진부(130);를 포함한다.
상기 실온 발진부(120)는, 상기 기준 전압(Vref)과 제 1 충전 전압(Vchg1)의 전위 레벨을 비교하여 제 1 비교 신호(cmp1)를 생성하는 제 1 비교부(122); 상기 제 1 비교 신호(cmp1)에 응답하여 전하 충전 또는 방전 동작을 수행하여 상기 제 1 충전 전압(Vchg1)을 생성하는 제 1 충방전부(124); 및 상기 제 1 비교 신호(cmp1)를 구동하여 상기 실온 발진 신호(rtosc)를 생성하는 제 1 구동부(126);를 포함한다.
또한, 상기 극한 온도 발진부(130)는, 상기 기준 전압(Vref)과 제 2 충전 전압(Vchg2)의 전위 레벨을 비교하여 제 2 비교 신호(cmp2)를 생성하는 제 2 비교부(132); 상기 제 2 비교 신호(cmp2), 상기 고온 상태 신호(htem) 및 상기 저온 상 태 신호(ctem)에 응답하여 상기 제 2 충전 전압(Vchg2)을 생성하는 제 2 충방전부(134); 및 상기 제 2 비교 신호(cmp2)를 구동하여 상기 극한 온도 발진 신호(ltosc)를 생성하는 제 2 구동부(136);를 포함한다.
상기 기준 전압 생성부(110)는 일반적으로 널리 사용되는 위들러(Widlar) 회로를 이용하여 용이하게 구현할 수 있으며, 상기 기준 전압 생성부(110)로부터 생성되는 상기 기준 전압(Vref)은 온도 변화에도 일정한 레벨의 전위를 유지할 수 있다.
상기 실온 발진부(120)의 상기 제 1 비교부(122)와 상기 극한 온도 발진부(130)의 상기 제 2 비교부(132)는 일반적인 차동 증폭기 회로를 이용하여 구현 가능하다. 상기 제 1 비교부(122)는 상기 제 1 충전 전압(Vchg1)의 전위 레벨이 상기 기준 전압(Vref)의 전위 레벨보다 높으면 하이 레벨(High Level)의 전위를 갖는 상기 제 1 비교 신호(cmp1)를 출력하고, 반대의 경우에는 로우 레벨(Low Level)의 전위를 갖는 상기 제 1 비교 신호(cmp1)를 출력한다. 상기 제 2 비교부(132) 또한 마찬가지로, 상기 제 2 충전 전압(Vchg2)이 상기 기준 전압(Vref)보다 높은 전위 레벨을 가지면 하이 레벨의 상기 제 2 비교 신호(cmp2)를 출력하고, 반대의 경우에는 로우 레벨의 상기 제 2 비교 신호(cmp2)를 출력한다.
상기 제 1 충방전부(124)는, 게이트 단에 상기 제 1 비교 신호(cmp1)가 입력되고 소스 단에 외부 공급전원(VDD)이 인가되며 드레인 단이 제 1 노드(N1)에 접속되는 제 1 트랜지스터(TR1); 게이트 단에 상기 제 1 비교 신호(cmp1)가 입력되고 소스 단이 접지되는 제 2 트랜지스터(TR2); 상기 제 1 노드(N1)와 상기 제 2 트랜 지스터(TR2)의 드레인 단의 사이에 직렬 연결되는 제 1 및 제 2 다이오드(DO1, DO2); 및 상기 제 1 노드(N1)와 접지단 사이에 배치되는 제 1 캐패시터(CAP1);를 포함한다.
상기 제 1 구동부(126)는 상기 제 1 비교 신호(cmp1)를 반전 구동하여 상기 실온 발진 신호(rtosc)를 출력하는 제 1 인버터(IV1);를 포함한다.
이와 같은 구성에서, 상기 제 1 충방전부(124)는 상기 제 1 비교 신호(cmp1)의 전위가 하이 레벨이면 상기 제 1 캐패시터(CAP1)에 충전된 전하를 상기 제 1 및 제 2 다이오드(DO1, DO2)와 상기 제 2 트랜지스터(TR2)를 통해 방전한다. 이 때, 상기 실온 발진 신호(rtosc)는 로우 레벨의 전위를 갖는다. 소정의 시간 경과 후, 상기 제 1 충전 전압(Vchg1)의 레벨이 상기 기준 전압(Vref)의 레벨보다 낮아지면 상기 제 1 비교 신호(cmp1)의 전위가 로우 레벨이 된다. 이에 따라, 상기 제 1 충방전부(124)는 상기 제 1 트랜지스터(TR1)를 턴 온(Turn On) 시켜 상기 제 1 캐패시터(CAP1)에 전하를 충전하는 동작을 수행한다. 이 때, 상기 실온 발진 신호(rtosc)는 하이 레벨이 된다. 상기 제 1 충방전부(124)는 상기 제 1 충전 전압(Vchg1)의 레벨이 상기 기준 전압(Vref)의 레벨을 초과하여 상기 제 1 비교 신호(cmp1)의 전위가 하이 레벨이 될 때까지만 충전 동작을 수행한다.
이러한 동작이 반복적으로 수행됨에 따라, 상기 실온 발진 신호(rtosc)는 소정의 주기를 가지고 토글하는 펄스 신호의 형태로서 구현된다. 상기 실온 발진 신호(rtosc)의 발진 주기는 상기 제 1 캐패시터(CAP1)의 용량 및 상기 제 1 및 제 2 다이오드(DO1, DO2)가 갖는 저항값에 따라 결정된다.
한편, 상기 제 2 충방전부(134)는, 게이트 단에 상기 제 2 비교 신호(cmp2)가 입력되고 소스 단에 상기 외부 공급전원(VDD)이 인가되며 드레인 단이 제 2 노드(N2)에 접속되는 제 3 트랜지스터(TR3); 게이트 단에 상기 제 2 비교 신호(cmp2)가 입력되는 제 4 트랜지스터(TR4); 상기 제 2 노드(N2)와 상기 제 4 트랜지스터(TR4)의 드레인 단의 사이에 직렬 연결되는 제 3 및 제 4 다이오드(DO3, DO4); 게이트 단에 상기 고온 상태 신호(htem)가 입력되고 드레인 단이 상기 제 4 트랜지스터(TR4)의 소스 단에 접속되며 소스 단이 접지되는 제 5 트랜지스터(TR5); 게이트 단에 상기 제 2 비교 신호(cmp2)가 입력되고 소스 단에 상기 외부 공급전원(VDD)이 인가되며 드레인 단이 상기 제 2 노드(N2)에 접속되는 제 6 트랜지스터(TR6); 게이트 단에 상기 제 2 비교 신호(cmp2)가 입력되는 제 7 트랜지스터(TR7); 상기 제 2 노드(N2)와 상기 제 7 트랜지스터(TR7)의 드레인 단의 사이에 직렬 연결되는 제 5 및 제 6 다이오드(DO5, DO6); 게이트 단에 상기 저온 상태 신호(ctem)가 입력되고 드레인 단이 상기 제 7 트랜지스터(TR7)의 소스 단에 접속되며 소스 단이 접지되는 제 8 트랜지스터(TR8); 및 상기 제 2 노드(N2)와 접지단 사이에 배치되는 제 2 캐패시터(CAP2);를 포함한다.
상기 제 2 구동부(136)는 상기 제 2 비교 신호(cmp2)를 반전 구동하여 상기 극한 온도 발진 신호(ltosc)를 출력하는 제 2 인버터(IV2);를 포함한다.
여기에서, 상기 제 2 충방전부(134)에 구비되는 상기 제 3 내지 제 6 다이오드(DO3 ~ DO6)는 상기 제 1 충방전부(124)에 구비되는 상기 제 1 및 제 2 다이오드(DO1, DO2)에 비해 더 큰 저항값을 갖도록 그 사이즈(Size)가 조정된 것임을 특 징으로 한다. 이 때, 상기 다이오드들(DO1 ~ DO6)은 도시된 것처럼 게이트 드레인 공통 MOS 트랜지스터일 수 있으며, 이 경우 상기 다이오드들(DO1 ~ DO6)은 각각의 게이트 렝쓰(Length)에 대응되는 저항값을 갖게 된다.
이와 같은 구성에 의해, 상기 극한 온도 발진부(130)는 상기 고온 상태 신호(htem)와 상기 저온 상태 신호(ctem)가 모두 디스에이블 되는 경우에는 비활성화된다. 반면에, 상기 고온 상태 신호(htem) 또는 상기 저온 상태 신호(ctem)가 인에이블 되면, 상기 제 2 충방전부(134)의 상기 제 5 트랜지스터(TR5) 또는 상기 제 8 트랜지스터(TR8)가 턴 온 되므로, 상기 실온 발진부(120)와 유사한 동작을 수행한다. 그러나, 상기 제 2 충방전부(134)의 상기 제 3 및 제 4 다이오드(DO3, DO4) 또는 상기 제 5 및 제 6 다이오드(DO5, DO6)는 상기 제 1 충방전부(124)의 상기 제 1 및 제 2 다이오드(DO1, DO2)에 비해 큰 저항값을 가지므로, 상기 제 2 노드(N2)의 전위의 하강 속도는 상기 제 1 노드(N1)의 하강 속도에 비해 늦춰지게 되며, 이에 따라 상기 극한 온도 발진 신호(ltosc)의 인에이블 주기는 상기 실온 발진 신호(rtosc)의 인에이블 주기보다 더 길어지게 된다.
도 4는 도 1에 도시한 주기 선택부의 상세 구성도이다.
도시한 바와 같이, 상기 주기 선택부(20)는, 상기 고온 상태 신호(htem)와 상기 저온 상태 신호(ctem)를 입력 받는 노어게이트(NR); 상기 실온 발진 신호(rtosc)와 상기 노어게이트(NR)의 출력 신호를 입력 받는 제 1 낸드게이트(ND1); 상기 노어게이트(NR)의 출력 신호를 입력 받는 제 3 인버터(IV3); 상기 제 3 인버터(IV3)의 출력 신호와 상기 극한 온도 발진 신호(ltosc)를 입력 받는 제 2 낸드게 이트(ND2); 및 상기 제 1 낸드게이트(ND1)의 출력 신호와 상기 제 2 낸드게이트(ND2)의 출력 신호를 입력 받아 상기 가변 발진 신호(vrosc)를 출력하는 제 3 낸드게이트(ND3);를 포함한다.
이와 같은 구성에 의해, 상기 가변 발진 신호(vrosc)는 현재의 온도가 실온 상태인 경우, 즉 상기 고온 상태 신호(htem)와 상기 저온 상태 신호(ctem)가 모두 디스에이블 되는 경우, 상기 실온 발진 신호(rtosc)를 비반전 구동한 형태의 신호가 된다. 반면에, 현재의 온도가 실온을 벗어나는 극한 온도 상태인 경우, 즉 상기 고온 상태 신호(htem) 또는 상기 저온 상태 신호(ctem)가 인에이블 되는 경우, 상기 극한 온도 발진 신호(ltosc)를 비반전 구동한 형태의 신호가 된다.
상술한 바와 같이, 본 발명의 반도체 메모리 장치의 리프레쉬 제어 회로는, 현재의 온도가 극한의 온도 상태인 경우에도 온도 변화에 대해 선형적으로 주기가 변화하는 리프레쉬 신호를 생성할 수 있다. 이에 따라, 현재의 온도 상태에 무관하게 리프레쉬 동작의 주기를 정밀하게 조정하게 되는 이점을 획득하게 된다. 또한, 극한의 온도 상태에서 리프레쉬 동작 주기를 고정시킴에 의해 불필요하게 발생하던 전류 손실을 억제함으로써, 전력 효율을 향상시켜 저전력화 구현을 용이하게 하는 이점을 획득할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예 시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 리프레쉬 제어 회로의 구성을 나타낸 블록도,
도 2는 도 1에 도시한 반도체 메모리 장치의 리프레쉬 제어 회로의 동작을 설명하기 위한 그래프,
도 3은 도 1에 도시한 가변 발진부의 상세 구성도,
도 4는 도 1에 도시한 주기 선택부의 상세 구성도이다.
<도면의 주요 부분에 대한 부호 설명>
10 : 가변 발진부 20 : 주기 선택부
30 : 고정 발진부 40 : 리프레쉬 신호 생성부
50 : 온도 상태 판별부

Claims (15)

  1. 온도 상태 신호에 응답하여 실온 발진 신호와 극한 온도 발진 신호를 생성하는 가변 발진부;
    상기 온도 상태 신호에 응답하여 상기 실온 발진 신호와 상기 극한 온도 발진 신호를 선택적으로 가변 발진 신호로서 출력하는 주기 선택부;
    상기 가변 발진 신호와 고정 발진 신호에 응답하여 리프레쉬 신호를 생성하는 리프레쉬 신호 생성부; 및
    상기 실온 발진 신호와 상기 고정 발진 신호에 응답하여 현재 온도 상태를 판별하여 상기 온도 상태 신호를 생성하는 온도 상태 판별부;
    를 포함하는 반도체 메모리 장치의 리프레쉬 제어 회로.
  2. 제 1 항에 있어서,
    상기 온도 상태 신호는, 극한의 고온 상태에서 인에이블 되는 고온 상태 신호와 극한의 저온 상태에서 인에이블 되는 저온 상태 신호를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 제어 회로.
  3. 제 1 항에 있어서,
    상기 실온 발진 신호는 실온 상태에서의 온도 변화에 따라 선형적인 주기 변화를 갖는 신호이고, 상기 고정 발진 신호는 온도 변화에 무관하게 고정된 주기를 갖는 신호임을 특징으로 하는 반도체 메모리 장치의 리프레쉬 제어 회로.
  4. 제 2 항에 있어서,
    상기 가변 발진부는, 상기 고온 상태 신호 또는 상기 저온 상태 신호가 인에이블 되는 경우, 선형적인 주기 변화를 갖는 상기 극한 온도 발진 신호를 발진시키도록 구성됨을 특징으로 하는 반도체 메모리 장치의 리프레쉬 제어 회로.
  5. 제 4 항에 있어서,
    상기 가변 발진부는,
    기준 전압을 생성하는 기준 전압 생성부;
    상기 기준 전압을 입력 받아 상기 실온 발진 신호를 생성하는 실온 발진부; 및
    상기 기준 전압을 입력 받고, 상기 고온 상태 신호 및 상기 저온 상태 신호에 응답하여 상기 극한 온도 발진 신호를 생성하는 극한 온도 발진부;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 제어 회로.
  6. 제 5 항에 있어서,
    상기 실온 발진부는,
    상기 기준 전압과 제 1 충전 전압의 전위 레벨을 비교하여 제 1 비교 신호를 생성하는 제 1 비교부;
    상기 제 1 비교 신호에 응답하여 전하 충전 또는 방전 동작을 수행하여 상기 제 1 충전 전압을 생성하는 제 1 충방전부; 및
    상기 제 1 비교 신호를 구동하여 상기 실온 발진 신호를 생성하는 제 1 구동부;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 제어 회로.
  7. 제 6 항에 있어서,
    상기 극한 온도 발진부는,
    상기 기준 전압과 제 2 충전 전압의 전위 레벨을 비교하여 제 2 비교 신호를 생성하는 제 2 비교부;
    상기 제 2 비교 신호, 상기 고온 상태 신호 및 상기 저온 상태 신호에 응답하여 상기 제 2 충전 전압을 생성하는 제 2 충방전부; 및
    상기 제 2 비교 신호를 구동하여 상기 극한 온도 발진 신호를 생성하는 제 2 구동부;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 제어 회로.
  8. 제 7 항에 있어서,
    상기 제 1 충방전부와 상기 제 2 충방전부는 각각 상기 제 1 충전 전압과 상기 제 2 충전 전압의 방전 경로에 다이오드를 구비하며, 상기 제 2 충방전부에 구비되는 다이오드의 저항값이 상기 제 1 충방전부에 구비되는 다이오드의 저항값에 비해 더 큰 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 제어 회로.
  9. 제 2 항에 있어서,
    상기 주기 선택부는, 상기 고온 상태 신호와 상기 저온 상태 신호가 모두 디스에이블 된 상태에서는 상기 실온 발진 신호를 상기 가변 발진 신호로서 출력하고, 상기 고온 상태 신호 또는 상기 저온 상태 신호가 인에이블 된 상태에서는 상기 극한 온도 발진 신호를 상기 가변 발진 신호로서 출력하도록 구성됨을 특징으로 하는 반도체 메모리 장치의 리프레쉬 제어 회로.
  10. 제 2 항에 있어서,
    상기 온도 상태 판별부는, 상기 고정 발진 신호의 주기를 기준으로 하여 상기 실온 발진 신호의 주기 변화를 감지하여, 현재의 온도가 실온을 초과하는 고온 상태이면 상기 고온 상태 신호를 인에이블 시키고, 현재의 온도가 실온보다 낮은 저온 상태이면 상기 저온 상태 신호를 인에이블 시키도록 구성됨을 특징으로 하는 반도체 메모리 장치의 리프레쉬 제어 회로.
  11. a) 현재 온도가 실온 상태인지 극한 온도 상태인지를 판별하는 단계;
    b) 현재의 온도가 극한 온도 상태임이 판별되면, 선형적인 주기 변화를 갖는 극한 온도 발진 신호를 발진시키는 단계; 및
    c) 상기 극한 온도 발진 신호와 고정 발진 신호를 이용하여 리프레쉬 신호를 생성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 제어 방법.
  12. 제 11 항에 있어서,
    상기 a) 단계는, 실온 발진 신호와 상기 고정 발진 신호를 생성하고, 상기 고정 발진 신호의 주기를 기준으로 하여 상기 실온 발진 신호의 주기 변화를 감지함에 의해 상기 현재 온도의 상태를 판별하는 단계인 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 제어 방법.
  13. 제 12 항에 있어서,
    상기 실온 발진 신호는 실온 상태에서의 온도 변화에 따라 선형적인 주기 변화를 갖는 신호이고, 상기 고정 발진 신호는 온도 변화에 무관하게 고정된 주기를 갖는 신호이며, 상기 극한 온도 발진 신호는 극한 온도 상태에서 선형적인 주기 변화를 갖는 신호임을 특징으로 하는 반도체 메모리 장치의 리프레쉬 제어 방법.
  14. 제 12 항에 있어서,
    상기 b) 단계는, 현재의 온도가 실온 상태임이 판별되면, 상기 극한 온도 발진 신호를 디스에이블 시키는 단계인 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 제어 방법.
  15. 제 14 항에 있어서,
    상기 c) 단계는, 현재의 온도가 실온 상태임이 판별된 경우, 상기 실온 발진 신호와 상기 고정 발진 신호를 이용하여 상기 리프레쉬 신호를 생성하는 단계인 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 제어 방법.
KR1020090021610A 2009-03-13 2009-03-13 반도체 메모리 장치의 리프레쉬 제어 회로 KR101053522B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090021610A KR101053522B1 (ko) 2009-03-13 2009-03-13 반도체 메모리 장치의 리프레쉬 제어 회로
US12/651,043 US8169846B2 (en) 2009-03-13 2009-12-31 Refresh control circuit and method for semiconductor memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090021610A KR101053522B1 (ko) 2009-03-13 2009-03-13 반도체 메모리 장치의 리프레쉬 제어 회로

Publications (2)

Publication Number Publication Date
KR20100103147A true KR20100103147A (ko) 2010-09-27
KR101053522B1 KR101053522B1 (ko) 2011-08-03

Family

ID=42730606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090021610A KR101053522B1 (ko) 2009-03-13 2009-03-13 반도체 메모리 장치의 리프레쉬 제어 회로

Country Status (2)

Country Link
US (1) US8169846B2 (ko)
KR (1) KR101053522B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8787104B2 (en) 2010-12-29 2014-07-22 SK Hynix Inc. Semiconductor memory device
US9275718B2 (en) 2014-02-13 2016-03-01 SK Hynix Inc. Semiconductor devices with periodic signal generation circuits and semiconductor systems including the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101879394B1 (ko) * 2012-01-05 2018-07-18 에스케이하이닉스 주식회사 반도체시스템 및 커맨드어드레스 셋업/홀드 타임 조절방법
KR101975029B1 (ko) 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
KR102170333B1 (ko) * 2013-10-14 2020-10-28 에스케이하이닉스 주식회사 반도체 장치
KR20150051471A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR20230063386A (ko) * 2021-11-02 2023-05-09 삼성전자주식회사 비휘발성 메모리 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205788A (ja) 1988-02-12 1989-08-18 Toshiba Corp 半導体集積回路
KR100524807B1 (ko) 2003-10-07 2005-11-01 주식회사 하이닉스반도체 온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로
KR100626914B1 (ko) 2004-04-13 2006-09-20 주식회사 하이닉스반도체 셀프 리프레시 제어 회로
KR100537200B1 (ko) 2004-06-30 2005-12-16 주식회사 하이닉스반도체 퓨즈 박스 및 이를 구비한 반도체 메모리 소자 및 그 세팅방법
KR100725458B1 (ko) 2005-12-23 2007-06-07 삼성전자주식회사 온도 보상 셀프 리프레시 신호를 공유하는 멀티 칩 패키지
KR100803352B1 (ko) * 2006-06-12 2008-02-14 주식회사 하이닉스반도체 반도체 메모리의 리프레쉬 제어장치 및 방법
KR20080020920A (ko) * 2006-09-02 2008-03-06 삼성전자주식회사 온도에 따라 셀프 리프레시 주기를 제어하는 반도체 장치
KR100837823B1 (ko) 2007-01-11 2008-06-13 주식회사 하이닉스반도체 온도 정보를 공유하는 다수의 반도체 칩을 포함하는 멀티칩 패키지
KR100880925B1 (ko) 2007-09-03 2009-02-04 주식회사 하이닉스반도체 반도체 집적 회로의 주기 신호 발생 장치
KR101053510B1 (ko) * 2008-06-30 2011-08-03 주식회사 하이닉스반도체 반도체 집적회로의 온도/전압 변동 검출 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8787104B2 (en) 2010-12-29 2014-07-22 SK Hynix Inc. Semiconductor memory device
US9275718B2 (en) 2014-02-13 2016-03-01 SK Hynix Inc. Semiconductor devices with periodic signal generation circuits and semiconductor systems including the same

Also Published As

Publication number Publication date
US20100232246A1 (en) 2010-09-16
KR101053522B1 (ko) 2011-08-03
US8169846B2 (en) 2012-05-01

Similar Documents

Publication Publication Date Title
US9631982B2 (en) Semiconductor device having temperature sensor circuits
KR101053522B1 (ko) 반도체 메모리 장치의 리프레쉬 제어 회로
KR100549621B1 (ko) 셀프 리프래쉬용 오실레이터
KR100631935B1 (ko) 반도체 메모리 장치의 셀프 리프레시 회로
US7471136B2 (en) Temperature compensated self-refresh circuit
US20070236278A1 (en) Internal voltage generator for semiconductor integrated circuit capable of compensating for change in voltage level
US7315221B2 (en) Method and circuit for controlling a refresh of a semiconductor memory device
KR100649973B1 (ko) 내부 전압 발생 장치
US20100109723A1 (en) Power-up signal generating circuit and integrated circuit using the same
KR100990144B1 (ko) 반도체 소자 및 그의 동작방법
TWI408691B (zh) 內部電壓產生器
US20050141589A1 (en) Temperature sensing oscillator circuit
KR101948899B1 (ko) 주기신호생성회로
KR20090027106A (ko) 내부 전압 생성 회로
KR100904480B1 (ko) 반도체 메모리 소자
US20100085113A1 (en) Internal voltage generation circuit
KR101159680B1 (ko) 반도체 장치의 내부 전압 생성 회로
KR101948900B1 (ko) 주기신호생성회로
KR20090005888A (ko) 반도체 장치의 승압 전압 발생기
KR101204924B1 (ko) 내부 전압 생성 회로
KR100826642B1 (ko) 파워업 초기화신호 발생회로
KR20060068220A (ko) 반도체 메모리 장치의 기준전압 발생회로
KR101051811B1 (ko) 센스앰프 레퍼런스 셀 제어 회로
KR20140081346A (ko) 온도 보상 셀프 리프레쉬 장치
KR20160138618A (ko) 내부전압 발생 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee