KR20100100904A

KR20100100904A - 자외선 광 차단 유전체 층을 포함하는 캐소드 어셈블리

Info

Publication number: KR20100100904A
Application number: KR1020107014059A
Authority: KR
Inventors: 랩-탁 앤드류 쳉; 아담 페니모어
Original assignee: 이 아이 듀폰 디 네모아 앤드 캄파니
Priority date: 2007-11-26
Filing date: 2008-11-26
Publication date: 2010-09-15
Also published as: EP2215645A1; JP2011505055A; CN101874281A; CN101874281B; WO2009070632A1; US20100252804A1; TW200941534A; US8269210B2

Abstract

UV 차단 절연 유전체 층(3.4)을 갖는 전계 방출 캐소드 어셈블리가 개시된다.

Description

자외선 광 차단 유전체 층을 포함하는 캐소드 어셈블리{CATHODE ASSEMBLY CONTAINING AN ULTRAVIOLET LIGHT-BLOCKING DIELECTRIC LAYER}

본 발명은 탑게이트(top-gate) 설계를 갖는 전계 방출 트라이오드(field emission triode) 소자에 관한 것이다.

본 출원은 2007년 11월 26일 출원된 미국 가출원 제60/990,056호로부터의 35 U.S.C. §119(e) 하의 우선권을 주장하고 이 가출원의 이점을 주장하며, 이 가출원은 이러한 참조에 의해 모든 목적을 위해 본 명세서의 일부로서 그 전체에 포함된다.

전계 방출 트라이오드 소자는 종래에 "탑게이트" 또는 "노멀게이트" 설계로 종종 불리는 것을 채용해 왔으며, 이는 캐소드 어셈블리에서 게이트 전극이 전계 이미터(emitter) 위에, 그리고 그에 따라서 캐소드 전극 자체와 애노드 전극의 표면 사이에 위치되어 있다. 캐소드 어셈블리 내에서, 게이트 및 캐소드 전극은 유전체 절연 층과 전기 절연되어 있다. 탄소 나노튜브(CNT)와 같은 저임계치 전자 방출 재료가 널리 이용가능하게 됨에 따라, 트라이오드 소자에서의 이러한 탑게이트 설계는 컬러 디스플레이 및 백라이트 유닛 응용에 대하여 점점 더 관심을 끌게 되었다. 비교적 저비용의 후막 공정 기술과 후막 유전체 및 이미터 재료를 사용하여 관심을 끄는 전계 방출 성능을 갖는 소자가 제조되었다.

미국 특허 제03/141,495(리(Lee)) 및 미국 특허 제05/258,739(박(Park))는 고비용의 리소그래피 단계들에 의해 패터닝되어야 하는 금속이나 비정질 규소로 구성된 내부 박막 UV 마스크 및 포토이미징가능(photoimageable) 방출 재료를 사용한 탑게이트 전계 방출 트라이오드 소자 및 제조 방법에 대해 기재하고 있다. 리는 고온 소성과 순차적 리소그래피 패터닝 단계들 사이의 기판의 열 수축으로 인한 이러한 탑게이트 트라이오드용 캐소드 어셈블리를 제조할 때의 정렬 오차를 피하는 것의 어려움을 광범위하게 설명한다. 또한 박막 규소 마스크 층의 불충분한 UV 차단 특성에 의해 야기된 게이트 전극 에지 상의 방출 재료의 잔여물을 피하기 위하여 희생 층의 사용을 기재하고 있다. 이 희생 층의 패터닝은 추가적인 리소그래피 패터닝 단계를 필요로 하며, 이는 유사한 정렬 오차 및 고비용을 겪는다.

리는 또한 유전체 층에 에칭된 비아의 중심에 대한 게이트 및 이미터 특징부의 정확한 정렬을 달성하기 위해 고정밀도 리소그래피 기술을 사용하는 이러한 탑게이트 트라이오드 소자용 캐소드 어셈블리의 제조 방법을 개시한다.

소자의 초기 성공의 입증에도 불구하고, 이러한 소자를 위한 캐소드 어셈블리의 저비용, 고수율 및 대규모 제조가 큰 과제로 남아있다. 다양한 기술적 어려움 중에서도, 게이트와 캐소드 전극들 사이의 전기 단락 회로를 피하면서 유전체 비아 내로의 전자 방출 재료의 정확하고 깨끗한 침착이 특히 문제가 있는 것으로 드러났으며, 매우 큰 기판이 사용될 때 특히 그러하다. 리는 내부 마스크, 게이트 홀, 유전체 비아 및 희생 층을 패터닝하기 위한 리소그래피 단계들 사이에 일어나야 하는 소성 단계들 동안의 기판 수축에 의해 야기된 정렬 오차로 인해 내부 박막 포토마스크를 사용하는 것의 어려움을 강조하고 있다. 또한 게이트 전극의 에지에서 발생하는 이미터 잔여물에 의해 야기된 게이트 및 캐소드 단락 회로의 문제를 개시하고 있다.

리는 또한 내부 마스크 층 및 유전체 비아가 패터닝되는 순서를 변경함으로써 정렬 오차 및 잔여물 문제에 대한 해결책을 개시한다. 유전체 층의 인쇄, 소성 및 에칭 이전에 내부 마스크 층이 침착되고 패터닝되는 종래의 방법과는 달리, 리는 유전체 비아의 제조 이후의 내부 마스크 층의 침착 및 패터닝을 교시한다. PECVD 성장된 비정질 규소와 같은 UV 흡수 및 전기 저항성 박막 층이 마스크 층으로서 침착되고 패터닝된다. 그 결과, 비아와 마스크 층의 리소그래피 패터닝 사이에 어떠한 소성 단계도 필요하지 않으므로 캐소드 어셈블리에서의 기판 수축은 발생하지 않는다. 또한, 마스크 층이 게이트 전극의 상부에 그리고 비아 하부의 일부와 측벽을 덮으면서 침착됨으로써, 게이트 및 캐소드 전극 둘 모두와 접촉하는 이미터 잔여물에 의해 전기 단락이 형성되는 것을 방지한다. 전기 절연을 더 보장하기 위해, 포지티브 작용(positive-working) 포토레지스트 또는 네거티브 작용(negative-working) 건식 막 포토레지스트가 게이트 전극 표면 상에 희생 층으로서 사용된다. 이 희생 층의 제거 동안, 비아의 외측에 침착되는 방출 재료의 임의의 잔여물도 또한 리프트 오프(lift off)된다.

리의 방법을 구현하기 위해서, 여러 리소그래피 단계들이 정확하게 정렬되어야 한다. 박막 마스크 층의 패터닝은 기판 상의 비아 패턴과 완벽하게 정합되어야 한다. 희생 층의 패터닝도 또한 패터닝된 비아 및 마스크 층과 완벽하게 정합되어야 한다. 이들 리소그래피 단계들 사이에는 소성이 없으므로, 이론적으로 완벽한 정합이 달성될 수 있다. 그러나, 보다 높은 분해능과 전계 방출 성능을 달성하기 위하여 비아 크기가 더 작아짐에 따라, 그리고 대형 포맷 디스플레이 또는 백라이트 유닛을 생산하는 것은 물론 비용을 감소시키도록 단일의 대형 기판 상에 다수의 패널들을 생산하기 위하여 기판 크기가 더 커짐에 따라, 이들 리소그래피 단계들의 완벽한 정렬은 큰 장비 및 처리 비용으로만 달성될 수 있다. 기판 또는 포토마스크 표면에 걸친 임의의 온도 변동은 받아들일 수 없는 정렬 오차를 초래할 수 있으며, 따라서 패널 성능 및 생산 수율을 감소시킬 수 있다. 대면적 정렬 장비의 높은 투자 비용은 LCD 디스플레이용 백라이트 유닛과 같은 저비용 장치에 대하여 무거운 투자 부담을 나타낸다.

따라서, 제조의 용이성과 감소된 최종 장치 비용을 제공하도록 탑게이트 트라이오드 전계 방출 소자의 캐소드 어셈블리를 제조할 대안의 방법에 대한 필요성이 남아있다.

일 실시 형태에서, 본 발명은 UV 차단 절연 유전체 층을 갖는 캐소드 어셈블리를 제공한다. 다른 실시 형태에서, 본 발명은 이러한 캐소드 어셈블리를 포함하는 전계 방출 트라이오드를 제공한다.

다른 실시 형태에서, 본 발명은 UV 차단 절연 유전체 층에 형성된 비아를 통해 침착된 전자 방출 재료를 캐소드 어셈블리의 기판의 배면측을 통해 조사함으로써 캐소드 어셈블리를 제조하는 방법을 제공한다.

부가의 실시 형태에서, 본 발명은

a) 기판 상에 배치된 캐소드 전극과;

b) 캐소드 전극 상에 배치된 UV 차단 절연 유전체와;

c) 유전체 상에 배치된 게이트 전극과;

d) 게이트 전극 및 유전체를 관통하여 캐소드 전극을 노출시키는 복수의 비아와;

e) 비아에 위치된 전계 이미터를 포함하는 캐소드 어셈블리 장치를 제공한다.

또 다른 실시 형태에서, 본 발명은

a) 제1 전도성 재료 층으로 기판을 코팅하는 단계와;

b) 제1 전도성 재료 층 상에 UV 차단 절연 유전체를 침착하는 단계와;

c) 유전체 상에 제2 전도성 재료 층을 침착하는 단계와;

d) 제2 전도성 재료 층 및 유전체를 관통하여 제1 전도성 재료 층을 노출시키도록 하나 이상의 비아를 형성하는 단계와;

e) 비아(들)에 전자 방출 재료를 침착하는 단계에 의한 캐소드 어셈블리의 제조 방법을 제공한다.

또 다른 실시 형태에서, 본 발명은

a) UV 투과성 전도성 재료 층으로 UV 투과성 기판의 제1 면을 코팅하는 단계와;

b) 전도성 층 상에 UV 차단 절연 유전체를 침착하는 단계와;

c) 유전체 상에 상부 전도성 재료 층을 침착하는 단계와;

d) 상부 전도성 재료 층 및 유전체를 관통하여 UV 투과성 전도성 재료 층을 노출시키도록 하나 이상의 비아를 형성하는 단계와;

e) 상부 전도성 재료 층 상에 그리고 비아(들)에 포토레지스트 재료를 침착하는 단계와;

f) 기판을 통하여 포토레지스트 재료를 조사하는 단계와;

g) 포토레지스트 재료를 현상하여 각각의 비아에 채널을 형성하고 UV 투과성 전도성 재료 층을 재노출시키는 단계와;

h) 포토레지스트 재료 상에 그리고 비아(들)의 채널(들)에 포토이미징가능 전자 방출 재료를 침착하는 단계와;

i) 기판을 통하여 방출 재료를 조사하는 단계와;

j) 포토레지스트 재료와 미경화 방출 재료를 제거하는 단계에 의한 캐소드 어셈블리의 제조 방법을 제공한다.

본 발명의 방법 및 장치는 유전체 층에 또는 유전체 층으로서 UV 차단 재료를 포함시킴으로써 탑게이트 트라이오드에서 캐소드 및 게이트 전극을 전기 절연하는 유전체 층의 비아에 전계 이미터 재료를 정확하게 침착하는 것의 어려움에 대처한다.

<도 1>
도 1은 내부 박막 포토 마스크를 구비한 종래의 탑 게이트 전계 방출 소자의 기하학적 형태를 도시하는 도면.
<도 2>
도 2는 UV 차단 유전체 층을 구비하는 본 명세서에서 제공된 탑게이트 전계 방출 소자의 기하학적 형태를 도시하는 도면.
<도 3>
도 3은 실시예 1에 사용된 탑게이트 캐소드 어셈블리(전계 이미터 없음)의 레이아웃의 평면도 및 비아 에칭까지의 처리 순서를 도시하는 도면.
<도 4>
도 4는 다양한 제조 단계들에서의 게이트형 유전체 비아에 대한 일련의 광학 현미경 사진.
<도 5>
도 5는 단일 UV 차단 유전체 층을 사용하는 전자 방출 재료의 자가 정렬된(self-aligned) 직접 침착의 처리 순서를 도시하는 도면.
<도 6>
도 6은 이중 UV 차단 유전체 층을 사용하는 방출 재료의 자가 정렬된 리프트-오프 침착의 처리 순서를 도시하는 도면.
<도 7>
도 7은 희생 레지스트 층을 사용하는 침착된 방출 재료의 자가 정렬된 리프트-오프의 다양한 단계들에서의 게이트형 유전체 비아에 대한 일련의 광학 현미경 사진.
<도 8>
도 8은 이중 UV 차단 유전체 층을 갖고 리프트-오프 방법에 의해 제조되는 탑게이트 전계 방출 소자로부터 얻은 애노드 전류 및 게이트 전압 값의 그래프.
<도 9>
도 9는 이중 UV 차단 유전체 층을 갖는 소자에 의해 방출된 전자에 의한 인광체 조명의 이미지.
<도 10>
도 10은 UV 차단 유전체 층을 갖지 않는 실시예 2에 사용된 탑게이트 캐소드 어셈블리(전계 이미터 없음)의 레이아웃의 평면도.
<도 11>
도 11은 UV 차단 유전체 층을 사용하지 않는 전자 방출 재료의 직접 침착의 처리 순서 및 결과를 도시하는 도면.
<도 12>
도 12는 유전체 층이 UV 차단을 하지 않을 때 게이트 라인들 사이의 갭에서 실시예 2에서 얻은 방출 재료의 침착의 결과를 나타낸 광학 현미경 사진.
<도 13>
도 13은 UV 차단 유전체 층을 사용하지 않고 희생 레지스트 층을 사용한 리프트 오프 침착된 방출 재료의 처리 순서 및 결과를 도시하는 도면.

본 발명은, 탑게이트 전계 방출 트라이오드 소자에 있어서, UV 차단 유전체 층을 갖는 캐소드 어셈블리, 및 순차적 리소그래피 단계들의 정렬을 요구하지 않는 이의 제조 방법을 제공한다. UV 차단 유전체 층은 게이트 전극과 캐소드 전극 사이의 전기 절연 유전체로서 기능을 할뿐만 아니라 포토이미징가능 전자 방출 재료의 광침착을 위한 자가 정렬된 내부 포토마스크로서도 기능을 한다. 또한, 이는 포토레지스트 기반의 희생 층의 광패터닝을 위한 자가 정렬된 내부 포토마스크로서도 기능을 할 수 있다. 희생 층을 패터닝하고 방출 재료를 침착하는데 이들 자가 정렬 단계들을 이용함으로써, 탑게이트 트라이오드 소자는 고비용의 마스크 정렬 장비의 사용없이 저렴하게 고수율로 제조될 수 있다. 자가 정렬 기법은 또한 소성으로 야기된 기판 수축으로 인한 어떠한 정렬 오차도 피하며, 그에 따라서 매우 큰 기판 크기에 대한 탑게이트 트라이오드 소자의 스케일링을 가능하게 한다.

따라서, 다수의 리소그래피 단계들을 수반하여 완벽한 정합을 달성하는 것의 고비용을 없앤 탑게이트 트라이오드 전계 방출 소자용 캐소드 어셈블리 및 이의 제조 방법이 본 명세서에 개시된다. 본 발명의 캐소드 어셈블리는 전형적으로, 어떠한 특정 순서도 없이, 기판, 캐소드 전극, 게이트 전극, 전계 이미터, 절연 유전체 층을 포함한다. 본 명세서에 개시되고 사용된 애노드 어셈블리는 전형적으로 기판, 애노드 전극 및 인광체 층을 포함한다.

도 1은 내부 박막 마스크 층을 갖는 탑게이트 전계 방출 트라이오드 소자를 위한 종래의 캐소드 어셈블리의 기하학적 형태를 도시한다. 소자는 기판 재료(1.2) 상에 하나 이상의 캐소드 전극(1.1)을 포함한다. 기판 및 캐소드 전극 둘 모두는 전형적으로, 기판을 통한 포토이미징가능 방출 재료의 UV 노광을 가능하게 하도록, UV 방사선에 투과성이다. 이러한 유형의 "배면" 이미징은 전자 방출 재료의 침착에 있어서 유용한데, 이는 내부 마스크 층(1.10)이 방출 재료의 패턴을 정의하는데 사용될 수 있기 때문이다. 방출 재료의 광경화 깊이는, 광경화(photocuring)가 캐소드와 전계 방출의 계면에서 시작하여 방출 재료의 벌크 내로 점차 진행되므로, UV 선량(UV dose)에 의해 제어될 수 있다. 전계 이미터의 두께를 제어하는 것에 추가하여, 계면에서의 UV 선량이 이미터 막의 광학 밀도에 의해 감소되지 않으므로 배면 이미징은 또한 캐소드 전극과 방출 재료의 양호하게 경화된 접착을 제공한다.

캐소드 전극 및 내부 마스크 층은 하나 이상의 절연 유전체 층(1.3)에 의해 덮인다. 비용 효과적인 제조를 위해, 이들 유전체 층(들)은 전형적으로 후막 유전체 페이스트의 순차적인 스크린 인쇄, 건조 및 소성에 의해 침착된다. 유전체 층은 전형적으로 유전체 입자의 소결 또는 용융을 촉진시키는 온도로 소성되지만 기판의 연화 온도보다는 낮게 유지된다. 유리 기판을 사용할 때, 유전체 소성 온도는 전형적으로 약 500℃와 약 600℃ 사이이다.

유전체 층(들)의 상부에는 금속 또는 다른 유형의 박막 전도체로 제조된 하나 이상의 게이트 전극(1.4)이 있다. (홀 또는 트렌치와 같은) 비아는 전형적으로 게이트 전극 및 유전체 층을 통해 습식 또는 건식 에칭되어 각각의 비아의 하부에서 캐소드 전극을 노출시킨다. 예를 들어 탄소 나노튜브와 같은 침상(acicular) 재료일 수 있거나 이를 함유할 수 있는 전자 방출 재료(1.5)가 각각의 비아의 하부에 침착되어 전계 이미터를 형성하고, 캐소드 전극과 전기 접촉한다.

하나 이상의 애노드 전극(1.8)을 포함한 애노드 기판(1.7)을 포함하는 애노드 어셈블리가 캐소드 어셈블리에 대향하여 위치되고 절연 스페이서(1.6)에 의해 지지된다. 이러한 애노드 기판은 광의 방출을 위한 인광체 코팅(1.9)을 포함할 수 있고, 스페이서의 사용을 통해 일정 거리에서 유지될 수 있다. 전계 이미터로부터의 전계 방출은 캐소드에 대한 게이트 전극에 양전위를 인가함으로써 달성된다. 그 다음, 애노드에 인가된 별도의 양전위가 방출된 전자를 애노드로 끌어당긴다. 애노드 상에 인광체 코팅이 존재한다면, 전자 충돌은 가시광 방출을 생성할 것이다.

본 발명의 캐소드 어셈블리에서, 종래의 캐소드 어셈블리의 구성요소 중 2개, 즉 내부 마스크 층(1.10) 및 절연 유전체 층(1.3)의 기능이 단일 구성요소로 조합되며, 이는 UV 차단 유전체 층이다. 일정 소자에서, 게이트 전극과 캐소드 전극 사이의 브레이크다운 전압(break down voltage)을 최대화하고 전기 절연을 보장하도록 둘 이상의 절연 유전체 층이 이러한 구성요소에 사용될 수 있고, 이러한 소자에서 유전체 층이 전부는 아니더라도 UV 차단 특성을 가질 수 있다. 이러한 다층 유전체가 사용되는 경우에, I 및 G 라인의 UV 파장 범위에서 이들 층의 광학 밀도는 UV 방사선을 차폐하고 흡수하도록 약 0.5 이상으로 조합될 수 있다. UV 차단 유전체 층의 두께는, 단층 유전체가 사용되는지 아니면 다층 유전체가 사용되는지에 따라, 그리고 다층 유전체가 사용되는 경우 UV 차단 층(들)에 사용되는 유전체 재료의 UV 흡수 계수에 따라, 1 내지 수십 마이크로미터로 다양할 수 있다. 1 ㎸/㎜를 초과하는 브레이크다운 강도를 갖는 단층 또는 다층 유전체는 게이트 전극으로부터 캐소드 전극을 전기 절연하기에 충분한 강도를 갖는다.

캐소드 어셈블리 내에서, UV 차단 유전체 층의 위치는 (게이트 전극 층에 바로 인접한) 캐소드 스택의 상부에서 (캐소드 전극 층에 바로 인접한) 캐소드 스택의 하부까지 다양할 수 있다. 다층 유전체 내에서, UV 차단층(들)은 유전체의 다른 층들에 대한 (상부, 하부, 또는 중간부와 같은) 임의의 위치를 취할 수 있다. 특정 캐소드 어셈블리 내에서, 유전체 층에 대한 다양한 위치들이 이들 목적, 즉 전극 절연; 유전체 브레이크다운 전압; 비아 에칭; 그리고 잔여물이 없거나 실질적으로 없고 그에 따라 전기 단락이 없거나 실질적으로 없는 이미터 침착 중 하나 이상의 목적을 최적화할 수 있는 기회를 개선할 수 있다.

도 2는 본 발명의 탑게이트 전계 방출 트라이오드 소자용 캐소드 어셈블리의 측면도를 도시한다. 캐소드 어셈블리는 기판 재료(2.2) 상에 캐소드 전극 층(2.1)을 포함한다. 기판과 캐소드 전극 층 둘 모두는 전형적으로 UV 방사선에 투과성이며, 이는 포토이미징가능 이미터 및 레지스트 재료의 배면 UV 노광을 허용한다. 단층 또는 다층 UV 차단 절연 유전체가 캐소드 전극 층 상에 배치된다.

도 2는 층(2.3) 및 층(2.10)을 갖는 다층 유전체를 도시하며, 이 중에 층(2.10)은 UV 차단 층이다.

도 2에서, 유전체의 UV 차단층(2.10)은 유전체 스택의 상부에 위치되어 있으며, 게이트 전극 층에 바로 인접해 있다. 금속 또는 기타 유형의 박막 전도체로 제조된 하나 이상의 게이트 전극(2.4)이 유전체 층(2.10) 상에 배치된다. 비아는 전형적으로 비아의 하부에서 캐소드 전극 층(2.1)을 노출시키도록 게이트 전극 및 유전체 층을 통해 습식 또는 건식 에칭된다. 따라서, 가능한 경우, 에칭 속도의 최대 상용성(compatibility)을 갖는 스택 재료의 다양한 층들을 선택하는 것이 유리하다.

탄소 나노튜브이거나 또는 이를 함유하는 침상 재료와 같은 전자 방출 재료(2.5)가 비아의 하부에 침착되어 전계 이미터를 형성하고, 캐소드 전극과 전기 접촉한다. 방출 재료의 침착은 본 명세서에 기재된 바와 같이 페이스트 침착 또는 기타 인쇄 방법에 의해 수행되고, 캐소드 층과 절연 유전체 층(들) 사이의 마스크 층 없이 수행되며, 마스크 층은 소자에 없다. 하나 이상의 애노드 전극(2.8)을 포함한 애노드 기판(2.7)을 포함하는 애노드 어셈블리가 캐소드 어셈블리에 대향하여 위치되고 절연 스페이서(2.6)에 의해 지지된다. 이러한 애노드 기판은 광의 방출을 위한 인광체 코팅(2.9)을 포함할 수 있고 스페이서의 사용을 통해 일정 거리에서 유지될 수 있다.

UV 차단 유전체 층의 제조에 사용하기에 적합한 재료는, 제한없이, 스트론튬, 철, 망간, 바나듐, 크롬, 코발트, 니켈 및/또는 구리 중 하나 이상의 산화물 또는 혼합 산화물을 포함한다.

전계 이미터를 형성하는 전자 방출 재료로서 본 명세서에 사용하기에 적합한 재료는 탄소, 다이아몬드-유사 탄소, 반도체, 금속 또는 이들의 혼합물과 같은 침상 재료를 포함한다. 본 명세서에 사용되는 바와 같이, "침상"은 종횡비가 10 이상인 입자를 의미한다. 침상 탄소는 다양한 유형의 것일 수 있다. 탄소 나노튜브가 바람직한 침상 탄소이고, 단일벽 탄소 나노튜브가 특히 바람직하다. 개별 단일벽 탄소 나노튜브는 극히 작으며, 전형적으로 직경이 약 1.5 ㎚이다. 탄소 나노튜브는 아마도 sp² 혼성 탄소로 인해 종종 그래파이트-유사(graphite-like)로 기술된다. 탄소 나노튜브의 벽은 그래핀 시트(graphene sheet)를 말아 형성된 실린더로서 생각될 수 있다. 작은 금속 입자 상에서의 탄소 함유 기체의 촉매 분해로부터 성장된 탄소 섬유가 또한 침상 탄소로서 유용하며, 탄소 섬유 각각은 섬유 축에 대하여 소정 각도로 배열된 그래핀 소판(platelet)을 가져, 탄소 섬유의 주연부가 본질적으로 그래핀 소판의 에지로 이루어지게 한다. 각도는 예각이거나 90° 일 수 있다. 침상 탄소의 다른 예로는 폴리아크릴로니트릴계(PAN계) 탄소 섬유 및 피치계(pitch-based) 탄소 섬유이다.

캐소드 어셈블리 또는 애노드 어셈블리에서의 기판은 다른 층들이 부착할 임의의 재료일 수 있다. 규소, 유리, 금속 또는 알루미나와 같은 내화 재료가 기판으로서 역할을 할 수 있다. 디스플레이 응용의 경우, 바람직한 기판은 유리이고, 소다 석회 유리가 특히 바람직하다. 언더게이트 전극, 캐소드 전극 및/또는 애노드 전극의 제조에 있어서 본 발명에서의 사용에 적합한 재료는, 제한없이, 텅스텐, 주석, 백금, 니켈의 산화물, 알루미늄, 몰리브덴, 금, 및 은을 포함한다.

본 발명의 캐소드 어셈블리 및 궁극적으로 본 발명의 전계 방출 트라이오드 소자에 사용하기 위한 전계 이미터는, 원하는 표면에 방출 재료를 부착하기 위해 필요한 바대로 전자 방출 재료를 그러한 유리 프릿(frit), 금속성 분말 또는 금속성 페인트(또는 이들의 혼합물)와 혼합함으로써 제조될 수 있다. 전자 방출 재료의 부착 수단은, 캐소드 어셈블리가 제조되는 조건과 그 캐소드 어셈블리를 포함하는 전계 방출 소자가 동작되는 조건을 견뎌야 하고, 이러한 조건 하에 부착 수단의 보전성을 유지하여야 한다. 이들 조건은 전형적으로 최대 약 450℃의 온도 및 진공 조건을 포함한다. 그 결과, 유기 재료는 일반적으로 표면에 입자를 부착하기에 적용가능하지 않으며, 탄소에 대한 많은 무기 재료의 불량한 접착은 사용될 수 있는 재료의 선택을 더욱 제한한다. 따라서 바람직한 방법은, (납 또는 비스무스 유리 프릿과 같은) 유리 프릿, 금속성 분말 또는 금속성 페인트(또는 이들의 혼합물)와 전자 방출 재료를 함유하는 후막 페이스트를 원하는 패턴으로 표면에 스크린 인쇄하고, 그 다음 건조된 패터닝된 페이스트를 소성하는 것이다. 매우 다양한 응용을 위해, 예를 들어 보다 미세한 분해능을 요구하는 응용을 위해, 바람직한 방법은 광개시제 및 광경화성 단량체를 또한 함유하는 페이스트를 스크린 인쇄하는 단계, 건조된 페이스트를 광패터닝하는 단계, 패터닝된 페이스트를 소성하는 단계를 포함한다.

페이스트 혼합물은 예를 들어 165 내지 400 메쉬 스테인레스강 스크린을 사용함으로써, 잘 알려져 있는 스크린 인쇄 기술을 사용하여 스크린 인쇄될 수 있다. 후막 페이스트는 연속 막으로서 또는 원하는 패턴의 형태로 침착될 수 있다. 표면이 유리인 경우, 페이스트는 약 350℃ 내지 약 550℃의 온도, 바람직하게 약 450℃ 내지 약 525℃의 온도에서 약 10분 동안 질소 내에서 소성된다. 산소가 없는 분위기라면, 더 높은 소성 온도를 견딜 수 있는 표면에 이 소성 온도가 사용될 수 있다. 그러나, 페이스트 내의 유기 성분은 350 내지 450℃에서 효과적으로 휘발되어, 전자 방출 재료와 유리 및/또는 금속 전도체로 구성된 복합재 층을 남긴다. 스크린 인쇄된 페이스트가 광패터닝될 것이라면, 페이스트는 또한 광개시제, 현상가능한 결합제, 및 예를 들어 적어도 하나의 중합성 에틸렌 기를 갖는 적어도 하나의 부가 중합성 에틸렌계 불포화 화합물로 구성된 광경화성 단량체를 포함할 수 있다.

전계 이미터의 형성 이후에, 캐소드 어셈블리의 다른 층 또는 구성요소의 형성, 또는 애노드 어셈블리의 층 또는 구성요소의 형성은, 상기 설명한 바와 유사한 후막 인쇄 방법에 의해, 또는 필요한 경우 마스크 및 포토이미징가능 재료의 사용을 수반할 수 있는 스퍼터링이나 화학 증착과 같이 당업계에 공지된 다른 방법에 의해 달성될 수 있다.

캐소드 어셈블리의 다양한 구성요소들의 침착은 층을 형성하기 위한 후막이나 박막의 침착으로서 본 명세서에서 여러 곳에 기재되지만, 그리고 측면도에서 볼 때 캐소드 어셈블리의 다양한 구성요소들이 이에 의해 층으로서 특징지워지는 것으로 보일 수 있지만, 본 명세서에서 사용되는 바와 같은 "층" 이라는 용어가 캐소드 어셈블리 또는 전계 방출 소자의 구성요소가 완전히 평면이거나 완전히 연속적일 것을 반드시 요구하는 것은 아니다. 형상 및 레이아웃 측면에서, 층으로 불리거나 층으로서 특징지워질 수 있는 구성요소는, 다양한 실시 형태에서, 스트립(strip), 라인 또는 그리드(grid), 또는 불연속적이지만 전기로 접속된 도트(dot), 패드(pad), 페그(peg) 또는 포스트(post)의 어레이일 수 있거나, 이와 비슷할 수 있다. 따라서 단일 층이 캐소드 전극, 게이트 전극, 전하 소산층, 절연 층 및/또는 전계 이미터의 요소의 위치 선정을 위한 복수의 위치를 제공할 수 있고, 따라서 본 발명의 소자는 개별적으로 어드레스 가능한 픽셀의 어레이를 제공할 수 있는 복수의 이러한 종류들 각각의 구성요소를 포함할 수 있다. 예를 들어, 캐소드 전극 및 전계 이미터는 교차하는 라인들로서 패터닝될 수 있다.

본 발명의 전계 방출 트라이오드 소자의 동작은, 전계 방출 전류의 생성을 위해 전계 이미터에 동력을 공급하도록, 게이트 전극 및 애노드 전극에, 소자 외부의 접지된 전압원(도시되지 않음)을 통하여, 아래의 실시예에서 사용되는 전압을 포함하는 범위 내의 적합한 전위를 인가하는 것을 포함한다.

본 발명의 전계 방출 트라이오드 소자는 평판 패널 컴퓨터 디스플레이, 텔레비전, LCD 및 기타 유형의 디스플레이에, 그리고 진공 전자 장치, 방출 게이트 증폭기, 클라이스트론(klystron), 및 조명 장치에 사용될 수 있다. 이들은 특히 대면적 평판 패널 디스플레이, 즉 크기가 76 ㎝(30 in)보다 큰 디스플레이에 유용하다. 평판 패널 디스플레이는 평면형이거나 곡면형일 수 있다. 이들 장치는 모든 목적을 위해 본 명세서의 일부로서 전체적으로 참조로 포함된, 미국 특허 출원 제2002/0074932호에 보다 구체적으로 기술되어 있다.

[실시예]

본 발명의 방법 및 장치의 유리한 속성 및 효과는 아래에 기재한 바와 같이 일련의 실시예(실시예 1 및 2)에서 볼 수 있다. 이들 실시예의 기초가 되는 방법 및 장치의 실시 형태는 단지 설명을 위한 것이며, 본 발명을 예시하기 위한 이들 실시 형태의 선택은, 이들 실시예에 기재된 바와 다른 재료, 조건, 구성요소, 구성, 단계, 기술 또는 프로토콜이 이들 방법 및 장치를 실시하는데 적합하지 않거나, 또는 이들 실시예에 기재된 바와 다른 내용이 첨부된 특허청구범위 및 이의 등가물의 범주로부터 배제됨을 나타내는 것은 아니다. 대조 실험으로서 역할을 하도록 설계된 시도(대조군 A 및 대조군 B)로부터 얻은 결과와 실시예들로부터 얻은 결과를 비교함으로써, UV 차단 유전체 절연체의 캐소드 어셈블리의 제조에서의 부재와 그에 따른 소자에서의 부재에 관하여 이러한 비교에 근거를 둠으로써, 실시예들의 의미가 더욱 잘 이해된다.

실시예 1 및 실시예 2는 본 발명의 소자를 제조하도록 방출 재료의 침착에 대한 2개의 방법, 직접 및 리프트 오프 침착 방법을 설명한다. 도 3a는 이들 실시예의 방법에 사용된 바와 같은 탑게이트 캐소드 어셈블리(전계 이미터 없음)의 레이아웃의 평면도를 도시한다. 비아 에칭은 둘 모두의 방법에 대하여 동일한 방식으로 수행된다. 도 3b 내지 도 3j는 비아 에칭을 위한 처리 순서를 도시한다. 도 4a 내지 도 4d는 다양한 제조 단계에서의 게이트형 유전체 비아의 광학 현미경 사진을 도시한다.

도 5a 내지 도 5d는 방출 재료가 기판 상에 직접 침착되는 실시예 1의 방법에 대한 처리 순서를 도시한다. 도 6a 내지 도 6g는 희생 레지스트 층을 수반하는 리프트 오프 기술을 이용하여 방출 재료가 침착되는 실시예 2의 방법에 대한 처리 순서를 도시한다. 실시예 1에서 제조된 캐소드 어셈블리는 하나의 UV 차단층을 갖는 절연 유전체를 포함하고, 실시예 2에서 제조된 캐소드 어셈블리는 2개의 UV 차단층을 갖는 절연 유전체를 포함한다.

각각의 실시예에서, 도 3b에 도시된 바와 같이, 5 ㎝ × 5 ㎝(2" × 2")의 유리 기판(3.1)을 제공하였고, 기판 상에 ITO 코팅(3.2)을 침착하였고, 코팅을 에칭하여 캐소드 전극을 형성하였다. 유전체 스택의 구축을 위해, 먼저 UV 투과성 유전체 베이스 재료의 페이스트를 제조하였다. 전형적으로 후막 페이스트로서 적용되는 유전체 페이스트는 전형적으로 용매, 및 유기 및 무기 성분을 함유한다. 용매는 부틸 카비톨, 부틸 카비톨 아세테이트, 다이부틸 카비톨, 다이부틸 프탈레이트, 텍사놀 및 테르피네올과 같은 고비점 액체일 수 있다. 유기 성분은 결합제 중합체, 분산제 및/또는 기타 리올로지 개질제를 포함할 수 있다. 무기 성분은 저융점 유리 프릿 및 기타 무기 분말을 포함할 수 있다. UV 차단 유전체 페이스트를 제조하기 위해,

베이스 유전체 페이스트에 추가적인 UV 흡수 안료가 첨가된다. 산화코발트 안료와 같은 고온 안정적이고 유리-화학-내성인(glass-chemistry-resistant) 안료를 3 중량% 및 5 중량% 로딩으로 사용하여 이들 실시예에서의 2개의 UV 차단 유전체 페이스트를 제조하였다.

실시예 1에서, 하나의 UV 차단층을 갖는 절연 유전체를 제조하기 위해, 먼저 ITO 캐소드의 상부에 베이스 유전체 페이스트를 스크린 인쇄하고, 125℃에서 5분 동안 건조시키고, 공기 중에 550℃의 피크 온도로 20분 동안 소성하여 두께가 약 6 ㎛인 UV 투과성 막(3.3)을 생성하였다(도 3c). 그 다음, 동일한 절차를 사용하여 베이스 유전체 층의 상부에 5 중량%의 안료 함유 유전체 페이스트를 스크린 인쇄하고 소성함으로써,

도 3d에 도시된 바와 같이 UV 차단 및 전기 절연 유전체 재료(3.4)의 7 ㎛ 두께의 막을 생성하였다. 13 ㎛의 총 소성된 두께가 측정되었다. 수은등과 에너지 미터 사이에 유전체 스택을 배치함으로써 절연 유전체의 UV 광학 밀도를 측정하였고, 2보다 큰 값을 알아냈다.

실시예 2에서, 2개의 UV 차단 층을 갖는 절연 유전체를 제조하기 위해, 전술한 바와 같이, 3 중량% 안료 함유 유전체 페이스트를 인쇄, 건조 및 소성하여, 도 6에 도시된 바와 같이 ITO 캐소드의 상부에 제1 UV 차단 유전체 층(6.3)을 형성하였다. 그 다음, 도 6a에 도시된 바와 같이 제1 층의 상부에 3 중량% 안료의 제2 UV 차단 유전체 층(6.4)을 유사하게 제조하였다. 13 ㎛의 총 소성된 두께 및 2보다 큰 광학 밀도를 이중 층에 대하여 측정하였다.

그 다음, e-빔 증발기를 사용하여, 전술된 단일 층 및 이중 층 구성요소의 유전체 표면 상에 150 ㎚ 두께의 크롬(Cr)의 게이트 전극(3.5, 6.5)을 침착하였다. 500V를 초과하는 직류 전압 브레이크다운 값을 13 ㎛ 두께 유전체 스택에 대해 측정하였다.

도 3에 도시된 바와 같이 캐소드 어셈블리에서 비아 구조를 제조하는데 종래의 리소그래피 기술을 사용하였다. 도 3f에 도시된 바와 같이, 노볼락 유형의 포토레지스트(3.6)(독일 슐츠바흐 암 타우누스 소재의 클라리언트 코포레이션(Clariant Corporation)으로부터 입수한 AZ4330)를 Cr 층(3.5)의 표면 상에 스핀 코팅하였다. 1500 rpm의 스핀 속도 및 45초의 스핀 시간을 사용하였다. 노볼락 중합체 막을 90℃의 핫플레이트 상에서 2분 동안 건조시켰다. 건조 후에 4 ㎛ 두께의 노볼락 중합체 막을 얻었다. 20 ㎛ 개방 원의 어레이로 패터닝된 외부 포토 마스크(3.8)를 통해 포토레지스트를 UV(350 내지 450 ㎚) 방사선(3.7)에 노광시켰다. 300 mJ/㎠의 UV 선량을 사용하였다. 포토레지스트를 2% 테트라메틸암모늄 하이드록사이드(이 또한 클라리언트로부터 입수됨)를 함유하는 AZ300 MIF 현상제 용액에 240초 동안 현상시킴으로써, 도 3g에 도시된 바와 같이, 20 ㎛ 원의 어레이(3.9)로서 Cr 층(3.5)을 노출시켰다. 현상 후에, 소자를 120 ℃의 핫플레이트 상에서 3분 동안 베이킹하였다. Cr 및 유전체 스택 층을 습식 에칭제로 에칭한 다음 탈이온수로 헹구었다. 도 3h에 도시된 바와 같이, Cr 및 유전체 스택 층에, 에칭 조건에 따라 40 내지 60 ㎛의 테두리 직경을 갖는 비아(3.10)를 얻었다. 그 다음, 60℃의 PRS2000 레지스트 스트리퍼(미국 매사추세츠주 댄버스 소재의 트랜센 컴퍼니(Transene Company)로부터 입수됨)로 포토레지스트 층을 제거하였다. 도 4a 및 도 4b는 Cr 게이트 전극(4.1), 비아 개구(4.2), 및 비아의 하부(4.3)를 각각 도시한다.

그 다음, 표면을 다시 포토레지스트(3.11)로 코팅하고, 상이한 외부 마스크(3.13)를 사용한 제2 UV 광패터닝 단계(3.12)를 수행하여, 도 3i에 도시된 바와 같이, 전기 절연된 게이트 라인들을 형성하기 위하여 Cr 층(3.5)에서 브레이크를 에칭하였다. 이러한 제2 리소그래피 단계에서 생성된 게이트 라인들(3.14) 사이의 브레이크의 치수는 훨씬 더 커졌으며(도 3에서는 축척대로 도시되어 있지 않음), 그에 따라서 이 단계는 정렬 오차를 고도로 용인하였다. PRS2000 레지스트 스트리퍼로 포토레지스트를 제거함으로써 도 3j에 도시된 바와 같이 캐소드 어셈블리에서 비아를 형성하는 방법의 수행을 완료하였고, 표면은 전자 방출 재료의 침착을 위한 준비가 되었다.

상기 언급한 바와 같이, 2개의 실시예에서 상이한 방법을 사용하여 캐소드 어셈블리의 비아 내로 전자 방출 재료의 페이스트를 침착하였다. 실시예 1에서의 방법은 기판의 Cr 표면 상에 페이스트를 직접 적용하는 것을 포함하고, 실시예 2에서의 방법은 방출 재료를 함유하는 페이스트 잔여물의 리프트-오프를 돕도록 희생 층으로서 기능을 하는 포지티브 작용 포토레지스트로 Cr 표면을 먼저 코팅하는 것을 포함한다.

둘 모두의 방법에서, 후막 침착을 위해 전자 방출 재료의 네거티브 작용 포토이미징가능 페이스트를 사용하였다. 포토이미징가능 후막 페이스트는 전형적으로 용매, 유기 및 무기 성분뿐만 아니라, 전자 방출 재료를 함유한다. 용매는 부틸 카비톨, 부틸 카비톨 아세테이트, 다이부틸 카비톨, 다이부틸 프탈레이트, 텍사놀, 또는 테르피네올과 같은 고비점 액체 중 하나 또는 이들의 혼합물일 수 있다. 유기 성분은 결합제 중합체, 광활성 단량체, 개시제, 분산제, 및/또는 기타 리올로지 개질제 중 하나 이상을 포함한다. 무기 성분은 유리 프릿, 무기 분말, 및/또는 금속성 분말을 포함할 수 있다. 페이스트에 사용된 전자 방출 재료는 탄소 나노튜브와 같은 침상 재료를 포함할 수 있다. 기판에 페이스트를 도포하기 위해, 종래의 스크린 인쇄가 통상 사용된다. 포토이미징가능 페이스트의 경우, 페이스트의 패터닝되지않은 플러드 인쇄(flood print)는 전형적으로 소자의 전체 상부 표면을 거의 덮는 데 사용된다.

도 5a 내지 도 5d는 실시예 1에 사용된 직접 페이스트 침착 방법에 대한 처리 순서를 나타낸다. 도 5a는 방출 재료의 침착 직전의 탑게이트 기판 어셈블리를 도시하며, 이는 유리 기판(5.1), ITO 캐소드 전극(5.2), 베이스 유전체 층(5.3), UV 차단 유전체 재료 층(5.4), Cr 게이트 전극(5.5), 및 비아 개구(5.6)로 구성된다. 종래의 스크린 인쇄 공정을 사용하여, 기판 상에 포토이미징가능 CNT 페이스트의 블랭킷 층(blanket layer)을 인쇄하여, Cr 표면을 오버코팅하고 유전체 비아를 충전하였다(도 5b). CNT 페이스트 막의 막을 강제 공기 대류 오븐에서 60℃로 30분 동안 건조시켰다. 건조된 CNT 페이스트 막(5.7)은 Cr 표면에서부터 측정된 약 8 ㎛ 두께인 것으로 알아냈다.

건조된 CNT 페이스트의 막을 기판의 배면을 통해 UV 방사선(5.8)에 약 100 mJ/㎠의 노광 선량(exposure dose)으로 노광시켰다. CNT 페이스트의 광경화를 UV 차단 유전체 재료 층(5.4)에 의해 유전체 비아의 하부까지만 제한하였다. 도 5c에 도시된 바와 같이, UV 선량은 약 4 ㎛의 CNT 페이스트(5.9)의 광경화된 층의 두께를 결정하였다. 노광된 CNT 페이스트의 막을 0.5% NaCO₃ 수용액으로 1분 동안 분무함으로써 현상하였고, 그 동안 막의 미경화 CNT 페이스트를 세정하며, 도 4c 및 도 5d에 도시된 바와 같이, 비아의 하부에 CNT 페이스트(4.4)의 4개의 도트 어레이를 남긴다. 특히 관심있는 영역은 게이트 라인들 사이의 Cr 표면 상의 브레이크(4.5 및 5.10)였다. 이 영역에는 게이트 라인들 사이의 전기 단락을 야기할 수 있는 CNT 페이스트 잔여물이 전혀 없었다는 것으로 판단되었다.

실시예 2에서, 희생 층을 포함하는 보다 복잡한 리프트-오프 방법을 사용하여 전자 방출 재료를 침착하였다. 이 방법은 잔여물 없는 페이스트 침착을 보장한다는 이점을 갖는다. 도 6a 내지 도 6g는 실시예 2의 리프트-오프 방법에 대한 처리 순서를 도시한다. 도 7a 내지 도 7c는 이 제조 방법의 다양한 단계에서 게이트형 유전체 비아의 광학 현미경 사진을 도시한다.

방출 재료의 페이스트의 침착 직전의 실시예 2에 사용된 바와 같은 탑게이트 캐소드 어셈블리가 도 6a에 도시되어 있다. 이는 유리 기판(6.1), ITO 캐소드 전극(6.2), 제1 UV 차단 유전체 층(6.3), 제2 UV 차단 유전체 층(6.4), Cr 게이트 전극 층(6.5), 및 비아(6.6)를 포함하였다. 스핀 코팅 기술을 사용하여, Cr 층의 표면 상에 포지티브 작용 포토레지스트(6.7)를 코팅하여, 비아의 모두를 충전하였다(도 6b). 더 큰 기판의 경우, 포토레지스트의 슬롯 다이 코팅이 적합할 것이다.

Cr 표면으로부터 측정될 때 약 3 ㎛의 두께로 포토레지스트 막을 핫플레이트 상에서 건조시켰다. 배면을 통해 기판을 UV 방사선(6.8)에 플러드 노광시켰다. UV 선량은, 도 6c의 6.9에서 도시된 바와 같이, 비아의 하부 바로 위에 위치된 포토레지스트 재료가 그 전체 두께를 통하여 완전히 노광되도록 사용하였다. 그러나, 다른 모든 영역에서, 포토레지스트는 UV 차단 유전체 층의 존재로 인해 UV 방사선에 노광되지 않았다. 이러한 자가 정렬된 노광은 고비용 정렬 장비를 사용하지 않고 수행되었다. 포토레지스트의 유형에 따라, 노광 후 베이크 단계가 바람직할 수 있다. 노광된 포토레지스트를 현상제 용액 내에 옮겨서, 도 6d에 도시된 바와 같이, 레지스트 층의 홀(6.10) 각각의 하부에서 캐소드 표면을 드러냈다. 이 시점에서 현상 후 베이크 단계가 또한 바람직할 수 있다. 도 7a 및 도 7b는 포토레지스트로 덮인 Cr 게이트 전극(7.1), 레지스트 홀 상부 개구(7.2), 및 ITO 캐소드를 드러낸 그의 하부(7.3)를 각각 도시한다.

종래의 스크린 인쇄 공정을 사용하여, 캐소드 어셈블리의 상부에 포토이미징가능 CNT 페이스트의 블랭킷 층을 인쇄하여, 도 6e에 도시된 바와 같이, 표면을 오버코팅하고 레지스트 층의 모든 홀을 충전하였다. 선택된 포토레지스트 및 방출 재료 페이스트는 바람직하지 않는 어떠한 상호작용도 일으켜서는 안된다. CNT 페이스트를 레지스트 표면으로부터 측정할 때 8 ㎛ 두께의 막(6.11)으로, 전술한 동일한 방식으로, 건조시켰다. CNT 페이스트 막을 기판의 배면을 통해 UV 방사선(6.12)에 약 100 mJ/㎠의 노광 선량으로 노광시켰다. 다시, CNT 페이스트의 광경화를 UV 차단 유전체 층에 의해 레지스트 홀의 하부까지만 제한하였다. 도 6f에 도시된 바와 같이, UV 선량은 약 4 ㎛의 CNT 페이스트(6.13)의 광경화된 층의 두께를 결정하였다.

노광된 CNT 페이스트의 막을 1분 동안 용매로 분무함으로써 현상시켰고, 그 동안 CNT 페이스트의 미경화 막과 포토레지스트 층이 세정되어서, 도 6g의 6.14 및 도 7c의 7.4에 도시된 바와 같이, 비아의 하부에 CNT 페이스트의 4개의 도트 어레이를 남겼다. 이전과 같이, 게이트 라인들 사이의 Cr 표면 상의 브레이크(6.15)는 CNT 페이스트 잔여물이 완전히 없는 것으로 판단되었다. UV 차단 유전체 층 및 희생 레지스트의 사용은 고비용 정렬 장비의 사용 없이 CNT 페이스트의 잔여물 없는 침착을 보장하였다.

방출 재료의 페이스트의 배합에 따라, 캐소드 어셈블리는 전계 이미터 도트에서의 과도한 유기 재료를 없애기 위해 소성 단계를 필요로 할 수 있다. 만일 그렇다면, 소성은 도트에 대한 손상을 최소화하는 기간 동안 그리고 온도로 공기 중에 또는 비활성 분위기 하에 수행될 수 있다. 실시예 1 및 2에서, 진공 챔버에서의 후속 방출 테스트에 소성이 필요하지 않았으므로 샘플을 소성하지 않았다. 그러나, 개선된 방출 성능을 달성하기 위하여 활성화 단계를 수행하였다. 비아 안으로 접착제를 강제하고 전계 이미터 도트와 접촉시키는 압력 하에서 샘플 상부 상에 접착 테이프 조각을 적층하였다. 이후의 접착 테이프 박리는 이미터 도트를 파쇄하여 전계 이미터의 "활성화된" 표면을 노출시킨다.

활성화된 캐소드 어셈블리 샘플에 대향하여, 인광체 코팅과 함께 ITO 코팅된 5 ㎝ × 5 ㎝(2" × 2") 유리 기판으로 구성된 애노드 플레이트를 장착하였다. 3 ㎜ 두께의 스페이서를 사용하여 캐소드 기판과 애노드 기판 사이의 거리를 유지하였다. 은 페인트 및 구리 테이프를 사용하여 ITO 캐소드 전극, Cr 게이트 전극, 및 ITO 애노드 전극에 대해 전기 접촉을 이룸으로써 탑게이트 트라이오드 소자를 완성하였다. 소자를 1.3 mPa(1×10^-5 Torr) 미만의 압력으로 배기된 진공 챔버 내에 장착하였다. 1.5 ㎸의 DC 전압을 애노드 전극에 인가하였다. 120 ㎐의 반복률과 30 ㎲의 펄스 폭을 갖는 펄스형 구형파를 게이트 전극에 인가하였다. 캐소드 전극은 접지 전위로 유지시켰다.

펄스형 게이트 전압이 30V에 도달했을 때, 0.6 ㎂의 평균 애노드 전류가 측정되었다. 펄스형 게이트 전압이 증가됨에 따라, 증가하는 애노드 전류가 측정되었다. 60V의 게이트 전압에서, 22.6 ㎂의 애노드 전류를 얻었다. 도 8은 실시예 2에서 제조된 탑게이트 전계 방출 트라이오드 소자로부터의 기록된 애노드 전류와 게이트 전압 값의 그래프를 도시한다. 1.5 ㎸ 애노드 전압, 60 V 게이트 전압, 및 22 ㎂ 애노드 전류에서 동작하는, 이러한 소자에 의해 방출된 전자에 의한 인광체 조명의 이미지가 도 9에 도시되어 있다. 실시예 1에서 제조된 바와 같은 탑게이트 전계 방출 트라이오드 소자에 대하여 유사한 방출 결과를 얻었다.

대조군 A 및 대조군 B

캐소드 어셈블리의 또 다른 2개의 샘플을 실시예 1 및 실시예 2에 사용된 샘플에 거의 동일한 레이아웃으로 제조하였다. 도 10은, 도 3a에서와 같이, 기판(10.1), ITO 캐소드 전극(10.2), 제1 유전체 층(10.3), 제2 유전체 층(10.4), Cr 게이트 전극(10.5), 비아(10.6), 및 2개의 게이트 라인들 사이의 갭(10.7)을 도시한다. 유전체 비아를 제조하기 위한 처리 순서는 또한 도 3b 내지 도 3j에 도시된 바와 같이 실시예 1 및 실시예 2에 사용된 바와 동일하였다. 대조군 A 및 대조군 B와 실시예 1 및 실시예 2의 차이는 대조군 A 및 대조군 B에 사용된 유전체 층은 어느 것도 UV 차단 특성을 갖지 않는다는 것이다.

대조군 A에서는 희생 레지스트 층의 사용 없이 전자 방출 재료의 페이스트의 직접 침착이 있었다. 도 11a 내지 도 11d는 대조군 A에 사용된 처리 순서를 도시한다. 도 11a는 기판(11.1), ITO 캐소드 전극(11.2), 제1 유전체 층(11.3), 제2 유전체 층(11.4), Cr 게이트 전극(11.5), 비아(11.6), 및 2개의 게이트 라인들 사이의 갭(11.7)을 도시한다. Cr 표면 상에 방출 재료(11.8)의 포토이미징가능 페이스트를 인쇄하여 건조시키고 모든 비아를 충전한 후에, 기판의 배면을 통해 100 mJ의 UV 방사선(11.9)에 샘플을 노광시켰다. UV 방사선이 UV 투과성 유전체 층 둘 모두를 통해 침투하였으므로, 페이스트는 유전체 비아의 측벽(11.11)에서뿐만 아니라 하부(11.10)에서도 광경화되었고, 게다가 게이트 라인들 사이의 갭(11.12)의 캐소드 어셈블리 표면 상에서도 광경화되었다.

방출 재료 페이스트는 고도로 전도성이기 때문에, 게이트 라인들 사이의 갭(11.14)에서 그리고 비아 개구(11.13)에서 Cr 게이트 전극에 근접함으로써 캐소드와 애노드 사이 그리고 게이트 라인들 사이의 전기 단락 회로를 초래하였다. 도 12는 게이트 라인들(12.2) 사이의 갭에서 전자 방출 재료(12.1)의 광경화를 도시한다(페이스트가 소자 상부의 모든 부분에 걸쳐 인쇄되지 않았음). 수백 옴의 전기 저항 값이 게이트와 캐소드 사이에서 그리고 게이트 라인들 사이에서 측정되었다. 이러한 단락 회로는 트라이오드 소자를 동작 불가능하게 하였다.

대조군 B에서는 희생 레지스트 층을 사용하여 전자 방출 재료의 페이스트의 침착을 수행하였다. 도 13a 내지 도 13g는 처리 순서를 도시한다. 이전과 같이, 도 13a는 기판(13.1), ITO 캐소드 전극(13.2), 제1 유전체 층(13.3), 제2 유전체 층(13.4), Cr 게이트 전극(13.5), 비아(13.6), 및 2개의 게이트 라인들 사이의 갭(13.7)을 도시한다. 캐소드 어셈블리의 표면 상에 포지티브 작용 포토레지스트(13.8)를 스핀 코팅하여 건조시켜 Cr 표면을 코팅하고 모든 유전체 비아를 충전하였다. 배면을 통해 기판을 UV 방사선(13.9)에 플러드 노광시켰다. 유전체 층 둘 모두가 UV 방사선에 대해 투과성이기 때문에, Cr 게이트 층의 상부 상에 바로 위치된 포토레지스트만이 UV 노광으로부터 차단되었다. 비아(13.10) 내의 영역을 포함하는 포토레지스트의 다른 모든 영역을 UV 방사선에 노광시켰다. 도 13d의 13.11에 의해 도시된 바와 같이 레지스트의 현상은 Cr 층 바로 위의 영역을 제외한 모든 레지스트를 제거하였다. 인쇄 및 건조 후에, 전자 방출 재료(13.12)의 포토이미징가능 페이스트를 레지스트 표면 상에 침착하였고 모든 비아를 충전하였다. 기판의 배면을 통해 100mJ의 UV 방사선(13.13)에 샘플을 노광시켰다.

대조군 A에서 볼 수 있듯이, UV 방사선은 유전체 층 둘 모두를 통해 침투하여 방출 재료 페이스트(13.14)의 광경화를 일으켰다. 그 다음의 방출 재료 페이스트의 현상과 레지스트 제거의 결과로서, 도 13g에 도시된 바와 같이 게이트 라인들 사이의 갭(13.15), 유전체 비아의 측벽(13.17) 및 하부(13.16)에서의 방출 재료의 막이 되었다. 방출 재료의 막의 게이트 층에 근접함과 그의 전기 전도성으로 인해 캐소드와 애노드 사이 그리고 게이트 라인들 사이의 전기 단락 회로를 야기하였다. 이러한 단락 회로는 다시 소자를 동작 불가능하게 하였다.

대조군 A 및 대조군 B에서 고비용 정렬 장비가 사용되지 않았으므로, UV 차단 유전체 층의 사용 없이는 방출 재료의 단락 회로가 없는 침착이 달성될 수 없었다.

본 발명의 방법 및 장치의 일부의 특징부들은 다양한 이러한 특징부들을 함께 조합한 하나 이상의 특정 실시 형태에 관련하여 본 명세서에 기술된다. 그러나 본 발명의 범주는 임의의 특정 실시 형태 내의 소정 특징부만의 설명에 의해 제한되지 않으며, 본 발명은 또한 (1) 임의의 설명된 실시 형태의 모든 특징부들보다 적은 하위 조합(subcombination)(그러한 하위 조합은 그 하위 조합을 형성하기 위하여 생략되는 특징부가 없음에 의해 특징지워질 수 있음), (2) 임의의 기재된 실시 형태의 조합 내에 개별적으로 포함된 각각의 특징부, 및 (3) 둘 이상의 기재된 실시 형태로부터 취한 선택된 특징부만을, 선택적으로는 본 명세서의 어딘가 다른 곳에 개시된 다른 특징부와 함께, 그룹화하여 형성된 특징부들의 다른 조합을 포함한다.

Claims

a) 기판 상에 배치된 캐소드 전극과;
b) 캐소드 전극 상에 배치된 UV 차단 절연 유전체와;
c) 유전체 상에 배치된 게이트 전극과;
d) 게이트 전극 및 유전체를 관통하여 캐소드 전극을 노출시키는 복수의 비아와;
e) 비아에 위치된 전계 이미터를 포함하는 캐소드 어셈블리 장치.
제1항에 있어서, 기판은 UV 방사선에 투과성인 장치.
제1항에 있어서, 캐소드 전극은 UV 방사선에 투과성인 장치.
제1항에 있어서, 유전체는 코발트를 포함하는 장치.
제1항에 있어서, 조합된 I 및 G 라인들의 UV 파장 범위에서 유전체의 광학 밀도는 약 0.5 이상인 장치.
제1항에 있어서, 캐소드 전극 및 전계 이미터는 교차하는 라인으로서 패터닝된 장치.
제1항에 있어서, 전계 이미터는 탄소 나노튜브를 포함하는 장치.
제1항에 따른 캐소드 어셈블리를 포함하는 전계 방출 트라이오드 소자.
제8항에 따른 트라이오드 소자를 포함하는 평판 패널 디스플레이, 진공 전자 장치, 방출 게이트 증폭기, 클라이스트론 또는 조명 장치.
a) 제1 전도성 재료 층으로 기판을 코팅하는 단계와;
b) 제1 전도성 재료 층 상에 UV 차단 절연 유전체를 침착하는 단계와;
c) 유전체 상에 제2 전도성 재료 층을 침착하는 단계와;
d) 제2 전도성 재료 층 및 유전체를 관통하여 제1 전도성 재료 층을 노출시키도록 하나 이상의 비아를 형성하는 단계와;
e) 비아(들)에 전자 방출 재료를 침착하는 단계를 포함하는 캐소드 어셈블리의 제조 방법.
제10항에 있어서, 유전체는 코발트를 포함하는 방법.
제10항에 있어서, 조합된 I 및 G 라인들의 UV 파장 범위에서 유전체의 광학 밀도는 약 0.5 이상인 방법.
a) UV 투과성 전도성 재료 층으로 UV 투과성 기판의 제1 면을 코팅하는 단계와;
b) 전도성 층 상에 UV 차단 절연 유전체를 침착하는 단계와;
c) 유전체 상에 상부 전도성 재료 층을 침착하는 단계와;
d) 상부 전도성 재료 층 및 유전체를 관통하여 UV 투과성 전도성 재료 층을 노출시키도록 하나 이상의 비아를 형성하는 단계와;
e) 상부 전도성 재료 층 상에 그리고 비아(들)에 포토레지스트 재료를 침착하는 단계와;
f) 기판을 통하여 포토레지스트 재료를 조사하는 단계와;
g) 포토레지스트 재료를 현상하여 각각의 비아에 채널을 형성하고 UV 투과성 전도성 재료 층을 재노출시키는 단계와;
h) 포토레지스트 재료 상에 그리고 비아(들)의 채널(들)에 포토이미징가능 전자 방출 재료를 침착하는 단계와;
i) 기판을 통하여 방출 재료를 조사하는 단계와;
j) 포토레지스트 재료와 미경화 방출 재료를 제거하는 단계를 포함하는 캐소드 어셈블리의 제조 방법.
제13항에 있어서, 유전체는 코발트를 포함하는 방법.
제13항에 있어서, 조합된 I 및 G 라인들의 UV 파장 범위에서 유전체의 광학 밀도는 약 0.5 이상인 방법.