KR20020042230A - 전계 방출 소자용 캐소드 제조 방법 - Google Patents

Abstract

본 발명은 전계 방출 소자를 구성하는 핵심 요소인 전계 방출 소자용 캐소드 제조 방법에 관한 것이다.

본 발명이 종래의 기술에 비해서 현저하게 차이를 보이는 기술분야는 에미터용 재료를 리프트오프(lift off) 공정으로 캐소드 전극에 패터닝하는 기술로 요약된다. 본 발명에서는 에미터용 재료를 캐소드에 부착시키기 위해 에미터 혼합체(Emitting Compound)를 형성시키는 것을 특징으로 하며, 희생층을 이용하여 리프트오프 공정으로 에미터 혼합체를 패터닝한다.

또한, 본 발명의 다른 실시예에서는 리프트오프 공정을 이용함으로써, 입자형의 에미터 재료를 원하는 장소에 패터닝할 수 있기 때문에, 3극형 전계 방출 소자용 캐소드를 낮은 공정 온도에서 용이하게 제작할 수 있는 방법을 제공한다.

Description

전계 방출 소자용 캐소드 제조 방법 {Cathode Fabrication Method for field emission device}

본 발명은 전계 방출 소자(Field Emission Device)에 관한 것으로서, 보다 상세하게 설명하면 평판 디스플레이(Flat Panel Display) 장치에 사용되는 리프트오프 공정에 의한 전계 방출 소자용 캐소드(Cathode) 제조 방법에 관한 것이다.

전계 방출 소자는 캐소드를 가진 하부 기판(Base Plate)과 형광체(Phosphor)를 가진 상부 기판(Face Plate)을 서로 평행하게 좁은 간격(2mm 이내)으로 진공 패키징(Vacuum Packaging)을 통하여 제작하며, 하부 기판의 캐소드로부터 방출된 전자를 상부 기판의 형광체에 충돌시켜 형광체의 음극 발광(Cathodoluminescence)으로 화상을 표시하는 장치로서, 최근 종래의 브라운관(CRT : Cathode Ray Tube)을 대체할 수 있는 평판 디스플레이로서 연구 개발되고 있다.

전계 방출 소자(혹은 전계 방출 디스플레이) 하부 기판의 핵심 구성 요소인 캐소드는 소자 구조, 에미터 물질, 에미터 모양에 따라 전자 방출 효율이 크게 달라진다. 현재 전계 방출 소자의 구조는 크게 캐소드 전극과 아노드 전극으로 구성된 2극형(Diode)과 캐소드 전극, 게이트 전극, 아노드 전극로 구성된 3극형(Triode)으로 분류할 수 있다. 에미터 물질로는 주로 금속, 실리콘, 다이아몬드, 다이아몬드상 카본(Diamond Like Carbon), 카본 나노 튜브(Carbon Nanotube) 등이 사용되고 있으며, 일반적으로 금속과 실리콘은 3극형 전계 방출 소자용 캐소드에, 다이아몬드 또는 카본 나노 튜브 등은 2극형 전계 방출 소자용 캐소드에 사용되고 있다.

2극형 전계 방출 소자는 주로 작은 전계에서 전자 방출 특성이 우수한 다이아몬드 또는 카본 나노 튜브를 막(Film) 혹은 입자(혹은 분말)형태로서, 에미터 재료로 사용하며, 2극형 전계 방출 소자는 3극형 전계 방출 소자에 비해서 전자 방출의 제어성 및 저전압 구동 측면에서 불리하지만, 제작 공정이 간단하고, 또한, 전자 방출의 신뢰성이 높다는 장점을 가진다.

도 1은 종래의 2극형 전계 방출 소자용 캐소드의 구성을 보여주는 단면도로서, 이를 상세히 설명하면 다음과 같다.

도 1에 도시된 2극형 전계 방출 소자용 캐소드는 권리권자가 'Candescent Technologies Corporation.'이고, 특허 명칭이 'Structure and fabrication of electron-emitting devices utilizing electron-emissive particles which typically contain carbon'(US Patent No. 5,900,301)인 선행 특허에서 제시하고 있다.

먼저, 캐소드(100)는 하부 기판(120) 상에 캐소드 전극(140)과 상기 캐소드전극(140)에 입자(Particle)형의 에미터(160)와, 상기 입자형의 에미터(160)를 상기 캐소드 전극(140)에 본딩시키는 본딩제(170)로 구성된다.

상기 하부 기판(120)의 재료로는 유리 기판이 많이 사용되고 있으며, 상기 캐소드 전극(140)의 제작은 금속을 유리 기판에 스퍼터(Sputtering) 공정 혹은 전자 빔 공정 등의 방법으로 증착한 후, 사진 식각 공정을 통하여 선택적으로 에칭함으로써 달성할 수 있다. 상기 캐소드 전극(140)의 재료로는 전기가 잘 통하는 금속이면 가능하고, 현재는 크롬(Cr), 니켈(Ni), 니오븀(Nb) 등이 주로 사용되고 있다. 상기 에미터(160) 재료로는 낮은 전계에서 전자 방출 특성이 우수한 재료가 많이 사용되고 있으며, 카본(Carbon)을 주성분으로 하는 물질인 다이아몬드, 다이아몬드성 카본(DLC), 비정질 카본, 카본 나노 튜브, 카본 나노 입자 등이 있다. 상기 본딩제(170)는 상기 에미터(160)를 상기 캐소드 전극(140)에 전기적으로 연결시키는 역할을 해야하기 때문에 전기적으로 도전성을 갖는 도전체 재료가 적당하다. 또한, 상기 본딩제(170)는 상기 입자상의 에미터(160)를 상기 캐소드 전극(140)으로부터 떨어지지 않도록 하는 역할을 동시에 수행해야 한다.

본 선행 특허에서는 상기 본딩제(170)의 재료로 티탄(Ti), 그래파이트(Graphite), 니켈(Ni) 혹은 그 합금을 사용하였다. 본딩력 증가를 위해서 본딩제 도포 후, 열처리를 하여 상기 에미터(160)와 상기 캐소드 전극(140)의 사이에 카바이드(Carbide)상을 형성시키는 기술을 공개한 바 있다.

한편, 권리권자가 'E.I.du Pont de Nemours and Company'이고, 특허 명치이 'Process for making a field emitter cathode using a particulate field emitter material'(US Patent No. 5,948,465)의 선행 특허에서는 상기 에미터(160)를 상기 캐소드 전극(140)에 부착시키는 본딩제(170)의 재료로서, 금속 화합물(Metal -Compound)를 사용하였다. 본 선행 특허에서는 특히, 금속 화합물로 AgNO3를 사용하였으며 상기 본딩제(170) 형성 방법의 일 예는 다음과 같이 요약된다.

중량비로 25%의 AgNO3, 3%의 PVA(PolyVinyl Alcohl), 71.9%의 증류수(DI Water)와 0.1%의 계면 활성제를 사용해서 혼합체 용액을 만든 후, 상기 캐소드 전극(140)에 도포시켜 혼합체 막을 형성시킨다. 이어서, 입자상의 에미터 재료를 도포된 혼합체 막에 균일하게 흩뿌린 후, 열처리한다. 열처리하는 동안 혼합체 막은 분해되어 혼합체 용액을 구성하던 비금속 성분은 제거되고, 금속만 남게 된다. AgNO3를 금속 화합물로 사용한 경우는 은(Ag)이 본딩제로 남게 되며, 상기 에미터(160)와 상기 캐소드 전극(140)을 전기적으로 연결하는 역할뿐만 아니라 기계적으로 본딩하는 역할을 하게 된다.

도 2는 또 다른 종래의 2극형 전계 방출 소자용 캐소드의 구성을 보여주는 단면도로서, 이를 상세히 설명하면 다음과 같다.

도 2에 도시된 2극형 전계 방출 소자용 캐소드는 권리권자가 'Lucent Technologies Inc.'이고, 특허 명칭이 'Electron field emitters comprising particles cooled with low voltage emitting material'(US Patent No. 5,623,180)에서 제시하고 있다.

캐소드(200)는 하부 기판(220)에 띠 형태로 배열된 캐소드 전극(240)과 상기 캐소드 전극(240)의 위에 입자(Particle)형의 입자형 기판(265)과, 상기 입자형 기판(265)의 표면에 에미터(260)가 부착되어 있다. 상기 하부 기판(220)의 재료로는고온에서 잘 견디는 절연체가 주로 사용되고 있으며, 상기 캐소드 전극(240)의 제작은 전기적 도전성이 우수한 도전체를 사용해서 형성시킨다. 상기 캐소드 전극(240)은 전기가 잘 통하는 금속 전극이면 가능하고, 상기 에미터(260) 재료로는 낮은 전계에서 전자 방출 특성이 우수한 재료가 많이 사용되고 있다. 대표적인 상기 에미터(260) 재료로는 결함을 가진 다이아몬드, 세라믹 입자들(Ceramic Particles), 예를 들면, 산화물 입자들, 질화물 입자들, 탄화물 입자들 및 반도체재료도 사용이 가능하다. 도 2에서처럼 상기 입자형 기판(265)에 부착된 상기 에미터(260)는 상기 입자형 기판(265)을 완전히 둘러싸는 연속상일 경우도 있지만, 다수개의 에미터 입자가 불연속적으로 상기 입자형 기판(265)에 부착되는 경우도 있다. 상기 입자형 기판(265)의 재료로는 금속 입자가 주로 사용되며, 몰리브덴(Mo)과 같이 카바이드를 잘 형성하는 금속이거나 혹은 융점이 500?? 이상으로 고온특성이 우수한 금속이 주로 사용된다. 상기 입자형 기판(265)의 크기는 지름이 0.1 - 100미크론(Micron) 범위의 것이 요구되지만, 0.2 - 5미크론 범위의 입자 크기를 갖는게 더욱 좋은 결과를 가져다 준다.

한편 도 2에 도시된 캐소드 전극(240)은 도 1에 도시된 캐소드 전극(140)의 형성 방법과 큰 차이를 보인다. 왜냐하면, 도 2에 도시된 상기 캐소드 전극(240)은 상기 에미터(260)에 전기적 신호를 전달해 주는 역할과 동시에 상기 에미터(260)와 상기 입자형 기판(265)을 상기 캐소드 전극(240)으로부터 떨어지지 않도록 본딩시키는 역할을 동시에 해야하기 때문이다. 따라서, 도 2에 도시된 상기 캐소드 전극(265)의 형성 방법은 도 1에 도시된 본딩제(170)의 형성 방법과 유사하다.

상기 도 2에 도시된 캐소드 전극(265)의 형성 방법을 요약하면 다음과 같다.

먼저, 상기 입자형 기판(265)에 부착된 상기 에미터(260)를 아세톤 등의 액체, 유기성 바인더(Organic Binder), 금속 혹은 도전성 산화물 입자들 중에서 일부를 소정의 비율로 선택하여 혼합함으로써, 슬러리(Slurry)상의 혼합체를 만든다. 이때, 금속 입자로는 은(Ag)을 주성분으로 하는 재료가 많이 쓰이며, 도전성 산화물 입자로는 낮은 온도에서 쉽게 환원되는 산화물인 산화동(CuO) 입자가 많이 쓰인다. 후속 공정인 열처리 공정에서 유기성 재료는 제거되고, 열처리 공정이 끝나면, 상기 에미터(260)가 부착된 상기 입자형 기판(265)과 금속만 남게된다. 도 2에 도시되어 있듯이, 열처리 공정후, 남은 에미터(260)가 부착된 상기 입자형 기판(265)은 불연속적으로 연속상인 금속막에 박혀(Insert) 있는 구조를 가지며, 연속상인 금속막은 상기 캐소드 전극(240) 역할을 한다. 도 2에 도시되어 있는 각각의 에미터(260)는 일부가 노출되어야 전계 방출 소자로 사용할 수 있기 때문에 열처리공정후, 상기 에미터(260)를 돌출시키기 위해서 표면 처리를 할 수 있다. 표면 처리 방법으로는 화학적 에칭 혹은 기계적인 폴리싱 방법 등이 사용된다.

위에서 도 1 및 도 2에 도시된 종래의 전계 방출 소자에서 사용된 2극형 캐소드는 원추형 3극 캐소드와는 달리 게이트 및 게이트 절연막이 필요없기 때문에 구조가 간단하고 제작 공정이 용이한 장점을 가진다. 또한, 2극형 전계 방출 소자용 캐소드는 전자 방출시 스퍼터링 효과에 의한 캐소드의 파괴 확률이 매우 낮기 때문에 소자의 신뢰성이 높을 뿐만 아니라, 3극형 캐소드에서 크게 문제가 되는 게이트 및 게이트 절연체의 파괴 현상이 전혀 없다.

또한, 권리권자가 '한국전자통신연구원'이고, 특허 명칭이 '2극형 전계 어레이를 가진 전계 방출 디스플레이'(출원번호:99-31976)에서 제시하고 있듯이 액티브 구동 2극형 전계 방출 소자의 개발에 대한 새로운 개념으로 2극형 캐소드의 필요성은 더욱 커지고 있다.

그러나, 2극형 캐소드를 가진 전계 방출 소자는 전자 방출에 필요한 높은 전계를 상당한 간격으로 떨어진 상부 기판과 하부 기판(통상 50㎛ ~ 2㎜임)의 전극을 통하여 주어야 하기 때문에 낮은 전계에서도 전자 방출이 잘 일어나는 물질을 에미터 재료로 사용해야 한다는 제한점을 가진다. 현재까지 알려진 에미터용 재료로는 카본을 주성분으로 하는 다이아몬드, 다이아몬드상 카본, 비정질 카본, 카본 나노 튜브, 카본 나노 입자 등이 있으며, 산화물, 질화물, 탄화물, 반도체 재료까지 에미터 재료로 사용될 수 있음이 보고되고 있지만, 어느 한가지도 아직 전계 방출 소자로 실용화된 예는 없다. 이유는 카본 나노 튜브를 포함한 우수한 전자 방출 특성을 갖는 에미터 재료는 대부분 500?? 이상의 고온 공정으로 형성되기 때문이다. 이런 이유로 우수한 전자 방출 특성을 갖는 에미터를 형성시키는 데는 하부 기판의 선택에 있어서 문제점이 많았다.

상기의 문제점을 해결하기 위하여 고온 공정으로 입자상의 에미터 재료를 형성시킨 후, 입자상의 에미터 재료를 캐소드 전극에 부착시키는 방법에 관한 기술개발이 필요하였다. 위에서 소개한 미국 특허들(No. 5,900,301, No. 5,948,465, No. 5,623,180)에서 보듯이 입자상의 에미터 재료를 사용한 2극형 캐소드의 제조의 필요성은 매우 크지만, 현재의 문제점은 입자형 에미터 재료를 패터닝(Patterning)하는 기술이 개발되지 못하여 2극형 캐소드가 실용화 되지 못하는 문제점이 있다.

즉, 종래의 기술인 스크린 프린팅(Screen Printing), 스프레이 코팅(Spray Coating), 디핑(Dipping) 방법으로는 고정세(High Resolution) 전계 방출 표시 소자에 적합한 에미터를 제작하는데 문제점이 많다.

최근에 입자상의 에미터 재료를 고정세 전계 방출 표시 소자에 적용하기 위한 새로운 패터닝 기술이 공개되어 있다. 이 공개된 새로운 패터닝 기술에서는 사진 식각 공정으로 패터닝을 하기 때문에 고정세 패터닝이 가능하다. 즉, 패터닝에 필요한 최고 온도가 300?? 정도로 낮기 때문에 가격이 싸고 진공 특성이 우수한 소다 유리를 기판으로 사용해서 전계 방출 소자용 캐소드를 제작할 수 있는 장점을 갖는다.

반면, 이 기술은 입자형의 에미터 재료가 도포된 상태에서 사진 식각 공정을 수행해야 하는 문제점을 갖는다. 이런 이유로 에미터 재료가 탄소 나노 튜브처럼 불투명한 경우, 사진 식각 공정시 자외선이 입자형 에미터를 통과하지 못하기 때문에 에미터 재료의 패터닝이 캐소드 전극에서 박리되는 문제가 발생하기도 한다.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 에미터용 재료를 리프트오프(Lift Off) 공정으로 캐소드 전극에 패터닝함으로써, 저온에서 쉽게 제조할 수 있는 전계 방출 소자용 캐소드를 제조할 수 있는 방법을 제공하기 위한 것이다.

도 1은 종래의 2극형 전계 방출 소자용 캐소드의 구성을 보여주는 단면도이고,

도 2는 또 다른 종래의 2극형 전계 방출 소자용 캐소드의 구성을 보여주는 단면도이고,

도 3은 본 발명의 일 실시예에 따른 전계 방출 소자용 캐소드 제조 공정에서 리프트오프 공정을 나타낸 도면이고,

도 4는 도 3에 도시된 공정으로 제조한 전자 방출용 캐소드의 구조를 보여주는 사시도이고,

도 5는 본 발명의 일 실시예에 의해 제조한 전자 방출 소자용 캐소드를 2극형 전계 방출 디스플레이에 적용한 경우를 보여주는 예시도이고,

도 6은 본 발명의 또 다른 일 실시예에 의한 3극형 전자 방출 소자용 캐소드 제조 공정을 나타낸 도면이고,

도 7은 본 발명의 또 다른 일 실시예에 의한 개선된 3극형 전자 방출 소자용 캐소드 제조 공정을 나타낸 도면이고,

도 8은 도 6 및 도 7에 도시된 3극형 전자 방출 소자용 캐소드의 1개 픽셀 내부에 다수개의 서브 픽셀이 존재하는 것을 보여주는 평면도이다.

※ 도면의 주요 부분에 대한 도면 부호의 설명 ※

100, 200, 300, 400, 500, 600, 700, 800 : 캐소드

120, 220, 320, 420, 620, 720 : 하부 기판

140, 240, 340,440, 540, 640, 740 : 캐소드 전극

642, 742, 842 : 게이트 전극

160, 260 : 에미터 입자

170 : 본딩제

265 : 입자형 기판

350, 650, 750 : 희생층

360, 460, 560, 660, 760, 860 : 에미터 혼합체

380 : 마스크

390 : 자외선

585 : 스페이서

590 : 애노드

592 : 상부기판

594 : 애노드전극

596 : 형광체

630, 730 : 유전체

740A : 돌출부

상기한 목적을 달성하기 위한 본 발명에 따르면, 2극형 전계 방출 소자용 캐소드 제조 방법에 있어서, 전기적 부도체 재료로 구비된 하부 기판에 전기적 도전성을 갖는 물질로 다수의 캐소드 전극을 형성시키고, 그 위에 희생층(Sacrificial Layer)을 전역적으로 형성시키는 제 1 단계; 사진 식각 공정을 이용하여 상기 다수의 캐소드 전극 사이에 상기 희생층을 일부분만 남겨두고, 나머지는 제거하는 제 2 단계; 상기 제 2 단계의 결과물 상에 에미터 혼합체를 균일하게 도포하는 제 3 단계; 및 상기 제 3 단계의 결과물에서 상기 희생층을 제거하므로써 상기 희생층 상에 존재하던 에미터 혼합체를 선택적으로 제거하는 제 4 단계를 포함하여 이루어진 것을 특징으로 하는 2극형 전계 방출 소자용 캐소드 제조 방법이 제공된다.

또한, 3극형 전계 방출 소자용 캐소드 제조 방법에 있어서, 비전도성 기판 상에 다수의 캐소드 전극을 형성한 후, 상기 캐소드 전극을 포함한 상기 비전도성 기판상에 적어도 1층의 유전체와 1층의 게이트 전극 및 희생층을 순서대로 적층하는 제 1 단계; 사진 식각 공정을 이용하여 상기 유전체, 게이트전극 및 희생층을 식각(etching)하여 상기 다수의 캐소드 전극의 일부를 노출시키는 제 2 단계; 상기 제 2 단계의 결과물 상에 전역적으로 에미터 혼합체를 도포하는 제 3 단계; 및 상기 희생층을 제거하므로써 상기 에미터 혼합체 중 캐소드 전극위에 직접 도포되어 있는 에미터 혼합체를 제외한 나머지 에미터 혼합체를 선택적으로 제거하여 패터닝하는 제 4 단계를 포함하여 이루어진 것을 특징으로 하는 3극형 전계 방출 소자용 캐소드 제조 방법이 제공된다.

또한, 3극형 전계 방출 소자용 캐소드 제조 방법에 있어서, 비전도성 기판 상에 다수의 캐소드 전극을 형성한 후, 상기 캐소드 전극위에 요철을 갖는 다수의 돌출부를 형성시키는 제 1 단계; 상기 제 1 단계의 결과물 상에 상기 다수의 캐소드 전극을 포함한 상기 비전도성 기판상에 유전체, 게이트 전극 및 희생층을 순서대로 적층하는 제 2 단계; 사진 식각 공정을 이용하여 상기 유전체, 게이트전극 및 희생층을 식각하여 상기 다수의 캐소드 전극을 노출시키는 제 3 단계; 상기 제 3 단계의 결과물 상에 전역적으로 에미터 혼합층을 도포하는 제 4 단계; 및 상기 희생층을 제거하므로써 상기 에미터 혼합층 중 상기 캐소드 전극위에 직접 도포되어 있는 에미터 혼합체를 제외한 나머지 에미터 혼합체를 선택적으로 제거하여 패터닝하는 제 4 단계를 포함하여 이루어진 것을 특징으로 하는 3극형 전계 방출 소자용 캐소드 제조 방법이 제공된다.

이하, 첨부된 도면을 참조하면서 본 발명의 일 실시예에 따른 전계 방출 소자용 캐소드 제조 방법을 보다 상세하게 설명하기로 한다.

본 발명에서 제안하는 전계 방출 소자용 캐소드는 하부 기판을 가지며, 하부 기판상에 띠 모양의 금속 전극(캐소드 전극)과 상기 금속 전극의 위에입자(Particle)형 혹은 분말(Powder)형의 에미터가 패터닝되어 부착되어 있다. 하부 기판의 재료로는 전기적 부도체인 유리 기판이 사용된다. 캐소드 전극의 제작은 전기적 도전성이 우수한 물질을 물리적 증착 또는 화학적 증착 방법으로 형성시킨다. 캐소드 전극의 재료로는 금속 재료가 적당하고, 에미터 재료로는 낮은 전계에서 전자 방출 특성이 우수한 재료가 사용된다. 대표적인 에미터 재료로는 카본을 주성분으로 하는 물질인 카본 나노 튜브, 카본 나노 입자, 결함을 가진 다이아몬드, 세라믹 입자들(Ceramic Particles), 예를 들면, 산화물 입자들, 질화물 입자들, 탄화물 입자들 및 반도체 재료도 사용이 가능하다.

본 발명이 종래의 기술에 비해서 현저하게 차이를 보이는 기술 분야는 에미터용 재료를 리프트오프(Lift Off) 공정으로 캐소드 전극에 패터닝하는 기술로 요약된다. 본 발명에서는 에미터용 재료를 캐소드에 부착시키기 위해서 에미터 혼합체(Emitting Compound)를 형성시키는 것을 특징으로 한다. 여기서 에미터 혼합체란 에미터용 재료가 초순수에 혼합된 용액으로, 에미터 혼합체에는 점도를 조절하기 위한 바인더와 미량의 첨가제를 추가로 포함하기도 한다. 에미터 혼합체의 점도와 퍼짐성은 바인더와 첨가제의 양으로 조절이 가능하며, 캐소드 전극을 갖는 하부 기판에 균일한 두께로 혼합체 막을 형성시킨 후, 희생층(Sacrificial Layer)을 사용한 리프트오프 공정으로 패터닝한다. 즉, 캐소드 전극에 희생층을 형성시킨 후, 원하는 패턴이 존재하는 마스크(Mask)를 사용해서 자외선(UV - Light)으로 일단 희생층에 선택적으로 조사(Exposure)시킨다. 이어서, 희생층을 현상(Development) 공정을 통하여 선택적으로 제거한다. 이어서, 에미터 혼합체를패터닝된 희생층 위에 균일하게 도포한 후, 소정의 방법으로 희생층을 제거하면, 희생층과 함께 희생층 위에 존재하던 에미터 혼합체도 제거되기 때문에 에미터 혼합체의 패터닝을 얻을 수 있다.

전계 방출 소자용 캐소드에 있어서 에미터는 원하는 위치에만 존재해야 한다. 따라서, 본 발명에서 공개하는 리프트오프 공정에 의한 입자형 에미터 재료를 원하는 부분에만 패터닝하여 부착시키는 기술은 종래의 기술과 큰 차이를 보인다. 즉, 사진 식각 공정에 의해서 희생층을 패터닝하고, 패터닝된 희생층의 형상이 바로 에미터 혼합체의 패터닝을 결정하기 때문에 캐소드 전극에 형성시키는 에미터 혼합체의 패턴은 수십 미크론의 범위까지 원하는 위치에 정밀하게 패터닝 할 수 있다. 이런 이유로 본 발명의 기술은 입자형 에미터를 적용한 고정세(High Resolution) 전계 방출 소자용 에미터의 제작에 반드시 필요한 기술을 제공한다.

도 3은 본 발명의 일 실시예에 따른 전계 방출 소자용 캐소드 제조 공정에서 리프트오프 공정을 나타낸 도면으로서, 에미터의 부착 및 패터닝 공정 부분을 보여주고 있다.

먼저, (a)에서 유리와 같은 전기적 부도체 재료로 구비된 하부 기판(320)에, 전기적 도전성을 갖는 물질로 띠 형의 캐소드 전극(340)을 형성시킨다. 희생층(350)의 재료로는 폴리머가 적당하며, 특히 포토레지스트(Photoresist)가 사용된다. 즉, 스핀 코터를 사용해서 상기 캐소드 전극(340)이 패터닝된 상기 하부 기판(320)에 포토 레지스트막을 형성시킨 후, 마스크(380)를 사용하여 자외선(390)을 노광시킨다.

이어서, (b)는 노광된 상기 희생층(350)을 현상한 후, 남아 있는 희생층(350)의 단면 상태를 보여준다. 이어서, 에미터 혼합체(360)를 균일하게 도포한다.

(c)는 패터닝된 희생층(350) 위에 상기 에미터 혼합체(360)를 도포한 후의 단면을 보여주는 개략도이다. 상기 에미터 혼합체(360)를 도포하는 방법으로는 테이프 캐스팅(Tape Casting)법, 스핀 코팅법, 디핑법 등이 있다. 소정의 건조 공정을 거친 후, 상기 희생층(350)을 제거하면, 상기 희생층(350) 위에 존재하던 상기 에미터 혼합체(360)도 함께 제거시킬 수 있다.

(d)는 상기 하부 기판(320)에 상기 캐소드 전극(340)이 존재하며, 그 위에 상기 에미터 혼합체(360)가 패터닝되어 있는 구조를 갖는 2극형 캐소드(300)의 일예를 보여주는 단면도이다.

본 발명은, 상기 띠형의 캐소드 전극(340)이 형성된 상기 하부 기판(320)에 상기 희생층(350)을 도포한 후, (a)에 도시되어 있듯이, 사진 식각 공정을 하는 단계와, (b)에 도시되어 있듯이, 상기 희생층(350)을 현상하여 패터닝하는 단계와, 낮은 전계에서 전자 방출이 용이한 입자형 에미터 재료를 초순수 및 첨가제에 혼합하여 에미터 혼합체를 제조하는 단계와, (c)에 도시되어 있듯이, 상기 에미터 혼합체(360)를 패터닝된 희생층(350)에 도포하는 단계와, (d)에 도시되어 있듯이 선택적으로 희생층(350)을 제거하면서 동시에 에미터 혼합체(360)를 선택적으로 제거함으로써, 에미터 혼합체(360)를 패터닝하는 것을 특징으로 한다.

한편, 본 발명에 의한 상기 캐소드 전극(340)은 전기적 도전성이 우수한 금속 재료로 만들어지며, 물리적 증착(Physical Vapor Deposition) 혹은 화학적 증착(Chemical Vapor Deposition) 방법으로 소정의 두께를 갖는 막형으로 형성될 수 있다.

(a)에서 상기 띠형의 캐소드 전극(340)은 선폭이 일정한 것으로 제한을 받지는 않는다. 또한, 캐소드 전극의 패터닝은 일반적으로 사용되는 포토레지스트(Photoresist) 물질을 사용해서 금속막의 건식 식각 혹은 습식 식각 방법으로 쉽게 할 수 있다.

(b)에서 상기 희생층(350)의 재료로는 폴리머가 일반적으로 사용되며 알루미늄(Al)과 같은 금속 재료도 사용될 수 있다. 희생층의 패터닝은 반도체 공정에서 현재 사용되고 있는 사진 식각 공정이 사용될 수 있다. 사진 식각 공정을 사용한 포토레지스트의 패터닝 공정에서는 수미크론 크기를 갖는 패터닝도 쉽게 할 수 있다.

(c)에서 상기 에미터 혼합체(360)를 형성하는 방법은 다음과 같다. 상기 에미터 혼합체(360)를 형성시키기 위해서는 에미터용 재료와 초순수를 주성분으로 하고 미량의 첨가제를 추가로 넣어서 슬러리(Slurry) 상태의 혼합체를 형성시키는 단계를 가지며, 상기 에미터 혼합체(360)에는 첨가제로 바인더 및 계면 활성제를 추가로 포함할 수 있다. 에미터 재료로는 낮은 전계에서 전자 방출 특성이 우수한 입자형 재료가 사용된다. 에미터 재료의 일 예로는 카본을 주성분으로하는 물질인 카본 나노 튜브, 카본 나노 입자, 결함을 가진 다이아몬드, 세라믹 입자들(CeramicParticles), 특히, 산화물 입자들, 질화물 입자들, 탄화물 입자들 및 반도체 재료들이 있다. 입자형 에미터 재료의 형상은 구형, 괴상형, 막대형 혹은 판상형 등이 있으며, 형상에 제한을 받지 않는다. 상기 에미터 혼합체(360)에 추가되는 첨가제로는 그래파이트 입자(Graphite Particle), 폴리비닐 알콜(PVA : PolyVinyl Alcohol) 혹은 터피네올(Terpineol) 등이 사용될 수 있다. 상기 에미터 혼합체(360)를 패터닝된 상기 희생층(350)에 도포하는 방법으로는 테이프 캐스팅법이 사용되며, 스핀 코팅법, 디핑법 등도 사용 가능하다. 이어서 100?? 내외의 핫 플레이트에서 5분정도 건조시킨다.

(d)는 본 발명에 의해서 리프트오프 공정으로 상기 희생층(350)과 상기 에미터 혼합체(360)를 선택적으로 제거하여 패터닝한 캐소드(300)의 단면을 보여주는 개략도로서, 희생층의 제거는 포도레지스트의 스트립퍼(Stripper)로 사용되는 ACT1 혹은 아세톤, 알코올에 디핑한 후, 소정의 수압을 가진 물을 스프레이(Spray) 분사시켜 할 수 있다. 또한, 상기 희생층(350)인 포토레지스트의 제거는 유기성 용액인 아세톤, 알코올 등으로 하고, 상기 에미터 혼합체(360)는 물에 녹는 것으로 하여 물을 스프레이 분사시켜서 상기 희생층(350)과 상기 희생층(350)의 위에 존재하는 상기 에미터 혼합체(360)를 제거하는 것이 바람직하다. 상기의 방법으로 패터닝된 상기 에미터 혼합체(360)를 전계 방출 소자용 에미터로 사용하기 위해서는 상기 에미터 혼합체(360)에 존재하던 수분과 유기성 바인더 등을 제거해야 하기 때문에 300?? 내외의 온도에서 열처리한 후 사용한다.

도 4는 도 3에 도시된 공정으로 제조한 전자 방출용 캐소드의 구조를 보여주는 사시도로서, 상기 전자 방출용 캐소드는 유리 기판으로 구성된 하부 기판(420)에 금속막으로 구성된 캐소드 전극(440)이 띠 형태로 구성되어 있으며, 상기 캐소드 전극(340)에 소정의 크기를 갖는 에미터 혼합체(460)가 패터닝되어 있다.

본 발명에서 상기 캐소드 전극(440)의 형상은 반드시 띠형일 필요는 없으며, 또한, 상기 에미터 혼합체(360)의 형상, 크기 및 개수는 특정하게 제한될 필요가 없다.

도 5는 본 발명의 일 실시예에 의해 제조한 전자 방출 소자용 캐소드를 2극형 전계 방출 디스플레이에 적용한 경우를 보여주는 예시도로서, 이를 상세히 설명하면 다음과 같다.

상기 전자 방출 소자용 캐소드(500)는 스페이서(585)를 지지대로 하여 애노드(590)와 서로 마주 보면서, 평행하게 진공 패키징한다. 상기 애노드(590)는 유리 기판으로 구성된 상부 기판(592)에 띠 형태로 배열된 투명 전극으로 구성된 애노드 전극(594)과 상기 애노드 전극(594)의 일부 위에 빨강(R), 녹색(G), 파랑색(B)의 형광체(Phosphor, 596)를 가진 상부 기판으로 구성된다. 하부 기판상의 캐소드 전극(520)과 상기 애노드 전극(594)은 서로 교차되도록 정렬하여 교차 영역이 하나의 픽셀(pixel)로 정의된다. 한편, 픽셀에서 서로 교차하는 상기 캐소드 전극(520)과 상기 애노드 전극(594)인 투명 전극 사이에 전압를 인가하면, 전계가 형성되고, 소정 크기 이상의 전계에서는 에미터 혼합체(560)에서 전자가 방출된다. 통상 사용되는 에미터 재료로는 10 V/㎛ 이하의 전계에서 쉽게 전자가 방출되는 물질을 사용한다.

도 6은 본 발명의 또 다른 일 실시예에 의한 3극형 전자 방출 소자용 캐소드 제조 공정을 나타낸 도면으로서, 입자형 에미터 재료를 3극형 전계 방출 소자용 캐소드에 적용하기 위한 패터닝 공정을 나타낸 것이다.

본 발명에서 입자형 에미터 재료를 3극형 전계방출 소자용 캐소드에 적용하기 위한 패터닝 공정은 다음과 같은 단계를 갖는다. (a)에서 보듯이, 종래의 3극형 전계 방출 소자용 캐소드 구조에서 캐소드 전극을 제외한 부분인 게이트 전극을 포함한 표면에 희생층을 형성시키는 제 1 단계, 상기 제 1단계의 결과물 상에 에미터 혼합체를 전면적으로 도포하는 제 2 단계, 상기 제 2 단계로 형성한 결과물을 소정의 열처리 공정 후, 상기 희생층을 제거함으로써 상기 에미터 혼합체를 선택적으로 제거하여 패터닝하는 제 3 단계를 포함한다. 이때, 상기 제 1단계에서 상기 희생층은 상기 게이트 전극 상에 도포시키기도 하지만, 상기 게이트 전극 위에 유전체를 도포한 후, 희생층을 형성시켜도 된다. 이하 도 6의 각 공정에 대한 자세한 설명은 다음과 같다.

(a)의 구조까지는 일반적인 반도체 공정으로 쉽게 제작이 가능하며, 제작 공정의 대략은 다음과 같다. 유리 기판(620)에 도전성 재료로 캐소드 전극(640)을 형성시켜 패터닝하는 단계와, 유전체(630)와 게이트 전극(642) 및 희생층(650)을 도포한 후, 상기 캐소드 전극(640)을 노출시키기 위하여 다시 선택적으로 식각하는단계를 갖는다.

(b)는 상기 (a)에서 터닝된 상기 희생층(650)에 에미터 혼합체(660)를 도포한 후, 단면을 보인 것이다. (b)에서 상기 에미터 혼합체(660)를 형성하는 방법은 다음과 같다. 먼저, 에미터용 재료와 초순수를 주성분으로 하고 미량의 첨가제를 추가로 넣어서 슬러리(Slurry) 상태의 혼합체를 형성시키는 단계를 수행한다. 이때, 상기 에미터 혼합체(660)에는 첨가제로 바인더, 아크릴계 수지, 계면활성제 중 최소한 1가지 이상을 더 추가로 포함할 수 있다. 에미터 재료로는 낮은 전계에서 전자 방출 특성이 우수한 입자형 재료가 사용된다. 에미터 재료의 일 예로는 카본을 주성분으로 하는 물질인 카본 나노 튜브, 카본 나노 입자, 결함을 가진 다이아몬드, 세라믹 입자들(Ceramic Particles), 특히, 산화물 입자들, 질화물 입자들, 탄화물 입자들 및 반도체 재료들이 있다. 입자형 에미터 재료의 형상은 구형, 괴상형, 막대형 혹은 판상형 등이 있으며, 형상에 제한을 받지 않는다. 상기 에미터 혼합체(660)에 추가되는 첨가제로는 그래파이트 입자(Graphite Particle), 폴리비닐 알콜(PVA : PolyVinyl Alcohol) 혹은 터피네올(Terpineol) 등이 사용될 수 있다. 상기 에미터 혼합체(660)를 패터닝된 희생층(650)에 도포하는 방법으로는 테이프 캐스팅법이 사용되며, 스핀 코팅법, 디핑법 등도 사용 가능하다. 이어서 100?? 내외의 핫 플레이트에서 5분정도 건조시킨다.

(c)는 리프트오프 공정으로 희생층(650)과 에미터 혼합체(660)를 선택적으로 제거하여 패터닝한 캐소드(600)의 단면을 보여주는 개략도이다. 본 발명에서 상기 희생층(650)의 재료로는 폴리머가 적당하며, 포도레지스트를 상기 희생층(650)으로사용할 경우 ACT1 혹은 아세톤, 알코올 용액과 초순수에 순차적으로 디핑하면, 에미터 혼합체를 패터닝할 수 있다. 한편, 상기 희생층(650)인 포토레지스트의 제거는 유기성 용액인 아세톤, 알코올 등으로 하고, 상기 에미터 혼합체(660)는 물에 녹는 것으로 하여 물을 스프레이 분사시켜서 상기 희생층(650)과 상기 희생층(650)의 위에 존재하는 에미터 혼합체(660)를 제거하는 것이 바람직하다.

도 7은 본 발명의 또 다른 일 실시예에 의한 개선된 3극형 전자 방출 소자용 캐소드 제조 공정을 나타낸 도면으로서, 입자형 에미터 재료를 3극형 전계 방출 소자용 캐소드에 적용하기 위한 패터닝 공정을 개략적으로 나타낸 것이다.

도 7에 도시된 실시예는 상기 도 6에 도시된 실시예에 비해서 더욱 낮은 전계에서도 전자 방출이 용이한 구조를 갖는 장점을 갖는다. 도 7의 특징은 캐소드 전극(740)에 요철을 갖는 돌출부(740A)를 갖는 것이며, 전계 방출이 용이한 이유는, 3극형 전계방출 소자용 캐소드 구조에서 캐소드 전극(740)에 전압을 인가하면 요철을 갖는 돌출부(740A)의 주변에 국부적으로 강한 전계(electric field)가 형성되기 때문이다.

(a)의 구조까지는 일반적인 반도체 공정으로 쉽게 제작이 가능하며, 제작 공정의 대략은 다음과 같다. 유리 기판(720)에 도전성 재료로 캐소드 전극(740)을 형성시키는 단계와, 상기 캐소드 전극(740)에 요철을 갖는 돌출부(740A)를 형성시키는 단계와, 유전체(730), 게이트 전극(742) 및 희생층(750)을 도포한 후, 상기 돌출부(740A)가 형성된 상기 캐소드 전극(740)을 노출시키기 위하여 다시 선택적으로 식각하는 단계를 갖는다.

(b)는 상기 (a)에서 터닝된 상기 희생층(750)에 에미터 혼합체(760)를 도포한 후, 단면을 보인 것이다. (b)에서 상기 에미터 혼합체(760)를 형성하는 방법과 상기 에미터 혼합체(760)의 조성 및 도포 방법은 도 6의 (b)에 도시된 것과 비슷한 방법을 갖는다.

(c)는 리프트오프 공정으로 상기 희생층(750)과 상기 에미터 혼합체(760)를 선택적으로 제거하여 패터닝한 캐소드(700)의 단면을 보여주고 있다. 본 발명에서 상기 희생층(750)의 제거는 도 6의 (c)에 도시된 것과 비슷한 방법을 갖는다.

상기 도 6과 도 7에서 보듯이, 본 발명에서 입자형 에미터를 사용해서 3극형 전계 방출 소자용 캐소드를 제작하는 공정은 비전도성 기판(620, 720) 상에 다수의 캐소드 전극(640, 740)이 존재하며, 유전체(630, 730)를 사이에 두고 상기 캐소드 전극(640, 740)의 반대쪽에 게이트 전극(642, 742)이 존재하며, 상기 유전체(630, 730)와 상기 게이트 전극(642, 742)의 일부는 식각되어 상기 캐소드 전극(640, 740)의 일부가 노출된 구조에서, 상기 캐소드 전극(640, 740)의 일부를 제외한 부분에 희생층(650, 750)을 적층시키는 제 1 단계와 상기 제 1 단계의 결과물 상에 에미터 혼합체(660, 760)를 도포하는 제 2 단계와 상기 희생층(650, 750)을 제거하면서 상기 에미터 혼합체(660, 760를 선택적으로 패터닝하는 것을 특징으로 하고 있다. 상기 희생층(650, 750)은 상기 게이트 전극(642, 742) 상에 바로 형성시켜도 되지만, 상기 희생층(650, 750)과 상기 게이트 전극(642, 742) 사이에 중간층을형성시켜도 된다. 상기 희생층(650, 750)은 보통 1층을 사용하지만, 금속과 비금속의 다층 희생층을 사용해도 된다.

도 8은 도 6 및 도 7에 도시된 3극형 전자 방출 소자용 캐소드의 1개 픽셀 내부에 다수개의 서브 픽셀이 존재하는 것을 보여주는 평면도로서, 이를 상세히 설명하면 다음과 같다.

(a)에 도시되어 있듯이, 1개의 픽셀에는 다수개의 서로 분리된 에미터 혼합체(860)가 존재하며 각각의 에미터 혼합체(860)의 주변에는 게이트 전극(842)이 있다.

또한, (b)에 도시되어 있듯이, 상기 에미터 혼합체(860)의 형상은 띠 모양을 가질 수도 있으며. 본 발명에서 상기 에미터 혼합체(860)의 크기, 형상 및 개수는 제한받지 않는다.

위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술 사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호 범위는 첨부된 청구 범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.

이상과 같이 본 발명에 의하면, 2극형 전계 방출 소자용 캐소드를 입자형 에미터를 사용해서 리프트오프 공정으로 캐소드 전극을 함유한 하부 기판의 원하는 소정의 위치에 정밀하게 패터닝할 수 있기 때문에 고온 공정으로 형성시킨 낮은 전계에서 전자 방출 특성이 우수한 에미터 재료들, 예를 들면, 카본 나노 튜브, 카본 나노 입자, 결함을 가진 다이아몬드, 세라믹 입자들(Ceramic Particles)을 저온 공정이 요구되는 유리 기판에 부착 및 패터닝할 수 있는 장점을 갖는다.

따라서, 별도의 장치에서 합성 온도와 기판의 형상에 제한을 받지 않고, 전자 방출 특성이 우수한 입자형 에미터 재료를 합성하여, 본 발명의 리프트오프 공정으로 입자형 에미터를 미세하고 정교하게 선택적으로 패터닝함으로써, 전자 방출 소자의 하부 기판의 선택과 전자 방출 소자의 대면적화 및 고정세화에 큰 기여를 할 수 있는 효과가 있다. 즉, 유리 기판을 하부 기판으로 사용한 고정세 대면적 전계 방출 디스플레이의 실용화에 크게 기여할 수 있는 효과가 있다.

한편, 본 발명의 또 다른 실시예에서는 리프트오프 방법으로 3극형 전계 방출 소자용 캐소드의 구조와 그 제조 방법을 기술하였는 바, 상기 3극형 전계 방출 소자용 캐소드는 상기 2극형 전계 방출 소자용 캐소드가 갖는 장점을 가짐은 물론이고, 2극형 전계 방출 소자용 캐소드에 없는 게이트 전극을 갖기 때문에 캐소드 전극과 게이트 전극 사이에 낮은 전압을 인가시켜도 에미터 혼합체로부터 전자를 방출시킬 수 있는 효과가 있다. 따라서, 3극형 전계 방출 소자용 캐소드는 낮은 게이트 전압으로 전계 방출 소자를 구동시킬 수 있는 효과가 있다.

Claims (19)

1. 2극형 전계 방출 소자용 캐소드 제조 방법에 있어서,

   전기적 부도체 재료로 구비된 하부 기판(320)에 전기적 도전성을 갖는 물질로 다수의 캐소드 전극(340)을 형성시키고, 그 위에 희생층(Sacrificial Layer, 350)을 전역적으로 형성시키는 제 1 단계;

   사진 식각 공정을 이용하여 상기 다수의 캐소드 전극(340)의 일부분을 노출시키기 위해서 상기 희생층(350)의 일부분을 제거하는 제 2 단계;

   상기 제 2 단계의 결과물 상에 에미터 혼합체(360)를 균일하게 도포하는 제 3 단계; 및

   상기 제 3 단계의 결과물에서 상기 희생층을 제거함으로써, 상기 에미터 혼합체를 선택적으로 제거하여 패터닝하는 제 4 단계를 포함하여 이루어진 것을 특징으로 하는 2극형 전계 방출 소자용 캐소드 제조 방법.
2. 제 1 항에 있어서,

   상기 하부 기판(320)은 유리 기판을 사용한 것을 특징으로 하는 2극형 전계 방출 소자용 캐소드 제조 방법.
3. 제 1 항에 있어서,

   상기 희생층(350)은 포토레지스트(Photoresist)를 사용한 것을 특징으로 하는 2극형 전계 방출 소자용 캐소드 제조 방법.
4. 제 1 항에 있어서,

   상기 캐소드 전극(340)은 띠 형으로 형성시킨 것을 특징으로 하는 2극형 전계 방출 소자용 캐소드 제조 방법.
5. 제 1 항에 있어서,

   상기 에미터 혼합체(360)는 에미터용 재료 및 초순수를 주성분으로 하고 미량의 첨가제를 추가로 혼합하여 슬러리(Slurry) 상태로 형성시키는 것을 특징으로 하는 2극형 전계 방출 소자용 캐소드 제조 방법.
6. 제 5 항에 있어서,

   상기 에미터용 재료는 카본을 주성분으로 하는 카본 나노 튜브, 카본 나노 입자, 결함을 가진 다이아몬드 또는 세라믹 입자들(Ceramic Particles) 중 어느 하나인 것을 특징으로 하는 2극형 전계 방출 소자용 캐소드 제조 방법.
7. 제 5 항에 있어서,

   상기 첨가제는 그래파이트 입자(Graphite Particle), 폴리비닐 알콜(PVC : PolyVinyl Alcohol) 또는 터미네올(Termineol)을 포함시켜 제조된 것을 특징으로 하는 2극형 전계 방출 소자용 캐소드 제조 방법.
8. 제 5 항에 있어서,

   상기 첨가제는 바인더, 아크릴계 수지, 계면 활성제들 중 적어도 하나를 더 포함하는 것을 특징으로 하는 2극형 전계 방출 소자용 캐소드 제조 방법.
9. 3극형 전계 방출 소자용 캐소드 제조 방법에 있어서,

   비전도성 기판 상에 다수의 캐소드 전극이 존재하며, 유전체를 사이에 두고 상기 캐소드 전극의 반대쪽에 게이트 전극이 존재하며, 상기 유전체와 상기 게이트 전극의 일부는 식각되어 상기 캐소드 전극이 노출되는 구조에서, 상기 캐소드 전극의 일부를 제외한 부분에 희생층(650, Sacrificial Layer)을 적층하는 제 1 단계;

   상기 제 1 단계의 결과물 상에 에미터 혼합층(660)을 도포하는 제 2 단계; 및

   상기 희생층을 제거하면서 상기 에미터 혼합체(660) 중 캐소드 전극 위에 직접 도포되어 있는 에미터 혼합체를 제외한 나머지 에미터 혼합체를 선택적으로 제거하여 패터닝하는 제 3 단계를 포함하여 이루어진 것을 특징으로 하는 3극형 전계 방출 소자용 캐소드 제조 방법.
10. 제 9 항에 있어서,

    상기 에미터 혼합체는 에미터용 재료 및 초순수를 주성분으로 하고 미량의 첨가제를 추가로 혼합하여 슬러리(Slurry) 상태로 형성시키는 것을 특징으로 하는 3극형 전계 방출 소자용 캐소드 제조 방법.
11. 제 10 항에 있어서,

    상기 에미터용 재료는 카본을 주성분으로 하는 카본 나노 튜프, 카본 나노 입자, 결함을 가진 다이아몬드 또는 세라믹 입자들(Ceramic Particles) 중 어느 하나인 것을 특징으로 하는 3극형 전계 방출 소자용 캐소드 제조 방법.
12. 제 9 항에 있어서,

    상기 첨가제는 그래파이트 입자(Graphite Particle), 폴리비닐 알콜(PVC :PolyVinyl Alcohol) 또는 터미네올(Termineol)을 포함시켜 제조된 것을 특징으로 하는 3극형 전계 방출 소자용 캐소드 제조 방법.
13. 제 9 항에 있어서,

    상기 첨가제는 바인더, 아크릴계 수지, 계면 활성제들 중 적어도 하나를 더 포함하는 것을 특징으로 하는 3극형 전계 방출 소자용 캐소드 제조 방법.
14. 3극형 전계 방출 소자용 캐소드 제조 방법에 있어서,

    비전도성 기판(720) 상에 다수의 캐소드 전극(740)을 형성한 후, 상기 캐소드 전극 위에 요철을 갖는 다수의 돌출부(740A)를 형성시키는 제 1 단계;

    상기 제 1 단계의 결과물 상에 상기 다수의 캐소드 전극의 일부분을 제외한 나머지 부분에 유전체(730), 게이트 전극(742) 및 희생층(750, Sacrificial Layer)을 순서대로 적층하는 제 2 단계;

    상기 제 2 단계의 결과물 상에 전역적으로 에미터 혼합층(760)을 도포하는 제 3 단계; 및

    상기 희생층을 제거하면서 상기 에미터 혼합체(760) 중 상기 캐소드 전극(740)위에 직접 도포되어 있는 에미터 혼합체를 제외한 나머지 에미터 혼합체를 선택적으로 제거하여 패터닝하는 제 4 단계를 포함하여 이루어진 것을 특징으로하는 3극형 전계 방출 소자용 캐소드 제조 방법.
15. 제 14 항에 있어서,

    상기 에미터 혼합체는 에미터용 재료 및 초순수를 주성분으로 하고 미량의 첨가제를 추가로 혼합하여 슬러리(Slurry) 상태로 형성시키는 것을 특징으로 하는 3극형 전계 방출 소자용 캐소드 제조 방법.
16. 제 15 항에 있어서,

    상기 에미터용 재료는 카본을 주성분으로 하는 카본 나노 튜프, 카본 나노 입자, 결함을 가진 다이아몬드 또는 세라믹 입자들(Ceramic Particles) 중 어느 하나인 것을 특징으로 하는 3극형 전계 방출 소자용 캐소드 제조 방법.
17. 제 9 항 또는 제 14 항에 있어서,

    상기 비전도성 기판(620, 720)은 유리 기판을 사용한 것을 특징으로 하는 3극형 전계 방출 소자용 캐소드 제조 방법.
18. 제 9 항 또는 제 14항에 있어서,

    상기 희생층(650, 750)은 포토레지스트(Photoresist)를 사용한 것을 특징으로 하는 3극형 전계 방출 소자용 캐소드 제조 방법.
19. 제 9 항 또는 제 14 항에 있어서,

    상기 캐소드 전극(640, 740)은 띠 형으로 형성시킨 것을 특징으로 하는 3극형 전계 방출 소자용 캐소드 제조 방법.