KR20100089833A - 복사 방출 반도체칩 - Google Patents

복사 방출 반도체칩 Download PDF

Info

Publication number
KR20100089833A
KR20100089833A KR1020107009391A KR20107009391A KR20100089833A KR 20100089833 A KR20100089833 A KR 20100089833A KR 1020107009391 A KR1020107009391 A KR 1020107009391A KR 20107009391 A KR20107009391 A KR 20107009391A KR 20100089833 A KR20100089833 A KR 20100089833A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor chip
structured
region
structural element
Prior art date
Application number
KR1020107009391A
Other languages
English (en)
Other versions
KR101567613B1 (ko
Inventor
알프레드 렐
크리스토프 아이츠러
크리스챤 룸볼즈
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20100089833A publication Critical patent/KR20100089833A/ko
Application granted granted Critical
Publication of KR101567613B1 publication Critical patent/KR101567613B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2018—Optical confinement, e.g. absorbing-, reflecting- or waveguide-layers
    • H01S5/2022—Absorbing region or layer parallel to the active layer, e.g. to influence transverse modes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
    • H01S5/222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties having a refractive index lower than that of the cladding layers or outer guiding layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 파장(lambda)의 복사를 생성하기 위한 활성 영역(2) 및 불규칙적으로 배치된 구조 요소들을 가진 구조화된 영역(3)을 포함하는 복사 방출 반도체칩(1)에 관한 것으로, 상기 구조 요소들은 제1굴절률(n1)의 제1물질을 포함하며, 제2굴절률(n2)의 제2물질을 함유한 매질에 의해 둘러싸인다. 또한, 상기와 같은 반도체칩의 제조 방법도 제공된다.

Description

복사 방출 반도체칩{RADIATION-EMITTING SEMICONDUCTOR CHIP}
본 발명은 복사 방출 반도체칩 및 그 제조 방법에 관한 것이다.
본 특허 출원은 독일 특허 출원 10 2007 046497.7 및 독일 특허 출원 10 2007 060204.0의 우선권을 청구하며, 이의 개시 내용은 참조로 포함된다.
통상적으로, 복사 생성 반도체칩은 예를 들면 공기와 같은 주면 매질에 비해 상대적으로 높은 굴절률을 가진 반도체 물질을 포함한다. 그 결과, 복사의 아웃커플링 시 반도체칩과 주변 매질간의 경계면에서 전반사가 용이하게 일어날 수 있고, 이는 광 수율을 감소시킨다.
본 발명의 과제는, 광 수율이 개선된 복사 방출 반도체칩을 제공하는 것이다. 상기 과제는 특허 청구 범위 1항에 따른 복사 방출 반도체칩을 통해 해결된다.
또한 본 발명의 과제는, 상기와 같은 복사 방출 반도체칩의 제조 방법을 제공하는 것이기도 하다. 상기 과제는 특허 청구 범위 14항 또는 15항에 따른 방법으로 해결된다.
복사 방출 반도체칩의 유리한 발전예는 종속 청구항에 기재된다.
본 발명은, 특히, 제1굴절률의 제1물질과 제2굴절률의 제2물질 사이에서 발생하는 굴절률 천이를 구조 요소의 형상, 크기 및/또는 밀도를 이용하여 원하는 방식으로 조절한다는 아이디어에 근거한다. 적합한 조절에 의해, 용용물과 관련하여 상대적으로 크거나 상대적으로 작거나, 점진적이거나 연속적인 굴절률 천이가 발생할 수 있다.
본 발명의 바람직한 변형예에 따르면, 복사 방출 반도체칩은 파장(λ)의 복사 생성을 위한 활성 영역 및 불규칙적으로 배치된 구조 요소들을 구비한 구조화된 영역을 포함하고, 상기 구조 요소들은 제1굴절률(n1)의 제1물질을 포함하며, 제2굴절률(n2)의 제2물질을 포함한 주변 매질에 의해 둘러싸인다. 상기에서, 파장(λ)은 복사가 전파되는 각 주변 매질에서의 파장을 가리킨다.
유리한 발전예에서, 구조 요소들의 폭(b)은 각각 b≤4 ㎛이고, 상호간 간격(a)은 a≤4 ㎛이다. 특히, 구조 요소들의 폭(b) 및 상호간 간격(a)은 각각 b≤λ, a≤λ일 수 있다.
유리하게는, 영역의 구조화 시, 구조 요소들의 규칙적 배열을 고려하지 않아도 된다. 예를 들면, 구조 요소는 직접 인접한 각 구조 요소와 서로 다른 간격(a)을 포함할 수 있으나, 상기 간격(a)은 최대 4 ㎛이다. 또한, 개별 구조 요소들은 다양한 폭(b)을 포함하나, 바람직하게는 상기 폭이 4 ㎛보다 크지 않다. 폭(b)은 높이가 반일 때(h/2) 각 구조 요소의 단면의 최장 수치를 가리킨다. 동심원형 단면인 경우, 상기 단면의 최장 수치는 직경에 상응한다. 단면은 구조 요소의 바닥면에 대해 평행하게 배치된다. 높이(h)는 바닥면으로부터 시작하여 상기 바닥면에 대해 수직으로 구조 요소의 최장 수치이다.
본 발명의 틀에서, 폭(b)에 대한 2개의 바람직한 수치 범위가 있는데, 즉 b≤λ, λ＜b≤4 ㎛이다. b≤λ인 경우, 구조 요소는 광파(optical wave)에게 있어 "명확하게 인지되지 않는다(blur)". λ＜b≤4 ㎛인 경우, 구조 요소는 광파에 대한 산란 중심을 나타낸다.
유리한 형성예에 따르면, 상기 매질은 구조 요소들간의 사이 공간을 완전히 채울 수 있다. 그러나, 매질이 예를 들면 에어 포켓(air pocket)과 같은 개재물을 포함하고, 상기 개재물을 통해 유효 굴절률(neff)이 감소할 수도 있다.
다른 변형예에서, 구조 요소는 제1층의 평편한 표면으로부터 돌출된다. 제1층은 예를 들면 반도체칩을 구성하는 에피택시 성장된 반도체 층 스택에 속하거나, 상기 스택상에 배치된 별도의 층일 수 있다. 구조 요소는 제1층과 동일한 굴절률을 가질 수 있다.
바람직하게는, 제1층상에 제2층이 배치되고, 상기 제2층은 제2물질을 포함하며, 구조 요소들간의 공동(hollow)을 채운다. 이 경우, 제2층은 이미 언급한 매질에 상응한다.
이하, 중간층에 대해 고찰하며, 상기 중간층은 구조 요소들 및 매질을 포함하고, 제1 및 제2물질을 함유한다. 중간층은 혼합 물질, 즉 제1물질 및 제2물질의 혼합물을 함유한다. 본 명세서에 사용된 정의에 따르면, 중간층의 두께는 최장 구조 요소의 높이에 상응한다. 구조 요소의 폭에 대해, b≤λ가 해당하며, 파장이 더 큰 경우 b≤λ/4도 해당한다. 상기와 같은 크기의 구조 요소들의 경우, 중간층에 접하는 광파는 구조 요소들과 매질 간의 경계면, 즉 제1물질과 제2물질간의 경계를 더 이상 인지하지 못하고, 중간층을 유효 굴절률(neff)을 가진 균일한 층으로서 인지한다. 중간층이 제1 및 제2물질의 혼합물을 포함하므로, 혼합 물질의 유효 굴절률(neff)은 제1굴절률(n1)과 제2굴절률(n2)의 사이 값이다. 특히, 중간층에 대해 n2 ＜ neff ＜ n1이 성립한다. 그러나, n1 ＜ neff ＜ n2도 가능하다.
유리하게는, 유효 굴절률(neff)은 중간층에 있는 제2물질의 농도에 대해 상대적인 제1물질의 농도를 통해 조절된다. 제1물질의 농도가 우세한 경우, 유효 굴절률(neff)은 제2굴절률(n2)보다 제1굴절률(n1)에 더 근접하게 얻어진다. 제2굴절률의 농도가 우세한 경우, 그 반대의 경우가 발생한다.
유효 굴절률(neff)을 얻기 위해서는, 각 구조 요소의 바닥면폭(g)이 각 구조 요소의 높이(h)보다 작은 경우가 유리하다. 상기에서, 바닥면폭(g)은 구조 요소의 바닥면의 최장 치수로 이해할 수 있다. 동심원형 바닥면인 경우, 바닥면폭(g)은 직경에 상응한다. 특히, g:h ≤ 1:10 이란 비율이 성립한다.
이하, 본 발명에 따른 반도체칩의 다양한 실시예들이 기술되며, 상기 다양한 실시예들은 구조화된 영역의 다양한 기능을 설명하기 위한 것이다.
유리한 실시예에서, 복사 방출 반도체칩은 레이저 다이오드칩이다. 유리하게는, 적합한 위치에 배치된 구조화된 영역을 이용하여 종래의 반도체 레이저에 비해 더 높은 킹크 레벨(kink-level)을 달성할 수 있는데, 즉 횡모드의 비약적 변화(transversal mode jump)없이 더 높은 복사속을 얻을 수 있다.
특히, 레이저 다이오드칩은 스트립 레이저(strip laser)이다. 스트립 레이저는 브리지(bridge)를 포함할 수 있고, 이 때 바람직하게는 구조화된 영역은 상기 브리지의 플랭크(flank)에 배치된다. 유리하게는, 상기 플랭크에서, 구조화된 영역은 모드 감쇄를 위해 사용될 수 있다.
일 실시예에 따르면, 스트립 레이저는 활성 영역까지 이르거나, 활성 영역을 통과하여 연장되는 브리지를 포함한다. 이때의 이점은, 상대적으로 낮은 전류 확산 및 그로 인한 낮은 문턱 전류가 달성될 수 있다는 것이다. 플랭크에 구조화된 영역을 포함하지 않는 종래의 레이저인 경우, 브리지와 주변 매질간의 굴절률의 비약적 변화가 상대적으로 심하다. 상기 주변 매질은 유전체인 것이 통상적이다. 그러므로, 복사 품질을 불량하게 만드는 횡모드들이 야기된다. 그에 반해, 상기 실시예의 경우, 구조화된 영역을 이용하여 굴절률의 비약적 변화가 감소할 수 있다. 특히, 구조 요소들의 상부를 제2굴절률(n2)을 가진 패시베이션층이 덮는다. 예를 들면, 패시베이션층은 산화규소를 함유할 수 있다. 바람직하게는, 구조 요소는 반도체칩의 반도체층으로 구성된다. 굴절률의 비약적 변화가 감소하면, 단지 하나의 횡모드만 야기된다. 레이저 다이오드칩의 원거리장이 개선되고, 낮은 문턱 전류가 유지될 수 있다. 또한, 패시베이션층은 구조 요소들을 이용하여 반도체층과 맞물려서, 상기 반도체층상에 더욱 양호하게 부착된다.
스트립 레이저의 다른 실시예에 따르면, 구조 요소의 상부를 흡수층이 덮는다. 이를 통해, 다시, 바람직하게는 구조 요소들이 식각되는 반도체층과 흡수층 사이에서 굴절률의 비약적 변화가 감소할 수 있다. 광파의 진입 깊이는 증가하고, 광파와 흡수층간의 상호 작용이 개선될 수 있다. 그 결과, 고차 횡모드(higher transverse mode)가 더 양호하게 감쇄한다.
바람직하게는, 흡수층은 Si, Ti, Al, Ga, Nb, Zr, Ta, Hf, Zn, Mg, Rh, In의 산화물 또는 질화물을 함유한다.
다른 실시예에서, 패시베이션층상에 흡수층이 배치될 수 있다.
모든 이러한 실시예들에서, 상부가 덮인 구조 요소들을 이용하여 달성될 수 있는 굴절률의 비약적 변화 감소에 의해 광파가 패시베이션층 또는 흡수층으로 더 깊이 진입할 수 있고, 따라서 고차 모드의 감쇄가 더욱 양호하게 이루어진다는 점이 공통적이다.
유리한 형성예에서, 복사 방출 반도체칩은 복수 개의 스트립 레이저들 및 복수 개의 구조화된 영역들을 구비한 레이저 어레이를 포함한다. 바람직하게는, 구조화된 영역은 2개의 스트립 레이저들 사이에 각각 배치된다. 구조 요소들을 이용하면, 한편으로는, b ≤λ 또는 파장이 더 클 때 b≤λ/4가 해당하는 경우, 구조 요소들이 돌출된 층과 주변 매질간의 굴절률의 비약적 변화가 감소하고, 이를 통해 복사의 아웃커플링이 개선될 수 있다. 그러나, b＜λ≤4 ㎛인 경우에도, 구조 요소들에서의 산란에 의해 산란광이 더욱 양호하게 아웃커플링될 수 있다. 이 때의 이점은, 인접한 스트립 레이저상에서 크로스토크하거나 링모드를 야기할 수 있는 산란광이 더욱 양호하게 억제된다는 것이다.
다른 실시예에서, 복사 방출 반도체칩은 유전체 거울을 포함한다. 특히, 구조 요소들은 유전체 거울의 제1층으로 구성되고, 상기 유전체 거울의 제2층에 의해 둘러싸인다. 바람직하게는, 제1층은 제1굴절률(n1)의 제1물질을, 제2층은 제2굴절률(n2)의 제2물질을 포함한다. 상부가 덮인 구조 요소들을 이용하면, 굴절률의 비약적 변화가 감소하여 광파가 더욱 양호하게 제2층으로 진입하여, 상기 제2층과 상호 작용할 수 있다. 바람직하게는, 제2층은 제2굴절률(n2)보다 낮은 굴절률을 가진 개재물, 특히 에어 포켓을 포함한다. 이를 통해, 제2굴절률(n2) 및 유효 굴절률(neff)은 감소할 수 있다. 이 때의 이점은, 전반사의 임계각이 감소하여, 유전체 거울에서 발생한 전반사를 이용하여 더 많은 비율의 복사가 복사 방출 반도체칩의 아웃커플링측의 방향으로 반사될 수 있다. 제1 및 제2층은 각각 Si, Ti, Al, Ga, Nb, Zr, Ta, Hf, Zn, Mg, Rh, In의 산화물, 질화물 또는 질산화물을 함유할 수 있다.
본 발명에 따른 복사 방출 반도체칩의 다른 실시예에서, 구조화된 영역은 활성 영역에 배치된다. 특히, 구조화된 영역은 양자 우물 구조를 형성한다. 본 출원의 틀에서, 특히, 양자 우물 구조란 명칭은 전하 캐리어가 속박("confinement")에 의해 에너지 상태의 양자화를 경험할 수 있는 구조를 포함한다. 특히, 양자 우물 구조란 명칭은 양자화의 차원성에 대한 정보를 담고 있지 않다. 상기 명칭은, 특히, 양자상자, 양자선, 양자점 및 이들 구조들의 각 조합을 포함한다. 구조화된 영역을 이용하면, 전하 캐리어의 속박이 개선될 수 있다.
복사 방출 반도체칩의 다른 형성예에서, 각 구조 요소의 바닥면폭(g)은 각 구조 요소의 높이(h)보다 크다. 특히, g:h ≥ 10:1이란 비율이 성립할 수 있다. 특히, 구조 요소의 폭(b)에 대해 b＜λ≤4 ㎛이 성립한다.
상기 형성예에서, 구조화된 영역은 아웃커플링층으로서 매우 적합하다.
발광 다이오드에서, 구조화된 영역은 주 방출 방향에서 활성 영역 뒤에 배치되는 것이 바람직하다. 아웃커플링층으로 역할하는 구조화된 영역을 이용하면, 복사 아웃커플링 및 출력 성능이 개선될 수 있다.
또한, 레이저 다이오드칩이 특히 브리지를 포함한 스트립 레이저인 경우, 구조화된 영역은 산란광의 아웃커플링을 위한 아웃커플링층으로 역할할 수 있다. 이를 위해, 구조화된 영역은 브리지의 옆에 배치되는 것이 바람직하다. 이러한 경우, 산란광은 레이저광에 대해 수직으로 전파하며, 구조화된 영역에 입사되고, 상기 구조화된 영역에서 아웃커플링될 수 있다. 이를 통해, 레이저면(laser facet)에서의 방출 거동이 개선되고, 초발광이 억제될 수 있다.
본 발명에 따른 복사 방출 반도체칩에 대해 기술된 모든 변형예에서, 구조 요소는 원추체 또는 다면체, 특히 피라미드 또는 실린더일 수 있다.
선행하여 기술된 구조화된 영역을 제조하기 위해, 다양한 방법이 고려된다. 모든 방법에서, 구조 요소의 임의적 배열을 위한 마스크가 사용된다는 것은 공통적이다.
본 발명에 따른 복사 방출 반도체칩의 제조를 위한 바람직한 방법에 따르면, 구조화될 영역의 일부 영역에 마스크층이 배치된다. 마스크층은 구조화될 영역을 완전히 덮지는 않는다.
마스크층은 예를 들면 증발증착 또는 스퍼터링을 이용하여 구조화될 영역상에 상대적으로 얇게 배치될 수 있는데, 닫힌 층이 발생하지 않는다. 이 때, 마스크층의 두께는 50 nm보다 작고, 특히 20 nm보다 작을 수 있다. 마스크층을 위해, 예를 들면 Ni, Ti 또는 Pt와 같은 금속, 예를 들면 Si, Ti 또는 Zr의 산화물이나 질화물과 같은 유전체 물질, 또는 포토레지스트와 같은 폴리머가 적합하다. 그러나, 더 두꺼운 층도 마스크층으로 사용될 수 있는데, 상기 마스크층은 구조화될 영역상에 배치된 이후 뜨임(tempering)된다. 이를 통해, 공동부 또는 불연속부가 형성될 수 있다.
마스크층을 형성하기 위한 다른 가능성은, 리소그라피를 이용하여 닫힌 마스크층을 구조화하여 불연속부를 생성하는 것이다.
또한, 마스크층은 비균질 물질을 함유할 수 있어서, 그 이후 마스크층이 불규칙적으로 배치된 불연속부들을 포함한다. 상기 물질로부터 습식 화학적으로 물질 구성 성분이 용해되거나, 상기 물질이 이후의 건식 화학적 식각 시 서로 상이하게 상당히 제거된다.
마스크층이 제조되자마자, 구조화될 영역, 예를 들면 반도체칩의 반도체층 또는 유전체 거울의 유전체층은 상기 마스크층이 불연속된 부분들에서 식각되면서 구조화될 수 있다. 이 때, 구조 요소는 잔류한다. 특히, 가령 건식 화학적 식각과 같은 이방성 식각 공정이 적합하다. 바람직하게는, 마스크층은 식각 공정 이후 제거된다. 이후, 구조화된 영역은 구조 요소들을 포함한다.
본 발명에 따른 복사 방출 반도체칩의 제조를 위한 다른 변형예에서, 마스크 물질은 구조화될 영역으로부터 이격 배치된다. 식각 공정 동안, 마스크 물질은 적어도 부분적으로 제거되고, 구조화될 영역상에 퇴적되며, 이와 동시에 구조화될 영역이 식각됨으로써 구조 요소들이 형성된다.
예를 들면, 반도체칩은 캐리어상에 배치될 수 있고, 상기 캐리어상에서 마스크 물질은 반도체칩의 옆에 배치되거나, 상기 반도체칩을 둘러싼다. 이 때, 마스크 물질은 타겟으로 역할한다. 예를 들면 반도체칩을 원하는 형태로 제조하기 위해 수행하는 식각 공정 동안, 마스크 물질은 적어도 부분적으로 제거되고, 특히 식각 제거된다. 상기 제거된 마스크 물질은 구조화될 영역상에 퇴적됨으로써, 불연속부를 포함한 마스크층이 생성된다. 마스크층은 매우 조밀하게 배치된 미세 구조들을 포함할 수 있다. 바람직하게는 마스크 물질이 퇴적되는 동안 식각 공정이 계속 수행되므로, 구조화될 영역이 동시에 식각될 수 있어서, 구조 요소들이 형성된다. 유리하게는, 상기 방법에서 마스크층의 생성 및 식각은 하나의 단계에서 수행될 수 있다.
마스크층을 하나의 단계에서 생성 및 식각하는 다른 가능성은, 마스크 물질을 반도체칩의 조형 영역상에 도포되는 것이다. 예를 들면 스트립 레이저의 경우, 조형 영역은 브리지가 형성되는 영역일 수 있다. 마스크 물질은 닫힌 층 또는 불연속층일 수 있다. 조형 영역이 특히 식각을 이용하여 가공되는 경우, 마스크 물질은 적어도 부분적으로 제거되고, 특히 식각 제거된다. 상기 제거된 마스크 물질은 적어도 부분적으로 구조화될 영역상에 퇴적될 수 있다. 바람직하게는, 상기 방법에서 식각 공정은 마스크 물질의 퇴적동안 계속 시행되어, 구조화될 영역이 식각되고, 그로 인해 구조 요소들이 형성된다.
마스크층, 식각 매개변수, 식각 방법의 적합한 선택에 따라, 구조 요소의 형태 및 크기에 영향을 미칠 수 있다.
이하, 본 발명의 다른 특징, 이점, 발전예는 도 1 내지 도 10과 관련하여 설명된 실시예들로부터 도출된다.
도 1은 본 발명에 따른 복사 방출 반도체칩의 제1실시예의 개략적 단면도이다.
도 2는 종래 복사 방출 반도체칩의 개략적 단면도이다.
도 3은 본 발명에 따른 복사 방출 반도체칩의 제2실시예의 개략적 단면도이다.
도 4는 종래 복사 방출 반도체칩의 개략적 단면도이다.
도 5는 본 발명에 따른 복사 방출 반도체칩의 제3실시예의 개략적 단면도이다.
도 6은 본 발명에 따른 복사 방출 반도체칩의 제4실시예의 개략적 단면도이다.
도 7은 본 발명에 따른 복사 방출 반도체칩의 제5실시예의 개략적 단면도이다.
도 8은 본 발명에 따른 복사 방출 반도체칩의 제6실시예의 개략적 단면도이다.
도 9는 본 발명에 따른 복사 방출 반도체칩의 제7실시예의 개략적 단면도이다.
도 10A, 10B, 10C는 본 발명에 따른 방법의 일 실시예의 다양한 단계를 도시한 도면이다.
도 1은 레이저 다이오드칩인 복사 방출 반도체칩(1)을 도시한다. 특히, 레이저 다이오드칩은 스트립 레이저이고, 브리지(10)를 포함한다. 브리지(10)는 활성 영역(2)에 직접 인접한 제1도파층(5)까지 연장되며, 상대적으로 작은 문턱 전류가 얻어질 수 있으나, 구조화된 영역(3)없이 고차 모드가 발생할 수 있는 식각 깊이를 포함한다. 구조화된 영역을 포함하지 않은 종래 반도체칩은 도 2에 도시되어 있다. 이와 달리, 도 1에 도시된 반도체칩(1)의 경우, 유리하게도, 브리지(10)의 2개의 대향된 플랭크에 구조화된 영역들(3)이 배치된다.
구조화된 영역(3)은 불규칙적으로 배치된 구조 요소들(미도시)을 포함하고, 상기 구조 요소의 폭(b) 및 상호간 간격(a)에 대해 b≤λ, a≤λ이 성립한다. 더 큰 파장인 경우, 즉 광 스펙트럼의 장파단에서의 복사인 경우, 특히 구조 요소의 폭(b) 및 상호간 간격(a)에 대해 b≤λ/4, a≤λ/4가 성립할 수 있다. 또한, 바람직하게는 g:h ≤1:10, 특히 g:h = 1:10이란 비율이 성립한다.
상기 실시예에서, 구조 요소는 제1도파층(5)으로부터 식각되어 형성되고, 따라서 제1도파층(5)과 동일한 물질을 함유한다. 특히, 상기 물질은 반도체 물질이다.
예를 들면 산화규소를 함유한 패시베이션층(4)은 구조화된 영역(3)의 상부를 덮고, 개별 구조 요소들간의 사이 공간을 채운다. 제1도파층(5)으로부터 돌출된 구조 요소들과 패시베이션층(4)간의 맞물림을 통해, 패시베이션층(4)이 매우 양호하게 도파층(5)상에 부착된다. 또한, 구조 요소 또는 구조화된 영역(3)을 이용하여, 도파층(5)과 패시베이션층(4) 사이의 굴절률의 비약적 변화가 감소할 수 있다. 왜냐하면, 구조 요소들, 및 패시베이션층(4)으로 채워진 사이 공간을 포함하고, 도파층(5)과 패시베이션층(4) 사이에 배치되는 가상의 중간층은 구조 요소의 물질의 제1굴절률(n1)과 패시베이션층(4)의 제2굴절률(n2)의 사이 값인 유효 굴절률(neff)을 포함하기 때문이다.
도파층(5)에 인접한 활성 영역(2)은, 가장 간단한 경우 하나의 p형 반도체층 및 하나의 n형 반도체층을 포함할 수 있고, 상기 반도체층들 사이에 복사 생성 pn접합이 배치된다. 그러나, 활성 영역(2)은 이중이종구조, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW)를 포함할 수 있다. 상기 실시예에서, 활성 영역(2)에서 생성된 복사는 반도체칩(1)의 모서리를 통해 방출된다. 주 방출 방향은 스트립형으로 형성된 브리지(10)에 대해 평행하다.
활성 영역(2)은 제2도파층(8)상에 배치된다. 제1도파층(5) 및 제2도파층(8)은 서로 다른 도전형을 포함한다. 예를 들면, 제1도파층(5)은 p형, 제도파층(8)은 n형일 수 있다. 두 도파층들(5, 8)은 각각 활성 영역(2)과 반대 방향인 측에서 클래딩층에 의해 한정된다. 제1도파층상에 배치된 제1클래딩층(6)은 상기 제1도파층(5)과 동일한 도전형을 포함한다. 제2클래딩층(9)상에 배치된 제2도파층(8)은 상기 제2클래딩층(9)과 동일한 도전형을 포함한다.
바람직하게는, 모든 층들은 패시베이션층(4) 및 브리지(10)상에 배치된 접촉층(7)에 이르기까지 에피택시얼 성장되고, 반도체층들로 구성된 층 스택을 형성한다. 반도체층들의 반도체 물질은 질화물-, 인화물- 또는 비화물 화합물 반도체계 물질일 수 있다.
도 3에 도시된 복사 방출 반도체칩(1)은 도 1에 도시된 반도체칩(1)과 같은 구성을 가지며, 부가적으로 흡수층(11)을 포함한다. 흡수층(11)은 패시베이션층(4)상에 직접 배치된다. 유리하게는, 두 개의 별도층들, 즉 전기 절연성인 패시베이션층(4) 및 고차 모드를 감쇄시키는 흡수층(11)을 이용하여, 흡수도와 무관하게 전기 절연성에 영향을 끼칠 수 있다. 그에 반해, 도 4에 도시된 바와 같은 종래 반도체칩(1)의 경우, 전기적 절연 및 모드 감쇄를 위해 단일의 층, 즉 흡수 기능의 패시베이션층(4)이 고려되며, 상기 패시베이션층은 전기 절연 물질 및 흡수 물질의 혼합물을 함유한다. 도 4의 실시예에서는 이러한 해결 방법이 필요한데, 통상적으로 도파층(5)과 패시베이션층(4) 사이에서 상대적으로 심한 굴절률의 비약적 변화에 의해, 광파가 패시베이션층(4)에 너무 깊지 않게 진입할 수 있다. 별도의 흡수층이 사용될 경우, 광파는 패시베이션층에 거의 도달할 수 없어, 고차 모드의 감쇄가 약하다.
도 3의 실시예에서, 구조화된 영역(3)을 이용하면 굴절률의 비약적 변화가 감소할 수 있다. 이를 통해, 광파는 상기 층들로 더 깊이 진입할 수 있고, 흡수층(11)까지 도달할 수 있다.
바람직하게는, 흡수층(11)은 산화물이나 질화물, 특히 ITO 또는 Si, Ti, Al, Ga, Nb, Zr, Ta, Hf, Zn, Mg, Rh, In의 산화물이나 질화물을 함유한다. 이러한 물질은 본 발명의 틀에서 바람직한 질화물 화합물 반도체계 반도체칩에서 매우 적합하다. 패시베이션층(4)을 위해 예를 들면 산화규소가 사용될 수 있다.
도 5는 본 발명에 따른 복사 방출 반도체칩(1)의 다른 실시예를 도시한다. 상기 도면에 도시된 반도체칩(1)은 복수 개의 스트립 레이저(12) 및 복수 개의 구조화된 영역들(3)을 포함한 레이저 어레이이며, 이 때 각각 하나의 구조화된 영역(3)은 2개의 인접한 스트립 레이저들(12) 사이에 배치된다. 구조화된 영역(3)을 이용하면, 일 스트립 레이저로부터 다른 스트립 레이저로 산란광의 크로스토크가 더 양호하게 억제될 수 있다.
스트립 레이저(12)는 개별 소자가 아니다. 오히려, 반도체칩(1)은 연속한 활성 영역(2)을 포함한다. 스트립 레이저(12)의 전방 접촉만 제1접촉층(7)을 이용하여 별도로 이루어진다.
도 5에 도시된 실시예에서, 스트립 레이저(12)는 도 1에 도시된 복사 방출 반도체칩(1)과 같이 구성된다. 그러나, 스트립 레이저(12)는 도 3에 도시된 복사 방출 반도체칩(1)과 같이 구성될 수도 있다.
흡수층을 포함하지 않은 구성이 선택되면, 구조화된 영역들(3)을 이용하여 층 스택과 주변 매질간의 굴절률의 비약적 변화가 감소하고, 그로 인해 전반사의 확률이 감소할 수 있다. 이를 통해, 반도체칩(1)으로부터 산란광이 더욱 양호하게 아웃커플링될 수 있어서, 일 스트립 레이저로부터 다른 스트립 레이저로의 크로스토크가 억제될 수 있다. 패시베이션층(4)상의 흡수층을 사용하는 경우, 산란광은 유리하게도 흡수될 수 있다.
구조 요소의 폭(b)의 경우, λ＜b≤4 ㎛일 수 있다. 이러한 경우, 구조 요소는 산란 중심으로 역할한다. 그러나, 구조 요소의 폭(b)은 b≤λ, 파장이 더 클 경우 b≤λ/4일 수 있어서, 패시베이션층(4)에 의해 둘러싸인 구조 요소는 유효 굴절률(neff)을 가진 중간층을 나타낸다.
도 6 내지 도 8은 복사 방출 반도체칩(1)을 도시한다. 바람직하게는, 복사 방출 반도체칩(1)은 도 1 내지 도 5에 도시된 레이저 다이오드와 달리 간섭성 복사를 방출하지 않는 발광 다이오드이다.
도 6 내지 도 8의 반도체칩(1)은, 상기 반도체칩이 제1유전체층(미도시) 및 제2유전체층(미도시)을 가진 유전체 거울(17)을 포함한다는 점에서 공통적이다. 구조화된 영역(미도시)은 제1유전체층과 제2유전체층 사이의 접합부에 위치한다.
도 6이 도시하는 반도체칩(1)은 박막 반도체칩이다. 도시된 박막 반도체칩(1)은 에피택시얼 성장된 반도체층들(15, 2, 14)을 구비한 층 스택을 포함하며, 상기 층 스택으로부터 성장 기판이 분리되어 있다. 층(14)은 제1도전형, 바람직하게는 p형인 제1층이고, 층(15)은 제2도전형, 바람직하게는 n형인 제2층이다.
층 스택은 캐리어(16)상에 배치되고, 이 때 상기 캐리어(16)와 층 스택 사이에 유전체 거울(17)이 위치한다. 유전체 거울(17)은 층 스택의 전체면에 걸쳐 연장되지 않고, 제2접촉층(13)에 의해 둘러싸이며, 상기 제2접촉층을 이용하여 활성 영역(2)은 전기 전도 캐리어(16)와 전기적으로 결합된다. 다른 전기 접촉부, 즉 제1접촉층(7)은 유전체 거울(17)과 반대 방향인 활성 영역(2)의 측에 배치된다. 상기 측은 반도체칩(1)의 아웃커플링측을 나타낸다.
유전체 거울(17)을 이용하면, 활성 영역(2)으로부터 유전체 거울(17)의 방향으로 방출되는 복사는 효과적으로 아웃커플링측의 방향으로 반사될 수 있으며, 이는 이하에 설명되는 바와 같다.
바람직하게는, 폭(b)이 b≤λ인 구조 요소는 유전체 거울(17)의 제1층으로 구성되고, 유전체 거울(17)의 제2층에 의해 둘러싸인다. 상부가 덮인 구조 요소 및 그 결과로 발생하는 중간층을 이용하면, 광파는 제2층으로 더욱 양호하게 진입하고, 상기 제2층과 상호작용할 수 있다. 제1층은 제1굴절률(n1)의 제1물질을, 제2층은 제2굴절률(n2)의 제2물질을 포함한다. 바람직하게는, 제2층은 제2굴절률(n2)보다 낮은 굴절률을 가진 개재물, 특히 에어포켓을 포함한다. 이를 통해, 제2굴절률(n2) 및 유효 굴절률(neff)이 감소할 수 있다. 이때의 이점은, 전반사의 임계각이 감소하여, 유전체 거울(17)에서 발생하는 전반사를 이용하여 더 많은 복사 비율이 복사 방출 반도체칩(1)의 아웃커플링측의 방향으로 반사될 수 있다는 것이다. 제1층 및 제2층은 각각 Si, Ti, Al, Ga, Nb, Zr, Ta, Hf, Zn, Mg, Rh, In의 산화물, 질화물 또는 질산화물을 함유할 수 있다.
적합한 동작 방식은 도 7 및 도 8에 도시된 복사 방출 반도체칩(1)을 기초로 한다. 두 반도체칩(1)은 투명 기판(16)을 포함한다. 따라서, 복사는 기판(16)을 통해 아웃커플링될 수 있다. 유전체 거울(17)은 기판(16) 및 아웃커플링측에 대향된 반도체칩(1)의 측에 배치된다. 유전체 거울(17)은 층 스택의 외부 영역을 덮는다. 내부 영역에는 제1접촉층(7)이 배치된다.
도 7의 반도체칩에서, 제2접촉층(13)은 기판(16)상에 배치된다. 그에 반해, 도 8의 반도체칩(1)은 제2접촉층(15)상에서 제2접촉층(13)을 포함한다.
제1층 및 제2층(14, 15), 그리고 활성 영역(2)은 각각 복수 개의 부분층들로 구성될 수 있다. 이는 모든 기술된 실시예들에 해당한다.
도 9가 도시하는 복사 방출 반도체칩(1)은 레이저 다이오드이며, 그 구성에 관련하여 도 1 내지 도 4의 스트립 레이저에 가능한 한 상응한다.
도시된 실시예에서, 폭(b)이 b≤λ인 구조 요소들을 포함한 구조화된 영역(미도시)은 활성 영역(2)에 배치된다. 특히, 구조화된 영역은 양자 우물 구조를 형성한다. 구조화된 영역을 이용하여, 활성 영역(2)으로의 전하 캐리어 주입이 개선될 수 있다.
이제, 도 10A 내지 10C와 관련하여, 본 발명의 방법에 대한 실시예가 기술된다.
이 때, 조형에 필요한 층들(7, 6, 5, 2, 8, 9)을 포함한 반도체칩(1)의 층 스택상에 조형 마스크(18)가 배치된다(도 10A 참조). 예를 들면, 조형 마스크(18)는 브리지(10)의 제조를 위한 식각 마스크일 수 있다(도 10B 참조).
조형 마스크(18)상에 구조화된 영역(3)(도 10C 참조)의 제조용으로 고려된 마스크 물질(19)이 도포된다. 마스크 물질(19)은 구조화될 영역(30)으로부터 이격 배치된다. 마스크 물질(19)은 예를 들면 Ni, Ti 또는 Pt와 같은 금속, 예를 들면 Si, Ti 또는 Zr의 산화물이나 질화물과 같은 유전체 물질 또는 예를 들면 포토레지스트와 같은 폴리머를 함유할 수 있다. 마지막으로, 마스크 물질(19)상에 보호층(20)이 배치될 수 있다.
브리지(10)의 제조를 위해 식각 공정이 실시된다(도 10B 참조). 이 때, 제1접촉층(7) 및 제1도파층(6)은 브리지(10)가 형성되도록 구조화된다. 상기 공정에서, 보호층(20)은 완전히 식각 제거된다. 브리지(10)의 식각 깊이는 다른 식각에 의해 증가할 수 있다. 이 때, 구조 요소의 제조에 사용되는 마스크 물질(19)은 적어도 부분적으로 제거되고, 구조화될 영역(30)상에 퇴적될 수 있다(도 10B 참조).
식각 공정이 계속 수행되므로, 그와 동시에 영역들(30)의 구조화가 시작되어, 구조 요소들을 포함한 구조화된 영역(3)이 형성된다(도 10C 참조). 구조 요소는 식각 공정 이후 뾰족한 부분에서 마스크 물질을 포함할 수 있고, 상기 마스크 물질은 반드시 제거될 필요는 없다.
도 10A 내지 10C와 관련하여 기술된 방법은 구조 요소가 자가 조립식(self assembled)으로 제조되도록 하는데, 식각 공정 동안 마스크층의 적절한 생성 없이도 구조 요소가 형성되기 때문이다.
본 발명은 실시예에 따른 기재에 의하여 한정되지 않는다. 오히려, 본 발명은 각각의 새로운 특징 및 특징들의 각 조합을 포함하고, 이는 특히 특허 청구 범위에서의 특징들의 각 조합을 포함하며, 비록 이러한 특징 또는 이러한 조합이 그 자체로 명백하게 특허 청구 범위 또는 실시예에 제공되지 않더라도 그러하다.

Claims (15)

  1. 파장(λ)의 복사를 생성하기 위한 활성 영역(2); 및
    불규칙적으로 배치된 구조 요소들을 가진 구조화된 영역(3)
    을 포함하며,
    상기 구조 요소들은 제1굴절률(n1)의 제1물질을 포함하고, 제2굴절률(n2)의 제2물질을 함유한 매질에 의해 둘러싸이는 것을 특징으로 하는 복사 방출 반도체칩(1).
  2. 청구항 1에 있어서,
    상기 구조 요소는 각각 폭(b)이 b≤4 ㎛이고, 상호간 간격(a)이 a≤4 ㎛인 것을 특징으로 하는 복사 방출 반도체칩(1).
  3. 청구항 1에 있어서,
    상기 구조 요소는 각각 폭(b)이 b≤λ이고, 상호간 간격(a)이 a≤λ인 것을 특징으로 하는 복사 방출 반도체칩(1).
  4. 청구항 1 또는 청구항 3에 있어서,
    상기 구조 요소 및 상기 매질을 포함한 중간층의 두께는 상기 구조 요소의 최대 높이에 상응하고, 상기 중간층의 유효 굴절률(neff)에 대해 n2＜neff＜n1이 성립하는 것을 특징으로 하는 복사 방출 반도체칩(1).
  5. 청구항 4에 있어서,
    상기 유효 굴절률(neff)은 상기 중간층에서 있는 제2물질의 농도에 대해 상대적인 제1물질의 농도를 통해 조절되는 것을 특징으로 하는 복사 방출 반도체칩(1).
  6. 청구항 4 또는 청구항 5에 있어서,
    상기 각 구조 요소의 바닥면폭(g)은 상기 각 구조 요소의 높이(h)보다 작은 것을 특징으로 하는 복사 방출 반도체칩(1).
  7. 청구항 1 내지 청구항 6 항 중 어느 한 항에 있어서,
    상기 복사 방출 반도체칩은 브리지(10)를 포함한 스트립 레이저이고, 상기 구조화된 영역(3)은 상기 브리지(10)의 플랭크(flank)에 배치되는 것을 특징으로 하는 복사 방출 반도체칩(1).
  8. 청구항 7에 있어서,
    상기 구조 요소는 상기 반도체칩(1)의 반도체층으로 구성되고, 상기 매질은 상기 구조 요소를 덮는 패시베이션층(4) 또는 흡수층(11)인 것을 특징으로 하는 복사 방출 반도체칩(1).
  9. 청구항 1 또는 청구항 3 내지 청구항 6 중 어느 한 항에 있어서,
    상기 복사 방출 반도체칩은 유전체 거울(17)을 포함하고, 상기 구조 요소는 상기 유전체 거울(17)의 제1층으로 구성되고, 상기 유전체 거울(17)의 제2층에 의해 둘러싸이는 것을 특징으로 하는 복사 방출 반도체칩(1).
  10. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 활성 영역(2)은 양자 우물 구조를 형성하는 구조화된 영역(2)을 포함하는 것을 특징으로 하는 복사 방출 반도체칩(1).
  11. 청구항 1 또는 청구항 2에 있어서,
    상기 각 구조 요소의 바닥면폭(g)은 상기 각 구조 요소의 높이(h)보다 큰 것을 특징으로 하는 복사 방출 반도체칩(1).
  12. 청구항 11에 있어서,
    상기 복사 방출 반도체칩은 발광 다이오드이고, 상기 구조화된 영역(3)은 상기 발광 다이오드의 아웃커플링층인 것을 특징으로 하는 복사 방출 반도체칩(1).
  13. 청구항 11에 있어서,
    상기 복사 방출 반도체칩은 브리지(10)를 포함한 스트립 레이저이고, 상기 구조화된 영역(3)은 산란광의 아웃커플링을 위해 상기 브리지(10)의 옆에 배치되는 것을 특징으로 하는 복사 방출 반도체칩(1).
  14. 청구항 1 내지 청구항 13 중 어느 한 항에 따른 반도체칩(1)을 제조하는 방법에 있어서,
    구조화될 영역(30)상에 불연속부를 포함한 마스크층을 배치하는 단계; 및
    상기 영역(30)을 상기 불연속부에서 식각하여, 상기 마스크층의 제거 이후 구조 요소를 포함한 구조화된 영역(3)이 형성되도록 하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 청구항 1 내지 청구항 13 중 어느 한 항에 따른 반도체칩(1)을 제조하는 방법에 있어서,
    마스크 물질(19)을 구조화될 영역(30)으로부터 이격 배치하고, 식각 공정 동안 상기 마스크 물질이 적어도 부분적으로 제거되어, 상기 구조화될 영역(30)상에 퇴적되도록 하는 단계를 포함하고, 이 때 상기 구조화될 영역(30)이 동시에 식각되어 구조 요소들이 형성되도록 하는 것을 특징으로 하는 방법.
KR1020107009391A 2007-09-28 2008-08-27 복사 방출 반도체칩 KR101567613B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102007046497 2007-09-28
DE102007046497.7 2007-09-28
DE102007060204.0A DE102007060204B4 (de) 2007-09-28 2007-12-14 Strahlung emittierender Halbleiterchip
DE102007060204.0 2007-12-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020157022923A Division KR101718271B1 (ko) 2007-09-28 2008-08-27 복사 방출 반도체칩

Publications (2)

Publication Number Publication Date
KR20100089833A true KR20100089833A (ko) 2010-08-12
KR101567613B1 KR101567613B1 (ko) 2015-11-09

Family

ID=40435571

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157022923A KR101718271B1 (ko) 2007-09-28 2008-08-27 복사 방출 반도체칩
KR1020107009391A KR101567613B1 (ko) 2007-09-28 2008-08-27 복사 방출 반도체칩

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157022923A KR101718271B1 (ko) 2007-09-28 2008-08-27 복사 방출 반도체칩

Country Status (9)

Country Link
US (1) US8340146B2 (ko)
EP (2) EP2193556B1 (ko)
JP (2) JP2010541215A (ko)
KR (2) KR101718271B1 (ko)
CN (1) CN101809772B (ko)
DE (2) DE102007060204B4 (ko)
PL (1) PL2193556T3 (ko)
TW (1) TWI385827B (ko)
WO (1) WO2009039811A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160135936A (ko) * 2015-05-19 2016-11-29 주식회사 솔탑 라이다식 운고계 장치 및 라이다식 운고계 장치 구현 방법
US9548426B2 (en) 2014-09-19 2017-01-17 Samsung Electronics Co., Ltd. Semiconductor light-emitting device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011100175B4 (de) 2011-05-02 2021-12-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Laserlichtquelle mit einer Stegwellenleiterstruktur und einer Modenfilterstruktur
DE102012103549B4 (de) 2012-04-23 2020-06-18 Osram Opto Semiconductors Gmbh Halbleiterlaserlichtquelle mit einem kantenemittierenden Halbleiterkörper und Licht streuenden Teilbereich
DE102013216527A1 (de) * 2013-08-21 2015-02-26 Osram Opto Semiconductors Gmbh Laserbauelement und Verfahren zum Herstellen eines Laserbauelements
DE102016106495A1 (de) 2016-04-08 2017-10-12 Osram Opto Semiconductors Gmbh Halbleiterlaser

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61108176A (ja) * 1984-11-01 1986-05-26 Fuji Electric Co Ltd 粗面化方法
JP2755357B2 (ja) * 1991-08-30 1998-05-20 シャープ株式会社 半導体レーザ素子
JP3448441B2 (ja) * 1996-11-29 2003-09-22 三洋電機株式会社 発光装置
DE69730872T2 (de) 1997-01-27 2005-09-29 International Business Machines Corp. Laservorrichtung
JP5019664B2 (ja) * 1998-07-28 2012-09-05 アイメック 高効率で光を発するデバイスおよびそのようなデバイスの製造方法
JP3633447B2 (ja) * 1999-09-29 2005-03-30 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
US6515305B2 (en) * 2000-09-18 2003-02-04 Regents Of The University Of Minnesota Vertical cavity surface emitting laser with single mode confinement
JP4117778B2 (ja) * 2002-09-27 2008-07-16 日本電信電話株式会社 半導体光素子
EP1492209B1 (en) * 2003-06-27 2008-01-09 Nichia Corporation Nitride semiconductor laser device having current blocking layer and method of manufacturing the same
TWI330413B (en) * 2005-01-25 2010-09-11 Epistar Corp A light-emitting device
JP4830315B2 (ja) 2004-03-05 2011-12-07 日亜化学工業株式会社 半導体レーザ素子
KR100674836B1 (ko) 2005-02-28 2007-01-26 삼성전기주식회사 고출력 단일모드 반도체 레이저소자 및 그 제조방법
US20060204865A1 (en) 2005-03-08 2006-09-14 Luminus Devices, Inc. Patterned light-emitting devices
JP4852972B2 (ja) * 2005-10-26 2012-01-11 パナソニック電工株式会社 光学部品の製造方法及び発光素子
JP2007134445A (ja) * 2005-11-09 2007-05-31 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP4959203B2 (ja) * 2006-02-17 2012-06-20 昭和電工株式会社 発光素子及びその製造方法、並びにランプ
DE102006017573A1 (de) * 2006-04-13 2007-10-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548426B2 (en) 2014-09-19 2017-01-17 Samsung Electronics Co., Ltd. Semiconductor light-emitting device
KR20160135936A (ko) * 2015-05-19 2016-11-29 주식회사 솔탑 라이다식 운고계 장치 및 라이다식 운고계 장치 구현 방법

Also Published As

Publication number Publication date
WO2009039811A3 (de) 2009-09-03
KR20150104637A (ko) 2015-09-15
EP2193556A2 (de) 2010-06-09
DE102007063957B3 (de) 2022-10-27
KR101718271B1 (ko) 2017-03-20
JP2010541215A (ja) 2010-12-24
DE102007060204A1 (de) 2009-04-16
JP2014057113A (ja) 2014-03-27
US8340146B2 (en) 2012-12-25
EP3206239A1 (de) 2017-08-16
CN101809772A (zh) 2010-08-18
EP2193556B1 (de) 2017-07-26
EP3206239B1 (de) 2021-06-30
TW200917534A (en) 2009-04-16
PL2193556T3 (pl) 2017-12-29
TWI385827B (zh) 2013-02-11
US20100278203A1 (en) 2010-11-04
KR101567613B1 (ko) 2015-11-09
CN101809772B (zh) 2012-09-05
DE102007060204B4 (de) 2019-02-28
WO2009039811A2 (de) 2009-04-02

Similar Documents

Publication Publication Date Title
KR101600633B1 (ko) 레이저 광원 및 레이저 광원의 제조 방법
US7768024B2 (en) Horizontal emitting, vertical emitting, beam shaped, distributed feedback (DFB) lasers fabricated by growth over a patterned substrate with multiple overgrowth
EP1526583B1 (en) Photonic crystal light emitting device
EP0858137B1 (en) Surface emitting laser device and its method of manufacture
JP5379434B2 (ja) 発光素子用サファイア基板の製造方法
EP2237332B1 (en) Light emitting device
KR101718271B1 (ko) 복사 방출 반도체칩
GB2304230A (en) Light emitting diodes
CN103518298A (zh) 激光光源
US8995490B2 (en) Edge-emitting semiconductor laser diode and method for producing the same
JP2010267871A (ja) 半導体レーザおよびその製造方法
CN102113187A (zh) 带有相结构的边发射的半导体激光器
KR100345452B1 (ko) 상부거울층 양단부에 확산영역을 구비하는 장파장표면방출 레이저 소자 및 그 제조 방법
CN101390263B (zh) 半导体激光装置
CN100514777C (zh) 半导体激光元件
KR101714596B1 (ko) 에피택셜 층 스택을 구비하는 대면적 레이저 그리고 대면적 레이저를 제조하기 위한 방법
KR20070012930A (ko) 반도체 발광소자 및 그 제조방법
CN111916999A (zh) 具有槽结构的分布式反馈激光器及制备方法
EP4016762B1 (fr) Laser comprenant un miroir de bragg distribué et procédé de réalisation
JPH0277174A (ja) 端面放射型発光ダイオード
WO2023151908A1 (en) Laser diode component
KR20030073206A (ko) 반도체 레이저 다이오드 어레이 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant