KR20100087636A - 성막 장치와 그 사용 방법 및, 그 방법을 실행시키는 컴퓨터로 판독가능한 매체 - Google Patents

성막 장치와 그 사용 방법 및, 그 방법을 실행시키는 컴퓨터로 판독가능한 매체 Download PDF

Info

Publication number
KR20100087636A
KR20100087636A KR1020100003967A KR20100003967A KR20100087636A KR 20100087636 A KR20100087636 A KR 20100087636A KR 1020100003967 A KR1020100003967 A KR 1020100003967A KR 20100003967 A KR20100003967 A KR 20100003967A KR 20100087636 A KR20100087636 A KR 20100087636A
Authority
KR
South Korea
Prior art keywords
gas
reaction chamber
film
film forming
supplying
Prior art date
Application number
KR1020100003967A
Other languages
English (en)
Other versions
KR101285211B1 (ko
Inventor
준 사토
키요타카 기쿠치
히로키 무라카미
시게루 나카지마
카즈히데 하세베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100087636A publication Critical patent/KR20100087636A/ko
Application granted granted Critical
Publication of KR101285211B1 publication Critical patent/KR101285211B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405Cleaning of reactor or parts inside the reactor by using reactive gases

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

성막 장치의 사용 방법은, 반응실 내에서, 주(主) 클리닝 처리와 포스트 클리닝 처리를 이 순서로 행하는 것을 구비한다. 주 클리닝 처리는, 반응실 내를 배기하면서, 반응실 내에 불소를 포함하는 클리닝 가스를 공급하여, 실리콘을 포함하는 성막 부(副)생성물을 에칭한다. 포스트 클리닝 처리는, 주 클리닝 처리에 의해 발생하고 그리고 반응실 내에 잔류하는 실리콘 함유 불화물을 제거하기 위해, 반응실 내에 산화 가스를 공급하여, 실리콘 함유 불화물을 산화함으로써 중간 생성물로 변환하는 공정과, 반응실 내를 배기하면서, 반응실 내에 불화 수소 가스를 공급하여, 중간 생성물과 반응시켜서 제거하는 공정을 번갈아 복수회 반복한다.

Description

성막 장치와 그 사용 방법 및, 그 방법을 실행시키는 컴퓨터로 판독가능한 매체{FILM FORMATION APPARATUS, METHOD FOR USING SAME, AND COMPUTER-READABLE MEDIUM FOR EXECUTING THE METHOD}
본 발명은, 반도체 웨이퍼 등의 피(被)처리 기판상에 실리콘을 포함하는 박막을 형성하는 반도체 처리용 성막 장치 및 그 사용 방법에 관한 것이다. 여기에서, 반도체 처리란, 웨이퍼나 LCD(Liquid Crystal Display)와 같은 FPD(Flat Panel Display)용 유리 기판 등의 피처리 기판상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 당해 피처리 기판상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해서 실시되는 여러 가지 처리를 의미한다.
반도체 디바이스의 제조 공정에서는, CVD(Chemical Vapor Deposition) 등의 처리에 의해, 피처리 기판, 예를 들면, 반도체 웨이퍼상에 실리콘 질화막, 실리콘 산화막 등의 박막을 형성하는 처리가 행해진다. 이러한 성막 처리에서는, 성막 장치의 반응관(반응실) 내에 성막 가스가 공급되고, 성막 가스의 반응에 의해 반응 생성물이 생성된다. 반응 생성물은 반도체 웨이퍼의 표면에 퇴적되고, 반도체 웨이퍼의 표면에 박막이 형성된다.
성막 처리에 의해 생성되는 반응 생성물은, 반도체 웨이퍼의 표면뿐만 아니라, 예를 들면, 반응관의 내면이나 각종 지그(jig) 등에도, 부(副)생성물막으로서 퇴적(부착)된다. 부생성물막이 반응관 내 등에 부착된 상태에서 성막 처리를 계속해서 행하면, 반응관 등을 구성하는 석영과 부생성물막과의 열팽창률의 차이에 의해 발생하는 응력에 의해 석영이나 부생성물막이 부분적으로 박리(剝離)된다. 이에 따라 파티클이 발생하고, 제조되는 반도체 디바이스의 수율을 저하시키는 원인이 된다.
이 때문에, 성막 처리를 행할 때마다 혹은 복수회 행한 후, 반응관 내의 클리닝이 행해진다. 실리콘을 포함하는 부생성물막의 클리닝에서는, 반응관 내에 클리닝 가스로서 할로겐 산성 가스, 예를 들면, 불화 수소 가스가 공급된다. 반응관의 내면 등에 부착된 부생성물막은, 클리닝 가스에 의해 드라이 에칭되어 제거된다(예를 들면, 일본공개특허공보 평3-293726호 참조).
실리콘을 포함하는 부생성물막을 제거하기 위해서 불소를 포함하는 가스, 예를 들면 불화 수소 가스를 클리닝 가스로서 이용하면, 부생성물로서 규불화물(fluorosilicate)과 같은 여러 가지 실리콘 함유 불화물이 발생한다. 실리콘 함유 불화물 중, 특히, 불소 원자를 6 이상 갖는 분자, 예를 들면 헥사플루오로 규산(H2SiF6), 규불화 암모늄((NH4)2SiF6)은, 반응관의 내벽 등에 부착되기 쉽다. 구체적으로는, 이러한 불화물을 기화시켜서 제거하려면, 133Pa(1Torr) 이하 그리고 100℃ 이상의 감압 가열 분위기가 필요해진다. 이 때문에, 불소를 포함하는 가스를 이용하여 실리콘을 포함하는 부생성물막을 제거하는 경우는, 클리닝 중에 반응관 내를 상기 감압 가열 분위기로 하여 이 종류의 불화물이 퇴적되는 것을 방지하거나, 클리닝 후에 반응관 내를 상기 감압 가열 분위기로 하여 퇴적된 불화물을 제거하고 있다.
그러나, 후술하는 바와 같이, 본 발명자들에 의하면, 종래의 이 종류의 성막 장치의 클리닝 처리를 포함하는 사용 방법에서는, 스루풋(throughput)이나 파티클 발생에 관한 장치의 특성의 관점에서 개선의 여지가 있는 것이 발견되고 있다.
본 발명은, 스루풋이나 파티클 발생에 관한 장치의 특성을 향상시키는 것이 가능한 반도체 처리용 성막 장치 및 그 사용 방법을 제공하는 것을 목적으로 한다.
본 발명의 제1 실시 형태는, 반응실 내에서 피처리 기판상에 실리콘을 포함하는 박막을 형성하는 성막 처리를 행하기 위한 성막 장치의 사용 방법으로서, 상기 방법은, 상기 성막 처리에 의해 발생하고 그리고 상기 반응실 내에 부착되는 실리콘을 포함하는 성막 부생성물을 제거하기 위해, 상기 피처리 기판을 수납하지 않은 상기 반응실 내에서, 주(主) 클리닝 처리와 포스트 클리닝 처리를 이 순서로 행하는 것을 구비하고, 상기 주 클리닝 처리는, 상기 반응실 내를 배기하면서, 상기 반응실 내에 불소를 포함하는 클리닝 가스를 공급하여, 상기 성막 부생성물을 에칭하도록 설정되고, 상기 포스트 클리닝 처리는, 상기 주 클리닝 처리에 의해 발생하고 그리고 상기 반응실 내에 잔류하는 실리콘 함유 불화물을 제거하기 위해, 상기 반응실 내에 산화 가스를 공급하여, 상기 실리콘 함유 불화물을 산화함으로써 중간 생성물로 변환하는 공정과, 상기 반응실 내를 배기하면서, 상기 반응실 내에 불화 수소 가스를 공급하여, 상기 중간 생성물과 반응시켜서 제거하는 공정을 번갈아 복수회 반복하도록 설정된다.
본 발명의 제2 실시 형태는, 실리콘을 포함하는 박막을 형성하는 성막 처리를 행하기 위한 성막 장치의 사용 방법으로서, 상기 성막 장치는, 복수의 피처리 기판을 상하로 간격을 형성하여 적층한 상태에서 수납하도록 구성된 반응실과, 상기 반응실 내에서 상기 피처리 기판을 지지하는 지지 부재와, 상기 반응실 내를 배기하는 배기계와, 상기 반응실 내에 실리콘 소스 가스를 공급하는 제1 가스 공급계와, 상기 반응실 내에 성막용 반응 가스를 공급하는 제2 가스 공급계와, 상기 반응실 내에 상기 반응실 내를 클리닝 하기 위한 가스를 공급하는 제3 가스 공급계와, 상기 장치의 동작을 제어하는 제어부를 구비하고, 상기 방법은 상기 제어부의 제어 하에서 행해지고, 상기 반응실 내에 상기 실리콘 소스 가스와 상기 성막용 반응 가스를 공급하여, 상기 반응실 내에 수납한 상기 피처리 기판상에 CVD에 의해 상기 박막을 형성하는 성막 처리를 행하는 것과, 상기 성막 처리에 의해 발생하고 그리고 상기 반응실 내에 부착되는 실리콘을 포함하는 성막 부생성물을 제거하기 위해, 상기 피처리 기판을 수납하지 않은 상기 반응실 내에서, 주 클리닝 처리와 포스트 클리닝 처리를 이 순서로 행하는 것을 구비하고, 상기 주 클리닝 처리는, 상기 반응실 내를 배기하면서, 상기 반응실 내에 불소를 포함하는 클리닝 가스를 공급하여, 상기 성막 부생성물을 에칭하도록 설정되고, 상기 포스트 클리닝 처리는, 상기 주 클리닝 처리에 의해 발생하고 그리고 상기 반응실 내에 잔류하는 실리콘 함유 불화물을 제거하기 위해, 상기 반응실 내에 산화 가스를 공급하여, 상기 실리콘 함유 불화물을 산화함으로써 중간 생성물로 변환하는 공정과, 상기 반응실 내를 배기하면서, 상기 반응실 내에 불화 수소 가스를 공급하여, 상기 중간 생성물과 반응시켜서 제거하는 공정을 번갈아 복수회 반복하도록 설정된다.
본 발명의 제3 실시 형태는, 실리콘을 포함하는 박막을 형성하는 성막 처리를 행하기 위한 성막 장치로서, 복수의 피처리 기판을 상하로 간격을 형성하여 적층한 상태에서 수납하도록 구성된 반응실과, 상기 반응실 내에서 상기 피처리 기판을 지지하는 지지 부재와, 상기 반응실 내를 배기하는 배기계와, 상기 반응실 내에 실리콘 소스 가스를 공급하는 제1 가스 공급계와, 상기 반응실 내에 성막용 반응 가스를 공급하는 제2 가스 공급계와, 상기 반응실 내에 상기 반응실 내를 클리닝 하기 위한 가스를 공급하는 제3 가스 공급계와, 상기 장치의 동작을 제어하는 제어부를 구비하고, 상기 제어부는, 상기 반응실 내에 상기 실리콘 소스 가스와 상기 성막용 반응 가스를 공급하여, 상기 반응실 내에 수납한 상기 피처리 기판상에 CVD에 의해 상기 박막을 형성하는 성막 처리를 행하는 것과, 상기 성막 처리에 의해 발생하고 그리고 상기 반응실 내에 부착되는 실리콘을 포함하는 성막 부생성물을 제거하기 위해, 상기 피처리 기판을 수납하지 않은 상기 반응실 내에서, 주 클리닝 처리와 포스트 클리닝 처리를 이 순서로 행하는 것을 구비하는 방법을 실행하도록 구성되고, 상기 주 클리닝 처리는, 상기 반응실 내를 배기하면서, 상기 반응실 내에 불소를 포함하는 클리닝 가스를 공급하여, 상기 성막 부생성물을 에칭하도록 설정되고, 상기 포스트 클리닝 처리는, 상기 주 클리닝 처리에 의해 발생하고 그리고 상기 반응실 내에 잔류하는 실리콘 함유 불화물을 제거하기 위해, 상기 반응실 내에 산화 가스를 공급하여, 상기 실리콘 함유 불화물을 산화함으로써 중간 생성물로 변환하는 공정과, 상기 반응실 내를 배기하면서, 상기 반응실 내에 불화 수소 가스를 공급하여, 상기 중간 생성물과 반응시켜서 제거하는 공정을 번갈아 복수회 반복하도록 설정된다.
본 발명의 제4 실시 형태는, 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체로서, 상기 프로그램 지령은, 상기 프로세서에 의해 실행될 때, 성막 장치를 제어하여 제1 실시 형태에 기재된 방법을 실행시킨다.
도 1은 본 발명의 실시 형태에 따른 성막 장치(종형 플라즈마 CVD 장치)를 나타내는 단면도이다.
도 2는 도 1에 도시한 장치의 일부를 나타내는 횡단 평면도이다.
도 3은 도 1에 나타내는 장치의 제어부의 구성을 나타내는 도면이다.
도 4는 본 발명의 실시 형태에 따른 성막 처리 및 클리닝 처리의 레시피를 나타내는 타이밍 차트이다.
도 5는 실리콘 함유 불화물을 제거하기 위해서 필요로 하는 시간에 관한 것으로, 본 발명에 따른 실시예(PE)와 비교예(CE)를 비교하는 도면이다.
(발명을 실시하기 위한 형태)
본 발명자들은, 본 발명의 개발 과정에서, 반도체 처리용 성막 장치에 있어서, 반응관 내의 클리닝 처리를 포함하는 종래의 장치의 사용 방법이 안고 있는 문제에 대해서 연구했다. 그 결과, 본 발명자들은, 이하에 서술하는 바와 같은 인식을 얻었다.
최근, 반도체 집적 회로의 한층 높은 고집적화 및 고미세화의 요구에 수반하여, 반도체 디바이스의 제조 공정에 있어서의 열 이력을 경감하고, 디바이스의 특성을 향상시키는 것이 요망되고 있다. 성막 장치에 있어서도, 이러한 요구에 따른 반도체 처리 방법의 개량이 이루어지는 것이 요망되고 있다. 예를 들면, CVD에 의한 성막 처리로서, 소스 가스와 반응 가스를 번갈아 공급하면서, 원자 혹은 분자 레벨의 두께의 층을, 1층 혹은 수 층씩 반복 성막하는 방법이 있다. 이러한 성막 처리는 일반적으로는 ALD(Atomic layer Deposition) 혹은 MLD(Molecular Layer Deposition)라고 칭해진다. 또한, 성막용 반응 가스를 플라즈마 여기(activating)하여, 성막 반응을 촉진하는 방법도 사용되고 있다. 이들 방법을 채용함으로써, 웨이퍼를 고온에 노출시키지 않아도 목적으로 하는 처리를 행하는 것이 가능해진다.
이와 같이 하여 저온 예를 들면 실온에 있어서의 성막 처리를 가능하게 한 성막 장치에 있어서도, 반응관 내에 부착된 실리콘을 포함하는 부생성물막을 제거하는 경우, 불소를 포함하는 가스가 클리닝 가스로서 사용된다. 그러나, 불소를 포함하는 가스를 이용하여 이 종류의 클리닝 처리를 행하는 경우는, 전술한 바와 같이, 실리콘 함유 불화물을 제거하기 위해, 반응관 내를 100℃ 이상으로 가열할 필요가 있다. 이 때문에, 이러한 클리닝 처리를 사이에 넣어 전후에 실온에 있어서의 성막 처리를 행하는 경우는, 반응관 내의 온도를 실온으로부터 100℃ 이상으로 올린 후에 다시 실온으로 되돌리게 된다. 이러한 온도 조절, 특히 100℃ 이상 온도에서 실온까지 반응관 내를 냉각하는 것은 시간이 걸려, 장치의 스루풋이 저하되는 원인이 된다. 또한, 실온에 있어서의 성막 처리를 가능하게 한 성막 장치에서는, 반응관 내를 가열하기 위한 히터를 구비하고 있지 않은 경우가 있다. 이 경우, 클리닝 처리를 행하기 위해서 반응관에 히터를 부착할 필요가 있어, 수고 및 비용면에서 문제가 생긴다.
이하에, 이러한 인식에 기초하여 구성된 본 발명의 실시 형태에 대해서 도면을 참조하여 설명한다. 또한, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는, 동일 부호를 붙여, 중복 설명은 필요한 경우에만 행한다.
도 1은 본 발명의 실시 형태에 따른 성막 장치(종형(vertical) 플라즈마 CVD 장치)를 나타내는 단면도이다. 도 2는 도 1에 도시한 장치의 일부를 나타내는 횡단 평면도이다. 이 성막 장치는, MLD(Molecular Layer Deposition)법을 이용하여, 복수의 반도체 웨이퍼(W)상에 실리콘 산화막을 형성하는 배치(batch)식의 종형 처리 장치로서 구성된다.
도 1에 나타내는 바와 같이, 성막 장치(1)는, 길이 방향이 수직 방향으로 향해진 천정이 있고 대략 원통 형상의 반응관(반응실; 2)을 갖는다. 반응관(2)은, 내(耐)부식성이 우수한 재료, 예를 들면, 석영에 의해 형성된다. 반응관(2) 내에, 간격을 두고 겹쳐쌓여진 복수의 반도체 웨이퍼(피처리 기판)를 수납하여 처리하는 처리 영역(2a)이 내부에 규정된다.
반응관(2)의 일측방에는, 이 내부 분위기를 진공 배기하기 위해, 반응관(2)의 측벽을, 예를 들면 상하 방향으로 깎아냄으로써 형성한 가늘고 긴 배기구(3b)가 설치된다. 배기구(3b)에는, 이를 덮도록 하여 석영으로 이루어지는 단면 ㄷ자 형상으로 성형된 배기구 커버 부재(3a)가 용접에 의해 부착된다. 배기 커버 부재(3a)는, 반응관(2)의 측벽을 따라서 상방으로 연장되고, 반응관(2)의 상방에 가스 출구(4)가 형성된다. 가스 출구(4)에는, 기밀한 배기관을 통하여 배기부(GE)가 접속된다. 배기부(GE)에는, 밸브, 진공 배기 펌프(도 1에 도시하지 않고, 도 3에 부호 127로 지시) 등의 압력 조정 기구가 설치된다. 배기부(GE)에 의해, 반응관(2) 내의 분위기가 배출됨과 함께, 소정의 압력(진공도)으로 설정 가능해진다.
반응관(2)의 하방에는, 덮개체(5)가 배치된다. 덮개체(5)는, 내부식성이 우수한 재료, 예를 들면, 석영에 의해 형성된다. 덮개체(5)는, 후술하는 보트 엘리베이터(도 1에 도시하지 않고, 도 3에 부호 128로 지시)에 의해 상하 이동 가능하게 구성된다. 보트 엘리베이터에 의해 덮개체(5)가 상승하면, 반응관(2)의 하방측(로(爐)구 부분)이 폐쇄된다. 보트 엘리베이터에 의해 덮개체(5)가 하강하면, 반응관(2)의 하방측(로구(爐口) 부분)이 개구된다.
덮개체(5)의 위에는, 예를 들면 석영에 의해 형성되는 웨이퍼 보트(6)가 올려놓여진다. 웨이퍼 보트(6)는, 반도체 웨이퍼(W)가 수직 방향으로 소정의 간격을 두고 복수매 수용 가능하게 구성된다. 또한, 덮개체(5)의 상부에, 반응관(2)의 로구 부분으로부터 반응관(2) 내의 온도가 저하되는 것을 방지하는 보온통(thermally insulating cylinder)을 설치할 수 있다. 또한, 웨이퍼(W)를 수용하는 웨이퍼 보트(6)를 회전 가능하게 올려놓는 회전 테이블을 설치하여, 이 위에 웨이퍼 보트(6)를 올려놓아도 된다.
반응관(2)의 하단 근방의 측면에는, 반응관(2) 내에 처리 가스(예를 들면, 실리콘 소스 가스, 산화 가스, 클리닝 가스, 불활성 가스(희석용, 퍼지용, 혹은 압력 제어용))를 도입하는 가스 분산 노즐(8, 9) 및 가스 노즐(16)이 삽입통과된다. 가스 분산 노즐(8, 9) 및 가스 노즐(16)은, 매스플로우 컨트롤(MFC) 등(도시하지 않음)을 통하여 처리 가스 공급부(GS)에 접속된다. 처리 가스 공급부(GS)는 이하와 같은 실리콘 소스 가스를 구비하는 제1 처리 가스와, 산화 가스를 구비하는 제2 처리 가스와, 클리닝 가스를 구비하는 제3 처리 가스를 조제하기 위한 반응성 가스의 각각의 가스원(源)과, 불활성 가스로서 사용되는 질소(N2) 가스의 가스원을 포함한다.
즉, 본 실시 형태에 있어서, 웨이퍼(W)상에 실리콘 산화막(프로덕트막)을 MLD에 의해 형성하기 위해, 제1 처리 가스에 있어서 실리콘 소스 가스로서 디이소프로필아미노실란(DIPAS) 가스가 사용되고, 제2 처리 가스에 있어서 산화 가스로서 산소(O2) 가스가 사용된다. 또한, 반응관(2) 내에 부착된 실리콘 산화물을 주성분(50% 이상을 의미함)으로 하는 부생성물막을 에칭 제거하기 위해, 제3 처리 가스에 있어서 클리닝 가스로서 불화 수소(HF) 가스가 사용된다. 제1 내지 제3 처리 가스에는, 필요에 따라서 적당한 양의 캐리어 가스(N2 가스 등의 희석 가스)가 혼합되는 경우가 있지만, 이하에서는, 설명을 용이하게 하기 위해, 캐리어 가스에 대해서는 필요한 경우에만 언급한다.
가스 분산 노즐(8)은 O2 가스 및 N2 가스의 가스원에 접속되고, 가스 분산 노즐(9)은 DIPAS 가스, HF 가스 및, N2 가스의 가스원에 접속되며, 가스 노즐(16)은, N2 가스의 가스원에 접속된다. 이들 가스원은, 처리 가스 공급부(GS) 내에 설치된다.
각 가스 분산 노즐(8, 9)은, 반응관(2)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 연장되는 석영관으로 이루어진다(도 1 참조). 각 가스 분산 노즐(8, 9)에는, 그 길이 방향(상하 방향)을 따라서 그리고 웨이퍼 보트(6)상의 웨이퍼(W)의 전체에 걸치도록 복수의 가스 분사 구멍이 소정의 간격을 두고 형성된다. 가스 분사 구멍은, 웨이퍼 보트(6)상의 복수의 웨이퍼(W)에 대하여 평행한 가스류를 형성하도록, 수평 방향으로 대략 균일하게, 대응하는 처리 가스를 각각 공급한다. 한편, 불활성 가스 전용의 가스 노즐(16)은, 반응관(2)의 측벽을 관통하여 형성한 짧은 가스 노즐로 이루어진다.
반응관(2)의 측벽의 일부에는, 그 높이 방향을 따라서 플라즈마 생성부(10)가 설치된다. 플라즈마 생성부(10)는, 반응관(2)의 측벽을 상하 방향을 따라서 소정의 폭으로 깎아냄으로써 형성한 상하로 가늘고 긴 개구(10b)를 갖는다. 개구(10b)는, 반응관(2)의 외벽에 기밀하게 용접 접합된 석영제의 커버(10a)에 의해 덮여진다. 커버(10a)는, 반응관(2)의 외측으로 돌출되도록 단면 오목부 형상을 이루고, 그리고 상하로 가늘고 긴 형상을 갖는다.
이 구성에 의해, 반응관(2)의 측벽으로부터 돌출되고 그리고 일측이 반응관(2) 내로 개구하는 플라즈마 생성부(10)가 형성된다. 즉, 플라즈마 생성부(10)의 내부 공간은, 반응관(2) 내의 처리 공간으로 연통한다. 개구(10b)는, 웨이퍼 보트(6)로 지지(holding)되는 모든 웨이퍼(W)를 높이 방향에 있어서 커버할 수 있도록 상하 방향으로 충분히 길게 형성된다.
커버(10a)의 양측벽의 외측면에는, 그 길이 방향(상하 방향)을 따라서 서로 대향하도록 하여 가늘고 긴 한 쌍의 전극(11)이 설치된다. 전극(11)에는 플라즈마 발생용 고주파 전원(11a)이 급전 라인을 통하여 접속된다. 전극(11)에 예를 들면 13.56MHz의 고주파 전압을 인가함으로써, 한 쌍의 전극(11)간에 플라즈마를 여기하기 위한 고주파 전계가 형성된다. 또한, 고주파 전압의 주파수는 13.56MHz로 한정되지 않고, 다른 주파수, 예를 들면 400kHz 등을 이용해도 좋다.
제2 처리 가스의 가스 분산 노즐(8)은, 웨이퍼 보트(6)상의 최하 레벨의 웨이퍼(W)보다도 아래의 위치에서, 반응관(2)의 반경 방향 외방으로 굴곡된다. 그 후, 가스 분산 노즐(8)은, 플라즈마 생성부(10) 내의 가장 안쪽(반응관(2)의 중심으로부터 가장 떨어진 부분)의 위치에서, 수직으로 기립한다. 가스 분산 노즐(8)은, 도 2에도 나타내는 바와 같이, 한 쌍의 대향하는 전극(11)에 끼워진 영역(고주파 전계가 가장 강한 위치), 즉 주된 플라즈마가 실제로 발생하는 플라즈마 발생 영역보다도 외측으로 떨어진 위치에 설치된다. 가스 분산 노즐(8)의 가스 분사 구멍으로부터 분사된 O2 가스를 구비하는 제2 처리 가스는, 플라즈마 발생 영역을 향하여 분사되고, 여기에서 여기(분해 혹은 활성화)되어, 산소 원자를 포함하는 라디칼(O*, O2 *) 을 포함하는 상태에서 웨이퍼 보트(6)상의 웨이퍼(W)에 공급된다(기호 「*」는 라디칼인 것을 나타냄).
플라즈마 생성부(10)의 개구(10b)의 외측 근방, 즉 개구(10b)의 외측(반응관(2) 내)의 일방측에 제1 처리 가스의 가스 분산 노즐(9)이 수직으로 기립시켜 설치된다. 가스 분산 노즐(9)에 형성된 가스 분사 구멍으로부터 반응관(2)의 중심 방향을 향하여 DIPAS 가스를 구비하는 제1 처리 가스 혹은 HF 가스를 구비하는 제3 처리 가스가 분사된다. 따라서, 가스 분산 노즐(9)로부터 공급되는 제1 처리 가스 혹은 제3 처리 가스는, 플라즈마 생성부(10)에 의해 플라즈마 여기(활성화)되지 않는다.
또한, 반응관(2) 내에는, 반응관(2) 내의 온도를 측정하는, 예를 들면, 열전대(thermocouple)로 이루어지는 온도 센서(도 1에 도시하지 않고, 도 3에 부호 122로 지시) 및 반응관(2) 내의 압력을 측정하는 압력계(도 1에 도시하지 않고, 도 3에 부호 123으로 지시)가 복수개 배치된다.
또한, 성막 장치(1)는, 장치 각부의 제어를 행하는 제어부(100)를 갖는다. 도 3은 제어부(100)의 구성을 나타내는 도면이다. 도 3에 나타내는 바와 같이, 제어부(100)에는, 조작 패널(121), 온도 센서(군)(122), 압력계(군)(123), MFC 제어부(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128), 플라즈마 제어부(129) 등이 접속된다.
조작 패널(121)은, 표시 화면과 조작 버튼을 구비하고, 오퍼레이터의 조작 지시를 제어부(100)에 전달하며, 또한, 제어부(100)로부터의 다양한 정보를 표시 화면에 표시한다. 온도 센서(군)(122)은, 반응관(2), 배기관 내 등의 각부의 온도를 측정하여, 그 측정치를 제어부(100)에 통지한다. 압력계(군)(123)는, 반응관(2), 배기관 내 등의 각부의 압력을 측정하여, 측정치를 제어부(100)에 통지한다.
MFC 제어부(125)는, 가스 분산 노즐(8, 9), 가스 노즐(16) 등의 각 배관에 설치된 MFC(도시하지 않음)를 제어한다. MFC 제어부(125)는, 각 MFC를 흐르는 가스의 유량을 제어부(100)로부터 지시된 양으로 제어한다. MFC 제어부(125)는, 또한, MFC에 실제로 흐른 가스의 유량을 측정하여, 제어부(100)에 통지한다.
밸브 제어부(126)는, 각 배관에 배치되고, 각 배관에 배치된 밸브의 개도를 제어부(100)로부터 지시된 값으로 제어한다. 진공 펌프(127)는, 배기관에 접속되어, 반응관(2) 내의 가스를 배기한다.
보트 엘리베이터(128)는, 덮개체(5)를 상승시킴으로써, 웨이퍼 보트(6; 웨이퍼(W))를 반응관(2) 내에 로드한다. 보트 엘리베이터(128)는, 또한, 덮개체(5)를 하강시킴으로써, 웨이퍼 보트(6; 웨이퍼(W))를 반응관(2) 내로부터 언로드 한다.
플라즈마 제어부(129)는, 제어부(100)로부터의 지시에 응답하여, 플라즈마 생성부(10)를 제어하고, 플라즈마 생성부(10) 내에 공급된 산소 가스를 활성화하여, 산소 라디칼을 생성시킨다.
제어부(100)는, 레시피 기억부(111)와, ROM(112)과, RAM(113)과, I/O 포트(114)와, CPU(115)를 포함한다. 이들은 버스(116)에 의해 상호 접속되고, 버스(116)를 통하여, 각부의 사이에서 정보가 전달된다.
레시피 기억부(111)에는, 셋업용 레시피와 복수의 프로세스용 레시피가 기억된다. 성막 장치(1)의 제조 당초는, 셋업용 레시피만이 격납된다. 셋업용 레시피는, 각 성막 장치에 따른 열 모델(thermal model) 등을 생성할 때에 실행되는 것이다. 프로세스용 레시피는, 유저가 실제로 행하는 열처리(프로세스)마다 준비되는 레시피이다. 프로세스용 레시피는, 반응관(2)으로의 웨이퍼(W)의 로드에서, 처리를 마친 웨이퍼(W)를 언로드 하기까지의 각부의 온도의 변화, 반응관(2) 내의 압력 변화, 처리 가스의 공급의 개시 및 정지의 타이밍과 공급량 등을 규정한다.
ROM(112)은, EEPROM, 플래시 메모리, 하드 디스크 등으로 구성되고, CPU(115)의 동작 프로그램 등을 기억하는 기록 매체이다. RAM(113)은, CPU(115)의 워크 에리어 등으로서 기능한다.
I/O 포트(114)는, 조작 패널(121), 온도 센서(122), 압력계(123), MFC 제어부(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128), 플라즈마 제어부(129) 등에 접속되고, 데이터나 신호의 입출력을 제어한다.
CPU(Central Processing Unit; 115)는, 제어부(100)의 중추를 구성한다. CPU(115)는, ROM(112)에 기억된 제어 프로그램을 실행하고, 조작 패널(121)로부터의 지시에 따라서, 레시피 기억부(111)에 기억되는 레시피(프로세스용 레시피)를 따라서, 성막 장치(1)의 동작을 제어한다. 즉, CPU(115)는, 온도 센서(군)(122), 압력계(군)(123), MFC 제어부(125) 등에 반응관(2), 배기관 내의 각부의 온도, 압력, 유량 등을 측정시킨다. 또한, CPU(115)는, 이 측정 데이터에 기초하여, MFC 제어부(125), 밸브 제어부(126), 진공 펌프(127) 등으로 제어 신호 등을 출력하고, 상기 각부가 프로세스용 레시피를 따르도록 제어한다.
다음으로, 이상과 같이 구성된 성막 장치(1)의 사용 방법에 대해서, 도 4를 참조하여 설명한다. 여기에서는, 우선, 반응관(2) 내에서 반도체 웨이퍼(W)상에 실리콘 산화막을 형성하는 성막 처리(소위 MLD 성막)를 행한다. 다음으로, 반응관(2) 내에 부착된 실리콘 산화물을 주성분(50% 이상을 의미함)으로 하는 부생성물막을 제거하는 클리닝 처리를 행한다. 도 4는 본 발명의 실시 형태에 따른 성막 처리 및 클리닝 처리의 레시피를 나타내는 타이밍 차트이다.
또한, 스루풋을 향상시키는 관점에서, 성막 처리 및 클리닝 처리 중, 처리 영역(2a)의 온도를 변화시키지 않는 것이 바람직하다. 이 때문에, 본 실시 형태에서는, 성막 처리 및 클리닝 처리에 걸쳐서 반응관(2) 내의 온도를 -32℃∼100℃의 범위의 동일한 온도, 예를 들면 실온(예를 들면, 30℃)으로 설정한다. 반응관(2) 내의 온도가 -32℃보다 낮아지면, 소스 가스인 DIPAS를 공급할 수 없게 될 우려가 생긴다. 왜냐하면, DIPAS 가스 공급원에 접속된 처리 가스 공급관, MFC, 노즐(9) 등의 압손(pressure loss)을 고려하면, DIPAS의 실용적 증기압이 얻어지는 하한 온도는 -32℃이다. 한편, 반응관(2) 내의 온도가 100℃보다 높아지면, 효율적으로 성막 처리 및 클리닝 처리를 행한다는 효과를 발휘할 수 없게 된다. 반응관(2) 내의 온도는, 실온(예를 들면, 25℃∼35℃)∼80℃로 하는 것이 바람직하고, 실온∼60℃로 하는 것이 보다 바람직하며, 실온이 더욱 바람직하다.
이하의 설명에 있어서, 성막 장치(1)를 구성하는 각부의 동작은, 제어부(100)(CPU(115))에 의해 제어된다. 각 처리에 있어서의 반응관(2) 내의 온도, 압력, 가스의 유량 등은, 전술한 바와 같이, 제어부(100)(CPU(115))가, MFC 제어부(125)(가스 분산 노즐(8, 9), 가스 노즐(16)), 밸브 제어부(126), 진공 펌프(127), 플라즈마 제어부(129)(플라즈마 생성부(10)) 등을 제어함으로써, 도 4에 나타내는 레시피를 따른 조건이 된다.
<성막 처리>
우선, 다수매, 예를 들면 50∼100매의 300mm 사이즈의 웨이퍼(W)를 지지한 실온의 웨이퍼 보트(6)를 덮개체(5)상에 올려놓는다. 다음으로, 덮개체(5)를 보트 엘리베이터(128)에 의해 상승시켜, 웨이퍼 보트(6)를 반응관(2) 내의 처리 영역(2a)에 로드하고, 반응관(2)을 밀폐한다. 이때, 처리 영역(2a)은, 소정의 온도, 본 실시 형태에서는 반응관(2)의 가열을 하지 않기 때문에 실온(예를 들면, 30℃)으로 설정된다. 다음으로, 반응관(2) 내를 진공 흡인하여 소정의 처리 압력으로 유지한다. 다음으로, 웨이퍼 보트(6)를 회전시키면서, 제1 및 제2 처리 가스를 각각 유량 제어하면서 가스 분산 노즐(9, 8)로부터 간헐적으로 공급한다.
개략적으로는, 우선, DIPAS 가스를 구비하는 제1 처리 가스가 가스 분산 노즐(9)의 가스 분사 구멍으로부터, 웨이퍼 보트(6)상의 복수의 웨이퍼(W)에 대하여 평행한 가스류(gas flow)를 형성하도록 공급된다. 이 사이에, DIPAS 가스의 분자 혹은, 그들의 분해에 의해 발생한 분해 생성물의 분자 혹은 원자가 웨이퍼의 표면상에 흡착되어 흡착층을 형성한다(흡착 스테이지).
다음으로, O2 가스를 구비하는 제2 처리 가스가 가스 분산 노즐(8)의 가스 분사 구멍으로부터, 웨이퍼 보트(6)상의 복수의 웨이퍼(W)에 대하여 평행한 가스류를 형성하도록 공급된다. 제2 처리 가스는, 한 쌍의 전극(11)간의 플라즈마 발생 영역을 통과할 때에 선택적으로 여기되어 일부가 플라즈마화된다. 이때, O*, O2 * 등의 산소 라디칼(활성종)이 생성된다. 이들 라디칼은, 플라즈마 생성부(10)의 개구(10b)로부터 반응관(2)의 중심을 향하여 흘러나오고, 웨이퍼(W) 상호간에 층류 상태로 공급된다. 웨이퍼(W)상에 산소 라디칼이 공급되면, 웨이퍼(W)상의 흡착층의 Si와 반응하고, 이에 따라 웨이퍼(W)상에 실리콘 산화물의 박막이 형성된다(산화 스테이지).
도 4에 나타내는 바와 같이, 이 실시 형태에 따른 성막 처리에 있어서는, 제1 내지 제4 공정(T1∼T4)을 번갈아 반복함으로써 상기의 흡착 스테이지와 산화 스테이지를 번갈아 반복한다. 즉, 제1 내지 제4 공정(T1∼T4)으로 이루어지는 사이클을 다수회, 예를 들면 100회 반복하여, 사이클마다 형성되는 실리콘 산화물의 박막을 적층함으로써, 최종적인 두께의 실리콘 산화막을 얻을 수 있다.
제1 공정(T1)에서는, 처리 영역(2a)에 대한 DIPAS 가스의 공급을 행하는 한편, 처리 영역(2a)에 대한 O2 가스의 공급의 차단을 유지한다. 제2 공정(T2)에서는, 처리 영역(2a)에 대한 DIPAS 가스 및 O2 가스의 공급의 차단을 유지한다. 제3 공정(T3)에서는, 처리 영역(2a)에 대한 O2 가스의 공급을 행하는 한편, 처리 영역(2a)에 대한 DIPAS 가스의 공급의 차단을 유지한다. 또한, 제3 공정(T3)에서는, RF 전원(11a)을 ON하여 플라즈마 생성부(10)에서 O2 가스를 플라즈마화 함으로써, O2 가스를 여기한 상태에서 처리 영역(2a)에 공급한다. 제4 공정(T4)에서는, 처리 영역(2a)에 대한 DIPAS 가스 및 O2 가스의 공급의 차단을 유지한다. 또한, 반응관(2)의 배기 및 반응관(2)으로의 희석 혹은 퍼지 가스로서 사용되는 N2 가스의 공급은, 제1 내지 제4 공정(T1∼T4)에 걸쳐서 계속적으로 행해진다.
보다 구체적으로는, 흡착 스테이지에 있어서, 우선, 도 4의 (c)에 나타내는 바와 같이, 가스 분산 노즐(9)로부터 처리 영역(2a)에 소정량의 질소 가스를 공급하면서, 처리 영역(2a)을 소정의 온도, 예를 들면, 도 4의 (a)에 나타내는 바와 같이, 실온(예를 들면, 30℃)으로 설정한다. 이 경우, 처리 영역(2a)을 실온으로 설정하는 점에서, 반응관(2)을 가열하지 않는다. 또한, 반응관(2) 내를 배기하고, 처리 영역(2a)을 소정의 압력, 예를 들면, 도 4의 (b)에 나타내는 바와 같이, 66.5Pa(0.5Torr)로 설정한다. 그리고, 가스 분산 노즐(9)로부터 DIPAS 가스를 소정량, 예를 들면, 도 4의 (d)에 나타내는 바와 같이, 0.3slm과, 도 4의 (c)에 나타내는 바와 같이, 소정량의 질소 가스를 처리 영역(2a)에 공급한다(T1: 플로우 공정).
흡착 스테이지의 플로우 공정을, 1∼3초, 예를 들면, 도 4의 (h)에 나타내는 바와 같이, 2초간 실시한 후, DIPAS 가스의 공급을 정지한다. 한편, 도 4의 (c)에 나타내는 바와 같이, 소정량의 질소 가스는 노즐(8, 9, 16)로부터 처리 영역(2a)에 계속 공급한다. 그리고, 반응관(2) 내를 배기하고, 이에 따라 처리 영역(2a)의 가스를 배출한다(T2: 퍼지 공정).
다음으로, 산화 스테이지에 있어서, 우선, 도 4의 (c)에 나타내는 바와 같이, 가스 분산 노즐(9)로부터 처리 영역(2a)에 소정량의 질소 가스를 공급하면서, 처리 영역(2a)을 소정의 온도, 예를 들면, 도 4의 (a)에 나타내는 바와 같이, 실온(예를 들면, 30℃)으로 설정한다. 또한, 반응관(2) 내를 배기하고, 처리 영역(2 a)을 소정의 압력, 예를 들면, 도 4의 (b)에 나타내는 바와 같이, 66.5Pa(0.5Torr)로 설정한다. 그리고, 도 4의 (f)에 나타내는 바와 같이, 전극(11)간에 500W의 고주파 전력을 인가(RF: ON)한다. 그와 함께, 가스 분산 노즐(8)로부터 산소 가스를 소정량, 예를 들면, 도 4의 (e)에 나타내는 바와 같이, 1slm을 한 쌍의 전극(11)간(플라즈마 생성부(10) 내)에 공급한다. 한 쌍의 전극(11)간에 공급된 산소 가스는 플라즈마 여기(활성화)되어, 산소 원자를 포함하는 라디칼(O*, O2 *)을 생성한다. 이와 같이 생성된 산소 원자를 포함하는 라디칼이 플라즈마 생성부(10)로부터 처리 영역(2a)에 공급된다. 또한, 도 4의 (c)에 나타내는 바와 같이, 가스 분산 노즐(9)로부터 처리 영역(2a)에 소정량의 질소 가스를 공급한다(T3: 플로우 공정).
산화 스테이지의 플로우 공정을, 5∼30초, 예를 들면, 도 4의 (h)에 나타내는 바와 같이, 8초간 실시한 후, 산소 가스의 공급을 정지함과 함께, 고주파 전력의 인가를 정지한다. 한편, 도 4의 (c)에 나타내는 바와 같이, 소정량의 질소 가스는 노즐(8, 9, 16)로부터 처리 영역(2a)에 계속 공급한다. 그리고, 반응관(2) 내를 배기하고, 이에 따라 처리 영역(2a)의 가스를 배출한다(T4: 퍼지(purge) 공정).
이와 같이 하여, 흡착 및 산화 스테이지를 이 순서로 번갈아 포함하는 사이클을 소정 횟수 반복한다. 각 사이클에 있어서, 웨이퍼(W)에 DIPAS를 공급하여 흡착층을 형성하고, 다음으로 산소 원자를 포함하는 라디칼을 공급하여 흡착층을 산화함으로써 실리콘 산화막을 형성한다. 이에 따라, 효율 좋게 그리고 고품질인 상태로 실리콘 산화막을 형성할 수 있다.
웨이퍼(W)상에 소망하는 두께의 실리콘 산화막이 형성되면, 웨이퍼(W)를 언로드한다. 구체적으로는, 반응관(2)에 소정량의 질소 가스를 공급하여, 반응관(2)의 압력을 상압(atmospheric pressure)으로 되돌린다. 그리고, 보트 엘리베이터(128)에 의해 덮개체(5)를 하강시킴으로써, 웨이퍼(W)와 함께 웨이퍼 보트(6)를 반응관(2)으로부터 언로드한다.
전술한 성막 처리에 의하면, 실리콘 소스 가스에 DIPAS라는 1가의 아미노실란을 이용하고 있기 때문에, 실리콘 소스 가스에 2∼4가의 아미노실란을 이용하는 경우에 비하여, 형성되는 실리콘 산화막 중에 질소가 포함되기 어려워져, 양질인 실리콘 산화막을 형성할 수 있다. 또한, 흡착층 형성시에 구조 장해가 발생하기 어렵고, 분자의 흡착을 방해하기 어렵기 때문에, 흡착 속도가 저하되지 않고, 높은 성막 레이트를 얻을 수 있다. 또한 DIPAS는 열 안정성이 우수하고, 유량 제어가 용이해지기 때문에, 소스 공급에 종래의 방식을 사용할 수 있어, 높은 범용성을 얻을 수 있다.
DIPAS 가스의 공급량은, 10sccm∼10slm으로 하는 것이 바람직하다. 10sccm보다 적으면 웨이퍼(W)의 표면에 충분한 DIPAS가 공급되지 않을 우려가 생긴다. 이 공급량이 10slm보다 많으면, 웨이퍼(W)의 표면으로의 흡착에 기여하는 DIPAS의 비율이 너무 낮아질 우려가 있다. DIPAS 가스의 공급량은, 0.05slm∼3slm으로 하는 것이 더욱 바람직하다. 이러한 범위로 함으로써, 웨이퍼(W)의 표면상에 있어서의 DIPAS의 반응이 촉진된다.
DIPAS 공급시의 처리 영역(2a)의 압력(처리 압력)은, 0.133Pa(1mTorr)∼13.3kPa(100Torr)로 하는 것이 바람직하다. 이러한 범위의 압력으로 함으로써, 웨이퍼(W)의 표면상에 있어서의 DIPAS의 반응을 촉진할 수 있다.
산소 가스의 공급량은, 0.1sccm∼10slm으로 하는 것이 바람직하다. 이러한 범위로 함으로써, 플라즈마를 문제없이 발생시킬 수 있음과 함께 실리콘 산화막을 형성하는데 충분한 산소 라디칼을 공급할 수 있다. 산소의 공급량은, 0.5slm∼5slm으로 하는 것이 더욱 바람직하다. 이러한 범위로 함으로써, 플라즈마를 안정되게 발생시킬 수 있다.
RF 파워는, 10W∼1500W로 하는 것이 바람직하다. 10W보다 적으면, 산소 라디칼이 생성되기 어려워지고, 1500W를 넘으면, 플라즈마 생성부(10)를 구성하는 석영벽이 대미지를 입을 우려가 있다. RF 파워는, 50W∼500W로 하는 것이 더욱 바람직하다. 이러한 범위로 함으로써, 산소 라디칼을 효율적으로 생성할 수 있다.
산소 공급시의 처리 영역(2a)의 압력(처리 압력)은, 0.133Pa(1mTorr)∼13.3kPa(100Torr)로 하는 것이 바람직하다. 이러한 범위의 압력으로 함으로써, 산소 라디칼이 발생하기 쉽고, 그리고, 처리 영역(2a)에 있어서의 산소 라디칼의 평균 자유 행정(mean free path)이 커진다. 이 압력은, 25Pa(0.2Torr)∼400Pa(3Torr)로 하는 것이 더욱 바람직하다. 이러한 범위의 압력으로 함으로써, 처리 영역(2a)의 압력 제어가 용이해진다.
또한, 플라즈마 생성부(10) 내의 압력(가스 분사 구멍의 압력)은, 0.133Pa(1mTorr)∼13.3kPa(100Torr)로 하는 것이 바람직하고, 70Pa(0.53Torr)∼400Pa(3Torr)로 하는 것이 더욱 바람직하다. 이러한 범위의 압력으로 함으로써, 플라즈마를 문제없이 발생시킬 수 있음과 함께 실리콘 산화막을 형성하는데 충분한 산소 라디칼을 공급할 수 있다.
<클리닝 처리>
전술한 바와 같은 성막 처리를 복수회 행하면, 성막 처리에 의해 생성되는 실리콘 산화물이, 반도체 웨이퍼(W)의 표면뿐만 아니라, 반응관(2)의 내면 등에도 부생성물막으로서 퇴적(부착)된다. 이 때문에, 성막 처리를 소정 횟수 행한 후, 반응관(2) 내에 퇴적된 실리콘 산화물을 주성분으로 하는 부생성물막(성막 부생성물)을 제거하기 위해, 반응관(2) 내에서 클리닝 처리를 행한다.
도 4에 나타내는 바와 같이, 이 실시 형태의 클리닝 처리에 있어서는, 반응관(2) 내에 성막용 반도체 웨이퍼를 수납하지 않은 상태에서, 반응관(2) 내의 배기를 계속하면서, 반응관(2) 내의 온도를 예를 들면 실온(예를 들면, 30℃)으로 설정하여, 주 클리닝 처리와 포스트 클리닝 처리를 이 순서로 행한다. 주 클리닝 처리에서는, 반응관(2) 내에 불소를 포함하는 클리닝 가스, 예를 들면 불화 수소(HF) 가스를 공급함으로써, 성막 처리에 의해 발생하고 그리고 반응관(2) 내에 부착되는 성막 부생성물을 에칭 제거한다. 포스트 클리닝 처리에서는, 주 클리닝 처리에 의해 발생하고 그리고 반응관(2) 내에 잔류하는 규불화물(fluorosilicate)과 같은 실리콘 함유 불화물을 제거하기 위해, 산화 스테이지와 제거 스테이지로 이루어지는 사이클을 복수회, 예를 들면, 10회 반복한다. 각 사이클의 산화 스테이지에서는, 반응관(2) 내에 산화 가스, 예를 들면 산소(O2) 가스를 공급함으로써, 실리콘 함유 불화물을 산화하여 중간 생성물로 변환한다. 제거 스테이지에서는, 반응관(2) 내에 불화 수소 가스를 공급함으로써, 중간 생성물과 반응시켜 에칭 등에 의해 제거한다.
구체적으로는, 우선, 반응관(2) 내를 소정의 온도, 예를 들면, 도 4의 (a)에 나타내는 바와 같이, 실온(30℃)으로 한다. 또한, 도 4의 (c)에 나타내는 바와 같이, 가스 분산 노즐(9)로부터 반응관(2) 내에 소정량의 질소 가스를 공급한다. 또한, 반도체 웨이퍼(W)가 수용되어 있지 않은 실온의 웨이퍼 보트(6)를 덮개체(5)상에 올려놓는다. 다음으로, 보트 엘리베이터(128)에 의해 덮개체(5)를 상승시켜, 웨이퍼 보트(6)를 반응관(2) 내에 로드함과 함께, 반응관(2)을 밀폐한다.
그리고 주 클리닝 처리를 행하기 위해, 도 4의 (c)에 나타내는 바와 같이, 가스 분산 노즐(9)로부터 반응관(2) 내에 소정량의 질소 가스를 공급함과 함께, 반응관(2) 내의 가스를 배출하고, 반응관(2)을 소정의 압력, 예를 들면, 도 4의 (b)에 나타내는 바와 같이, 5320Pa(40Torr)로 설정한다. 다음으로, 가스 분산 노즐(9)로부터 소정량의 클리닝 가스를 반응관(2) 내에 공급한다. 본 예에서는, 예를 들면, 도 4의 (g)에 나타내는 바와 같이, 불화 수소 가스를 1slm 공급함과 함께, 도 4의 (c)에 나타내는 바와 같이, 소정량의 질소 가스를 공급한다(T11: 플로우 공정). 반응관(2) 내에 공급된 불화 수소 가스는, 반응관(2) 내에 부착되는 성막 부생성물과 반응하여, 이를 에칭 제거한다.
불화 수소 가스의 공급량은, 10sccm∼10slm으로 하는 것이 바람직하다. 이 공급량이 10sccm보다 적으면 반응관(2) 내에 부착된 성막 부생성물에 충분한 불화 수소가 공급되지 않을 우려가 생긴다. 이 공급량이 10slm보다 많으면 반응에 기여하는 불화 수소 가스의 비율이 너무 낮아질 우려가 생긴다. 불화 수소 가스의 공급량은, 0.05slm∼3slm으로 하는 것이 더욱 바람직하다. 이러한 범위로 함으로써, 성막 부생성물과 불화 수소 가스와의 반응이 촉진된다.
불화 수소 공급시의 반응관(2) 내의 압력은, 0.133Pa(1mTorr)∼101.3kPa(760Torr)로 하는 것이 바람직하고, 2.666kPa(20Torr)∼46.65kPa(350Torr)로 하는 것이 보다 바람직하다. 이러한 범위의 압력으로 함으로써, 성막 부생성물과 불화 수소 가스와의 반응이 촉진된다.
주 클리닝 처리의 플로우 공정을 소정 시간 실시한 후, 가스 분산 노즐(9)로부터의 불화 수소 가스의 공급을 정지한다. 한편, 도 4의 (c)에 나타내는 바와 같이, 소정량의 질소 가스는 노즐(8, 9, 16)로부터 반응관(2) 내에 계속 공급한다. 그리고, 반응관(2) 내를 배기하고, 이에 따라 반응관(2) 내의 가스를 배출한다(T12: 퍼지 공정).
전술한 주 클리닝 처리에 의해, 실리콘 산화물을 주성분으로 하는 성막 부생성물은 불화 수소 가스에 의해 에칭 제거된다. 그러나, 이때, 이 반응의 부생성물로서 실리콘 함유 불화물이 발생하고, 그 일부가 반응관(2)의 내면 등에 부착되어 잔류한다. 그래서, 주 클리닝 처리에 이어서, 반응관(2) 내에 잔류하는 실리콘 함유 불화물을 제거하기 위해, 산화 스테이지와 제거 스테이지로 이루어지는 사이클을 복수회 반복하는 포스트 클리닝 처리를 행한다.
포스트 클리닝 처리의 산화 스테이지에서는, 우선, 도 4의 (c)에 나타내는 바와 같이, 가스 분산 노즐(9)로부터 반응관(2) 내에 소정량의 질소 가스를 공급함과 함께, 반응관(2) 내를 배기하고, 반응관(2) 내를 소정의 압력, 예를 들면, 도 4의 (b)에 나타내는 바와 같이, 66.5Pa(0.5Torr)로 설정한다. 그리고, 도 4의 (f)에 나타내는 바와 같이, 전극(11)간에 500W의 고주파 전력을 인가(RF: ON)한다. 이와 함께, 가스 분산 노즐(8)로부터 산소 가스를 소정량, 예를 들면, 도 4의 (e)에 나타내는 바와 같이, 1slm을 한 쌍의 전극(11)간(플라즈마 생성부(10) 내)에 공급한다. 한 쌍의 전극(11)간에 공급된 산소 가스는 플라즈마 여기(활성화)되어, 산소 원자를 포함하는 라디칼(O*, O2 *)을 생성한다. 이와 같이 생성된 산소 원자를 포함하는 라디칼이 플라즈마 생성부(10)로부터 반응관(2) 내에 공급된다. 또한, 도 4의 (c)에 나타내는 바와 같이, 가스 분산 노즐(9)로부터 반응관(2) 내에 소정량의 질소 가스를 공급한다(T13: 플로우 공정). 반응관(2) 내에 산소 라디칼이 공급되면, 반응관(2) 내에 잔류하는 실리콘 함유 불화물이 산화되어 중간 생성물이 생성된다.
산화 스테이지의 플로우 공정을, 예를 들면, 도 4의 (h)에 나타내는 바와 같이, 300초(5분)간 실시한 후, 산소 가스의 공급을 정지함과 함께, 고주파 전력의 인가를 정지한다. 한편, 소정량의 질소 가스는 노즐(8, 9, 16)로부터 반응관(2) 내에 계속 공급한다.
다음으로, 포스트 클리닝 처리의 제거 스테이지에서는, 도 4의 (c)에 나타내는 바와 같이, 가스 분산 노즐(9)로부터 반응관(2) 내에 소정량의 질소 가스를 공급함과 함께, 반응관(2) 내의 가스를 배출하고, 반응관(2)을 소정의 압력, 예를 들면, 도 4의 (b)에 나타내는 바와 같이, 5320Pa(40Torr)로 설정한다. 다음으로, 가스 분산 노즐(9)로부터 소정량의 클리닝 가스를 반응관(2) 내에 공급한다. 본 예에서는, 예를 들면, 도 4의 (g)에 나타내는 바와 같이, 불화 수소 가스를 1slm 공급함과 함께, 도 4의 (c)에 나타내는 바와 같이, 소정량의 질소 가스를 공급한다(T14: 플로우 공정).
반응관(2) 내에 공급된 불화 수소 가스는, 산화 스테이지에 의해 생성된 중간 생성물과 반응하고, 이를 에칭 등에 의해 제거한다. 이 제거 스테이지에서도, 실리콘 함유 불화물이 생성되지만, 이 실리콘 함유 불화물의 양은, 주 클리닝 처리에서 생성된 실리콘 함유 불화물의 양보다 적어진다.
제거 스테이지의 플로우 공정을, 예를 들면, 도 4의 (h)에 나타내는 바와 같이, 300초(5분)간 실시한 후, 가스 분산 노즐(9)로부터의 불화 수소 가스의 공급을 정지한다. 한편, 소정량의 질소 가스는 노즐(8, 9, 16)로부터 반응관(2) 내에 계속 공급한다.
포스트 클리닝 처리에 있어서, 산소 가스의 공급량은, 0.1sccm∼10slm으로 하는 것이 바람직하다. 이러한 범위로 함으로써, 플라즈마를 문제없이 발생시킬 수 있음과 함께 실리콘 함유 불화물을 산화하여 중간 생성물을 형성하는데 충분한 산소 라디칼을 공급할 수 있다. 산소의 공급량은, 0.5slm∼5slm으로 하는 것이 더욱 바람직하다. 이러한 범위로 함으로써, 플라즈마를 안정되게 발생시킬 수 있다.
RF 파워는, 10W∼1500W로 하는 것이 바람직하다. 10W보다 적으면, 산소 라디칼이 생성되기 어려워지고, 1500W를 넘으면, 플라즈마 생성부(10)를 구성하는 석영벽이 대미지를 입을 우려가 있다. RF 파워는, 50W∼500W로 하는 것이 더욱 바람직하다. 이러한 범위로 함으로써, 산소 라디칼을 효율적으로 생성할 수 있다.
산소 공급시의 처리 영역(2a)의 압력(처리 압력)은, 0.133Pa(1mTorr)∼13.3kPa(100Torr)로 하는 것이 바람직하다. 이러한 범위의 압력으로 함으로써, 산소 라디칼이 발생되기 쉽고, 그리고, 처리 영역(2a)에 있어서의 산소 라디칼의 평균 자유 행정이 커진다. 이 압력은, 25Pa(0.2Torr)∼400Pa(3Torr)로 하는 것이 더욱 바람직하다. 이러한 범위의 압력으로 함으로써, 처리 영역(2a)의 압력 제어가 용이해진다.
또한, 플라즈마 생성부(10) 내의 압력(가스 분사 구멍의 압력)은, 0.133Pa(1mTorr)∼13.3kPa(100Torr)로 하는 것이 바람직하고, 70Pa(0.53Torr)∼400Pa(3Torr)로 하는 것이 더욱 바람직하다. 이러한 범위의 압력으로 함으로써, 플라즈마를 문제없이 발생시킬 수 있음과 함께 실리콘 함유 불화물을 산화하여 중간 생성물을 형성하는데 충분한 산소 라디칼을 공급할 수 있다.
불화 수소 가스의 공급량은, 10sccm∼10slm으로 하는 것이 바람직하다. 이 공급량이 10sccm보다 적으면 중간 생성물에 충분한 불화 수소가 공급되지 않을 우려가 생긴다. 이 공급량이 10slm보다 많으면 반응에 기여하지 않는 불화 수소가 많아져 버릴 우려가 생긴다. 불화 수소 가스의 공급량은, 0.05slm∼3slm으로 하는 것이 더욱 바람직하다. 이러한 범위로 함으로써, 중간 생성물과 불화 수소 가스와의 반응이 촉진된다.
불화 수소 공급시의 반응관(2) 내의 압력은, 0.133Pa(1mTorr)∼101.3kPa(760Torr)로 하는 것이 바람직하고, 2.666kPa(20Torr)∼46.65kPa(350Torr)로 하는 것이 보다 바람직하다. 이러한 범위의 압력으로 함으로써, 중간 생성물과 불화 수소 가스와의 반응이 촉진된다.
이와 같이 하여, 산화 스테이지 및 제거 스테이지를 이 순서로 번갈아 포함하는 포스트 클리닝 처리의 사이클을 소정 횟수 예를 들면, 10회 반복한다. 각 사이클에 있어서, 실리콘 함유 불화물을 산화하여 중간 생성물을 형성하고, 다음으로 불화 수소 가스를 중간 생성물과 반응시켜 에칭 등에 의해 제거한다. 이에 따라, 반응관(2) 내에 잔류하는 실리콘 함유 불화물을, 종래 기술에 비하여 효과적으로 그리고 확실히 제거할 수 있다.
포스트 클리닝 처리가 종료되면, 웨이퍼 보트(6)를 언로드한다. 구체적으로는, 반응관(2)에 소정량의 질소 가스를 공급하여, 반응관(2)의 압력을 상압으로 되돌린다. 그리고, 보트 엘리베이터(128)에 의해 덮개체(5)를 하강시킴으로써, 빈 웨이퍼 보트(6)를 반응관(2)으로부터 언로드한다. 그 후, 새로운 로트(lot)의 반도체 웨이퍼(W)가 수용된 웨이퍼 보트(6)를 덮개체(5)상에 올려놓고, 전술한 바와 같은 형태로 다시 성막 처리를 행한다.
<실험 1>
전술한 성막 장치(1)를 이용하여, 성막 처리 및 클리닝 처리를 실행함으로써, 반응관(2) 내에 부착된 성막 부생성물 및 실리콘 함유 불화물을 제거할 수 있는지 없는지에 대한 확인을 행하였다. 구체적으로는, 도 4에 나타내는 성막 처리로 반도체 웨이퍼(W)상에 실리콘 산화막을 형성하고, 반응관(2)의 내면에 1㎛의 실리콘 산화물을 주성분으로 하는 성막 부생성물을 퇴적시켰다. 다음으로, 성막 부생성물을 제거하기 위해, 도 4에 나타내는 클리닝 처리에서 반응관(2) 내를 처리했다. 다음으로, 클리닝 처리 후의 반응관(2)의 내면의 표면 상태를 주사 전자 현미경(SEM)으로 촬영한 사진에 의해 확인했다. 이 결과, 반응관(2)의 내면상에 성막 부생성물 및 실리콘 함유 불화물이 잔류하고 있지 않는 것을 확인할 수 있었다.
<실험 2>
또한, 본 실시 형태의 실시예(PE)로서, 전술한 바와 같이 포스트 클리닝 처리에 의해 실리콘 함유 불화물을 제거하고, 이 처리에 요하는 시간을 측정했다. 또한, 종래 기술에 따르는 비교예(CE)로서, 반응관 내를 실온으로부터 100℃로 가열하여 실리콘 함유 불화물을 제거한 후에 반응관 내를 실온까지 되돌리는 조작을 행하고, 이 조작에 요하는 시간을 측정했다. 이들 실시예 및 비교예에 있어서의 측정 시간을 비교하여, 본 실시 형태의 클리닝 처리의 효율성에 대해서 검토했다.
도 5는 실리콘 함유 불화물을 제거하기 위해서 요하는 시간에 관한 것으로, 본 발명에 따른 실시예(PE)와 비교예(CE)를 비교하는 도면이다. 도 5에 나타내는 바와 같이, 비교예(CE)의 측정 시간은 150분인 한편, 실시예(PE; 포스트 클리닝 처리)의 측정 시간은 100분으로, 전자(前者)에 비하여 50분이나 단축되었다. 이 때문에, 본 실시 형태에 의하면, 효율적으로 성막 장치를 클리닝할 수 있는 것을 확인할 수 있었다.
<귀결 및 변경예>
이상 설명한 바와 같이, 본 실시 형태에 의하면, 반응관(2) 내의 클리닝 처리를, 주 클리닝 처리와, 산화 스테이지 및 제거 스테이지를 복수회 반복하는 포스트 클리닝 처리에 의해 실행한다. 이에 따라, 반응관(2) 내의 클리닝 처리를 종래 기술에 비하여 효율적으로 그리고 확실히 행할 수 있다.
또한, 본 실시 형태에 의하면, 성막 처리 및 클리닝 처리를 실온하에서 행하고 있기 때문에, 성막 장치(1)에는 반응관(2) 내를 가열하기 위한 히터를 설치할 필요가 없다. 또한, 히터가 설치되어 있지 않은 성막 장치(1)를 이용해도, 실리콘 함유 불화물을 제거하기 위해서, 반응관(2)에 히터를 부착할 필요가 없어져, 반응관(2) 내의 클리닝 처리를 효율적으로 행할 수 있다.
또한, 본 실시 형태에 의하면, 실리콘 소스 가스에 DIPAS를 이용하고 있기 때문에, 흡착 속도가 느려지지 않고, 생산성이 저하되지 않게 된다. 또한, DIPAS는 열 안정성이 우수하고, 유량 제어가 용이하기 때문에, 종래의 소스 공급 방식의 장치를 사용할 수 있어, 범용성을 갖고 있다.
상기 실시 형태에서는, 산화 가스로서 산소 가스를 이용한 경우가 예시된다. 이 점에 관하여, 산화 가스로서 다른 가스, 예를 들면, 오존(O3), 수증기(H2O) 등을 이용할 수 있다. 예를 들면, 산화 가스로서 오존을 이용하는 경우에는, 처리 영역(2a)의 온도를 -32℃∼100℃, 압력을 655Pa(5Torr)로 하고, 산소(O2)를 10slm, 오존을 250g/N㎥ 정도로 하는 처리 조건을 이용하는 것이 바람직하다.
상기 실시 형태에서는, 히터가 설치되어 있지 않은 성막 장치(1)를 이용하는 경우가 예시된다. 이 점에 관하여, 히터가 설치되어 있는 성막 장치나 쿨러(cooler)가 설치되어 있는 성막 장치를 이용해도 좋다.
상기 실시 형태에서는, 플라즈마에 의해 산소 라디칼을 발생시킨 경우가 예시된다. 이 점에 관하여, 산화 가스를 활성화시키기 위해서 다른 매체, 예를 들면, 촉매, UV, 자력 등을 이용해도 좋다.
상기 실시 형태에서는, 반도체 웨이퍼(W)상에 실리콘 산화막을 형성하는 경우가 예시된다. 이를 대신하여, 본 발명은 다른 실리콘 함유막, 예를 들면, 실리콘 질화막을 형성하는 경우에 적용할 수 있다. 이 경우, 예를 들면, DIPAS를 이용하여 Si를 흡착시키는 흡착 스테이지와, 이 흡착된 Si를 질화 가스를 이용하여 질화시키는 질화 스테이지로 이루어지는 사이클을 복수회 반복함으로써, 반도체 웨이퍼(W)상에 실리콘 질화막을 형성할 수 있다. 질화 가스로서는, 예를 들면, 암모니아(NH3), 일산화이질소(N2O), 일산화질소(NO), 질소(N2)로 이루어지는 군으로부터 선택되는 1개 또는 복수의 가스를 사용할 수 있다.
상기 실시 형태에서는, 퍼지 공정에 있어서 N2 가스를 공급하는 경우가 예시된다. 이 점에 관하여, 퍼지란, 반응관(2) 내의 잔류 가스를 제거하기 위해, N2 가스 등의 불활성을 흘리면서 반응관(2) 내를 진공 배기하는 경우뿐만 아니라, 모든 가스의 공급의 차단을 유지하여 반응관(2) 내를 진공 배기하는 경우도 포함한다.
상기 실시 형태에서는, 산화 스테이지 및 제거 스테이지로 이루어지는 사이클을 10회 반복하는 경우가 예시된다. 이 점에 관하여, 예를 들면, 5회, 7회와 같이, 사이클의 반복 수를 적게 해도 좋다. 또한, 12회, 14회와 같이, 사이클의 반복 수를 많게 해도 좋다. 이 경우에도, 사이클의 반복 수에 따라서, 예를 들면, 불화 수소 가스로의 유량 등을 조정함으로써 반응관(2) 내의 클리닝 처리를 효율적으로 행할 수 있다.
상기 실시 형태에서는, 처리 가스 공급시에 희석 가스로서 질소 가스를 공급하는 경우가 예시된다. 이 점에 관하여, 처리 가스 공급시에 질소 가스를 공급하지 않아도 된다. 단, 질소 가스를 희석 가스로서 포함시킴으로써 처리 시간의 설정 등이 용이해지는 점에서, 희석 가스를 포함시키는 것이 바람직하다. 희석 가스로서는, 불활성 가스인 것이 바람직하고, 질소 가스의 외에, 예를 들면, 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe)을 적용할 수 있다.
상기 실시 형태에서는, 플라즈마 여기를 행하는 처리 가스를 공급하는 가스 분산 노즐(8)과, 플라즈마 여기를 행하지 않는 처리 가스를 공급하는 가스 분산 노즐(9)이 형성되어 있는 경우가 예시된다. 대신에, 가스의 종류마다 가스 공급 노즐이 설치되어도 좋다. 또한, 복수개로부터 동일한 가스가 도입되도록, 반응관(2)의 하단 근방의 측면에, 복수개의 가스 공급 노즐이 삽입통과되어 있어도 좋다. 이 경우, 복수개의 가스 공급 노즐로부터 반응관(2) 내에 처리 가스가 공급되기 때문에, 반응관(2) 내에 처리 가스를 보다 균일하게 도입할 수 있다.
상기 실시 형태에서는, 성막 장치로서, 단관 구조의 배치식 처리 장치가 사용된다. 대신에, 본 발명은, 예를 들면, 처리 용기가 내관과 외관으로 구성된 이중관 구조의 배치식 종형 처리 장치에 적용할 수 있다. 또한, 본 발명은, 배치식 횡형(horizontal) 처리 장치나 매엽식의 처리 장치에 적용할 수도 있다. 피처리 기판은 반도체 웨이퍼(W)에 한정되는 것은 아니고, 예를 들면, LCD용 유리 기판이어도 좋다.
이상, 첨부 도면을 참조하면서 본 발명의 매우 적합한 형태에 대해서 설명했지만, 본 발명은 이러한 예에 한정되지 않는다. 당업자라면, 특허청구의 범위에 기재된 사상의 범주 내에 있어서, 각종의 변경예 또는 수정예에 생각이 이를 수 있음은 분명하며, 그들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다. 본 발명은 이 예에 한하지 않고 여러 종류의 형태를 채용할 수 있는 것이다.
1: 성막 장치
2: 반응관
3a: 커버 부재
3b: 배기구
4: 가스 출구
GE: 배기부
5: 덮개체
6: 웨이퍼 보트
8, 9: 가스 분산 노즐
10: 플라즈마 생성부
W: 웨이퍼
10a: 커버
10b: 개구
11: 전극
11a: 고주파 전원

Claims (20)

  1. 반응실 내에서 피처리 기판상에 실리콘을 포함하는 박막을 형성하는 성막 처리를 행하기 위한 성막 장치의 사용 방법으로서,
    상기 방법은, 상기 성막 처리에 의해 발생하고 그리고 상기 반응실 내에 부착되는 실리콘을 포함하는 성막 부(副)생성물을 제거하기 위해, 상기 피처리 기판을 수납하지 않은 상기 반응실 내에서, 주(主) 클리닝 처리와 포스트 클리닝 처리를 이 순서로 행하는 것을 구비하고,
    상기 주 클리닝 처리는, 상기 반응실 내를 배기하면서, 상기 반응실 내에 불소를 포함하는 클리닝 가스를 공급하여, 상기 성막 부생성물을 에칭하도록 설정되고,
    상기 포스트 클리닝 처리는, 상기 주 클리닝 처리에 의해 발생하고 그리고 상기 반응실 내에 잔류하는 실리콘 함유 불화물을 제거하기 위해,
    상기 반응실 내에 산화 가스를 공급하여, 상기 실리콘 함유 불화물을 산화함으로써 중간 생성물로 변환하는 공정과,
    상기 반응실 내를 배기하면서, 상기 반응실 내에 불화 수소 가스를 공급하여, 상기 중간 생성물과 반응시켜서 제거하는 공정을 번갈아 복수회 반복하도록 설정되는 성막 장치의 사용 방법.
  2. 제1항에 있어서,
    상기 산화 가스는, 산소 가스, 오존 및, 수증기로 이루어지는 군으로부터 선택되는 성막 장치의 사용 방법.
  3. 제1항에 있어서,
    상기 산화 가스를 공급하는 공정에 있어서, 상기 반응실에 부착된 플라즈마 생성부에서 여기(activating)하면서 상기 산화 가스를 공급하는 성막 장치의 사용 방법.
  4. 제1항에 있어서,
    상기 주 클리닝 처리 및 상기 포스트 클리닝 처리에 있어서, 상기 반응실을 실온∼100℃의 온도로 설정하는 성막 장치의 사용 방법.
  5. 제3항에 있어서,
    상기 포스트 클리닝 처리는, 상기 산화 가스를 공급하는 공정 및 상기 불화 수소 가스를 공급하는 공정에 걸쳐서, 상기 반응실 내를 계속적으로 배기하고 그리고 상기 산화 가스를 공급하는 공정쪽이 상기 불화 수소 가스를 공급하는 공정보다도 상기 반응실 내의 압력을 낮게 하는 성막 장치의 사용 방법.
  6. 제5항에 있어서,
    상기 산화 가스를 공급하는 공정에 있어서, 상기 반응실 내를 0.133Pa(1mTorr)∼13.3kPa(100Torr)의 압력으로 설정하고, 상기 불화 수소 가스를 공급하는 공정에 있어서, 상기 반응실 내를 0.133Pa(1mTorr)∼101.3kPa(760Torr)의 압력으로 설정하는 성막 장치의 사용 방법.
  7. 제1항에 있어서,
    상기 방법은, 상기 주 클리닝 처리와 상기 포스트 클리닝 처리와의 사이에, 상기 반응실 내를 배기하면서, 상기 반응실 내에 불활성 가스만을 공급하여 상기 반응실 내를 퍼지(purge)하는 공정을 추가로 구비하는 성막 장치의 사용 방법.
  8. 제1항에 있어서,
    상기 방법은, 상기 주 클리닝 처리의 전에 상기 성막 처리를 추가로 행하고, 여기에서, 상기 반응실 내에 실리콘 소스 가스와 성막용 반응 가스를 공급하여, 상기 반응실 내에 수납한 상기 피처리 기판상에 CVD에 의해 상기 박막을 형성하는 성막 장치의 사용 방법.
  9. 제8항에 있어서,
    상기 성막 처리는, 상기 실리콘 소스 가스와 상기 성막용 반응 가스를 공급하여, MLD(Molecular Layer Deposition)법에 의해 상기 박막을 형성하는 성막 장치의 사용 방법.
  10. 제8항에 있어서,
    상기 성막 처리에 있어서, 상기 반응실에 부착된 플라즈마 생성부에서 여기하면서 상기 성막용 반응 가스를 공급하는 성막 장치의 사용 방법.
  11. 제8항에 있어서,
    상기 성막 처리는, 상기 성막용 반응 가스로서 산화 가스를 공급하여 상기 박막으로서 실리콘 산화막을 형성하는 성막 장치의 사용 방법.
  12. 제11항에 있어서,
    상기 실리콘 소스 가스는 디이소프로필아미노실란 가스이며, 상기 성막용 반응 가스는, 산소 가스, 오존 및, 수증기로 이루어지는 군으로부터 선택되는 성막 장치의 사용 방법.
  13. 제1항에 있어서,
    상기 반응실 내에, 복수의 피처리 기판이 상하로 간격을 형성하여 적층한 상태에서 수납되는 성막 장치의 사용 방법.
  14. 실리콘을 포함하는 박막을 형성하는 성막 처리를 행하기 위한 성막 장치의 사용 방법으로서,
    상기 성막 장치는,
    복수의 피처리 기판을 상하로 간격을 형성하여 적층한 상태에서 수납하도록 구성된 반응실과,
    상기 반응실 내에서 상기 피처리 기판을 지지하는 지지 부재와,
    상기 반응실 내를 배기하는 배기계와,
    상기 반응실 내에 실리콘 소스 가스, 성막용 반응 가스, 상기 반응실 내를 클리닝 하기 위한 가스를 공급하는 가스 공급계와,
    상기 장치의 동작을 제어하는 제어부를 구비하고,
    상기 방법은 상기 제어부의 제어 하에서 행해지고,
    상기 반응실 내에 상기 실리콘 소스 가스와 상기 성막용 반응 가스를 공급하여, 상기 반응실 내에 수납한 상기 피처리 기판상에 CVD에 의해 상기 박막을 형성하는 성막 처리를 행하는 것과,
    상기 성막 처리에 의해 발생하고 그리고 상기 반응실 내에 부착되는 실리콘을 포함하는 성막 부생성물을 제거하기 위해, 상기 피처리 기판을 수납하지 않은 상기 반응실 내에서, 주 클리닝 처리와 포스트 클리닝 처리를 이 순서로 행하는 것을 구비하고,
    상기 주 클리닝 처리는, 상기 반응실 내를 배기하면서, 상기 반응실 내에 불소를 포함하는 클리닝 가스를 공급하여, 상기 성막 부생성물을 에칭하도록 설정되고,
    상기 포스트 클리닝 처리는, 상기 주 클리닝 처리에 의해 발생하고 그리고 상기 반응실 내에 잔류하는 실리콘 함유 불화물을 제거하기 위해,
    상기 반응실 내에 산화 가스를 공급하여, 상기 실리콘 함유 불화물을 산화함으로써 중간 생성물로 변환하는 공정과,
    상기 반응실 내를 배기하면서, 상기 반응실 내에 불화 수소 가스를 공급하여, 상기 중간 생성물과 반응시켜서 제거하는 공정을 번갈아 복수회 반복하도록 설정되는 성막 장치의 사용 방법.
  15. 제14항에 있어서,
    상기 성막 장치는, 상기 반응실에 부착된 가스를 여기하기 위한 플라즈마 생성부를 추가로 구비하고, 상기 성막 처리에 있어서, 상기 플라즈마 생성부에서 여기하면서 상기 성막용 반응 가스를 공급하고, 상기 산화 가스를 공급하는 공정에 있어서, 상기 플라즈마 생성부에서 여기하면서 상기 산화 가스를 공급하는 성막 장치의 사용 방법.
  16. 제14항에 있어서,
    상기 성막 처리는, 상기 성막용 반응 가스로서 산화 가스를 공급하여 상기 박막으로서 실리콘 산화막을 형성하는 성막 장치의 사용 방법.
  17. 제15항에 있어서,
    상기 성막 처리, 상기 주 클리닝 처리 및, 상기 포스트 클리닝 처리에 있어서, 상기 반응실을 실온∼100℃의 온도로 설정하는 성막 장치의 사용 방법.
  18. 제14항에 있어서,
    상기 실리콘 소스 가스는 디이소프로필아미노실란 가스이며, 상기 산화 가스 및 상기 성막용 반응 가스는, 산소 가스, 오존 및, 수증기로 이루어지는 군으로부터 선택되는 성막 장치의 사용 방법.
  19. 실리콘을 포함하는 박막을 형성하는 성막 처리를 행하기 위한 성막 장치로서,
    복수의 피처리 기판을 상하로 간격을 형성하여 적층한 상태에서 수납하도록 구성된 반응실과,
    상기 반응실 내에서 상기 피처리 기판을 지지하는 지지 부재와,
    상기 반응실 내를 배기하는 배기계와,
    상기 반응실 내에 실리콘 소스 가스, 성막용 반응 가스, 상기 반응실 내를 클리닝 하기 위한 가스를 공급하는 가스 공급계와,
    상기 장치의 동작을 제어하는 제어부를 구비하고,
    상기 제어부는,
    상기 반응실 내에 상기 실리콘 소스 가스와 상기 성막용 반응 가스를 공급하여, 상기 반응실 내에 수납한 상기 피처리 기판상에 CVD에 의해 상기 박막을 형성하는 성막 처리를 행하는 것과,
    상기 성막 처리에 의해 발생하고 그리고 상기 반응실 내에 부착되는 실리콘을 포함하는 성막 부생성물을 제거하기 위해, 상기 피처리 기판을 수납하지 않은 상기 반응실 내에서, 주 클리닝 처리와 포스트 클리닝 처리를 이 순서로 행하는 것을 구비하는 방법을 실행하도록 구성되고,
    상기 주 클리닝 처리는, 상기 반응실 내를 배기하면서, 상기 반응실 내에 불소를 포함하는 클리닝 가스를 공급하여, 상기 성막 부생성물을 에칭하도록 설정되고,
    상기 포스트 클리닝 처리는, 상기 주 클리닝 처리에 의해 발생하고 그리고 상기 반응실 내에 잔류하는 실리콘 함유 불화물을 제거하기 위해,
    상기 반응실 내에 산화 가스를 공급하여, 상기 실리콘 함유 불화물을 산화함으로써 중간 생성물로 변환하는 공정과,
    상기 반응실 내를 배기하면서, 상기 반응실 내에 불화 수소 가스를 공급하여, 상기 중간 생성물과 반응시켜서 제거하는 공정을 번갈아 복수회 반복하도록 설정되는 성막 장치.
  20. 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체로서, 상기 프로그램 지령은, 상기 프로세서에 의해 실행될 때, 성막 장치를 제어하여 제1항에 기재된 방법을 실행시키는 컴퓨터로 판독 가능한 매체.
KR1020100003967A 2009-01-27 2010-01-15 성막 장치와 그 사용 방법 및, 그 방법을 실행시키는 컴퓨터로 판독가능한 매체 KR101285211B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-016003 2009-01-27
JP2009016003A JP5044579B2 (ja) 2009-01-27 2009-01-27 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム

Publications (2)

Publication Number Publication Date
KR20100087636A true KR20100087636A (ko) 2010-08-05
KR101285211B1 KR101285211B1 (ko) 2013-07-11

Family

ID=42354385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100003967A KR101285211B1 (ko) 2009-01-27 2010-01-15 성막 장치와 그 사용 방법 및, 그 방법을 실행시키는 컴퓨터로 판독가능한 매체

Country Status (5)

Country Link
US (1) US8349401B2 (ko)
JP (1) JP5044579B2 (ko)
KR (1) KR101285211B1 (ko)
CN (1) CN101789361B (ko)
TW (1) TWI412623B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4959733B2 (ja) * 2008-02-01 2012-06-27 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
JP2011014872A (ja) * 2009-06-04 2011-01-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
JP5571770B2 (ja) * 2010-03-08 2014-08-13 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5661523B2 (ja) * 2011-03-18 2015-01-28 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5812702B2 (ja) 2011-06-08 2015-11-17 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 文字の読み順を決定するための読み順決定装置、方法及びプログラム
JP5712874B2 (ja) * 2011-09-05 2015-05-07 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
DE102012101438B4 (de) * 2012-02-23 2023-07-13 Aixtron Se Verfahren zum Reinigen einer Prozesskammer eines CVD-Reaktors
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP6112928B2 (ja) * 2013-03-19 2017-04-12 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6155063B2 (ja) * 2013-03-19 2017-06-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP5465802B2 (ja) * 2013-04-12 2014-04-09 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP6742265B2 (ja) * 2017-03-28 2020-08-19 東京エレクトロン株式会社 洗浄副生成物の付着抑制方法及びこれを用いた反応室内のクリーニング方法、並びに室温成膜装置
JP7432373B2 (ja) * 2020-01-23 2024-02-16 株式会社Kokusai Electric 反応管の洗浄方法、半導体装置の製造方法、及び基板処理装置
CN111453695B (zh) * 2020-06-16 2020-10-16 中芯集成电路制造(绍兴)有限公司 氧化硅层的刻蚀方法、mems器件及其形成方法
CN115351020B (zh) * 2022-08-17 2024-05-17 长鑫存储技术有限公司 一种半导体设备自清洁方法、系统及装置
CN116770264B (zh) * 2023-08-21 2023-11-14 合肥晶合集成电路股份有限公司 半导体器件的加工方法、装置、处理器和半导体加工设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2746448B2 (ja) 1990-02-07 1998-05-06 セントラル硝子株式会社 混合ガス組成物
US5414054A (en) 1994-06-01 1995-05-09 Miles Inc. Copolycarbonate having improved low-temperature impact strength
JP3400293B2 (ja) * 1996-05-01 2003-04-28 株式会社東芝 Cvd装置及びそのクリーニング方法
JPH1050686A (ja) * 1996-08-01 1998-02-20 Hitachi Ltd Cvd装置のクリーニング方法及びその装置
JP4570186B2 (ja) * 1999-11-04 2010-10-27 キヤノンアネルバ株式会社 プラズマクリーニング方法
JP4669605B2 (ja) * 2000-11-20 2011-04-13 東京エレクトロン株式会社 半導体製造装置のクリーニング方法
JP3990881B2 (ja) * 2001-07-23 2007-10-17 株式会社日立製作所 半導体製造装置及びそのクリーニング方法
JP4430918B2 (ja) * 2003-03-25 2010-03-10 東京エレクトロン株式会社 薄膜形成装置の洗浄方法及び薄膜形成方法
US20060051966A1 (en) * 2004-02-26 2006-03-09 Applied Materials, Inc. In-situ chamber clean process to remove by-product deposits from chemical vapor etch chamber
JP4456533B2 (ja) * 2005-06-14 2010-04-28 東京エレクトロン株式会社 シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
CN101220461A (zh) * 2007-01-08 2008-07-16 和舰科技(苏州)有限公司 一种半导体制造设备反应室的清洁方法
JP4776575B2 (ja) * 2007-03-28 2011-09-21 株式会社東芝 表面処理方法、エッチング処理方法および電子デバイスの製造方法
US8080109B2 (en) * 2007-05-14 2011-12-20 Tokyo Electron Limited Film formation apparatus and method for using the same
US8168375B2 (en) * 2007-06-08 2012-05-01 Tokyo Electron Limited Patterning method

Also Published As

Publication number Publication date
US8349401B2 (en) 2013-01-08
JP5044579B2 (ja) 2012-10-10
KR101285211B1 (ko) 2013-07-11
CN101789361B (zh) 2013-03-13
US20100189927A1 (en) 2010-07-29
TW201035369A (en) 2010-10-01
CN101789361A (zh) 2010-07-28
TWI412623B (zh) 2013-10-21
JP2010177302A (ja) 2010-08-12

Similar Documents

Publication Publication Date Title
KR101285211B1 (ko) 성막 장치와 그 사용 방법 및, 그 방법을 실행시키는 컴퓨터로 판독가능한 매체
KR101247828B1 (ko) 반도체 처리용 성막 방법 및 성막 장치와, 컴퓨터로 판독 가능한 매체
KR101129741B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법
KR101149097B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법
JP4382750B2 (ja) 被処理基板上にシリコン窒化膜を形成するcvd方法
TWI487026B (zh) 氮化矽膜成膜裝置及使用其之方法
JP2017069230A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TWI421938B (zh) 用於半導體製程之薄膜形成裝置
JP2010027702A (ja) 基板処理装置及び薄膜生成方法
JP5710033B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
KR102243842B1 (ko) 세정 부생성물의 부착 억제 방법 및 이를 이용한 반응실 내의 클리닝 방법, 그리고 실온 성막 장치
JP5250141B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP5465802B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP2009027011A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 6