KR20100086882A - 표시 패널 및 이의 제조 방법 - Google Patents

표시 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR20100086882A
KR20100086882A KR1020090006330A KR20090006330A KR20100086882A KR 20100086882 A KR20100086882 A KR 20100086882A KR 1020090006330 A KR1020090006330 A KR 1020090006330A KR 20090006330 A KR20090006330 A KR 20090006330A KR 20100086882 A KR20100086882 A KR 20100086882A
Authority
KR
South Korea
Prior art keywords
sensor
data line
substrate
electrode
line
Prior art date
Application number
KR1020090006330A
Other languages
English (en)
Other versions
KR101587889B1 (ko
Inventor
김성만
김범준
주선규
이홍우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090006330A priority Critical patent/KR101587889B1/ko
Priority to US12/616,717 priority patent/US8203539B2/en
Priority to EP09014582.2A priority patent/EP2211227B1/en
Publication of KR20100086882A publication Critical patent/KR20100086882A/ko
Application granted granted Critical
Publication of KR101587889B1 publication Critical patent/KR101587889B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

본 발명은 패널에 입력되는 감도의 저하를 방지하고 개구율을 극대화할 수 있는 구조의 표시 패널 및 이의 제조 방법에 관한 것이다. 표시 패널은, 제1 기판과, 제1 기판 상에 서로 절연되어 교차하는 게이트선 및 데이터선과, 게이트선과 나란히 형성된 제1 센서 배선과, 데이터선과 중첩되어 나란히 형성된 제2 센서 배선과, 제1 기판에 대향하여 배치된 제2 기판과, 제2 기판 상에 형성되어 상기 제1 기판을 향하여 돌출된 센서 스페이서를 포함한다.
터치 패널, 센서 스페이서, 센서 패드

Description

표시 패널 및 이의 제조 방법{Display panel and manufacturing method of the same}
본 발명은 표시 패널 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 패널에 입력되는 감도의 저하를 방지하고 개구율을 극대화할 수 있는 구조의 표시 패널 및 이의 제조 방법에 관한 것이다.
터치 패널은 액정 표시 장치(Liquid Crystal Display: LCD), 전계 방출 표시 장치(Field Emission Display: FED), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 및 전계 발광 소자(Electro Luminescence: ELD)등의 화상 표시면에 설치되어 사용자가 화면을 가압하면 정보를 입력하는 입력 수단이다.
터치 패널은 동작 원리에 따라 정전용량식과 저항막식으로 나뉘는데, 정전용량식 터치 패널은 1개의 투명한 도전성 필름 또는 투명 도전성 글래스에 정전용량의 충방전 상태가 반복되는 가운데, 펜 형태의 입력수단인 스타일러스(stylus)와 도전성 필름 사이에 소량의 전하가 축적되고 이 전하량을 입력점으로부터 검출하여 좌표값을 환산하는 방식이다. 그리고, 저항막식 터치 패널은 2개의 대향하는 도전막층에 전압이 인가된 상태에서 사용자가 화면을 눌러 대향하는 두 도전막층이 접 촉되게 하고 그 접촉점에서 발생하는 전압 또는 전류 변화를 검출하여 접촉점의 좌표값을 읽는 방식이다.
여기서, 정전용량식 터치 패널은 스타일러스에 전기를 공급해 주어야 하기 때문에 최근에는 액정 표시 패널과 일체로 구성되는 아날로그 입력 방식의 저항막 방식의 터치 패널이 주로 사용된다. 이때, 저항막 방식의 터치 패널은 액정 표시 패널의 휘도 저하를 방지하기 위해 액정 표시 패널의 내부에 형성되기도 한다.
터치 패널 일체형 액정 표시 패널은 입력점의 수평 위치에 대한 제1 좌표와, 수직 위치에 대한 제2 좌표를 검출하기 위해 박막 트랜지스터 기판에 제1 센서 라인 제2 센서 라인이 수평 및 수직하게 형성된다. 그리고, 터치 패널 일체형 액정 표시 패널은 컬러필터 기판에 제1 및 제2 센서 라인과 접촉하기 위한 센서 스페이서가 형성된다.
이에 따라, 제1 센서 라인과 제2 센서 라인에 의한 표시 패널의 개구율 감소가 불가피하고, 데이터선의 영향에 의해 제2 센서 라인의 감도가 저하되는 문제가 있다.
이에, 본 발명이 이루고자 하는 기술적 과제는 패널에 입력되는 감도의 저하를 방지하고 개구율을 극대화할 수 있는 구조의 표시 패널을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 패널에 입력되는 감도의 저하를 방지하고 개구율을 극대화할 수 있는 구조의 표시 패널의 제조 방법을 제공하고자 하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일실시예에 따른 표시 패널은, 제1 기판과, 상기 제1 기판 상에 서로 절연되어 교차하는 게이트선 및 데이터선과, 상기 게이트선과 나란히 형성된 제1 센서 배선과, 상기 데이터선과 중첩되어 나란히 형성된 제2 센서 배선과, 상기 제1 기판에 대향하여 배치된 제2 기판과, 상기 제2 기판 상에 형성되어 상기 제1 기판을 향하여 돌출된 센서 스페이서를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 패널의 제조 방법은, 제1 기판 상에 제2 센서 배선을 형성하는 단계와, 상기 제1 기판 상에 상기 제2 센서 배선과 서로 절연되어 교차하는 게이트선 및 제1 센서 배선을 형성하는 단계와, 상기 제2 센서 배선과 중첩되어 나란히 형성된 데이터선을 형성하는 단계를 포함한다.
상기 다른 기술적 과제를 해결하기 위한 다른 실시예에 따른 표시 패널의 제조 방법은, 제1 기판 상에 게이트선 및 상기 게이트선에 나란한 제1 센서 배선을 형성하는 단계와, 상기 제1 기판 상에 상기 게이트선 및 상기 제1 센서 배선과 서로 절연되어 교차하는 데이터선을 형성하는 단계와, 상기 데이터선과 중첩되어 나란히 형성된 제2 센서 배선을 형성하는 단계를 포함한다.
상기 다른 기술적 과제를 해결하기 위한 또 다른 실시예에 따른 표시 패널의 제조 방법은, 제1 기판 상에 데이터선을 형성하는 단계와, 상기 제1 기판 상에 상기 데이터선과 서로 절연되어 교차하는 게이트선 및 제1 센서 배선을 형성하는 단계와, 상기 데이터선과 중첩되어 나란히 형성된 제2 센서 배선을 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발 명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
먼저 도 1 내지 도 2b를 참조하여 본 발명의 제1 실시예에 따른 표시 패널을 설명한다. 도 1은 본 발명의 제1 실시예에 따른 표시 패널의 배치도이고, 도 2a는 도 1의 표시 패널을 IIa-IIa' 선을 따라 절단한 표시 패널의 단면도이고, 도 2b는 도 1의 표시 패널을 IIb-IIb' 선을 따라 절단한 표시 패널의 단면도이다.
본 발명의 일 실시예에 따른 표시 패널(1)은 서로 대향하여 형성되는 하부 표시판(2)과 상부 표시판(3) 및 두 표시판(2, 3) 사이에 개재된 액정층(4)을 포함한다.
하부 표시판(2)은 제1 기판(10) 상에 형성된 게이트선(41), 제1 센서 배선(43), 데이터선(81), 제2 센서 배선(21), 차단 전극(45), 박막 트랜지스터(TFT), 화소 전극(95), 제1 센서 패드(96) 및 제2 센서 패드(97)를 포함한다.
제1 기판(10)은 투명 유리 또는 플라스틱과 같이 내열성 및 투광성을 갖는 절연 기판으로 형성된다. 제1 기판(10) 상에 후술할 데이터선(81)과 평행한 방향으로 연장되는 제2 센서 배선(21)이 형성된다. 제2 센서 배선(21)은 예를 들어, Y좌표 신호를 전달한다. 제2 센서 배선(21)의 일측에는 제2 센서 패드(97)와 연결되는 제2 센서 배선 연장부(22)가 분지되어 있다. 이와 같은 제2 센서 배선(21) 및 제2 센서 연장부(22) 상에는 질화 규소(SiNx) 등으로 이루어진 제1 절연막(30)이 형성된다.
제1 절연막(30) 상에는 제2 센서 배선(21)과 교차하는 제1 센서 배선(43) 및 게이트선(41)이 형성된다. 제1 센서 배선(43) 및 게이트선(41)은 제1 절연막(30)에 의해서 제2 센서 배선(21)과 절연된다. 게이트선(41)은 제1 기판(10) 상에 제1 방 향으로 형성되어 게이트 신호를 박막 트랜지스터(TFT)에 전달한다. 제1 방향은 예를 들어 제1 기판(10)의 가로 방향이 될 수 있다. 이때, 게이트선(41)은 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W), 티타늄(Ti) 또는 이들의 합금 중 어느 하나의 재질로 단일층 또는 다중층으로 형성될 수 있다. 게이트선(41)의 일단부가 분지되어 확장된 게이트 전극(42)이 형성된다.
제1 센서 배선(43)은 게이트선(41)과 나란히 제1 방향으로 형성된다. 이와 같은 제1 센서 배선(43)은 게이트선(41)과 동일한 층에 동일한 물질로 형성될 수 있다.
제2 센서 배선(21) 상에는 차단 전극(45)이 형성된다. 차단 전극(45)은 제2 센서 배선(21)과 중첩되어 데이터선(81)에 의해 제2 센서 배선(21)에 간섭이 발생하는 것을 방지한다. 예를 들면, 데이터선(81)에 인가되는 데이터 신호는 전압의 레벨이 일정하지 않고 계속 변화하는 파형을 갖는다. 이러한 데이터 신호는 제2 센서 배선(21)에 영향을 주게 되므로 제2 센서 배선(21)과 데이터선(81) 사이에 차단 전극(45)을 형성한다. 이와 같은 차단 전극(45)에는 공통 전압과 같이 동일한 레벨을 갖는 직류 전압이 인가될 수 있다.
한편, 차단 전극(45)은 후술할 화소 전극(95)과 적어도 일부가 중첩하여 스토리지 커패시터를 형성할 수 있다. 이와 같은 차단 전극(45)은 스토리지 전극(46)에 의해서 서로 연결된다. 스토리지 전극(46)은 화소 전극(95)과 일부 중첩된다.
게이트선(41), 제1 센서 배선(43) 및 차단 전극(45) 상에는 제2 절연막(50)이 도포된다.
제2 절연막(50) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 반도체층(61)이 형성되어 있다. 반도체층(61)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 만들어진 오믹 콘택층(ohmic contact layer)(75, 76)이 형성되어 있다. 오믹 콘택층(75, 76)은 쌍(pair)을 이루어 반도체층(61) 위에 위치한다.
오믹 콘택층(75, 76) 및 제2 절연막(50) 위에는 데이터선(81)과, 데이터선(81)에 각각 대응하는 드레인 전극(86)이 형성되어 있다.
데이터선(81)은 제1 기판(10) 상에 제2 방향으로 형성되며, 데이터 신호를 각 화소에 전달한다. 제2 방향은 제1 기판(10)의 세로 방향일 수 있다. 즉, 데이터선(81)은 게이트선(41)과 서로 교차되어 형성될 수 있다. 이때, 데이터선(81)은 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 티타늄(Ti) 또는 이들의 합금 중 어느 하나의 재질로 단일층 또는 다중층으로 형성될 수 있다.
데이터선(81)은 제2 센서 배선(21)과 중첩되도록 형성된다. 데이터선(81)과 제2 센서 배선(21)은 모두 불투명한 금속 물질로 형성될 수 있으며, 데이터선(81)과 제2 센서 배선(21)은 빛의 투과율을 감소시켜 표시 패널(1)의 개구율을 감소시킬 수 있다. 따라서, 데이터선(81)과 제2 센서 배선(21)을 중첩시킴으로써, 빛의 차단 영역을 감소시킬 수 있어 개구율을 증가시킬 수 있다.
데이터선(81)에는 드레인 전극(86)을 향하여 각각 뻗은 소스 전극(85)이 형성되어 있다. 드레인 전극(86)은 화소 전극(95)에 데이터 신호를 전달한다.
게이트 전극(42), 소스 전극(85) 및 드레인 전극(86)은 박막 트랜지스터(TFT)의 삼단자를 이룬다. 이러한 박막 트랜지스터(TFT)는 게이트 신호에 응답하여 소스 전극(85)으로 입력되는 데이터 신호를 드레인 전극(86)을 통하여 화소 전극(95)으로 전달한다.
박막 트랜지스터(TFT)는 게이트 전극(42)과 제2 절연막(50)을 사이에 두고 중첩되면서 소스 전극(85)과 드레인 전극(86) 사이에 채널을 형성하는 반도체층(61)을 포함한다.
보호막(90)은 절연을 위해 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)등과 같은 무기물질로 형성되거나, 아크릴(Acrylic), 폴리이미드(polyimide) 또는 벤조크릴로부텐(Benzoclylobutene: 이하 BCB) 등과 같은 유기물질로 형성된다. 여기서, 보호막(90)은 무기물질 및 유기물질이 단일층 또는 복층으로 적층되어 형성된다. 이와 같은, 보호막(90)은 박막 트랜지스터(TFT)와 제2 절연막(50)을 덮도록 형성되어 박막 트랜지스터(TFT)와 화소 전극(95)을 절연시킨다.
이와 같은, 보호막(90)은 드레인 전극(86)과 제1 센서 배선(43) 및 제2 센서 배선(21)을 노출하는 제1 내지 제3 콘택홀(91, 92, 93)을 포함한다. 여기서, 제1 내지 제3 콘택홀(91, 92, 93)은 보호막(90)의 일부분을 마스크를 통해 식각하여 형성된다.
화소 전극(95)은 보호막(90)의 상부에 형성된다. 이러한 화소 전극(95)은 박막 트랜지스터(TFT)의 드레인 전극(86)과 제1 콘택홀(91)을 통해 연결된다. 이와 같은, 화소 전극(95)은 인듐 주석 산화물(Indium Tin Oxide: ITO) 또는 인듐 주 석 산화물(Indium Zinc Oxide: IZO) 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다.
제1 센서 패드(96)는 후술할 센서 전극(152)과 접촉하여 X축 좌표값을 인식할 수 있는 신호를 제1 센서 배선(43)에 제공한다. 이러한 제1 센서 패드(96)는 제1 센서 배선(43)으로부터 분지된 제1 센서 배선 연장부(44)와 제2 콘택홀(92)로 연결된다.
제2 센서 패드(97)는 후술할 센서 전극(152)과 접촉하여 Y축 좌표값을 인식할 수 있는 신호를 제2 센서 배선(21)에 제공한다. 이러한 제2 센서 패드(97)는 제2 센서 배선(21)으로부터 분지된 제2 센서 배선 연장부(22)와 제3 콘택홀(93)로 연결된다.
제1 센서 패드(96) 및 제2 센서 패드(97)는 후술할 센서 스페이서(140) 및 센서 전극(152)과 중첩되도록 형성된다. 이와 같은 제1 센서 패드(96) 및 제2 센서 패드(97)는 화소 전극(95)과 동일한 물질로 동일한 공정을 통하여 형성될 수 있다.
다음으로, 상부 표시판(3)은 제2 기판(110) 상에 빛샘 방지를 위한 블랙 매트릭스(120)와, 색 구현을 위한 컬러필터(130)와, 액정층(4)에 공통 전압을 인가하기 위한 공통 전극(151)을 포함한다.
제2 기판(110)은 빛이 투과될 수 있는 투명한 절연 물질로 형성될 수 있으며, 상부에 가해지는 압력에 따라 유연하게 굴곡을 이룰 수 있는 플라스틱 또는 유리와 같은 물질로 형성될 수 있다.
블랙 매트릭스(120)는 액정을 제어할 수 없는 영역을 통해 빛이 출광되는 것 을 막기 위해 하부 표시판(2)의 박막 트랜지스터(TFT), 게이트선(41), 데이터선(81), 제1 센서 배선(43) 및 제2 센서 배선(21)과 중첩되도록 형성될 수 있다. 이와 같은 블랙 매트릭스(120)는 불투명한 유기물질 또는 불투명한 금속으로 형성될 수 있다.
컬러필터(130)는 색을 구현하기 위해 세부적으로 적색, 녹색 및 청색의 컬러필터로 형성된다. 컬러필터(130)는 각각 자신이 포함하고 있는 적색, 녹색 및 청색 안료를 통해 특정 파장의 광을 흡수 또는 투과시킴으로써 적색, 녹색 및 청색을 띄게 된다. 이때, 컬러필터(130)는 각각 투과한 적색, 녹색 및 청색 광의 가법혼색을 통해 다양한 색상을 구현한다.
공통 전극(151)은 컬러필터(130) 및 블랙 매트릭스(120)의 상부에 형성된다. 컬러필터(130)와 블랙 매트릭스(120) 상에는 단차를 줄여주는 오버코트층(미도시)이 형성될 수 있으며, 공통 전극(151)은 오버코트층의 상부에 형성될 수 있다. 여기서, 공통 전극(151)은 인듐 주석 산화물(Indium Tin Oxide: ITO) 또는 인듐 아연 산화물(Indium Zinc Oxide: IZO)등과 같은 투명한 도전성 물질로 형성될 수 있다. 이러한 공통 전극(151)은 공통 전압 발생부로부터 공급된 공통 전압과 화소 전극(95)의 데이터 신호의 전압차로 형성된 액정 구동 전계를 액정층(4)에 인가한다.
센서 스페이서(140)는 블랙 매트릭스(120) 상에 형성될 수 있다. 즉, 센서 스페이서(140)는 빛이 투과되지 않은 블랙 매트릭스(120)에 중첩되도록 형성되며, 센서 스페이서(140) 상에는 센서 전극(152)이 형성된다. 이러한 센서 스페이서(140)는 유기 물질로 형성될 수 있으며, 컬러필터(130)의 유기 물질과 동일한 공 정으로 형성될 수 있다. 다만, 센서 스페이서(140)를 컬러필터(130)와 동일한 공정으로 형성하는 것은 하나의 예시에 불과한 것으로서, 블랙 매트릭스(120) 상의 오버코트층(미도시)과 함께 형성할 수 도 있으며, 별도의 독립된 공정으로 형성될 수 있다.
센서 스페이서(140)는 제1 기판(10)을 향하여 돌출되어 있다. 센서 스페이서(140) 상에는 센서 전극(152)이 형성되어 있다. 사용자가 상부 표시판(3)의 어느 지점에 압력을 가하면, 제2 기판(110)은 아래로 휘게 되고 센서 스페이서(140)가 제1 센서 패드(96) 및 제2 센서 패드(97)에 접촉하여 압력이 가해진 위치가 인식될 수 있다.
외부에서 상부 표시판(3)에 압력이 인가되기 전에는 센서 스페이서(140)와 제1 센서 패드(96) 및 제2 센서 패드(97) 사이에는 소정의 간격이 이격되도록 형성된다.
이와 같은 본 발명의 일 실시예에 따른 표시 패널은 사용자에 의해 상부 표시판(3)에 압력을 가하면, 센서 스페이서(140)가 제1 센서 패드(96) 및 제2 센서 패드(97)와 접촉하게 된다. 이때, 접촉 위치에 따라 저항치를 가변시키게 되며, 가변된 저항치는 전류 또는 전압의 차이를 발생시켜 제1 센서 배선(43)을 통하여 X좌표 신호를 출력하고 제2 센서 배선(21)을 통하여 Y좌표 신호를 출력한다.
이하, 도 3a 내지 도 7c를 참조하여 본 발명의 일 실시예에 따른 표시 패널에 포함되는 하부 표시판의 제조 방법을 상세히 설명한다. 도 3a 내지 도 7c는 도 1의 표시 패널에 포함되는 하부 표시판의 제조 과정을 설명하기 위한 공정도이다.
먼저 도 3a 내지 도 3c를 참조하면, 제1 기판(10) 상에 제2 센서 배선(21)을 형성한다. 구체적으로, 제1 기판(10) 상에 스퍼터링 등의 방식을 이용하여 센서 배선 도전층을 적층한다. 센서 배선 도전층은 제1 기판(10)의 전면에 증착된다. 그 다음에 센서 배선 도전층을 사진 식각하여 제2 센서 배선(21)을 형성한다. 이러한 제2 센서 배선(21)은 제1 기판(10)의 세로 방향으로 연장될 수 있다.
제2 센서 배선(21) 상에는 질화 규소(SiNx) 등으로 이루어진 제1 절연막(30)이 형성된다.
다음으로 도 4a 내지 도 4c를 참조하면, 제1 절연막(30) 상에 게이트선(41), 제1 센서 배선(43) 및 차단 전극(45)을 형성한다. 구체적으로, 제1 절연막(30) 상에 게이트 도전층을 스퍼터링 등의 방식을 이용하여 전면에 적층한다. 그 다음에 이를 사진 식각하여 게이트선(41), 제1 센서 배선(43) 및 차단 전극(45)을 형성한다.
게이트선(41)과 제1 센서 배선(43)은 제2 센서 배선(21)과 교차하여 제1 기판(10)의 가로 방향으로 연장된다. 게이트선(41)과 제1 센서 배선(43)은 서로 나란히 형성된다.
차단 전극(45)은 게이트선(41)과 제1 센서 배선(43) 사이에 형성되며, 제2 센서 배선(21)과 중첩되도록 형성된다. 이러한 차단 전극(45)은 스토리지 전극(46)에 의해 서로 연결된다.
제1 절연막(30), 게이트선(41), 제1 센서 배선(43) 및 차단 전극(45) 상에는 화학 기상 증착(Chemical Vapor Deposition; CVD)의 방법으로 제2 절연막(50)이 형 성된다.
다음으로 도 5a 내지 도 5c를 참조하면, 제2 절연막(50) 상에 반도체층(61), 데이터선(81), 소스 전극(85) 및 드레인 전극(86)을 형성한다. 구체적으로, 제2 절연막(50) 상에 수소화 비정질 규소 등으로 이루어진 제1 비정질 규소층, 및 실리사이드 또는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등으로 이루어진 제2 비정질 규소층을 차례로 적층한다. 제1 비정질 규소층 및 제2 비정질 규소층의 적층은 예를 들어, 화학 기상 증착(Chemical Vapor Deposition; CVD)으로 이루어질 수 있다.
제1 비정질 규소층, 제2 비정질 규소층은 각 화소의 게이트 전극(42) 상에 액티브층을 형성하는 영역을 제외하고는 사진 식각하여 제거한다. 제1 비정질 규소층은 식각되어 반도체층(61)을 형성하며, 제2 비정질 규소층은 식각되어 오믹 콘택층(75, 76)을 형성하게 된다.
반도체층(61) 및 오믹 콘택층(75, 76)은 예를 들어 건식 식각으로 형성될 수 있으며, 반도체층(61) 및 오믹 콘택층(75, 76) 동시에 식각될 수 있으며, 때로는 각각 식각 될 수 있다.
다음으로, 제2 절연막(50), 반도체층(61) 및 오믹 콘택층(75, 76) 상에 데이터 도전층을 적층한다. 데이터 도전층은 제2 절연막(50), 반도체층(61) 및 오믹 콘택층(75, 76)을 덮도록 제1 기판(10)에 전체적으로 적층한다. 데이터 도전층을 습식 식각 등의 방법으로 패터닝하여 데이터선(81), 소스 전극(85) 및 드레인 전극(86)을 형성한다.
다음으로, 제2 절연막(50), 데이터선(81), 소스 전극(85) 및 드레인 전극(86) 상에 보호막(90)을 형성한다. 보호막(90)은 예를 들어, 산화 규소(SiOx), 산질화 규소(SiOxNy), 및 질화 규소(SiNx)일 수 있으며, 화학 기상 증착 방법이나 스퍼터링 방식 등을 이용하여 적층할 수 있다.
다음으로 도 6a 내지 도 6c를 참조하면, 보호막(90)을 식각하여 제1 내지 제3 콘택홀(91, 92, 93)을 형성한다.
제1 콘택홀(91)은 드레인 전극(86) 상의 보호막(90)을 식각하여 형성한다. 드레인 전극(86) 상의 보호막(90)을 식각함으로써, 드레인 전극(86)의 일부가 노출된다.
제2 콘택홀(92)은 제1 센서 배선(43) 상의 제2 절연막(50)과 보호막(90)을 식각하여 형성한다. 제1 센서 배선(43) 상의 제2 절연막(50)과 보호막(90)을 식각함으로써, 제1 센서 배선(43)의 일부가 노출된다.
제3 콘택홀(93)은 제2 센서 배선(21) 상의 제1 절연막(30), 제2 절연막(50) 및 보호막(90)을 식각하여 형성한다. 제1 절연막(30), 제2 절연막(50) 및 보호막(90)을 식각함으로써, 제2 센서 배선(21)의 일부가 노출된다.
다음으로 도 7a 내지 도 7c를 참조하면, 보호막(90) 상에 화소 전극(95), 제1 센서 패드(96) 및 제2 센서 패드(97)를 형성한다. 구체적으로, 보호막(90) 상에 ITO 또는 IZO와 같은 투명 도전물질을 적층하여 투명 도전층을 형성한다. 투명 도전층은 보호막(90) 상에 형성되며 제1 콘택홀(91) 내지 제3 콘택홀(93)을 통하여 드레인 전극(86), 제1 센서 배선(43) 및 제2 센서 배선(21)과 접촉한다.
투명 도전층은 패터닝되어 화소 전극(95), 제1 센서 패드(96) 및 제2 센서 패드(97)를 형성한다. 화소 전극(95)은 제1 콘택홀(91)를 통하여 드레인 전극(86)과 접촉하고, 제1 센서 패드(96)는 제2 콘택홀(92)를 통하여 제1 센서 배선(43)과 접촉하고, 제2 센서 패드(97)는 제3 콘택홀(93)을 통하여 제2 센서 배선(21)과 접촉한다.
이하, 도 8 내지 9b를 참조하여 본 발명의 제2 실시예에 따른 표시 패널에 관하여 상세히 설명한다. 여기서, 도 8은 본 발명의 제2 실시예에 따른 표시 패널의 배치도이고, 도 9a는 도 8의 표시 패널을 IXa-IXa' 선을 따라 절단한 표시 패널의 단면도이고, 도 9b는 도 8의 표시 패널을 IXb-IXb' 선을 따라 절단한 표시 패널의 단면도이다. 설명의 편의상 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 동일 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다.
본 발명의 제2 실시예에 따른 표시 패널(1'')은 제2 센서 배선(21')이 데이터선(81)에 중첩되도록 형성된다. 이때, 제2 센서 배선(21')은 데이터선(81) 상부 즉, 데이터선(81)과 제2 기판(110) 사이에 형성한다.
제1 기판(10) 상에는 게이트선(41), 제1 센서 배선(43) 및 차단 전극(45)이 형성된다.
게이트선(41)은 제1 기판(10) 상에 제1 방향으로 형성되어 게이트 신호를 박막 트랜지스터(TFT)에 전달한다. 제1 방향은 예를 들어 제1 기판(10)의 가로 방향이 될 수 있다. 이때, 게이트선(41)은 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W), 티타늄(Ti) 또는 이들의 합금 중 어느 하 나의 재질로 단일층 또는 다중층으로 형성될 수 있다. 게이트선(41)의 일단부가 분지되어 확장된 게이트 전극(42)이 형성된다.
제1 센서 배선(43)은 게이트선(41)과 나란히 제1 방향으로 형성된다. 이와 같은 제1 센서 배선(43)은 게이트선(41)과 동일한 층에 동일한 물질로 형성될 수 있다.
차단 전극(45)은 게이트선(41) 및 제1 센서 배선(43) 사이에 게이트선(41)과 수직 방향으로 형성될 수 있다. 차단 전극(45)은 후술할 데이터선(81) 및 제2 센서 배선(21')과 중첩되어 형성될 수 있다. 차단 전극(45)은 제2 센서 배선(21')이 데이터선(81)에 의해 간섭이 발생되는 것을 감소시킬 수 있다. 이러한 차단 전극(45)은 스토리지 전극(46)과 연결되어 스토리지 전압이 인가될 수 있다.
게이트선(41), 제1 센서 배선(43) 및 차단 전극(45) 상에는 제1 절연막(30)이 형성된다.
제1 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 반도체층(61)이 형성되어 있다. 반도체층(61)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 만들어진 오믹 콘택층(75, 76)이 형성되어 있다. 오믹 콘택층(75, 76)은 쌍(pair)을 이루어 반도체층(61) 위에 위치한다.
오믹 콘택층(75, 76) 및 제2 절연막(50) 위에는 데이터선(81)과, 데이터선(81)에 각각 대응하는 드레인 전극(86)이 형성되어 있다.
데이터선(81)은 제1 기판(10) 상에 제2 방향으로 형성되며, 데이터 신호를 각 화소에 전달한다. 제2 방향은 제1 기판(10)의 세로 방향일 수 있다. 즉, 데이터선(81)은 게이트선(41)과 서로 교차되어 형성될 수 있다. 데이터선(81)과 함께 소스 전극(85) 및 드레인 전극(86)을 형성하여, 게이트 전극(42), 소스 전극(85) 및 드레인 전극(86)을 삼단자로 하는 박막 트랜지스터(TFT)를 형성한다.
제1 절연막(30), 데이터선(81) 및 박막 트랜지스터(TFT) 상에 제2 절연막(50)을 형성한다.
제2 절연막(50) 상에 데이터선(81)과 중첩하는 제2 센서 배선(21')을 형성한다. 제2 센서 배선(21')은 데이터선(81) 상부에 중첩되도록 형성됨으로써, 빛의 차단 영역을 감소시킬 수 있어 개구율을 증가시킬 수 있다. 이러한 제2 센서 배선(21') 상에는 Y좌표값을 인식하기 위한 기준 전압이 인가될 수 있다. 예를 들면, 제1 센서 배선(43)과 제2 센서 배선(21') 상에는 각각 X좌표 기준 전압과 Y좌표 기준 전압이 인가될 수 있다. 이때, 상부 표시판(3)의 센서 전극(152)에 의해 제1 센서 배선(43)과 제2 센서 배선(21')이 서로 연결되면 X좌표 기준 전압과 Y좌표 기준 전압은 변하게 된다. 이와 같이 X좌표 기준 전압과 Y좌표 기준 전압의 변화량을 감지하여 표시 패널(1)의 위치가 인식된다.
이러한 X좌표 기준 전압과 Y좌표 기준 전압은 직류 전압을 인가할 수도 있다. 그러나, 제1 센서 배선(43)과 제2 센서 배선(21')이 게이트선(41) 또는 데이터선(81)에 의해 간섭 받는 것을 방지하기 위해 X좌표 기준 전압 및 Y좌표 기준 전압을 게이트 신호 또는 데이터 신호와 동일한 전압으로 인가할 수 있다. 이와 같이, X좌표 기준 전압 및 Y좌표 기준 전압을 게이트 신호 또는 데이터 신호와 동기화함 으로써, 게이트선(41) 또는 데이터선(81)에 의해 영향을 받아 센싱 신호의 감도가 떨어지는 것을 방지할 수 있다.
제2 센서 배선(21')과 제2 절연막(50) 상부에는 보호막(90)이 형성된다. 이와 같은, 보호막(90)은 드레인 전극(86)과 제1 센서 배선(43) 및 제2 센서 배선(21')을 노출하는 제1 내지 제3 콘택홀(91, 92, 93)을 포함한다. 여기서, 제1 내지 제3 콘택홀(91, 92, 93)은 보호막(90)의 일부분을 마스크를 통해 식각하여 형성된다.
보호막(90) 상에는 화소 전극(95), 제1 센서 패드(96) 및 제2 센서 패드(97)가 형성된다. 화소 전극(95)은 제1 콘택홀(91)을 통하여 드레인 전극(86)과 연결되며, 제1 센서 패드(96)는 제2 콘택홀(92)을 통하여 제1 센서 배선(43)과 연결되고, 제2 센서 패드(97)는 제3 콘택홀(93)을 통하여 제2 센서 배선(21')과 연결된다.
이하, 본 발명의 제2 실시예에 따른 표시 패널(1)의 제조 방법을 상세히 설명한다.
제1 기판(10) 상에 게이트선(41), 제1 센서 배선(43) 및 차단 전극(45)을 형성한다. 구체적으로, 제1 기판(10) 상에 게이트 도전층을 스퍼터링 등의 방식을 이용하여 전면에 적층한다. 그 다음에 이를 사진 식각하여 게이트선(41), 제1 센서 배선(43) 및 차단 전극(45)을 형성한다.
게이트선(41)과 제1 센서 배선(43)은 서로 나란히 형성된다. 차단 전극(45)은 게이트선(41)과 제1 센서 배선(43) 사이에 형성된다.
게이트선(41), 제1 센서 배선(43) 및 차단 전극(45) 상에는 화학 기상 증 착(Chemical Vapor Deposition; CVD)의 방법으로 제1 절연막(30)이 형성된다.
다음으로 제1 절연막(30) 상에 반도체층(61), 데이터선(81), 소스 전극(85) 및 드레인 전극(86)을 형성한다.
다음으로, 제1 절연막(30), 반도체층(61) 및 오믹 콘택층(75, 76) 상에 데이터 도전층을 적층한다. 데이터 도전층은 제1 절연막(30), 반도체층(61) 및 오믹 콘택층(75, 76)을 덮도록 제1 기판(10)에 전체적으로 적층한다. 데이터 도전층을 습식 식각 등의 방법으로 패터닝하여 데이터선(81), 소스 전극(85) 및 드레인 전극(86)을 형성한다.
다음으로, 제1 절연막(30), 데이터선(81), 소스 전극(85) 및 드레인 전극(86) 상에 제2 절연막(50)을 형성한다.
다음으로, 제2 절연막(50) 상에 제2 센서 배선(21')을 형성한다. 제2 센서 배선(21')은 스퍼터링 등의 방식을 이용하여 센서 배선 도전층을 적층하고, 센서 배선 도전층을 패터닝하여 형성한다. 제2 센서 배선(21')은 전술한 바와 같이, 데이터선(81)과 중첩되도록 형성된다. 제2 센서 배선(21') 상에는 보호막(90)이 형성된다.
다음으로 보호막(90)을 식각하여 제1 내지 제3 콘택홀(91, 92, 93)을 형성한다.
제1 콘택홀(91)은 드레인 전극(86) 상의 제2 절연막(50)과 보호막(90)을 식각하여 형성하고, 제2 콘택홀(92)은 제1 센서 배선(43) 상의 제1 절연막(30), 제2 절연막(50) 및 보호막(90)을 식각하여 형성하고, 제3 콘택홀(93)은 제2 센서 배 선(21') 상의 보호막(90)을 식각하여 형성한다.
보호막(90) 상에 화소 전극(95), 제1 센서 패드(96) 및 제2 센서 패드(97)를 형성한다.
이하, 도 10 내지 11b를 참조하여 본 발명의 제3 실시예에 따른 표시 패널에 관하여 상세히 설명한다. 여기서, 도 10은 본 발명의 제3 실시예에 따른 표시 패널의 배치도이고, 도 11a는 도 10의 표시 패널을 XIa-XIa' 선을 따라 절단한 표시 패널의 단면도이고, 도 11b는 도 10의 표시 패널을 XIb-XIb' 선을 따라 절단한 표시 패널의 단면도이다. 설명의 편의상 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 동일 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다.
본 발명의 제3 실시예에 따른 표시 패널(1'')은 제2 센서 배선(261)은 데이터선(227)에 중첩되도록 형성한다. 이때, 제2 센서 배선(261)은 데이터선(227) 상부 즉, 데이터선(227)과 제2 기판(110) 사이에 형성한다.
제1 기판(210) 상에는 데이터선(227)이 형성된다. 데이터선(227)은 제1 기판(210)의 세로 방향으로 형성되며, 데이터선(227)과 동일층에는 게이트 전극(226)이 함께 형성된다.
데이터선(227)과 게이트 전극(226) 상에는 제1 절연막(230)이 형성된다. 제1 절연막(230) 상에는 데이터선(227)과 서로 교차하는 게이트선(221)과 제1 센서 배선(223)이 형성된다. 이러한 게이트선(221)과 제1 센서 배선(223)은 서로 나란히 배열된다.
게이트선(221)의 동일층에는 소스 전극(245), 드레인 전극(246) 및 차단 전 극(242)이 형성된다. 소스 전극(245)은 제4 콘택홀(292)을 통하여 제1 연결 전극(285)에 의해 데이터선(227)과 연결된다.
게이트 전극(226)은 제5 콘택홀(293)을 통하여 제2 연결 전극(286)에 의해 게이트선(221)과 연결된다.
차단 전극(242)은 게이트선(221)과 동일층에 형성되며 데이터선(227)과 중첩되도록 형성된다.
제1 절연막(230) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 반도체층(235)이 형성되어 있다. 반도체층(235)의 상부에는 오믹 콘택층(236, 237)이 형성되어 있다.
제1 절연막(230), 게이트선(221), 차단 전극(242) 및 박막 트랜지스터(TFT) 상에 제2 절연막(250)을 형성한다.
제2 절연막(250) 상에 데이터선(227)과 중첩하는 제2 센서 배선(261)을 형성한다. 제2 센서 배선(261)은 데이터선(227) 상부에 중첩되도록 형성됨으로써, 빛의 차단 영역을 감소시킬 수 있어 개구율을 증가시킬 수 있다.
제2 센서 배선(261)과 제2 절연막(250) 상부에는 보호막(270)이 형성된다. 이와 같은, 보호막(270)은 드레인 전극(246)과 제1 센서 배선(223) 및 제2 센서 배선(261)을 노출하는 제1 내지 제3 콘택홀(291, 294, 295)을 포함한다.
제1 센서 패드(283)는 제2 콘택홀(294)을 통하여 제1 센서 배선(223)과 연결되고, 제2 센서 패드(284)는 제3 콘택홀(295)을 통하여 제2 센서 배선(261)과 연결된다. 제1 센서 패드(283)와 제2 센서 패드(284)는 하나의 화소 영역 내에 형성될 수 있으며, 도 10에 도시된 바와 같이 제1 센서 패드(283)와 제2 센서 패드(284)는 서로 다른 화소 영역 내에 형성될 수 있다. 제1 센서 패드(283)와 제2 센서 패드(284)는 정밀도에 실질적인 차이가 발생되지 않는 한도에서 인접한 서로 다른 화소 영역에 형성될 수 있다. 이때, 센서 스페이서는 제1 센서 스페이서와 제2 센서 스페이서로 분할되어 각각 제1 센서 패드(283)와 제2 센서 패드(284)에 중첩되도록 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 제1 실시예에 따른 표시 패널의 배치도이다.
도 2a는 도 1의 표시 패널을 IIa-IIa' 선을 따라 절단한 표시 패널의 단면도이다.
도 2b는 도 1의 표시 패널을 IIb-IIb' 선을 따라 절단한 표시 패널의 단면도이다.
도 3a 내지 도 7c는 도 1의 표시 패널에 포함되는 하부 표시판의 제조 과정을 설명하기 위한 공정도이다.
도 8은 본 발명의 제2 실시예에 따른 표시 패널의 배치도이다.
도 9a는 도 8의 표시 패널을 IXa-IXa' 선을 따라 절단한 표시 패널의 단면도이다.
도 9b는 도 8의 표시 패널을 IXb-IXb' 선을 따라 절단한 표시 패널의 단면도이다.
도 10은 본 발명의 제3 실시예에 따른 표시 패널의 배치도이다.
도 11a는 도 10의 표시 패널을 XIa-XIa' 선을 따라 절단한 표시 패널의 단면도이다.
도 11b는 도 10의 표시 패널을 XIb-XIb' 선을 따라 절단한 표시 패널의 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
1: 표시 패널 2: 하부 표시판
3: 상부 표시판 4: 액정층
10: 제1 기판 21: 제2 센서 배선
22: 제2 센서 배선 연장부 30: 제1 절연막
41: 게이트선 42: 게이트 전극
43: 제1 센서 배선 44: 제1 센서 배선 연장부
45: 차단 전극 46: 스토리지 전극
50: 제2 절연막 61: 반도체층
75, 76: 오믹 콘택층 81: 데이터선
85: 소스 전극 86: 드레인 전극
91: 제1 콘택홀 92: 제2 콘택홀
93: 제3 콘택홀 95: 화소 전극
96: 제1 센서 패드 97: 제2 센서 패드
110: 제2 기판 120: 블랙 매트릭스
130: 컬러필터 140: 센서 스페이서
151: 공통 전극 152: 센서 전극

Claims (24)

  1. 제1 기판;
    상기 제1 기판 상에 서로 절연되어 교차하는 게이트선 및 데이터선;
    상기 게이트선과 나란히 형성된 제1 센서 배선;
    상기 데이터선과 중첩되어 상기 데이터선과 나란히 형성된 제2 센서 배선;
    상기 제1 기판에 대향하여 배치된 제2 기판; 및
    상기 제2 기판 상에 형성되어 상기 제1 기판을 향하여 돌출된 센서 스페이서를 포함하는 표시 패널.
  2. 제1항에 있어서,
    상기 제2 센서 배선은 상기 데이터선과 상기 제1 기판 사이에 형성된 표시 패널.
  3. 제1항에 있어서,
    상기 제2 센서 배선은 상기 데이터선과 상기 제2 기판 사이에 형성된 표시 패널.
  4. 제1항에 있어서,
    상기 제1 기판 상에 상기 데이터선과 중첩하는 차단 전극을 더 포함하는 표 시 패널.
  5. 제4항에 있어서,
    상기 차단 전극은 상기 데이터선과 상기 제2 센서 배선 사이에 형성되는 표시 패널.
  6. 제5항에 있어서,
    상기 차단 전극은 직류 전압이 인가되는 표시 패널.
  7. 제4항에 있어서,
    상기 차단 전극은 상기 데이터선과 상기 제1 기판 사이에 형성되는 표시 패널.
  8. 제4항에 있어서,
    상기 차단 전극은 상기 게이트선과 동일 층에 동일 물질로 형성된 표시 패널.
  9. 제4항에 있어서,
    상기 데이터선 및 상기 게이트선에 박막 트랜지스터를 통하여 연결된 화소 전극을 더 포함하되, 상기 화소 전극은 상기 차단 전극과 적어도 일부가 중첩되는 표시 패널.
  10. 제1항에 있어서,
    상기 제2 센서 배선에 상기 데이터선에 인가되는 전압과 동일한 기준 전압을 인가하는 표시 패널.
  11. 제1항에 있어서,
    상기 센서 스페이서는 제1 센서 스페이서 및 제2 센서 스페이서를 포함하며, 상기 제1 센서 스페이서 및 상기 제2 센서 스페이서는 서로 다른 화소에 형성된 표시 패널.
  12. 제1항에 있어서,
    상기 데이터선은 적어도 일부가 상기 제1 기판과 상기 게이트선 사이에 형성된 표시 패널.
  13. 제12항에 있어서,
    상기 게이트선에 연결된 게이트 전극, 상기 데이터선에 연결된 소스 전극 및 상기 소스 전극에 이격된 드레인 전극을 포함하는 박막 트랜지스터를 더 포함하되, 상기 소스 전극은 상기 데이터선과 제1 연결 전극으로 연결되는 표시 패널.
  14. 제13항에 있어서,
    상기 게이트 전극은 상기 게이트선과 제2 연결 전극으로 연결된 표시 패널.
  15. 제1 기판 상에 제2 센서 배선을 형성하는 단계;
    상기 제1 기판 상에 상기 제2 센서 배선과 서로 절연되어 교차하는 게이트선 및 제1 센서 배선을 형성하는 단계; 및
    상기 제2 센서 배선과 중첩되어 상기 제2 센서 배선과 나란히 형성된 데이터선을 형성하는 단계를 포함하는 표시패널의 제조 방법.
  16. 제15항에 있어서,
    상기 제2 센서 배선은 상기 데이터선과 상기 제1 기판 사이에 형성된 표시 패널의 제조 방법.
  17. 제15항에 있어서,
    상기 제1 기판 상에 상기 데이터선과 중첩하는 차단 전극을 더 포함하는 표시 패널의 제조 방법.
  18. 제17항에 있어서,
    상기 차단 전극은 상기 데이터선과 상기 제2 센서 배선 사이에 형성되는 표시 패널의 제조 방법.
  19. 제17항에 있어서,
    상기 차단 전극은 상기 데이터선과 상기 제1 기판 사이에 형성되는 표시 패널의 제조 방법.
  20. 제1 기판 상에 게이트선 및 상기 게이트선에 나란한 제1 센서 배선을 형성하는 단계;
    상기 제1 기판 상에 상기 게이트선 및 상기 제1 센서 배선과 서로 절연되어 교차하는 데이터선을 형성하는 단계; 및
    상기 데이터선과 중첩되고 상기 데이터선과 나란히 형성된 제2 센서 배선을 형성하는 단계를 포함하는 표시 패널의 제조 방법.
  21. 제20항에 있어서,
    상기 제1 기판 상에 상기 데이터선과 중첩하는 차단 전극을 형성하는 단계를 더 포함하는 표시 패널의 제조 방법.
  22. 제21항에 있어서,
    상기 차단 전극은 상기 제1 기판과 상기 데이터선 사이에 형성되는 표시 패널의 제조 방법.
  23. 제1 기판 상에 데이터선을 형성하는 단계;
    상기 제1 기판 상에 상기 데이터선과 서로 절연되어 교차하는 게이트선 및 제1 센서 배선을 형성하는 단계; 및
    상기 데이터선과 중첩되고 상기 데이터선과 나란히 형성된 제2 센서 배선을 형성하는 단계를 포함하는 표시 패널의 제조 방법.
  24. 제23항에 있어서,
    상기 데이터선과 상기 제2 센서 배선 사이에 상기 데이터선과 중첩하는 차단 전극을 형성하는 단계를 더 포함하는 표시 패널의 제조 방법.
KR1020090006330A 2009-01-23 2009-01-23 표시 패널 및 이의 제조 방법 KR101587889B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090006330A KR101587889B1 (ko) 2009-01-23 2009-01-23 표시 패널 및 이의 제조 방법
US12/616,717 US8203539B2 (en) 2009-01-23 2009-11-11 Display panel and method of manufacturing the same
EP09014582.2A EP2211227B1 (en) 2009-01-23 2009-11-23 Display panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090006330A KR101587889B1 (ko) 2009-01-23 2009-01-23 표시 패널 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100086882A true KR20100086882A (ko) 2010-08-02
KR101587889B1 KR101587889B1 (ko) 2016-01-25

Family

ID=42034490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090006330A KR101587889B1 (ko) 2009-01-23 2009-01-23 표시 패널 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US8203539B2 (ko)
EP (1) EP2211227B1 (ko)
KR (1) KR101587889B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013048134A3 (ko) * 2011-09-27 2013-05-23 주식회사 엘지화학 전도성 패턴을 포함하는 터치 패널
KR20160053251A (ko) * 2014-10-31 2016-05-13 엘지디스플레이 주식회사 인셀 터치 액정 표시 장치와 이의 제조 방법, 박막트랜지스터 어레이 기판의 제조 방법 및 컬러필터 어레이 기판의 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8216213B2 (en) 2002-03-14 2012-07-10 Amo Manufacturing Usa, Llc. Application of blend zones, depth reduction, and transition zones to ablation shapes
JP5396335B2 (ja) 2009-05-28 2014-01-22 株式会社半導体エネルギー研究所 タッチパネル
EP2492784B1 (en) 2011-02-25 2021-02-24 LG Display Co., Ltd. Touch sensor integrated display device
CN102244038B (zh) 2011-07-14 2013-11-20 深圳市华星光电技术有限公司 薄膜晶体管的制造方法以及薄膜晶体管
KR101464172B1 (ko) * 2012-09-27 2014-11-21 엘지디스플레이 주식회사 터치 스크린 일체형 디스플레이 장치
TWI498797B (zh) * 2012-12-13 2015-09-01 Au Optronics Corp 觸控面板及觸控顯示面板
US10402000B2 (en) * 2013-03-04 2019-09-03 Apple Inc. Display with integrated pressure sensing utilizing capacitive coupling to circuit elements
CN104123039B (zh) * 2014-07-10 2017-08-01 京东方科技集团股份有限公司 一种内嵌式触控显示装置及其驱动方法
CN104503172A (zh) * 2014-12-19 2015-04-08 深圳市华星光电技术有限公司 阵列基板及显示装置
KR20180075784A (ko) * 2016-12-26 2018-07-05 삼성디스플레이 주식회사 터치 센서 및 이를 구비한 표시 장치
CN108376687B (zh) * 2018-03-30 2020-05-19 武汉华星光电技术有限公司 阵列基板及其制备方法、内嵌式触摸屏

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050121812A (ko) * 2004-06-23 2005-12-28 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20080027416A (ko) * 2006-09-22 2008-03-27 삼성전자주식회사 터치 스크린 표시 장치 및 그 제조 방법
WO2008108042A1 (ja) * 2007-03-01 2008-09-12 Sharp Kabushiki Kaisha 表示パネル用基板、表示パネル、表示装置、および表示パネル用基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101330214B1 (ko) 2006-07-18 2013-11-18 삼성디스플레이 주식회사 터치 스크린 표시 장치 및 그 구동 방법
KR101297387B1 (ko) * 2006-11-09 2013-08-19 삼성디스플레이 주식회사 터치 패널 일체형 액정 표시 장치
KR101395223B1 (ko) * 2006-12-04 2014-05-16 삼성디스플레이 주식회사 액정 표시 장치
KR101349096B1 (ko) 2006-12-27 2014-01-09 삼성디스플레이 주식회사 디스플레이장치
KR101385190B1 (ko) * 2007-02-07 2014-04-15 삼성디스플레이 주식회사 액정 표시 패널 및 이의 제조 방법
JP4569836B2 (ja) * 2007-02-23 2010-10-27 ソニー株式会社 液晶装置
KR101382557B1 (ko) 2007-06-28 2014-04-08 삼성디스플레이 주식회사 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050121812A (ko) * 2004-06-23 2005-12-28 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20080027416A (ko) * 2006-09-22 2008-03-27 삼성전자주식회사 터치 스크린 표시 장치 및 그 제조 방법
WO2008108042A1 (ja) * 2007-03-01 2008-09-12 Sharp Kabushiki Kaisha 表示パネル用基板、表示パネル、表示装置、および表示パネル用基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013048134A3 (ko) * 2011-09-27 2013-05-23 주식회사 엘지화학 전도성 패턴을 포함하는 터치 패널
US8859911B2 (en) 2011-09-27 2014-10-14 Lg Chem, Ltd. Touch panel comprising conductive pattern
KR20160053251A (ko) * 2014-10-31 2016-05-13 엘지디스플레이 주식회사 인셀 터치 액정 표시 장치와 이의 제조 방법, 박막트랜지스터 어레이 기판의 제조 방법 및 컬러필터 어레이 기판의 제조 방법

Also Published As

Publication number Publication date
US8203539B2 (en) 2012-06-19
US20100188361A1 (en) 2010-07-29
EP2211227A1 (en) 2010-07-28
EP2211227B1 (en) 2013-10-02
KR101587889B1 (ko) 2016-01-25

Similar Documents

Publication Publication Date Title
KR101587889B1 (ko) 표시 패널 및 이의 제조 방법
KR101385190B1 (ko) 액정 표시 패널 및 이의 제조 방법
KR101571683B1 (ko) 표시 패널 및 이의 제조 방법
KR101290709B1 (ko) 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR101538934B1 (ko) 표시 패널 및 이의 제조 방법
KR101295533B1 (ko) 액정표시장치 및 그 제조방법
KR101936773B1 (ko) 액정 디스플레이 장치의 제조방법
KR20090100639A (ko) 표시 패널 및 이의 제조 방법
JP7370375B2 (ja) 表示装置及び半導体装置
KR101985246B1 (ko) 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법
KR20150061851A (ko) 표시 장치
KR101608637B1 (ko) 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR20090075369A (ko) 표시 패널
JP2012044143A (ja) センサアレイ基板、これを含む表示装置およびこれの製造方法
KR20160081039A (ko) 인셀 터치 방식을 이용한 액정표시장치 및 그 제조방법
TW201814470A (zh) 內嵌式觸控液晶顯示裝置及其製作方法
KR20130080319A (ko) 센서를 포함하는 표시 장치
KR102162580B1 (ko) 터치전극 내장형 표시소자 및 그 제조방법
KR20080035360A (ko) 액정표시장치
US20240028145A1 (en) Touch display panel and display device
KR101108393B1 (ko) 터치패널 일체형 액정표시장치 및 그 제조방법
US11156888B2 (en) Active matrix substrate, in-cell touch panel liquid crystal display device provided with active matrix substrate, and manufacturing method of active matrix substrate
KR20230133441A (ko) 디스플레이 일체형 터치 검출 장치
KR20160003453A (ko) 박막트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 5