KR101395223B1

KR101395223B1 - 액정 표시 장치

Info

Publication number: KR101395223B1
Application number: KR1020060121184A
Authority: KR
Inventors: 김강우; 엄윤성; 성동기; 조선아
Original assignee: 삼성디스플레이 주식회사
Priority date: 2006-12-04
Filing date: 2006-12-04
Publication date: 2014-05-16
Also published as: US8049826B2; US20080129706A1; KR20080050674A

Abstract

본 발명은 터치 센서를 내장하고, 게이트 쉴딩 라인을 구비하여 빛샘 현상을 방지한 터치 패널 내장형 액정 표시 장치에 관한 것이다.

본 발명에 따른 액정 표시 장치는, 매트릭스 형상으로 배치된 게이트 라인과 데이터 라인 및 이에 접속되는 화상 표시 소자를 가지는 표시 기판; 액정을 사이에 두고 상기 표시 기판과 합착되는 대향 기판; 상기 대향 기판의 가압에 의하여 작동되는 터치 센서; 상기 대향 기판에 상기 게이트 라인과 나란하게 형성되어 상기 게이트 라인에 의한 전기장을 차단하는 게이트 쉴딩(shielding) 라인;을 포함한다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 평면도이다.

도 2는 도 1에서 I-I'라인을 기준으로 절취하여 얻어지는 단면도이다,

도 3은 도 1에서 Ⅱ-Ⅱ'라인을 기준으로 절취하여 얻어지는 단면도이다.

도 4는 도 3의 대향 기판이 가압된 경우의 변형도이다.

도 5a, 5b, 5c는 본 발명의 일 실시예에 따른 액정 표시 장치의 래터럴 필드 형성 모습을 시뮬레이션 한 결과를 도시한 그래프들이다.

도 6은 본 발명의 일 실시예에 따른 액정 표시 장치의 평면도이다,

도 7는 도 6에서 I-I'라인을 기준으로 절취하여 얻어지는 단면도이다.

도 8은 도 6에서 Ⅱ-Ⅱ'라인을 기준으로 절취하여 얻어지는 단면도이다.

도 9는 본 발명의 일 실시예에 따른 화소 전극과 플로팅 전극의 구조를 도시하는 평면도이다.

도 10은 본 실시예에 따른 액정 표시 장치의 전계 형성 모습을 시뮬레이션 한 결과를 도시한 그래프이다.

< 도면의 주요 부분에 대한 부호의 설명 >

1, 101 : 표시 기판 2, 102 : 대향 기판

11, 111 : 게이트 라인 12, 112 : 데이터 라인

13, 113 : 반도체층 14, 114 : 소스 전극

15, 115 : 드레인 전극 18, 118 : 화소 전극

19, 119 : 공통 전극 20, 120 : 터치 센서

21, 121 : 제1 터치 도전 라인

22, 122 : 제2 터치 도전 라인

23, 123 : 제1 터치 패드 24, 124 : 제2 터치 패드

25 : 공통 전극 패드 26, 126 : 도전 스페이서

130 : 게이트 쉴딩 라인 140 : 플로팅 전극

40 : 액정층

H : 도전 스페이서의 높이

D : 표시 기판과 대향 기판 사이의 간격

본 발명은 터치 패널 내장형 액정 표시 장치에 관한 것으로서, 특히 터치 센서를 내장하고, 게이트 쉴딩 라인을 구비하여 빛샘 현상을 방지한 터치 패널 내장형 액정 표시 장치에 관한 것이다.

터치 패널은 음극선관(Cathode Ray Tube), 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 전계 발광 소자(Electro Luminescence Device) 등의 화상 표시면에 설치되어 사용자가 화면을 가압하면서 컴퓨터 등의 정보를 입력하는 입력 수단이다.

이러한 터치 패널은 동작원리에 따라 저항막식과 정전용량식으로 나뉜다. 저항막식 터치패널은 2개의 대향하는 도전막층에 전압이 인가된 상태에서 사용자가 화면을 눌러 대향하는 두 도전막층이 접촉하게 되고, 그 접촉점에서 발생하는 전압 또는 전류 변화를 검출하여 접촉점의 좌표값을 읽는 방식이다.

그리고 정전용량식 터치 패널은 1개의 투명한 도전성 필름 또는 투명 도전성 글래스에 정전 용량의 충, 방전 상태가 반복되는 가운데, 펜 형태의 입력수단인 스타일러스(stylus)와 도전성 필름 사이에 소량의 전하가 축적되고 이 전하량을 입력점으로부터 검출하여 좌표값을 환산하는 방식이다. 이러한 정전용량식 터치패널은 상기 스타일러스에 전기를 공급해 주어야 하기 때문에 최근에는 평판 표시장치 중 액정표시 패널과 일체로 구성되는 아날로그 입력방식의 저항막 방식의 터치패널이 주로 사용되고 있다.

그런데 이러한 터치 패널 내장형 액정 표시 장치에서는 게이트 라인과 공통 전극 사이에 발생하는 래터럴 필드(lateral field)에 의하여 빛샘 현상이 발생하는 문제점이 있다. 이 문제점을 해결하기 위하여 블랙 매트릭스의 폭을 늘리는 경우에는 투과율, 개구율이 감소하는 문제가 있다.

본 발명이 이루고자 하는 기술적 과제는 게이트 쉴딩 라인으로 빛샘을 제어하여 투과율 및 개구율을 향상시킬 수 있는 액정 표시 장치를 제공하는 것이다.

전술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치는, 매트릭스 형상으로 배치된 게이트 라인과 데이터 라인 및 이에 접속되는 화상 표시 소자를 가지는 표시 기판; 액정을 사이에 두고 상기 표시 기판과 합착되는 대향 기판; 상기 대향 기판의 가압에 의하여 작동되는 터치 센서; 상기 대향 기판에 상기 게이트 라인과 나란하게 형성되어 상기 게이트 라인에 의한 전기장을 차단하는 게이트 쉴딩(shielding) 라인;을 포함한다.

구체적으로 상기 화상 표시 소자는, 공통 전압이 인가되는 공통 전극; 상기 게이트 라인과 데이터 라인에 접속되는 박막 트랜지스터; 상기 박막 트랜지스터에 접속되며, 상기 공통 전극과 전계를 형성하는 화소 전극;을 포함하는 것을 특징으로 한다.

그리고 상기 터치 센서는, 상기 데이터 라인과 평행하게 배치되는 제1 터치 도전 라인; 상기 제1 터치 도전 라인과 절연된 상태로 상기 게이트 라인과 평행하게 배치되는 제2 터치 도전 라인; 상기 제1 터치 도전 라인과 접속되는 제1 터치 패드; 상기 제2 터치 도전 라인과 접속되며, 상기 제1 터치 패드와 인접하게 배치되는 제2 터치 패드; 상기 대향 기판에 형성되며, 상기 대향 기판의 가압에 의하여 상기 제1 터치 패드와 제2 터치 패드를 전기적으로 접속하는 도전 스페이서;를 포함하는 것을 특징으로 한다.

여기에서 상기 도전 스페이서는, 상기 표시 기판 방향으로 돌출되도록 상기 대향 기판에 형성되는 스페이서; 상기 스페이서의 표면에 피복되는 도전막;을 포함하는 것을 특징으로 한다.

상기 게이트 쉴딩 라인은, 상기 게이트 라인과 공통 전극 사이에 배치되는 것이, 게이트 라인에 의한 lateral field를 효과적으로 제어할 수 있어서 바람직하다.

또한 상기 게이트 쉴딩 라인은, 상기 게이트 라인의 양 측에 각각 구비되는 것을 특징으로 한다.

한편 상기 게이트 쉴딩 라인은, 상기 게이트 라인의 일부와 중첩될 수도 있다.

그리고 상기 게이트 쉴딩 라인은, 2 ~ 4㎛의 폭을 가지는 것을 특징으로 한다.

또한 상기 게이트 쉴딩 라인에 공통 전압을 인가하는 공통 전압 인가 수단이 더 구비되어, 상기 게이트 쉴딩 라인에는 공통 전압이 인가된다.

한편 전술한 기술적 과제를 달성하기 위한 본 발명의 다른 액정 표시 장치는, 매트릭스 형상으로 배치된 게이트 라인과 데이터 라인 및 이에 접속되는 박막 트랜지스터를 가지는 표시 기판; 액정을 사이에 두고 상기 표시 기판과 합착되며, 공통 전극을 가지는 대향 기판; 상기 대향 기판의 가압에 의하여 작동되는 터치 센 서; 상기 표시 기판 상에 형성되며, 상기 박막 트랜지스터와 접속되어 화소 전압이 인가되는 화소 전극; 상기 표시 기판 상에 형성되며, 상기 화소 전극과 분리된 플로팅(floating) 전극;을 포함한다.

여기에서 상기 화소 전극은 플로팅 전극 홀을 가지며, 상기 플로팅 전극은 상기 플로팅 전극 홀 내에 상기 화소 전극과 이격되어 섬형으로 배치되는 것을 특징으로 한다.

또한 상기 화소 전극은 서로 평행하게 이격된 상태로 배치되는 다수개의 다리부와 상기 다리부를 연결하는 연결부를 가지며, 상기 플로팅 전극은 상기 다리부 사이에 상기 화소 전극과 이격되도록 배치되는 다수개의 섬형 전극으로 이루어질 수도 있다.

이하에서는 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.

< 실시예 1 >

먼저 도1, 2, 3을 참조하여 본 발명의 일 실시예에 따른 액정 표시 장치를 설명한다. 도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 평면도이고, 도 2는 도 1에서 I-I'라인을 기준으로 절취하여 얻어지는 단면도이며, 도 3은 도 1에서 Ⅱ-Ⅱ'라인을 기준으로 절취하여 얻어지는 단면도이다.

도 1, 2, 3에 도시된 바와 같이, 본 실시예에 따른 액정 표시 장치는 표시 기판(1), 대향 기판(2), 화상 표시 소자(10), 터치 센서(20), 게이트 쉴딩 라인(30)을 포함하여 구성된다.

먼저 표시 기판(1)은 게이트 라인(11), 데이터 라인(12) 및 화상 표시 소자(10)를 가지는 기판이다. 이 표시 기판(1)은 일반적으로 투명한 절연 기판인 유리 기판 또는 플라스틱 기판으로 이루어진다.

게이트 라인(11)은 일정한 간격 별로 다수개가 평행하게 배열된다. 이 게이트 라인(11)에는 박막 트랜지스터를 구동하기 위한 스캔 신호가 인가된다. 이 게이트 라인(11)은 금속 단일막 또는 다중막으로 이루어진다. 한편 이 게이트 라인(11)은 하측에 투명 도전막이 형성되고, 상측에 불투명 금속막이 형성된 이중막 구조를 가지기도 한다.

그리고 데이터 라인(12)은 게이트 라인(11)과 절연된 상태로 게이트 라인(11)과 실질적으로 직교하도록 배열된다. 이 데이터 라인(12)도 게이트 라인(11)과 마찬가지로 다수개가 서로 평행하게 배열된다. 본 실시예에서는 3개의 서브 픽셀당 1개의 터치 센서가 배치되므로, 데이터 라인(12)이 배치될 때, 도 1에 도시된 바와 같이, 3n+1번째 데이터 라인은 3n번째 데이터 라인과 더 넓게 이격되어 터치 센서의 배치 공간을 확보한다.

이 데이터 라인(12)도 게이트 라인(11)과 마찬가지로 금속 단일막 또는 다중막으로 이루어진다. 그리고 데이터 라인(12)에는 화소 신호가 인가되며 박막 트랜지스터를 통하여 화소 전극에 화소 신호를 인가한다.

다음으로 박막 트랜지스터는 게이트 전극, 반도체층(13), 소스/드레인 전 극(14, 15)으로 이루어진다. 게이트 전극은 게이트 라인(11)과 접속되며, 게이트 라인(11)으로부터 스캔 신호를 전달받아 박막 트랜지스터의 턴온(turn on) 시간을 결정한다. 그리고 반도체층(13)은 이 게이트 전극과 게이트 절연막(16)을 사이에 두고 중첩된다. 이 반도체층(13)은 아몰퍼스 실리콘 또는 폴리 실리콘으로 이루어진다. 그리고 이 반도체층(13)의 상부에는 오믹 콘택층(17)이 더 구비되기도 한다. 오믹 컨택층(17)은 반도체층(13)과 소스/드레인 전극(14, 15) 사이에 오믹 접촉을 형성하기 위하여 구비된다.

그리고 소스 전극(14)은 그 일단이 데이터 라인(12)과 접속되고 타단은 상기 반도체층(13)의 일부와 중첩된다. 따라서 이 소스 전극(14)에는 데이터 라인(12)으로부터 화소 신호가 인가되고, 이 화소 신호는 반도체층(13)에 형성되는 채널을 경유하여 드레인 전극(15)으로 전달된다. 드레인 전극(15)은 그 일단이 반도체층(13)의 일부와 중첩되며, 타단은 화소 전극(18)과 접속된다.

그리고 본 실시예에서는 공통 전극(19)이 표시 기판(1)에 박막 트랜지스터와 함께 구비된다. 따라서 도 1에 도시된 바와 같이, 게이트 라인(11)과 평행하게 공통 전극 라인(19a)이 구비된다. 그리고 도 2에 도시된 바와 같이, 게이트 라인(11)과 동일한 층에 공통 전극(19)이 배치된다.

이 공통 전극(19)은 화소 영역의 전면에 걸쳐서 넓게 형성된다. 이 공통 전극(19)은 시야각 개선을 위하여 패터닝(patterning)될 수도 있다. 공통 전극 라인(19a)에는 액정 구동을 위한 기준 전압, 즉 공통 전압이 인가되고, 이 공통 전압을 각 화소에 공급한다. 본 실시예에서는 이 공통 전극(19)이 화소 전극(18)과 함 께 표시 기판(1)에 형성되므로, 화소 전극(18)과 공통 전극(19)에 의하여 형성되는 전계가 평행 전계 내지는 프린지 필드형 전계가 된다.

물론 특정한 경우에는 이 공통 전극이 대향 기판에 형성되기도 한다. 이 경우에는 표시 기판에 형성되어 있는 화소 전극과 대향 기판에 형성되어 있는 공통 전극에 의하여 수직 전계 내지는 프린지 필드형 전계가 형성된다.

다음으로 화소 전극(18)은 도 1, 2에 도시된 바와 같이, 드레인 전극(15)과 접속되며, 화소 영역에 배치된다. 본 실시예에서는 이 화소 전극(18)이 도 1에 도시된 바와 같이, 일정한 절개 패턴을 가지는 구조를 가진다. 이 화소 전극(18)은 시야각 개선 내지는 측면 시인성 개선을 위하여 다양한 패턴을 가질 수 있다.

그리고 이 표시 기판(1)에는 칼라 필터가 더 구비되기도 한다. 물론 이 칼라 필터는 대향 기판에 형성될 수도 있다. 칼라 필터는 화소 영역 별로 색상을 표시하기 위하여 구비되는 것으로서, 빨강(R), 녹색(G), 파랑(B)의 3가지 색으로 구성된다. 각 서브 화소 별로 하나의 색을 가지는 칼라 필터가 구비되며, 빨강, 녹색, 파랑의 색을 가지는 서브 픽셀이 모여서 하나의 픽셀을 이룬다.

또한 이 표시 기판(1)에는 제1 터치 도전 라인(21), 제2 터치 도전 라인(22), 제1 터치 패드(23), 제2 터치 패드(24)도 구비된다. 제1 터치 도전 라인(21)은 도 1에 도시된 바와 같이, 게이트 라인(11)과 평행하며, 도면 상에서 수직 방향의 좌표값을 결정한다. 이 제1 터치 도전 라인(21)은 게이트 라인(11) 및 공통 (19a)라인과 동일한 층에 동일한 금속으로 이루어진다.

그리고 제1 터치 패드(23)는 제1 터치 도전 라인(21)과 접촉되며, 대향기 판(2)의 가압에 의하여 대향 기판의 도전 스페이서(26)와 접속된다. 본 실시예에서는 이 제1 터치 패드(23)가 제1 하부 터치 패드(23a)와 제1 상부 터치 패드(23b)로 구성된다. 제1 하부 터치 패드(23a)는 도 3에 도시된 바와 같이, 제1 터치 도전 라인(21)과 동일한 층에 배치된다. 그리고 제1 상부 터치 패드(23b)는 컨택홀(23c)을 통하여 제1 하부 터치 패드(23a)와 접속되며, 제1 하부 터치 패드(23a)의 상측에 배치된다. 이렇게 제1 상부 터치 패드(23b)를 구비하는 것은 후술하는 제2 터치 패드(24)와의 높이를 맞추기 위한 것이다.

다음으로 제2 터치 도전 라인(22)은 도 1에 도시된 바와 같이, 데이터 라인(12)과 평행하게 배치된다. 이 제2 터치 도전 라인(22)은 도면 상에 수평 방향의 좌표값을 결정한다. 그리고 제2 터치 패드(24)는 이 제2 터치 도전 라인(22)과 접속된다. 제2 터치 패드(24)도 제1 터치 패드(23)와 마찬가지로 제2 하부 터치 패드(24a)와 제2 상부 터치 패드(24b)로 구성된다.

제2 하부 터치 패드(24a)는 도 3에 도시된 바와 같이, 데이터 라인(12)과 동일한 층에 동일한 금속으로 형성된다. 그리고 제2 상부 터치 패드(24b)는 컨택홀(24c)을 통하여 이 제2 하부 터치 패드(24a)와 접속되며, 도 3에 도시된 바와 같이, 제1 상부 터치 패드(23b)와 동일한 높이에 배치된다. 이렇게 하여 제1 상부 터치 패드(23b)와 제2 상부 터치 패드(24b)는 표시 기판(1) 상에서 동일한 높이에 배치되고, 도전 스페이서(26)에 의한 동시 접속이 용이해진다.

그리고 도 1, 3에 도시된 바와 같이, 공통 라인(19a)에 접속되는 공통 전극 패드(25)가 더 구비된다. 이 공통 전극 패드(25)는 제1, 2 터치 패드(23, 24)에 터 치 신호인 공통 전압을 공급한다. 즉, 후술하는 도전 스페이서(26)에 의하여 공통 전극 패드(25)와, 제1, 2 터치 패드(23, 24)가 동시에 접속되면, 공통 전극 패드(25)로부터 제1, 2 터치 패드(23, 24)로 공통 전압이 공급되고, 이 공통 전압이 제1, 2 터치 라인(21, 22)을 통하여 전달되어 터치가 이루어진 위치의 좌표값을 읽을 수 있는 것이다.

물론 이 공통 전극 패드는, 공통 전극이 대향 기판에 구비되는 경우에는 표시 기판에 형설되지 않는다. 공통 전극이 대향 기판에 구비되는 경우에는 도전 스페이서의 표면에 구비되는 도전막에 공통 전압을 인가하기 때문이다.

본 실시예에서는 이 공통 전극 패드(25)가 도 3에 도시된 바와 같이, 하부 공통 전극 패드(25a)와 상부 공통 전극 패드(25b)로 구성된다. 하부 공통 전극 패드(25a)는 공통 전극(19)와 동일한 층에 형성되며, 공통 라인(19a)와 접속된다. 그리고 상부 공통 전극 패드(25b)는 컨택홀(25c)에 의하여 하부 공통 전극 패드(25b)와 접속된다. 그리고 이 상부 공통 전극 패드(25b)는 전술한 제1, 2 상부 터치 패드(23b, 24b)와 동일한 높이에 배치되어 도전 스페이서(26)와의 접속을 용이하게 한다.

다음으로 대향 기판(2)에는 게이트 쉴딩 라인(30)과 도전 스페이서(26)가 구비된다. 먼저 도전 스페이서(26)는 터치 센서(20)를 구성하는 구성요소로서, 서로 이격되어 있는 제1 터치 패드(23)와 제2 터치 패드(24)에 터치 신호를 인가하는 역할을 한다. 즉, 평상시에는 도 3에 도시된 바와 같이, 제1, 2 터치 패드(23, 24)와 일정한 간격 이격되어 절연된 상태를 유지하다가, 대향 기판(2)이 가압되는 경우에 는 도 4에 도시된 바와 같이, 그 하단이 제1, 2 터치 패드(23, 24) 및 공통 전극 패드(25)와 동시에 접속되어 제1, 2 터치 패드(23, 24)에, 공통 전극 패드(25)의 공통 전압을 인가한다. 그러면, 제1, 2 터치 도전 라인(21, 22)에 의한 좌표값이 인식되는 것이다.

본 실시예에서는 이 도전 스페이서(26)를 도 3에 도시된 바와 같이, 스페이서(26a)와 도전막(26b)으로 구성한다. 먼저 스페이서(26a)는 대향 기판(2)에 형성되며, 표시 기판(1) 방향으로 돌출된다. 이 스페이서(26a)의 높이(H)는 대향 기판(2)과 표시 기판(1) 사이의 이격 간격(D)보다 작아야 하며, 도전막(26b)이 제1, 2 터치 패드(23, 24)와 접촉되지 않은 상태에서 최대한 가깝게 접근하는 것이 터치 센서의 감도(sensitivity)를 높일 수 있어서 바람직하다.

이 스페이서(26a)는 폴리에틸렌디옥시티오펜(poly(3,4-ethylenedioxythiophene): PEDOT), PProDOT-(CH₃)₂, 또는 폴리 스티렌설포네이트(polystyrenesulfonate : PSS) 등의 도전성 고분자로 형성되거나 아크릴 수지 등의 유기 절연 물질로 형성될 수 있다.

그리고 도전막(26a)은 스페이서(26a)의 표면 특히, 하면에 피복되는 것으로서, 전도성이 우수한 금속 등을 스퍼터링에 의하여 형성한다. 이 도전막(26b)의 면적은 제1, 2 상부 터치 패드(23b, 24b) 및 상부 공통 전극 패드(25b)를 덮을 수 있는 정도이면 충분하다. 이 도전막(26b)의 면적이 커지는 것은 개구율을 감소시키므로 바람직하지 않다.

다음으로 게이트 쉴딩 라인(30)은 게이트 라인(11)과 공통 전극(19) 사이에 발생하는 래터럴 필드(lateral field)를 제어한다. 이를 위하여 게이트 쉴딩 라인(30)은 도 1, 2에 도시된 바와 같이, 대향 기판(2) 상에서 게이트 라인(11)과 공통 전극(19) 사이의 위치에 대응되게 배치된다. 특히, 이 게이트 쉴딩 라인(30)은 게이트 라인(11) 쪽으로 접근하는 것이 바람직하다. 대향 기판(2)과 표시 기판(1)의 합착 과정에서 약간의 미스 얼라인(mis-align)이 발생하는 경우에 공통 전극(19) 쪽으로 접근된 게이트 쉴딩 라인(30)은 공통 전극(19)과 중첩되어 개구율을 감소시킬 수 있기 때문이다. 따라서 이 게이트 쉴딩 라인(30)은 게이트 라인(11)과 약간 중첩될 정도로 게이트 라인(11)에 접근해도 된다. 그리고 본 실시예에 따른 게이트 쉴딩 라인(30)은 2 ~ 4㎛의 폭을 가지는 것이 바람직하다.

그리고 이 게이트 쉴딩 라인(30)은 게이트 라인(11)의 양 측에 각각 구비될 수도 있다.

또한 본 실시예에 따른 액정 표시 장치에는 도 1에 도시된 바와 같이, 공통 전압 인가 수단(32)이 더 구비되어 게이트 쉴딩 라인(30)에 공통 전압이 인가된다. 이 공통 전압 인가 수단(32)은 도 1에 도시된 바와 같이, 대향 기판(2) 중에서 비표시 영역인 외곽부에 배치되는 것이 바람직하다. 구체적으로는 표시 기판(1)에 구비되며 상기 공통 라인(19a)에 공통 전압을 인가하는 공통 전압 공급 패드(도면에 미도시)와 대향 기판(2)에 구비되는 상부 패드(도면에 미도시), 그리고 공통 전압 공급 패드와 상부 패드를 연결하는 도전성 부재(도면에 미도시)로 구성될 수 있다.

마지막으로 표시 기판(1)과 대향 기판(2) 사이에는 액정층(40)이 구비된다. 이 액정층(40)은 화소 전극(18)과 공통 전극(19)에 의하여 형성되는 전계에 의하여 구동되며, 액정층(40)을 통과하는 빛의 투과율을 제어하여 화상을 표시하게 된다.

본 실시예에서는 수직 전계 방식 액정 및 수평 전계 방식 액정을 모두 사용할 수 있으며, 특히, 수평 전계 방식 액정인 것이 바람직하다.

이하에서는 시뮬레이션(simulation) 결과를 도시한 그래프인 도 5a, 5b, 5c를 참고로 하여 본 실시예에 따른 게이트 쉴딩 라인(30)의 효과를 설명한다. 도 5a는 게이트 쉴딩 라인이 없는 상태에서의 레터럴 필드(lateral field) 형성 모습을 도시한 그래프이다. 도 5a에 의하면 게이트 라인(11)과 공통 전극(19) 사이에 형성되는 래터럴 필드가 공통 전극(19) 방향으로 넓게 형성되는 것을 알 수 있다. 이 래터럴 필드에 의하여 빛샘 현상이 발생한다.

그런데 도 5b에 의하면 게이트 쉴딩 라인(30)에 의하여 게이트 라인(11)과 공통 전극(30) 사이에 발생하는 래터럴 필드가 제한되는 것을 알 수 있다. 도 5b는 본 실시예에 따른 게이트 쉴딩 라인(30)을 구비한 액정 표시 장치에서의 레터럴 필드 형성 모습을 도시한 그래프이다. 따라서 표시 기판과 대향 기판의 약간의 미스 얼라인이 발생하더라도 게이트 쉴딩 라인에 의하여 래터럴 필드를 제한하여 빛샘 현상을 방지할 수 있는 것이다.

또한 도 5c에 의하면 게이트 쉴딩 라인(30)의 하여 게이트 라인(11)과 공통 전극(30) 사이에 발생하는 래터럴 필드가 더욱 제한되는 것을 알 수 있다. 도 5c는 본 실시예에 따른 게이트 쉴딩 라인(30)이 게이트 라인(11) 쪽으로 더욱 접근한 상태에서의 래터럴 필드 형성 모습을 도시한 그래프이다.

삭제

본 발명에 따르면 게이트 쉴딩 라인에 의하여 게이트 라인과 공통 전극 사이에 발생하는 래터럴 필드를 효과적으로 제한할 수 있으므로 블랙 매트릭스의 폭을 증가시키지 않고서도 빛샘 현상을 효과적으로 방지할 수 있다.

또한 본 발명에 따르면 플로팅 전극을 구비하여 공통 전극을 대향 전극에 형 성하면서도 수평 전계를 형성할 수 있어서, 개구율을 감소시키지 않을 수 있는 장점이 있다.

Claims

매트릭스 형상으로 배치된 게이트 라인과 데이터 라인 및 이에 접속되는 화상 표시 소자를 가지는 표시 기판;

액정을 사이에 두고 상기 표시 기판과 합착되는 대향 기판;

상기 대향 기판의 가압에 의하여 작동되는 터치 센서;

상기 대향 기판에 상기 게이트 라인과 나란하게 형성되고 공통 전압을 수신하여 상기 게이트 라인에 의한 전기장을 차단하는 게이트 쉴딩(shielding) 라인을 포함하고,

상기 터치 센서는,

상기 데이터 라인과 평행하게 배치되는 제1 터치 도전 라인;

상기 제1 터치 도전 라인과 절연된 상태로 상기 게이트 라인과 평행하게 배치되는 제2 터치 도전 라인;

상기 제1 터치 도전 라인과 접속되는 제1 터치 패드;

상기 제2 터치 도전 라인과 접속되며, 상기 제1 터치 패드와 인접하게 배치되는 제2 터치 패드;

상기 대향 기판의 가압에 의하여 상기 제1 터치 패드와 제2 터치 패드를 전기적으로 접속하고 터치 신호를 공급하는 도전 스페이서를 포함하는 액정 표시 장치.
제1항에 있어서,

상기 액정은 수평 전계 방식 액정인 것을 특징으로 하는 액정 표시 장치.
제2항에 있어서,

상기 화상 표시 소자는,

상기 공통 전압이 인가되는 공통 전극;

상기 게이트 라인과 데이터 라인에 접속되는 박막 트랜지스터;

상기 박막 트랜지스터에 접속되며, 상기 공통 전극과 전계를 형성하는 화소 전극;을 포함하는 것을 특징으로 하는 액정 표시 장치.
삭제
제1항에 있어서,

상기 도전 스페이서는,

상기 표시 기판 방향으로 돌출되도록 상기 대향 기판에 형성되는 스페이서;

상기 스페이서의 표면에 피복되는 도전막;을 포함하는 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서,

상기 게이트 쉴딩 라인은, 상기 게이트 라인의 양 측에 각각 구비되는 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서,

상기 게이트 쉴딩 라인은, 상기 게이트 라인과 공통 전극 사이에 배치되는 것을 특징으로 하는 액정 표시 장치.
제7항에 있어서,

상기 게이트 쉴딩 라인은, 상기 게이트 라인의 일부와 중첩되는 것을 특징으로 하는 액정 표시 장치.
제5항에 있어서,

상기 게이트 쉴딩 라인은, 2 ~ 4㎛의 폭을 가지는 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서,

상기 게이트 쉴딩 라인에 상기 공통 전압을 인가하는 공통 전압 인가 수단이 더 구비되는 것을 특징으로 하는 액정 표시 장치.
제10항에 있어서,

상기 공통 전압 인가 수단은 상기 대향 기판의 외곽부에 배치되는 것을 특징 으로 하는 액정 표시 장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제