KR102162580B1 - 터치전극 내장형 표시소자 및 그 제조방법 - Google Patents

Abstract

인셀 타입의 터치 전극을 내장하는 표시소자에 있어, 센싱라인이 복수의 층으로 구성되며, 데이터 패드 전극이 복수의 전극으로 구성되어 공정 진행 중 발생하는 데이터 패드 전극의 표면 모폴로지(morpology)를 개선하며 센싱라인이 보호층에 접촉력을 강화시킨다.

Description

터치전극 내장형 표시소자 및 그 제조방법{Display device having in-cell type touch electrode and fabricating method thereof}

본 발명은 디스플레이 장치에 관한 것으로서, 보다 구체적으로는 사용자의 터치를 센싱하기 위한 센싱 전극을 구비한 디스플레이 장치에 관한 것이다.

현재까지 액정 표시 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 및 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 다양한 디스플레이 장치가 개발된 바 있다.

이와 같은 디스플레이 장치는 그 입력 수단으로서 마우스나 키보드가 일반적이지만, 네비게이션(navigation), 휴대용 단말기 및 가전 제품 등의 경우에는 손가락이나 펜을 이용하여 직접 정보를 입력할 수 있는 터치 스크린이 많이 적용되고 있다.

이하에서는, 액정 표시 장치를 예로 들어 터치 스크린이 적용된 종래의 디스플레이 장치에 대해서 상세히 설명하기로 한다.

도 1은 종래의 액정표시장치의 개략적인 단면도이다.

도 1에서 알 수 있듯이, 종래의 액정표시장치는, 액정 패널(10) 및 터치 스크린(20)을 포함하여 이루어진다.

상기 액정 패널(10)은 화상을 디스플레이하는 것으로서, 하부 기판(12), 상부 기판(14) 및 양 기판(12, 14) 사이에 형성된 액정층(16)을 포함하여 이루어진다.

상기 터치 스크린(20)은 상기 액정 패널(10)의 상면에 형성되어 사용자의 터치를 센싱하는 것으로서, 터치 기판(22), 상기 터치 기판(22)의 하면에 형성된 제1 센싱 전극(24), 및 상기 터치 기판(22)의 상면에 형성된 제2 센싱 전극(26)을 포함하여 이루어진다.

상기 제1 센싱 전극(24)은 상기 터치 기판(22)의 하면에서 가로 방향으로 배열되고, 상기 제2 센싱 전극(26)은 상기 터치 기판(22)의 상면에서 세로 방향으로 배열되어 있다. 따라서, 사용자가 소정 위치를 터치하게 되면, 터치된 위치에서 상기 제1 센싱 전극(24)과 제2 센싱 전극(26) 사이의 커패시턴스(capacitance)가 변화되고, 결국, 커패시턴스가 변화된 위치를 센싱함으로써 사용자의 터치 위치를 센싱할 수 있게 된다.

그러나, 이와 같은 종래의 액정표시장치는 상기 액정 패널(10)의 상면에 별도의 터치 스크린(20)이 형성된 구조이기 때문에, 상기 터치 스크린(20)으로 인해서 전체 두께가 증가되고, 제조 단가도 증가되는 단점이 있다.

본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 사용자의 터치를 센싱하기 위한 센싱 전극을 디스플레이 패널 내부에 내장함으로써, 종래와 같이 디스플레이 패널 상면에 별도의 터치 스크린을 구성할 필요가 없어, 두께가 감소하고 제조 단가도 감소하는 디스플레이 장치 및 그 제조방법을 제공하는 것을 목적으로 한다.

상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 디스플레이 장치는 표시영역과 상기 표시영역의 외곽에 형성되는 비표시영역을 포함하는 기판; 상기 기판 상에 형성되어 있는 복수의 게이트 라인; 상기 게이트 라인과 교차하는 복수의 데이터 라인; 상기 게이트 라인 및 데이터 라인에 의해 정의되는 단위화소영역마다 배치되며 게이트 전극, 반도체층 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 상기 게이트 전극 및 게이트 라인을 보호하며 상기 기판 상에 형성되는 제 1 보호층; 상기 소스 전극, 드레인 전극 및 데이터 라인을 보호하며 상기 제 1 보호층 상에 형성되는 제 2 보호층; 상기 제 2 보호층 상에 형성되며 표면을 평탄화시키는 제 3 보호층; 상기 제 3 보호층 상에 형성되며 상기 제 2 보호층 및 제 3 보호층을 통해 상기 드레인 전극을 노출시키는 제 1 컨택홀을 통해 상기 드레인 전극과 연결되는 화소전극; 상기 제 3 보호층 상에 형성되며 서로 적층되어 있는 센싱라인 제 1층 및 센싱라인 제 2층을 포함하는 센싱라인; 상기 센싱라인 및 화소전극을 보호하면서 상기 제 3 보호층 상에 형성되는 제 4 보호층; 및 상기 제 4 보호층 상에 형성되면서 상기 제 4 보호층을 통해 형성되는 제 2 컨택홀을 통해 상기 센싱라인과 연결되는 공통전극을 포함하는 것을 특징으로 한다.

또한, 본 발명의 일 측면에 따른 디스플레이 장치는 상기 기판 상의 비표시영역에 형성되어 있는 게이트 패드 제 1층 및 상기 비표시영역의 상기 제 2 보호층 상에 형성되며 적층되어 있는 데이터 패드 제 1 층, 데이터 패드 제 2 층을 더 포함하는 것을 특징으로 한다.

또한, 본 발명의 일 측면에 따른 디스플레이 장치는 상기 기판 상의 비표시영역에 형성되어 있는 게이트 패드 제 1층 및 상기 비표시영역의 상기 제 2 보호층 상에 형성되며 서로 차례로 적층되어 있는 데이터 패드 제 1 층, 데이터 패드 제 2 층 및 데이터 패드 제 3층을 더 포함하는 것을 특징으로 한다.

또한, 본 발명의 일 측면에 따른 디스플레이 장치는 상기 제 1 보호층, 제 2 보호층, 제 3 보호층 및 제 4 보호층을 통해 형성되어 있는 제 3 컨택홀을 통해 상기 게이트 패드 제 1층과 연결되는 게이트 패드 제 2 층을 더 포함하는 것을 특징으로 한다.

또한, 본 발명의 일 측면에 따른 디스플레이 장치는 상기 제 2 보호층, 제 3 보호층 및 제 4 보호층을 통해 상기 제 4 컨택홀을 통해 상기 데이터 패드 제 3층과 연결되어 있는 데이터 패드 제 4층을 더 포함하는 것을 특징으로 한다.

또한, 본 발명의 일 측면에 따른 디스플레이 장치는 상기 데이터 전극과 상기 데이터 패드 제 1 층은 동일한 물질로 구성되는 것을 특징으로 한다.

또한, 본 발명의 일 측면에 따른 디스플레이 장치는 상기 화소전극과 상기 센싱라인 제 1층 및 상기 데이터 패드 제 2층은 동일한 물질로 구성되는 것을 특징으로 한다.

또한, 본 발명의 일 측면에 따른 디스플레이 장치는 상기 센싱라인 제 2층 과 상기 데이터 패드 제 3층은 동일한 물질로 구성되는 것을 특징으로 한다.

한편, 본 발명의 일 측면에 따른 디스플레이 제조방법은 표시영역과 비표시영역을 포함하는 기판을 준비하는 단계; 상기 기판 상에 게이트 전극과 게이트 패드 제 1층을 형성하는 단계; 상기 게이트 전극 및 게이트 패드 제 1층을 보호하는 제 1 보호층을 형성하는 단계; 상기 제 1 보호층 상에 스위칭 소자의 채널을 구성하는 액티브층을 형성하는 단계; 상기 액티브층의 양단에서 서로 대응하는 소스 전극 및 드레인 전극과, 데이터 라인과 데이터 패드 제 1층을 상기 제 1 보호층 상에 형성하는 단계; 상기 소스전극, 드레인 전극, 데이터 라인 및 데이터 패드 제 1층을 보호하는 제 2 보호층을 형성하는 단계; 상기 제 2 보호층 상에 상기 기판의 표면을 평탄화시키는 제 3 보호층을 형성하는 단계; 상기 제 2 보호층 및 제 3 보호층을 통해 상기 드레인 전극을 노출시키는 제 1 컨택홀과, 상기 2 보호층 및 제 3 보호층을 통해 상기 데이터 패드 제 1층을 노출시키는 제 4 컨택홀을 형성하는 단계;상기 제 3 보호층 상에 상기 드레인 전극과 연결되는 화소전극과, 센싱라인 과 상기 데이터 패드 제 1층 상에 형성되는 데이터 패드 제 2층을 형성하는 단계; 상기 센싱라인 제 1층 상에 센싱라인 제 2층과, 상기 데이터 패드 제 2층 상에 데이터 패드 제 3층을 형성하는 단계; 상기 제 3 보호층 상에 제 4 보호층을 형성하는 단계; 상기 제 4 보호층을 통해 상기 센싱라인 제 2층을 노출시키는 제 2 컨택홀과, 상기 게이트 패드 제 1층을 노출시키는 제 3 컨택홀을 형성하는 단계; 상기 제 4 보호층 상에 상기 센싱라인 제 2층과 연결되며 상기 화소전극과 횡전계를 형성하는 공통전극과 상기 게이트 패드 제 1층과 연결되는 게이트 패드 제 2층과, 상기 데이터 패드 제 3층과 연결되는 데이터 패드 제 4층을 형성하는 단계를 포함하는 것을 특징으로 한다.

또한, 본 발명의 일 측면에 따른 디스플레이 제조방법은 상기 화소전극과 센싱전극 제 1층과 데이터 패드 제 2층은 동일물질로 동시에 형성되는 것을 특징으로 한다.

또한, 본 발명의 일 측면에 따른 디스플레이 제조방법은 상기 센싱전극 제 2층과 상기 데이터 패드 제 3층은 동일물질로 구성되는 것을 특징으로 한다.

또한, 본 발명의 일 측면에 따른 디스플레이 제조방법은 상기 터치전극과 공통전극과 게이트 패드 제 2층과 데이터 패드 제 4층은 동일 물질로 동시에 형성되는 것을 특징으로 한다.

또한, 본 발명의 일 측면에 따른 디스플레이 제조방법은 상기 제 3 보호층 상에 상기 드레인 전극과 연결되는 화소전극과, 센싱라인과 상기 데이터 패드 제 1층 상에 형성되는 데이터 패드 제 2층을 형성하는 단계는 상기 제 3 보호층 상에 투명전극층을 형성하는 단계; 상기 투명전극을 패터닝하여 화소전극과 센싱라인 제 1층과 상기 데이터 패드 제 1층 상에 형성되는 데이터 패드 제 2층을 형성하는 단계; 상기 센싱라인 제 1층 상에 불투명의 도전물질로 구성되는 센싱라인 제 2층을 형성하는 단계를 포함하는 것을 특징으로 한다.

또한, 본 발명의 일 측면에 따른 디스플레이 제조방법은 상기 제 3 보호층 상에 상기 드레인 전극과 연결되는 화소전극과, 센싱라인과 상기 데이터 패드 제 1층 상에 형성되는 데이터 패드 제 2층을 형성하는 단계는 상기 제 3 보호층 상에 투명전극층을 형성하는 단계; 상기 투명전극층 상에 도전물질층을 형성하는 단계; 상기 투명전극층 및 도전물질층을 하프톤 마스크를 적용한 하나의 마스크 공정으로 센싱라인 제 1층과 센싱라인 제 2층을 포함하는 센싱라인과, 투명전극층의 단일층으로 구성되는 화소전극과 데이터 패드 제 1층 상에 형성되며 투명전극층으로 구성되는 데이터 패드 제 2층과 도전물질층으로 구성되는 데이터 패드 제 3층을 형성하는 단계를 포함하는 것을 특징으로 한다.

또한, 본 발명의 일 측면에 따른 디스플레이 제조방법은 상기 제 3 보호층 상에 상기 드레인 전극과 연결되는 화소전극과, 센싱라인과 상기 데이터 패드 제 1층 상에 형성되는 데이터 패드 제 2층을 형성하는 단계는 상기 제 3 보호층 상에 투명전극층을 형성하는 단계; 상기 투명전극층 상에 도전물질층을 형성하는 단계; 상기 투명전극층 및 도전물질층을 하프톤 마스크를 적용한 하나의 마스크 공정으로 센싱라인 제 1층과 센싱라인 제 2층을 포함하는 센싱라인과, 투명전극층의 단일층으로 구성되는 화소전극과 데이터 패드 제 1층 상에 형성되며 투명전극층으로 구성되는 데이터 패드 제 2층을 형성하는 단계를 포함하는 것을 특징으로 한다.

이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.

본 발명은 공통 전극을 사용자의 터치를 센싱하기 위한 센싱 전극으로 활용함으로써, 종래와 같이, 디스플레이 패널 상면에 별도의 터치 스크린을 구성할 필요가 없어, 두께가 감소하고, 제조 공정도 단순화되며, 제조 단가도 감소되는 효과가 있다.

더불어 본 발명은 센싱라인이 내장된 표시소자를 제조함에 있어 패드부가 식각 가스에 노출되어 표면 거칠기가 나빠져 컨택 불량이 발생하는 문제를 방지할 수 있다.

도 1은 종래의 액정표시장치의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치용 기판의 개략적인 평면도이다.
도 3은 본 발명의 다른 실시예에 따른 액정표시장치용 하부 기판의 개략적인 평면도이다.
도 4는 본 발명의 제1 실시예에 따른 디스플레이 장치의 단면도이다.
도 5는 본 발명의 제2 실시예에 따른 디스플레이 장치의 단면도이다.
도 6a~6i는 본 발명의 제 1 실시에에 따른 디스플레이 장치의 제조방법을 나타낸 공정 단면도이다.
도 7a 내지 도 7c는 본 발명의 제1 실시예에 따른 디스플레이 장치에서 언더컷 발생 현상을 보여주는 단면도이다.

본 명세서에서 기술되는 "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.

본 명세서에서 기술되는 "제1" 및 "제2" 등의 수식어는 해당하는 구성들의 순서를 의미하는 것이 아니라 해당하는 구성들을 서로 구분하기 위한 것이다.

이하, 도면을 참조로 본 발명의 실시예에 대해서 상세히 설명하기로 한다.

도 2는 본 발명의 일 실시예에 따른 디스플레이 장치용 기판의 개략적인 평면도이다. 참고로, 도 2에서 화살표로 인출하여 도시한 확대도는 센싱 라인(600)과 공통 전극(700)이 전기적으로 연결되는 화소 영역을 보여주기 위한 것이다.

도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 디스플레이 장치는, 기판(100), 게이트 라인(200), 데이터 라인(300), 박막 트랜지스터(T), 화소 전극(500), 센싱 라인(600), 공통 전극(700), 구동 직접 회로(1), 게이트 내장 회로(2), 및 터치 드라이버(3)를 포함하여 이루어진다.

상기 기판(100)은 유리 또는 투명한 플라스틱으로 이루어질 수 있다.

상기 게이트 라인(200)은 상기 기판(100) 상에서 제1 방향, 예로서 가로 방향으로 배열되어 있다. 상기 게이트 라인(200)의 일단은 게이트 내장 회로(2)에 연결되어 있고, 게이트 내장 회로(2)는 게이트 패드 제 1층(215)를 통해 구동 직접 회로(1)에 연결되어 있어, 상기 구동 직접 회로(1)로부터 인가되는 게이트 신호는 상기 게이트 패드 제 1층(215) 및 게이트 내장 회로(2)를 거쳐 상기 게이트 라인(200)으로 전달된다.

상기 데이터 라인(300)은 상기 기판(100) 상에서 상기 제1 방향과 상이한 제2 방향, 예로서 세로 방향으로 배열되어 있다. 이와 같이, 상기 게이트 라인(200)과 데이터 라인(300)이 서로 교차 배열되어 복수 개의 단위 화소 영역을 정의한다. 상기 데이터 라인(300)의 일단은 데이터 패드(315)를 통해 구동 직접 회로(1)에 연결되어 있다. 따라서, 상기 구동 직접 회로(1)로부터 인가되는 데이터 신호는 상기 데이터 패드(315)를 거쳐 상기 데이터 라인(300)으로 전달된다. 상기 데이터 라인(300)은 곧은 직선 형태로 배열된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 지그재그 형태와 같이 굽은 직선 형태로 배열될 수도 있다.

상기 박막 트랜지스터(T)는 스위칭 소자로서 상기 복수 개의 화소 영역 각각에 형성되어 있다. 구체적으로 도시하지는 않았지만, 상기 박막 트랜지스터는 상기 게이트 라인(200)과 연결되는 게이트 전극, 전자가 이동하는 채널로 기능하는 반도체층, 상기 데이터 라인(300)과 연결되는 소스 전극, 및 상기 소스 전극과 마주하도록 형성되는 드레인 전극을 포함하여 이루어진다. 이와 같은 박막 트랜지스터(T)는 탑 게이트(Top gate) 구조 또는 바텀 게이트(Bottom gate) 구조 등과 같이 당업계에 공지된 다양한 형태로 변경형성될 수 있다.

상기 화소 전극(500)은 상기 복수 개의 화소 영역 각각에 패턴 형성되어 있다. 이와 같은 화소 전극(500)은 상기 박막 트랜지스터(T)의 드레인 전극과 연결되어 있다.

상기 센싱 라인(600)은 상기 공통 전극(700)과 연결되어 있어, 상기 공통 전극(700)에 의해서 센싱되는 사용자의 터치 신호를 상기 터치 드라이버(3)로 전달하는 역할을 한다. 이와 같은 사용자의 터치 신호 전달을 위해서, 복수 개의 센싱 라인(600)이 복수 개의 공통 전극(700)과 쌍을 이루면서 서로 연결되어 있다. 즉, 복수 개의 센싱 라인(600) 각각은 복수 개의 공통 전극(700)과 일 대 일로 연결되어 있다.

상기 센싱 라인(600)으로 인해서 광투과율이 감소하는 것을 방지하기 위해서, 상기 센싱 라인(600)은 상기 데이터 라인(300)과 오버랩되도록 형성된다.

일 실시예에 있어서, 상기 센싱 라인(600)은 상기 박막 트랜지스터(T) 영역으로 돌출된 콘택부(600a)를 포함함으로써, 상기 콘택부(600a)를 통해서 상기 공통 전극(700)과 연결될 수 있다. 상기 박막 트랜지스터(T) 영역은 화상이 표시되지 않는 영역으로서 상기 데이터 라인(300) 보다는 그 폭이 넓다. 따라서, 상기 데이터 라인(300)과 오버랩되는 센싱 라인(600)에서부터 상기 박막 트랜지스터(T) 영역으로 돌출되는 콘택부(600a)를 형성하고 이와 같은 콘택부(600a)를 상기 공통 전극(700)과 연결할 경우, 광투과율은 감소하지 않으면서 상기 센싱 라인(600)과 상기 공통 전극(700) 사이의 보다 신뢰성 있는 연결이 가능하다. 즉, 상기 센싱 라인(600)과 상기 공통 전극(700)은 소정의 콘택홀을 통해서 서로 연결되므로, 양자 사이의 신뢰성 있는 연결을 위해서는 상기 센싱 라인(600)의 폭이 소정 범위 이상인 것이 바람직하며, 따라서, 상기 데이터 라인(300)의 폭보다 큰 폭을 갖도록 상기 콘택부(600a)를 형성함으로써, 상기 센싱 라인(600)과 상기 공통 전극(700) 사이를 보다 신뢰성 있게 연결할 수 있다.

다른 실시예에 있어서, 상기 센싱 라인(600)은 콘택부(600a)를 포함하지 않고 센싱 라인(600) 중 적어도 일부가 상기 공통 전극(700)과 전기적으로 연결될 수있다.

이하의 실시예들에서는 설명의 편의를 위해, 센싱 라인(600)이 콘택부(600a)를 포함하고, 콘택부(600a)를 통해 공통 전극(700)과 전기적으로 연결되는 것으로 가정하여 설명하기로 한다.

상기 공통 전극(700)은 사용자의 터치 위치를 감지하는 터치 전극의 역할을 한다. 또한, 액정 표시 장치의 경우 상기 공통 전극(700)은 상기 화소 전극(500)과 함께 전계를 형성시켜 액정을 구동시키는 역할을 한다. 즉, 상기 공통 전극(700)은 상기 화소 전극(500)과 함께 프린지 필드(fringe field)를 형성할 수 있으며, 이를 위해서 상기 공통 전극(700)에는 복수 개의 슬릿(710)이 형성된다. 따라서, 상기 슬릿(710)을 통해서 상기 화소 전극(500)과 상기 공통 전극(700) 사이에 프린지 필드(fringe field)가 형성되고, 이와 같은 프린지 필드에 의해서 액정의 배향방향이 조절될 수 있다. 즉, 프린지 필드 스위칭 모드(fringe field switching mode) 액정표시장치가 구현될 수 있다.

또한, 상기 공통 전극(700)이 사용자의 터치 위치를 감지하는 터치 전극(또는 센싱전극)으로 기능할 수 있도록, 복수 개의 공통 전극(700)이 상기 기판(100) 상에서 서로 소정 거리를 두고 이격되어 있다. 상기 복수 개의 공통 전극(700) 각각은 하나 이상의 화소 영역에 대응하는 크기, 특히, 사용자의 터치 면적을 고려하여 상기 복수 개의 화소 영역 중 상호 이웃한 둘 이상의 화소 영역에 대응하는 크기로 형성된다.

상기 구동 직접 회로(1)는 타이밍 컨트롤러(미도시)로부터 게이트 제어 신호를 전달받은 후, 상기 게이트 패드 제 1층(215) 및 게이트 내장 회로(2)를 통해 상기 게이트 라인(200)으로 게이트 신호를 인가한다.

또한, 상기 구동 직접 회로(1)는 타이밍 컨트롤러(미도시)로부터 데이터 제어신호를 전달받은 후, 상기 데이터 패드(315)를 통해 상기 데이터 라인(300)으로 데이터 신호를 인가한다.

게이트 내장 회로(2)는 구동 직접 회로(1)로부터 전달되는 게이트 신호를 게이트 라인(200)에 인가하는 것으로서, 이러한 게이트 내장 회로(2)는 각 화소의 트랜지스터 제조 공정과 함께 형성되는 CIP(Gate In Panel) 방식에 의해 기판(100)의 좌측 및/또는 우측 비표시 영역에 형성될 수 있다. 다른 실시예에 있어서, 상기 게이트 내장 회로(2)는 TCP(Tape Carrier Package) 또는 COF(Chip On Film)의 구조로 이루어질 수도 있고, 기판(100) 상에 실장되는 COG(Chip On Glass) 구조로 이루어질 수도 있다.

상기 터치 드라이버(3)는 상기 센싱 라인(600)과 연결되어 있어 상기 센싱 라인(600)으로부터 사용자의 터치 신호를 전달받는다. 상기 터치 드라이버(3)는 사용자의 터치에 의해 변경되는 커패시턴스의 변화를 센싱하여 사용자의 터치 여부 및 터치 위치를 검출한다.

도 3은 본 발명의 다른 실시예에 따른 액정표시장치용 하부 기판의 개략적인 평면도로서, 이는 센싱 라인(600)의 구성이 변경된 것을 제외하고, 전술한 도 2에 따른 디스플레이 장치와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하 동일한 구성에 대한 반복 설명은 생략하기로 한다.

도 3에서 알 수 있듯이, 본 발명의 다른 실시예에 따르면, 복수 개의 센싱 라인(600) 각각이 복수 개의 공통 전극(700)과 일 대 일로 연결되어 있으며, 특히, 복수 개의 센싱 라인(600)들이 화상이 표시되는 디스플레이 영역에서 서로 동일한 길이로 배열되어 있다.

전술한 도 2의 디스플레이 장치에 따르면, 센싱 라인(600)의 일단은 구동 직접 회로(1)를 통해 상기 터치 드라이버(3)와 연결되고 센싱 라인(600)의 타단은 콘택부(600a)와 연결되어 있다. 즉, 도 2에 따르면, 센싱 라인(600)이 공통 전극(700)과 연결되는 콘택부(600a)까지만 연장되어 있고, 그에 따라, 첫 번째 행에 배열되는 공통 전극(700)과 연결되는 센싱 라인(600)의 길이가 두 번째 행에 배열되는 공통 전극(700)과 연결되는 센싱 라인(600)의 길이보다 길게 형성된다.

그에 반하여, 도 3의 디스플레이 장치에 따르면, 센싱 라인(600)의 일단은 상기 구동 직접 회로(1)를 통해 터치 드라이버(3)와 연결되고 센싱 라인(600)의 타단은 첫 번째 행에 배열되는 공통 전극(700)의 상단까지 연장되어 있다. 따라서, 도 3에 따르면, 첫 번째 행에 배열되는 공통 전극(700)과 연결되는 센싱 라인(600)의 길이와 두 번째 행에 배열되는 공통 전극(700)과 연결되는 센싱 라인(600)의 길이가 디스플레이 영역 내에서 서로 동일하게 형성된다.

도 3과 같이 복수 개의 센싱 라인(600)을 디스플레이 영역에서 서로 동일한 길이로 형성하는 경우는 도 2와 같이 복수 개의 센싱 라인(600)을 디스플레이 영역에서 서로 상이한 길이로 형성하는 경우에 비하여 센싱 라인(600)의 패턴 일관성이 증가되어 시인성(visibility)이 향상될 수 있다.

이하에서는 단면구조를 통해서 본 발명의 실시예들에 따른 디스플레이 장치에 대해서 보다 상세히 설명하기로 한다.

제1 실시예

도 4는 본 발명의 제1 실시예에 따른 디스플레이 장치의 단면도로서, 이는 도 2의 A-A라인 및 B-B라인, 및 C-C라인의 단면을 도시한 것이다. 도 2의 A-A라인은 박막 트랜지스터 영역을 보여주는 것이고, 도 2의 B-B라인은 게이트 패드 영역을 보여주는 것이고, 도 2의 C-C라인은 데이터 패드 영역을 보여주는 것이다.

도 4에서 알 수 있듯이, 기판(100) 상에는 게이트 전극(210) 및 게이트 패드 제 1층(215)가 패턴 형성되어 있다. 상기 게이트 전극(210)은 박막 트랜지스터 영역에 형성되어 있고, 상기 게이트 패드 제 1층(215)은 게이트 패드 영역에 형성되어 있다. 상기 게이트 전극(210)은 전술한 게이트 라인(200)에서 돌출되어 형성될 수 있고, 상기 게이트 패드 제 1층(215)는 게이트 내장 회로(2)를 통해 전술한 게이트 라인(200)의 일단에 연결되어 있다.

상기 게이트 전극(210) 및 게이트 패드 제 1층(215) 상에는 게이트 절연막(220)이 형성되어 있다. 상기 게이트 절연막(220)은 제3 콘택홀(CH3) 영역을 제외하고 기판 전체면 상에 형성되어 있다. 상기 게이트 절연층(220)은 게이트 전극(210) 및 게이트 패드 제 1층(215)를 절연하면서 보호하는 제 1 보호층으로서 작용한다.

상기 게이트 절연막(220) 상에는 반도체층(230) 및 데이터 패드 제 1층, 2층 및 제 3층(315a,315b,315c)가 패턴 형성되어 있다. 상기 반도체층(230)은 박막 트랜지스터 영역에 형성되어 있으며, 실리계콘 반도체물질 또는 산화물 반도체물질로 이루어질 수 있다. 상기 반도체층(230)의 박막트랜지스터의 채널 역할을 하는 것으로 액티브층이라고도 한다. 상기 데이터 패드 제 1층, 제2층 및 제 3층(315a,315b,315c)은 데이터 패드 영역에 형성되어 있으며, 전술한 데이터 라인(300)의 일단에 연결되어 있다.

상기 반도체층(230) 상에는 소스 전극(310) 및 드레인 전극(320)이 패턴 형성되어 있다. 상기 소스 전극(310) 및 드레인 전극(320)은 박막 트랜지스터 영역에 형성되어 있다. 상기 소스 전극(310)은 데이터 라인(300)과 연결되어 있고, 상기 드레인 전극(320)은 상기 소스 전극(310)과 마주하면서 상기 소스 전극(310)과 이격되어 있다.

데이터 패드 영역에 형성되어 있는 데이터 패드는 복수의 층으로 구성된다. 즉, 데이터 패드 제 1층(315a)은 데이터 라인을 형성하는 금속물질과 동일한 물질층으로 구성된다. 상기 데이터 패드 제 1층(315a)에 적층되어 있는 데이터 패드 제 2층(315b)는 화소전극을 구성하는 물질과 동일한 물질로 구성되며 데이터 패드 제 3층(315c)은 센싱전극을 구성하는 금속물질과 동일한 물질로 구성된다.

상기 데이터 패드 제 2층(315b) 및 데이터 패드 제 3층(315c)은 화소전극(500)과 드레인 전극(320)을 연결하는 제 1 컨태홀(CH1)을 형성하는 과정에서 데이터 패드 제 1층(315a)의 표면이 손상되어 거칠기가 나빠지는데, 이로 인해 접촉불량이 발생하는 것을 방지해주는 기능을 한다.

본 실시 예에서는 상기 데이터 패드 제 1층(315a)상에 데이터 패드 제 2층(315b) 및 데이터 패드 제 3층(315c)이 차례로 적층된 구조를 예시하고 있으나 이에 한정하지 않고, 경우에 따라서는 데이터 패드 제 2층(315b)만이 더 형성되는 경우도 가능하다.

본 실시 예에서, 데이터 패드 제 2층(315b)는 화소전극(500)과 동일한 투명전극물질로 구성되는데, 상기 투명전극물질은 단위화소의 광투과도 향상을 위해 매우 얇게, 예컨대, 수십 나노미터 두께로 형성되는데 이 경우에는 본 실시 예와 같이 3층 구조를 가지는 것이 바람직하다. 그렇지 않고 투명전극 물질이 충분한 두께를 가지는 경우, 예컨대 100나노미터 이상인 경우 도 5에 도시된 바와 같이 2중층 구조일 수도 있다.

상기 데이터 패드 제 3층(315c) 상에는 제 4 컨택홀(CH4)을 통해 데이터 패드 제 4층(760)이 형성되어 있다. 상기 데이터 패드 제 4층(760)은 데이터 드라이브 IC와 직접 접촉하는 외부 전극으로서 공통전극을 형성하는 금속물질로 구성된다.

상기 데이터 라인(300), 소스 전극(310), 및 드레인 전극(320) 상에는 제3 보호층(410)이 형성되어 있다. 상기 제2 보호층(410)은 박막 트랜지스터 영역에서 제1 콘택홀(CH1) 영역을 제외한 영역에 형성되고, 게이트 패드 제 1층(215)가 형성되어 있는 게이트 패드 영역 및 데이터 패드 제 1,2,3층(315a,315b,315c)가 형성되어 있는 데이터 패드 영역에는 형성되어 있지 않다. 상기 제2 보호층(410)은 실리콘 질화물 또는 실리콘 산화물과 같은 무기절연물로 이루어질 수 있다.

상기 제2 보호층(410) 상에는 제3 보호층(420)이 형성되어 있다. 상기 제3 보호층(420)은 박막 트랜지스터 영역에는 형성되지만, 게이트 패드 영역 및 데이터 패드 영역에는 게이트 패드 및 데이터 패드의 노출을 위해 형성되지 않을 수 있다. 상기 제3 보호층(420)은 PAC(photo active compound)를 포함하는 아크릴계 수지와 같은 유기절연물로 이루어질 수 있다. 상기 제32 보호층(420)은 상기 제1 보호층(410)보다 두꺼운 두께로 형성되어 기판을 평탄화시키는 역할을 수행할 수 있다.

상기 제3 보호층(420) 상에는 화소 전극(500)이 패턴 형성되어 있다. 상기 화소 전극(500)은 박막 트랜지스터 영역에 형성되어 있다. 상기 화소 전극(500)은 제1 콘택홀(CH1)을 통해서 상기 드레인 전극(320)과 연결된다. 상기 제1 콘택홀(CH1)은 상기 제2 보호층(410) 및 제3 보호층(420)에 각각 형성된 홀의 조합으로 이루어진다.

또한, 상기 제 3 보호층(420) 상에는 센싱라인(600)이 더 형성되어 있다. 상기 센싱라인(600)은 복수의 층으로 구성된다. 즉, 상기 센싱라인(600)은 하부층인 센싱라인 제 1층(600x)과 상기 센싱라인 제 1층(600x)상에 형성되어 있는 센싱라인 제 2층(600y)으로 구성된다. 상기 센싱라인 제 1층(600x)는 상기 화소전극(500)과 동일한 물질로 구성된다. 예컨대, 상기 화소전극(500) 및 센싱라인 제 1층(600x)은 인듐-틴-옥사이드(ITO)나 인듐-징크-옥사이드(IZO)등의 투명전극물질일 수 있다.

상기 센싱라인 제 2층(600y)는 도전성이 높은 금속물질일 수 있다. 예를 들어,몰리브덴 합금(MoTi)일 수 있다.

몰리브덴 합금 단층을 사용하여 센싱라인(600)을 구성하는 경우, 몰리브덴 합금이 유기물질층으로 구성되는 제 3 보호층(420)과 접착력이 좋지 못한 문제점이 있는데, 본 실시 예와 같이, 유기물질층과 접착력이 좋은 투명전극물질을 센싱라인 제 1층(600x)사용함으로써 센싱라인(600)이 제 3 보호층(420)상에 잘 접착되게 할 수 있다. 그러므로 본 실시 예의 센싱라인(600)은 유기물질로 구성되는 제 3 보호층(420)과 접착력이 좋은 투명전극물질로 구성되는 센싱라인 제 1층(600x)과 도전성이 좋은 금속물질로 구성되는 센싱라인 제 2층(600y)으로 구성되는 것을 특징으로 한다.

상기 화소 전극(500) 상에는 제4 보호층(430)이 형성되어 있다. 상기 제4 보호층(430)은 제 2 컨택홀(CH2),제3 콘택홀(CH3) 및 제4 콘택홀(CH4) 영역을 제외하고 기판 전체면 상에 형성되어 있다. 상기 제4 보호층(430)은 실리콘 질화물 또는 실리콘 산화물과 같은 무기절연물로 이루어질 수 있다.

상기 제4 보호층(430) 상에는 공통 전극(700), 게이트 패드 제2층(750), 및 데이터 패드 전극 제 4층(760)이 패턴 형성되어 있다. 상기 공통 전극(700)은 박막 트랜지스터 영역에 형성되고, 상기 게이트 패드 제2층(750)은 게이트 패드 영역에 형성되고, 상기 데이터 패드 제 4층(760)은 데이터 패드 영역에 형성된다.

상기 공통 전극(700), 게이트 패드 제 2층(750), 및 데이터 패드 제 4층(760)은 동일한 공정에 의해서 동일한 물질을 이용하여 동일한 층에 형성된다.

상기 공통 전극(700)은 그 내부에 복수 개의 슬릿(710)이 구비되도록 패턴 형성되어 있다. 이와 같은 공통 전극(700)은 상기 제4 보호층(440)에 구비된 제2 콘택홀(CH2)을 통해서 상기 센싱 라인(600)의 콘택부(600a)와 연결되어 있다.

상기 게이트 패드 제 2층(750)은 상기 게이트 절연막(220),제 2 보호층(410),제3 보호층(420), 및 제4 보호층(430)에 각각 형성된 홀들의 조합으로 이루어진 제3 콘택홀(CH3)을 통해서 상기 게이트 패드 제 1층(215)와 연결된다.

상기 데이터 패드 제 4층(760)은 상기 제3 보호층(420) 및 제4 보호층(430)에 각각 형성된 홀들의 조합으로 이루어진 제4 콘택홀(CH4)을 통해서 상기 데이터 패드 제 1층(315)와 연결된다.

도 6a 내지 도 6i는 본 발명의 제1 실시예에 따른 디스플레이 장치용 기판의 개략적인 제조 공정 단면도로서, 이는 도 4에 도시한 디스플레이 장치용 기판을 제조하는 공정에 관한 것이다.

우선, 도 6a에서 알 수 있듯이, 기판(100) 상에 게이트 전극(210) 및 게이트 패드 제 1층(215)를 패턴 형성한다. 상기 게이트 전극(210)은 박막 트랜지스터 영역에 형성하고, 상기 게이트 패드 제 1층(215)는 게이트 패드 영역에 형성한다.

상기 게이트 전극(210) 및 게이트 패드 제 1층(215)는 상기 기판(100) 상에 스퍼터링(Sputtering) 법에 의해 박막층을 증착한 후, 포토 레지스트 도포, 노광, 현상, 식각 및 스트립과 같은 일련의 마스크 공정을 통해 패턴 형성할 수 있다. 이하에서 설명하는 구성들의 패턴 형성 공정도 이와 같은 박막층의 증착 및 일련의 마스크 공정을 통해 수행할 수 있다.

다음, 도 6b 및 6c에서 알 수 있듯이, 상기 게이트 전극(210) 및 게이트 패드 제 1층(215) 상에 게이트 절연막(220)을 형성하고, 도 6c와 같이 상기 게이트 절연막(220) 상에 반도체층(230)을 패턴 형성한다. 상기 게이트 절연막(220)은 PECVD법(Plasma Enhanced Chemical Vapor Deposition)에 의해 기판 전체면 상에 형성하고, 상기 반도체층(230)은 박막 트랜지스터 영역에 형성한다.

다음, 도 6d에서 알 수 있듯이, 상기 반도체층(230) 상에 데이터 라인(300)과 연결되는 소스 전극(310) 및 드레인 전극(320)을 패턴 형성함과 더불어 상기 게이트 절연막(220) 상에 데이터 패드 제 1층(315a)을 패턴 형성한다.

상기 소스 전극(310) 및 드레인 전극(320)은 박막 트랜지스터 영역에 형성하고, 상기 데이터 패드 제 1층(315a)은 데이터 패드 영역에 형성한다.

다음, 도 6e에서 알 수 있듯이, 상기 데이터 라인(300), 데이터 패드(315), 소스 전극(310) 및 드레인 전극(320) 상에 제2 보호층(410)을 형성하고, 상기 제2 보호층(410) 상에 제3 보호층(420)을 패턴 형성한다.

상기 제2 보호층(410)은 PECVD법에 의해 기판 전체면 상에 형성한다.

상기 제3 보호층(420)은 박막 트랜지스터 영역에 형성한다. 구체적으로, 상기 제3 보호층(420)을 형성하기 위해, 먼저 기판의 전체면 상에 PAC(photo active compound)를 포함하는 유기절연물을 도포한다. 이후, 상기 제2 및 제3 보호층(410, 420)은 노광 및 현상 공정에 의해서 패터닝된다. 즉, 상기 제2 및 제3 보호층(410, 420)은 드레인 전극(320)을 노출시키는 제1 콘택홀(CH1) 및 데이터 패드 제 1 층(315a)을 노출시키는 제 4 컨택홀(CH4)을 구성하는 홀을 구비하도록 패터닝된다.

다음, 도 6e에서 알 수 있듯이, 드레인 전극(320)을 외부로 노출시키는 제1 콘택홀(CH1)을 완성한다. 이러한 제1 콘택홀(CH1)에 의해서 드레인 전극(320)이 외부로 노출되게 된다. 이 과정에서 제 4 컨택홀(CH4) 내에 형성되어 있는 데이터 패드 제 1 층(315a)의 표면이 건식각 공정에 노출되어 일부 손상됨으로써 표면 거칠기가 나빠진다.

다음, 도 6f에서 알 수 있듯이, 상기 제3 보호층(420) 상에 화소 전극(500)을 패턴 형성한다. 상기 화소 전극(500)은 박막 트랜지스터 영역에서 상기 제1 콘택홀(CH1)을 통해서 상기 드레인 전극(320)과 연결되도록 패턴 형성한다.

이때, 데이터 패드 영역에는 데이터 패드 제 1층(315a)상에 화소전극을 형성하는 전극물질로 데이터 패드 제 2층(315b)를 더 형성한다. 상기 데이터 패드 제 2층(315b)는 표면이 일부 손상되어 거칠기가 나빠진 상기 데이터 패드 제 1층(315a)상에 형성되어 데이터 패드 제 1층(315a)의 표면을 가린다.

또한, 상기 화소전극(500)이 형성되는 단계에서, 센싱라인 제 1층(600x)도 함께 형성된다.

다음, 도 6g에서 알 수 있듯이, 상기 센싱라인 제 1 층(600x)상에 센싱라인 제 2층(600y)과 데이터 패드 제 2층(315b) 상에 데이터 패드 제 3층(315c)를 더 형성한다. 상기 센싱라인 제 2층(600y)과 데이터 패드 제 3층(315c)은 몰리브덴 또는 몰리브덴 합금 등으로 구성되는 불투명의 도전성 금속층으로써 센싱라인의 도전성을 향상시킨다. 특히, 상기 센싱라인 제 2층(600y)가 몰리브덴 또는 몰리브덴 합금으로 형성되는 경우, 상기 센싱라인 제 2층(600y)이 직접 유기절연층인 제 3 보호층(430) 상에 형성되면 두 층간의 물리적 성질의 차이로 인해 센싱라인 제 2층(600y)가 제 3 보호층(430)상에 잘 형성되지 않는 문제점을 개선할 수 있다.

즉, 제 3 보호층(430)상에 투명전극물질로 구성되는 화소전극 물질은 용이하게 증착되고 화소전극 물질층 상에 몰리브덴 또는 몰리브덴 합금으로 구성되는 센싱라인 제 2층(600y) 물질은 잘 증착되는 성질을 이용해 본 실시 예의 센싱라인(600)은 2중층 구조를 가진다.

다음, 도 6h에서 알 수 있듯이, 상기 화소 전극(500)과 센싱라인(600) 상에 제4 보호층(430)을 형성한다. 상기 제 4 보호층(430)은 PECVD법에 의해 무기막질을 기판 전체면 상에 형성된다. 상기 제 4 보호층(430)은 센싱라인(600)을 노출시키는 제 2 컨택홀(CH2)과 게이트 패드 제 1층(215)을 노출시키는 제 3 컨택홀(CH3)과 데이터 패드 제 3층(315c)을 노출시키는 제 4 컨택홀(CH4)을 포함한다.

다음, 도 6h에서 알 수 있듯이, 상기 센싱 라인(600) 상에 제4 보호층(440)을 형성한 후, 제2 콘택홀(CH2), 제3 콘택홀(CH3), 및 제4 콘택홀(CH4)을 형성한다.

다음, 도 6i에서 알 수 있듯이, 상기 제4 보호층(430) 상에 공통 전극(700), 게이트 패드 제 2층(750), 및 데이터 패드 제 4층(760)을 패턴 형성한다.

상기 공통 전극(700)은 박막 트랜지스터 영역에서 그 내부에 복수 개의 슬릿(710)이 구비되도록 패턴 형성하며, 특히, 상기 제2 콘택홀(CH2)을 통해서 상기 센싱 라인(600)의 콘택부(600a)와 연결되도록 패턴 형성한다.

상기 게이트 패드 제 2층(750)은 게이트 패드 영역에서 상기 제3 콘택홀(CH3)을 통해서 상기 게이트 패드 제 1층(215)와 연결되도록 패턴 형성한다.

상기 데이터 패드 제 4층(760)은 데이터 패드 영역에서 상기 제4 콘택홀(CH4)을 통해서 상기 데이터 패드 제 3층(315c)와 연결되도록 패턴 형성한다.

이상 설명한 도 6a 내지 도 6i의 방법에 따르면, 전술한 도 6e 공정에서 드레인 전극(320)을 외부로 노출시키기 위해 제2,3 보호층(410,420)을 식각하는 과정에서 도 7a에 도시된 바와 같이 데이터 패드 제 1층(315a)의 노출로 인해 데이터 패드제 1층(315a)의 몰폴로지(Morphology) 저하가 발생할 수 있다. 이로 인해 도 7b에 도시된 바와 같이, 전술한 도 6h 공정에서 상기 제4 보호층(430)의 소정영역을 식각하여 제4 콘택홀(CH4)을 형성할 때 가스 리플로우(Gas Reflow) 현상으로 인해 언더컷(Under Cut)이 발생하게 되고, 이러한 언더컷으로 인해 도 7c에 도시된 바와 같이, 데이터 패드 제 4층(760)을 형성할 때 데이터 패드 제 4층(760)이 데이터 패드 제 1층과 연결되지 못하고 개방(Open)될 수 있는 문제점이 발생할 수 있다.

그러나 본 발명에서는 전술한 도 6e의 공정에서 드레인 전극(320)이 노출되는 제 1 컨택홀 형성과정에서 함께 노출되면서 표면 거칠기가 나빠진 데이터 패드 제 1층(315a)상에 데이터 패드 제 2층(315b) 및 데이터 패드 제 3층(315c)을 더 형성하여 표면 거칠기를 보상하기 때문에 데이터 패드 제 4 층(760)이 제 4 컨택홀(CH4)을 통해 연결될 때 단선되는 문제를 방지할 수 있다.

이상은 디스플레이 장치를 구성하는 기판 및 그 제조방법에 대해서 설명하였는데, 본 발명은 전술한 기판 및 그 제조방법을 이용할 수 있는 다양한 디스플레이 장치, 예로서, 액정 표시 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 및 유기 발광 표시 장치(Organic Light Emitting Display Device) 및 그 제조방법을 포함한다.

100:기판
220:게이트 전극
215:게이트 패드 제 1층
750:게이트 패드 제 2층
315a:데이터 패드 제 1층
315b:데이터 패드 제 2층
315c:데이터 패드 제 3층
315:데이터 패드
760:데이터 패드 제 4층
300:데이터 라인
310,320:소스, 드레인 전극
210:반도체층
220:게이트 절연층(제 1보호층)
410:제 2 보호층
430:제 3 보호층
500:화소전극
600x:센싱라인 제 1층
600y:센싱라인 제 2층
600:센싱라인
700:공통전극
710:공통전극 슬릿

Claims (15)

1. 표시영역과 상기 표시영역의 외곽인 비표시영역을 포함하는 기판;
   상기 기판 상의 상기 표시영역에 형성되고 상호 교차하는 복수의 게이트 라인과 복수의 데이터 라인;
   상기 게이트 라인 및 데이터 라인에 의해 정의되는 단위화소영역마다 배치되며 게이트 전극, 반도체층 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터;
   상기 게이트 전극 및 게이트 라인을 보호하며 상기 기판 상에 형성되는 제 1 보호층;
   상기 소스 전극, 드레인 전극 및 데이터 라인을 보호하며 상기 제 1 보호층 상에 형성되는 제 2 보호층;
   상기 제 2 보호층 상에 형성되며 표면을 평탄화시키는 제 3 보호층;
   상기 제 2 보호층 및 상기 제 3 보호층을 관통하고 상기 드레인 전극을 노출시키는 제 1 컨택홀;
   상기 제 3 보호층 상에 형성되며 상기 단위화소영역마다 배치되고 상기 제 1 컨택홀을 통해 상기 드레인 전극과 연결되는 화소전극;
   상기 제 3 보호층 상에 형성되며 상기 데이터 라인과 오버랩되고 상기 화소전극과 동일한 물질로 이루어지는 센싱라인 제 1층과, 상기 센싱라인 제 1층 상에 배치되는 센싱라인 제 2층을 포함하는 센싱라인;
   상기 센싱라인 및 상기 화소전극을 보호하면서 상기 제 3 보호층 상에 형성되는 제 4 보호층;
   상기 제 4 보호층을 관통하고 상기 센싱라인을 노출시키는 제 2 컨택홀;
   상기 제 4 보호층 상에 형성되며 상기 제 2 컨택홀을 통해 상기 센싱라인과 연결되고 단위화소마다 복수의 슬릿을 포함하는 공통전극;
   상기 기판 상의 상기 비표시영역에 형성되고 상기 게이트 라인과 동일 물질로 이루어지는 게이트 패드 제 1층;
   상기 제 1 보호층 상의 상기 비표시영역에 형성되고 상기 데이터 라인과 동일 물질로 이루어지는 데이터 패드 제 1층;
   상기 제 2 보호층 및 상기 제 3 보호층을 관통하고 상기 데이터 패드 제 1층을 노출시키는 제 4 컨택홀;
   상기 제 4 컨택홀을 통해 노출된 상기 데이터 패드 제 1층 상에 형성되고 상기 화소전극 및 상기 센싱라인 제 1층과 동일한 물질로 이루어지는 데이터 패드 제 2층; 및
   상기 제 4 보호층 상에 형성되며 상기 공통전극과 동일한 물질로 이루어지고 상기 제 4 보호층을 관통하는 홀을 통해 상기 데이터 패드 제 2층에 연결되는 데이터 패드 제 4층을 포함하는 터치전극 내장형 표시장치.
2. 삭제
3. 제 1 항에 있어서,
   상기 데이터 패드 제 2층과 상기 데이터 패드 제 4층 사이에 배치되고 상기 센싱라인 제 2층과 동일한 물질로 이루어지는 데이터 패드 제 3층을 더 포함하는 터치전극 내장형 표시장치.
4. 제 1 항에 있어서,
   상기 제 1 보호층, 상기 제 2 보호층, 상기 제 3 보호층 및 상기 제 4 보호층을 관통하는 제 3 컨택홀; 및
   상기 제 4 보호층 상에 형성되며 상기 공통전극과 동일한 물질로 이루어지고 상기 제 3 컨택홀을 통해 상기 게이트 패드 제 1층과 연결되는 게이트 패드 제 2층을 더 포함하는 터치전극 내장형 표시장치.
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 표시영역과 비표시영역을 포함하는 기판을 준비하는 단계;
   상기 기판 상에 상기 표시영역에 배치되는 게이트 전극과 게이트 라인, 및 상기 비표시영역에 배치되는 게이트 패드 제 1층을 형성하는 단계;
   상기 기판 상에 상기 게이트 전극 및 상기 게이트 패드 제 1층을 보호하는 제 1 보호층을 형성하는 단계;
   상기 제 1 보호층 상에 스위칭 소자의 채널을 구성하고 상기 게이트 전극의 적어도 일부와 중첩되는 액티브층을 형성하는 단계;
   상기 제 1 보호층 상에 상기 액티브층의 양단에 연결되는 소스 전극 및 드레인 전극과, 상기 게이트 라인에 교차하는 데이터 라인과, 상기 비표시영역에 배치되는 데이터 패드 제 1층을 형성하는 단계;
   상기 제 1 보호층 상에 상기 소스전극, 상기 드레인 전극, 상기 데이터 라인 및 상기 데이터 패드 제 1층을 보호하는 제 2 보호층을 형성하는 단계;
   상기 제 2 보호층 상에 상기 기판의 표면을 평탄화시키는 제 3 보호층을 형성하는 단계;
   상기 제 2 보호층 및 제 3 보호층을 패터닝하여 상기 드레인 전극을 노출시키는 제 1 컨택홀과, 상기 게이트 패드 제 1층을 노출시키는 제 3 컨택홀과, 상기 데이터 패드 제 1층을 노출시키는 제 4 컨택홀을 형성하는 단계;
   상기 제 3 보호층 상에 상기 제 1 컨택홀을 통해 상기 드레인 전극과 연결되는 화소전극과, 상기 데이터라인에 오버랩되는 센싱라인 제 1층과, 상기 제 4 컨택홀을 통해 노출된 상기 데이터 패드 제 1층 상에 배치되는 데이터 패드 제 2층을 형성하는 단계;
   상기 센싱라인 제 1층 상에 배치되는 센싱라인 제 2층과, 상기 데이터 패드 제 2층 상에 배치되는 데이터 패드 제 3층을 형성하는 단계;
   상기 제 3 보호층 상에 제 4 보호층을 형성하는 단계;
   상기 제 4 보호층을 패터닝하여 상기 센싱라인 제 2층을 노출시키는 제 2 컨택홀과, 상기 제 3 컨택홀에 대응하고 상기 게이트 패드 제 1층을 노출시키는 제 3 컨택홀과 상기 제 4 컨택홀에 대응하고 상기 데이터 패드 제 3층을 노출시키는 홀을 형성하는 단계;
   상기 제 4 보호층 상에 상기 센싱라인 제 2층과 연결되고 상기 화소전극과 횡전계를 형성하는 공통전극과, 상기 게이트 패드 제 1층과 연결되는 게이트 패드 제 2층과, 상기 데이터 패드 제 3층을 노출시키는 홀을 통해 상기 데이터 패드 제 3층과 연결되는 데이터 패드 제 4층을 형성하는 단계를 포함하는 터치전극 내장형 표시장치 제조방법.
10. 제 9 항에 있어서,
    상기 화소전극과 상기 센싱라인 제 1층과 상기 데이터 패드 제 2층은 동일물질로 형성되는 터치전극 내장형 표시장치 제조방법.
11. 제 9 항에 있어서,
    상기 센싱라인 제 2층과 상기 데이터 패드 제 3층은 동일물질로 형성되는 터치전극 내장형 표시장치 제조방법.
12. 제 9 항에 있어서,
    상기 공통전극과 상기 게이트 패드 제 2층과 상기 데이터 패드 제 4층은 동일 물질로 형성되는 터치전극 내장형 표시장치 제조방법.
13. 제 9 항에 있어서,
    상기 제 3 보호층 상에 상기 화소전극과 상기 센싱라인 제 1층과 상기 데이터 패드 제 2층을 형성하는 단계에서, 상기 화소전극과, 상기 센싱라인 제 1층과 상기 데이터 패드 제 2층은 투명 전극물질로 이루어지고,
    상기 센싱라인 제 2층과 상기 데이터패드 제 3층을 형성하는 단계에서, 상기 센싱라인 제 2층과 상기 데이터패드 제 3층은 불투명의 도전물질로 이루어지는 터치전극 내장형 표시장치 제조방법.
14. 제 13 항에 있어서,
    상기 제 3 보호층 상에 상기 화소전극과 상기 센싱라인 제 1층과 상기 데이터 패드 제 2층을 형성하는 단계 및 상기 센싱라인 제 2층과 상기 데이터패드 제 3층을 형성하는 단계는 하프톤 마스크를 적용한 하나의 마스크 공정으로 실시되는 터치전극 내장형 표시장치 제조방법.
15. 삭제

Images