KR20100075108A - Universal receptacle for testing qfp type package - Google Patents

Universal receptacle for testing qfp type package Download PDF

Info

Publication number
KR20100075108A
KR20100075108A KR1020080133725A KR20080133725A KR20100075108A KR 20100075108 A KR20100075108 A KR 20100075108A KR 1020080133725 A KR1020080133725 A KR 1020080133725A KR 20080133725 A KR20080133725 A KR 20080133725A KR 20100075108 A KR20100075108 A KR 20100075108A
Authority
KR
South Korea
Prior art keywords
qfp
receptacle
package
test
testing
Prior art date
Application number
KR1020080133725A
Other languages
Korean (ko)
Inventor
임상윤
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080133725A priority Critical patent/KR20100075108A/en
Publication of KR20100075108A publication Critical patent/KR20100075108A/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

PURPOSE: A universal receptacle for a QFP package test is provided to reduce package test costs by using the QFP packages of various types on the same test board. CONSTITUTION: A universal receptacle(200) for a QFP package test is comprised of an insulation plate with a square shape. A fastener(220) is formed on each edge of a square. Four pin hole groups(230) are comprised of 3 x 18 matrix structure of 54 pin holes which are adjacent to respective four sides between the fasteners with the same space. An insulating plate of the receptacle is made of phenol resin or epoxy resin materials.

Description

QFP 패키지 테스트용 범용 리셉터클{Universal receptacle for testing QFP type package}Universal receptacle for testing QFP type package

본 발명은 QFP 패키지 테스트용 범용 리셉터클에 관한 것으로, 더욱 상세하게는 다양한 형태의 QFP 패키지를 동일한 테스트 보드에 사용할 수 있는 QFP 패키지 테스트용 범용 리셉터클에 관한 것이다.The present invention relates to a general purpose receptacle for testing a QFP package, and more particularly, to a general purpose receptacle for testing a QFP package in which various types of QFP packages can be used on the same test board.

일반적으로 반도체 조립 공정은 웨이퍼 제조공정에 의하여 제작된 반도체 소자를 개별 칩(chip)으로 분리한 다음, 리드 프레임과 개별 칩을 전기적으로 연결하고 리드 프레임의 전기적 연결 부위와 반도체 칩을 외부 환경으로부터 보호하는 패키지 본체를 성형하는 공정으로 이루어진다. In general, the semiconductor assembly process separates a semiconductor device manufactured by a wafer manufacturing process into individual chips, electrically connects the lead frame and the individual chips, and protects the electrical connection portions of the lead frame and the semiconductor chip from the external environment. It consists of the process of shape | molding a package main body.

반도체 패키지(package)는 그 종류에 따라 수지밀봉 패키지, TCP(tape carrier package) 패키지, 글래스 밀봉 패키지, 금속 밀봉 패기지 등이 있다. 이와 같은 반도체 패키지는 실장방법에 따라 삽입형과 표면실장(surface mount technology, SMT)형으로 분류된다.The semiconductor package may be a resin sealing package, a tape carrier package (TCP) package, a glass sealing package, a metal sealing package, or the like according to its type. Such semiconductor packages are classified into insertion type and surface mount technology (SMT) types according to the mounting method.

상기 삽입형으로서 대표적인 것은 DIP(dual in-line package), PGA(pin grid array) 등이 있고, 표면실장형으로 대표적인 것은 QFP(quad flat package, 이하 'QFP'라 한다), PLCC(plastic leaded chip carrier), CLCC(ceramic leaded chip carrier), BGA(ball grid array) 등이 있다.Representative examples of the insertion type include a dual in-line package (DIP) and a pin grid array (PGA), and surface mount types include a quad flat package (QFP) and a plastic leaded chip carrier (PLCC). ), A ceramic leaded chip carrier (CLCC), and a ball grid array (BGA).

패키지 테스트 공정은 조립 공정이 완료된 반도체 패키지를 대상으로 전기적인 특성검사를 진행하여 제품의 양품과 불량품으로 선별해 내는 공정으로, 테스터(tester)라 불리는 검사 장치에서 발생하는 전기적인 테스트 신호를 반도체 패키지에 인가하여 반도체 패키지가 제대로 동작하는지를 검사하는 일련의 과정을 말한다.The package test process performs an electrical characteristic test on a semiconductor package that has completed the assembly process and sorts the product into defective or defective products. The package test process includes an electrical test signal generated from an inspection apparatus called a tester. It is a series of processes to check whether the semiconductor package works properly by applying it to.

테스터에서 발생시킨 테스트 신호들을 실제 반도체 패키지에 전달하기 위해서는 서로 연결시킬 수 있는 중간매체가 필요한데 이때 사용되는 것이 테스트 소켓(test socket)이다. In order to transfer the test signals generated by the tester to the actual semiconductor package, intermediate media that can be connected to each other are required. The test socket is used here.

즉 테스트 소켓의 단자들에 반도체 패키지의 외부접속단자들이 직접 접촉된 상태에서 테스터에서 발생하는 테스트 신호를 서로 주고받음으로써 반도체 패키지 특성의 이상 유무를 확인하게 된다. 한편 테스트 소켓의 형태와 종류는 반도체 패키지의 종류에 따라서 매우 다양하다.That is, by checking the test signal generated from the tester while the external connection terminals of the semiconductor package are in direct contact with the terminals of the test socket, the semiconductor package characteristics are checked for abnormalities. On the other hand, the shape and type of test sockets vary greatly depending on the type of semiconductor package.

도 1은 종래의 QFP용 테스트 소켓을 보여주는 사진이고, 도 2는 종래의 QFP용 테스트 소켓의 평면도이고, 도 3은 QFP용 리셉터클의 평면도이다. 1 is a photograph showing a conventional test socket for a QFP, FIG. 2 is a plan view of a conventional test socket for a QFP, and FIG. 3 is a plan view of a receptacle for a QFP.

첨부된 도 2에 도시한 바와 같이 상기 QFP용 테스트 소켓(10)은 테스트 보드(도시되지 않음)에 설치되는데, 테스트 소켓(10)은 교체 주기에 따라 교체해 주어야 하는 소모품으로서, 통상적으로 첨부된 도 3에 도시한 바와 같은 리셉터 클(receptacle)(20)을 매개로 테스트 보드에 설치된다. As shown in FIG. 2, the test socket 10 for the QFP is installed on a test board (not shown). The test socket 10 is a consumable to be replaced according to a replacement cycle. It is installed on the test board via a receptacle 20 as shown in FIG.

즉 테스트 보드 상부면에 리셉터클(20)이 핀(pin) 또는 니들(needle) 삽입 타입으로 탑재되며, 테스트 보드의 하부면으로 돌출된 리셉터클 핀(도시되지 않음)이 솔더링되어 테스트 보드와 전기적으로 연결된다. 그리고 테스트 소켓(10) 또한 핀 삽입 타입으로 리셉터클(20)의 상부면에 탑재된다.That is, the receptacle 20 is mounted on the test board upper surface as a pin or needle insertion type, and the receptacle pins (not shown) protruding to the lower surface of the test board are soldered and electrically connected to the test board. do. The test socket 10 is also mounted on the upper surface of the receptacle 20 in a pin insertion type.

통상적으로 QFP를 테스트하는데 사용되는 테스트 소켓(10)은 정방형의 사출형성된 소켓프레임(11)의 상면에 사각형상으로 다수개의 컨택트핀(12)들이 배열되어 있고, 소켓프레임(11)의 네 모서리부분에는 테스터의 PCB로의 나사 고정을 위한 고정홀(13)이 각각 형성되어 있다.Typically, the test socket 10 used to test the QFP has a plurality of contact pins 12 arranged in a quadrangular shape on the top of a square injection-shaped socket frame 11, and four corner portions of the socket frame 11. In each of the fixing holes 13 for screwing the tester to the PCB is formed.

소켓프레임(11)에는 각 컨택트핀(12)이 압입 결합되도록 핀홀(도시되지 않음)이 형성되어 있다. 각 컨택트핀(12)은 니켈에 금도금된 재질로, 하나의 일체형으로 되어 있다.The socket frame 11 is formed with a pinhole (not shown) such that each contact pin 12 is press-fitted. Each contact pin 12 is made of gold-plated nickel, and is a single piece.

한편 테스트 보드(test board)를 제작시 QFP 타입의 경우 첨부된 도 3에 도시한 바와 같은 리셉터클(20)을 상기 테스트 보드 위에 부착하고, QFP용 테스트 소켓(10)을 상기 리셉터클(20) 위에 장착하여 반도체 칩을 테스트하게 된다. On the other hand, when manufacturing a test board (test board) in the case of the QFP type attached to the receptacle 20 as shown in Figure 3 attached to the test board, the QFP test socket 10 is mounted on the receptacle 20 To test the semiconductor chip.

그러나 QFP용 테스트 소켓의 핀 또는 니들과 연결되는 리셉터클의 구멍 간격이 다양한 QFP 패키지 형태에 따라 상이하게 되어 고가(高價)의 테스트 보드를 제작하고도 QFP 패키지 형태가 상이하면 재사용이 불가능하여 새로운 테스트 보드를 제작해야 한다는 문제점이 있다. However, the hole spacing of the receptacle connected to the pins or needles of the test socket for QFP is different according to various QFP package types, so that even if a high-quality test board is made and the QFP package type is different, it cannot be reused. There is a problem that must be produced.

따라서 본 발명은 상술한 제반 문제점을 해결하고자 안출된 것으로, 다양한 형태의 QFP 패키지를 동일한 테스트 보드에 사용할 수 있는 QFP 패키지 테스트용 범용 리셉터클을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a general-purpose receptacle for testing a QFP package that can use various types of QFP packages on the same test board.

상술한 바와 같은 목적을 구현하기 위한 본 발명의 QFP 패키지 테스트용 범용 리셉터클은 사각형 모양의 절연판으로 이루어진 QFP 패키지 테스트용 범용 리셉터클에 있어서, 상기 사각형의 각각의 모서리에 형성되는 체결구; 및 상기 체결구 사이의 각각의 네 변에 인접하여 동일한 간격으로 배치되는 54개의 핀홀이 3×18 매트릭스의 구조로 형성되는 4개의 핀홀 그룹;을 포함하여 이루어진 것을 특징으로 한다.The general purpose receptacle for testing a QFP package of the present invention for realizing the object as described above is a general purpose receptacle for testing a QFP package consisting of a rectangular insulating plate, fasteners formed at each corner of the rectangle; And four pinhole groups in which 54 pinholes arranged at equal intervals adjacent to each of the four sides between the fasteners are formed in a 3 × 18 matrix structure.

또한, 상기 리셉터클의 절연판은 페놀수지 또는 에폭시 수지 재질로 제작하는 것을 특징으로 한다.In addition, the insulating plate of the receptacle is characterized in that the production of phenol resin or epoxy resin material.

본 발명에 따른 QFP 패키지 테스트용 범용 리셉터클에 의하면 다양한 형태의 QFP 패키지를 동일한 테스트 보드에 사용함으로써 패키지 테스트 공정의 비용을 절감할 수 있는 효과가 있다. According to the general-purpose receptacle for testing a QFP package according to the present invention, various types of QFP packages are used on the same test board, thereby reducing the cost of the package test process.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 쉽게 실시할 수 있도록 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, the configuration and operation of the preferred embodiment of the present invention will be described in detail so that those skilled in the art can easily practice.

도 4는 본 발명의 일실시예에 따른 QFP 패키지 테스트용 범용 리셉터클을 보여주는 평면도이고, 도 5는 본 발명의 일실시예에 따른 QFP 패키지 테스트용 범용 리셉터클에 장착되는 100핀 QFP 패키지 테스트 소켓 및 208핀 QFP 패키지 테스트 소켓의 핀 간격을 보여주는 측면도이다. 4 is a plan view illustrating a universal receptacle for testing a QFP package according to an embodiment of the present invention, and FIG. 5 is a 100-pin QFP package test socket and 208 mounted to a universal receptacle for testing a QFP package according to an embodiment of the present invention. This is a side view showing the pin spacing of the pin QFP package test socket.

본 발명의 일실시예에 따른 QFP 패키지 테스트용 범용 리셉터클(200)은 절연판(210), 체결구(220) 및 핀홀 그룹(230)을 포함하여 이루어져 있다.The general-purpose receptacle 200 for testing a QFP package according to an embodiment of the present invention includes an insulating plate 210, a fastener 220, and a pinhole group 230.

상기 절연판(210)은 대략 사각형 모양으로 형성된 것으로서, 페놀수지(phenolic resin) 또는 에폭시 수지(epoxy resin) 재질로 제작하는 것이 바람직하다. The insulating plate 210 is formed in a substantially rectangular shape, and preferably made of a phenolic resin or an epoxy resin.

상기 체결구(220)는 상기 절연판(210)의 각각의 모서리에 형성되는 것으로서, 이에 상응하는 테스트 소켓에도 동일한 크기의 체결구가 형성되어 볼트 등과 같은 체결 수단에 의하여 테스트 보드에 상기 테스트 소켓 및 리셉터클(200)을 고정하게 하는 것이다.The fastener 220 is formed at each corner of the insulating plate 210, and a fastener having the same size is formed in the corresponding test socket, and the test socket and the receptacle are connected to the test board by a fastening means such as a bolt. It is to fix the (200).

상기 핀홀 그룹(230)은 상기 체결구(220) 사이의 각각의 네 변에 인접하여 동일한 간격으로 배치되는 54개의 핀홀이 3×18 매트릭스의 구조로 형성되는 4개의 서브 그룹(230T, 230R, 230B, 230L)으로 이루어진 것이다.The pinhole group 230 includes four subgroups 230T, 230R, and 230B in which 54 pinholes arranged at equal intervals adjacent to each other between the fasteners 220 are formed in a 3 × 18 matrix structure. , 230L).

여기서 상기 핀홀 그룹(230)의 핀홀과 핀홀 사이의 간격은 0.8 ~ 1.2㎜로 형성하는 것이 바람직하다. Here, the spacing between the pinhole and the pinhole of the pinhole group 230 is preferably formed to 0.8 ~ 1.2mm.

본 발명의 일실시예에 따른 QFP 패키지 테스트용 범용 리셉터클에 의하면 대략 사각판상의 절연판 상면에는 일정 피치를 갖는 동시에 다수의 행과 열을 가지며, 테스트 소켓에 존재하는 모든 니들(needle)이 접촉되는 다수의 도전성 핀홀(pin hole)이 형성되어 있다. According to a general-purpose receptacle for testing a QFP package according to an embodiment of the present invention, the upper surface of the insulating plate on the substantially rectangular plate has a predetermined pitch and a plurality of rows and columns, and a plurality of needles in which all the needles present in the test socket are in contact. Conductive pin holes are formed.

따라서 상기 도전성 핀홀의 갯수는 테스트 될 QFP 패키지 중에서 가장 많은 핀(pin) 수를 갖는 QFP 패키지의 핀 수와 같거나 또는 더 많은 갯수가 되도록 한다.Thus, the number of the conductive pinholes is equal to or greater than the number of pins of the QFP package having the largest number of pins among the QFP packages to be tested.

그러므로 상기 테스트 될 QFP 패키지의 바디 사이즈(body size)와 일치하는 테스트 소켓을 본 발명의 일실시예에 따른 QFP 패키지 테스트용 범용 리셉터클에 장착함으로써, 다양한 크기의 QFP 패키지를 신속하고 정확하게 테스트할 수 있게 된다. Therefore, by mounting a test socket corresponding to the body size of the QFP package to be tested in the universal receptacle for testing a QFP package according to an embodiment of the present invention, it is possible to quickly and accurately test the QFP package of various sizes do.

이때 테스트되는 QFP 패키지의 테스트 소켓의 니들 사이의 간격은 본 발명의 일실시예에 따른 QFP 패키지 테스트용 범용 리셉터클의 핀홀 사이의 간격과 일치하여 하며, QFP 패키지의 크기나 핀의 개수와는 관계가 없다.In this case, the spacing between the needles of the test socket of the QFP package to be tested coincides with the spacing between the pinholes of the general-purpose receptacle for testing a QFP package according to an embodiment of the present invention, and is not related to the size of the QFP package or the number of pins. none.

즉 리셉터클 상에 테스트 소켓의 니들과 연결되는 핀홀의 간격을 QFP 패키지 타입에 관계없이 모두 동일하게 제작하고, 테스트 소켓의 니들 사이의 간격을 모두 동일하게 제작하면, 하나의 테스트 보드와 리셉터클로 모든 QFP 패키지 타입의 반도체 칩을 테스트할 수 있는 것이다.In other words, if the spacing of the pinholes connected to the needles of the test sockets on the receptacle is the same regardless of the QFP package type, and the spacing between the needles of the test sockets is the same, all the QFPs with one test board and the receptacle Package type semiconductor chips can be tested.

따라서 일반적으로 많이 쓰는 QFP 패키지 타입 중 가장 많은 핀(pin)을 갖는 것이 208개의 핀수를 갖는 QFP 패키지이기 때문에, 208 핀의 테스트 소켓이 들어가는 리셉터클이 표준이 된다. 또한 여기에 맞는 144, 100 핀의 테스트 소켓을 만들어 모든 형태의 테스트 소켓이 상기 표준이 되는 리셉터클에 들어갈 수 있도록 제작한다.Therefore, since the most common QFP package type having the largest number of pins is a 208-pin QFP package, a receptacle containing a 208-pin test socket becomes a standard. In addition, 144 and 100 pin test sockets are created to fit all types of test sockets into standard receptacles.

다만, 여기서 고려해야 할 사항은 208 핀의 TQFP(thin quad flat package) 패키지보다 작은 칩은 테스트 소켓의 크기(size)도 작기 때문에 상기 표준이 되는 리셉터클의 크기는 기존보다 작아져야 한다. However, the consideration here is that chips smaller than the 208-pin thin quad flat package (TQFP) package also have a small test socket. Therefore, the size of the standard receptacle should be smaller.

그리고 테스트 소켓의 니들 사이의 간격은 규격화되어있기 때문에 첨부된 도 4에 도시한 바와 같이 여러 가지 QFP 패키지 타입들의 조합으로 만들어야 한다.And since the spacing between the needles of the test socket is standardized, it should be made of a combination of various QFP package types as shown in FIG.

첨부된 도 4에서 파선(破線)에 포함되는 핀홀은 144 핀의 QFP 패키지를 테스트할 때 사용되는 핀홀이고, 일점쇄선(一點鎖線)에 포함되는 핀홀은 100 핀의 QFP 패키지를 테스트할 때 사용되는 핀홀이다. In FIG. 4, the pinhole included in the broken line is a pinhole used when testing a 144-pin QFP package, and the pinhole included in a dashed line is used when testing a 100-pin QFP package. It's a pinhole.

또한 첨부된 도 5에 도시한 바와 같이 다른 TQFP 패키지의 소켓이라도 정확하게 니들 사이의 간격은 일치해야 한다. 첨부된 도 5의 상부에 도시된 것은 100 핀의 QFP 패키지의 테스트 소켓이고, 하부에 도시된 것은 208 핀의 QFP 패키지의 테스트 소켓이다. In addition, as shown in FIG. 5, even if the socket of another TQFP package, the spacing between the needles must match exactly. Shown at the top of FIG. 5 attached is a test socket of a 100 pin QFP package, and shown at the bottom is a test socket of a 208 pin QFP package.

이는 본 발명의 일실시예에 따른 QFP 패키지 테스트용 범용 리셉터클의 핀홀 에 정확하게 테스트 소켓의 니들이 들어가도록 하기 위함이다.This is to ensure that the needle of the test socket accurately enters the pinhole of the general-purpose receptacle for testing a QFP package according to an embodiment of the present invention.

본 발명은 전술한 실시 예에 한정되지 아니하고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서 자명한 것이다.It is apparent to those skilled in the art that the present invention is not limited to the above-described embodiments and can be practiced in various ways within the scope not departing from the technical gist of the present invention. It is.

도 1은 종래의 QFP용 테스트 소켓을 보여주는 사진, 1 is a photograph showing a test socket for a conventional QFP,

도 2는 종래의 QFP용 테스트 소켓의 평면도,2 is a plan view of a test socket for a conventional QFP,

도 3은 QFP용 리셉터클의 평면도,3 is a plan view of a receptacle for a QFP;

도 4는 본 발명의 일실시예에 따른 QFP 패키지 테스트용 범용 리셉터클을 보여주는 평면도,4 is a plan view showing a general purpose receptacle for testing a QFP package according to an embodiment of the present invention;

도 5는 본 발명의 일실시예에 따른 QFP 패키지 테스트용 범용 리셉터클에 장착되는 100핀 QFP 패키지 테스트 소켓 및 208핀 QFP 패키지 테스트 소켓의 핀 간격을 보여주는 측면도.Figure 5 is a side view showing the pin spacing of the 100-pin QFP package test socket and the 208-pin QFP package test socket mounted to the universal receptacle for testing QFP package according to an embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 테스트 소켓 20, 200 : 리셉터클10: test socket 20, 200: receptacle

11 : 소켓프레임 12 : 컨택트핀11: Socket frame 12: Contact pin

13 : 고정홀 210 : 절연판13: fixing hole 210: insulating plate

220 : 체결구 230 : 핀홀 그룹220: fastener 230: pinhole group

Claims (2)

사각형 모양의 절연판으로 이루어진 QFP 패키지 테스트용 범용 리셉터클에 있어서, 상기 사각형의 각각의 모서리에 형성되는 체결구; 및 상기 체결구 사이의 각각의 네 변에 인접하여 동일한 간격으로 배치되는 54개의 핀홀이 3×18 매트릭스의 구조로 형성되는 4개의 핀홀 그룹;을 포함하여 이루어진 것을 특징으로 하는 QFP 패키지 테스트용 범용 리셉터클.Claims [1] A general-purpose receptacle for testing a QFP package consisting of a rectangular insulating plate, comprising: a fastener formed at each corner of the quadrangle; And four pinhole groups in which 54 pinholes arranged at equal intervals adjacent to each of the four sides between the fasteners are formed in a 3 × 18 matrix structure. . 제1항에 있어서, 상기 리셉터클의 절연판은 페놀수지 또는 에폭시 수지 재질로 제작하는 것을 특징으로 하는 QFP 패키지 테스트용 범용 리셉터클.The general-purpose receptacle for testing a QFP package according to claim 1, wherein the insulating plate of the receptacle is made of phenol resin or epoxy resin.
KR1020080133725A 2008-12-24 2008-12-24 Universal receptacle for testing qfp type package KR20100075108A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080133725A KR20100075108A (en) 2008-12-24 2008-12-24 Universal receptacle for testing qfp type package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133725A KR20100075108A (en) 2008-12-24 2008-12-24 Universal receptacle for testing qfp type package

Publications (1)

Publication Number Publication Date
KR20100075108A true KR20100075108A (en) 2010-07-02

Family

ID=42637545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133725A KR20100075108A (en) 2008-12-24 2008-12-24 Universal receptacle for testing qfp type package

Country Status (1)

Country Link
KR (1) KR20100075108A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101455175B1 (en) * 2013-09-10 2014-10-27 (주)마이크로컨텍솔루션 Socket structure
KR101689392B1 (en) 2015-06-19 2017-01-02 (주)마이크로컨텍솔루션 Test socket
KR102255237B1 (en) * 2021-02-10 2021-05-25 주식회사 스핀잇터스 Test socket module
KR20220091171A (en) 2020-12-23 2022-06-30 (주)마이크로컨텍솔루션 Test socket

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101455175B1 (en) * 2013-09-10 2014-10-27 (주)마이크로컨텍솔루션 Socket structure
KR101689392B1 (en) 2015-06-19 2017-01-02 (주)마이크로컨텍솔루션 Test socket
KR20220091171A (en) 2020-12-23 2022-06-30 (주)마이크로컨텍솔루션 Test socket
KR102255237B1 (en) * 2021-02-10 2021-05-25 주식회사 스핀잇터스 Test socket module

Similar Documents

Publication Publication Date Title
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
KR0175268B1 (en) Bare chip test device with horizontal top-down connection
KR100393316B1 (en) Semiconductor device testing apparatus
JP2009294187A (en) Component for testing device of electronic component, and test method
US6177722B1 (en) Leadless array package
KR100989673B1 (en) Test socket for small outline package ic
KR20100075108A (en) Universal receptacle for testing qfp type package
JP3256175B2 (en) Socket for IC package measurement
KR101051032B1 (en) Test socket for semiconductor chip
US7307443B2 (en) Test socket for an integrated circuit
KR101340842B1 (en) Test unit for integrated circuit
KR102077471B1 (en) Test Sockets for Surface-Mount Integrated Circuit Packages
KR101794576B1 (en) BGA package inspection device for protect of solder-boll
JPH07106038A (en) Test device for semiconductor integrated circuit package
KR20090058862A (en) Semiconductor package test board
KR101853002B1 (en) test socket for package of semiconductor chip
KR100216894B1 (en) Electrical testing apparatus for bga package
US11209477B2 (en) Testing fixture and testing assembly
KR102088699B1 (en) Method for a surface mount integrated circuit package
KR100816757B1 (en) Printed circuit board for mounting semiconductor device package and method of testing and fabricating semiconductor device package using the same
KR101794136B1 (en) Test socket and test apparatus for testing semiconductor
KR200226638Y1 (en) Test socket
KR20120060299A (en) Test socket
KR100844486B1 (en) Test socket for semiconductor chip
KR101173948B1 (en) Probe structure

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination