KR102088699B1 - Method for a surface mount integrated circuit package - Google Patents

Method for a surface mount integrated circuit package Download PDF

Info

Publication number
KR102088699B1
KR102088699B1 KR1020190162572A KR20190162572A KR102088699B1 KR 102088699 B1 KR102088699 B1 KR 102088699B1 KR 1020190162572 A KR1020190162572 A KR 1020190162572A KR 20190162572 A KR20190162572 A KR 20190162572A KR 102088699 B1 KR102088699 B1 KR 102088699B1
Authority
KR
South Korea
Prior art keywords
lead
substrate
lead electrode
modular substrate
integrated circuit
Prior art date
Application number
KR1020190162572A
Other languages
Korean (ko)
Inventor
장병철
Original Assignee
장병철
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 장병철 filed Critical 장병철
Priority to KR1020190162572A priority Critical patent/KR102088699B1/en
Application granted granted Critical
Publication of KR102088699B1 publication Critical patent/KR102088699B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

The present invention relates to a method for testing a surface-mounted type integrated circuit package, which has economical feasibility since a base substrate or a modular substrate can be replaced. The method of the present invention comprises: a first step of mounting a modular substrate (110) on an upper surface of a base substrate (120); a second step of seating a surface-mounted type integrated circuit package (10); and a third step of performing a test of testing electrical characteristics.

Description

표면 실장형 집적회로 패키지를 테스트하는 방법{Method for a surface mount integrated circuit package}Method for a surface mount integrated circuit package

본 발명은 표면 실장형 집적회로 패키지를 테스트하는 방법에 관한 것으로, 보다 상세하게는 패키지몸체의 크기와 접촉단자의 리드핀의 개수 및 피치에 관계없이 범용으로 표면 실장형 집적회로 패키지를 테스트할 수 있는 표면 실장형 집적회로 패키지를 테스트하는 방법에 관한 것이다.The present invention relates to a method for testing a surface mounted integrated circuit package, and more specifically, it is possible to test a surface mounted integrated circuit package universally regardless of the size of the package body and the number and pitch of the lead pins of the contact terminal. It relates to a method of testing a surface mount integrated circuit package.

집적회로(IC; INTEGRATED CIRCUIT)란 회로 자신이 집약된 하나의 부품인 것으로 한 기판 위에 부품에서 배선까지를 일관해서 제조한 것을 말하고, 집적회로 패키지(IC package)란 논리 회로, 즉 가산기나 곱셈기 같은 표준회로를 집적 회로로 제품화한 것을 말한다.An integrated circuit (IC; integrated circuit) is a component in which the circuit itself is integrated and manufactured from components to wiring on a single board, and an integrated circuit package (IC package) is a logic circuit, such as an adder or a multiplier It refers to the production of standard circuits into integrated circuits.

일반적으로 가공이 완료된 집적회로 패키지는 사용자에게 제공되기 전에 전기 검사 공정을 거치게 되는데, 전기 검사 공정에서는 통상 테스트 소켓을 이용하여 집적회로 패키지의 전기적 특성을 검사하게 된다. In general, the processed integrated circuit package is subjected to an electrical inspection process before being provided to a user. In the electrical inspection process, an electrical characteristic of the integrated circuit package is usually inspected using a test socket.

도 1에는 종래기술에 따른 집적회로 패키지용 테스트 소켓을 도시하였는데, 도면을 살펴보면 종래기술에 따른 집적회로 패키지용 테스트 소켓은 인쇄회로기판(1)에 형성된 리드 삽입공(2)으로 IC소켓(3)의 리드(4)가 각각 삽입되어 납땜고정됨으로써 인쇄회로기판(1)에 IC소켓(3)이 고정되는 구조로 구성되어 있고, 이와같이 인쇄회로 기판(1)에 IC소켓(3)이 납땜고정된 상태에서 IC소켓(3)에 테스트를 위한 집적회로 패키지(미도시)를 장착시킨 다음 IC소켓(3)의 각 리드(4)로 테스트 신호를 인가시켜 집적회로 패키지(미도시)를 테스트하게 된다.1 shows a test socket for an integrated circuit package according to the prior art. Looking at the drawings, the test socket for an integrated circuit package according to the prior art is an IC socket 3 through a lead insertion hole 2 formed in the printed circuit board 1. ), The lead 4 is inserted and fixed by soldering, so that the IC socket 3 is fixed to the printed circuit board 1, and thus the IC socket 3 is soldered to the printed circuit board 1 After the integrated circuit package (not shown) for testing is mounted on the IC socket 3 in a state where the test signal is applied to each lead 4 of the IC socket 3, the integrated circuit package (not shown) is tested. do.

하지만, 종래기술에 따른 집적회로 패키지용 테스트 소켓은 시험하고자 하는 집적회로 패키지의 크기와 핀수 및 핀의 피치에 맞는 맞춤형 IC소켓(3)을 각각 별도로 구비해야 하는 문제점이 있었다.However, the test socket for an integrated circuit package according to the prior art has a problem in that a custom IC socket 3 for each size, pin count, and pitch of the integrated circuit package to be tested is separately provided.

도 2는 선행특허문헌에 따른 표면 실장형 집적회로 패키지용 테스트 소켓의 사시도이다. 도 2를 참조하면, 전술한 종래기술이 가지는 문제점을 해결하기 위하여 대한민국 등록특허 제10-0989673호는 기판에 표면 실장형 집적회로 패키지(10)의 접촉단자(12)가 접촉되는 인쇄전극부(20)를 인쇄하되, 상기 인쇄전극부(20)를 작은 크기를 갖는 중앙전극유닛(21)과, 상기 중앙전극유닛(21)의 외측으로는 그 보다 큰 복수개의 사이드전극유닛(22)으로 구성하여 콤팩트하면서도 패키지몸체(11)의 크기와 접촉단자의 리드핀(13)의 개수 및 피치에 관계없이 범용으로 표면 실장형 집적회로 패키지(10)를 하나의 소켓으로 테스트 할 수 있도록 한 표면 실장형 집적회로 패키지용 테스트 소켓을 개시하고 있다.2 is a perspective view of a test socket for a surface-mount integrated circuit package according to a prior patent document. Referring to Figure 2, in order to solve the problems of the prior art described above, Korean Patent Registration No. 10-0989673 discloses a printed electrode unit in which the contact terminal 12 of the surface-mounted integrated circuit package 10 contacts the substrate ( 20) is printed, but the printed electrode part 20 is composed of a central electrode unit 21 having a small size and a plurality of side electrode units 22 larger than the central electrode unit 21 outside. It is compact, but it is a surface-mounted type that allows the general purpose surface-mounted integrated circuit package 10 to be tested with one socket regardless of the size of the package body 11 and the number and pitch of the lead pins 13 of the contact terminals. Disclosed is a test socket for an integrated circuit package.

그러나, 선행특허문헌인 대한민국 등록특허 제10-0989673호는 표면 실장형 집적회로 패키지 중 SOP(Small Outline Package) IC 만이 테스트 가능한 소켓이며, QFP(Quad Flat Pack) 또는 QFN(Quad Flat No Lead)는 테스트 가능하지 않다.However, Korean Patent Registration No. 10-0989673, which is a prior patent document, is a socket that can be tested only by a Small Outline Package (SOP) IC among surface mounted integrated circuit packages, and QFP (Quad Flat Pack) or QFN (Quad Flat No Lead) is It is not testable.

또한, 선행특허문헌인 대한민국 등록특허 제10-0989673호는 기판, 인쇄전극부(20), 중앙전극유닛(21) 또는 사이드전극유닛(22) 중 어느 하나에 불량이 발행하는 경우에 선행특허문헌의 표면 실장형 집적회로 패키지용 테스트 소켓 전체를 교체하여야 하는 불편함이 있었다.In addition, Korean Patent Registration No. 10-0989673, which is a prior patent document, discloses a prior patent document when a defect is issued to one of the substrate, the printed electrode unit 20, the central electrode unit 21, or the side electrode unit 22. There was the inconvenience of replacing the entire test socket for the surface mounted integrated circuit package of.

대한민국 등록특허 제10-0989673호Republic of Korea Registered Patent No. 10-0989673

본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로 본 발명의 목적은 패키지몸체의 크기와 접촉단자의 리드핀의 개수 및 피치에 관계없이 범용으로 SOP IC, QFP 또는 QFN을 테스트 할 수 있으며, 표면 실장형 집적회로 패키지가 상면에 안착되어 상호 전기적으로 연결되는 모듈러기판과 상기 모듈러기판이 상면에 안착되어 상호 전기적으로 연결되는 베이스기판이 구비되어 상기 베이스기판 또는 모듈러기판에 불량이 발생하면 새로운 베이스기판 또는 모듈러기판으로 교체 가능한 표면 실장형 집적회로 패키지를 테스트하는 방법을 제공하는 데에 있다.The present invention has been devised to solve the above-mentioned problems, and the object of the present invention is to test SOP IC, QFP or QFN in general, regardless of the size of the package body and the number and pitch of lead pins of the contact terminal. When the mounting type integrated circuit package is mounted on the upper surface, the modular substrate is electrically connected to each other, and the modular substrate is mounted on the upper surface to be electrically connected to each other to provide a new base substrate when a failure occurs in the base substrate or the modular substrate. Another goal is to provide a method for testing a surface mount integrated circuit package replaceable with a modular substrate.

본 발명에 따른 패키지몸체(11) 및 접촉단자를 포함하는 표면 실장형(Surface Mount Device, SMD) 집적회로 패키지를 테스트하는 방법은 모듈러기판(110)을 베이스기판(120) 상면에 안착시키는 제1단계, 상기 모듈러기판(110) 상면에 상기 표면 실장형 집적회로 패키지(10)를 안착시키는 제2단계 및 상기 표면 실장형 집적회로 패키지(10)의 전기적 특성을 검사하는 테스트를 수행하는 제3단계를 포함하고, 상기 모듈러기판(110)은 상기 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110)의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제1 회로(111)를 포함하고, 상기 베이스기판(120)은 상기 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120)의 적어도 일부분에 인쇄되어 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는 제2 회로(121)를 포함하고, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12) 각각은 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 상기 제2 회로(121)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결된다.A method for testing a surface mount type (Surface Mount Device, SMD) integrated circuit package including a package body 11 and a contact terminal according to the present invention is the first to seat the modular substrate 110 on the upper surface of the base substrate 120 Step, a second step of mounting the surface-mounted integrated circuit package 10 on the top surface of the modular substrate 110 and a third step of performing a test for inspecting the electrical characteristics of the surface-mounted integrated circuit package 10 Including, the modular substrate 110 is printed on at least a portion of the modular substrate 110 in a pattern corresponding to the size and size of the package body 11 and the number and pitch of the lead pins 12 of the contact terminals It includes a first circuit 111 having a plurality of lead electrodes, the base substrate 120 is printed on at least a portion of the base substrate 120 in a pattern corresponding to the first circuit 111 is external and electrical Connection is possible When including the second circuit 121 having a plurality of lead electrodes, the surface-mounted integrated circuit package 10 is mounted on the upper surface of the modular substrate 110, each lead pin 12 of the contact terminal When at least some of the lead electrodes of the first circuit 111 are in contact with each other and electrically connected, and when the modular substrate 110 is seated on the upper surface of the base substrate 120, the lead electrodes of the first circuit 111 At least some of the lead electrodes of the second circuit 121 contact each other and are electrically connected to each other.

또한, 상기 제2 회로(121)는 상기 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제3 리드전극(121a), 상기 제3 리드전극(121a)에 대응되는 패턴으로 상기 베이스기판(120) 가장자리부 상면의 적어도 일부분에 인쇄되며 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는 제4 리드전극(121b) 및 상기 제3 리드전극(121a)의 리드전극과 상기 제4 리드전극(121b)의 리드전극 각각이 상호간 일대일로 대응되어 전기적으로 연결되도록 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄되는 제2 인쇄배선(121c)을 포함하고, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12) 각각은 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 각각의 상기 제3 리드전극(121a)의 리드전극과 상호간 접촉되어 전기적으로 연결된다.In addition, the second circuit 121 is a third lead electrode (121a) having a plurality of lead electrodes printed on at least a portion of the upper surface of the base substrate 120 in a pattern corresponding to the first circuit 111, the The fourth lead electrode 121b and the third lead electrode having a plurality of lead electrodes that are printed on at least a portion of the upper surface of the edge of the base substrate 120 in a pattern corresponding to the third lead electrode 121a and can be electrically connected to the outside. The second printing wiring 121c is printed on at least a portion of the upper surface of the base substrate 120 so that each of the lead electrode of the lead electrode 121a and the lead electrode of the fourth lead electrode 121b are electrically connected in a one-to-one correspondence with each other. ), And when the surface-mounted integrated circuit package 10 is mounted on the upper surface of the modular substrate 110, each of the lead pins 12 of the contact terminals is at least one of the lead electrodes of the first circuit 111. Some and each other Is electrically connected, and when the modular substrate 110 is seated on the upper surface of the base substrate 120, at least some of the lead electrodes of the first circuit 111 are lead of each of the third lead electrodes 121a. The electrodes are electrically connected to each other in contact with each other.

또한, 상기 제1 회로(111)는 상기 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110) 상면의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제1 리드전극(111a), 상기 제1 리드전극(111a)에 대응되는 패턴으로 상기 모듈러기판(110) 가장자리부의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제2 리드전극(111b) 및 상기 제1 리드전극(111a)의 리드전극과 상기 제2 리드전극(111b)의 리드전극을 전기적으로 연결되도록 상기 모듈러기판(110)에 인쇄되는 제1 인쇄배선(111c)을 포함하고, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12)과 상기 제1 리드전극(111a)의 리드전극은 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제2 리드전극(111b)의 리드전극과 상기 제3 리드전극(121a)의 리드전극 각각은 상호간 일대일로 접촉되어 전기적으로 연결된다.In addition, the first circuit 111 is printed on at least a portion of the upper surface of the modular substrate 110 in a pattern corresponding to the size of the package body 11 and the number and pitch of the lead pins 12 of the contact terminals. A first lead electrode 111a having a plurality of lead electrodes, and a second lead electrode having a plurality of lead electrodes printed on at least a portion of an edge portion of the modular substrate 110 in a pattern corresponding to the first lead electrode 111a (111b) and a first printed wiring (111c) printed on the modular substrate 110 to electrically connect the lead electrode of the first lead electrode (111a) and the lead electrode of the second lead electrode (111b) And, when the surface-mounted integrated circuit package 10 is seated on the upper surface of the modular substrate 110, the lead pin 12 of the contact terminal and the lead electrode of the first lead electrode 111a are in contact with each other and electrically Connected to the, the modular substrate 110 Once seated on the upper surface of the base substrate 120, the lead electrodes, each of the lead electrodes and the third lead electrode (121a) of the second lead electrode (111b) is in contact with each other are electrically connected to one days.

또한, 상기 제2 리드전극(111b)은 상기 모듈러기판(110) 가장자리부의 상면, 측면 및 하면의 적어도 일부분을 감싸지게 인쇄되고, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착되면, 상기 모듈러기판(110) 가장자리의 하면에 인쇄된 상기 제2 리드전극(111b) 각각은 상기 제3 리드전극(121a) 각각에 일대일로 대응되어 전기적으로 연결된다.In addition, the second lead electrode 111b is printed to surround at least a portion of the top, side, and bottom edges of the edge portion of the modular substrate 110, and the modular substrate 110 is seated on the upper surface of the base substrate 120. When the second lead electrode 111b is printed on the lower surface of the edge of the modular substrate 110, each of the third lead electrodes 121a is electrically connected to each other in a one-to-one correspondence.

또한, 상기 제2단계와 제3단계 사이에 가압지그(200)가 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압하는 제2-1단계를 더 포함하고, 상기 가압지그(200)는 상기 베이스기판(120) 상면에 상기 모듈러기판(110)이 안착된 상태에서, 상기 접촉단자의 리드핀(12)이 상기 제1 리드전극(111a)에 접촉되어 상기 표면실장형 집적회로 패키지를 상기 모듈러기판(110)의 상면에서 고정될 수 있도록 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압한다.In addition, between the second step and the third step, the pressing jig 200 further includes a second-first step of pressing the package body 11 in the direction toward the modular substrate 110, and the pressing jig (200) is a state where the modular substrate 110 is seated on the top surface of the base substrate 120, the lead pin 12 of the contact terminal is in contact with the first lead electrode 111a to integrate the surface mount type The package body 11 is pressed in the direction toward the modular substrate 110 so that the circuit package can be fixed on the upper surface of the modular substrate 110.

또한, 상기 제2단계는 상기 베이스기판(120)의 상면에 안착되는 상기 모듈러기판(110)의 위치를 가이드 및 고정하도록 상기 모듈러기판(110)의 일측면과 타측면의 적어도 일부분이 각각 외측으로 연장되어 하방으로 돌출되는 복수 개의 삽입부(112) 각각이 상기 베이스기판(120)의 적어도 일부분이 개구되어 상기 삽입부(112)에 대응되는 형상으로 형성되는 복수 개의 가이드공(122) 각각에 일대일로 대응되어 삽입되는 단계를 더 포함한다.Further, in the second step, at least a portion of one side and the other side of the modular substrate 110 is guided to the outside to guide and fix the position of the modular substrate 110 seated on the upper surface of the base substrate 120, respectively. Each of the plurality of insertion portions 112 extending and protruding downward is one-to-one with each of the plurality of guide holes 122 formed by opening at least a portion of the base substrate 120 and having a shape corresponding to the insertion portion 112. It further includes the step of being inserted correspondingly.

또한, 상기 베이스기판(120)은 상기 베이스기판(120) 상측에 구비되어 상기 모듈러기판(110)이 안착되는 위치를 가이드하는 제2 가이드부(113)를 더 포함한다.In addition, the base substrate 120 further includes a second guide portion 113 provided on the base substrate 120 to guide the position where the modular substrate 110 is seated.

또한, 상기 제2 가이드부(113)는 상기 제1단계에서 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착됨에 있어, 상기 모듈러기판(110)의 외각을 둘러싼다.In addition, the second guide part 113 surrounds the outer shell of the modular substrate 110 in that the modular substrate 110 is seated on the upper surface of the base substrate 120 in the first step.

또한, 상기 모듈러기판(110)은 상기 모듈러기판(110) 상측에 구비되며. 상기 표면 실장형 집적회로 패키지(10)가 안착되는 위치를 가이드하는 적어도 하나 이상의 제1 가이드부(123)를 더 포함한다.In addition, the modular substrate 110 is provided on the upper side of the modular substrate (110). The surface-mounted integrated circuit package 10 further includes at least one first guide portion 123 for guiding the seating position.

또한, 상기 제1 가이드부(123)는 상기 제2단계에서 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110)의 상면에 안착됨에 있어, 상기 표면 실장형 집적회로 패키지(10)의 외각을 둘러싼다.In addition, the first guide portion 123 is that the surface-mounted integrated circuit package 10 is mounted on the upper surface of the modular substrate 110 in the second step, the surface-mounted integrated circuit package 10 Surrounds the outer shell.

또한, 상기 표면 실장형 집적회로 패키지(10)는 SOP(Small Outline Package) IC, QFP(Quad Flat Pack) IC 또는 QFN(Quad Flat No Lead) IC 중 어느 하나이다.In addition, the surface-mounted integrated circuit package 10 is any one of a Small Outline Package (SOP) IC, a Quad Flat Pack (QFP) IC, or a Quad Flat No Lead (QFN) IC.

본 발명에 따른 표면 실장형 집적회로 패키지를 테스트하는 방법은 패키지몸체의 크기와 접촉단자의 리드핀의 개수 및 피치에 관계없이 범용으로 SOP IC, QFP 또는 QFN을 테스트 할 수 있다.The method for testing the surface mounted integrated circuit package according to the present invention can test SOP IC, QFP or QFN in general regardless of the size of the package body and the number and pitch of the lead pins of the contact terminal.

본 발명에 따른 표면 실장형 집적회로 패키지를 테스트하는 방법은 베이스기판과 모듈러기판이 분리 가능하여 상기 베이스기판과 모듈러기판에 불량이 발생하는 경우에 새로운 베이스기판 또는 모듈러기판으로 교체할 수 있어 경제성이 있다.The method for testing the surface-mounted integrated circuit package according to the present invention is economical because the base substrate and the modular substrate can be separated and replaced with a new base substrate or a modular substrate when a defect occurs in the base substrate and the modular substrate. have.

도 1은 종래기술에 따른 집적회로 패키지용 테스트 소켓의 측면도이다.
도 2는 선행특허문헌에 따른 표면 실장형 집적회로 패키지용 테스트 소켓의 사시도이다.
도 3(a) 및 도 3(b)은 본 발명에 사용되는 표면실장형 집적회로 패키지를 도시한 사시도이다.
도 4(a) 내지 도 4(d)는 본 발명의 일 실시예에 따른 SOP IC용 테스트 소켓의 모듈러기판을 도시한 평면도이다.
도 5(a) 및 도 5(b)은 본 발명의 일 실시예에 따른 표면 실장형 집적회로 패키지용 테스트 소켓의 베이스기판을 도시한 평면도이다.
도 6(a) 내지 도 6(f)는 본 발명의 일 실시예에 따른 SOP IC용 테스트 소켓의 사용상태를 도시한 사시도이다.
도 7(a) 내지 도 7(f)는 본 발명의 일 실시예에 따른 SOP IC용 테스트 소켓의 사용상태의 주요부를 도시한 단면도이다.
도 8(a) 내지 도 8(d)는 본 발명의 일 실시예에 따른 QFP 또는 QFN용 테스트 소켓의 모듈러기판을 도시한 평면도이다.
도 9(a) 내지 도 9(f)는 본 발명의 일 실시예에 따른 QFP용 테스트 소켓의 사용상태를 도시한 사시도이다.
도 10(a) 내지 도 10(d)는 본 발명의 다른 실시예에 따른 SOP IC용 테스트 소켓의 모듈러기판을 도시한 평면도이다.
도 11(a) 및 도 11(b)는 본 발명의 다른 실시예에 따른 표면 실장형 집적회로 패키지용 테스트 소켓의 베이스기판을 도시한 평면도이다.
도 12(a) 내지 도 12(d)는 본 발명의 다른 실시예에 따른 QFP 또는 QFN용 테스트 소켓의 모듈러기판을 도시한 평면도이다.
도 13(a) 내지 도 13(f)는 본 발명의 다른 실시예에 따른 SOP IC용 테스트 소켓의 사용상태를 도시한 사시도이다.
도 14(a) 내지 도 14(c)는 본 발명의 다른 실시예에 따른 SOP IC용 테스트 소켓의 사용상태의 주요부를 도시한 단면도이다.
도 15는 본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓을 이용하여 표면 실장형 집적회로 패키지를 테스트하는 방법을 도시한 순서도이다.1 is a side view of a test socket for an integrated circuit package according to the prior art.
2 is a perspective view of a test socket for a surface-mount integrated circuit package according to a prior patent document.
3 (a) and 3 (b) are perspective views showing a surface mount integrated circuit package used in the present invention.
4 (a) to 4 (d) are plan views illustrating a modular substrate of a test socket for SOP IC according to an embodiment of the present invention.
5 (a) and 5 (b) are plan views illustrating a base substrate of a test socket for a surface mounted integrated circuit package according to an embodiment of the present invention.
6 (a) to 6 (f) are perspective views showing a state of use of a test socket for SOP IC according to an embodiment of the present invention.
7 (a) to 7 (f) are cross-sectional views showing main parts of a use state of a test socket for an SOP IC according to an embodiment of the present invention.
8 (a) to 8 (d) are plan views illustrating a modular substrate of a test socket for QFP or QFN according to an embodiment of the present invention.
9 (a) to 9 (f) are perspective views showing a state of use of a test socket for QFP according to an embodiment of the present invention.
10 (a) to 10 (d) are plan views illustrating a modular substrate of a test socket for SOP IC according to another embodiment of the present invention.
11 (a) and 11 (b) are plan views illustrating a base substrate of a test socket for a surface-mount integrated circuit package according to another embodiment of the present invention.
12 (a) to 12 (d) are plan views illustrating a modular substrate of a test socket for QFP or QFN according to another embodiment of the present invention.
13 (a) to 13 (f) are perspective views showing a use state of a test socket for SOP IC according to another embodiment of the present invention.
14 (a) to 14 (c) are cross-sectional views showing main parts of a use state of a test socket for an SOP IC according to another embodiment of the present invention.
15 is a flowchart illustrating a method of testing a surface mount integrated circuit package using a test socket for a surface mount integrated circuit package according to the present invention.

이하에서는 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The present invention is not limited to the embodiments disclosed below, but may be implemented in various different forms, and only the present embodiments allow the disclosure of the present invention to be complete, and the scope of the invention to those skilled in the art. It is provided for the sake of completeness, and the invention is only defined by the scope of the claims.

따라서, 몇몇 실시 예에서, 잘 알려진 공정 단계들, 잘 알려진 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다.Thus, in some embodiments, well-known process steps, well-known structures, and well-known techniques are not specifically described in order to avoid obscuring the present invention.

본 발명의 설명에 사용되는 용어들은 본 발명에서의 기능을 고려하여 정의한 것이므로 사용자, 운용자 의도, 관례 등에 따라 달라질 수 있으며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.Terms used in the description of the present invention are defined in consideration of functions in the present invention, and thus may vary according to a user, an operator's intention, and customs, and are not intended to limit the present invention. In this specification, the singular form also includes the plural form unless otherwise specified in the phrase.

또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 사시도, 단면도, 측면도 또는 개략도들을 참고하여 설명될 것이다. 따라서, 제조 기술 또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함되는 것이다. 또한, 본 발명의 실시 예에 도시된 각 도면에 있어서 각 구성 요소들은 설명의 편의를 고려하여 다소 확대 또는 축소되어 도시된 것일 수 있으며, 본 발명의 실시예에 따른 각 부품은 도면에 도시된 상태를 기준으로 각 부품의 방향과 내외부를 정하여 설명하기로 한다.In addition, embodiments described herein will be described with reference to perspective views, sectional views, side views, or schematic views, which are ideal exemplary views of the present invention. Therefore, the shape of the exemplary diagram may be modified by manufacturing technology or tolerance. Therefore, embodiments of the present invention are not limited to the specific shapes shown, but also include changes in the shape generated according to the manufacturing process. In addition, in each drawing shown in the embodiment of the present invention, each component may be slightly enlarged or reduced in view of convenience of description, and each component according to an embodiment of the present invention is shown in the drawings Based on the direction of each component and the inside and outside will be described and described.

도 3(a) 내지 도 3(c)는 본 발명에 사용되는 표면 실장형 집적회로 패키지를 도시한 사시도이다. 도 3(a)는 본 발명의 일 실시예에 사용되는 SOP IC(10a)의 사시도이며, 도 3(b)는 본 발명의 일 실시예에 사용되는 QFP(10b)의 사시도이고, 도 3(c)는 본 발명의 일 실시예에 사용되는 QFN(10c)의 사시도이다. 3 (a) to 3 (c) are perspective views showing a surface mount integrated circuit package used in the present invention. Figure 3 (a) is a perspective view of a SOP IC (10a) used in an embodiment of the present invention, Figure 3 (b) is a perspective view of a QFP (10b) used in an embodiment of the present invention, Figure 3 ( c) is a perspective view of the QFN 10c used in one embodiment of the present invention.

도 3(a) 내지 도 3(c)를 참조하면, 본 발명의 일 실시예에 사용되는 표면 실장형 집적회로 패키지(10)는 SOP IC(10a), QFP(10b), QFN(10c) 중 어느 하나이다.Referring to Figure 3 (a) to 3 (c), the surface-mount integrated circuit package 10 used in an embodiment of the present invention is one of the SOP IC (10a), QFP (10b), QFN (10c) Which one.

상기 SOP(Small Outline Package) IC(10a)는 패키지몸체(11)와, 상기 패키지몸체(11)의 폭방향의 양측면으로부터 각각 소정 개수의 리드핀(12)이 상호 소정의 피치를 유지하며 L자 모양으로 돌출되어 형성되는 접촉단자가 구비되어 있다. 상기 SOP IC(10a)에 구비된 상기 리드핀(12)의 형상인 L자 모양의 형상으로 인하여 상기 SOP IC(10a)를 PCB 등에 표면 실장 하는 것이 가능하게 된다.The small outline package (SOP) IC 10a includes a package body 11 and a predetermined number of lead pins 12 from both sides in the width direction of the package body 11, each maintaining a predetermined pitch and L-shape. It has a contact terminal that is formed to protrude in a shape. Due to the L-shaped shape of the lead pin 12 provided in the SOP IC 10a, it is possible to surface mount the SOP IC 10a on a PCB or the like.

상기 SOP IC(10a)는 그 종류에 따라 상기 패키지몸체(11)의 크기가 각각 다르고, 상기 접촉단자의 리드핀(12)의 개수 및 피치가 각각 다른데, 상기 리드핀(12) 상호간의 피치는 통상 0.5mm, 0.65mm, 0.8mm, 1.27mm 중 어느 하나이고, 리드핀(12)의 개수는 필요에 따라 통상 8핀 ~ 80핀 정도의 것을 사용하게 되는데, 본 발명의 실시예에 사용되는 SOP IC(10a)는 설명의 편의를 위하여 상기 SOP IC(10a)의 리드핀(12) 개수가 모두 20개인 것을 도시하였다.The size of the package body 11 is different according to the type of the SOP IC 10a, and the number and pitch of the lead pins 12 of the contact terminals are different, but the pitch between the lead pins 12 is different. Normally, any one of 0.5mm, 0.65mm, 0.8mm, and 1.27mm, and the number of lead pins 12 is usually about 8 to 80 pins, if necessary. SOPs used in embodiments of the present invention For convenience of explanation, the IC 10a shows that the number of lead pins 12 of the SOP IC 10a is all 20.

상기 QFP(Quad Flat Pack)(10b)은 패키지몸체(11)와, 상기 패키지몸체(11)의 각 측면으로부터 각각 소정 개수의 리드핀(12)이 상호 소정의 피치를 유지하며 L자 모양으로 돌출되어 형성되는 접촉단자가 구비되어 있다. 상기 QFP(10b)에 구비된 상기 리드핀(12)의 형상인 L자 모양의 형상으로 인하여 상기 QFP(10b)를 PCB 등에 표면 실장 하는 것이 가능하게 된다.The QFP (Quad Flat Pack) 10b has a package body 11 and a predetermined number of lead pins 12 from each side of the package body 11, each maintaining a predetermined pitch and protruding in an L shape It is equipped with a contact terminal formed. Due to the L-shaped shape of the lead pin 12 provided in the QFP 10b, it is possible to surface mount the QFP 10b on a PCB or the like.

상기 QFN(Quad Flat No Lead)(10c)은 패키지몸체(11)와, 상기 패키지몸체(11)의 각 측면으로부터 각각 소정 개수의 리드핀(12)이 상호 소정의 피치를 유지하며 형성되는 접촉단자가 구비되어 있다. 상기 QFN(10c)의 리드핀(12)은 상기 QFP(10b)의 리드핀(12)과는 달리 리드핀(12)이 돌출되어 있지 않다.The QFN (Quad Flat No Lead) 10c is a contact terminal formed by a package body 11 and a predetermined number of lead pins 12 from each side of the package body 11, each maintaining a predetermined pitch. Is equipped. Unlike the lead pin 12 of the QFP 10b, the lead pin 12 of the QFN 10c does not protrude the lead pin 12.

상기 QFP(10b), QFN(10c)도 상기 SOP IC(10a)와 같이 그 종류에 따라 상기 패키지몸체(11)의 크기가 각각 다르고, 상기 접촉단자의 리드핀(12)의 개수 및 피치가 각각 다르고, 상기 리드핀(12) 상호간의 피치는 통상 0.4mm, 0.5mm, 0.65mm, 0.8mm, 1.0mm 중 어느 하나이고 리드핀(12)의 개수는 필요에 따라 통상 32핀 ~ 200핀 정도의 것을 사용하게 되는데, 본 발명의 실시예에 사용되는 QFP(10b), QFN(10c)은 설명의 편의를 위하여 상기 QFP(10b) 또는 QFN(10c)의 리드핀(12) 개수가 48개인 것을 도시하였다.The size of the package body 11 is different depending on the type of the QFP 10b and QFN 10c, as in the SOP IC 10a, and the number and pitch of the lead pins 12 of the contact terminals are respectively. Different, the pitch between the lead pins 12 is usually one of 0.4mm, 0.5mm, 0.65mm, 0.8mm, 1.0mm, and the number of lead pins 12 is usually 32 pins to 200 pins, if necessary. The QFP 10b and QFN 10c used in the embodiment of the present invention show that the number of lead pins 12 of the QFP 10b or QFN 10c is 48 for convenience of explanation. Did.

도 4(a) 내지 도 4(d)는 본 발명의 일 실시예에 따른 SOP IC(10a)용 테스트 소켓의 모듈러기판(110)을 도시한 평면도이고, 도 5(a)는 본 발명의 일 실시예에 따른 SOP IC(10a)용 테스트 소켓의 베이스기판(120)을 도시한 평면도이다.4 (a) to 4 (d) are plan views illustrating a modular substrate 110 of a test socket for SOP IC 10a according to an embodiment of the present invention, and FIG. 5 (a) is an embodiment of the present invention This is a plan view showing the base substrate 120 of the test socket for the SOP IC 10a according to the embodiment.

도 4(a) 내지 도 4(d), 도 5(a)를 참조하면, 본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 베이스기판(120), 모듈러기판(110), 제1 회로(111) 및 제2 회로(121)를 포함하여 구성된다.4 (a) to 4 (d), 5 (a), the test socket 100 for a surface mounted integrated circuit package according to the present invention includes a base substrate 120, a modular substrate 110, It comprises a first circuit 111 and the second circuit 121.

상기 표면 실장형 집적회로 패키지(10)는 상기 모듈러기판(110)의 상측에 안착 또는 분리가능하며, 상기 모듈러기판(110)은 상기 베이스기판(120)의 상측에 안착 또는 분리가능하다.The surface-mounted integrated circuit package 10 is seated or detachable on the upper side of the modular substrate 110, and the modular board 110 is seated or detachable on the upper side of the base substrate 120.

도 4(a) 내지 도 4(d)를 참조하면, 본 발명의 일 실시예에 따른 상기 모듈러기판(110)은 상기 표면 실장형 집적회로 패키지(10)가 상측에 안착 또는 분리가능하며, 상기 제1 회로(111)가 상면에 인쇄되는 PCB(Printed Circuit Board) 기판의 형태이다.Referring to Figure 4 (a) to 4 (d), the modular substrate 110 according to an embodiment of the present invention, the surface-mounted integrated circuit package 10 is seated or removable on the upper side, the The first circuit 111 is in the form of a printed circuit board (PCB) substrate printed on the top surface.

도 4(a)를 참조하면, 상기 모듈러기판(110)은 상기 SOP IC(10a) 중에서 리드핀(12)의 상호간의 피치가 1.27mm인 Wide Type SOP IC(10a)가 상면에 안착 또는 분리가능하며, 상기 제1 회로(111)는 복수개의 리드전극을 가지고, 상기 Wide Type SOP IC(10a)의 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110)의 적어도 일부분에 인쇄된다.Referring to Figure 4 (a), the modular substrate 110 of the SOP IC (10a) of the lead pin 12, the pitch between each other is 1.27mm Wide Type SOP IC (10a) can be seated or detached on the upper surface The first circuit 111 has a plurality of lead electrodes, and corresponds to the size of the package body 11 of the wide type SOP IC 10a and the number and pitch of the lead pins 12 of the contact terminals. The pattern is printed on at least a portion of the modular substrate 110.

도 4(b)를 참조하면, 상기 모듈러기판(110)은 상기 SOP IC(10a) 중에서 리드핀(12)의 상호간의 피치가 1.27mm인 Narrow Type SOP IC(10a)가 상면에 안착 또는 분리가능하며, 상기 Narrow Type SOP IC(10a)가 상면에 안착되어 상기 베이스기판(120)의 상기 제2 회로(121)와 전기적으로 연결될 수 있도록, 상기 제1 회로(111)는 제1 리드전극(111a), 제2 리드전극(111b) 및 제1 인쇄배선(111c)을 포함한다. 상기 제1 리드전극(111a)은 상기 Narrow Type SOP IC(10a)의 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110)의 상면에 인쇄되며, 상기 제2 리드전극(111b)은 복수 개의 리드전극을 가지고, 상기 제1 리드전극(111a)에 대응되는 패턴으로 상기 모듈러기판(110) 가장자리부의 적어도 일부분에 인쇄된다. 상기 제1 인쇄배선(111c)은 상기 제1 리드전극(111a)의 리드전극과 상기 제2 리드전극(111b)의 리드전극이 전기적으로 연결되도록 상기 모듈러기판(110)에 인쇄된다.Referring to Figure 4 (b), the modular substrate 110 of the SOP IC (10a) of the lead pin 12, the pitch between each other is 1.27mm Narrow Type SOP IC (10a) can be seated or detached on the upper surface The first circuit 111 is a first lead electrode 111a so that the narrow type SOP IC 10a is seated on an upper surface and electrically connected to the second circuit 121 of the base substrate 120. ), The second lead electrode 111b and the first printed wiring 111c. The first lead electrode 111a is a pattern corresponding to the size of the package body 11 of the Narrow Type SOP IC 10a and the number and pitch of the lead pins 12 of the contact terminals. The second lead electrode 111b has a plurality of lead electrodes, and is printed on at least a portion of the edge portion of the modular substrate 110 in a pattern corresponding to the first lead electrode 111a. The first printed wiring 111c is printed on the modular substrate 110 such that the lead electrode of the first lead electrode 111a and the lead electrode of the second lead electrode 111b are electrically connected.

도 4(c)에 도시되는 모듈러기판(110)은 상기 SOP IC(10a) 중에서 리드핀(12)의 상호간의 피치가 0.5mm이면서, 상기 패키지몸체(11)가 소형으로 형성되는 소형 SOP IC(10a)가 상면에 안착 또는 분리가능하며, 상기 소형 SOP IC(10a)가 상면에 안착되어 상기 베이스기판(120)의 상기 제2 회로(121)와 전기적으로 연결될 수 있도록 상기 제1 회로(111)는 제1 리드전극(111a), 제2 리드전극(111b) 및 제1 인쇄배선(111c)을 포함한다. 상기 제1 리드전극(111a)은 상기 소형 SOP IC(10a)의 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110)의 상면에 인쇄되며, 상기 제2 리드전극(111b)은 복수 개의 리드전극을 가지고, 상기 제1 리드전극(111a)에 대응되는 패턴으로 상기 모듈러기판(110) 가장자리부의 적어도 일부분에 인쇄된다. 상기 제1 인쇄배선(111c)은 상기 제1 리드전극(111a)의 리드전극과 상기 제2 리드전극(111b)의 리드전극이 전기적으로 연결되도록 상기 모듈러기판(110)에 인쇄된다.The modular substrate 110 shown in FIG. 4 (c) has a small pitch of 0.5 mm between the lead pins 12 among the SOP ICs 10a, and the package body 11 is formed of a small SOP IC ( The first circuit 111 so that 10a) is seated or detachable on the upper surface, and the small SOP IC 10a is seated on the upper surface and can be electrically connected to the second circuit 121 of the base substrate 120. Includes a first lead electrode 111a, a second lead electrode 111b, and a first printed wiring 111c. The first lead electrode 111a is a pattern corresponding to the size of the package body 11 of the small SOP IC 10a and the number and pitch of the lead pins 12 of the contact terminals. Printed on the upper surface, the second lead electrode 111b has a plurality of lead electrodes, and is printed on at least a portion of the edge portion of the modular substrate 110 in a pattern corresponding to the first lead electrode 111a. The first printed wiring 111c is printed on the modular substrate 110 such that the lead electrode of the first lead electrode 111a and the lead electrode of the second lead electrode 111b are electrically connected.

도 4(d)에 도시되는 모듈러기판(110)은 상기 소형 SOP IC(10a), Narrow Type SOP IC(10a), Wide Type SOP IC(10a) 중 어느 하나의 SOP IC(10a)가 상기 모듈러기판(110)의 상면에 안착 또는 분리될 수 있고, 상기 베이스기판(120)의 상면에 안착 또는 분리될 수 있다. 즉, 4(d)에 도시되는 모듈러기판(110)은 하나의 상기 모듈러기판(110)을 사용하여 크기가 서로 다른 패키지몸체(11) 또는 리드핀(12)의 피치가 서로 다른 SOP IC(10a)를 테스트할 수 있다. 이를 위해서 도 4(d)에 도시되는 모듈러기판(110)은 테스트 하고자 하는 상기 소형 SOP IC(10a), Narrow Type SOP IC(10a), Wide Type SOP IC(10a) 중 테스트 하고자 하는 표면 실장형 집적회로 패키지(10)의 상면에 안착된 상태에서 상기 베이스기판(120)의 상면에 안착하여 상기 베이스기판(120)의 상기 제2 회로(121)와 전기적으로 연결될 수 있도록 상기 모듈러기판(110)에는 제1 회로(111)가 인쇄되어 있다. 상기 제1 회로(111)는 제1 리드전극(111a), 제2 리드전극(111b) 및 제1 인쇄배선(111c)을 포함하고, 상기 제1 리드전극(111a)은 상기 모듈러기판(110)의 적어도 일부분에 테스트하고자 하는 표면 실장형 집적회로 패키지(10)의 패키지몸체(11) 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 복수 개의 리드전극을 가질 수 있도록 인쇄된다. 상기 제2 리드전극(111b)은 상기 제1 리드전극(111a)과 대응되는 패턴으로 상기 모듈러기판(110) 가장자리부의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는다.In the modular substrate 110 shown in FIG. 4 (d), any one of the small SOP IC 10a, the narrow type SOP IC 10a, and the wide type SOP IC 10a has the SOP IC 10a. The upper surface of the 110 may be seated or separated, and the upper surface of the base substrate 120 may be seated or separated. That is, the modular substrate 110 shown in 4 (d) is a SOP IC (10a) having a different pitch of the package body 11 or lead pin 12 of different sizes using one of the modular substrate 110 ). To this end, the modular substrate 110 shown in FIG. 4 (d) is a surface-mount integrated type to be tested among the small SOP IC 10a, Narrow Type SOP IC 10a, and Wide Type SOP IC 10a to be tested. In the state mounted on the upper surface of the circuit package 10 is mounted on the upper surface of the base substrate 120 so that the second circuit 121 of the base substrate 120 can be electrically connected to the modular substrate 110 The first circuit 111 is printed. The first circuit 111 includes a first lead electrode 111a, a second lead electrode 111b, and a first printed wiring 111c, and the first lead electrode 111a is the modular substrate 110 To have a plurality of lead electrodes in a pattern corresponding to the size and package number of the lead pins 12 and the size of the package body 11 of the surface-mounted integrated circuit package 10 to be tested on at least a portion of the Is printed. The second lead electrode 111b has a plurality of lead electrodes printed on at least a portion of an edge portion of the modular substrate 110 in a pattern corresponding to the first lead electrode 111a.

상기 모듈러기판(110)은 도 4(a) 내지 도 4(d)에 도시된 형상에 한정되지 않고, 테스트 하고자 하는 상기 SOP IC(10a)가 상면에 안착 또는 분리가능하고, 상기 베이스기판(120)의 상면에 안착 또는 분리될 수 있는 다양한 형상을 가질 수 있다.The modular substrate 110 is not limited to the shapes shown in FIGS. 4 (a) to 4 (d), and the SOP IC 10a to be tested is seated or detachable on an upper surface, and the base substrate 120 ) May have various shapes that can be seated or separated on the upper surface.

상기 모듈러기판(110)에 인쇄되는 제1 리드전극(111a), 제2 리드전극(111b) 및 제1 인쇄배선(111c)의 형상도 도 4(a) 내지 도 4(d)에 도시된 형상에 한정되지 않고, 테스트 하고자 하는 상기 SOP IC(10a)의 종류에 따라 테스트 하고자 하는 상기 SOP IP 접촉단자의 리드핀(12)과 상기 제1 리드전극(111a)의 리드전극이 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 제2 리드전극(111b)의 리드전극과 상기 제2 회로(121)의 리드전극이 접촉되어 전기적으로 연결될 수 있는 다양한 다양한 형상으로 상기 모듈러기판(110)에 인쇄될 수 있다.The shapes of the first lead electrode 111a, the second lead electrode 111b, and the first printed wiring 111c printed on the modular substrate 110 are illustrated in FIGS. 4 (a) to 4 (d). Without being limited to, the lead pin 12 of the SOP IP contact terminal to be tested and the lead electrode of the first lead electrode 111a are contacted and electrically connected according to the type of the SOP IC 10a to be tested. When the modular substrate 110 is seated on the upper surface of the base substrate 120, the lead electrode of the second lead electrode 111b and the lead electrode of the second circuit 121 may be contacted and electrically connected. It can be printed on the modular substrate 110 in various shapes.

또한, 상기 제2 리드전극(111b)은 상기 모듈러기판(110) 가장자리부의 상면, 측면 및 하면의 적어도 일부분을 감싸지게 인쇄되고, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착되면, 상기 모듈러기판(110) 가장자리의 하면에 인쇄된 상기 제2 리드전극(111b)의 리드전극 각각은 상기 제2 회로(121)의 리드전극의 적어도 일부에 전기적으로 연결된다.In addition, the second lead electrode 111b is printed to surround at least a portion of the top, side, and bottom edges of the edge portion of the modular substrate 110, and the modular substrate 110 is seated on the upper surface of the base substrate 120. When each of the lead electrodes of the second lead electrode 111b printed on the lower surface of the edge of the modular substrate 110 is electrically connected to at least a part of the lead electrode of the second circuit 121.

또한, 상기 모듈러기판(110)은 상기 모듈러기판(110)의 상측에 구비되어 상기 표면 실장형 집적회로 패키지(10)가 안착되는 위치를 가이드하는 적어도 하나 이상의 제1 가이드부(123)를 더 포함할 수 있다. 상기 제1 가이드부(123)는 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110)의 상면에 안착됨에 있어, 상기 표면 실장형 집적회로 패키지(10)의 외각을 둘러싸는데, 이를 통해 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110)의 상면에 안착되는 위치를 가이드하고, 테스트가 진행되는 동안 전후좌우로 상기 표면 실장형 집적회로 패키지(10)가 움직이지 않도록 고정시키게 된다.In addition, the modular substrate 110 is provided on the upper side of the modular substrate 110 further includes at least one first guide portion 123 to guide the position where the surface-mounted integrated circuit package 10 is seated can do. The first guide part 123 surrounds the outer shell of the surface-mounted integrated circuit package 10 in that the surface-mounted integrated circuit package 10 is mounted on an upper surface of the modular substrate 110. Guide the position where the surface-mounted integrated circuit package 10 is seated on the upper surface of the modular substrate 110, so that the surface-mounted integrated circuit package 10 does not move back and forth and left and right during the test. It is fixed.

도 4(d)의 모듈러기판(110)의 경우에는 여러 종류의 표면 실장형 집적회로 패키지(10)가 상면에 안착되어 테스트될 수 있으므로, 상기 제1 가이드는 테스트 하고자 하는 표면 실장형 집적회로 패키지(10)의 크기에 대응되어 상기 표면 실장형 집적회로 패키지(10)의 외각을 둘러쌀 수 있도록 제작됨이 바람직할 것이다.In the case of the modular substrate 110 of FIG. 4 (d), since various types of surface-mounted integrated circuit packages 10 may be mounted and tested on the upper surface, the first guide is a surface-mounted integrated circuit package to be tested. It would be desirable to be manufactured to surround the outer shell of the surface-mounted integrated circuit package 10 corresponding to the size of (10).

도 5(a)를 참조하면, 본 발명의 일 실시예에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)의 베이스기판(120)은 상면에 상기 모듈러기판(110)이 안착 또는 분리될 수 있으며, 제2 회로(121)가 상면에 인쇄되는 PCB(Printed Circuit Board) 기판의 형태이다.Referring to Figure 5 (a), the base substrate 120 of the test socket 100 for a surface-mounted integrated circuit package according to an embodiment of the present invention, the modular substrate 110 may be seated or separated on the upper surface It is a form of a PCB (Printed Circuit Board) substrate on which the second circuit 121 is printed on the upper surface.

상기 베이스기판(120)은 도 5(a)에 도시된 형상에 한정되지 않고, 상기 모듈러기판(110)이 상면에 안착 또는 분리가능한 다양한 형상을 가질수 있다.The base substrate 120 is not limited to the shape shown in FIG. 5 (a), and the modular substrate 110 may have various shapes that can be seated or separated on the upper surface.

상기 제2 회로(121)는 상기 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120)의 적어도 일부분에 인쇄되어 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는다.The second circuit 121 has a plurality of lead electrodes that are printed on at least a portion of the base substrate 120 in a pattern corresponding to the first circuit 111 and can be electrically connected to the outside.

이를 위해서 상기 제2 회로(121)는 제3 리드전극(121a), 제4 리드전극(121b)과 제2 인쇄배선(121c)을 포함하여 구성된다.To this end, the second circuit 121 includes a third lead electrode 121a, a fourth lead electrode 121b, and a second printed wiring 121c.

상기 제3 리드전극(121a)은 상기 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는다.The third lead electrode 121a has a plurality of lead electrodes printed on at least a portion of the upper surface of the base substrate 120 in a pattern corresponding to the first circuit 111.

상기 제4 리드전극(121b)은 상기 제3 리드전극(121a)에 대응되는 패턴으로 상기 베이스기판(120) 가장자리부 상면의 적어도 일부분에 인쇄되며 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는다.The fourth lead electrode 121b has a plurality of lead electrodes that are printed on at least a portion of the upper surface of the edge of the base substrate 120 in a pattern corresponding to the third lead electrode 121a.

상기 제2 인쇄배선(121c)은 상기 제3 리드전극(121a)의 리드전극과 상기 제4 리드전극(121b)의 리드전극이 전기적으로 연결되도록 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄된다.The second printed wiring 121c is printed on at least a portion of the upper surface of the base substrate 120 such that the lead electrode of the third lead electrode 121a and the lead electrode of the fourth lead electrode 121b are electrically connected. .

상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12) 각각은 상기 제1 회로(111)의 리드전극 중 적어도 일부와 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 각각의 상기 제3 리드전극(121a)의 리드전극과 상호간 접촉되어 전기적으로 연결된다.When the surface-mounted integrated circuit package 10 is seated on the upper surface of the modular substrate 110, each of the lead pins 12 of the contact terminals is in contact with at least a portion of the lead electrodes of the first circuit 111 and electrically When the modular substrate 110 is seated on the upper surface of the base substrate 120, at least a portion of the lead electrodes of the first circuit 111 and the lead electrode of each of the third lead electrode (121a) They are in electrical contact with each other.

만약 도 4(b) 내지 4(d)의 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되는 경우에는, 상기 접촉단자의 리드핀(12)과 상기 제1 리드전극(111a)의 리드전극의 적어도 일부는 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제2 리드전극(111b)의 리드전극과 상기 제3 리드전극(121a)의 리드전극이 접촉되어 전기적으로 연결된다.If the modular substrate 110 of Figures 4 (b) to 4 (d) is seated on the upper surface of the base substrate 120, the lead pin 12 of the contact terminal and the first lead electrode 111a At least a portion of the lead electrode is electrically connected to each other, and when the modular substrate 110 is seated on the upper surface of the base substrate 120, the lead electrode of the second lead electrode 111b and the third lead electrode ( The lead electrode of 121a) is contacted and electrically connected.

이를 통해, 본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 테스트 하고자 하는 표면 실장형 집적회로 패키지(10)의 패키지몸체(11)의 크기와 접촉단자의 리드핀(12)의 개수 및 피치에 따라 모듈러기판(110)을 선택하여 상기 베이스기판(120)에 안착 또는 분리됨으로써, 테스트 하고자 하는 표면 실장형 집적회로 패키지(10)에 관계없이 범용으로 테스트 할 수 있다.Through this, the test socket 100 for a surface mounted integrated circuit package according to the present invention is the size of the package body 11 of the surface mounted integrated circuit package 10 to be tested and the lead pin 12 of the contact terminal. By selecting the modular substrate 110 according to the number and pitch, the base substrate 120 can be seated or separated, thereby testing universally regardless of the surface mounted integrated circuit package 10 to be tested.

또한, 상기 베이스기판(120)은, 상기 베이스기판(120)의 상측에 구비되어 상기 모듈러기판(110)이 안착되는 위치를 가이드하는 제2 가이드부(113)를 더 포함할 수 있다. 상기 제2 가이드부(113)는, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착됨에 있어, 상기 모듈러기판(110)의 외각을 둘러싸도록 제작되는 것이 바람직하다. 이를 통해, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착되는 위치를 가이드하고, 테스트가 진행되는 동안 전후좌우로 상기 모듈러기판(110)이 움직이지 않도록 고정시키게 된다.Also, the base substrate 120 may further include a second guide unit 113 provided on an upper side of the base substrate 120 to guide a position where the modular substrate 110 is seated. The second guide portion 113, the modular substrate 110 is seated on the upper surface of the base substrate 120, it is preferable to be manufactured to surround the outer shell of the modular substrate (110). Through this, the position where the modular substrate 110 is seated on the upper surface of the base substrate 120 is guided, and the modular substrate 110 is fixed so that it does not move back and forth and left and right during the test.

도 6(a) 내지 도 6(f)는 본 발명의 일 실시예에 따른 SOP IC(10a)용 테스트 소켓의 사용상태를 도시한 사시도이다. 도 7(a) 내지 도 7(f)는 본 발명의 일 실시예에 따른 SOP IC(10a)용 테스트 소켓의 사용상태의 주요부를 도시한 단면도이다. 6 (a) to 6 (f) are perspective views showing a use state of a test socket for SOP IC 10a according to an embodiment of the present invention. 7 (a) to 7 (f) are cross-sectional views showing a main part of a use state of a test socket for a SOP IC 10a according to an embodiment of the present invention.

도 6(a) Wide Type SOP IC(10a)가 상기 도 4(a)에 도시된 모듈러기판(110)에 안착되어, 상기 5(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이며, 도 7(a)는 도 6(a)의 사용상태에 대한 단면도이다. 도 6(b) Narrow Type SOP IC(10a)가 상기 도 4(b)에 도시된 모듈러기판(110)에 안착되어, 상기 5(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이며, 도 7(b)는 도 6(b)의 사용상태에 대한 단면도이다. 도 6(c) 소형 SOP IC(10a)가 상기 도 4(c)에 도시된 모듈러기판(110)에 안착되어, 상기 5(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이며, 도 7(c)는 도 6(c)의 사용상태에 대한 단면도이다. 도 6(d) 내지 도 6(f)는 소형 SOP IC(10a), Narrow Type SOP IC(10a), Wide Type SOP IC(10a)가 각각 도 4(d)에 도시된 모듈러기판(11)에 안착되어 도 5(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이며, 도 7(d) 내지 7(f)는 각각 도 6(d) 내지 도 6(f)의 사용상태에 대한 단면도이다.Figure 6 (a) Wide Type SOP IC (10a) is seated on the modular substrate 110 shown in Figure 4 (a), the state of being seated on the upper surface of the base substrate 120 shown in 5 (a) 7 (a) is a cross-sectional view of the use state of FIG. 6 (a). 6 (b) Narrow Type SOP IC 10a is seated on the modular substrate 110 shown in FIG. 4 (b), and is seated on the upper surface of the base substrate 120 shown in 5 (a). 7 (b) is a cross-sectional view of the use state of FIG. 6 (b). Figure 6 (c) a small SOP IC (10a) is seated on the modular substrate 110 shown in Figure 4 (c), the state of being seated on the upper surface of the base substrate 120 shown in 5 (a) 7 (c) is a cross-sectional view of the use state of FIG. 6 (c). 6 (d) to 6 (f), the small SOP IC 10a, the Narrow Type SOP IC 10a, and the Wide Type SOP IC 10a are respectively attached to the modular substrate 11 shown in FIG. 4 (d). It is a perspective view showing a state of being seated on an upper surface of the base substrate 120 shown in FIG. 5 (a), and FIGS. 7 (d) to 7 (f) are respectively shown in FIGS. It is a cross-sectional view of the use state.

도 6(a) 내지 도 6(f) 및 도 7(a) 내지 도 7(f)를 참조하면, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12) 각각은 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 상기 제2 회로(121)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결된다.6 (a) to 6 (f) and 7 (a) to 7 (f), when the surface-mounted integrated circuit package 10 is mounted on the top surface of the modular substrate 110, the Each of the lead pins 12 of the contact terminal is in contact with each other and electrically connected to at least some of the lead electrodes of the first circuit 111, and when the modular substrate 110 is seated on the upper surface of the base substrate 120, At least some of the lead electrodes of the first circuit 111 are in contact with each other and electrically connected to at least some of the lead electrodes of the second circuit 121.

즉, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12)과 상기 제1 회로(111)의 제1 리드전극(111a)의 리드전극의 적어도 일부는 상호간 접촉되어 전기적으로 연결되고, 상기 제1 인쇄배선(111c)을 통해 제1 리드전극(111a)의 리드전극과 상기 제2 리드전극(111b)의 리드전극을 전기적으로 연결된다.That is, when the surface-mounted integrated circuit package 10 is seated on the upper surface of the modular substrate 110, the lead pin 12 of the contact terminal and the first lead electrode 111a of the first circuit 111 At least a portion of the lead electrodes are electrically connected to each other, and electrically connect the lead electrodes of the first lead electrode 111a and the lead electrodes of the second lead electrode 111b through the first printed wiring 111c. do.

또한, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 제2 리드전극(111b)의 리드전극과 상기 제2 회로(121)의 제3 리드전극(121a)의 리드전극은 접촉되어 전기적으로 연결되고, 상기 제2 인쇄배선(121c)을 통해 상기 제3 리드전극(121a)의 리드전극과 상기 제4 리드전극(121b)의 리드전극 각각이 상호간 일대일로 대응되어 전기적으로 연결되고, 상기 제4 리드전극(121b)은 외부와 전기적 접속이 가능하다.In addition, when the modular substrate 110 is seated on the upper surface of the base substrate 120, the lead electrode of the second lead electrode 111b of the first circuit 111 and the third lead of the second circuit 121 The lead electrode of the electrode 121a is contacted and electrically connected, and the lead electrode of the third lead electrode 121a and the lead electrode of the fourth lead electrode 121b are respectively connected through the second printed wiring 121c. It is electrically connected in a one-to-one correspondence with each other, and the fourth lead electrode 121b can be electrically connected to the outside.

상기 표면 실장형 집적회로 패키지(10)의 리드핀(12) 각각은 상기 제1 리드전극(111a)과 전기적으로 연결되고, 상기 제1 리드전극(111a)은 제2 리드전극(111b)과 전기적으로 연결되며, 상기 제3 리드전극(121a)은 제4 리드전극(121b)과 전기적으로 연결되고, 상기 제4 리드전극(121b)은 외부와 전기적 접속이 가능함에 따라, 본 발명의 일 실시예에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 전체가 전기적 접속이 가능하여 표면 실장형 집적회로 패키지(10)에 대한 전기적 특성을 검사할 수 있게 되는 것이다.Each of the lead pins 12 of the surface-mounted integrated circuit package 10 is electrically connected to the first lead electrode 111a, and the first lead electrode 111a is electrically connected to the second lead electrode 111b. Connected to, the third lead electrode 121a is electrically connected to the fourth lead electrode 121b, and the fourth lead electrode 121b is electrically connected to the outside. The test socket 100 for a surface-mounted integrated circuit package according to the present invention is capable of inspecting electrical characteristics of the surface-mounted integrated circuit package 10 because electrical connection is possible.

또한, 상기 접촉단자의 리드핀(12) 각각은 상기 베이스기판(120) 상면에 상기 모듈러기판(110)이 안착된 상태에서, 상기 제1 리드전극(111a) 각각에 일대일로 대응되어 접촉되어 상기 표면 실장형 집적회로 패키지(10)를 상기 모듈러기판(110)의 상면에서 고정될 수 있도록 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압하는 가압지그(200)를 더 포함할 수 있다.In addition, each of the lead pins 12 of the contact terminal is in contact with each of the first lead electrodes 111a in a state in which the modular substrate 110 is seated on an upper surface of the base substrate 120 and is in contact with each other. Further comprising a pressure jig 200 for pressing the package body 11 in the direction toward the modular substrate 110 so that the surface-mounted integrated circuit package 10 can be fixed on the upper surface of the modular substrate 110 can do.

도 7(a) 내지 도 7(f)에 도시된 바와 같이 상기 가압지그(200)는 상기 베이스기판(120) 상면에 상기 모듈러기판(110)이 안착된 상태에서, 상기 접촉단자의 리드핀(12) 각각이 상기 제1 리드전극(111a) 각각에 일대일로 대응되어 접촉되어 상기 표면 실장형 집적회로 패키지(10)를 상기 모듈러기판(110)의 상면에서 고정될 수 있도록 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압하는 구성이다.7 (a) to 7 (f), the pressing jig 200 is a lead pin of the contact terminal in a state in which the modular substrate 110 is seated on the upper surface of the base substrate 120 ( 12) The package body 11 so that each of the first lead electrodes 111a is contacted in a one-to-one correspondence to be fixed to the surface-mounted integrated circuit package 10 on the upper surface of the modular substrate 110. It is configured to press in the direction toward the modular substrate (110).

상기 가압지그(200)는 상하방향으로 왕복이동이 가능한 실린더로 구성할 수도 있고, 일방향으로 가압력을 가하고 가압력을 해제할 수 있는 수단이라면 본 발명의 보호범위에 속한다고 할 것이다. 예를 들면 장갑을 낀 손으로 상기 패키지몸체(11)를 누르는 것도 일종의 가압지그(200)라고 할 수 있는 것이다.The pressure jig 200 may be configured as a cylinder capable of reciprocating in the vertical direction, and if it is a means to apply a pressing force in one direction and release the pressing force, it will be said to belong to the protection scope of the present invention. For example, pressing the package body 11 with a gloved hand may also be referred to as a kind of pressure jig 200.

도 8(a) 내지 도 8(d) 및 도 5(b)는 본 발명의 일 실시예에 따른 QFP(10b), QFN(10c)용 테스트 소켓의 모듈러기판(110)과 베이스기판(120)을 각각 도시한 평면도이다.8 (a) to 8 (d) and 5 (b) are the modular substrate 110 and the base substrate 120 of the test socket for QFP 10b, QFN 10c according to an embodiment of the present invention. It is a top view showing each.

도 8(a) 내지 도 8(d) 및 도 5(b)를 참조하면, 상기 제1 회로(111)와 제2 회로(121)의 형상이 QFP(10b) 및 QFN(10c)의 리드핀(12)의 모양에 대응되어 상기 베이스기판(120)과 상기 모듈러기판(110)에 인쇄된다.8 (a) to 8 (d) and 5 (b), the shapes of the first circuit 111 and the second circuit 121 are lead pins of the QFP 10b and QFN 10c. Corresponding to the shape of (12) is printed on the base substrate 120 and the modular substrate (110).

다만, 도 4(a) 내지 도 4(d)와 달리, SOP IC(10a) 대신에 QFP(10b) 또는 QFN(10c) 중 어느 하나가 상기 모듈러기판(110) 상면에 안착된다. QFP(10b) 또는 QFN(10c)의 접촉단자의 리드핀(12) 각각이 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 상기 제2 회로(121)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 제2 회로(121)는 외부와 전기적 접속이 가능하다는 점은 전술한 바와 동일하다.However, unlike FIGS. 4 (a) to 4 (d), instead of the SOP IC 10a, either QFP 10b or QFN 10c is seated on the top surface of the modular substrate 110. Each of the lead pins 12 of the contact terminals of the QFP 10b or QFN 10c is electrically connected to each other in contact with at least a portion of the lead electrodes of the first circuit 111, and the modular substrate 110 is When seated on the upper surface of the base substrate 120, at least some of the lead electrodes of the first circuit 111 are in contact with each other and electrically connected to at least some of the lead electrodes of the second circuit 121, the second circuit It is the same as described above that the 121 is electrically connected to the outside.

상기 제1 회로(111)의 제1 리드전극(111a), 제2 리드전극(111b), 제1 인쇄배선(111c) 및 제1 가이드부(123)와 상기 제2 회로(121)의 제3 리드전극(121a), 제4 리드전극(121b), 제2 인쇄배선(121c) 및 제2 가이드부(113) 또한 전술한 바와 동일하므로 상세한 설명은 생략하기로 한다.The first lead electrode 111a, the second lead electrode 111b, the first printed wiring 111c, the first guide part 123 of the first circuit 111, and the third of the second circuit 121 Since the lead electrode 121a, the fourth lead electrode 121b, the second printed wiring 121c, and the second guide portion 113 are also the same as described above, a detailed description will be omitted.

도 9(a) 내지 도 9(f)는 본 발명의 일 실시예에 따른 QFP(10b)용 테스트 소켓의 사용상태를 도시한 사시도이다. 9 (a) to 9 (f) are perspective views illustrating a use state of a test socket for QFP 10b according to an embodiment of the present invention.

도 9(a)는 리드핀(12)의 피치가 1.0mm인 QFP(10b)가 상기 도 8(a)에 도시된 모듈러기판(110)에 안착되고, 상기 5(b)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이다. 도 9(b)은 리드핀(12)의 피치가 1.0mm이고, 도 9(a)에 도시된 QFP(10b)보다 패키지 몸체의 폭이 넓은 QFP(10b)가 상기 도 8(b)에 도시된 모듈러기판(110)에 안착되고, 상기 5(b)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이다. 도 9(c) 리드핀(12)의 피치가 0.5mm인 QFP(10b)가 상기 도 8(c)에 도시된 모듈러기판(110)에 안착되고, 상기 5(b)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이다. 도 9(d) 내지 도 9(f)는 리드핀(12)의 피치가 0.5mm 또는 1.0mm이고 패키지 몸체의 크기가 서로 다른 QFP(10b)가 각각 도 8(d)에 안착되고, 도 5(b)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이다.9 (a), the QFP 10b having a pitch of the lead pin 12 of 1.0 mm is seated on the modular substrate 110 shown in FIG. 8 (a), and the base substrate shown in 5 (b). It is a perspective view showing a state seated on the upper surface of (120). 9 (b), the lead pin 12 has a pitch of 1.0 mm, and the QFP 10b having a wider package body than the QFP 10b shown in FIG. 9 (a) is shown in FIG. 8 (b). It is a perspective view showing a state that is seated on the modular substrate 110, and seated on the upper surface of the base substrate 120 shown in 5 (b). 9 (c) QFP 10b having a pitch of lead pin 12 of 0.5 mm is seated on the modular substrate 110 shown in FIG. 8 (c), and the base substrate shown in 5 (b) ( 120) is a perspective view showing a state seated on the top surface. 9 (d) to 9 (f), the lead pin 12 has a pitch of 0.5 mm or 1.0 mm and QFPs 10b having different package body sizes are seated in FIG. 8 (d), respectively. (b) is a perspective view showing a state seated on the upper surface of the base substrate 120 shown in FIG.

다만, 도 6(a) 내지 도 6(f)와 달리, SOP IC(10a) 대신에 QFP(10b) 또는 QFN(10c) 중 어느 하나가 상기 모듈러기판(110) 상면에 안착된다. 이에 따라, 상기 제1 회로(111)와 제2 회로(121)의 형상이 QFP(10b) 및 QFN(10c)의 리드핀(12)의 모양에 대응되어 상기 베이스기판(120)과 상기 모듈러기판(110)에 인쇄된다.However, unlike FIGS. 6 (a) to 6 (f), instead of the SOP IC 10a, either QFP 10b or QFN 10c is seated on the top surface of the modular substrate 110. Accordingly, the shapes of the first circuit 111 and the second circuit 121 correspond to the shapes of the lead pins 12 of the QFP 10b and QFN 10c, so that the base substrate 120 and the modular substrate are formed. It is printed on (110).

QFP(10b) 또는 QFN(10c)의 접촉단자의 리드핀(12) 각각이 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 상기 제2 회로(121)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 제2 회로(121)는 외부와 전기적 접속이 가능하다는 점은 전술한 바와 동일하다.Each of the lead pins 12 of the contact terminals of the QFP 10b or QFN 10c is electrically connected to each other in contact with at least a portion of the lead electrodes of the first circuit 111, and the modular substrate 110 is When seated on the upper surface of the base substrate 120, at least some of the lead electrodes of the first circuit 111 are in contact with each other and electrically connected to at least some of the lead electrodes of the second circuit 121, the second circuit It is the same as described above that the 121 is electrically connected to the outside.

상기 제1 회로(111)의 제1 리드전극(111a), 제2 리드전극(111b), 제1 인쇄배선(111c) 및 제1 가이드부(123)와 상기 제2 회로(121)의 제3 리드전극(121a), 제4 리드전극(121b), 제2 인쇄배선(121c) 및 제2 가이드부(113) 또한 전술한 바와 동일하므로 상세한 설명은 생략하기로 한다.The first lead electrode 111a, the second lead electrode 111b, the first printed wiring 111c, the first guide part 123 of the first circuit 111, and the third of the second circuit 121 Since the lead electrode 121a, the fourth lead electrode 121b, the second printed wiring 121c, and the second guide portion 113 are also the same as described above, a detailed description will be omitted.

도 10(a) 내지 도 10(d)는 본 발명의 다른 실시예에 따른 SOP IC(10a)용 테스트 소켓의 모듈러기판(110)을 도시한 평면도이고, 도 11(a) 및 도 11(b)는 본 발명의 다른 실시예에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)의 베이스기판(120)을 도시한 평면도이다. 도 12(a) 내지 도 12(d)는 본 발명의 다른 실시예에 따른 QFP(10b) 또는 QFN(10c)용 테스트 소켓의 모듈러기판(110)을 도시한 평면도이다.10 (a) to 10 (d) are plan views illustrating a modular substrate 110 of a test socket for SOP IC 10a according to another embodiment of the present invention, and FIGS. 11 (a) and 11 (b) ) Is a plan view showing the base substrate 120 of the test socket 100 for a surface mounted integrated circuit package according to another embodiment of the present invention. 12 (a) to 12 (d) are plan views illustrating a modular substrate 110 of a test socket for QFP 10b or QFN 10c according to another embodiment of the present invention.

도 13(a) 내지 도 13(c)는 본 발명의 다른 실시예에 따른 SOP IC(10a)용 테스트 소켓의 사용상태를 도시한 사시도이며, 도 14(a) 내지 도 14(c)는 본 발명의 다른 실시예에 따른 SOP IC(10a)용 테스트 소켓의 사용상태의 주요부를 도시한 단면도이다.13 (a) to 13 (c) are perspective views showing a use state of a test socket for SOP IC 10a according to another embodiment of the present invention, and FIGS. 14 (a) to 14 (c) are It is a sectional view showing a main part of a use state of a test socket for SOP IC 10a according to another embodiment of the invention.

도 10(a) 내지 도 14(c)를 참조하면, 상기 베이스기판(120)은 적어도 일부분이 개구되어 형성되는 복수 개의 가이드공(122)을 더 포함하고, 상기 모듈러기판(110)은 일측면과 타측면의 적어도 일부분이 각각 외측으로 연장되어 하방으로 돌출되는 상기 가이드공(122)에 대응되는 형상의 복수 개의 삽입부(112)를 더 포함하고, 상기 삽입부(112)와 상기 가이드공(122) 각각은 일대일로 대응되어 상기 삽입부(112)가 상기 가이드공(122)에 삽입된다.10 (a) to 14 (c), the base substrate 120 further includes a plurality of guide holes 122 formed by opening at least a portion, and the modular substrate 110 has one side surface. And at least a portion of the other side is extended to the outside each further includes a plurality of inserting portion 112 of a shape corresponding to the guide hole 122 protruding downward, the inserting portion 112 and the guide hole ( 122) Each one-to-one correspondence so that the insertion portion 112 is inserted into the guide hole 122.

상기 삽입부(112)가 상기 가이드공(122)에 삽입됨에 따라, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착되는 위치를 가이드함과 동시에 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착된 상태에서 움직이지 않도록 고정되게 된다. 또한, 상기 삽입부(112)의 높이 및 상기 가이드공(122)의 깊이는 상기 제2 가이드부(113)보다 더 높게 형성되므로 상기 제2 가이드부(113)를 통해 상기 모듈러기판(110)이 고정되는 효과가 우수할 수 있다. 뿐만 아니라, 상기 베이스기판(120)에는 상기 제2 가이드부(113) 및 가이드공(122)을 모두 포함하고, 상기 모듈러기판(110)은 상기 삽입부(112)를 포함하여 제작되는 경우에는 그 효과가 더욱 상승하게 된다.As the insertion portion 112 is inserted into the guide hole 122, the modular substrate 110 guides the position on the upper surface of the base substrate 120 and the modular substrate 110 is the It is fixed so as not to move while seated on the upper surface of the base substrate 120. In addition, since the height of the insertion portion 112 and the depth of the guide hole 122 are formed higher than the second guide portion 113, the modular substrate 110 through the second guide portion 113 The fixed effect can be excellent. In addition, when the base substrate 120 includes both the second guide portion 113 and the guide hole 122, the modular substrate 110 includes the insertion portion 112. The effect is further increased.

도 13(a)는 Wide Type SOP IC(10a)가 상기 도 10(a)에 도시된 모듈러기판(110)에 안착되고, 상기 도 11(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이며, 도 14(a)는 도 13(a)의 사용상태에 대한 단면도이다. 도 13(b)는 Narrow Type SOP IC(10a)가 상기 도 10(b)에 도시된 모듈러기판(110)에 안착되고, 상기 11(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이고, 도 14(b)는 도 13(b)의 사용상태에 대한 단면도이다. 도 13(c) 소형 SOP IC(10a)가 상기 도 10(c)에 도시된 모듈러기판(110)에 안착되고, 상기 11(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이고, 도 14(c)는 도 13(c)의 사용상태에 대한 단면도이다. 도 13(d) 내지 도 13(f)는 소형 SOP IC(10a), Narrow Type SOP IC(10a), Wide Type SOP IC(10a)가 각각 도 10(d)에 안착되고, 도 11(a)에 도시된 베이스기판(120)의 상면에 안착된 모습을 도시한 사시도이다. 만약 QFP(10b) 또는 QFN(10c)을 테스트하고자 하는 경우에는 도 12(a) 내지 도 12(d)에 도시된 모듈러기판(110)과 도 11(b)에 도시된 베이스기판(120)을 사용하여야 할 것이다.13 (a), a Wide Type SOP IC 10a is seated on the modular substrate 110 shown in FIG. 10 (a), and seated on an upper surface of the base substrate 120 shown in FIG. 11 (a). 14 (a) is a cross-sectional view of the use state of FIG. 13 (a). Figure 13 (b) is a Narrow Type SOP IC (10a) is seated on the modular substrate 110 shown in Figure 10 (b), the base substrate 120 shown in 11 (a) is seated on the top surface It is a perspective view showing a state, and FIG. 14 (b) is a cross-sectional view of the use state of FIG. 13 (b). Figure 13 (c) a small SOP IC (10a) is seated on the modular substrate 110 shown in Figure 10 (c), the state of being seated on the upper surface of the base substrate 120 shown in 11 (a) 14 (c) is a sectional view of the use state of FIG. 13 (c). 13 (d) to 13 (f), the small SOP IC 10a, the narrow type SOP IC 10a, and the wide type SOP IC 10a are respectively seated in FIG. 10 (d), and FIG. 11 (a) It is a perspective view showing a state seated on the upper surface of the base substrate 120 shown in. If the QFP 10b or QFN 10c is to be tested, the modular substrate 110 shown in FIGS. 12 (a) to 12 (d) and the base substrate 120 shown in FIG. 11 (b) are used. Will have to be used.

상기 제1 회로(111)의 제1 리드전극(111a), 제2 리드전극(111b), 제1 인쇄배선(111c) 및 제1 가이드부(123)와 상기 제2 회로(121)의 제3 리드전극(121a), 제4 리드전극(121b), 제2 인쇄배선(121c) 및 제2 가이드부(113), 상기 가압지그(200)는 전술한 바와 동일하므로 상세한 설명은 생략하기로 한다.The first lead electrode 111a, the second lead electrode 111b, the first printed wiring 111c, the first guide part 123 of the first circuit 111, and the third of the second circuit 121 Since the lead electrode 121a, the fourth lead electrode 121b, the second printed wiring 121c, the second guide portion 113, and the press jig 200 are the same as described above, a detailed description will be omitted.

도 15는 본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)을 이용하여 표면 실장형 집적회로 패키지(10)를 테스트하는 방법을 도시한 순서도이다.15 is a flowchart illustrating a method of testing a surface mounted integrated circuit package 10 using a test socket 100 for a surface mounted integrated circuit package according to the present invention.

도 15를 참조하면, 패키지몸체(11) 및 접촉단자를 포함하는 표면 실장형(Surface Mount Device, SMD) 집적회로 패키지를 테스트하는 방법에 있어서, 상기 모듈러기판(110)을 상기 베이스기판(120) 상면에 안착시키는 제1단계, 상기 모듈러기판(110) 상면에 상기 표면 실장형 집적회로 패키지(10)를 안착시키는 제2단계 및 상기 표면 실장형 집적회로 패키지(10)의 전기적 특성을 검사하는 테스트를 수행하는 제3단계를 포함한다.15, in the method of testing a surface mount type (Surface Mount Device, SMD) integrated circuit package including a package body 11 and a contact terminal, the modular substrate 110, the base substrate 120 A first step of seating on an upper surface, a second step of seating the surface-mounted integrated circuit package 10 on an upper surface of the modular substrate 110, and a test for testing electrical characteristics of the surface-mounted integrated circuit package 10 It includes a third step of performing.

상기 제2단계와 제3단계 사이에 상기 가압지그(200)가 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압하는 제2-1단계를 더 포함할 수 있으며, 상기 베이스기판(120)의 상면에 안착되는 상기 모듈러기판(110)의 위치를 가이드 및 고정하도록 상기 모듈러기판(110)의 일측면과 타측면의 적어도 일부분이 각각 외측으로 연장되어 하방으로 돌출되는 복수 개의 삽입부(112) 각각이 상기 베이스기판(120)의 적어도 일부분이 개구되어 상기 삽입부(112)에 대응되는 형상으로 형성되는 복수 개의 가이드공(122) 각각에 일대일로 대응되어 삽입되는 단계를 더 포함할 수 있다.Between the second step and the third step, the pressing jig 200 may further include a 2-1 step of pressing the package body 11 in a direction toward the modular substrate 110, the base To insert and guide at least a portion of one side and the other side of the modular substrate 110 to guide and fix the position of the modular substrate 110 seated on the upper surface of the substrate 120, a plurality of insertions protruding downwardly respectively Each of the parts 112 may further include a step of one-to-one correspondence to each of the plurality of guide holes 122 in which at least a portion of the base substrate 120 is opened to form a shape corresponding to the insertion part 112. can do.

본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 패키지몸체(11)의 크기와 접촉단자의 리드핀(12)의 개수 및 피치에 관계없이 범용으로 SOP IC(10a), QFP(10b) 또는 QFN(10c)을 테스트 할 수 있을 뿐만 아니라, 본 발명에 따른 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 베이스기판(120)과 모듈러기판(110)이 분리 가능하여 상기 베이스기판(120)과 모듈러기판(110)에 불량이 발생하는 경우에 새로운 베이스기판(120) 또는 모듈러기판(110)으로 교체할 수 있어 경제성이 있다.The test socket 100 for a surface mounted integrated circuit package according to the present invention is a general purpose SOP IC 10a, QFP (regardless of the size of the package body 11 and the number and pitch of the lead pins 12 of the contact terminals) In addition to being able to test 10b) or QFN 10c, the test socket 100 for a surface mounted integrated circuit package according to the present invention is detachable from the base substrate 120 and the modular substrate 110 so that the base substrate is detachable. When the defect occurs in the 120 and the modular substrate 110, it can be replaced with a new base substrate 120 or a modular substrate 110, which is economical.

앞에서 설명되고 도면에 도시된 표면 실장형 집적회로 패키지용 테스트 소켓(100)은 본 발명을 실시하기 위한 하나의 실시예에 불과하며, 본 발명의 기술적 사상을 한정하는 것으로 해석되어서는 안된다. 본 발명의 보호범위는 이하의 특허청구범위에 기재된 사항에 의해서만 정하여지며, 본 발명의 요지를 벗어남이 없이 개량 및 변경 된 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것인 한 본 발명의 보호범위에 속한다고 할 것이다.The test socket 100 for the surface-mount integrated circuit package described above and illustrated in the drawings is only one embodiment for practicing the present invention and should not be interpreted as limiting the technical spirit of the present invention. The protection scope of the present invention is defined only by the matters set forth in the claims below, and the improved and modified embodiments without departing from the gist of the present invention are apparent to those skilled in the art to which the present invention pertains. It will be said that it belongs to the protection scope of the present invention.

10 : 표면 실장형 집적회로 패키지
11 : 패키지몸체
12 : 리드핀
100 : 표면 실장형 집적회로 패키지용 테스트 소켓
110 : 모듈러기판
120 : 베이스기판
200 : 가압지그10: surface mount integrated circuit package
11: Package body
12: lead pin
100: test socket for surface-mount integrated circuit package
110: modular substrate
120: base substrate
200: pressure jig

Claims (11)

패키지몸체(11) 및 접촉단자를 포함하는 표면 실장형(Surface Mount Device, SMD) 집적회로 패키지를 테스트하기 위한 것으로서, 모듈러기판(110)을 베이스기판(120) 상면에 안착시키는 제1단계; 상기 모듈러기판(110) 상면에 상기 표면 실장형 집적회로 패키지(10)를 안착시키는 제2단계; 및 상기 표면 실장형 집적회로 패키지(10)의 전기적 특성을 검사하는 테스트를 수행하는 제3단계;를 포함하되, 상기 모듈러기판(110)은 상기 패키지몸체(11)의 크기와 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110)의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제1 회로(111)를 포함하고, 상기 베이스기판(120)은 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120)의 적어도 일부분에 인쇄되어 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는 제2 회로(121)를 포함하고, 상기 표면 실장형 집적회로 패키지(10)가 모듈러기판(110) 상면에 안착되면, 접촉단자의 리드핀(12) 각각은 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 베이스기판(120) 상면에 안착되면, 제1 회로(111)의 리드전극 중 적어도 일부는 제2 회로(121)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되는 표면 실장형 집적회로 패키지(10)를 테스트하는 방법에 있어서,
상기 제1 회로(111)는 상기 패키지몸체(11)의 크기와 상기 접촉단자의 리드핀(12)의 개수 및 피치에 대응되는 패턴으로 상기 모듈러기판(110) 상면의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제1 리드전극(111a); 상기 제1 리드전극(111a)에 대응되는 패턴으로 상기 모듈러기판(110) 가장자리부의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제2 리드전극(111b); 및 상기 제1 리드전극(111a)의 리드전극과 상기 제2 리드전극(111b)의 리드전극을 전기적으로 연결되도록 상기 모듈러기판(110)에 인쇄되는 제1 인쇄배선(111c);을 포함하되, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 상기 접촉단자의 리드핀(12)과 상기 제1 리드전극(111a)의 리드전극은 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제2 리드전극(111b)의 리드전극과 하기에 기술되는 제3 리드전극(121a)의 리드전극 각각은 상호간 일대일로 접촉되어 전기적으로 연결되며,
상기 제2 회로(121)는 상기 제1 회로(111)에 대응되는 패턴으로 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄되는 복수 개의 리드전극을 갖는 제3 리드전극(121a); 상기 제3 리드전극(121a)에 대응되는 패턴으로 상기 베이스기판(120) 가장자리부 상면의 적어도 일부분에 인쇄되며 외부와 전기적 접속이 가능한 복수 개의 리드전극을 갖는 제4 리드전극(121b); 및 상기 제3 리드전극(121a)의 리드전극과 상기 제4 리드전극(121b)의 리드전극 각각이 상호간 일대일로 대응되어 전기적으로 연결되도록 상기 베이스기판(120) 상면의 적어도 일부분에 인쇄되는 제2 인쇄배선(121c);을 포함하되, 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110) 상면에 안착되면, 접촉단자의 리드핀(12)은 상기 제1 회로(111)의 리드전극 중 적어도 일부와 상호간 접촉되어 전기적으로 연결되고, 상기 모듈러기판(110)이 상기 베이스기판(120) 상면에 안착되면, 상기 제1 회로(111)의 리드전극 중 적어도 일부는 각각의 제3 리드전극(121a)의 리드전극과 상호간 접촉되어 전기적으로 연결되며,
상기 제2 리드전극(111b)은 상기 모듈러기판(110) 가장자리부의 상면, 측면 및 하면의 적어도 일부분을 감싸지게 인쇄되고, 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착되면, 상기 모듈러기판(110) 가장자리의 하면에 인쇄된 상기 제2 리드전극(111b) 각각은 제3 리드전극(121a) 각각에 일대일로 대응되어 전기적으로 연결되며,
상기 베이스기판(120)은 상기 베이스기판(120) 상측에 구비되어 상기 모듈러기판(110)이 안착되는 위치를 가이드하는 제2 가이드부(113)를 더 포함하되, 상기 제2 가이드부(113)는 상기 제1단계에서 상기 모듈러기판(110)이 상기 베이스기판(120)의 상면에 안착됨에 있어 상기 모듈러기판(110)의 외각을 둘러싸도록 하며,
상기 표면 실장형 집적회로 패키지(10)는 QFP(10a) 또는 QFN(10c)로서, 접촉단자의 리드핀(12)의 개수는 32핀 ~ 200핀이고, 리드핀(12) 상호간의 피치는 0.4mm, 0.5mm, 0.65mm, 0.8mm, 1.0mm 중 어느 하나이며,
상기 제1 회로(111)와 제2 회로(121)의 형상이 QFP(10b) 및 QFN(10c)의 리드핀(12)의 모양에 대응되어 상기 베이스기판(120)과 상기 모듈러기판(110)에 인쇄되며,
상기 제2단계는 상기 베이스기판(120)의 상면에 안착되는 상기 모듈러기판(110)의 위치를 가이드 및 고정하도록 상기 모듈러기판(110)의 일측면과 타측면의 적어도 일부분이 각각 외측으로 연장되어 하방으로 돌출되는 복수 개의 삽입부(112) 각각이 상기 베이스기판(120)의 적어도 일부분이 개구되어 상기 삽입부(112)에 대응되는 형상으로 형성되는 복수 개의 가이드공(122) 각각에 일대일로 대응되어 삽입되는 단계를 더 포함하고,
상기 삽입부(112)의 높이는 상기 제2 가이드부(113)보다 더 높게 형성시켜 제2 가이드부(113)를 통해 모듈러기판(110)이 고정되는 효과가 우수하도록 하며,
상기 제2단계와 제3단계 사이에는 가압지그(200)가 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압하는 제2-1단계를 더 포함하되, 가압지그(200)는 상기 베이스기판(120) 상면에 상기 모듈러기판(110)이 안착된 상태에서, 접촉단자의 리드핀(12) 각각이 상기 제1 리드전극(111a)에 접촉되어 상기 표면 실장형 집적회로 패키지(10)를 상기 모듈러기판(110)의 상면에서 고정될 수 있도록 상기 패키지몸체(11)를 상기 모듈러기판(110)을 향하는 방향으로 가압하는 표면 실장형 집적회로 패키지(10)를 테스트하는 방법.A first step of testing a surface mount device (SMD) integrated circuit package including a package body 11 and a contact terminal, the first step of seating the modular substrate 110 on the upper surface of the base substrate 120; A second step of mounting the surface-mounted integrated circuit package 10 on an upper surface of the modular substrate 110; And a third step of performing a test for inspecting the electrical characteristics of the surface-mounted integrated circuit package 10, wherein the modular substrate 110 includes a size of the package body 11 and a lead pin of the contact terminal. A first circuit 111 having a plurality of lead electrodes printed on at least a portion of the modular substrate 110 in a pattern corresponding to the number and pitch of (12), the base substrate 120 is a first circuit A second circuit 121 having a plurality of lead electrodes printed on at least a portion of the base substrate 120 in a pattern corresponding to (111) and electrically connected to the outside, and including the surface-mounted integrated circuit package ( When 10) is seated on the upper surface of the modular substrate 110, each of the lead pins 12 of the contact terminal is in contact with each other and electrically connected to at least some of the lead electrodes of the first circuit 111, and the modular substrate 110 On the base substrate 120, When seated, at least a portion of the lead electrode of the first circuit 111 is in contact with at least a portion of the lead electrode of the second circuit 121 to the method for testing the surface-mounted integrated circuit package 10 electrically connected to each other In,
The first circuit 111 is a plurality of patterns printed on at least a portion of the upper surface of the modular substrate 110 in a pattern corresponding to the size of the package body 11 and the number and pitch of the lead pins 12 of the contact terminals. A first lead electrode 111a having a lead electrode; A second lead electrode 111b having a plurality of lead electrodes printed on at least a portion of an edge portion of the modular substrate 110 in a pattern corresponding to the first lead electrode 111a; And a first printed wiring 111c printed on the modular substrate 110 such that the lead electrode of the first lead electrode 111a and the lead electrode of the second lead electrode 111b are electrically connected to each other. When the surface-mounted integrated circuit package 10 is seated on the top surface of the modular substrate 110, the lead pin 12 of the contact terminal and the lead electrode of the first lead electrode 111a are contacted and electrically connected to each other. , When the modular substrate 110 is seated on the upper surface of the base substrate 120, the lead electrode of the second lead electrode 111b and the lead electrode of the third lead electrode 121a described below are one-to-one with each other. Contacted and electrically connected,
The second circuit 121 may include a third lead electrode 121a having a plurality of lead electrodes printed on at least a portion of an upper surface of the base substrate 120 in a pattern corresponding to the first circuit 111; A fourth lead electrode 121b having a plurality of lead electrodes printed on at least a portion of an upper surface of the edge of the base substrate 120 in a pattern corresponding to the third lead electrodes 121a; And a second electrode printed on at least a portion of the upper surface of the base substrate 120 so that each of the lead electrode of the third lead electrode 121a and the lead electrode of the fourth lead electrode 121b correspond to each other on a one-to-one basis. Printed wiring (121c); but, when the surface-mounted integrated circuit package 10 is seated on the upper surface of the modular substrate 110, the lead pin 12 of the contact terminal is the lead of the first circuit 111 When at least some of the electrodes are in electrical contact with each other, and when the modular substrate 110 is seated on the upper surface of the base substrate 120, at least some of the lead electrodes of the first circuit 111 are each of the third leads The lead electrode of the electrode 121a is in contact with each other and is electrically connected to each other,
The second lead electrode 111b is printed to surround at least a portion of the top, side, and bottom edges of the edge portion of the modular substrate 110, and when the modular substrate 110 is seated on the upper surface of the base substrate 120, Each of the second lead electrodes 111b printed on the lower surface of the edge of the modular substrate 110 is electrically connected in one-to-one correspondence with each of the third lead electrodes 121a,
The base substrate 120 is further provided on the upper side of the base substrate 120 further comprises a second guide portion 113 for guiding the position where the modular substrate 110 is seated, the second guide portion 113 In the first step, the modular substrate 110 is mounted on the upper surface of the base substrate 120 so as to surround the outer shell of the modular substrate 110,
The surface-mounted integrated circuit package 10 is a QFP (10a) or QFN (10c), the number of lead pins 12 of the contact terminal is 32 pins to 200 pins, the pitch between the lead pins 12 is 0.4 mm, 0.5mm, 0.65mm, 0.8mm, 1.0mm.
The shapes of the first circuit 111 and the second circuit 121 correspond to the shapes of the lead pins 12 of the QFP 10b and QFN 10c, so that the base substrate 120 and the modular substrate 110 are formed. Is printed on,
In the second step, at least a portion of one side and the other side of the modular substrate 110 is extended outward to guide and fix the position of the modular substrate 110 seated on the upper surface of the base substrate 120, respectively. Each of the plurality of insertion portions 112 protruding downward corresponds one to one to each of the plurality of guide holes 122 formed by opening at least a portion of the base substrate 120 to a shape corresponding to the insertion portion 112. It further comprises a step of being inserted,
The height of the insertion portion 112 is formed higher than the second guide portion 113 so that the effect of fixing the modular substrate 110 through the second guide portion 113 is excellent,
Between the second step and the third step, the pressure jig 200 further includes a 2-1 step of pressing the package body 11 in the direction toward the modular substrate 110, but the pressure jig 200 In the state where the modular substrate 110 is seated on the upper surface of the base substrate 120, each of the lead pins 12 of the contact terminal contacts the first lead electrode 111a to form the surface-mounted integrated circuit package ( 10) A method of testing a surface-mounted integrated circuit package (10) for pressing the package body (11) toward the modular substrate (110) so that it can be fixed on the upper surface of the modular substrate (110). 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 모듈러기판(110)은,
상기 모듈러기판(110) 상측에 구비되며. 상기 표면 실장형 집적회로 패키지(10)가 안착되는 위치를 가이드하는 적어도 하나 이상의 제1 가이드부(123)를 더 포함하되,
상기 제1 가이드부(123)는 상기 제2단계에서 상기 표면 실장형 집적회로 패키지(10)가 상기 모듈러기판(110)의 상면에 안착됨에 있어, 상기 표면 실장형 집적회로 패키지(10)의 외각을 둘러싸는 표면 실장형 집적회로 패키지(10)를 테스하는 방법.According to claim 1,
The modular substrate 110,
It is provided on the upper side of the modular substrate (110). The surface-mounted integrated circuit package 10 further includes at least one first guide portion 123 for guiding the seating position,
The first guide portion 123 is that the surface-mounted integrated circuit package 10 is mounted on an upper surface of the modular substrate 110 in the second step, so that the outer surface of the surface-mounted integrated circuit package 10 Method for testing the surface-mount integrated circuit package 10 surrounding the. 삭제delete 삭제delete
KR1020190162572A 2019-12-09 2019-12-09 Method for a surface mount integrated circuit package KR102088699B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190162572A KR102088699B1 (en) 2019-12-09 2019-12-09 Method for a surface mount integrated circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190162572A KR102088699B1 (en) 2019-12-09 2019-12-09 Method for a surface mount integrated circuit package

Publications (1)

Publication Number Publication Date
KR102088699B1 true KR102088699B1 (en) 2020-03-13

Family

ID=69938537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190162572A KR102088699B1 (en) 2019-12-09 2019-12-09 Method for a surface mount integrated circuit package

Country Status (1)

Country Link
KR (1) KR102088699B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343143A (en) * 1992-06-02 1993-12-24 Minnesota Mining & Mfg Co <3M> Ic socket
JPH1090350A (en) * 1996-05-10 1998-04-10 Samsung Electron Co Ltd Apparatus for testing unpackaged semiconductor chip
JP2000106257A (en) * 1998-09-29 2000-04-11 Hitachi Ltd Socket for inspecting semiconductor element, semiconductor device, manufacture of the semiconductor device, and method for inspecting the semiconductor device
KR100989673B1 (en) 2010-04-23 2010-10-26 지에프텍 주식회사 Test socket for small outline package ic
KR20180046645A (en) * 2016-10-28 2018-05-09 주식회사 디앤에스시스템 The sockets for semiconductor test

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343143A (en) * 1992-06-02 1993-12-24 Minnesota Mining & Mfg Co <3M> Ic socket
JPH1090350A (en) * 1996-05-10 1998-04-10 Samsung Electron Co Ltd Apparatus for testing unpackaged semiconductor chip
JP2000106257A (en) * 1998-09-29 2000-04-11 Hitachi Ltd Socket for inspecting semiconductor element, semiconductor device, manufacture of the semiconductor device, and method for inspecting the semiconductor device
KR100989673B1 (en) 2010-04-23 2010-10-26 지에프텍 주식회사 Test socket for small outline package ic
KR20180046645A (en) * 2016-10-28 2018-05-09 주식회사 디앤에스시스템 The sockets for semiconductor test

Similar Documents

Publication Publication Date Title
US5118298A (en) Through hole mounting of integrated circuit adapter leads
US7322829B2 (en) Land grid array connector
KR100989673B1 (en) Test socket for small outline package ic
JP2007304051A (en) Socket for semiconductor integrated circuit
KR102077471B1 (en) Test Sockets for Surface-Mount Integrated Circuit Packages
KR20160027253A (en) Package
US20090016040A1 (en) IC device and method of manufacturing the same
KR102088699B1 (en) Method for a surface mount integrated circuit package
KR101340842B1 (en) Test unit for integrated circuit
KR20100075108A (en) Universal receptacle for testing qfp type package
JP5276430B2 (en) Socket for electrical parts
US20040051544A1 (en) Die carrier
KR101447363B1 (en) Burn-in socket using flexible print circuit board
JP2819762B2 (en) IC socket
CN113316305A (en) Flexible circuit board
KR20120060299A (en) Test socket
KR200226638Y1 (en) Test socket
KR20220073290A (en) Test socket
KR20090035680A (en) Test socket assembly for semiconductor device
US20010046127A1 (en) Semiconductor package and device socket
JP2006302632A (en) Ic socket
JP2005351783A (en) Socket
JPH0730486U (en) Printed circuit board terminal and IC socket
KR200343280Y1 (en) Ic socket
KR20000050570A (en) Temporary carrier package for chip testing

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant