KR20000050570A - Temporary carrier package for chip testing - Google Patents
Temporary carrier package for chip testing Download PDFInfo
- Publication number
- KR20000050570A KR20000050570A KR1019990000539A KR19990000539A KR20000050570A KR 20000050570 A KR20000050570 A KR 20000050570A KR 1019990000539 A KR1019990000539 A KR 1019990000539A KR 19990000539 A KR19990000539 A KR 19990000539A KR 20000050570 A KR20000050570 A KR 20000050570A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- carrier package
- wiring
- base cavity
- block
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
Abstract
Description
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 패키징을 하지 않고 취급되는 칩을 검사하기 위해 가공공정에서 칩을 임시로 탑재하는데 사용되는 캐리어 패키지(carrier package)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to a carrier package used to temporarily mount a chip in a machining process to inspect a chip to be handled without packaging.
반도체 패키지 실장의 추세는 소형 박형화쪽으로 진전되고 있으며, 인쇄회로기판(PCB: Printed Circuit Board)의 실장(mounting)측면에서도 고집적화 및 슬림화(slim)를 위해 CSP(Chip Scale Package) 또는 패키징이 되지 않은 칩을 실장하는 것이 긍적적으로 검토되고 있다.The trend of semiconductor package mounting is toward miniaturization, and chip scale packages (CSPs) or unpackaged chips are also required for high integration and slimming in terms of mounting printed circuit boards (PCBs). Implementing this is positively considered.
특히 전자기기의 크기가 점차 소형화됨에 따라 패키징을 하지 않은 칩(bare chip)을 사용하는 기술이 폭넓게 채택될 것으로 예상되고 있다. 그러나 패키징이 되지 않은 칩(bare chip)을 소비자가 사용하는 데에는 몇가지 풀어야 할 과제가 남아있다. 즉, 칩 상태에서 생산자가 완벽한 신뢰성 검사를 할 수 없다는 것이다. 따라서 완벽한 신뢰성이 보장된 칩(KGD: Known Good Die, 이하'KGD')을 생산자가 만들기 위해서는 웨이퍼 상태에서 번인(Burn-in) 및 최종검사(final test)를 해야 하지만 이를 실현하는 데에는 어려움이 많이 따른다. 따라서, 웨이퍼 상태의 번인 검사(wafer level burn-in test)를 수행하는 기술이 개발되었지만, 이는 수천개의 본드패드(bondpad)에 프로브 핀(probe pin)을 접촉시켜야 하는 등의 문제가 뒤따른다. 또한 번인 및 검사 설비의 개조가 뒷받침되어야만 가능하기 때문에 어려움이 많은 실정이다.In particular, as the size of electronic devices is gradually miniaturized, it is expected that a technology using a bare chip will be widely adopted. However, some challenges remain for consumers to use bare chips. In other words, producers can't do a complete reliability check on a chip. Therefore, in order to make a fully reliable chip (KGD: Known Good Die (KGD)), the manufacturer needs to burn-in and final test in the wafer state, but it is difficult to realize it. Follow. Therefore, a technique for performing a wafer level burn-in test has been developed, but this is accompanied by problems such as contacting probe pins with thousands of bondpads. In addition, since the modification of the burn-in and inspection equipment can only be supported, the situation is difficult.
도 1은 종래 기술에 의한 칩의 검사를 위해 임시로 사용되는 캐리어 패키지를 설명하기 위해 도시한 평면도이다.1 is a plan view illustrating a carrier package temporarily used for inspection of a chip according to the prior art.
도 1을 참조하면, 개별 칩(51)들은 본드패드(53)와 리드(57)를 골드와이어(goldwire, 55)로 와이어 본딩(wire bonding)한 상태로 개별 캐리어 패키지(59)의 본체에 담겨진다. 그 후, 외부로 도출된 리드(57)를 이용하여 전기적인 기능검사 및 번인 검사를 받게 된다.Referring to FIG. 1, the individual chips 51 may be contained in the main body of the individual carrier package 59 in a state of wire bonding the bond pads 53 and the leads 57 with gold wires 55. Lose. Thereafter, the lead 57 drawn to the outside undergoes an electrical functional test and a burn-in test.
그러나, 기존의 웨이퍼 상태의 번인 검사나, 와이어 본딩을 수행한 다음 캐리어 패키지에 칩을 실어서 번인 검사를 수행하는 방법은 양산성 및 비용측면에서 큰 장점이 없어 실제로는 적용할 수 없는 실정이다.However, the conventional burn-in inspection of the wafer state or the method of performing the burn-in inspection by placing a chip in the carrier package after wire bonding is not practically applicable due to lack of mass productivity and cost.
본 발명이 이루고자 하는 기술적 과제는 KGD를 구현하기 위하여, 번인 검사를 원활하게 수행할 수 있고, 번인 검사 완료후 칩을 캐리어 패키지로부터 칩을 쉽게 분리할 수 있고, 캐리어 패키지의 재사용이 가능하여 비용측면에서 큰 장점이 있으며, 기존의 패키지와 형태가 동일하기 때문에 기존 패키지를 검사하기 위해 사용되는 장비를 개조없이 사용하게 할 수 있으며, 대량생산에 문제가 발생하지 않는 캐리어 패키지를 제공하는데 있다.The technical problem to be achieved by the present invention is to implement the KGD, it is possible to perform the burn-in inspection smoothly, the chip can be easily separated from the carrier package after the burn-in inspection is completed, the carrier package can be reused, the cost aspect There is a big advantage in that, since the same shape as the existing package can be used without the equipment used to inspect the existing package without modification, to provide a carrier package that does not cause problems in mass production.
도 1은 종래 기술에 의한 칩의 검사를 위해 임시로 사용되는 캐리어 패키지를 설명하기 위해 도시한 평면도이다.1 is a plan view illustrating a carrier package temporarily used for inspection of a chip according to the prior art.
도 2는 본 발명에 의한 칩의 검사를 위해 임시로 사용되는 캐리어 패키지의 분해 단면도이다.2 is an exploded cross-sectional view of a carrier package temporarily used for inspection of a chip according to the present invention.
도 3은 본 발명에 의한 칩의 검사를 위해 임시로 사용되는 캐리어 패키지의 완성 단면도이다.3 is a completed cross-sectional view of a carrier package temporarily used for inspection of a chip according to the present invention.
도 4는 본 발명에 의한 배선용 캡 블록에 구성된 금속패턴을 설명하기 위해 도시한 평면도이다.4 is a plan view illustrating the metal pattern formed in the wiring cap block according to the present invention.
도 5는 본 발명에 의한 배선용 캡 블록에 구성된 본드패드 및 외부리드 연결수단을 설명하기 위해 도시한 단면도이다.5 is a cross-sectional view illustrating a bond pad and an external lead connecting means configured in a wiring cap block according to the present invention.
도 6은 본 발명에 의한 배선용 캡 블록에서 본드패드 및 외부리드 연결수단을 다중으로 고정시키는 핀 가이드용 캡을 설명하기 위해 도시한 평면도이다.FIG. 6 is a plan view illustrating a cap for a pin guide for fixing a plurality of bond pads and external lead connecting means in a cap block for wiring according to the present invention.
도 7은 본 발명에 의한 칩의 검사를 위해 임시로 사용되는 캐리어 패키지의 평면도이다.7 is a plan view of a carrier package temporarily used for inspection of a chip according to the present invention.
도 8은 본 발명에 의한 칩의 검사를 위해 임시로 사용되는 캐리어 패키지의 측면도이다.8 is a side view of a carrier package temporarily used for inspection of a chip according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100: 베이스 캐비티 본체,102: 칩 안착부,100: base cavity body, 102: chip seat,
104: 스프링 소켓 안착부,106: 외부리드,104: spring socket seat, 106: outer lead,
108: 칩,110: 본드패드(bondpad),108: chip, 110: bondpad,
112: 스프링 소켓,114: 배선 및 핀 고정용 캡(cap),112: spring socket, 114: cap for wiring and pin fixing,
116: 핀 가이드용 캡,118: 칩 고정용 블록,116: pin guide cap, 118: chip fixing block,
120: 외부리드연결수단(소켓 삽입용 핀),120: external lead connecting means (socket insertion pin),
122: 본드패드 연결수단(프로브 핀),122: bond pad connection means (probe pins),
124: 안착 보조용 블록,126: 금속패턴,124: mounting aid block, 126: metal pattern,
127: 소켓 삽입용 핀 가이드 홀,128: 프로브 핀 가이드 홀,127: pin guide hole for socket insertion, 128: probe pin guide hole,
130: 캐비티 베이스,140: 인터페이스 블록,130: cavity base, 140: interface block,
150: 배선용 캡 블록.150: wiring cap block.
상기 기술적 과제를 달성하기 위하여 본 발명은, (1) 절연체로 구성된 본체 중앙에 구성된 칩 안착부 및 외곽에 외부 리드를 갖는 베이스 캐비티(base cavity)와, (2) 상기 베이스 캐비티와 결합되어 칩 안착부에 탑재된 칩을 봉합하고, 내부에서 칩의 본드패드와 외부리드를 연결하는 수단을 갖되 외부리드를 연결하는 수단이 재사용이 가능하도록 구성되고, 본드패드와 연결되는 수단은 좌우의 유동을 방지하도록 다중으로 고정된 구조의 배선용 캡 블록(cap block)과, (3) 상기 베이스 캐비티의 일단에 장착되어 상기 외부리드에 고정되고 상기 배선용 캡 블록의 외부리드 고정 수단인 소켓 삽입용 핀에 의해 입출이 가능한 소켓으로 된 인터페이스 블록(interface block)을 구비하는 것을 특징으로 하는 칩의 검사를 위해 임시로 사용되는 캐리어 패키지를 제공한다.In order to achieve the above technical problem, the present invention is (1) a base cavity having a chip seating portion formed in the center of the main body made of an insulator and an outer lead at the outer edge thereof, and (2) a chip seat coupled to the base cavity. The chip mounted on the part is sealed, and there is a means for connecting the bond pad and the external lead of the chip therein, and the means for connecting the external lead is configured to be reusable, and the means connected with the bond pad prevents left and right flow. (3) a wiring cap block having a structure fixed in multiples, and (3) mounted on one end of the base cavity to be fixed to the external lead and inserted into and out of a socket insertion pin that is an external lead fixing means of the wiring cap block It provides a carrier package that is temporarily used for inspection of a chip, characterized by having an interface block of possible sockets. .
본 발명의 바람직한 실시예에 의하면, 상기 베이스 캐비티의 칩 안착부는 칩의 안착이 용이하도록 상부가 하부보다 넓은 형태로 구성된 것이 적합하다.According to a preferred embodiment of the present invention, the chip seating portion of the base cavity is suitably configured in the upper portion is wider than the lower portion to facilitate the mounting of the chip.
바람직하게는, 상기 배선용 캡 블록의 본드패드 연결수단은 프로브 핀으로서 형태가 일자형, 스프링 부착형 및 돌기형(bump type) 중에서 선택된 하나의 형태로 구성된 것이 적합하다.Preferably, the bond pad connecting means of the cap block for wiring is suitably configured as one of a shape selected from a straight type, a spring type and a bump type as a probe pin.
또한, 본 발명의 바람직한 실시예에 의하면, 상기 배선용 캡 블록은 베이스 캐비티와 함께 칩을 봉합하였을 때에 칩을 위에서 눌러 고정시킬 수 있는 칩 고정용 블록을 더 구비하는 것이 적합하다.In addition, according to a preferred embodiment of the present invention, it is preferable that the wiring cap block further includes a chip fixing block that can press and fix the chip from above when the chip is sealed together with the base cavity.
본 발명에 따르면, 번인 검사를 원활하게 수행할 수 있고, 번인 검사 완료후 칩을 캐리어 패키지로부터 칩을 쉽게 분리할 수 있고, 캐리어 패키지의 재사용이 가능하여 비용측면에서 큰 장점이 있으며, 기존의 패키지와 형태가 동일하기 때문에 기존 패키지를 검사하기 위해 사용되는 장치를 개조없이 사용하게 할 수 있으며, 대량생산에 문제가 발생하지 않는 캐리어 패키지를 구현할 수 있다.According to the present invention, the burn-in inspection can be smoothly performed, the chip can be easily separated from the carrier package after the burn-in inspection is completed, and the carrier package can be reused, which is a great advantage in terms of cost. Because of the same shape as that, the device used to inspect the existing package can be used without modification, and the carrier package can be implemented without causing problems in mass production.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 의한 칩 검사를 위해 임시로 사용되는 캐리어 패키지의 분해 단면도이다.2 is an exploded cross-sectional view of a carrier package temporarily used for chip inspection according to the present invention.
도 2를 참조하면, 본 발명에 의한 캐리어 패키지는, 크게 베이스 캐비티(130)와, 인터페이스 블록(140)과, 배선용 캡 블록(150)의 3개의 주요부분으로 이루어진다.Referring to FIG. 2, the carrier package according to the present invention mainly includes three main parts of the base cavity 130, the interface block 140, and the wiring cap block 150.
여기서 베이스 캐비티(130)는, 플라스틱 또는 세라믹과 같은 절연체로서 베이스 캐비티 본체(100) 중앙에 음각된 칩 안착부(102)와, 상기 칩 안착부(102)의 외곽에 구성된 스프링 소켓 안착부(104) 및 상기 베이스 캐비티(130)의 스프링 소켓 안착부(104) 외곽으로 끼워져 밖으로 돌출되는 형태의 도전형 외부리드로 이루어진다. 여기서 칩 안착부(102)는 깔대기 모양(A)을 하고 있어서 픽 앤 플레이스(pick ＆ place) 장비로 칩을 안착할 때 칩을 쉽게 음각된 부분으로 안착할 수 있다. 또한 외부리드(106)의 형태는 DIP(Dual In-line Package) 형태를 예시적으로 도시하였으나 이는 일반적으로 사용되는 다른 형태, 예컨대 SOP(small out line package) 등의 형태로 치환할 수 있다.Here, the base cavity 130 is a chip seat portion 102 engraved in the center of the base cavity body 100 as an insulator such as plastic or ceramic, and a spring socket seat portion 104 formed at the periphery of the chip seat portion 102. ) And a conductive outer lead of the spring cavity seating portion 104 of the base cavity 130 to protrude outward. Here, the chip mounting portion 102 has a funnel shape (A) so that when the chip is seated by the pick & place equipment, the chip can be easily mounted into the engraved portion. In addition, although the shape of the external lead 106 is illustrated as a dual in-line package (DIP) by way of example, it may be replaced with other commonly used forms, such as small out line package (SOP).
상기 인터페이스 블록(140)은 상기 외부리드(106)의 안쪽 방향에 고정되어, 상기 스프링 소켓 안착부에 들어가는 스프링 소켓(112)을 가리킨다. 본 발명에서는 스프링 소켓(112)을 사용하여 인터페이스를 시켰으나, 이것은 재사용이 가능한 다른 수단을 이용하여 인터페이스 블록을 구성할 수 있음은 물론이다.The interface block 140 is fixed to the inner direction of the outer lead 106, and points to the spring socket 112 entering the spring socket seating portion. In the present invention, the interface is made using the spring socket 112, but it is a matter of course that the interface block can be configured using other means that can be reused.
상기 배선용 캡 블록(150)의 구성은, 상기 인터페이스 블록(140)의 스프링 소켓(112)에 들어가는 소켓 삽입용 핀(120)과, 상기 칩 안착부(102)에 탑재되는 칩(108)의 본드패드(110)와 연결되는 프로브 핀(122)과, 상기 소켓 삽입용 핀(120) 및 프로브 핀(122)이 부착되어 고정되고 서로 대응하는 프로브 핀과 소켓 삽입용 핀을 연결하는 금속패턴(도 4의 126)이 구성된 배선 및 핀 고정용 캡(114)과, 상기 배선 및 핀 고정용 캡(114) 하부에서 배선 및 핀 고정용 캡(114)과 연결된 형태로 구성됨으로써, 상기 프로브 핀(122) 및 소켓 삽입용 핀(120)이 유동하는 것을 방지할 수 있는 구멍(도 6의 127, 128)을 구비하고 베이스 캐비티(130)에 탑재된 칩(108)을 위에서 눌려 칩의 상하 유동을 방지하는 역할을 하는 칩 고정용 블록(118)을 포함하고, 상기 베이스 캐비티(130)의 최외곽부와 밀착되는 안착 보조용 블록(124)을 구비하는 핀 가이드용 캡(116)으로 이루어진다. 본 발명에서는 두 개의 구성요소, 즉 배선 및 핀 고정용 캡(114)과 핀 가이드용 캡(116)을 사용하여 상기 프로브 핀(122)과 소켓 삽입용 핀(120)을 고정하였으나, 이는 추가로 다른 캡 형태의 구성요소를 부가하여 고정하는 방식으로 변형할 수 있다. 도면에서 참조부호 120A는 소켓 삽입용 핀 고정부를 가리키고, 122A는 프로브 핀 고정부를 각각 가리킨다.The configuration of the wiring cap block 150 is a bond of the socket insertion pin 120 that enters the spring socket 112 of the interface block 140 and the chip 108 mounted on the chip seat 102. Probe pin 122 connected to the pad 110, the socket insertion pin 120 and the probe pin 122 is attached to the metal pattern to connect the probe pin and the socket insertion pin corresponding to each other (Fig. 4 and 126 are configured to be connected to the wiring and pin fixing cap 114 and the wiring and pin fixing cap 114 under the wiring and pin fixing cap 114, the probe pin 122 And the holes 108 (127, 128 of FIG. 6) which can prevent the socket insertion pin 120 from flowing, and press the chip 108 mounted in the base cavity 130 from above to prevent the chip from flowing upward and downward. And a chip fixing block 118 that serves to closely contact the outermost portion of the base cavity 130. Consists of a pin guide cap 116 having a seating aid block 124. In the present invention, the probe pin 122 and the socket insertion pin 120 are fixed by using two components, that is, the cap 114 for wiring and pin fixing and the cap 116 for pin guide. Other cap-shaped components can be modified to add and secure. In the figure, reference numeral 120A denotes a socket insert pin fixing portion, and 122A denotes a probe pin fixing portion, respectively.
도 3은 본 발명에 의한 칩의 검사를 위해 임시로 사용되는 캐리어 패키지의 완성 단면도이다. 이를 참조하여 본 발명에 의한 캐리어 패키지의 조립(packaging) 및 검사(test) 공정을 설명하기로 한다.3 is a completed cross-sectional view of a carrier package temporarily used for inspection of a chip according to the present invention. Reference to this will be described the assembly (packaging) and test (test) process of the carrier package according to the present invention.
도 3을 참조하면, 인터페이스 블록에서 스프링 소켓(112)을 베이스 캐비티(130)의 스프링 소켓 안착부(104)에 끼워 스프링 소켓(112)dmf 외부리드(106)와 전기적으로 연결상태가 되도록 한다. 그후, 소잉(sawing)이 완료된 단위칩(108)을 픽 앤 플레이스 장비(pick ＆ place equipment)를 이용하여 베이스 캐비티(130)의 칩 안착부(102)에 탑재한다. 이때, 칩 안착부(102)는 상부가 하부보다 더 넓게 구성되어 있어서 쉽게 칩(108)이 들어가 안착될 수 있다. 그후, 배선용 칩 블록을 위에서 끼움으로써 소켓 삽입용 핀(120)이 스프링 소켓(112)에 들어가 연결되고, 본드패드 연결수단, 예컨대 프로브 핀(122)은 안착된 칩(108)의 본드패드(110)와 정확히 연결됨으로써 본드패드(110)의 전기적인 기능이 캐리어 패키지의 외부리드로 확장된다. 여기서, 소켓 삽입용 핀(120)과 프로브 핀(122)은 배선 및 핀 고정용 캡(114)과 핀 가이드용 캡(116)에 의해 이중으로 고정이 되기 때문에 유동이 발생하지 않고 정확히 본드패드(110) 및 스프링 소켓(112)에 접촉된다. 또한, 핀 가이드용 캡(116)의 하부에 칩(108)과 접촉되는 부분에는 칩 고정용 블록(118)이 구성되어 있어서 칩(108)의 상하 유동을 억제하기 때문에 접촉불량이 발생하는 것을 억제할 수 있다.Referring to FIG. 3, the spring block 112 is inserted into the spring socket seat 104 of the base cavity 130 to be electrically connected to the spring socket 112 dmf outer lead 106 in the interface block. Thereafter, the sawing-completed unit chip 108 is mounted on the chip seat 102 of the base cavity 130 using pick and place equipment. At this time, the chip mounting portion 102 is configured so that the upper portion is wider than the lower portion can be easily inserted into the chip 108. Then, by inserting the wiring chip block from above, the socket insertion pin 120 enters the spring socket 112 and is connected, and the bond pad connecting means, for example, the probe pin 122, is connected to the bond pad 110 of the chip 108 seated. By correctly connecting), the electrical function of the bond pad 110 is extended to the outer lead of the carrier package. Here, since the socket insertion pin 120 and the probe pin 122 are fixed by the wiring and the pin fixing cap 114 and the pin guide cap 116 double, the flow does not occur and the bond pad ( 110 and spring socket 112. In addition, the chip fixing block 118 is formed at the lower portion of the pin guide cap 116 in contact with the chip 108, thereby suppressing contact failure due to suppressing vertical flow of the chip 108. can do.
따라서, 개별 칩(108)은 외관이 상용되는 DIP 패키지와 동일한 형상으로 조립된다. 이렇게 완료된 캐리어 패키지는 전기적인 검사, 번인 보오드를 이용한 신뢰성 검사를 수행한 후, 다시 배선용 캡 블록(도2의 150)을 열어서 칩을 분리함으로써 신뢰성이 확보된 KGD를 구현할 수 있다.Thus, the individual chips 108 are assembled in the same shape as the DIP package in which the appearance is commercially available. The carrier package thus completed can be implemented to ensure the reliability of KGD by performing electrical inspection, reliability inspection using burn-in board, and then again removing the chip by opening the wiring cap block (150 of FIG. 2).
도 4는 본 발명에 의한 배선용 캡 블록에 구성된 금속패턴을 설명하기 위해 도시한 평면도이다.4 is a plan view illustrating the metal pattern formed in the wiring cap block according to the present invention.
도 4를 참조하면, 배선용 캡 블록에서 배선 및 핀 고정용 캡(114)을 칩이 있는 방향에서 바라본 평면도로서, 본드패드와 연결되는 프로브 핀 고정부(122A)는 도전성 금속 패턴(126)을 이용하여 대응하는 소켓 삽입용 핀 고정부(120A)와 모두 전기적으로 연결된다. 참조부호 114는 배선 및 핀 고정용 캡의 본체로서 플라스틱 또는 세라믹과 같은 부도체를 재질로 구성된다.4 is a plan view of the wiring and pin fixing cap 114 in the direction of the chip in the wiring cap block, and the probe pin fixing portion 122A connected to the bond pad uses a conductive metal pattern 126. And all of the pin holder 120A is electrically connected to each other. Reference numeral 114 denotes a main body of a cap for wiring and pin fixing, and is made of a non-conductor such as plastic or ceramic.
도 5는 본 발명에 의한 배선용 캡 블록에 구성된 소켓 삽입용 핀 및 외부리드 연결수단인 프로브 핀(probe pin)을 설명하기 위해 도시한 단면도이다.FIG. 5 is a cross-sectional view for explaining a socket insertion pin and a probe pin which is an external lead connecting means configured in a wiring cap block according to the present invention.
도 5를 참조하면, 배선 및 핀 고정용 캡(114)에는 소켓 삽입용 핀(120) 및 프로브 핀(122)이 각각의 고정부(120A, 122A)에 수직으로 구성되어 세워져 있다. 이러한 소켓 삽입용 핀(120) 및 프로브 핀(122)은 핀 가이드 용 캡(도 6의 116)에 구성된 구멍(127, 128)에 다시 끼워져 좌우의 유동을 억제한 채 고정된다. 여기서, 소켓 삽입용 핀(120)은 스프링 소켓(spring socket)에 원활한 삽입을 위해 끝이 더 넓고 둥글게 구성(도면의 좌측)할 수 있고, 일자형으로 구성할 수도 있다. 또한, 프로브 핀(122) 역시 스프링을 사용하여 구성함으로써 칩과 접촉될 때 어느 정도 갭(gap)이 발생하더라도 적당한 힘을 가할 수 있고, 본드패드와 원활한 접촉을 시킬 수 있다. 또한, 프로브 핀(122)의 끝단(tip)이 내장된 스프링에 의해 아래로 눌려져 본드패드와 접촉되는 돌기형(bump type)으로 구성하는 것(도면의 최우측)도 가능하다.Referring to FIG. 5, a socket insertion pin 120 and a probe pin 122 are formed perpendicular to each of the fixing parts 120A and 122A in the wiring and pin fixing cap 114. The socket insertion pin 120 and the probe pin 122 are fitted into the holes 127 and 128 formed in the pin guide cap 116 of FIG. 6 to be fixed while suppressing the flow of left and right. Here, the socket insertion pin 120 may be configured to have a wider and rounder end (left side of the drawing) for smooth insertion into a spring socket, or may be configured in a straight shape. In addition, the probe pin 122 may also be configured using a spring, so that even if a gap occurs to some extent when contacted with the chip, an appropriate force may be applied and the contact pad may be smoothly contacted. In addition, the tip of the probe pin 122 may be configured to have a bump type pressed down by a built-in spring to be in contact with the bond pad (uppermost right side in the drawing).
도 6은 본 발명에 의한 배선용 캡 블록에서 본드패드와 연결되는 수단을 다중으로 고정시키는 핀 가이드용 캡을 설명하기 위해 도시한 평면도이다.FIG. 6 is a plan view illustrating a cap for a pin guide for fixing a plurality of means connected to a bond pad in a cap block for wiring according to the present invention.
도 6을 참조하면, 핀 가이드용 캡(116)의 가장 큰 역할은 도 5에서도 설명되었듯이 프로브 핀(122) 및 소켓 삽입용 핀(120)을 이중으로 고정시켜 좌우 유동을 방지하는 것이다. 재질은 플라스틱이나 세라믹과 부도체를 사용하여 구성할 수 있고, 소켓 삽입용 핀이 들어가는 구멍(127)과 프로브 핀이 들어가는 구멍(128)이 배선 및 핀 고정용 캡(114)에 구성된 것과 대응되도록 구성되어 있다. 참조부호 124는 안착 보조용 블록으로 최외곽에서 캐리어 패키지를 밀봉시키는 역할을 한다. 또한 칩 고정용 블록(118)은 칩이 봉합될 때 칩의 상하 움직임을 억제하도록 칩을 위에서 눌려 고정시키는 역할을 수행한다.Referring to FIG. 6, the largest role of the pin guide cap 116 is to double-fix the probe pin 122 and the socket insertion pin 120, as described in FIG. 5, to prevent left and right flow. The material may be made of plastic, ceramic, and insulator, and the hole 127 for the socket insertion pin and the hole 128 for the probe pin correspond to those configured in the wiring and pin fixing cap 114. It is. Reference numeral 124 is a seating aid block serves to seal the carrier package at the outermost. In addition, the chip fixing block 118 serves to press and fix the chip from above to suppress the vertical movement of the chip when the chip is closed.
도 7은 본 발명에 의한 칩의 검사를 위해 임시로 사용되는 캐리어 패키지의 평면도이다.7 is a plan view of a carrier package temporarily used for inspection of a chip according to the present invention.
도 7을 참조하면, 일반적으로 사용되는 DIP 패키지와 외관이 동일하기 때문에 검사 및 번인에 사용되는 장비의 개조없이도 본 발명에 의한 캐리어 패키지를 그대로 사용하는 것이 가능함을 알 수 있다.Referring to Figure 7, it can be seen that the carrier package according to the present invention can be used as it is without the modification of the equipment used for inspection and burn-in because the appearance is the same as the DIP package generally used.
도 8은 본 발명에 의한 칩의 검사를 위해 임시로 사용되는 캐리어 패키지의 측면도이다.8 is a side view of a carrier package temporarily used for inspection of a chip according to the present invention.
도 8을 참조하면, 베이스 캐비티(130)와 배선용 캡 블록(150) 사이에 외부리드가 일반적으로 사용되는 패키지와 동일한 형태로 구성되어 있다. 따라서 본 발명에 의한 칩의 검사를 위해 임시로 사용되는 캐리어 패키지는 초기에 제작시에는 어느 정도의 비용이 소요되지만 재사용하는 것이 가능하고, 또 기존의 설비를 개조없이 사용하는 것이 가능하기 때문에 대량 생산에 적용하였을 때, 저비용으로 KGD를 구현하는 것이 가능한 장점이 있다.Referring to FIG. 8, an external lead is formed between the base cavity 130 and the wiring cap block 150 in the same form as a package generally used. Therefore, the carrier package temporarily used for the inspection of the chip according to the present invention takes a certain amount of cost at the time of manufacture, but can be reused, and the existing equipment can be used without modification, so that mass production is possible. When applied to, there is an advantage that it is possible to implement KGD at low cost.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical spirit to which the present invention belongs.
따라서, 상술한 본 발명에 따르면, 본 발명에 의한 캐리어 패키지를 KGD를 얻는 검사공정에 적용함으로써, 첫째, 번인 검사를 원활하게 수행할 수 있다. 둘째, 번인 검사 완료후 칩을 캐리어 패키지로부터 칩을 쉽게 분리할 수 있다. 셋째, 캐리어 패키지의 재사용이 가능하여 비용측면에서 큰 장점을 얻을 수 있다. 넷째, 기존의 패키지와 형태가 동일하기 때문에 기존 패키지를 검사하기 위해 사용되는 장비를 개조없이 사용하게 할 수 있다. 다섯째, 대량생산에 문제가 발생하지 않는 캐리어 패키지를 구현할 수 있다.Therefore, according to the present invention described above, by applying the carrier package according to the present invention to the inspection process for obtaining KGD, firstly, burn-in inspection can be smoothly performed. Second, after the burn-in check is completed, the chip can be easily separated from the carrier package. Third, the carrier package can be reused to obtain a great advantage in terms of cost. Fourth, because the same form as the existing package can be used without modification to the equipment used to inspect the existing package. Fifth, it is possible to implement a carrier package that does not cause problems in mass production.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990000539A KR20000050570A (en) | 1999-01-12 | 1999-01-12 | Temporary carrier package for chip testing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990000539A KR20000050570A (en) | 1999-01-12 | 1999-01-12 | Temporary carrier package for chip testing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000050570A true KR20000050570A (en) | 2000-08-05 |
Family
ID=19571047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990000539A KR20000050570A (en) | 1999-01-12 | 1999-01-12 | Temporary carrier package for chip testing |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000050570A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100773250B1 (en) * | 2005-06-09 | 2007-11-05 | 주식회사 유니테스트 | Semiconductor test interface and semiconductor test apparatus using thereof |
-
1999
- 1999-01-12 KR KR1019990000539A patent/KR20000050570A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100773250B1 (en) * | 2005-06-09 | 2007-11-05 | 주식회사 유니테스트 | Semiconductor test interface and semiconductor test apparatus using thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7094065B2 (en) | Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate | |
| US6072323A (en) | Temporary package, and method system for testing semiconductor dice having backside electrodes | |
| US5334857A (en) | Semiconductor device with test-only contacts and method for making the same | |
| US7129730B2 (en) | Probe card assembly | |
| KR200334763Y1 (en) | System for testing bare ic chips and a socket for such chips | |
| KR100270888B1 (en) | Apparatus for manufacturing known good die | |
| KR20000062209A (en) | Test socket for Ball Grid Array package and method for testing thereof | |
| KR100385352B1 (en) | Socket | |
| US6270356B1 (en) | IC socket | |
| JP2001013208A (en) | Semiconductor-testing tool | |
| JPH1117058A (en) | Bga package, test socket therefor and test for bga package | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JPH09320720A (en) | Connection device | |
| KR20000050570A (en) | Temporary carrier package for chip testing | |
| KR20080018520A (en) | Pogo pin and test socket using the same | |
| US20010015651A1 (en) | Test head assembly utilizing replaceable silicon contact | |
| US6888158B2 (en) | Bare chip carrier and method for manufacturing semiconductor device using the bare chip carrier | |
| KR200368618Y1 (en) | Carrier and also test board for semiconductor device test | |
| KR100844486B1 (en) | Test socket for semiconductor chip | |
| KR200328984Y1 (en) | Test socket for high frequency | |
| KR100320022B1 (en) | Semiconductor Chip Tester | |
| KR100389227B1 (en) | An inspection equipment for a flat-mount-type semiconductor device and method of inspecting the semiconductor device | |
| KR0181100B1 (en) | Known good die manufacturing apparatus using lead frame with support ring pad | |
| KR100389909B1 (en) | Probe card of wafer level test and connection method between test equipments | |
| KR19980016775A (en) | Chip scale package with clip lead |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |