KR100389227B1 - An inspection equipment for a flat-mount-type semiconductor device and method of inspecting the semiconductor device - Google Patents
An inspection equipment for a flat-mount-type semiconductor device and method of inspecting the semiconductor device Download PDFInfo
- Publication number
- KR100389227B1 KR100389227B1 KR10-2000-0062789A KR20000062789A KR100389227B1 KR 100389227 B1 KR100389227 B1 KR 100389227B1 KR 20000062789 A KR20000062789 A KR 20000062789A KR 100389227 B1 KR100389227 B1 KR 100389227B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- wiring board
- contactor
- present
- flat
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06716—Elastic
- G01R1/06722—Spring-loaded
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Abstract
본 발명은 테스터의 콘택터부의 인덕턴스를 무시할 수 있도록 하고, 고정밀도의 측정을 가능하게 한다. 이러한 본 발명은, 종래 사용하여 왔던 콘택터·소켓을 없애고, 제 2 배선기판에 평면 실장형 반도체 장치(6)의 외부 리드(10)를 직접 콘택시킨 것이다.The present invention makes it possible to ignore the inductance of the contactor portion of the tester, and enables high accuracy measurement. This invention removes the contactor socket conventionally used, and directly contacts the external lead 10 of the planar-mounted semiconductor device 6 to a 2nd wiring board.
Description
본 발명은 콘택터(contactor)·소켓을 사용하지 않고 콘택(contact)을 확실히 하거나, 또한 다른 반도체 장치에도 대응할 수 있는 콘택터를 가진 평면 실장형 반도체 장치용 검사장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an inspection apparatus for a flat surface mount type semiconductor device having a contactor capable of ensuring a contact without using a contactor and a socket, or capable of coping with other semiconductor devices.
도 18은 종래의 평면 실장형 반도체 장치용 검사장치의 콘택터 주변의 장치부분을 도시하고 있다. 이 도 18에서, 1은 테스트 보드, 2는 동축 케이블 또는 포고(POGO) 핀(pin), 3은 후술할 콘택터·소켓을 부착한 프린트 기판으로, 이하 I/F(인터페이스) 기판이라 칭한다. 그리고, 4는 콘택터·소켓, 5는 콘택터, 6은 피검사물인 반도체 장치, 그리고 7은 측정장치이다. 또한, 8은 지주로, 테스트 보드(1)와I/F 기판(3) 사이를 떨어뜨려서 고정하고 있다.Fig. 18 shows the device portion around the contactor of the inspection apparatus for the conventional flat mount type semiconductor device. In FIG. 18, 1 is a test board, 2 is a coaxial cable or POGO pin, and 3 is a printed circuit board with a contactor socket, which will be described later, referred to as an I / F (interface) substrate. 4 is a contactor socket, 5 is a contactor, 6 is a semiconductor device to be inspected, and 7 is a measuring device. In addition, 8 is a support | pillar, and is fixed by falling between the test board 1 and the I / F board | substrate 3.
상기와 같은 종래의 평면 실장형 반도체 장치용 검사장치에서는, 반도체 장치(6)의 미세화, 고집적화, 고속화가 비약적으로 진행되고 있기 때문에, 콘택터·소켓(4)의 콘택부의 인덕턴스가 측정 정밀도를 악화시켜, 그 정도를 무시할 수 없다고 하는 문제가 있었다. 또한, 콘택터·소켓(4)은 반도체 장치(6)의 사이즈, 핀 배치에 의해 고유한 것이기 때문에, 측정할 반도체 장치(6)에 따라 테스트 보드(test board)(1)로부터 콘택터·소켓(4)까지를 모두 교환할 필요가 있고, 고가라는 문제가 있었다.In the conventional inspection device for flat-mount semiconductor devices as described above, since the miniaturization, high integration, and high speed of the semiconductor device 6 are progressing dramatically, the inductance of the contact portion of the contactor socket 4 deteriorates the measurement accuracy. There was a problem that the degree could not be ignored. In addition, since the contactor socket 4 is inherent in the size and pin arrangement of the semiconductor device 6, the contactor socket 4 is separated from the test board 1 according to the semiconductor device 6 to be measured. It was necessary to exchange all up to) and there was a problem of being expensive.
본 발명은 이러한 문제점을 해결하기 위해 주어진 것으로, 본 발명의 하나의 목적은, 콘택터·소켓의 콘택부의 인덕턴스를 감소시키고, 여러 가지의 사이즈, 핀 배치의 반도체 장치의 검사에 용이하게 대응하는데 있고, 또한 본 발명의 다른 목적은, 그와 같은 평면 실장형 반도체 장치의 검사방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been given to solve these problems, and one object of the present invention is to reduce the inductance of the contact portion of the contactor socket and to easily cope with inspection of semiconductor devices of various sizes and pin arrangements. Another object of the present invention is to provide a method for inspecting such a planar-mounted semiconductor device.
도 1은 본 발명의 실시예 1에 따른 평면 실장형 반도체 장치용 검사장치를 나타낸 단면도,1 is a cross-sectional view showing an inspection apparatus for a flat surface mount type semiconductor device according to Embodiment 1 of the present invention;
도 2는 본 발명의 실시예 1에 따른 평면 실장형 반도체 장치용 검사장치를 나타낸 요부 단면도,2 is a sectional view showing the principal parts of the inspection apparatus for the flat-mount semiconductor device according to the first embodiment of the present invention;
도 3은 본 발명의 실시예 1에 따른 평면 실장형 반도체 장치용 검사장치를 나타낸 요부 단면도,3 is a sectional view showing the principal parts of a test apparatus for a flat-mount semiconductor device according to Embodiment 1 of the present invention;
도 4는 본 발명의 실시예 1에 따른 I/F 기판의 평면도,4 is a plan view of an I / F substrate according to Embodiment 1 of the present invention;
도 5는 본 발명의 실시예 2에 따른 평면 실장형 반도체 장치용 검사장치를 나타낸 단면도,5 is a cross-sectional view showing an inspection apparatus for a flat surface mount semiconductor device according to a second embodiment of the present invention;
도 6은 본 발명의 실시예 3에 따른 평면 실장형 반도체 장치용 검사장치를 나타낸 요부 단면도,6 is a sectional view showing the principal parts of the inspection apparatus for the flat-mount semiconductor device according to the third embodiment of the present invention;
도 7은 본 발명의 실시예 4에 따른 평면 실장형 반도체 장치용 검사장치를 나타낸 요부 단면도,FIG. 7 is a sectional view showing the principal parts of a test apparatus for a flat-mount semiconductor device according to Embodiment 4 of the present invention; FIG.
도 8은 본 발명의 실시예 5에 따른 평면 실장형 반도체 장치용 검사장치를 나타낸 요부 단면도,Fig. 8 is a sectional view showing the principal parts of the inspection apparatus for the flat-mount semiconductor device according to the fifth embodiment of the present invention;
도 9는 본 발명의 실시예 6에 따른 평면 실장형 반도체 장치용 검사장치를 나타낸 요부 단면도,Fig. 9 is a sectional view showing the principal parts of the inspection apparatus for a planar-mounted semiconductor device according to the sixth embodiment of the present invention;
도 10은 본 발명의 실시예 7에 따른 평면 실장형 반도체 장치용 검사장치를 나타낸 요부 단면도,10 is a sectional view showing the principal parts of the inspection apparatus for the flat-mount semiconductor device according to the seventh embodiment of the present invention;
도 11은 본 발명의 실시예 8에 따른 평면 실장형 반도체 장치용 검사장치를 나타낸 요부 단면도,Fig. 11 is a sectional view showing the principal parts of a testing apparatus for a planar semiconductor device according to Embodiment 8 of the present invention;
도 12는 본 발명의 실시예 9에 따른 평면 실장형 반도체 장치용 검사장치를 나타낸 요부 단면도,12 is a sectional view showing the principal parts of the inspection apparatus for the flat-mount semiconductor device according to the ninth embodiment of the present invention;
도 13은 본 발명의 실시예 10에 따른 평면 실장형 반도체 장치용 검사장치를 나타낸 요부 단면도,Fig. 13 is a sectional view showing the principal parts of the inspection apparatus for a flat-mount semiconductor device according to the tenth embodiment of the present invention;
도 14는 본 발명의 실시예 11에 따른 평면 실장형 반도체 장치용 검사장치를 나타낸 요부 단면도,Fig. 14 is a sectional view showing the principal parts of the inspection apparatus for a flat-mount semiconductor device according to the eleventh embodiment of the present invention;
도 15는 본 발명의 실시예 12에 따른 평면 실장형 반도체 장치용 검사장치를 나타낸 요부 단면도,Fig. 15 is a sectional view showing the principal parts of a test apparatus for a flat mount semiconductor device according to a twelfth embodiment of the present invention;
도 16은 본 발명의 실시예 13에 따른 평면 실장형 반도체 장치용 검사장치를 나타낸 요부 단면도,Fig. 16 is a sectional view showing the principal parts of the inspection apparatus for the flat-mount semiconductor device according to the thirteenth embodiment of the present invention;
도 17은 본 발명의 실시예 14에 따른 평면 실장형 반도체 장치용 검사장치를 나타낸 요부 단면도,17 is a sectional view showing the principal parts of the inspection apparatus for the flat-mount semiconductor device according to Embodiment 14 of the present invention;
도 18은 종래의 평면 실장형 반도체 장치용 검사장치를 나타낸 단면도이다.18 is a cross-sectional view showing a conventional inspection device for a flat surface mount semiconductor device.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1 : 제 1 배선기판 2 : 제 2 배선기판1: first wiring board 2: 2nd wiring board
3 : 평면 실장형 반도체 장치 7 : 측정장치3: Planar Mounting Semiconductor Device 7: Measuring Device
10 : 외부 리드 11 : 트렌치 구조10: external lead 11: trench structure
12 : 판 스프링 23 : 트렌치 구조12: leaf spring 23: trench structure
25 : 개구 구조 30 : 제 3 배선기판25 opening structure 30 third wiring board
36 : 탄성체36: elastic body
본 발명의 제 1 국면에 따른 평면 실장형 반도체 장치용 검사장치는, 측정장치와, 상기 측정장치와 전기적으로 접속된 제 1 배선기판과, 상기 제 1 배선기판과 전기적으로 접속된 제 2 배선기판을 포함한 평면 실장형 반도체 장치용 검사장치에 있어서, 평면 실장형 반도체 장치를 상기 제 2 배선기판에 직접 전기적 접촉을 한것이다.An inspection apparatus for a flat surface mount type semiconductor device according to a first aspect of the present invention includes a measuring device, a first wiring board electrically connected to the measuring device, and a second wiring board electrically connected to the first wiring board. In the inspection device for a planar-mounted semiconductor device including, the planar-mounted semiconductor device is in direct electrical contact with the second wiring board.
또한, 본 발명의 제 2 국면에 따른 평면 실장형 반도체 장치용 검사장치는, 제 2 배선기판의 반도체 장치 본체 대응부분을 개구, 또는 트렌치(trench) 구조로 한 것이다.In addition, in the inspection device for a flat surface mount type semiconductor device according to the second aspect of the present invention, the semiconductor device main body corresponding portion of the second wiring board has an opening or trench structure.
또한, 본 발명의 제 3 국면에 따른 평면 실장형 반도체 장치용 검사장치는, 제 2 배선기판의 반도체 장치 외부 리드(outer lead) 대응부분을 트렌치 구조로 한 것이다.In addition, in the inspection device for a flat surface mount type semiconductor device according to the third aspect of the present invention, the semiconductor device outer lead corresponding portion of the second wiring board has a trench structure.
또한, 본 발명의 제 4 국면에 따른 평면 실장형 반도체 장치용 검사장치는, 제 2 배선기판의 반도체 장치 외부 리드 대응부분에 판 스프링을 설치한 것이다.In addition, in the inspection device for a flat surface mount type semiconductor device according to the fourth aspect of the present invention, a leaf spring is provided on a semiconductor device external lead corresponding portion of a second wiring board.
아울러, 본 발명의 제 5 국면에 따른 평면 실장형 반도체 장치용 검사장치는, 평면 실장형 반도체 장치와 제 2 배선기판의 전기적 접촉부의 하부에 탄성체를 설치한 것이다.In addition, in the inspection apparatus for a flat surface mount type semiconductor device according to the fifth aspect of the present invention, an elastic body is provided below the electrical contact portion between the flat surface mount type semiconductor device and the second wiring board.
또한, 본 발명의 제 6 국면에 따른 평면 실장형 반도체 장치용 검사장치는, 제 2 배선기판에 대하여, 평면 실장형 반도체 장치와는 반대측에서 탄성체가 착탈이 가능한 것이다.In addition, in the inspection apparatus for a planar-mounted semiconductor device according to the sixth aspect of the present invention, the elastic body can be attached to and detached from the side opposite to the planar-mounted semiconductor device with respect to the second wiring board.
또한, 본 발명의 제 7 국면에 따른 반도체 장치는, 상기의 국면중 어느 하나에 기재된 평면 실장형 반도체 장치용 검사장치를 이용하여 검사된 것이다.In addition, the semiconductor device according to the seventh aspect of the present invention is inspected using the inspection apparatus for the planar-mounted semiconductor device according to any one of the above aspects.
아울러, 본 발명의 제 8 국면에 따른 평면 실장형 반도체 장치의 검사방법은, 크기 또는 핀 수 또는 핀 배치가 다른 복수의 반도체 장치를 검사하는 경우에, 제 1 및 제 2 배선기판과 전기적으로 접속된 제 3 배선기판을 상기 제 1 및 제 2배선기판 사이에 얹어 놓음과 동시에, 각 반도체 장치에 따라 전용으로 만든, 상기 제 1 국면 내지 제 6 국면 중 어느 하나에 기재된 평면 실장형 반도체 장치용 검사장치에 사용하는 제 2 배선기판을, 상기 제 3 배선기판 위에 착탈이 가능하게 얹어 놓아서 상기 반도체 장치를 검사하는 것이다.In addition, the inspection method of the planar-mounted semiconductor device according to the eighth aspect of the present invention is electrically connected to the first and second wiring boards when a plurality of semiconductor devices having different sizes, the number of pins or the pin arrangement are inspected. Inspection for the planar-mounted semiconductor device according to any one of the first to sixth aspects, wherein the third wiring board is placed between the first and second wiring boards and is made exclusively for each semiconductor device. The semiconductor device is inspected by attaching and detaching a second wiring board for use in the device on the third wiring board so as to be detachable.
이하, 도 1 내지 도 17을 이용하여 본 발명의 실시예에 관해서 설명한다.Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 17.
(실시예 1)(Example 1)
도 1은 본 발명의 실시예 1에 따른 평면 실장형 반도체 장치용 검사장치의 단면도이다. 도 1을 참조하면, 1은 제 1 배선기판인 테스트 보드, 2는 동축 케이블 또는 포고 핀, 3은 제 2 배선기판인 I/F 기판, 6은 피검사물인 평면 실장형 반도체 장치, 그리고 7은 측정장치이다. 또한, 8은 지주로, 테스트 보드(1)와 I/F 기판(3) 사이를 떨어뜨려서 고정하고 있다. 그리고, 11은 트렌치, 10은 반도체 장치(6)의 외부 리드로, 이 외부 리드(10)는 스프링식 콘택터(12)에 접촉하여 반도체 장치(6)가 검사된다.1 is a cross-sectional view of an inspection apparatus for a plane-mounted semiconductor device according to Embodiment 1 of the present invention. Referring to FIG. 1, 1 is a test board which is a first wiring board, 2 is a coaxial cable or pogo pin, 3 is an I / F board which is a second wiring board, 6 is a planar-mounted semiconductor device as an inspection object, and 7 is It is a measuring device. In addition, 8 is a support | pillar, and is fixed by falling between the test board 1 and the I / F board | substrate 3. 11 denotes a trench, 10 denotes an external lead of the semiconductor device 6, and the external lead 10 contacts the spring-type contactor 12 to inspect the semiconductor device 6.
이 실시예 1에서는, 종래예에 나타낸 콘택터·소켓을 없애고, I/F 기판(3)에 반도체 장치의 외부 리드(10)를 직접 콘택시키고 있다. 이렇게 함으로써, 콘택터부의 인덕턴스를 무시할 수 있어, 고정밀도인 측정이 가능해진다. 도 2에 I/F 기판(3)의 트렌치 구조의 콘택터부(11)를 확대하여 나타낸다. 이와 같이, I/F 기판의 콘택터부를 트렌치 구조로 함으로써, 반도체 장치(6)의 위치 결정 정밀도를 향상시키고, 게다가 도 3에 도시한 것과 같이 콘택터부를 판 스프링식으로 함으로써,반도체 장치(6)의 외부 리드(10)의 높이 격차에 의한 스프링식 콘택터부(12)와의 비접촉을 방지할 수 있다. 여기서, 도 4에 트렌치(11)를 구비한 I/F 기판(3)의 평면도를 도시하였지만, 이 도 4에 있어서, 15는 배선용 홀이다.In the first embodiment, the contactor socket shown in the prior art is removed, and the external lead 10 of the semiconductor device is directly contacted with the I / F substrate 3. By doing in this way, the inductance of a contactor part can be disregarded and a high precision measurement is attained. In FIG. 2, the contactor part 11 of the trench structure of the I / F board | substrate 3 is expanded and shown. Thus, by making the contactor part of an I / F board | substrate into a trench structure, the positioning accuracy of the semiconductor device 6 is improved, and also the contactor part is plate-spring type as shown in FIG. Non-contact with the spring-type contactor part 12 by the height gap of the outer lead 10 can be prevented. Here, although the top view of the I / F board | substrate 3 provided with the trench 11 was shown in FIG. 4, in this FIG. 4, 15 is a wiring hole.
(실시예 2)(Example 2)
도 5는 본 발명의 실시예 2에 따른 평면 실장형 반도체 장치용 검사장치의 단면도이다. 이 도 5에서, 20은 반도체 장치의 위치결정기구이고, 그 밖의 부호는 실시예 1과 동일하고, 또는 상당 부분을 나타낸다. 이 실시예 2에서는, 반도체 장치의 위치결정기구(20) 자체에 위치결정 핀을 설치하여, 위치결정 정밀도를 향상시킨다.Fig. 5 is a cross-sectional view of the inspection device for a planar-mounted semiconductor device according to the second embodiment of the present invention. In Fig. 5, 20 is a positioning mechanism of the semiconductor device, and the other reference numerals are the same as those in the first embodiment, or indicate a substantial part. In the second embodiment, positioning pins are provided in the positioning mechanism 20 itself of the semiconductor device to improve the positioning accuracy.
(실시예 3)(Example 3)
도 6은 본 발명의 실시예 3에 따른 평면 실장형 반도체 장치용 검사장치의 요부 단면도이다. 이 도 6에 도시한 것과 같이, I/F 기판(3)에 패키지 사이즈의 구멍을 뚫고, 반도체 장치(6)의 본체로 위치결정하여도 상기 실시예와 같은 효과를 나타낸다.6 is a sectional view of principal parts of the inspection apparatus for a planar-mounted semiconductor device according to the third embodiment of the present invention. As shown in FIG. 6, the same size as in the above embodiment can be obtained by drilling a package size in the I / F substrate 3 and positioning it with the main body of the semiconductor device 6.
(실시예 4)(Example 4)
도 7은 본 발명의 실시예 4에 따른 평면 실장형 반도체 장치용 검사장치의 요부 단면도이다. 이 도 7에 도시한 것과 같이, 반도체 장치(6)의 외부 리드(10)가이 반도체 장치(6) 본체의 하면보다도 위에 위치하여도, I/F 기판(3) 표면의 반도체 장치 하면 해당 부분에 트렌치(23)를 형성함으로써, 외부 리드(10)와 스프링식 콘택터(12)를 콘택하는 것이 가능하다.7 is a sectional view of principal parts of the inspection apparatus for a flat-mount semiconductor device according to the fourth embodiment of the present invention. As shown in FIG. 7, even if the external lead 10 of the semiconductor device 6 is located above the lower surface of the main body of the semiconductor device 6, the lower surface of the semiconductor device on the surface of the I / F substrate 3 is located on the corresponding portion. By forming the trench 23, it is possible to contact the external lead 10 and the spring contactor 12.
(실시예 5)(Example 5)
도 8은 본 발명의 실시예 5에 따른 평면 실장형 반도체 장치용 검사장치의 요부 단면도이다. 이 도 8에 도시한 것과 같이, 반도체 장치(6)의 외부 리드(10)가 이 반도체 장치(6) 본체의 하면보다도 위에 위치하여도, I/F 기판(3) 표면의 반도체 장치 하면 해당 부분에 구멍(25)을 형성함으로써, 외부 리드(10)와 스프링식 콘택터(12)를 콘택하는 것이 가능하다.8 is a sectional view of principal parts of the inspection apparatus for a planar-mounted semiconductor device according to the fifth embodiment of the present invention. As shown in FIG. 8, even if the external lead 10 of the semiconductor device 6 is located above the lower surface of the main body of the semiconductor device 6, the corresponding portion of the lower surface of the semiconductor device on the surface of the I / F substrate 3. By forming the hole 25 in the hole, the external lead 10 and the spring contactor 12 can be contacted.
(실시예 6)(Example 6)
도 9는 본 발명의 실시예 6에 따른 평면 실장형 반도체 장치용 검사장치의 단면도이다. 이 도 9에 도시한 것과 같이, 반도체 장치(6)의 사이즈, 핀 수, 핀 배치가 다른 경우에는, I/F 기판(3)과 테스트 보드(1)의 사이에 제 3 배선기판(30)을 설치하고, 이 제 3 배선기판(30) 위에, 여러 가지의 반도체 장치 마다의 I/F 기판(3)을 자유롭게 탈착하여 부착한다. 이 I/F 기판(3)으로서는, 상기 실시예 1 내지 5중의 어느 것이든 사용한다. 상기한 제 3 배선기판(30)으로서 종래 I/F 기판을 이용하면, 본 실시예 6의 평면 실장형 반도체 장치용 검사장치를 값싸게 실현할 수 있다.Fig. 9 is a sectional view of an inspection apparatus for a planar semiconductor device according to Embodiment 6 of the present invention. As shown in FIG. 9, when the size, the number of pins, and the pin arrangement of the semiconductor device 6 are different, the third wiring board 30 is provided between the I / F board 3 and the test board 1. On the third wiring board 30, the I / F board 3 for each of the various semiconductor devices is detachably attached. As this I / F board | substrate 3, any of the said Examples 1-5 is used. When the conventional I / F substrate is used as the third wiring substrate 30, the inspection apparatus for the planar-mounted semiconductor device of the sixth embodiment can be realized at low cost.
(실시예 7)(Example 7)
도 10은 본 발명의 실시예 7에 따른 평면 실장형 반도체 장치용 검사장치의 요부 단면도이다. 이 실시예 7은 패드 이면에 탄성을 갖는 소재를 삽입하는 경우를 나타내고 있고, 이 도 10에서, 6은 반도체 장치, 35는 판 형상의 핀 또는 도전성 패드, 36은 탄성체인 실리콘 고무 등의 탄성을 갖는 소재, 37은 다층기판에서 임피던스가 조정된 배선 패턴이나 전원·GND 층 등과 접촉하기 위한 관통 홀, 38은 배선 패턴, 그리고 39는 전기 경로를 나타내고 있다.10 is a sectional view of principal parts of the inspection apparatus for a flat-mount semiconductor device according to the seventh embodiment of the present invention. The seventh embodiment shows a case where an elastic material is inserted into the back surface of the pad. In FIG. 10, 6 is a semiconductor device, 35 is a plate-shaped pin or conductive pad, 36 is an elastic body such as silicone rubber. 37 indicates a through-hole for contacting an impedance-regulated wiring pattern, a power supply / GND layer, etc. in a multilayer substrate, 38 a wiring pattern, and 39 an electric path.
본 실시예 7에서는, I/F 기판(3)과 반도체 장치(6)를 짧은 전기 경로로 연결하는 구조이면서, 탄성이나 스트로크(stroke) 양의 필요성에 따라, 탄성 구조를 콘택터 하부에 별도로 설치한 경우의 구조에 관해서 나타내고 있다. 바꾸어 말하면, 콘택 핀(판)에 스프링 기능을 요구하지 않고, 콘택 하부에 탄성 구조를 설치함으로써, 반도체 장치(6)와 I/F 기판(3)을 최단으로 연결하면서, 원하는 탄성이나 스트로크의 양을 얻을 수 있다. 이렇게 함으로써, 전기 경로가 짧아져, 인덕턴스 등의 기생성분을 감소시킬 수 있다.In the seventh embodiment, the structure in which the I / F substrate 3 and the semiconductor device 6 are connected by a short electric path, and the elastic structure is separately provided under the contactor according to the necessity of elasticity or stroke amount. The structure of the case is shown. In other words, by providing an elastic structure under the contact without requiring a spring function on the contact pin (plate), the desired amount of elasticity or stroke can be achieved while connecting the semiconductor device 6 and the I / F substrate 3 to the shortest. Can be obtained. By doing so, the electric path is shortened, and parasitic components such as inductance can be reduced.
(실시예 8)(Example 8)
도 11은 본 발명의 실시예 8에 따른 평면 실장형 반도체 장치용 검사장치의 요부 단면도이다. 이 실시예 8은, 상기 실시예 7에서 콘택부를 트렌치 구조로 한 것으로, 부호의 설명이나 효과 등은 상기 실시예 7과 동일하므로, 여기서는 생략한다.11 is a sectional view of principal parts of the inspection apparatus for a planar-mounted semiconductor device according to the eighth embodiment of the present invention. In the eighth embodiment, the contact portion has a trench structure in the seventh embodiment, and the explanation, the effect, and the like of the sign are the same as in the seventh embodiment, and thus the description is omitted here.
(실시예 9)(Example 9)
도 12는 본 발명의 실시예 9에 따른 평면 실장형 반도체 장치용 검사장치의 요부 단면도이다. 이 실시예 9는, 기판을 삽입하고, 콘택 부분만을 착탈 가능한 경우(종래 스프링 부분을 포함한 착탈 가능한 소켓 구조가 기판의 이면에 갖는 것을 특징으로 한다)이고, 40은 나사(screw)이다. 그 밖의 부호의 설명이나 효과 등은 상기 실시예 7과 동일하므로, 여기서는 생략한다. 단, 본 실시예 9에서는 소모 부품의 교환이 용이해진다고 하는 특징적 효과가 있다.12 is a sectional view of principal parts of the inspection apparatus for a planar-mounted semiconductor device according to the ninth embodiment of the present invention. In the ninth embodiment, the substrate is inserted, and only the contact portion is detachable (characterized in that the detachable socket structure including the conventional spring portion is provided on the back side of the substrate), and 40 is a screw. Explanations and effects of other symbols are the same as those of the seventh embodiment, and are omitted here. However, in the ninth embodiment, there is a characteristic effect that replacement of consumable parts becomes easy.
(실시예 10)(Example 10)
도 13은 본 발명의 실시예 10에 따른 평면 실장형 반도체 장치용 검사장치의 사시도이다. 본 실시예 10은, 외부 리드(10)마다의 높이 격차에 대응하기 위해, 실리콘 고무(45)에 핀 마다 탄성을 가지게 한 것으로, 외부 리드(10)의 높이 격차에 의한 비접촉을 방지할 수 있다.Fig. 13 is a perspective view of an inspection apparatus for a planar semiconductor device according to a tenth embodiment of the present invention. In the tenth embodiment, the silicone rubber 45 has elasticity for each pin in order to cope with the height difference for each external lead 10, so that non-contact due to the height difference of the external lead 10 can be prevented. .
(실시예 11)(Example 11)
도 14는 본 발명의 실시예 11에 따른 평면 실장형 반도체 장치용 검사장치의 요부 단면도이다. 이 실시예 11은, 콘택터 핀(35)의 아래에 스프링에 의한 탄성을 포함시킨 것이고, 콘택터부의 인덕턴스를 감소할 수 있고, 외부 리드의 높이 격차에 의한 비접촉을 방지할 수 있음과 동시에, 콘택을 최단으로 하면서 스프링 성질을 확보할 수 있다.14 is a sectional view of principal parts of the inspection apparatus for a planar-mounted semiconductor device according to the eleventh embodiment of the present invention. In this eleventh embodiment, the spring-like elasticity is included under the contactor pin 35, the inductance of the contactor portion can be reduced, and the contact can be prevented due to the height difference of the external lead, Spring property can be secured while making it the shortest.
(실시예 12)(Example 12)
도 15는 본 발명의 실시예 12에 따른 평면 실장형 반도체 장치용 검사장치의 요부 단면도이다. 이 실시예 12는, 스프링을 기판 아래까지 잠입시켜서 착탈 가능하게 한 것으로, 콘택터부의 인덕턴스를 감소시킬 수 있고, 리드의 높이 격차에 의한 비접촉을 방지할 수 있음과 동시에, 스프링 등의 소모 부품의 교환을 용이하게 할 수 있다.15 is a sectional view of principal parts of the inspection apparatus for a planar-mounted semiconductor device according to the twelfth embodiment of the present invention. In Example 12, the spring was inserted below the substrate to be detachable, thereby reducing the inductance of the contactor portion, preventing non-contact due to the height difference of the leads, and replacing consumable parts such as springs. Can be facilitated.
(실시예 13)(Example 13)
도 16은 본 발명의 실시예 13에 따른 평면 실장형 반도체 장치용 검사장치의 요부 단면도이다. 이 실시예 13은, 스프링을 기판 아래까지 잠입시켜, 판 형상 핀(35)과 스프링 사이에 절연물(50)을 끼워서 착탈 가능하게 한 것으로, 콘택터부의 인덕턴스를 감소할 수 있고, 리드의 높이 격차에 의한 비접촉을 방지할 수 있는 동시에, 스프링 등의 소모 부품의 교환을 용이하게 할 수 있다.Fig. 16 is a sectional view of principal parts of the inspection apparatus for planar-mounted semiconductor device according to the thirteenth embodiment of the present invention. In the thirteenth embodiment, the spring is immersed down to the bottom of the substrate, and the insulator 50 is inserted and detached between the plate-shaped pin 35 and the spring, so that the inductance of the contactor portion can be reduced, and the height difference between the leads It is possible to prevent non-contact due to this, and to facilitate replacement of consumable parts such as springs.
(실시예 14)(Example 14)
도 17은 본 발명의 실시예 14에 따른 평면 실장형 반도체 장치용 검사장치의 요부 단면도이다. 본 실시예 14는, BGA(Ball Grid Array)나 CSP(Chip SizePackage) 등, 땜납 볼을 특징으로 한 패키지에 적용하고, 기판과의 콘택 경로의 하면에 스프링 구조를 형성한 것이다. 이렇게 함으로써, 콘택터부의 인덕턴스를 감소할 수 있고, 리드의 높이 격차에 의한 비접촉을 방지하고, 콘택을 최단으로 하면서 스프링 성질을 확보함과 동시에, 스프링 등의 소모 부품의 교환을 용이하게 할 수 있다.17 is a sectional view of principal parts of the inspection apparatus for a planar-mounted semiconductor device according to Embodiment 14 of the present invention. In Example 14, a spring structure is formed on a lower surface of a contact path with a substrate by applying to a package featuring solder balls such as ball grid array (BGA) and chip size package (CSP). In this way, the inductance of the contactor portion can be reduced, the non-contact due to the height difference of the lead can be prevented, the spring property can be ensured while the contact is made shortest, and the replacement of consumable parts such as the spring can be facilitated.
본 발명은, 이상 설명한 것과 같이 구성되어 있기 때문에, 이하에 나타낸 과 같은 효과를 갖는다.Since this invention is comprised as mentioned above, it has an effect as shown below.
제 1 국면에 의하면, 평면 실장형 반도체 장치를 제 2 배선기판에 직접 전기적으로 접촉을 하므로 콘택터부의 인덕턴스를 감소시킬 수 있다.According to the first aspect, the inductance of the contactor portion can be reduced because the planar-mounted semiconductor device is in direct electrical contact with the second wiring board.
또한, 제 2 국면에 의하면, 제 2 배선기판의 반도체 장치 본체 대응부분을 개구 또는 트렌치 구조로 하였기 때문에, 반도체 장치의 외부 리드가 그 하면보다 상부에 있는 경우라도 콘택터와 콘택 가능해진다.Further, according to the second aspect, since the semiconductor device main body corresponding portion of the second wiring board has an opening or trench structure, it is possible to contact the contactor even when the external lead of the semiconductor device is above the lower surface.
아울러, 제 3 국면에 의하면, 제 2 배선기판의 반도체 장치의 외부 리드 대응부분을 트렌치 구조로 하였기 때문에, 반도체 장치의 위치결정 정밀도를 향상시킬 수 있다.In addition, according to the third aspect, since the external lead corresponding portion of the semiconductor device of the second wiring board has a trench structure, the positioning accuracy of the semiconductor device can be improved.
또한, 제 4 국면에 의하면, 제 2 배선기판의 반도체 장치의 외부 리드 대응 부분에 판 스프링을 설치하였기 때문에, 반도체 장치의 외부 리드의 높이 격차에 의한 콘택터부와의 비접촉을 방지할 수 있다.Further, according to the fourth aspect, since the leaf spring is provided in the external lead corresponding portion of the semiconductor device of the second wiring board, non-contact with the contactor portion due to the height difference of the external lead of the semiconductor device can be prevented.
또한, 제 5 국면에 의하면, 평면 실장형 반도체 장치와 제 2 배선기판의 전기적 접촉부의 하부에 탄성체를 설치하였기 때문에, 원하는 탄성이나 스트로크의 양을 얻으면서 인덕턴스 등의 기생 성분을 감소할 수 있다.According to the fifth aspect, since an elastic body is provided below the electrical contact portion of the planar-mounted semiconductor device and the second wiring board, parasitic components such as inductance can be reduced while obtaining the desired elasticity or the amount of stroke.
또한, 제 6 국면에 의하면, 제 2 배선기판에 대하여, 평면 실장형 반도체 장치와는 반대측에서 탄성체가 착탈 가능하도록 하였기 때문에, 콘택터부의 인덕턴스를 감소할 수 있고, 외부 리드의 높이 격차에 의한 비접촉을 방지할 수 있는 동시에, 소모부품의 교환을 용이하게 할 수 있다.According to the sixth aspect, since the elastic body is detachably attached to the second wiring board from the side opposite to the planar-mounted semiconductor device, the inductance of the contactor portion can be reduced, and non-contact due to the height difference of the external lead is prevented. At the same time, the replacement of consumables can be facilitated.
아울러, 제 7 국면에 의하면, 상기 전체 국면 중 어느 하나의 국면을 이용하여 검사하므로, 이 발명이 갖는 효과를 갖는다.In addition, according to the seventh aspect, the inspection is carried out using any one of the above-described aspects, and therefore, the present invention has an effect.
또한, 제 8 국면에 의하면, 형상이 다른 복수의 반도체 장치를 검사하는 경우에, 각 반도체 장치 전용으로 만든 제 2 배선기판을 바꿔 꽂고서 검사하도록 하였기 때문에, 검사를 값싸게 할 수 있다.According to the eighth aspect, when inspecting a plurality of semiconductor devices having different shapes, the second wiring board made for each semiconductor device is replaced and inspected, so that inspection can be made inexpensively.
Claims (3)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-166098 | 2000-06-02 | ||
JP2000166098A JP2001343421A (en) | 2000-06-02 | 2000-06-02 | Apparatus and method for inspecting planar-mounted type semiconductor device, and the semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010110060A KR20010110060A (en) | 2001-12-12 |
KR100389227B1 true KR100389227B1 (en) | 2003-06-27 |
Family
ID=18669471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0062789A KR100389227B1 (en) | 2000-06-02 | 2000-10-25 | An inspection equipment for a flat-mount-type semiconductor device and method of inspecting the semiconductor device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2001343421A (en) |
KR (1) | KR100389227B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7006578B2 (en) * | 2018-12-20 | 2022-01-24 | 三菱電機株式会社 | Inspection equipment and inspection method for electronic components |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH097666A (en) * | 1995-06-14 | 1997-01-10 | Shin Etsu Polymer Co Ltd | Electric connector and its manufacture |
-
2000
- 2000-06-02 JP JP2000166098A patent/JP2001343421A/en active Pending
- 2000-10-25 KR KR10-2000-0062789A patent/KR100389227B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH097666A (en) * | 1995-06-14 | 1997-01-10 | Shin Etsu Polymer Co Ltd | Electric connector and its manufacture |
Also Published As
Publication number | Publication date |
---|---|
KR20010110060A (en) | 2001-12-12 |
JP2001343421A (en) | 2001-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10185947A (en) | Probe adapter | |
US11029331B2 (en) | Universal test mechanism for semiconductor device | |
KR101186915B1 (en) | Contact structure for inspection | |
KR100582925B1 (en) | Jig for testing of printed circuit board | |
US6483331B2 (en) | Tester for semiconductor device | |
KR100389227B1 (en) | An inspection equipment for a flat-mount-type semiconductor device and method of inspecting the semiconductor device | |
KR101391799B1 (en) | Conductive contactor for testing semiconductor | |
JP2007033101A (en) | Ic testing apparatus | |
JP2004178951A (en) | Socket for electric parts | |
KR100787087B1 (en) | semiconductor test socket pin in last semiconductor process | |
KR100560113B1 (en) | Tester for Electric Devices | |
KR100868452B1 (en) | Universal Package Test Board Assembly | |
KR200226638Y1 (en) | Test socket | |
JP2005249448A (en) | Semiconductor component inspection device | |
JP2011180019A (en) | Apparatus for measuring semiconductor, and pitch conversion tool for the same | |
KR100246320B1 (en) | Probe card for testing wafer | |
KR100844486B1 (en) | Test socket for semiconductor chip | |
KR200328984Y1 (en) | Test socket for high frequency | |
KR200372268Y1 (en) | Integrated silicone contactor with interposer board | |
JP2008014733A (en) | System for inspecting semiconductor device | |
KR200374262Y1 (en) | Socket board assembly for semiconductor device test | |
KR200389879Y1 (en) | A probe card | |
KR100508088B1 (en) | Apparatus and method for testing chip scaled package | |
KR20070010972A (en) | Socket and contactor | |
KR20000016127A (en) | Semiconductor package and device socket |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |