KR100868452B1 - Universal Package Test Board Assembly - Google Patents

Universal Package Test Board Assembly Download PDF

Info

Publication number
KR100868452B1
KR100868452B1 KR1020060125114A KR20060125114A KR100868452B1 KR 100868452 B1 KR100868452 B1 KR 100868452B1 KR 1020060125114 A KR1020060125114 A KR 1020060125114A KR 20060125114 A KR20060125114 A KR 20060125114A KR 100868452 B1 KR100868452 B1 KR 100868452B1
Authority
KR
South Korea
Prior art keywords
test board
socket
chip
package test
semi
Prior art date
Application number
KR1020060125114A
Other languages
Korean (ko)
Other versions
KR20080053120A (en
Inventor
김병석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060125114A priority Critical patent/KR100868452B1/en
Publication of KR20080053120A publication Critical patent/KR20080053120A/en
Application granted granted Critical
Publication of KR100868452B1 publication Critical patent/KR100868452B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 테스트할 다양한 집적회로 칩 각각의 헤드 타입 및 패키지 타입에 호환성을 갖는 집적회로의 패키지 테스트에 사용되는 유니버셜 패키지 테스트 보드 어셈블리에 관한 것이다.The present invention relates to a universal package test board assembly for use in package testing of integrated circuits compatible with the head type and package type of each of the various integrated circuit chips to be tested.

본 발명은 칩이 안착되는 일반소켓과 연결되는 세미소켓; 상기 세미소켓과 연결되고 상기 일반소켓에 안착되는 칩의 특성을 테스트할 수 있도록 테스터와 연결되는 유니버셜 패키지 테스트 보드로 구성되어 있다.The present invention is a semi-socket connected to the general socket on which the chip is mounted; It is composed of a universal package test board connected to the tester to test the characteristics of the chip connected to the semi-socket and seated on the general socket.

본 발명의 테스트 보드 어셈블리는 테스트할 칩을 안착한 일반소켓을 패키지 테스트 보드에 직접 연결하는 종래의 구성과는 달리, 유니버셜 패키지 테스트 보드를 호환가능한 형태로 구성하고 세미소켓을 새로이 추가하여 사용하는 구조적인 특징을 갖는다.Unlike the conventional configuration in which a general socket on which a chip to be tested is directly connected to a package test board is constructed, the test board assembly of the present invention is constructed by constructing a universal package test board in a compatible form and using a new semi-socket. Has characteristics.

따라서 유니버셜 패키지 테스트 보드만으로도 수많은 종류의 칩 테스트가 가능하다. 또한 DIB(Device Interface Board)의 제작비용을 줄일 수 있으므로 패키지 테스트 비용을 줄일 수 있다.As a result, many types of chip can be tested using the universal package test board alone. In addition, the manufacturing cost of the device interface board (DIB) can be reduced, thereby reducing the package test cost.

패키지 테스트 보드, DIB, 테스트 장비, 테스트 칩, 테스트 보드. Package of test board, DIB, test equipment, test chip, test board.

Description

유니버셜 패키지 테스트 보드 어셈블리{Universal Package Test Board Assembly}Universal Package Test Board Assembly

도 1은 종래의 패키지 테스트 보드에 테스트할 칩이 안착되는 일반소켓과 테스터가 연결되는 구조를 나타내는 도면,1 is a view showing a structure in which a conventional socket and a tester are connected to a chip to be tested on a conventional package test board;

도 2는 본 발명에 따른 유니버셜 패키지 테스트 보드 어셈블리에 테스트할 칩이 안착되는 일반소켓과 테스터가 연결되는 구조를 나타내는 도면.2 is a view illustrating a structure in which a general socket and a tester on which a chip to be tested is mounted on a universal package test board assembly according to the present invention;

도 3은 본 발명의 일실시예에 따른 유니버셜 패키지 테스트 보드의 상면과 저면에 세미소켓이 연결되는 구조를 나타내는 단일 유니버셜 패키지 테스트 보드로 구성한 도면,3 is a diagram of a single universal package test board showing a structure in which a semi-socket is connected to an upper surface and a bottom surface of a universal package test board according to an embodiment of the present invention;

도 4는 도 3의 경우에 있어서 2중 유니버셜 패키지 테스트 보드로 구성한 도면.4 is a diagram of a double universal package test board in the case of FIG.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 유니버셜 패키지 테스트 보드 10a : 유니버셜 패키지 테스트 보드 전면10: Universal package test board 10a: Universal package test board front

10b : 유니버셜 패키지 테스트 보드 후면 20 : 칩10b: Universal package test board rear 20: Chip

30 : 테스터 40a : 유니버셜 패키지 테스트 보드 상면의 세미소켓30: tester 40a: semi-socket on the upper surface of the universal package test board

40b : 유니버셜 패키지 테스트 보드 저면의 세미소켓 50 : 일반소켓40b: Semi-socket on the bottom of the universal package test board 50: General socket

60 : 유니버셜 패키지 테스트 보드 어셈블리60: universal package test board assembly

본 발명은 테스트할 반도체 칩이 안착되는 일반소켓과 테스터를 연결시켜주는 장치로서, 여러 종류의 테스트 대상 칩에 대응하여 사용할 수 있도록 하는 유니버셜 패키지 테스트 보드 어셈블리에 관한 것이다.The present invention relates to a universal package test board assembly for connecting a general socket and a tester on which a semiconductor chip to be tested is mounted.

일반적으로 웨이퍼는 규소를 얇은 박판으로 형성한 것으로서, 규소(Si)를 고순도로 정제하여 결정시킨 후에 얇게 잘라내어서 반도체소자를 만드는 기본재료로 사용하게 된다. 웨이퍼는 통상적으로 여러 가지의 반도체 공정을 통하여 상부면에 무수한 패턴을 형성하고, 이 패턴이 형성된 반도체 칩을 척(Chuck)에 안치된 상태에서 제조가 제대로 이루어졌는지 여부를 테스트 공정시에 미세하고 정교한 다수의 니들을 반도체 칩의 패턴에 도전시켜 각종의 전기적 특성을 측정하여 웨이퍼의 불량여부를 판정하게 된다.In general, a wafer is formed of a thin thin plate of silicon, and is used as a base material for making a semiconductor device by thinly cutting silicon (Si) after crystallization with high purity. Wafers typically form a myriad of patterns on the upper surface through various semiconductor processes, and whether the fabrication of the semiconductor chip on which the patterns are formed is carried out finely and precisely during the test process A plurality of needles are conducted to the pattern of the semiconductor chip to measure various electrical characteristics to determine whether the wafer is defective.

이후 어셈블리 공정을 통하여 패키지 상태로 만들어지게 된다. 이 상태에서 소자의 동작특성 및 성능을 테스트하게 되는데 이때 사용되는 장비들로는 테스트 장치, 테스트 보드 등이 있다. 테스트할 칩은 그 크기가 미세하므로 테스트시에는 테스트할 칩을 일반소켓에 안착시키고, 칩이 안착된 일반소켓과 패키지 테스트 보드를 연결시키는 방식을 이용한다.After that, it is packaged through the assembly process. In this state, the operation characteristics and performance of the device are tested. The equipment used is a test device or a test board. Since the chip to be tested is small in size, the test chip is placed in the general socket, and the general socket in which the chip is mounted and the package test board are connected.

도 1을 참고하면, 종래의 패키지 테스트 보드(1)는 테스터(30)와 테스트 대상 칩(20)이 안착된 일반소켓(50)을 연결하기 위해서 각각의 칩(20)마다 패키지 테 스트 보드(1)를 개별적으로 제작, 사용하였으므로 패키지 테스트 보드(1)의 제작에 많은 비용이 소요되는 문제점이 있었다.Referring to FIG. 1, the conventional package test board 1 includes a package test board for each chip 20 in order to connect the tester 30 and the general socket 50 on which the test target chip 20 is seated. Since 1) was manufactured and used individually, there was a problem in that the manufacturing of the package test board 1 was expensive.

따라서 종래에는 여러 종류의 테스트 대상 칩(20) 각각의 헤드 타입과 패키지 타입에 맞는 다양한 형태의 패키지 테스트 보드(1)가 요구되었다. 이처럼 각각의 타입별로 다양한 핀수의 패키지 테스트 보드(1)가 필요하기 때문에, 실제로 테스트 공정에서 사용되고 있는 패키지 테스트 보드(1)의 수량은 엄청났으며, 이러한 패키지 테스트 보드(1)는 다층 기판으로서 단가도 고가이기 때문에, 하나의 제품에도 여러 개의 패키지 테스트 보드(1)를 보유해야 하므로 원가상승이라는 문제와 관리상의 여려움이 발생하는 문제점이 있다.Therefore, in the related art, various types of package test boards 1 suitable for the head type and the package type of each of the various test target chips 20 are required. Since the package test board 1 of various pins is required for each type, the quantity of the package test board 1 actually used in the test process was enormous, and such a package test board 1 is a multi-layered board. Since it is expensive, it is necessary to have several package test boards 1 in a single product, and thus there is a problem of cost increase and management difficulties.

본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 각각의 테스트 대상 칩의 헤드 타입 및 패키지 타입에 호환성을 갖는 새로운 형태의 유니버셜 패키지 테스트 보드 어셈블리를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the conventional problems as described above, and its object is to provide a new type of universal package test board assembly that is compatible with the head type and package type of each chip to be tested.

상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 테스터에 칩을 안착한 일반소켓을 연결하기 위한 테스트 보드 어셈블리는 칩이 안착되는 일반소켓과 연결되는 세미소켓; 상기 세미소켓과 연결되고 상기 일반소켓에 안착된 칩의 특성을 테스트할 수 있도록 테스터와 연결되도록 설치되는 유니버셜 패키지 테스트 보드로 구성되어 있다.According to a feature of the present invention for achieving the above object, the test board assembly for connecting the general socket on which the chip is seated on the tester includes a semi-socket connected to the general socket on which the chip is seated; It is composed of a universal package test board connected to the semi-socket and installed to be connected to the tester to test the characteristics of the chip seated on the general socket.

이하에서는 도면을 참조하여 각 구성부분에 대해 상술한다.Hereinafter, each component will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 유니버셜 패키지 테스트 보드 어셈블리(60)에 테스트할 칩(20)이 안착되는 일반소켓(50)과 테스터(30)가 연결되는 구조를 나타내는 도면으로서, 유니버셜 패키지 테스트 보드(10)의 상면(10a)에 세미소켓(40a)이 연결되는 경우를 나타낸 도면이다.FIG. 2 is a view illustrating a structure in which a general socket 50 and a tester 30 to which the chip 20 to be tested is connected to the universal package test board assembly 60 according to the present invention are connected to the universal package test board assembly 60. Is a view showing a case in which the semi-socket 40a is connected to the upper surface 10a of FIG.

도 2에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 유니버셜 패키지 테스트 보드 어셈블리(60)는, 세미소켓(40a)과 유니버셜 패키지 테스트 보드(10)로 구성된다.As shown in FIG. 2, the universal package test board assembly 60 according to a preferred embodiment of the present invention includes a semi-socket 40a and a universal package test board 10.

이와 같이 본 발명의 유니버셜 패키지 테스트 보드 어셈블리(60)는 도 1에 도시된 칩(20)이 안착된 일반소켓(50)을 패키지 테스트 보드(1)에 직접 연결하는 종래의 장치와 달리 구성된다.As described above, the universal package test board assembly 60 of the present invention is configured differently from the conventional apparatus for directly connecting the general socket 50 on which the chip 20 shown in FIG. 1 is seated to the package test board 1.

유니버셜 패키지 테스트 보드(10)는 유니버셜 DIB(Device Interface Board) 즉, 보드상의 전체 핀을 모두 연결한 정형화된 형태의 보드를 선정하고, 그 위에 유니버셜 패키지 테스트 보드(10)와 일반소켓(50)을 연결하는 세미소켓(40a)을 유니버셜 패키지 테스트 보드(10)의 상면(10a)에 연결할 수 있는 구조로 되어 있다. 상기 일반소켓(50)의 내부에는 테스트할 칩(20)을 안착시킨다. 세미소켓(40a)은 칩(20)과 칩(20)을 안착한 일반소켓(50)의 모양에 맞게 제작하여 연결한다.The universal package test board 10 selects a universal device interface board (DIB), that is, a board in a standard form in which all pins on the board are connected, and the universal package test board 10 and the general socket 50 are placed thereon. The semi-socket 40a to be connected is connected to the upper surface 10a of the universal package test board 10. The chip 20 to be tested is seated inside the general socket 50. The semi-socket 40a is manufactured by connecting the chip 20 to the shape of the general socket 50 on which the chip 20 is seated.

예를 들어, 칩(20)을 안착한 일반소켓(50)의 연결핀(52)수가 208개인 경우, 세미소켓(40a)의 형태는 가운데 부분을 중심으로 52개씩의 네부분의 삽입구멍(41)으로 형성하여 상기 일반소켓(50)의 연결핀(52)들이 삽입될 수 있도록 되어 있다.For example, when the number of connection pins 52 of the general socket 50 on which the chip 20 is seated is 208, the shape of the semi-socket 40a is four insertion holes 41 of 52 pieces each centered on the center portion. Formed to form a connection pin 52 of the general socket 50 is to be inserted.

도 2에 도시된 본 발명의 일실시예에 따른 구성요소들의 결합관계를 상술하 면 다음과 같다. 도 2는 유니버셜 패키지 테스트 보드(10)의 상면(10a)에 세미소켓(40a)이 연결되는 경우이다.Referring to the coupling relationship of the components according to an embodiment of the present invention shown in Figure 2 as follows. 2 illustrates a case in which the semi-socket 40a is connected to the upper surface 10a of the universal package test board 10.

유니버셜 패키지 테스트 보드(10)는 일측면으로는 테스터(30)와 전기적으로 연결되는 접속부(31)가 형성되어 있다. 접속부(31)는 일반적으로 상기 테스터(30)의 헤드에 설치된 채널핀(미도시)들과 연결되는 콘택 패드들로 이루어진다. 접속부(31)의 형태는 연결되는 테스터(30)에 따라 그 형태를 달리할 수 있으며, 접속부(31)의 개수는 예컨대 2개로 구성되며, 하나는 유니버셜 패키지 테스트 보드(10)의 상면(10a)방향에 연결되는 칩(20)을 테스트하기 위한 테스터(30)와의 연결을 위한 것이고, 다른 하나는 유니버셜 패키지 테스트 보드(10)의 저면(10b)방향에 연결되는 칩(20)을 테스트하기 위한 테스터(30)와의 연결을 위한 것이다. 각각 연결되는 테스터(30)는 동일한 것일 수도 있고, 종류를 달리하여 각각 다른 테스트를 수행할 수도 있다. The universal package test board 10 has a connection part 31 electrically connected to the tester 30 on one side thereof. The connection part 31 is generally made of contact pads connected to channel pins (not shown) installed in the head of the tester 30. The shape of the connection part 31 may vary depending on the tester 30 to be connected, and the number of the connection parts 31 is, for example, two, and one of the upper surfaces 10a of the universal package test board 10. It is for connection with the tester 30 for testing the chip 20 connected to the direction, the other is a tester for testing the chip 20 connected to the direction of the bottom surface 10b of the universal package test board 10 It is for connection with (30). The testers 30 connected to each may be the same or different types of tests may be performed.

유니버셜 패키지 테스트 보드(10) 상면(10a)의 일측에는 인쇄회로패턴이 형성되어 있으며, 상면 중앙부 일측에는 세미소켓(40a)과의 연결을 위해 연결나사홈(11)이 형성되어 있고, 세미소켓(40a)의 모서리들에는 상기 연결나사홈(11)과 대응되도록 연결나사(42)가 형성되어 있다. 상기 연결나사(42)를 돌려서 연결나사홈(11)에 고정할 수 있다. 세미소켓(40a)의 삽입구멍(11)은 내부로 커넥터(43)와 패턴이 형성되어 있어 케이블(23)을 통하여 유니버셜 패키지 테스트 보드(10)의 커넥터(33)와 연결된다.A printed circuit pattern is formed at one side of the upper surface 10a of the universal package test board 10, and a connection screw groove 11 is formed at one side of the upper center portion to connect the semi-socket 40a, and a semi-socket ( Connection threads 42 are formed at the corners of 40a to correspond to the connection screw grooves 11. The connection screw 42 may be turned to fix the connection screw groove 11. The insertion hole 11 of the semi-socket 40a has a pattern formed therein with the connector 43, and is connected to the connector 33 of the universal package test board 10 through the cable 23.

상기 세미소켓(40a)은 그 상부면에 삽입구멍(41)이 형성되어 있고, 세미소 켓(40a)의 상부로 연결되는 일반소켓(50)의 하부면에 구성된 연결핀(52)과 대응하여 삽입 고정된다. 고정에 필요한 경우에는 납땜을 통하여 고정할 수도 있다.The semi-socket 40a has an insertion hole 41 formed in the upper surface thereof, and corresponds to the connecting pin 52 formed in the lower surface of the general socket 50 connected to the upper portion of the semi-socket 40a. Insert is fixed. If necessary for fixing, it may be fixed by soldering.

상기한 바와 마찬가지로 일반소켓(50)의 삽입구멍(51)과 칩(20)의 연결핀(21)이 삽입고정된다.As described above, the insertion hole 51 of the general socket 50 and the connecting pin 21 of the chip 20 are inserted and fixed.

도 3은 본 발명의 일실시예에 따른 유니버셜 패키지 테스트 보드의 상면(10a)과 저면(10b)에 세미소켓(40a,40b)이 연결되는 구조를 나타내는 단일 유니버셜 패키지 테스트 보드(10)를 나타내는 도면이다.3 is a diagram illustrating a single universal package test board 10 showing a structure in which the semi-sockets 40a and 40b are connected to the top and bottom surfaces 10a and 10b of the universal package test board according to one embodiment of the present invention. to be.

도 3의(a)는 상기 도 2에서 설명된 바와 마찬가지로 유니버셜 패키지 테스트 보드의 상면(10a)에 세미소켓(40a)이 연결되는 모습을 나타낸 도면이고, 도 3의(b)는 유니버셜 패키지 테스트 보드의 저면(10b)에 세미소켓(40b)이 연결되는 모습을 나타낸 도면이다. 3 (a) is a view showing a semi-socket 40a is connected to the upper surface 10a of the universal package test board as described in FIG. 2, Figure 3 (b) is a universal package test board The bottom socket 10b of the semi-socket 40b is a view showing a state that is connected.

도 3의(b)에 도시된 바와 같이, 유니버셜 패키지 테스트 보드의 저면(10b)에 연결되는 세미소켓(40b)은 상면(10a)에 연결되는 세미소켓(40a)과 거의 동일한 구조로 되어 있으며, 다만 차이점은 유니버셜 패키지 테스트 보드의 저면(10b)에 연결되는 세미소켓(40b)에는 전원과 접지로 구성된 사각링(43)이 포함되어 있다.As shown in (b) of FIG. 3, the semi-socket 40b connected to the bottom surface 10b of the universal package test board has a structure almost the same as the semi-socket 40a connected to the top surface 10a. The difference is that the semi-socket 40b connected to the bottom surface 10b of the universal package test board includes a square ring 43 composed of a power supply and a ground.

즉, 유니버셜 패키지 테스트 보드의 상면(10a)과 저면(10b)에 연결되는 세미소켓(40a,40b)은 저면(10b)에 연결되는 세미소켓(40b)의 경우 상기한 사각링(43)을 포함한 것외에는 상면(10a)에 연결되는 세미소켓(40a)과 동일한 형태가 되도록 하여 사용에 편리하도록 하였다. 상기한 전원과 접지로 구성된 사각링(43)은 반도체장치에 요구되는 일반적인 전기적 장치일뿐이며, 유니버셜 패키지 테스트 보드의 상면(10a)과 저면(10b)에 연결되는 세미소켓(40a,40b)간의 성질의 차이를 결정짓는 것은 아니다. 따라서 각 세미소켓(40a,40b)은 동일한 성질을 갖는 장치로 이해할 수 있다.That is, the semi-sockets 40a and 40b connected to the top surface 10a and the bottom surface 10b of the universal package test board include the square ring 43 as described above in the case of the semi-socket 40b connected to the bottom surface 10b. In addition to the same shape as the semi-socket (40a) is connected to the upper surface (10a) to be convenient for use. The square ring 43 composed of the power and the ground is only a general electrical device required for a semiconductor device, and has a property between the semi-sockets 40a and 40b connected to the top surface 10a and the bottom surface 10b of the universal package test board. It does not determine the difference. Therefore, each semi-socket 40a, 40b can be understood as a device having the same properties.

도 4는 도 3의 경우에 있어서 2중 유니버셜 패키지 테스트 보드로 구성한 도면이다.4 is a diagram illustrating a double universal package test board in the case of FIG. 3.

테스트할 칩(20)의 사용핀 수가 많지 않은 경우에, 도 3에 도시한 단일 유니버셜 패키지 테스트 보드를 2중으로 구성한 실시예를 나타낸다. 이 경우에는 2개의 유니버셜 패키지 테스트 보드의 상면(10a)과 저면(10b)에 2개의 세미소켓(40a,40b)을 연결하여 사용할 수 있다. 기타의 내용은 단일 유니버셜 패키지 테스트 보드의 경우와 동일하다.When the number of pins used for the chip 20 to be tested is not large, the embodiment in which the single universal package test board shown in FIG. 3 is configured in duplicate is shown. In this case, two semi-sockets 40a and 40b may be connected to the upper surface 10a and the lower surface 10b of the two universal package test boards. Everything else is the same as for a single universal package test board.

또한 본 발명은 유니버셜 패키지 테스트 보드의 상면(10a)방향과 저면(10b)방향에 연결되는 각각의 칩(20)의 테스트를 위하여 각각 다른 테스터(30)를 사용할 수 있다. 따라서 하나의 유니버셜 패키지 테스트 보드(10)에 두 종류의 테스터(30)를 연결하여 사용 가능하다.In addition, according to the present invention, different testers 30 may be used to test each chip 20 connected to the top surface 10a direction and the bottom surface 10b direction of the universal package test board. Therefore, two types of testers 30 may be connected to one universal package test board 10.

다만, 본 발명의 실시를 위해서는 칩(20)과 일반소켓(50)에 대응하는 대표적인 사이즈별 세미소켓(40a,40b)이 필요하다. 본 발명은 호환가능한 유니버셜 패키지 테스트 보드(10)를 사용하지만, 이러한 호환성은 테스트할 칩(20)과 일반소켓(50)의 사이즈에 맞는 별도의 세미소켓(40)이 필요하기 때문이다. However, in order to implement the present invention, the typical size-specific semi-sockets 40a and 40b corresponding to the chip 20 and the general socket 50 are required. Although the present invention uses a compatible universal package test board 10, this compatibility is required because a separate semi-socket 40 suitable for the size of the chip 20 and the general socket 50 to be tested.

그러나 본 발명의 실시에 따른 경우에는 종래에 도 1에 도시된 바와 같이 테스트할 칩(20)과 일반소켓(50)에 맞추어 고가인 패키지 테스트 보드(1)를 별도로 사용해야 하는 경우와 비교해서, 저가인 대표적인 사이즈별 세미소켓(40a,40b)의 사용만으로도 동일한 효과를 얻을 수 있으므로 경제적이다.However, according to the embodiment of the present invention, as compared to the case in which a package package board 1, which is expensive in accordance with the chip 20 to be tested and the general socket 50, must be separately used as shown in FIG. It is economical because the same effect can be obtained only by the use of a typical size-specific semi-socket (40a, 40b).

상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기 보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예를 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 보드 및 장치간의 접속부 형상은 장치에 맞도록 변형하여 본 발명을 실시할 수 있는 것이 명백하다. 본 발명의 효력범위는 상기한 실시예에 국한되지 아니하고 특허청구범위에 기재된 기술적 사상에 의해 정하여 져야 한다.While many details are set forth in the foregoing description, they should be construed as illustrative of preferred embodiments, rather than to limit the scope of the invention. For example, it is apparent to those skilled in the art that the present invention can be implemented by modifying the shape of the connection portion between the board and the device to suit the device. The scope of the present invention should not be limited to the above embodiments but should be defined by the technical spirit described in the claims.

본 발명은 단일 유니버셜 패키지 테스트 보드뿐만 아니라 2중 내지 4중 정도의 유니버셜 패키지 테스트 보드만으로도 수많은 종류의 칩 테스트가 가능하다. 또한 DIB의 제작비용을 줄일 수 있으므로 패키지 테스트 비용을 줄일 수 있다. According to the present invention, a large number of chip tests can be performed using a single universal package test board as well as a double or quadruple universal package test board. In addition, the manufacturing cost of the DIB can be reduced, reducing the cost of package testing.

상기한 효과에 따라 본 발명은 많은 종류의 장치를 다루는 파운드리업에 있어서 효용가치가 클것이다.In accordance with the above effects, the present invention will be of great utility in foundry ups for handling many types of devices.

Claims (3)

삭제delete 테스터에 칩을 안착한 일반소켓을 연결하기 위한 패키지 테스트 보드 어셈블리에 있어서,In the package test board assembly for connecting the general socket seated chip to the tester, 칩이 안착되는 일반소켓과 연결되는 세미소켓; 및A semi-socket connected to the general socket on which the chip is seated; And 상기 세미소켓과 연결되고 상기 일반소켓에 안착되는 칩의 특성을 테스트할 수 있도록 테스터와 연결되는 유니버셜 패키지 테스트 보드;A universal package test board connected to the semi-socket and connected to the tester to test the characteristics of the chip seated on the general socket; 를 포함하여 이루어지되, 상기 유니버셜 패키지 테스트 보드는 그 상면과 저면에 각각 상기 세미소켓을 동시에 다중으로 연결 가능하도록 구성된 것을 특징으로 하는 유니버셜 패키지 테스트 보드 어셈블리.Comprising a universal package test board, characterized in that the universal package test board assembly, characterized in that the upper and lower surfaces are respectively configured to be connected to the plurality of semi-sockets at the same time. 삭제delete
KR1020060125114A 2006-12-08 2006-12-08 Universal Package Test Board Assembly KR100868452B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060125114A KR100868452B1 (en) 2006-12-08 2006-12-08 Universal Package Test Board Assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060125114A KR100868452B1 (en) 2006-12-08 2006-12-08 Universal Package Test Board Assembly

Publications (2)

Publication Number Publication Date
KR20080053120A KR20080053120A (en) 2008-06-12
KR100868452B1 true KR100868452B1 (en) 2008-11-11

Family

ID=39807597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060125114A KR100868452B1 (en) 2006-12-08 2006-12-08 Universal Package Test Board Assembly

Country Status (1)

Country Link
KR (1) KR100868452B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101627869B1 (en) * 2010-08-02 2016-06-07 세메스 주식회사 Apparatus for inspecting a hi-fix board
CN111707929A (en) * 2020-06-29 2020-09-25 深圳赛西信息技术有限公司 PGA packaging microwave test fixture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053266A (en) * 1995-12-30 1997-07-31 김광호 General-purpose inspection board applied to the same integrated circuit device of different package types
KR200156935Y1 (en) 1995-06-30 1999-09-15 김영환 Multiple package interface device
US6097199A (en) 1998-01-22 2000-08-01 Lsi Logic Corporation Universal decoder test board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200156935Y1 (en) 1995-06-30 1999-09-15 김영환 Multiple package interface device
KR970053266A (en) * 1995-12-30 1997-07-31 김광호 General-purpose inspection board applied to the same integrated circuit device of different package types
US6097199A (en) 1998-01-22 2000-08-01 Lsi Logic Corporation Universal decoder test board

Also Published As

Publication number Publication date
KR20080053120A (en) 2008-06-12

Similar Documents

Publication Publication Date Title
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
US7129730B2 (en) Probe card assembly
US5468157A (en) Non-destructive interconnect system for semiconductor devices
US7372286B2 (en) Modular probe card
US7960986B2 (en) Methods and apparatus for multi-modal wafer testing
US6252415B1 (en) Pin block structure for mounting contact pins
US5644247A (en) Test socket and method for producing known good dies using the test socket
JP2000088920A (en) Interface unit for inspection apparatus
KR100989673B1 (en) Test socket for small outline package ic
KR19990024826A (en) Probe Cards for Testing Semiconductor Devices
US20130021052A1 (en) Wafer prober integrated with full-wafer contacter
US20070103179A1 (en) Socket base adaptable to a load board for testing ic
US6292005B1 (en) Probe card for IC testing apparatus
KR100681156B1 (en) Socket for an electrical tester
KR100868452B1 (en) Universal Package Test Board Assembly
KR20160113492A (en) Flexible composite contact and test Socket using the same
US7352197B1 (en) Octal/quad site docking compatibility for package test handler
KR100478261B1 (en) Semiconductor substrate testing apparatus
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
US6384618B1 (en) Chip scale electrical test fixture with isolation plate having an angled test hole
KR100216992B1 (en) A test board having a plurality of power supply wiring patterns
KR20030068629A (en) Test board assemble
KR100389227B1 (en) An inspection equipment for a flat-mount-type semiconductor device and method of inspecting the semiconductor device
JPH0720193A (en) Dut board
US20190285715A1 (en) Tester calibration device and tester calibration method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee