KR200156935Y1 - Multiple package interface device - Google Patents
Multiple package interface device Download PDFInfo
- Publication number
- KR200156935Y1 KR200156935Y1 KR2019950015869U KR19950015869U KR200156935Y1 KR 200156935 Y1 KR200156935 Y1 KR 200156935Y1 KR 2019950015869 U KR2019950015869 U KR 2019950015869U KR 19950015869 U KR19950015869 U KR 19950015869U KR 200156935 Y1 KR200156935 Y1 KR 200156935Y1
- Authority
- KR
- South Korea
- Prior art keywords
- pogo
- under test
- device under
- socket
- package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/7076—Coupling devices for connection between PCB and component, e.g. display
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 고안은 IC의 최종 특성을 분석 검토하는 메모리 테스트 시스템의 헤드에 연결된 디바이스 언더 테스트 기판과 IC 소켓이 장착된 패키지 기판을 전기적으로 연결하는 장치에 관한 것으로, 테스트 헤드에 연결, 설치된 디바이스 언더 테스트 기판과 IC가 장착되는 소켓을 전기적으로 연결하는 장치에 있어서, 상기 IC 소켓을 장착할 수 있는 별도의 패키지 카드 기판을 구비하는 한편, 이 패키지 카드 기판과 상기 디바이스 언더 테스트 기판의 대향면에 도전 패턴을 각각 형성하고, 상기 도전 패턴과 접촉하는 다수개의 포고 핀이 상,하로 돌출되어 있는 포고핀 조립체를 구비한 구조로 되어 있다. 이와 같이된 본 고안의 인터페이스장치에 의하면, 종래 케이블 방식에서 문제시 되었던 오픈/쇼트 및 리키지를 방지할 수 있다. 또한 고가의 동축 케이블을 사용하지 않을 뿐만 아니라 여러 종류의 IC 테스트시 각각의 디바이스 언더 테스트 기판을 제작하지 않고 하나의 디바이스 언더 테스트 기판을 이용, 패키지 카드 기판만 교체하여 사용할 수 있으므로 이에 따른 비용 절감의 효과가 있으며, 보다 신속하고 편리한 테스트를 진행할 수 있다는 효과도 있다.The present invention relates to a device for electrically connecting a device under test board connected to a head of a memory test system for analyzing and analyzing the final characteristics of an IC and a package board equipped with an IC socket. An apparatus for electrically connecting a socket to which an IC is mounted, the apparatus comprising: a separate package card substrate on which the IC socket can be mounted, and a conductive pattern on an opposite surface of the package card substrate and the device under test substrate. A plurality of pogo pins each formed in contact with the conductive pattern are provided with a pogo pin assembly protruding upward and downward. According to the interface device of the present invention as described above, it is possible to prevent the open / short and the leakage that has been a problem in the conventional cable method. In addition, it does not use expensive coaxial cable, and it is possible to use only one device under test board instead of each device under test board for various IC test, so that only package card board can be used to reduce the cost. It works, and it can also make testing faster and more convenient.
Description
제1도는 종래 케이블을 이용한 인터페이스장치의 구조도.1 is a structural diagram of an interface device using a conventional cable.
제2도는 본 고안에 의한 다중 패키지 인터페이스장치의 구조를 보인 분해 사시도.Figure 2 is an exploded perspective view showing the structure of a multi-package interface device according to the present invention.
제3도는 제2도의 조립 상태 단면도.3 is a cross-sectional view of the assembled state of FIG.
제4도는 본 고안 장치의 포고 인터페이스 내부를 보인 제3도의 A부 상세도.Figure 4 is a detailed view of the portion A of Figure 3 showing the interior of the pogo interface of the device of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
4 : 디바이스 언더 테스트 기판 4a,4b : 도전 패턴4: device under test substrate 4a, 4b: conductive pattern
5 : IC 소켓 10 : 패키지 카드 기판5: IC socket 10: package card board
10a : 패턴 20 : 보고핀 조립체10a: pattern 20: bogie pin assembly
21 : 포고 핀 22 : 포고 링21: pogo pin 22: pogo ring
23 : 상단 포고 고정가이드 24 : 하단 포고 고정가이드23: upper pogo fixing guide 24: lower pogo fixing guide
본 고안은 IC의 최종 특성을 분석 검토하는 메모리 테스트 시스템의 헤드에 연결된 디바이스 언더 테스트 기판(Device under test PCB)과 IC 소켓이 장착된 패키지 기판을 전기적으로 연결하는 장치에 관한 것으로, 특히 포고 핀(pogo pin)을 이용하여 연결하는 다중 패키지 인터페이스장치에 관한 것이다.The present invention relates to a device for electrically connecting a device under test PCB connected to the head of a memory test system for analyzing and analyzing the final characteristics of the IC and a package board equipped with an IC socket. The present invention relates to a multi-package interface device connected using a pogo pin.
종래에는 디바이스 언더 테스트 기판의 패턴과 IC 소켓의 리드 패턴을 동축 케이블(coaxial cable)을 이용하여 전기적으로 연결하고 있었다.Conventionally, the pattern of the device under test board and the lead pattern of the IC socket are electrically connected using a coaxial cable.
제1도에 상기한 바와 같은 케이블 연결 방식 인터페이스장치의 한 예가 도시되어 있는 바, 이를 간단히 살펴보면 다음과 같다.An example of a cable connection type interface device as shown in FIG. 1 is illustrated, which is briefly described as follows.
도면에서 1은 테스트 헤드를 보인 것으로, 이 테스트 헤드(1)에는 다수개의 포고 핀(2)을 갖는 핀 카드(3)가 구비되어 있다. 4는 디아비스 언더 테스트 기판을 보인 것으로, 이 디바이스 언더 테스트 기판(4)은 그 하부에 형성된 패턴(4a)과 테스트 헤드(1)의 포고 핀(2)이 접촉하는 것에 의하여 전기적으로 연결되도록 테스트 헤드(1)에 설치된다. 이와 같이 설치되는 디바이스 언더 테스트 기판(4)에는 IC를 꽂을 수 있는 IC 소켓(5)이 장착되어 있다. 그리고 상기 IC 소켓(5)의 리드 패턴(도시되지 않음)과 디바이스 언더 테스트 기판(4)의 패턴(4a)이 동축 케이블(6)에 의해 전기적으로 연결되어 있다.1 shows a test head, which is equipped with a pin card 3 having a plurality of pogo pins 2. 4 shows a diavis under test board, which is connected to the device under test board 4 so that the pattern 4a formed at the bottom thereof and the pogo pin 2 of the test head 1 are electrically connected to each other. It is installed in the head (1). The device under test board 4 provided in this way is equipped with an IC socket 5 into which an IC can be inserted. The lead pattern (not shown) of the IC socket 5 and the pattern 4a of the device under test board 4 are electrically connected by the coaxial cable 6.
상기와 같은 구성에서 피검사체인 IC는 IC 소켓(5)에 삽입, 장착되게 되는데, 상기 IC의 신호가 IC 소켓(5)의 리드 패턴, 동축 케이블(6), 디바이스 언더 테스트 기판(4)의 패턴(4a)을 통하여 전송되고, 결국 상기 패턴(4a)과 접촉되어 있는 포고 핀(2)으로 전송되어 테스트로 입력된다. 이와 같은 신호 전송 체계를 이루면서 IC의 특성을 분석 검토하는 것이다.In the above configuration, the IC under test is inserted into and mounted in the IC socket 5, and the signal of the IC is connected to the lead pattern of the IC socket 5, the coaxial cable 6, and the device under test board 4. Transmitted through the pattern 4a, and eventually sent to the pogo pin 2 in contact with the pattern 4a and entered into the test. In this signal transmission system, the characteristics of the IC are analyzed and examined.
그러나, 상기한 바와 같은 종래의 인터페이스장치에 있어서는, 동축 케이블(6)로 디바이스 언더 테스트 기판(4)과 IC 소켓(5)의 리드 패턴을 연결함으로서 케이블의 오픈 및 케이블 자체의 리키지(leakage)가 많이 발생하는 문제가 있었다. 또한 종래의 인터페이스장치는 고가의 동축 케이블을 사용하고 IC의 규격과 종류에 맞추어 여러개의 디바이스 언더 테스트 기판을 제작하여야 함에 따른 비용 상승의 문제가 발생되는 등 개선이 요구되었다.However, in the conventional interface device as described above, by connecting the device under test board 4 and the lead pattern of the IC socket 5 with the coaxial cable 6, the cable is opened and the cable itself is leaked. There was a problem that occurred a lot. In addition, the conventional interface device has been required to improve the cost of using a coaxial cable of the expensive and under the cost of the problem of manufacturing a plurality of device under test boards in accordance with the IC specifications and types.
본 고안은 상기한 바와 같은 종래의 문제를 해소하기 위하여 안출한 것으로, 동축 케이블의 사용을 배제하고 포고 핀 연결 방식을 채용함으로써 종래와 같은 오픈/쇼트 및 리키지 문제를 해소할 수 있도록 한 다중 패키지 인터페이스장치를 제공하는데 그 목적이 있다.The present invention has been devised to solve the conventional problems as described above. By eliminating the use of coaxial cables and adopting the pogo pin connection method, the multiple packages can solve the conventional open / short and liquidity problems. The purpose is to provide an interface device.
본 고안의 다른 목적은, 고가인 동축 케이블의 사용을 배제하고 하나의 디바이스 언더 테스트 기판을 여러 IC에 공용함으로써 비용을 절감할 수 있는 다중 패키지 인터페이스장치를 제공하는데 있다.Another object of the present invention is to provide a multi-package interface device that can reduce costs by eliminating the use of expensive coaxial cable and sharing one device under test board with multiple ICs.
본 고안의 또 다른 목적은, 보수 유지가 용이한 다중 패키지 인터페이스장치를 제공하는데 있다.Another object of the present invention is to provide a multi-package interface device that is easy to maintain and maintain.
상기와 같은 본 고안의 목적은, 테스트 헤드에 연결, 설치된 디바이스 언더 테스트 기판과 IC가 장착되는 소켓을 전기적으로 연결하는 장치에 있어서, 상기 IC 소켓을 장착할 수 있는 별도의 패키지 카드 기판을 구비하는 한편, 이 패키지 카드 기판과 상기 디바이스 언더 테스트 기판의 대향면에 도전 패턴을 각각 형성하고, 상기 도전 패턴과 접촉하는 다수개의 포고 핀이 상,하로 돌출되어 있는 포고핀 조립체를 구비하여 구성한 것을 특징으로 하는 다중 패키지 인터페이스장치를 제공함으로써 달성된다.An object of the present invention as described above, in the device for electrically connecting the device under test substrate and the socket to which the IC is mounted, connected to the test head, provided with a separate package card substrate for mounting the IC socket On the other hand, conductive patterns are formed on opposite surfaces of the package card substrate and the device under test substrate, and a plurality of pogo pins contacting the conductive patterns are provided with pogo pin assemblies protruding upward and downward. It is achieved by providing a multi-package interface device.
상기 포고핀 조립체는 다수개의 포고 핀과, 상기 포고 핀을 지지하고 있는 포고 링과, 상기 포고 링의 상,하부에 설치되어 지지하는 상단 포고 고정가이드 및 하단 포고 고정가이드로 구성되고, 상기 상단 포고 고정가이드에 패키지 카드 기판이 나사로 고정되어 결합된다. 또한 상기 포고핀 조립체는 원형, 또는 4각, 6각, 8각형 등의 다각형으로 이루어진다.The pogo pin assembly is composed of a plurality of pogo pins, a pogo ring for supporting the pogo pin, the upper pogo fixing guide and the lower pogo fixing guide installed and supported on the upper and lower portions of the pogo ring, the upper pogo The package card board is fixed to the fixing guide by screws. In addition, the pogo pin assembly is made of a polygon, such as a circle, or a 4, 6, 8, etc.
이와 같이된 본 고안의 인터페이스장치에 의하면, 종래 케이블 방식에서 문제시 되었던 오픈/쇼트 및 리키지를 방지할 수 있다. 또한 고가의 동축 케이블을 사용하지 않을 뿐만 아니라 여러 종류의 IC 테스트시 각각의 디바이스 언더 테스트 기판을 제작하지 않고 하나의 디바이스 언더 테스트 기판을 이용, 패키지 카드 기판만 교체하여 사용할 수 있으므로 이에 따른 비용 절감의 효과가 있으며, 보다 신속하고 편리한 테스트를 진행할 수 있다는 효과도 있다. 또한 본 고안은 인터페이스 문제 발생시 포고 핀만 교체하면 되므로 보수 유지가 용이하게 되는 등 장치 운영상의 편리함이 있다.According to the interface device of the present invention as described above, it is possible to prevent the open / short and the leakage that has been a problem in the conventional cable method. In addition, it does not use expensive coaxial cable, and it is possible to use only one device under test board instead of each device under test board for various IC test, so that only package card board can be used to reduce the cost. It works, and it can also make testing faster and more convenient. In addition, the present invention has convenience in device operation such as easy maintenance because only the pogo pin needs to be replaced when an interface problem occurs.
이하, 상기한 바와 같은 본 고안에 의한 다중 패키지 인터페이스장치를 첨부도면에 의거하여 보다 상세히 설명한다.Hereinafter, the multi-package interface device according to the present invention as described above will be described in more detail with reference to the accompanying drawings.
첨부한 제2도는 본 고안에 의한 다중 패키지 인터페이스장치의 구조를 보인 분해 사시도이고, 제3도는 제2도의 조립 상태 단면도이며, 제4도는 본 고안 장치의 포고 인터페이스 내부를 보인 제3도의 A부 상세도를 각각 나타낸 것이다.2 is an exploded perspective view showing the structure of a multi-package interface device according to the present invention, FIG. 3 is a cross-sectional view of the assembled state of FIG. 2, and FIG. 4 is a detail of part A of FIG. Each figure is shown.
도시한 바와 같이, 본 고안에 의한 다중 패키지 인터페이스장치는 테스트 헤드(1)에 연결되는 디바이스 언더 테스트 기판(4)과 피검사체인 IC를 장착하는 IC 소켓(5)이 동축 케이블이 아닌 포고 핀에 의해 전기적으로 접속, 연결되어 있다.As shown in the drawing, the multi-package interface device according to the present invention has a device under test board 4 connected to the test head 1 and an IC socket 5 for mounting the IC under test, on a pogo pin instead of a coaxial cable. Are electrically connected and connected.
상기 테스트 헤드(1)에는 다수개의 포고 핀(2)이 구비된 핀 카드(3)가 구비되어 이 핀 카드(3)의 포고 핀(2)과 상기 디바이스 언더 테스트 기판(4)의 패턴(4a)이 접촉되어 있다. 또한 상기 디바이스 언더 테스트 기판(4)의 상면 중간부에는 IC 소켓(5)과의 접속을 위한 상면 패턴(4b)이 형성되어 있다.The test head 1 is provided with a pin card 3 having a plurality of pogo pins 2 so that the pattern 4a of the pogo pins 2 of the pin card 3 and the device under test substrate 4 is provided. ) Is in contact. In addition, an upper surface pattern 4b for connecting to the IC socket 5 is formed in the upper middle portion of the device under test board 4.
상기 IC 소켓(5)은 별도의 패키지 카드 기판(10)에 장착되어 있는 바, 이 패키지 카드 기판(10)의 하면에는 상기 디바이스 언더 테스트 기판(4)의 상면 패턴(4b)과 대응하는 패턴(10a)이 형성되어 IC 소켓(5)의 리드와 연결되어 있다.The IC socket 5 is mounted on a separate package card substrate 10. The bottom surface of the package card substrate 10 corresponds to a pattern corresponding to the top pattern 4b of the device under test substrate 4 ( 10a) is formed and connected to the lead of the IC socket 5.
한편, 상기 디바이스 언더 테스트 기판(4)과 패키지 카드 기판(10)과의 사이에는 이들을 전기적으로 접속, 연결시키기 위한 포고핀 조립체(20)가 위치하고 있다.Meanwhile, a pogo pin assembly 20 for electrically connecting and connecting the device under test substrate 4 and the package card substrate 10 is positioned.
상기 포고핀 조립체(20)는 디바이스 언더 테스트 기판(4)의 상면 패턴(4b)과 패키지 카드 기판(10)의 패턴(10a)과 접촉하는 다수개의 포고 핀(21)과 , 상기 포고 핀(21)을 지지하는 포고 링(22)과, 상기 포고 링(22)의 상,하부에 설치되어 고정하는 상단 포고 고정가이드(23) 및 하단 포고 고정가이드(24)로 구성되어 있다.The pogo pin assembly 20 includes a plurality of pogo pins 21 contacting the top pattern 4b of the device under test substrate 4 and the pattern 10a of the package card substrate 10, and the pogo pins 21. ) And a top pogo fixing guide 23 and a bottom pogo fixing guide 24 which are installed and fixed to upper and lower portions of the pogo ring 22.
상기 포고 핀(21)은 포고 링(22)의 상하로 돌출되어 있고, 상기 포고 링(22)은 하단 포고 고정가이드(24)에 의해 고정되어 있다. 또한 상기 하단 포고 고정가이드(24)에는 수개의 나사공(24a)이 형성되어, 나사로 디바이스 언더 테스트 기판(4)에 고정하도록 되어 있다. 따라서 디바이스 언더 테스트 기판(4)의 상면 패턴(4b)과 포고 핀(21)이 접촉함에 있어서 접촉 불량을 방지할 수 있는 것이다.The pogo pin 21 protrudes up and down the pogo ring 22, and the pogo ring 22 is fixed by the lower pogo fixing guide 24. In addition, several screw holes 24a are formed in the lower pogo fixing guide 24 so as to be fixed to the device under test board 4 with screws. Therefore, when the upper surface pattern 4b of the device under test board 4 and the pogo pin 21 contact, it is possible to prevent a poor contact.
그리고 상기 상단 포고 고정가이드(23)는 하단 포고 고정가이드(24)에 의해 지지된 포고 링(22)이 좌우로 유동하는 것을 방지하는 역할을 하는 바, 이 상단 포고 고정가이드(23)에 패키지 카드 기판(10)이 나사(30)로 고정되어 결합된다.And the upper pogo fixing guide 23 serves to prevent the pogo ring 22 supported by the lower pogo fixing guide 24 to flow from side to side, the package card in the upper pogo fixing guide 23 The substrate 10 is fixed by screws 30 and joined.
이와 같이된 본 고안의 포고핀 조립체(20)는 포고 핀(21)의 집합을 여러 형태로 할 수 있는 바, 원형으로 할 수도 있고, 도시예와 같이, 4각, 6각, 8각 등 다각형 구조로 할 수도 있는등 이를 한정하는 것은 아니다.The pogo pin assembly 20 of the present invention as described above can have a variety of forms of the pogo pin 21, bar may be circular, as shown in the example, polygons such as 4, 6, 8, etc. The structure may not be limited, for example.
도면에서 미설명 부호 10b 및 23b는 나사공을 각각 보인 것이다.In the drawings, reference numerals 10b and 23b show screw holes, respectively.
이하, 상기한 바와 같은 구성을 갖는 본 고안에 의한 다중 패키지 인터페이스장치의 작용 및 그에 따르는 효과를 살펴본다.Hereinafter, the operation of the multi-package interface device according to the present invention having the configuration as described above and the effects thereof will be described.
패키지 카드 기판(10)의 IC 소켓(5)에 장착된 피검사체인 IC의 신호가 IC 소켓(5), 패키지 카드 기판(10)의 패턴(10a), 포고 핀 조립체(20)의 포고 핀(21), 디바이스 언더 테스트 기판(4)의 상면 패턴(4b)을 통하여 전송되고, 이와 같이 전송된 신호는 디바이스 언더 테스트 기판(4)의 패턴(4a)과 그에 접촉되어 있는 포고 핀(2)을 통하여 테스트 헤드(1)에 전송되어 소정의 테스트를 진행하는 것이다. 이러한 IC의 신호 전송은 종래 동축 케이블을 이용한 장치에서도 같게 이루어진다. 그러나, 종래에는 케이블을 이용함으로써 케이블의 오픈/쇼트가 발생되었고, 또 리키지 문제가 따랐으나, 본 고안에서는 케이블을 이용하지 않으므로 상기한 바와 같은 문제를 해소할 수 있다. 또한 피검사체인 IC의 규격이나 종류나 바뀔 경우, 종래에는 그에 따라 제작된 디바이스 언더 테스트 기판으로 교체하여야 하였으나, 본 고안에서는 각각이 패키지 카드 기판만 교체하여 작업을 진행할 수 있으므로 보다 신속하고 편리하게 테스트를 할 수 있다.The signal of the IC under test, which is mounted on the IC socket 5 of the package card board 10, is transmitted to the IC socket 5, the pattern 10a of the package card board 10, and the pogo pin of the pogo pin assembly 20. 21, transmitted through the upper surface pattern 4b of the device under test substrate 4, and the transmitted signal transmits the pogo pin 2 in contact with the pattern 4a of the device under test substrate 4. It is transmitted to the test head 1 through a predetermined test. The signal transmission of the IC is similarly performed in a device using a conventional coaxial cable. However, in the related art, the cable was opened / shorted by using the cable, and the problem of the leakage was followed. However, the present invention can solve the above problems because the cable is not used. In addition, in the case of changing the standard or type of the IC under test, it was necessary to replace the device under test board manufactured according to the related art. However, in the present invention, each of the package card boards can be replaced and the work can be performed more quickly and conveniently. You can do
이상에서 상세히 설명한 바와 같이, 본 고안의 다중 패키지 인터페이스장치에 의하면, 종래 케이블 방식에서 문제시 되었던 오픈/쇼트 및 리키지를 방지할 수 있다. 또한 고가의 동축 케이블을 사용하지 않을 뿐만 아니라 여러 종류의 IC 테스트시 각각의 디바이스 언더 테스트 기판을 제작하지 않고 하나의 디바이스 언더 테스트 기판을 이용, 패키지 카드 기판만 교체하여 사용할 수 있으므로 이에 따른 비용 절감의 효과가 있으며, 보다 신속하고 편리한 테스트를 진행할 수 있다는 효과도 있다. 또한 본 고안은 인터페이스 문제 발생시 포고 핀만 교체하면 되므로 보수 유지가 용이하게 되는 등 장치 운영상의 편리함이 있다.As described in detail above, according to the multi-package interface device of the present invention, it is possible to prevent the open / short and the leakage problem in the conventional cable method. In addition, it does not use expensive coaxial cable, and it is possible to use only one device under test board instead of each device under test board for various IC test, so that only package card board can be used to reduce the cost. It works, and it can also make testing faster and more convenient. In addition, the present invention has convenience in device operation such as easy maintenance because only the pogo pin needs to be replaced when an interface problem occurs.
이상에서는 본 고안을 특정의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 고안은 상기한 실시예에 한정되지 아니하며, 실용신안등록청구의 범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.Although the present invention has been illustrated and described with respect to a specific preferred embodiment, the present invention is not limited to the above-described embodiment, the present invention without departing from the gist of the present invention claimed in the utility model registration claims Anyone with ordinary knowledge in the field will be able to implement various changes.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950015869U KR200156935Y1 (en) | 1995-06-30 | 1995-06-30 | Multiple package interface device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950015869U KR200156935Y1 (en) | 1995-06-30 | 1995-06-30 | Multiple package interface device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003364U KR970003364U (en) | 1997-01-24 |
| KR200156935Y1 true KR200156935Y1 (en) | 1999-09-15 |
Family
ID=19417200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950015869U KR200156935Y1 (en) | 1995-06-30 | 1995-06-30 | Multiple package interface device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200156935Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100868452B1 (en) | 2006-12-08 | 2008-11-11 | 동부일렉트로닉스 주식회사 | Universal Package Test Board Assembly |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100600046B1 (en) * | 1999-12-30 | 2006-07-13 | 주식회사 하이닉스반도체 | Interface kit for testing semiconductor device |
| KR20010084797A (en) * | 2000-02-29 | 2001-09-06 | 박종섭 | Socket for semiconductor package test |
| KR20030082735A (en) * | 2002-04-18 | 2003-10-23 | 홍석민 | Cap of Pen |
-
1995
- 1995-06-30 KR KR2019950015869U patent/KR200156935Y1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100868452B1 (en) | 2006-12-08 | 2008-11-11 | 동부일렉트로닉스 주식회사 | Universal Package Test Board Assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003364U (en) | 1997-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102401214B1 (en) | Interposer, socket, socket assembly, and wiring board assembly | |
| KR200156935Y1 (en) | Multiple package interface device | |
| KR20010067427A (en) | Device for testing chips by means of a printed circuit board | |
| KR100276503B1 (en) | Test board for ic tester | |
| KR101010534B1 (en) | Probe unit including manupulator and probe-block for visual test | |
| GB2407643A (en) | Tester fixture with replaceable custom and standard tester modules | |
| CN211856799U (en) | Tester for IC carrier plate after ball mounting | |
| KR200247134Y1 (en) | Apparatus for inspecting PCB | |
| KR100948822B1 (en) | Test socket for semiconductor package | |
| KR200148655Y1 (en) | Socket assembly for package test | |
| KR100391822B1 (en) | Test fixture for semiconductor package using computer mother board | |
| KR200198451Y1 (en) | Probe card for wafer test system | |
| KR200148651Y1 (en) | Socket for semiconductor bga package test | |
| KR950009876Y1 (en) | Test board for semiconductor test machine | |
| KR200268671Y1 (en) | Jig assembly for testing digital temperature controller | |
| KR20000008963U (en) | Semiconductor Device Package Tester with Novel Socket Adapter | |
| KR100320022B1 (en) | Semiconductor Chip Tester | |
| KR200241734Y1 (en) | Inspection Socket Device | |
| US20050146344A1 (en) | Circuit tester interface | |
| KR200255716Y1 (en) | Device for inspecting PCB | |
| KR100600046B1 (en) | Interface kit for testing semiconductor device | |
| KR20000017256U (en) | Module for a test of semiconductors | |
| JPH06180343A (en) | Test board for ic measuring instrument | |
| KR100276102B1 (en) | Wafer combination strucure of probe card | |
| KR200252183Y1 (en) | Switch panel of a general pcb tester for being adapted between a specific test head and a general purpose test head |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 11 |
|
| EXPY | Expiration of term |