KR100478261B1 - Semiconductor substrate testing apparatus - Google Patents
Semiconductor substrate testing apparatus Download PDFInfo
- Publication number
- KR100478261B1 KR100478261B1 KR10-2000-0051602A KR20000051602A KR100478261B1 KR 100478261 B1 KR100478261 B1 KR 100478261B1 KR 20000051602 A KR20000051602 A KR 20000051602A KR 100478261 B1 KR100478261 B1 KR 100478261B1
- Authority
- KR
- South Korea
- Prior art keywords
- needle
- test
- semiconductor substrate
- contact
- probe card
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
Abstract
본 발명은 웨이퍼에 형성된 디바이스부에 다수의 테스트 신호를 송출하여 테스트를 행하고, 그 결과에 따라 디바이스부의 좋고 나쁨을 판별하는 반도체 기판 시험장치에서, 디바이스부에 전기적으로 접촉하는 다수의 니들(needle)과, 이 니들의 근방에 설치된 접지부가 일주면에 설치된 프로브 카드와, 니들에 전기적으로 접촉하는 접촉부와, 접지부에 전기적으로 접촉하는 니들은 일주면에 설치된 측정용 칩을 구비한다.The present invention provides a plurality of needles in electrical contact with a device portion in a semiconductor substrate test apparatus which sends a plurality of test signals to a device portion formed on a wafer and performs a test, and determines whether the device portion is good or bad according to the result. And a probe card provided on one circumferential surface of the ground portion provided near the needle, a contact portion in electrical contact with the needle, and a measurement chip provided on the circumferential surface of the needle.
Description
본 발명은 반도체 집적회로소자 등이 조립된 반도체 기판(이하, 대표적으로 웨이퍼라고 칭한다.)을 테스트하기 위한 반도체 기판 시험장치에 관한 것으로, 특히 테스터 본체로부터 송출된 테스트 신호의 파형을 고정밀도로 측정할 수 있는 반도체 기판 시험장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a semiconductor substrate test apparatus for testing a semiconductor substrate (hereinafter, typically referred to as a wafer) in which a semiconductor integrated circuit device or the like is assembled. In particular, the waveform of a test signal transmitted from a tester main body can be measured with high accuracy. The present invention relates to a semiconductor substrate test apparatus.
반도체 집적회로소자는 실리콘 웨이퍼나 유리기판 등의 기판에 다수개 조립된 후, 다이싱(dicing), 와이어 본딩(wire bonding) 및 패키징(packaging) 등의 여러 공정을 거쳐 전자부품으로 완성한다. 이와 같은 IC 디바이스는 출하전에 동작 테스트가 행해지는데, 이러한 테스트는 완성품의 상태에서도 웨이퍼 상태에서도 행해진다.A plurality of semiconductor integrated circuit devices are assembled on a substrate such as a silicon wafer or a glass substrate, and then completed as electronic components through various processes such as dicing, wire bonding, and packaging. Such an IC device is subjected to an operation test before shipping, and such a test is performed either in the state of the finished product or in the wafer state.
특히, 최근에는 반도체 제조기술의 진전에 따라, 볼 그리드 어레이(BGA:Ball Grid Aray)형 IC 디바이스와 같은 칩 사이즈 패키지(CSP:Chip Size Package)를 채용한 디바이스가 널리 보급되어 있고, 이 종류의 IC디바이스에서는 웨이퍼 상태에서 패키징을 행하고, 그 후에 다이싱이 행해진다. 따라서, 디바이스의 동작 테스트를 웨이퍼 상태에서 행하는 경우가 적지 않다.In particular, in recent years, with the development of semiconductor manufacturing technology, devices employing chip size packages (CSPs), such as ball grid array (BGA) type IC devices, have become widespread. In an IC device, packaging is performed in a wafer state, and then dicing is performed. Therefore, the operation test of the device is often performed in the wafer state.
웨이퍼 상태의 IC 디바이스를 테스트하는 반도체 기판 시험장치로는, 예컨대 실개평 5-15431호 공보에 개시된 것이 알려져 있다. 이 종류의 반도체 기판 시험장치에서는, 웨이퍼 척에 피시험물인 웨이퍼를 진공증착하고, 프로브 카드에 설치된 니들(침 형상 접점)을 웨이퍼에 조립된 접점에 접촉시킴으로써 시험이 행해진다.As a semiconductor substrate test apparatus for testing an IC device in a wafer state, for example, what is disclosed in Japanese Patent Application Laid-Open No. 5-15431 is known. In this type of semiconductor substrate test apparatus, a test is performed by vacuum depositing a wafer under test on a wafer chuck and bringing a needle (needle-shaped contact) provided on the probe card into contact with the contact assembled on the wafer.
그런데, IC 디바이스의 동작 테스트에 있어서는, 테스터 본체로부터 테스트 헤드를 통해 IC 디바이스의 각 접점에 한 종류 또는 그 이상의 소정 테스트 신호가 송출된다. 예컨대, 도 4에 도시한 바와 같은 테스트 신호(a)와 테스트 신호(b)가 송출된다. 이러한 다른 종류의 테스트 신호(a, b)의 위상이 어긋나면, 높은 클럭 주파수에서의 디바이스 시험을 할 수 없으므로, 실제 테스트를 행하기 전에 동 도에 도시한 바와 같은 테스트 신호의 파형을 관측하여, 이로부터 양 테스트 신호의 위상보정을 행하는 것이 일반적이다. By the way, in the operation test of the IC device, one or more predetermined test signals are sent from the tester main body to each contact point of the IC device through the test head. For example, a test signal a and a test signal b as shown in FIG. 4 are sent out. If the phases of these other kinds of test signals a and b are out of phase, the device test at a high clock frequency cannot be performed. Therefore, the waveform of the test signal as shown in the figure is observed before the actual test. From this, it is common to perform phase correction of both test signals.
핸들러라 불리우는 완성품인 IC 디바이스를 시험대상으로 하는 시험장치에서, 일반적인 위상보정은 테스트 헤드의 컨택트 핀에 파형 관측용의 오실로스코프를 접속함으로써 행해지는데, 테스트 헤드의 컨택트 핀과 접지점(어스, GND)이 너무 분리되면, 오실로스코프에 출력된 파형에 노이즈 등이 혼입하여, 정확한 파형을 얻을 수 없다. 예컨대, 도 5에 도시한 바와 같이 정규의 파형(x)에 대해, 파형(y)이나 파형(z)과 같은 파형이 관측된다. 이 때문에, 컨택트 핀 근방에 접지점이 있으면 그것이 이용되고, 가까운 곳에 접지점이 없을 때는 별도의 접지 패드를 설치하거나 하고 있다.In a test apparatus for testing an IC device, a finished product called a handler, general phase correction is performed by connecting an oscilloscope for waveform observation to the contact pin of the test head, where the contact pin and ground point (earth, GND) of the test head are If too separated, noise or the like may be mixed into the waveform output to the oscilloscope, and an accurate waveform cannot be obtained. For example, as shown in FIG. 5, waveforms such as waveform y and waveform z are observed with respect to the normal waveform x. For this reason, if there is a ground point in the vicinity of the contact pin, it is used, and when there is no ground point in the vicinity, a separate ground pad is provided.
그러나, 웨이퍼를 시험대상으로 하는 반도체 기판 시험장치에서는, 핸들러의 컨택트 핀에 상당하는 니들이 150㎛인 좁은 간격으로 나열되어 있기 때문에, 니들의 근방에 접지점을 설치하는 것은 매우 곤란했다.However, in the semiconductor substrate test apparatus for testing the wafer, since the needles corresponding to the contact pins of the handlers are arranged at narrow intervals of 150 µm, it was very difficult to provide a ground point in the vicinity of the needles.
이 때문에, 비교적 넓은 간격으로 배치된 프로브 카드의 배선 패턴부를 이용하는 등 해서, 테스트 신호의 파형을 관측하고 있었지만, 이 방법에서는 웨이퍼의 디바이스의 접점에 입력된 테스트 신호 그 자체를 관측할 수 없어, 그것으로부터 떨어진 접점을 입력부로서 테스트 신호의 파형을 계측하고 있으므로, 얻어진 파형의 정확성에 문제가 있었다. For this reason, the waveform of the test signal was observed by using the wiring pattern portions of the probe cards arranged at relatively wide intervals, but in this method, the test signal itself input to the contact of the device of the wafer cannot be observed. Since the waveform of the test signal was measured using the contact point away from the input portion, there was a problem in the accuracy of the obtained waveform.
본 발명은 테스터 본체로부터 송출된 테스트 신호의 파형 등의 신호특성을 고정밀도로 측정할 수 있는 반도체 기판 시험장치를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a semiconductor substrate test apparatus capable of measuring with high accuracy signal characteristics such as waveforms of test signals transmitted from a tester main body.
(1) 본 발명의 제1 관점에 의하면, 반도체 기판에 형성된 디바이스부에 다수의 테스트 신호를 송출하여 테스트를 행하고, 그 결과에 따라 상기 디바이스부의 좋고 나쁨을 판별하는 반도체 기판 시험장치에서, 상기 디바이스부에 전기적으로 접촉하는 다수의 제1 침형상 접점과, 이 제1 침형상 접점의 근방에 설치된 접지부가 일주면에 설치되고, 테스트 헤드 기판에 전기적으로 접속된 프로브 카드와, 상기 제1 침형상 접점에 전기적으로 접촉하는 접촉부와, 상기 접지부에 전기적으로 접촉하는 제2 침형상 접점이 일주면에 설치된 측정용 칩을 구비한 반도체 기판 시험장치가 제공된다.(1) According to the first aspect of the present invention, in a semiconductor substrate test apparatus for transmitting a plurality of test signals to a device portion formed in a semiconductor substrate to perform a test, and determining whether the device portion is good or bad according to the result, the device described above. A plurality of first needle-shaped contacts in electrical contact with the portion, a grounding portion provided in the vicinity of the first needle-shaped contacts, provided on one circumferential surface, and electrically connected to a test head substrate, and the first needle-shaped There is provided a semiconductor substrate test apparatus comprising a contact chip electrically contacting a contact and a second chip-shaped contact in electrical contact with the ground.
본 발명에서, 상기 측정용 칩은 상기 프로브 카드의 상기 제1 침형상 접점 및 접지부의 배열에 따라, 하나 또는 그 이상의 쌍을 이루는 제2 침형상 접점 및 접촉부를 가지는 것이 보다 바람직하다.In the present invention, it is more preferable that the measuring chip has one or more pairs of second needle-shaped contacts and contacts, depending on the arrangement of the first needle-shaped contacts and the ground portion of the probe card.
또, 본 발명에서, 상기 측정용 칩을 상기 프로브 카드의 제1 침형상 접점 및 접지부에 대해 이동시키는 측정용 칩 스테이지를 더 구비하는 것이 보다 바람직하다.Moreover, in this invention, it is more preferable to further provide the measuring chip stage which moves the said measuring chip with respect to the 1st needle-shaped contact point and the ground part of the said probe card.
또, 본 발명에서, 상기 반도체 기판을 유지하여 상기 프로브 카드의 제1 침 어, 상기 테스트 신호의 특성을 출력하는 신호특성 측정장치를 더 구비할 수도 있다.In addition, the present invention may further include a signal characteristic measuring device for holding the semiconductor substrate and outputting the characteristics of the first needle and the test signal of the probe card.
본 발명에서의 상기 테스트 신호의 특성은 특별히 한정은 되지 않지만, 예컨대 테스트 신호의 신호파형을 들 수 있다.Although the characteristic of the said test signal in this invention is not specifically limited, For example, the signal waveform of a test signal is mentioned.
(2) 본 발명의 제2 관점에 의하면, 반도체 기판 시험장치의 테스트 헤드 기판에 전기적으로 접속되어, 반도체 기판의 다바이스부에 전기적으로 접촉하는 다수의 침 형상 접점이 일주면에 설치된 반도체 기판 시험장치용 프로브 카드에서, 상기 침형상 접점의 근방에 접지부가 설치되어 있는 반도체 기판 시험장치용 프로브 카드가 제공된다.(2) According to the second aspect of the present invention, a semiconductor substrate test apparatus provided with a plurality of needle-shaped contacts electrically connected to a test head substrate of a semiconductor substrate test apparatus and electrically contacting the device portion of the semiconductor substrate. In the probe card for a semiconductor, the probe card for semiconductor substrate test apparatus provided with the ground part in the vicinity of the said needle-shaped contact is provided.
본 발명에서, 상기 접지부는 하나의 침 형상 접점에 대해, 하나의 접지부를 설치하거나 다수의 침형상 접점에 공통하여 설치할 수도 있다.In the present invention, the grounding portion may be provided with one grounding portion for one needle-shaped contact, or may be provided in common with a plurality of needle-shaped contacts.
(3) 본 발명의 제3 관점에 의하면, 반도체 기판 시험장치용 프로브 카드에 설치된 제1 침형상 접점에 전기적으로 접촉하는 접지부와, 상기 제1 침형상 접점의 근방에 설치된 접지부에 전기적으로 접촉하는 제2 침형상 접점을 구비한 반도체 기판 시험장치의 측정용 칩이 제공된다.(3) According to the third aspect of the present invention, there is provided a ground portion electrically contacting a first needle-shaped contact provided on a probe card for a semiconductor substrate test apparatus, and a ground portion provided in the vicinity of the first needle-shaped contact. A chip for measurement of a semiconductor substrate test apparatus having a second needle-shaped contact in contact therewith is provided.
(4) 본 발명의 제4 관점에 의하면, 반도체 기판에 형성된 디바이스부에 다수의 테스트 신호를 송출하여 테스트를 행하고, 그 결과에 따라 상기 디바이스부의 좋고 나쁨을 판별하는 반도체 기판 시험장치의 상기 테스트 신호의 특성을 측정하는 방법에서, 상기 반도체 기판 시험장치의 상기 디바이스부에 접하는 부분이 적어도 근방을 접점으로 하여, 상기 테스트 신호의 특성을 측정하는 반도체 기판 시험장치에서의 테스트 신호특성의 측정방법이 제공된다. (4) According to the fourth aspect of the present invention, a plurality of test signals are sent to a device portion formed in the semiconductor substrate for testing, and the test signal of the semiconductor substrate test apparatus for discriminating the good or bad of the device portion according to the result. In the method for measuring the characteristics of the semiconductor substrate test apparatus, there is provided a method for measuring the test signal characteristics in a semiconductor substrate test apparatus, wherein the part in contact with the device portion of the semiconductor substrate test apparatus measures at least a neighborhood as a contact point. do.
본 발명에서, 상기 테스트 신호의 특성은 특별히 한정되지 않지만, 예컨대 테스트 신호의 신호파형을 들 수 있다.In the present invention, the characteristics of the test signal are not particularly limited, but examples thereof include signal waveforms of the test signal.
본 발명에서, 상기 반도체 기판 시험장치는 상기 디바이스부에 테스트 신호를 송신하는 침형상 접점과, 상기 침형상 접점의 근방에 설치된 접지부를 가지고, 이들 침형상 접점 및 접지부를 입력부로 하여 상기 테스트 신호의 특성을 계측하는 것이 보다 바람직하다.In the present invention, the semiconductor substrate test apparatus includes a needle-shaped contact for transmitting a test signal to the device portion, and a ground portion provided near the needle-shaped contact, and the needle-shaped contact and the ground portion as an input portion of the test signal. It is more preferable to measure a characteristic.
상기 발명에서는 시험대상인 웨이퍼나 유리 기판 등의 반도체 기판을 시험하기 전 또는 시험도중에서, 측정용 칩의 제2 침형상 접점을 프로브 카드의 접지부에, 측정용 칩의 접촉부를 프로브 카드의 제1 침형상 접점에 각각 접촉시켜, 이 상태에서 테스트 신호를 송출한다. 측정용 칩의 제2 침형상 접점 및 접촉부에는 시험대상인 반도체 기판의 디바이스부에 입력되는 것과 거의 동등한 테스트 신호가 입력되고, 이것이 오실로스코프 등의 신호특성 측정장치에 출력된다. 따라서, 실제 테스트와 동등한 전기적 환경에서 테스트 신호의 특성을 측정할 수 있어, 측정결과의 신뢰성이 현저히 높아진다. 또, 본 발명에서는 프로브 카드의 제1 침형상 접점의 근방에 접지부가 설치되므로, 접지부로부터 측정용 칩을 통해 얻어진 테스트 신호에 노이즈 등이 혼입할 우려도 매우 작다.In the above invention, before or during the test of a semiconductor substrate such as a wafer or a glass substrate to be tested, the second needle-shaped contact of the measuring chip is connected to the ground of the probe card, and the contact portion of the measuring chip is connected to the first of the probe card. The test signal is sent in this state by contacting each of the needle-shaped contacts. A test signal almost equivalent to that input to the device portion of the semiconductor substrate under test is input to the second needle-shaped contact and the contact portion of the measurement chip, which are output to a signal characteristic measuring apparatus such as an oscilloscope. Therefore, the characteristics of the test signal can be measured in an electrical environment equivalent to the actual test, and the reliability of the measurement result is significantly increased. Further, in the present invention, since a grounding portion is provided in the vicinity of the first needle-shaped contact of the probe card, there is also a small possibility that noise or the like may be mixed in the test signal obtained through the measuring chip from the grounding portion.
이러한 측정은, 프로브 카드의 제1 침형상 접점마다 또는 몇개의 그룹(쌍)마다 행해지고, 이 때문에 측정용 칩을 각 제1 침형상 접점에 이동시킨다. 측정용 칩에 다수쌍의 제2 침형상 접점 및 접촉부를 설치하여 두면, 다수의 제1 침형상 접점 각각으로 송출된 테스트 신호를 한번에 측정할 수 있어, 모든 제1 침형상 접점에 대한 측정시간을 단축할 수 있다. 반대로, 측정용 칩에 한 쌍 또는 소수의 쌍의 제2 침형상 접점 및 접촉부를 설치한 경우에는, 오실로스코프 등의 신호특성 측정장치에 대한 케이블이 간소한 것으로 충분하다.Such measurement is performed for each of the first needle-shaped contacts of the probe card or every several groups (pairs), thereby moving the measuring chip to each of the first needle-shaped contacts. If a plurality of pairs of second needle-shaped contacts and contacts are provided on the measuring chip, the test signal sent to each of the plurality of first needle-shaped contacts can be measured at a time, thereby measuring the measurement time for all the first needle-shaped contacts. It can be shortened. On the contrary, in the case where a pair or a few pairs of second needle-shaped contacts and contacts are provided on the measuring chip, it is sufficient that a cable for a signal characteristic measuring apparatus such as an oscilloscope is simple.
또, 측정용 칩을 반도체 기판의 기판 스테이지에 설치함으로써, 측정용 칩의 이동을 기판 스테이지에서 행할 수 있어, 측정용 칩 전용의 스테이지 장치가 불필요하게 되어, 비용적으로도 공간적으로도 유리하게 된다.In addition, by providing the measuring chip on the substrate stage of the semiconductor substrate, the measuring chip can be moved at the substrate stage, thereby eliminating the need for a measuring device dedicated to the measuring chip, which is advantageous in terms of cost and space. .
도 3에서, 측정용 칩을 두 개 도시하고 있는데, 오른쪽의 측정용 칩(35)은 왼쪽의 측정용 칩을 뒤집어 도시한 것이다.In FIG. 3, two measuring chips are shown, and the measuring chip 35 on the right side shows the measuring chip on the left side upside down.
도 1에 도시한 바와 같이, 본 실시형태의 반도체 기판 시험장치(1)는 테스트 신호를 출력하여 테스트를 실행하는 테스터 본체(10)와, 이 테스터 본체(10)에 케이블 등을 통해 접속된 테스트 헤드(20)와, 피시험물인 웨이퍼(W)가 공급되고, 상기 웨이퍼(W)에 조립된 다수의 디바이스부를 테스트 헤드(20)의 니들(침형상 접점)에 접촉시키도록 순차적으로 이동시키는 프로버(30)를 구비한다.As shown in FIG. 1, the semiconductor substrate test apparatus 1 of this embodiment outputs a test signal, the tester main body 10 which performs a test, and the test connected to this tester main body 10 via a cable etc. The head 20 and the wafer W as a test object are supplied, and a plurality of device parts assembled in the wafer W are sequentially moved to contact the needles (needle-shaped contacts) of the test head 20. Burr 30 is provided.
프로버(30)에서, 피시험물인 웨이퍼(W)는 한 장의 웨이퍼에 다수의 반도체 회로(디바이스부)가 집적된 것으로, 테스트를 행하는 경우에는 웨이퍼 척(도시를 생략한다)에 진공흡착되어, 고정밀도로 위치결정된 상태에서 유지된다. 이 때문에, 웨이퍼 척은 웨이퍼 스테이지(31)에 설치되고, 그 웨이퍼 스테이지(31)는 베이스 플레이트(32)에 대해 동 도에 도시한 XY 평면내를 고정밀도로 이동가능하게 되고, 또 웨이퍼 스테이지(31) 전체 또는 웨이퍼 척만이 Z축 방향으로 승강가능하게 되어 있다.In the prober 30, the wafer W as the test object is a plurality of semiconductor circuits (device portions) integrated in one wafer, and when the test is performed, vacuum is sucked into a wafer chuck (not shown). It is held in a precisely positioned state. For this reason, the wafer chuck is provided in the wafer stage 31, and the wafer stage 31 can be moved with high precision in the XY plane shown in the same figure with respect to the base plate 32, and the wafer stage 31 ) All or only the wafer chuck is capable of lifting in the Z-axis direction.
또, 도시는 생략했지만, 웨이퍼(W)에 소정 온도를 인가하여 고온 테스트를 실행하는 경우에는, 웨이퍼 척에 내장된 히터를 통해 웨이퍼(W)가 가열되도록 되어 있다. Although not shown, when the high temperature test is performed by applying a predetermined temperature to the wafer W, the wafer W is heated by a heater built in the wafer chuck.
또, 본 실시형태의 프로버(30)에는 웨이퍼 스테이지(31) 상부에 카드 홀더(33)가 설치되고, 여기에 프로브 카드(34)가 유지되어 있다. 본 예의 프로브 카드(34)는, 세라믹 또는 실리콘으로 이루어진, 구형상으로 형성된 기판(341)을 가지고, 그 일주면(도 1, 2에서는 하면, 도 3에서는 표면)에 다수개의 니들(342)(본 발명의 제1 침형상 접점에 상당한다.)이 설치되어, 도 3에 도시한 바와 같이 다수열로 나열하여 배치되어 이루어진다. 또, 기판(341)의 같은 주면에는, 어스에 접속된 접지부(343)의 패턴이 니들(342)의 열 사이에 형성되어 있다.In the prober 30 of the present embodiment, a card holder 33 is provided above the wafer stage 31, and a probe card 34 is held therein. The probe card 34 of this example has a substrate 341 formed in a spherical shape made of ceramic or silicon, and has a plurality of needles 342 (a lower surface in FIGS. 1 and 2 and a surface in FIG. Corresponding to the first needle-shaped contact of the present invention.), And arranged in a plurality of rows as shown in FIG. In addition, on the same main surface of the substrate 341, a pattern of the ground portion 343 connected to the earth is formed between the rows of the needles 342.
니들(342)은 웨이퍼(W)에 집적 형성된 하나의 디바이스부의 단자(와이어 본딩하기 전 상태의 접점)에 접촉하도록, 예컨대 직립하여 설치되고, 상술한 웨이퍼 스테이지(31)를 XYZ 공간 내에서 순차적으로 이동시킴으로써 시험을 행할 디바이스부의 각 단자에 접촉할 수 있다.The needle 342 is installed, for example, in an upright position so as to contact a terminal (contact point before wire bonding) of one device portion integrally formed on the wafer W, and sequentially the above-described wafer stage 31 in the XYZ space. By moving, it can contact each terminal of the device part to be tested.
또, 본 실시형태의 프로브 카드(34)는, 기판(341)의 반대측의 주면(도 1 및 도 2에서는 윗면, 도 3에서는 내면)에 제로 삽입력 커넥터 등으로 이루어진 커넥터의 한쪽(344)이 설치되어 있다.In the probe card 34 of the present embodiment, one side 344 of a connector made of a zero insertion force connector or the like is provided on the main surface (the upper surface in FIGS. 1 and 2 and the inner surface in FIG. 3) on the opposite side of the substrate 341. It is installed.
또, 제로 삽입력 커넥터란, 후술하는 테스트 헤드(20)측에 설치된 다른 쪽의 제로 삽입력 커넥터(221)와 서로 끼워뺄 때에 끼워빼는 방향(본 예에서는 상하방향)으로 힘을 가할 필요가 없는 타입의 커넥터를 말하며, 예컨대 커넥터 내에 길이 방향으로 조립되어 있는 레일을 실린더로 전후 구동시켜, 레일과 걸어맞추어진 캠을 상하 이동시키고, 그 캠의 상하 이동에 의해 핀 컨택트를 좁히는 소켓 컨택트의 간격을 좁히거나 넓히거나 하는 방식, 또는 그 다른 방식의 것을 이용할 수 있다.In addition, a zero insertion force connector does not need to apply a force in the insertion direction (up and down direction in this example) when it is mutually inserted with the other zero insertion force connector 221 provided in the test head 20 side mentioned later. It refers to a connector of the type, for example, by driving the rail assembled in the longitudinal direction in the connector back and forth by a cylinder, to move the cam engaged with the rail up and down, and the gap of the socket contact to narrow the pin contact by the vertical movement of the cam It can be narrowed or widened, or some other way.
각 니들(342)과 제로 삽입력 커넥터(344)의 각 접점은, 프로브 카드(34)의 기판(341)에 형성된 배선 패턴이나 스루 홀(through-hole)(모두 도시를 생략한다)에 의해 전기적으로 접속되어 있다. Each contact of each needle 342 and the zero insertion force connector 344 is electrically connected to each other by a wiring pattern or through-hole (not shown) formed in the substrate 341 of the probe card 34. Is connected.
또, 본 발명의 반도체 기판 시험장치에서는, 프로브 카드(34)와 테스트 헤드(20)를 전기적으로 접속하는 수단은 상술한 제로 삽입력 커넥터에만 한정되지 않고, 다른 종류의 커넥터나 접속단자에서도 아무런 문제가 없다.Further, in the semiconductor substrate test apparatus of the present invention, the means for electrically connecting the probe card 34 and the test head 20 is not limited to the above-described zero insertion force connector, and there are no problems with other types of connectors or connection terminals. There is no.
한 편, 웨이퍼 스테이지(31)의 상부에는, 반도체 기판 시험장치(1)의 테스트 헤드(20)가 위치하며, 도시는 생략하지만 여기에 퍼포먼스 보드(performance board) 등의 각종 기판이 설치되어 있다. 이 테스트 헤드(20)의 가장 아랫면에는 도 1 및 도 2에 도시한 바와 같이 톱 패널(21)이 고정되어 있고, 또 이 톱 패널(21)의 아랫면에 컨택트 링(22)이 고정되어 있다 또, 이 컨택트 링(22)에는 상술한 제로 삽입력 커넥터의 다른 쪽 (221)이 고정되어 있다. 도 2의 단면도에 이 제로 삽입력 커넥터(221, 344)의 부착상태를 도시한다.On the other hand, the test head 20 of the semiconductor substrate test apparatus 1 is located above the wafer stage 31, and although not shown, various substrates such as a performance board are provided. As shown in FIGS. 1 and 2, the top panel 21 is fixed to the bottom of the test head 20, and the contact ring 22 is fixed to the bottom of the top panel 21. The other side 221 of the zero insertion force connector described above is fixed to the contact ring 22. The attachment state of the zero insertion force connectors 221 and 344 is shown in the sectional view of FIG.
또, 상세한 도시는 생략하지만, 상술한 프로브 카드(34)와 컨택트 링(22)과의 위치결정은, 프로브 카드(34)측에 설치된 가이드 핀을, 컨택트 링(22)측에 설치된 가이드 부시에 걸어 맞추는 등으로 하여 행해진다.Although not shown in detail, the above-described positioning of the probe card 34 and the contact ring 22 includes a guide pin provided on the probe card 34 side to a guide bush provided on the contact ring 22 side. It is performed by fitting.
또, 컨택트 링(22)측에 부착된 제로 삽입력 커넥터(221)와, 테스트 헤드(20) 내의 퍼포먼스 보드는, 다수의 배선 또는 도터 보드(daughter board)에 의해 전기적으로 접속되어 있다.The zero insertion force connector 221 attached to the contact ring 22 side and the performance board in the test head 20 are electrically connected by a plurality of wirings or daughter boards.
특히, 본 실시형태의 프로버(30)에서는, 도 3에 도시한 측정용 칩(35)이 도 2에 도시한 바와 같이 웨이퍼 스테이지(31)의 플랜지(311)에 위를 향해 설치되어 있다. 이 측정용 칩(35)은, 프로브 카드(34)의 기판(341)과 동일한 세라믹이나 실리콘으로 이루어진 기판(351)을 가지고, 이 기판(351)의 일주면(도 1 및 도 2에서는 윗면, 도 3의 왼쪽 도면에서는 아랫면, 동도 오른쪽 도면에서는 윗면)에, 하나의 니들(352)(본 발명의 제2 침형상 접점에 상당한다)과, 어스에 접속된 하나의 접촉부(353)의 패턴이 형성되어 있다. 이들 니들(352)과 접촉부(353)의 간격은, 상술한 프로브 카드(34)의 니들(342)과 접지부(343)의 간격과 거의 같게 설정되어 있고, 도 2에 도시한 바와 같이, 측정용 칩(35)을 프로브 카드(34)의 한 쌍의 니들(342) 및 접지부(343)에 근접시키면, 측정용 칩의 니들(353)이 프로브 카드(34)의 접지부(343)에, 프로브 카드(34)의 니들(342)이 측정용 칩(35)의 접촉부(353)에 각각 동시에 접촉한다.In particular, in the prober 30 of this embodiment, the measuring chip 35 shown in FIG. 3 is provided upward on the flange 311 of the wafer stage 31 as shown in FIG. 2. The measuring chip 35 has a substrate 351 made of the same ceramic or silicon as the substrate 341 of the probe card 34, and has a main surface (the upper surface in FIGS. 1 and 2, On the left side of FIG. 3, the bottom side, the top side of the right side of the figure, one needle 352 (corresponding to the second needle-shaped contact of the present invention) and the pattern of one contact portion 353 connected to the earth are shown. Formed. The interval between these needles 352 and the contact portion 353 is set to be substantially equal to the interval between the needle 342 and the ground portion 343 of the probe card 34 described above, and as shown in FIG. When the chip 35 is close to the pair of needles 342 and the ground portion 343 of the probe card 34, the needle 353 of the measuring chip is connected to the ground portion 343 of the probe card 34. The needles 342 of the probe card 34 simultaneously make contact with the contact portions 353 of the measurement chip 35, respectively.
또, 측정용 칩(35)의 니들(352) 및 접촉부(353)는 도 3의 오른쪽 도면에 도시한 바와 같이, 케이블 등을 통해 오실로스코프(40)에 접속되어, 그 측정된 테스트 신호의 파형이 관측된다.In addition, the needle 352 and the contact portion 353 of the measuring chip 35 are connected to the oscilloscope 40 via a cable or the like, as shown in the right figure of FIG. Is observed.
다음에 작용을 설명한다.The operation is explained next.
웨이퍼(W)를 테스트하는 경우에는, 먼저 그 웨이퍼(W)를 웨이퍼 척에 위치결정하면서 흡착유지한 상태에서, 목적으로 하는 웨이퍼(W)의 디바이스부의 접점에 프로브 카드(34)의 니들(342)이 접촉하도록, 웨이퍼 스테이지(31)를 XY 평면에서 위치결정하면서 상승시킨다. 이에 따라, 소정 몇개의 디바이스부의 테스트가 실행되는데, 여기에서의 테스트가 종료되면, 웨이퍼 스테이지(31)를 약간 하강시켜, 다음의 디바이스 접점에 프로브 카드(34)의 니들(342)이 접촉하도록, 웨이퍼 스테이지(31)를 XY 평면에서 위치결정하면서 다시 상승시킨다. 순차적으로 이 동작을 반복하여, 모든 영역에서의 웨이퍼(W)의 디바이스부의 테스트를 행한다. 또, 이 웨이퍼(W)에 대해 고온 테스트를 행하는 경우에는, 웨이퍼 척에 내장된 히터를 작동시켜 웨이퍼(W)를 예컨대 100℃까지 가열승온시킨다.In the case of testing the wafer W, first, the needle 342 of the probe card 34 is brought into contact with the device portion of the target wafer W while the wafer W is sucked and held while positioning the wafer W on the wafer chuck. ), The wafer stage 31 is raised while positioning in the XY plane. Accordingly, a test of a predetermined number of device portions is executed, and when the test here ends, the wafer stage 31 is slightly lowered so that the needle 342 of the probe card 34 contacts the next device contact. The wafer stage 31 is raised again while positioning in the XY plane. This operation is sequentially repeated to test the device portion of the wafer W in all regions. In addition, when performing a high temperature test on this wafer W, the heater built in a wafer chuck is operated, and the wafer W is heated up to 100 degreeC, for example.
특히, 본 실시형태의 반도체 기판 시험장치(1)에서는 상술한 웨이퍼 테스트를 행하기 전에, 또는 웨이퍼 테스트를 행하는 도중에 필요가 발생한 때에, 테스터 본체(10)로부터 테스트 헤드(20)를 통해 디바이스부로 송출되는 테스트 신호의 파형을 측정하여, 각 테스트 신호의 위상보정을 행한다.In particular, in the semiconductor substrate test apparatus 1 of this embodiment, when a need arises before the above-mentioned wafer test or during a wafer test, it sends out from the tester main body 10 to the device part through the test head 20. FIG. The waveform of the test signal to be measured is measured, and phase correction of each test signal is performed.
즉, 웨이퍼 스테이지(31)를 XY 평면내에서 이동시켜, 플랜지(311)에 고정된 측정용 칩(35)을 프로브 카드(34)의 아래쪽에 위치시킨다. 여기에서, 프로브 카드(34)의 하나의 니들(342)과, 그 근방에 형성된 접지부(343) 각각에 측정용 칩의 접촉부(353)와 니들(352)이 접촉하도록 웨이퍼 스테이지를 상승시킨다. 그리고, 이 상태에서 테스터 본체(10)로부터 소정 테스트 신호를 송출하여, 이것을 오실로스코프로 관측한다.That is, the wafer stage 31 is moved in the XY plane so that the measurement chip 35 fixed to the flange 311 is positioned below the probe card 34. Here, the wafer stage is raised so that the contact portion 353 of the measurement chip and the needle 352 contact each of the needle 342 of the probe card 34 and the ground portion 343 formed in the vicinity thereof. And in this state, a predetermined test signal is sent from the tester main body 10, and this is observed with an oscilloscope.
본 예에서는, 실제 테스트 신호가 입력된 웨이퍼(W)의 디바이스부와 거의 같은 위치에서, 즉 프로브 카드(34)의 니들(342)의 선단을 테스트 신호의 오실로스코프(40)로의 입력부로 하고 있기 때문에, 상기 오실로스코프에서 관측된 테스트 신호의 파형은 실제로 입력되는 것과 거의 같아진다. 또, 프로브 카드(34)에는 니들(342)의 근방에 접지부(343)가 설치되어 있기 때문에, 오실로스코프(40)에서 관측된 신호파형에 노이즈 등이 혼입하는 것도 최대한 억제되며, 그 결과, 정확한 테스트 신호파형을 얻을 수 있다.In this example, since the test portion is input at approximately the same position as the device portion of the wafer W, that is, the tip of the needle 342 of the probe card 34 is the input portion of the test signal to the oscilloscope 40. In other words, the waveform of the test signal observed in the oscilloscope is almost the same as actually input. In addition, since the grounding portion 343 is provided in the vicinity of the needle 342 in the probe card 34, the incorporation of noise and the like into the signal waveform observed by the oscilloscope 40 is suppressed as much as possible. A test signal waveform can be obtained.
또, 본 예에서는 측정용 칩(35)의 기판(351)으로서, 프로브 카드(34)의 기판(341)과 동일한 재료를 채용하고 있는데, 이렇게 함으로써, 적어도 프로브 카드(34)와 동일한 미세한 니들 및 접지부가 형성가능하기 때문이다. 따라서, 프로브 카드(34)의 니들 및 접지부의 패턴에 따른 미세한 것을 제조할 수 있으면, 특별히 재질은 한정되지 않는 취지이다.In this example, the same material as that of the substrate 341 of the probe card 34 is used as the substrate 351 of the measurement chip 35. By doing so, at least the same fine needle as the probe card 34 and This is because the ground portion can be formed. Therefore, the material is not particularly limited as long as it is possible to manufacture fine ones according to the pattern of the needle and ground portion of the probe card 34.
또, 이상 설명한 실시형태는 본 발명의 이해를 용이하게 하기 위해 기재된 것으로, 본 발명을 한정하기 위해 기재된 것은 아니다. 따라서, 상기 실시형태에 개시된 각 요소는, 본 발명의 기술적 범위에 속하는 모든 설계변경이나 균등물도 포함하는 취지이다. In addition, embodiment described above was described in order to make understanding of this invention easy, and was not described in order to limit this invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.
도 1은 본 발명의 반도체 기판 시험장치를 도시하는 전체도,1 is an overall view showing a semiconductor substrate test apparatus of the present invention;
도 2는 도 1의 반도체 기판 시험장치의 주요부를 도시하는 단면도,2 is a cross-sectional view showing a main part of the semiconductor substrate test apparatus in FIG. 1;
도 3은 도 1의 프로브 카드를 도시하는 평면도,3 is a plan view illustrating the probe card of FIG. 1;
도 4는 IC시험장치(테스터 본체)로부터 출력된 테스트 신호의 일례를 도시하는 파형도,4 is a waveform diagram showing an example of a test signal output from an IC test apparatus (tester main body);
도 5는 본 발명의 과제를 설명하기 위한 파형도이다.5 is a waveform diagram for explaining the problem of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10 : 테스터 본체 20 : 테스트 헤드10: tester body 20: test head
30 : 프로버 31 : 웨이퍼 스테이지30: prober 31: wafer stage
33 : 카드 홀더 34 : 프로브 카드33: card holder 34: probe card
40 : 오실로스코프 341 : 기판40: oscilloscope 341: substrate
342 : 니들 343 : 접지부342: needle 343: ground portion
221, 344 : 제로 삽입력 커넥터(zero insersion connector) 221, 344: zero insersion connector
Claims (12)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP99-248905 | 1999-09-02 | ||
| JP24890599A JP4183859B2 (en) | 1999-09-02 | 1999-09-02 | Semiconductor substrate testing equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010050313A KR20010050313A (en) | 2001-06-15 |
| KR100478261B1 true KR100478261B1 (en) | 2005-03-23 |
Family
ID=17185185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0051602A KR100478261B1 (en) | 1999-09-02 | 2000-09-01 | Semiconductor substrate testing apparatus |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4183859B2 (en) |
| KR (1) | KR100478261B1 (en) |
| DE (1) | DE10043193B4 (en) |
| TW (1) | TW541430B (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7319335B2 (en) | 2004-02-12 | 2008-01-15 | Applied Materials, Inc. | Configurable prober for TFT LCD array testing |
| US7332916B2 (en) | 2005-03-03 | 2008-02-19 | Semiconductor Technology Academic Research Center | On-chip signal waveform measurement apparatus for measuring signal waveforms at detection points on IC chip |
| US7535238B2 (en) | 2005-04-29 | 2009-05-19 | Applied Materials, Inc. | In-line electron beam test system |
| US7786742B2 (en) | 2006-05-31 | 2010-08-31 | Applied Materials, Inc. | Prober for electronic device testing on large area substrates |
| EP2172968A1 (en) | 2007-06-29 | 2010-04-07 | Advantest Corporation | Testing apparatus |
| JP5217800B2 (en) | 2008-09-03 | 2013-06-19 | 日亜化学工業株式会社 | Light emitting device, resin package, resin molded body, and manufacturing method thereof |
| JP4773549B2 (en) | 2009-07-01 | 2011-09-14 | 株式会社半導体理工学研究センター | Timing signal generation circuit |
| JP4457180B1 (en) | 2009-08-07 | 2010-04-28 | 株式会社アドバンテスト | Wafer tray and test equipment |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139142A (en) * | 1994-11-09 | 1996-05-31 | Tokyo Electron Ltd | Probe unit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8515025D0 (en) * | 1985-06-13 | 1985-07-17 | Plessey Co Plc | Calibration apparatus |
| JP2576233Y2 (en) * | 1991-08-05 | 1998-07-09 | 株式会社アドバンテスト | Connection mechanism between test head and sample of IC test equipment |
| US5565788A (en) * | 1994-07-20 | 1996-10-15 | Cascade Microtech, Inc. | Coaxial wafer probe with tip shielding |
| JP3188935B2 (en) * | 1995-01-19 | 2001-07-16 | 東京エレクトロン株式会社 | Inspection device |
| US5729150A (en) * | 1995-12-01 | 1998-03-17 | Cascade Microtech, Inc. | Low-current probe card with reduced triboelectric current generating cables |
-
1999
- 1999-09-02 JP JP24890599A patent/JP4183859B2/en not_active Expired - Fee Related
-
2000
- 2000-08-25 TW TW89117199A patent/TW541430B/en not_active IP Right Cessation
- 2000-09-01 KR KR10-2000-0051602A patent/KR100478261B1/en not_active IP Right Cessation
- 2000-09-01 DE DE2000143193 patent/DE10043193B4/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139142A (en) * | 1994-11-09 | 1996-05-31 | Tokyo Electron Ltd | Probe unit |
Also Published As
| Publication number | Publication date |
|---|---|
| TW541430B (en) | 2003-07-11 |
| KR20010050313A (en) | 2001-06-15 |
| JP2001077160A (en) | 2001-03-23 |
| DE10043193B4 (en) | 2007-05-03 |
| DE10043193A1 (en) | 2001-04-12 |
| JP4183859B2 (en) | 2008-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7046027B2 (en) | Interface apparatus for semiconductor device tester | |
| EP0962776A2 (en) | Probe card suitable for inspection of multi-pin devices | |
| JPH11125646A (en) | Vertical needle type probe card, and its manufacture and exchange method for defective probe of the same | |
| JP2001124833A (en) | Pin block structure | |
| US6836130B2 (en) | Method and apparatus for wafer scale testing | |
| JPH09304436A (en) | Probe card | |
| KR100478261B1 (en) | Semiconductor substrate testing apparatus | |
| US20130021052A1 (en) | Wafer prober integrated with full-wafer contacter | |
| JPH11125645A (en) | Vertical needle type probe card and its manufacture | |
| KR100482733B1 (en) | A probe card for ic testing apparatus | |
| US7535239B1 (en) | Probe card configured for interchangeable heads | |
| JP2009270835A (en) | Inspection method and device for semiconductor component | |
| JP2737774B2 (en) | Wafer tester | |
| JP2768310B2 (en) | Semiconductor wafer measurement jig | |
| US7285973B1 (en) | Methods for standardizing a test head assembly | |
| KR20090075515A (en) | Probe card and test apparatus comprising the same | |
| JP2003050262A (en) | High-frequency ic socket, semiconductor testing device, semiconductor test method and manufacturing method of semiconductor device | |
| US5220278A (en) | Fixing card for use with high frequency | |
| US7459925B1 (en) | Probe card | |
| JPH06308155A (en) | Probe device | |
| JPH0758168A (en) | Probing device | |
| JPH02216467A (en) | Prober | |
| JPS6137776B2 (en) | ||
| KR0181100B1 (en) | Known good die manufacturing apparatus using lead frame with support ring pad | |
| JPH0945740A (en) | Semiconductor substrate evaluating method and check board therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090225 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |